JPH09244547A - 表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、電極配線の接続パッド領域が各
種要求に対して容易に設定できる、あるいは表示領域サ
イズが異なる表示装置であっても、異なるフォトマスク
の設計等が不用にでき、開発期間が短縮され、これによ
り低廉化が達成される表示装置の製造方法を提供するこ
とを目的としている。 【解決手段】 本発明は、アレイ基板(1001)と対向基板
との間に光変調層が介在され、アレイ基板(1001)に電気
的に接続される駆動回路部を備えた表示装置の製造方法
において、所定のピッチでマトリクス状に配置された複
数の画素電極およびそれぞれの画素電極に電気的に接続
される複数本の信号電極とを備えたマスターアレイ基板
(1) を用意する工程と、所定のピッチで隣接する画素電
極間または画素電極上でマスターアレイ基板(1) を分割
してアレイ基板(1001)を搾取する工程と、アレイ基板(1
001)と対向基板との間に光変調層を保持させる工程とを
備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に代
表される表示装置の製造方法に関する。

【０００２】

【従来の技術】近年、小型、軽量、低消費電力を志向し
て、液晶表示装置に代表されるフラットパネルディスプ
レイの開発が進められている。液晶表示装置は、絶縁基
板上に複数本の信号線及び走査線がマトリクス状に配線
され、各交点近傍にスイッチ素子を介して画素電極が配
置されて成るマトリクスアレイ基板と、絶縁基板上に透
明電極材料から成る対向電極が配置されて成る対向基板
と、これら基板間に狭持される液晶材料とを含む。信号
線や走査線は、それぞれ表示領域外に引き出され、外部
回路等との電気的接続を行うための接続パッドに接続さ
れる。

【０００３】

【発明が解決しようとする課題】ところで、近年では、
パーソナルコンピュータ等の外形寸法に対して大きな表
示領域を確保するため、液晶表示装置等に対して狭額縁
化、即ち有効表示領域に対して周辺の額縁領域を小さく
することが要求されている。このようなことから、信号
線あるいは走査線を、それぞれ片端辺側にのみ引き出
し、表示パネルの２辺側でのみ外部回路との接続を行う
試みが成されている。

【０００４】しかしながら、このような構成によれば、
表示パネルを駆動するための回路基板位置に制約を受け
るため、各種要求に対処するため、同一品種であるにも
拘わらず、図７（ａ），（ｂ），（ｃ），（ｄ）に示す
４通りのマトリクスアレイ基板(1001),(1002),(1003),
(1004) を用意する必要がある。尚、図中、(1011)は表
示領域、(1021)は信号線接続パッド領域、(1023)は信号
線斜め配線領域、(1031)は走査線接続パッド領域、(103
3)は走査線斜め配線領域を示している。

【０００５】図７（ａ）に示すマトリクスアレイ基板(1
001)と同図（ｄ）に示すマトリクスアレイ基板(1004)、
あるいは同図（ｂ）に示すマトリクスアレイ基板(1002)
と同図（ｃ）に示すマトリクスアレイ基板(1003)とは、
その工夫により共通化することもできるが、同図（ａ）
に示すマトリクスアレイ基板(1001)と同図（ｂ）に示す
マトリクスアレイ基板(1002)、あるいは同図（ｃ）に示
すマトリクスアレイ基板(1003)と同図（ｄ）に示すマト
リクスアレイ基板(1004)等は共通化することができな
い。

【０００６】このため、例え表示領域が同一の仕様であ
っても、電極配線の引出位置が異なる毎に、異なるフォ
トマスクの設計、製造等が必要であった。従って、受注
から納入まで、それに応じた時間及びコストを要してい
た。

【０００７】また、従来では、画素設計が概略同一であ
っても、表示領域のサイズが異なる毎に、やはり異なる
フォトマスクを用意する必要があったため、受注から納
入まで、それに応じた時間及びコストを要していた。

【０００８】この発明は、上記した技術課題に対処して
成されたものであって、電極配線の接続パッド領域が各
種要求に対して容易に設定でき、これにより受注から納
入までの期間が短縮でき、低コスト化が実現される表示
装置の製造方法を提供することを目的としている。

【０００９】また、この発明は、表示領域サイズが異な
る表示装置であっても、異なるフォトマスクの設計等が
不用にでき、これにより受注から納入までの期間が短縮
でき、低コスト化が実現される表示装置の製造方法を提
供することを目的としている。

【００１０】

【課題を解決するための手段】請求項１記載の発明は、
アレイ基板と対向基板との間に光変調層が介在され、前
記アレイ基板に電気的に接続される駆動回路部を備えた
表示装置の製造方法において、所定のピッチでマトリク
ス状に配置された複数の画素電極およびそれぞれの前記
画素電極に電気的に接続される複数本の信号電極とを備
えたマスターアレイ基板を用意する工程と、前記所定の
ピッチで隣接する前記画素電極間または前記画素電極上
で前記マスターアレイ基板を分割してアレイ基板を搾取
する工程と、前記アレイ基板と対向基板との間に光変調
層を保持させる工程とを備えたことを特徴としている。

【００１１】請求項２記載の発明は、請求項１記載のマ
スターアレイ基板において、前記信号電極上に保護膜を
備えていることを特徴とする表示装置の製造方法にあ
る。請求項３記載の発明は、請求項２記載の表示装置の
製造方法において、前記信号電極上の前記保護膜に開口
を形成する工程と、前記開口を介して前記信号電極と前
記駆動回路部とを電気的に接続する工程とを含むことを
特徴とする表示装置の製造方法にある。

【００１２】請求項４記載の発明は、請求項１記載の表
示装置の製造方法において、前記マスターアレイ基板の
分割により仕様の異なるアレイ基板を搾取することを特
徴とする表示装置の製造方法にある。

【００１３】また、請求項５記載の発明は、アレイ基板
と対向基板との間に光変調層が介在され、前記アレイ基
板に電気的に接続される駆動回路部を備えた表示装置の
製造方法において、所定のピッチでマトリクス状に配置
された複数の画素電極およびそれぞれの前記画素電極に
電気的に接続される複数本の信号電極とを備えたマスタ
ーアレイ基板を用意する工程と、前記マスターアレイ基
板に対応するマスター対向基板を用意する工程と、前記
マスターアレイ基板とマスター対向基板とを貼り合わせ
る工程と、前記所定のピッチで隣接する前記画素電極間
または前記画素電極上で前記マスターアレイ基板及び前
記マスター対向基板とを分割する工程とを備えたことを
特徴とする表示装置の製造方法にある。

【００１４】この発明の表示装置の製造方法によれば、
上述したように、マスターアレイ基板、あるいはマスタ
ーアレイ基板とマスター対向基板とが貼り合わされた状
態で、所定のピッチで隣接する画素電極間または画素電
極上で分割して所望の仕様の表示装置を完成させるの
で、予め標準化された一つのマスターアレイ基板により
各種仕様の表示装置を作成することができる。これによ
り、各種仕様毎に異なるフォトマスクの開発、製造が不
用にできる。

【００１５】

【発明の実施の形態】以下、本発明の一実施例の表示装
置の製造方法について、図面を参照して詳細に説明す
る。図１は、本発明の一実施例のマスターアレイ基板
(1) の概略正面図であり、ガラスから成る絶縁基板(11)
上に４８２０本の信号線Ｘｉ（ｉ＝1,2,…,4820 ）と１
５５６本の走査線Ｙｊ（ｊ＝1,2,…,1556 ）とが、互い
に直交するように配置されている。 走査線Ｙｊと信号
線Ｘｉとの交点近傍には、走査線Ｙｊに電気的に接続さ
れるゲート電極(23)、信号線Ｘｉに電気的に接続される
ドレイン電極(25)を備えた薄膜トランジスタ(21)が配置
されている。更に詳しくは、この薄膜トランジスタ(21)
は、逆スタガー構造であって、ゲート電極(23)上に図示
しないが酸化シリコン膜から成るゲート絶縁膜を介して
非晶質シリコン（ａ−Ｓｉ：Ｈ）から成る半導体層、こ
の半導体層上にゲート電極(23)に対して自己整合的にパ
ターニングされて成る半導体保護膜、半導体層に不純物
添加非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）から成る低抵
抗半導体層を介して配置されるドレイン電極(25)、更に
不純物添加非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）から成
る低抵抗半導体層を介して配置されるソース電極(27)と
を含む。そして、薄膜トランジスタ(21)のソース電極(2
7)は、透明電極から成る画素電極(31)に電気的に接続さ
れている。

【００１６】また、画素電極(31)は走査線Ｙｊに対して
ゲート絶縁膜を介して一部重複して配置されており、走
査線Ｙｊと画素電極(31)との間で補助容量が形成され
る。そして、図示しないが、これらマスターアレイ基板
(1) 上には、窒化シリコン膜から成る保護膜が配置され
て構成されている。

【００１７】このマスターアレイ基板(1) では、上述し
た画素電極(31)が１００×３００μｍのピッチで形成さ
れており４８２０×１５５６個配置されている。次に、
このようなマスターアレイ基板(1) から、図７（ａ）に
示す９．５”ＶＧＡ仕様［（６４０×３）×４８０］に
対応するマトリクスアレイ基板(1001)を作成する場合に
ついて説明する。

【００１８】この場合、図２に示すようにマスターアレ
イ基板(1) を９．５”ＶＧＡ仕様［（６４０×３）×４
８０］のアレイ基板(1001)に対応するように、１００×
３００μｍのピッチで隣接する画素電極間で６個に分割
する。ここでは、隣接する画素電極間で分割することと
したが、画素電極上であってもかまわない。しかしなが
ら、分割端面から画素電極等が露出していると、外部か
ら水分等の侵入の影響を受けやすくなるので、画素電極
間で分割することが望ましい。

【００１９】このようにして分割されたそれぞれのアレ
イ基板(1001)は、表示領域(1011)に対応する（６４０×
３）本分の信号線Ｘｉと周辺領域(1051)に対応する１０
本分の信号線Ｘｉ、表示領域(1011)に対応する４８０本
分の走査線Ｙｊと周辺領域(1051)に対応する１０本分の
走査線Ｙｊとをそれぞれ含む。尚、この場合、マスター
アレイ基板(1) の周辺に余剰の部分が生じるが、ここで
他のアレイ基板を搾取してもかまわない。

【００２０】しかる後、図３に示すように、表示領域(1
011)に対応する（６４０×３）本分の信号線Ｘｉの周辺
領域(1051)にある終端近傍部分、表示領域(1011)に対応
する４８０本分の走査線Ｙｊの周辺領域(1051)にある終
端近傍部分のそれそれの保護膜（図示せず）に開口(106
1a),(1061b) を形成し、信号線Ｘｉおよび走査線Ｙｊを
露呈させる。これら開口(1061a),(1061b) の形成は、Ｐ
ＥＰ（フォトエングレイビングプロセス）技術を用いて
エッチングしても良く、またレーザー照射等で保護膜を
除去してもかまわない。ここでは、製造工程の簡略化の
ため、レーザーを順次移動させ、信号線Ｘｉや走査線Ｙ
ｊを検出した時点でレーザー照射することで開口(1061
a),(1061b) を形成した。

【００２１】そして、表示領域(1011)にポリイミドから
成る有機樹脂膜を配し、ラビング処理を施した後、表示
領域(1011)を囲むようにシール材(1101)を配置し、図示
しないが対向電極基板を５μｍの間隙を保って貼り合わ
せ、この間隙にツイスト・ネマチック液晶材料を注入し
て液晶セルを完成させる。

【００２２】しかる後、保護膜に形成される開口(1061
a),(1061b) を介して、フレキシブル配線基板上に駆動
ＩＣチップが搭載されて成る信号線駆動回路(1201)及び
走査線駆動回路(1031)を異方性導電膜（図示せず）を介
して電気的に接続する。この他にも、駆動ＩＣチップを
直接搭載してもかまわない。

【００２３】以上のようにして、マスターアレイ基板
(1) から９．５”ＶＧＡ仕様［（６４０×３）×４８
０］に対応するアレイ基板(1001)を６個搾取し、液晶表
示装置を形成することができた。

【００２４】ここでは、マスターアレイ基板(1) から
９．５”ＶＧＡ仕様［（６４０×３）×４８０］に対応
するアレイ基板(1001)を搾取する場合について説明した
が、このように標準化されたマスターアレイ基板(1) か
ら１１．８”ＳＶＧＡ仕様［（８００×３）×６００］
に対応するアレイ基板、１５．１”ＸＧＡ仕様［（１０
２４×３）×７６８］に対応するアレイ基板等、その要
求に合わせて適宜搾取することができる。 例えば、上
述したマスターアレイ基板(1) から１１．８”ＳＶＧＡ
仕様［（８００×３）×６００］に対応するアレイ基板
(2001)を搾取する場合について簡単に説明する。

【００２５】この場合、上述したと同様のマスターアレ
イ基板(1) を、図４に示すように１１．８”ＳＶＧＡ仕
様［（８００×３）×６００］のアレイ基板(2001)に対
応するように、１００×３００μｍのピッチで隣接する
画素電極間で４個に分割する。このようにして分割され
たそれぞれのアレイ基板(2001)は、表示領域(2011)に対
応する（８００×３）本分の信号線Ｘｉと周辺領域(205
1)に対応する１０本分の信号線Ｘｉ、表示領域(2011)に
対応する６００本分の走査線Ｙｊと周辺領域(2051)に対
応する１０本分の走査線Ｙｊとをそれぞれ含む。尚、こ
の場合、マスターアレイ基板(1) の周辺に余剰の部分が
生じるが、ここで他のアレイ基板を搾取してもかまわな
い。

【００２６】このようにして搾取されたアレイ基板(200
1)を用い、上述した実施例と同様にして液晶表示装置を
作成することができる。また、上述したマスターアレイ
基板(1) から１５．１”ＸＧＡ仕様［（１０２４×３）
×７６８］に対応するアレイ基板であれば、上述したと
同様のマスターアレイ基板(1) を用い、図５に示すよう
に分割することで、１５．１”ＸＧＡ仕様［（１０２４
×３）×７６８］に対応する２個のアレイ基板(3001)を
搾取することができる。そして、このようにして搾取さ
れたアレイ基板(3001)を用い、上述した実施例と同様に
して液晶表示装置を作成することができる。尚、この場
合も、マスターアレイ基板(1) の周辺には余剰の部分が
生じるが、同図に示すように各種仕様のアレイ基板を搾
取してもかまわない。

【００２７】以上説明したように、この実施例によれ
ば、表示領域(1011),(2011),(3011)のサイズが異なる毎
に、異なるフォトマスクを用意する必要がなく、標準化
された一つのマスターアレイ基板(1) から各種表示領域
(1011),(2011),(3011)を備えた表示装置を作成すること
ができる。従って、受注から納入までの期間を大幅に短
縮できると共に、製造コストも大幅に低減することがで
きた。

【００２８】しかも、同一のマスターアレイ基板(1) か
ら各種表示領域(1011),(2011),(3011)を備えた表示装置
を作成できるので、製造工程中での流品管理が極めて簡
素化できる。

【００２９】この実施例では、マスターアレイ基板(1)
として、上述したように画素電極(31)が１００×３００
μｍピッチで配列されたものを用いたが、この他に画素
電極が１００×２４０μｍピッチ、１００×２７０μｍ
ピッチで配列されたマスターアレイ基板を標準化して用
意しておくことで、マスターアレイ基板の種類に対して
数多くの品種の表示装置に適宜対応することができる。

【００３０】また、この実施例では、同一のマスターア
レイ基板(1) から表示領域(1011),(2011),(3011)のサイ
ズが異なるアレイ基板(1001),(2001),(3001)をそれぞれ
複数枚搾取する場合について説明したが、例えば一つの
マスターアレイ基板(1) から１１．８”ＳＶＧＡ仕様
［（８００×３）×６００］のアレイ基板(2001)と１
５．１”ＸＧＡ仕様［（１０２４×３）×７６８］に対
応するアレイ基板(3001)とを、その受注に応じて同時に
搾取するようにしてもかまわない。

【００３１】また、上述したマスターアレイ基板(1) に
よれば、開口(1061a),(1061b) の形成位置を異ならしめ
ることにより、例えば、図６に示すように、一つの標準
化されたマスターアレイ基板(1) から図７（ａ），
（ｂ）に示す電極配線の引出位置が異なる２通りのマト
リクスアレイ基板(1001),(1002),を搾取することも可能
となる。

【００３２】このようにすれば、電極配線の引出位置が
異なる毎に、異なるフォトマスクの設計、製造等が必要
なく、受注から納入までの期間を大幅に短縮でき、製造
コストを大幅に低減することができる。また、同一のマ
スターアレイ基板から電極配線の引出位置が異なる各種
表示装置を作成できるので、やはり製造工程中での流品
管理が極めて簡素化できる。

【００３３】この実施例では、マスターアレイ基板(1)
から所望のアレイ基板を搾取した後、対向基板を貼り合
わせて液晶表示装置を完成させたが、この他に、マスタ
ーアレイ基板(1) とマスター対向基板とをシール材を介
して貼り合わせ、しかる後に所望のサイズに分割しても
かまわない。

【００３４】また、ここでは、薄膜トランジスタとし
て、半導体層が非晶質シリコン（ａ−Ｓｉ：Ｈ）で構成
される場合を説明したが、この他にも多結晶シリコン
（ｐ−Ｓ）、あるいは単結晶シリコン等で構成されるも
のであってもかまわない。

【００３５】

【発明の効果】この発明によれば、表示領域のサイズが
異なる表示装置であっても、異なるフォトマスクの設計
等が不用にでき、開発期間を短縮することができる。特
に、本発明によれば、標準化されたマスターアレイ基板
を予め用意しておくことで、受注から納品までの期間を
大幅に短縮することができ、低コスト化が実現できる。

【００３６】また、この発明によれば、電極配線の接続
パッド領域が各種要求に対して容易に設定できるので、
仕様の異なる表示装置を同一のマスターアレイ基板から
搾取することがき、このため異なるフォトマスクの設計
等が不用にでき、また開発期間を短縮することができる
ので、低コスト化が実現できる。

【図面の簡単な説明】

【図１】図１は、本発明の一実施例のマスターアレイ基
板の概略正面図である。

【図２】図２は、図１におけるマスターアレイ基板から
９．５”ＶＧＡ仕様［（６４０×３）×４８０］に対応
するアレイ基板を搾取する場合を説明するための図であ
る。

【図３】図３は、図２により搾取されたアレイ基板を用
いた表示装置の一部概略正面図である。

【図４】図４は、図１におけるマスターアレイ基板から
１１．８”ＳＶＧＡ仕様［（８００×３）×６００］に
対応するアレイ基板を搾取する場合を説明するための図
である。

【図５】図５は、図１におけるマスターアレイ基板から
１５．１”ＸＧＡ仕様［（１０２４×３）×７６８］に
対応するアレイ基板を搾取する場合を説明するための図
である。

【図６】図６は、図１におけるマスターアレイ基板から
異なる仕様の９．５”ＶＧＡ仕様［（６４０×３）×４
８０］に対応するアレイ基板を搾取する場合を説明する
ための図である。

【図７】図７は、仕様の異なるアレイ基板の概略正面図
である。

【符号の説明】

(1) …マスターアレイ基板 (21)…薄膜トランジスタ (31)…画素電極 (1001),(1002),(1003),(1004),(2001),(3001) …アレイ
基板 (1061a),(1061b) …開口 Ｘｉ…信号線 Ｙｊ…走査線

Claims (5)

【特許請求の範囲】
1. 【請求項１】 アレイ基板と対向基板との間に光変調層
   が介在され、前記アレイ基板に電気的に接続される駆動
   回路部を備えた表示装置の製造方法において、 所定のピッチでマトリクス状に配置された複数の画素電
   極およびそれぞれの前記画素電極に電気的に接続される
   複数本の信号電極とを備えたマスターアレイ基板を用意
   する工程と、 前記所定のピッチで隣接する前記画素電極間または前記
   画素電極上で前記マスターアレイ基板を分割してアレイ
   基板を搾取する工程と、 前記アレイ基板と対向基板との間に光変調層を保持させ
   る工程とを備えたことを特徴とする表示装置の製造方
   法。
2. 【請求項２】 請求項１記載のマスターアレイ基板は、
   前記信号電極上に保護膜を備えていることを特徴とする
   表示装置の製造方法。
3. 【請求項３】 請求項２記載の表示装置の製造方法にお
   いて、前記信号電極上の前記保護膜に開口を形成する工
   程と、前記開口を介して前記信号電極と前記駆動回路部
   とを電気的に接続する工程とを含むことを特徴とする表
   示装置の製造方法。
4. 【請求項４】 請求項１記載の表示装置の製造方法にお
   いて、前記マスターアレイ基板の分割により仕様の異な
   るアレイ基板を搾取することを特徴とする表示装置の製
   造方法。
5. 【請求項５】 アレイ基板と対向基板との間に光変調層
   が介在され、前記アレイ基板に電気的に接続される駆動
   回路部を備えた表示装置の製造方法において、 所定のピッチでマトリクス状に配置された複数の画素電
   極およびそれぞれの前記画素電極に電気的に接続される
   複数本の信号電極とを備えたマスターアレイ基板を用意
   する工程と、 前記マスターアレイ基板に対応するマスター対向基板を
   用意する工程と、 前記マスターアレイ基板とマスター対向基板とを貼り合
   わせる工程と、 前記所定のピッチで隣接する前記画素電極間または前記
   画素電極上で前記マスターアレイ基板及び前記マスター
   対向基板とを分割する工程とを備えたことを特徴とする
   表示装置の製造方法。