JPH09240030A - Thermal head testing device - Google Patents
Thermal head testing deviceInfo
- Publication number
- JPH09240030A JPH09240030A JP8075276A JP7527696A JPH09240030A JP H09240030 A JPH09240030 A JP H09240030A JP 8075276 A JP8075276 A JP 8075276A JP 7527696 A JP7527696 A JP 7527696A JP H09240030 A JPH09240030 A JP H09240030A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- thermal head
- test
- data
- heating resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、サーマルヘッドの
試験装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thermal head testing device.
【０００２】[0002]
【従来の技術】従来、感熱媒体等に印字を行うサーマル
ヘッドの寿命試験としては、サーマルヘッドの各ビット
を構成する発熱抵抗体に所定の試験パルスを連続して印
加し、発熱抵抗体が劣化して断線するまでの抵抗値を測
定して、抵抗値の変化状況を調べる方法が一般的であ
る。このような試験方法としては、図４に示すように、
所定時間幅Ｔ１で所定周期Ｔ２の試験パルスをＮ回（例
えば、５０００回）印加する動作を１ステップとし、１
ステップごとに試験パルスの電圧Ｅｔを所定単位Δｅで
上昇させるとともに、１ステップの動作が終了する都
度、発熱抵抗体の抵抗値Ｒを測定する方法（ステップス
トレス試験などと呼ばれる）がある。図５は、この方法
による試験結果例を示すグラフである。横軸に発熱抵抗
体に印加される単位面積当たりの電力Ｐをとり、縦軸に
抵抗値の変化量ΔＲをとっている。なお、×印は断線を
示す。また、別の試験方法として、通常の印字動作時の
電圧と同じ電圧に設定した試験パルスを連続的に発熱抵
抗体に印加して、試験パルスの印加回数Ｎの増加に伴う
発熱抵抗体の抵抗値Ｒを測定する方法（パルスストレス
試験などと呼ばれる）等がある。図６は、この方法によ
る試験結果例を示すグラフである。横軸に発熱抵抗体に
印加される試験パルスの累積回数Ｎｓを対数目盛でと
り、縦軸に抵抗値の変化量ΔＲをとっている。なお、×
印は断線を示す。2. Description of the Related Art Conventionally, as a life test of a thermal head for printing on a heat-sensitive medium or the like, a predetermined test pulse is continuously applied to a heating resistor forming each bit of the thermal head to deteriorate the heating resistor. A general method is to measure the resistance value until disconnection and check the change state of the resistance value. As such a test method, as shown in FIG.
The operation of applying the test pulse of the predetermined cycle T2 with the predetermined time width T1 N times (for example, 5000 times) is defined as one step, and 1
There is a method (called a step stress test or the like) of increasing the voltage Et of the test pulse by a predetermined unit Δe for each step and measuring the resistance value R of the heating resistor each time the operation of one step is completed. FIG. 5 is a graph showing an example of test results by this method. The horizontal axis represents the electric power P applied to the heating resistor per unit area, and the vertical axis represents the change amount ΔR of the resistance value. In addition, a cross indicates a disconnection. As another test method, a test pulse set to the same voltage as a normal printing operation is continuously applied to the heating resistor, and the resistance of the heating resistor increases as the number N of times the test pulse is applied increases. There is a method of measuring the value R (which is called a pulse stress test or the like). FIG. 6 is a graph showing an example of test results by this method. The horizontal axis represents the cumulative number Ns of test pulses applied to the heating resistor on a logarithmic scale, and the vertical axis represents the amount of change in resistance value ΔR. Note that ×
The mark indicates disconnection.
【０００３】[0003]
【発明が解決しようとする課題】従来、このような寿命
試験を行う際には、試験パルスを生成するために出力電
圧が可変の電源装置を用いており、その出力電圧を手動
で調整して試験パルスの電圧を設定している。このた
め、操作者によって試験パルスの電圧値が設定すべき値
に比較してばらついたり、調整の手間がかかる欠点があ
る。本発明は、このような事情に基づいてなされたもの
で、その目的は、サーマルヘッドに印加する試験パルス
の電圧の手動調整を不要としたサーマルヘッド試験装置
を提供することにある。Conventionally, when performing such a life test, a power supply device having a variable output voltage is used to generate a test pulse, and the output voltage is manually adjusted. The voltage of the test pulse is set. For this reason, there are drawbacks that the voltage value of the test pulse varies depending on the operator as compared with the value to be set, and the adjustment is troublesome. The present invention has been made under such circumstances, and an object of the present invention is to provide a thermal head test apparatus that does not require manual adjustment of the voltage of a test pulse applied to the thermal head.
【０００４】[0004]
【課題を解決するための手段】本発明は、クロック信号
に同期して入力されるシリアルデータをパラレルデータ
に変換するシリアル／パラレル変換手段と、前記シリア
ル／パラレル変換手段から入力されるパラレルデータの
各ビットを保持信号に従って保持するデータ保持手段
と、前記データ保持手段から入力されるパラレルデータ
の各ビットの取り込みをストローブ信号によって選択す
るゲート手段と、前記ゲート手段から入力されるデータ
に応じてオン・オフするスイッチング素子と、前記スイ
ッチング素子によって駆動電圧の印加がオン・オフされ
る発熱抵抗体とを具備するサーマルヘッドを試験する試
験装置において、指定された試験電圧を前記駆動電圧に
代えて前記サーマルヘッドに印加する試験電圧生成手段
と、指定されたシリアルデータを生成し、そのシリアル
データを前記クロック信号とともに前記サーマルヘッド
の前記シリアル／パラレル変換手段に入力し、前記デー
タ保持手段に保持信号を与えてデータを保持させるデー
タ設定手段と、指定されたストローブ信号を生成し、そ
のストローブ信号を前記サーマルヘッドのゲート手段に
入力するストローブ信号生成手段と、前記サーマルヘッ
ドの発熱抵抗体のうちホストコンピュータから与えられ
る試験コマンドによって指定される発熱抵抗体に対して
前記試験コマンドによって指定される電圧値、時間幅、
周期及び回数の試験パルスが印加されるように、前記デ
ータ設定手段、前記ストローブ信号生成手段及び前記試
験電圧生成手段を制御する制御手段とを有することを特
徴としている。上記構成のサーマルヘッド試験装置によ
れば、ホストコンピュータの指令によって設定された電
圧値、時間幅、周期及び回数の試験パルスがサーマルヘ
ッドの発熱抵抗体に印加するように、サーマルヘッドに
与えられるシリアルデータ、クロック信号、保持信号及
びストローブ信号が制御される。According to the present invention, there is provided serial / parallel conversion means for converting serial data input in synchronization with a clock signal into parallel data, and parallel data input from the serial / parallel conversion means. Data holding means for holding each bit in accordance with a holding signal, gate means for selecting fetch of each bit of parallel data input from the data holding means by a strobe signal, and ON according to data input from the gate means In a test device for testing a thermal head, which includes a switching element that is turned off and a heating resistor whose application of a driving voltage is turned on and off by the switching element, the specified test voltage is replaced with the driving voltage, and The test voltage generating means applied to the thermal head and the specified Data for generating serial data, inputting the serial data together with the clock signal to the serial / parallel conversion means of the thermal head, and applying a holding signal to the data holding means to hold the data, and a designated strobe. A strobe signal generating means for generating a signal and inputting the strobe signal to the gate means of the thermal head; and a heating resistor designated by a test command given from the host computer among the heating resistors of the thermal head. The voltage value specified by the test command, the time width,
It is characterized by comprising control means for controlling the data setting means, the strobe signal generating means, and the test voltage generating means so that the test pulse of the cycle and the number of times is applied. According to the thermal head testing device having the above-mentioned configuration, the serial number applied to the thermal head so that the test pulse having the voltage value, the time width, the cycle and the number of times set by the command of the host computer is applied to the heating resistor of the thermal head. The data, clock signal, hold signal and strobe signal are controlled.
【０００５】本発明は、サーマルヘッドに基準抵抗を介
して基準電圧を印加する基準電圧生成手段と、前記サー
マルヘッドと前記基準抵抗との接続点に現れる電圧を計
測する電圧計測手段と、前記基準電圧と試験電圧とを前
記サーマルヘッドに切り替えて印加する切り替え手段と
を備え、前記制御手段は、前記サーマルヘッドの発熱抵
抗体のうち前記ホストコンピュータから与えられる計測
コマンドによって指定される発熱抵抗体に対して前記基
準電圧が前記基準抵抗を介して印加されるように、前記
切り替え手段、データ設定手段及びストローブ信号生成
手段を制御し、前記電圧計測手段によって計測される前
記発熱抵抗体の電圧、前記基準電圧及び前記基準抵抗に
基づいて前記発熱抵抗体の抵抗値を算出してその結果を
前記ホストコンピュータに送出することを特徴としてい
る。上記構成のサーマルヘッド試験装置によれば、基準
電圧が基準抵抗を介して発熱抵抗体に印加するように、
サーマルヘッドに与えられるシリアルデータ、クロック
信号、保持信号及びストローブ信号が制御される。そし
て、電圧計測手段によって計測された発熱抵抗体に生じ
る電圧降下、基準電圧及び基準抵抗に基づいて発熱抵抗
体の抵抗値が算出されてホストコンピュータに送出され
る。According to the present invention, reference voltage generating means for applying a reference voltage to a thermal head via a reference resistance, voltage measuring means for measuring a voltage appearing at a connection point between the thermal head and the reference resistance, and the reference A switching means for switching and applying a voltage and a test voltage to the thermal head, wherein the control means controls a heating resistor designated by a measurement command given from the host computer among the heating resistors of the thermal head. On the other hand, the switching means, the data setting means and the strobe signal generating means are controlled so that the reference voltage is applied through the reference resistor, and the voltage of the heating resistor measured by the voltage measuring means, The resistance value of the heating resistor is calculated based on the reference voltage and the reference resistance, and the result is calculated by the host computer. It is characterized in that sending the over data. According to the thermal head testing device having the above configuration, the reference voltage is applied to the heating resistor via the reference resistor,
The serial data, clock signal, holding signal and strobe signal given to the thermal head are controlled. Then, the resistance value of the heating resistor is calculated based on the voltage drop generated in the heating resistor measured by the voltage measuring means, the reference voltage and the reference resistance, and the calculated resistance value is sent to the host computer.
【０００６】[0006]
【発明の実施の形態】次に、本発明について図面を参照
して説明する。まず、本発明のサーマルヘッド試験装置
で試験するサーマルヘッドの構成について説明してお
く。図１は、ｎビットのサーマルヘッド１の構成を示し
ている。サーマルヘッド１は、クロック信号ＣＬＫに同
期して入力されるシリアルデータＤをパラレルデータに
変換するシリアル／パラレル変換手段を構成するシフト
レジスタＳＲ１〜ＳＲｎ（総称してＳＲと示す）と、こ
のシフトレジスタＳＲから入力されるパラレルデータを
ラッチ信号（保持信号）Ｌに従って保持するラッチ（デ
ータ保持手段）ＬＴ１〜ＬＴｎ（総称してＬＴと示す）
と、このラッチＬＴから入力されるパラレルデータの取
り込みをストローブ信号ＳＴＢによって選択するＡＮＤ
ゲート（ゲート手段）Ｇ１〜Ｇｎ（総称してＧと示す）
と、このＡＮＤゲートから入力されるデータに応じてオ
ン・オフするトランジスタ（スイッチング素子）Ｑ１〜
Ｑｎ（総称してＱと示す）と、一端が電源電圧ＶＤＤに
共通接続され、他端が上記トランジスタＱを介してグラ
ンドに接続された発熱抵抗体ｒ１〜ｒｎ（総称してｒと
示す）とを具備している。なお、シリアル／パラレル変
換手段、データ保持手段及びゲート手段それぞれ上述し
たシフトレジスタ、ラッチ及びＡＮＤゲートに限定され
るものではなく、周知の論理素子を組み合わせて実現す
ることができる。また、スイッチッチング手段は、トラ
ンジスタに限定されるものではなく、周知のスイッチン
グ素子を用いることができる。Next, the present invention will be described with reference to the drawings. First, the structure of the thermal head tested by the thermal head testing apparatus of the present invention will be described. FIG. 1 shows the configuration of an n-bit thermal head 1. The thermal head 1 includes shift registers SR1 to SRn (collectively referred to as SR) that constitute serial / parallel conversion means for converting serial data D input in synchronization with a clock signal CLK into parallel data, and this shift register. Latches (data holding means) LT1 to LTn (collectively referred to as LT) for holding parallel data input from SR according to a latch signal (holding signal) L.
AND that selects fetching of parallel data input from the latch LT by the strobe signal STB
Gates (gate means) G1 to Gn (collectively referred to as G)
And transistors (switching elements) Q1 to be turned on / off according to the data input from the AND gate.
Qn (collectively referred to as Q), and heating resistors r1 to rn (collectively referred to as r) having one end commonly connected to the power supply voltage VDD and the other end connected to the ground via the transistor Q. It is equipped with. The serial / parallel conversion means, the data holding means, and the gate means are not limited to the above-mentioned shift register, latch, and AND gate, respectively, and can be realized by combining well-known logic elements. Further, the switching means is not limited to the transistor, and a known switching element can be used.
【０００７】したがって、ＡＮＤゲートＧに入力するラ
ッチＬＴの出力及びストローブ信号ＳＴＢの両者が有効
（“１”）のときにのみ、そのＡＮＤゲートＧに対応す
るトランジスタＱがＯＮすることにより、発熱抵抗体ｒ
に電圧ＶＤＤが印加されて駆動電流が流れるようになっ
ている。つまり、サーマルヘッド１の発熱抵抗体ｒに試
験パルスを印加する試験装置は、試験すべき発熱抵抗体
ｒのみが駆動されるように、すなわち試験すべき発熱抵
抗体ｒのみに試験パルスが印加されるように、シリアル
データＤを生成してクロック信号ＣＬＫに同期させてシ
フトレジスタＳＲに与え、ラッチＬＴにラッチ信号Ｌを
与えることにより、シフトレジスタＳＲの出力データを
ラッチＬＴに保持させ、試験パルスの時間幅、周期及び
回数を規定するストローブ信号ＳＴＢをゲート手段Ｇに
与えるとともに、発熱抵抗体ｒに印加される電圧ＶＤＤ
を設定する必要がある。Therefore, the transistor Q corresponding to the AND gate G is turned on only when both the output of the latch LT input to the AND gate G and the strobe signal STB are valid ("1"), so that the heating resistor is turned on. Body r
A voltage VDD is applied to the drive current and a drive current flows. That is, the test apparatus that applies the test pulse to the heating resistor r of the thermal head 1 drives the heating resistor r to be tested, that is, applies the test pulse only to the heating resistor r to be tested. As described above, the serial data D is generated and applied to the shift register SR in synchronization with the clock signal CLK, and the latch LT is applied with the latch signal L so that the output data of the shift register SR is held in the latch LT and the test pulse is output. Of the strobe signal STB that defines the time width, cycle, and number of times of
Need to be set.
【０００８】図２は、本発明のサーマルヘッド試験装置
の構成を示すブロック図である。サーマルヘッド試験装
置２は、ホストコンピュータ３からのコマンドに従って
試験動作を行うとともに、その試験結果のデータをホス
トコンピュータ３に送出するように構成されている。FIG. 2 is a block diagram showing the configuration of the thermal head test apparatus of the present invention. The thermal head test apparatus 2 is configured to perform a test operation in accordance with a command from the host computer 3 and send the test result data to the host computer 3.
【０００９】試験電圧生成手段２１は、指定された試験
電圧Ｅｔを生成し、その試験電圧を駆動電圧ＶＤＤに代
えてサーマルヘッド１の発熱抵抗体ｒに印加するもので
ある。データ設定手段２２は、指定されたシリアルデー
タＤを生成し、そのシリアルデータＤをクロック信号Ｃ
ＬＫとともに上記サーマルヘッド１のシフトレジスタＳ
Ｒに入力し、シフトレジスタＳＲの出力データをラッチ
ＬＴに保持させるためのラッチ信号Ｌを出力するもので
ある。ストローブ信号生成手段２３は、指定されたスト
ローブ信号ＳＴＢを生成し、そのストローブ信号ＳＴＢ
をサーマルヘッド１のＡＮＤゲートに入力するものであ
る。なお、上記データ設定手段２２及びストローブ信号
生成手段２３は、予めプログラムされたソフトウェアを
ＣＰＵが実行して“０”及び“１”の組み合わせの信号
を生成させることにより実現することができるし、専用
のハードウェアによって上記信号を生成させることによ
り実現することもできる。The test voltage generating means 21 generates a designated test voltage Et and applies the test voltage to the heating resistor r of the thermal head 1 instead of the drive voltage VDD. The data setting means 22 generates the designated serial data D and uses the serial data D as the clock signal C.
Shift register S of the thermal head 1 together with LK
A latch signal L for inputting into R and holding the output data of the shift register SR in the latch LT is output. The strobe signal generating means 23 generates the designated strobe signal STB, and the strobe signal STB.
Is input to the AND gate of the thermal head 1. The data setting means 22 and the strobe signal generating means 23 can be realized by causing the CPU to execute pre-programmed software to generate signals of a combination of "0" and "1", or are dedicated. It can also be realized by generating the above signal by the hardware of.
【００１０】基準電圧生成手段２４は、基準電圧Ｅｒを
基準抵抗Ｒｒを介してサーマルヘッド１の発熱抵抗体ｒ
に印加するものである。電圧計測手段２５は、サーマル
ヘッド１の発熱抵抗体ｒと基準抵抗Ｒｒとの接続点に現
れる電圧Ｅｘを計測するものである。この電圧Ｅｘは、
サーマルヘッド１の発熱抵抗体ｒに生じる電圧降下に相
当している。電圧計測手段２５は、少なくとも直流電圧
を測定してその測定データを後述する制御手段２７に与
えるものであればよい。後述する制御手段２７によって
オン／オフ制御されるリレー等から構成される切り替え
手段２６は、基準電圧Ｅｒと試験電圧Ｅｔとをサーマル
ヘッド１の発熱抵抗体ｒに切り替えて印加するものであ
る。制御手段２７は、上述した各手段２１〜２６を制御
するものである。The reference voltage generating means 24 applies the reference voltage Er to the heating resistor r of the thermal head 1 via the reference resistor Rr.
Is applied. The voltage measuring means 25 measures the voltage Ex appearing at the connection point between the heating resistor r of the thermal head 1 and the reference resistance Rr. This voltage Ex is
This corresponds to the voltage drop across the heating resistor r of the thermal head 1. The voltage measuring means 25 may be any one that measures at least the DC voltage and gives the measured data to the control means 27 described later. The switching means 26, which is composed of a relay or the like which is on / off controlled by the control means 27 described later, switches and applies the reference voltage Er and the test voltage Et to the heating resistor r of the thermal head 1. The control means 27 controls the above-mentioned means 21 to 26.
【００１１】図３は、上記試験電圧生成手段２１の回路
図である。Ｄ／Ａ変換器３０は、制御手段２７から入力
されるデジタル信号Ｄｖを、そのＤ／Ａ変換器３０に入
力される基準電圧Ｖｒｅｆ及び分解能に基づいてアナロ
グ電圧Ｖ１に変換する。増幅回路３１は、このアナログ
電圧Ｖ１を増幅して試験電圧Ｅｔを生成する。増幅回路
３１の増幅率は、出力される試験電圧Ｅｔが取扱いやす
い数値（きりのいい数値）となるような増幅率に設定さ
れる。例えば、デジタル入力１ビットあたりに０．１２
５Ｖの試験電圧Ｅｔを出力するためには、Ｄ／Ａ変換器
３０のビット幅を８ビット、その基準電圧Ｖｒｅｆを５
Ｖとすれば、増幅回路３１の増幅率は、０．１２５／
（５／２８）＝６．４倍に設定すればよい。なお、増幅
率Ａは、非反転増幅回路の増幅率を示す式（１）によっ
て示される。 Ａ＝１＋（Ｒ２／Ｒ１） （１） したがって、試験電圧Ｅｔは（２）式によって示され
る。 Ｅｔ＝Ａ・Ｖ１＝（１＋（Ｒ２／Ｒ１））Ｖ１ （２）FIG. 3 is a circuit diagram of the test voltage generating means 21. The D / A converter 30 converts the digital signal Dv input from the control means 27 into an analog voltage V1 based on the reference voltage Vref and the resolution input to the D / A converter 30. The amplifier circuit 31 amplifies this analog voltage V1 to generate a test voltage Et. The amplification factor of the amplifier circuit 31 is set to such a value that the output test voltage Et has a value (clear value) that is easy to handle. For example, 0.12 per 1 bit of digital input
In order to output the test voltage Et of 5V, the bit width of the D / A converter 30 is 8 bits and the reference voltage Vref thereof is 5 bits.
Assuming V, the amplification factor of the amplifier circuit 31 is 0.125 /
It may be set to (5/2 8 ) = 6.4 times. The amplification factor A is expressed by the equation (1) indicating the amplification factor of the non-inverting amplifier circuit. A = 1 + (R2 / R1) (1) Therefore, the test voltage Et is expressed by the equation (2). Et = A · V1 = (1+ (R2 / R1)) V1 (2)
【００１２】増幅回路３１は、サーマルヘッド１に対し
て充分な駆動電流を供給できるように、差動増幅器３２
の出力電圧Ｖ２によってダーリントン接続されたトラン
ジスタＱａ，Ｑｂを駆動して試験電圧Ｅｔを出力するよ
うに構成されている。Ｒ４は、トランジスタＱｂのベー
ス抵抗である。帰還抵抗Ｒ１，Ｒ２は、差動増幅器３２
に対して、上記トランジスタＱａ，Ｑｂを含んだ帰還回
路を形成しているが、これにより、上記トランジスタＱ
ａ，Ｑｂによって生じる電圧降下を吸収している。The amplifier circuit 31 is provided with a differential amplifier 32 so that a sufficient drive current can be supplied to the thermal head 1.
Is configured to drive the transistors Qa and Qb connected in Darlington by the output voltage V2 of 1 to output the test voltage Et. R4 is a base resistance of the transistor Qb. The feedback resistors R1 and R2 are connected to the differential amplifier 32.
On the other hand, a feedback circuit including the transistors Qa and Qb is formed.
It absorbs the voltage drop caused by a and Qb.
【００１３】なお、差動増幅器２３は、正負対称の電源
電圧（例えば、±１２Ｖ）を用いるのが一般的だが、印
字動作時にサーマルヘッド１に印加すべき電圧値（例え
ば、２０Ｖ以上）に比較して不足している。このため、
正側の電源電圧Ｖ＋としては、上記電圧値を上回るよう
に、例えば＋３０Ｖを用いる。この場合には、差動増幅
器２３に供給される電源電圧の範囲（正負の電源電圧の
差）が許容電圧範囲（３６Ｖ程度）に収まるように、差
動増幅器２３の負側の電源電圧Ｖ−が−３Ｖ程度となる
ように設定している。一例として、負側の電源電圧Ｖ−
は、定電圧ダイオードＺＤ及び抵抗Ｒ３を用いて負側の
電源電圧Ｖｍ（例えば−１２Ｖ）から生成することがで
きる。The differential amplifier 23 generally uses positive and negative symmetrical power supply voltages (for example, ± 12V), but is compared with the voltage value (for example, 20V or more) to be applied to the thermal head 1 during the printing operation. And then there is a shortage. For this reason,
As the positive side power supply voltage V +, for example, +30 V is used so as to exceed the above voltage value. In this case, the negative power supply voltage V− of the differential amplifier 23 is set so that the power supply voltage range (difference between positive and negative power supply voltages) supplied to the differential amplifier 23 falls within the allowable voltage range (about 36 V). Is set to about -3V. As an example, the negative power supply voltage V−
Can be generated from the negative-side power supply voltage Vm (for example, -12V) using the constant voltage diode ZD and the resistor R3.
【００１４】次に、図２、図３及び図４を参照して、サ
ーマルヘッド試験装置の動作について説明する。初め
に、サーマルヘッド１の発熱抵抗体ｒに試験パルスを印
加する試験動作について説明する。制御手段２７は、ホ
ストコンピュータ３から試験コマンドを入力すると、そ
の試験コマンドによって指定される発熱抵抗体に対し
て、試験コマンドによって指定される電圧値Ｅｔ、時間
幅Ｔ１、周期Ｔ２及び回数Ｎの試験パルスを印加するよ
うに各手段を制御する（図４参照）。なお、サーマルヘ
ッド１のビット数が多数であった場合には、その全発熱
抵抗体ｒに試験パルスを印加するために試験時間を要す
るので、発熱抵抗体ｒを選択して試験パルスを印加する
ようにしている。例えば、サーマルヘッドのビット数が
５１２ビットであれば、６４ビットごとに８個の発熱抵
抗体ｒを選択して試験パルスを印加している。Next, the operation of the thermal head tester will be described with reference to FIGS. 2, 3 and 4. First, a test operation of applying a test pulse to the heating resistor r of the thermal head 1 will be described. When the test command is input from the host computer 3, the control means 27 tests the heating resistor specified by the test command with the voltage value Et specified by the test command, the time width T1, the period T2, and the number N of times. Each means is controlled so as to apply a pulse (see FIG. 4). When the number of bits of the thermal head 1 is large, it takes a test time to apply the test pulse to all the heating resistors r, so that the heating resistor r is selected and the test pulse is applied. I am trying. For example, when the bit number of the thermal head is 512 bits, eight heating resistors r are selected every 64 bits and the test pulse is applied.
【００１５】すなわち、制御手段２７は、切り替え手段
２６を試験電圧生成手段２２側に切り替え、試験電圧生
成手段２２から出力される試験電圧Ｅｔを指定される電
圧値に設定し、指定される発熱抵抗体ｒに対応するビッ
トを“１”にしたシリアルデータＤを生成させるととも
に、クロック信号ＣＬＫとともにサーマルヘッド１のシ
フトレジスタＳＲに入力し、そのシフトレジスタＳＲの
出力データをラッチＬＴに保持させるためにラッチ信号
Ｌを入力する。そして、試験パルスの時間幅Ｔ１、周期
Ｔ２及び回数Ｎに対応するストローブ信号ＳＴＢをスト
ローブ信号生成手段２３によって生成させてサーマルヘ
ッド１のゲート手段Ｇに印加させる。この結果、選択さ
れた発熱抵抗体ｒには、試験電圧Ｅｔ、時間幅Ｔ１、周
期Ｔ２及び回数Ｎの試験パルスが印加される。That is, the control means 27 switches the switching means 26 to the test voltage generating means 22 side, sets the test voltage Et output from the test voltage generating means 22 to a designated voltage value, and designates the designated heating resistance. In order to generate the serial data D in which the bit corresponding to the body r is set to “1”, and input to the shift register SR of the thermal head 1 together with the clock signal CLK, the output data of the shift register SR is held in the latch LT. Input the latch signal L. Then, the strobe signal STB corresponding to the time width T1, the cycle T2, and the number N of the test pulses is generated by the strobe signal generation means 23 and applied to the gate means G of the thermal head 1. As a result, the test voltage Et, the time width T1, the period T2, and the test pulse of the number N are applied to the selected heating resistor r.
【００１６】次に、サーマルヘッド１の発熱抵抗体ｒの
抵抗値を計測する計測動作について説明する。制御手段
２７は、ホストコンピュータ３から計測コマンドが入力
すると、その計測コマンドによって指定される発熱抵抗
体に対して基準電圧が記基準抵抗を介して印加されるよ
うに各手段を制御する。すなわち、制御手段２７は、切
り替え手段２６を基準電圧生成手段２４側に切り替え
て、その基準電圧Ｅｒを基準抵抗Ｒｒを介してサーマル
ヘッド１に印加させるとともに、データ設定手段２２を
制御して、指定された発熱抵抗体に対応するデータを
“１”にしたシリアルデータＤを生成させるとともに、
クロック信号ＣＬＫ及びラッチ信号Ｌをサーマルヘッド
１に入力させてデータを設定し、ストローブ信号生成手
段２３によって有効状態のストローブ信号ＳＴＢをサー
マルヘッド１に入力させる。Next, the measuring operation for measuring the resistance value of the heating resistor r of the thermal head 1 will be described. When the measurement command is input from the host computer 3, the control means 27 controls each means so that the reference voltage is applied to the heating resistor designated by the measurement command via the reference resistance. That is, the control means 27 switches the switching means 26 to the reference voltage generating means 24 side to apply the reference voltage Er to the thermal head 1 via the reference resistance Rr, and at the same time controls the data setting means 22 to specify. The serial data D in which the data corresponding to the generated heating resistor is set to "1" is generated, and
The clock signal CLK and the latch signal L are input to the thermal head 1 to set data, and the strobe signal generating means 23 inputs the strobe signal STB in the valid state to the thermal head 1.
【００１７】次いで、電圧計測手段２５によって発熱抵
抗体ｒの電圧Ｅｘを計測させ、その計測結果と、基準電
圧Ｅｒ及び基準抵抗Ｒｒとに基づいて発熱抵抗体の抵抗
値を算出し、その結果を前記ホストコンピュータ３に送
出する。ここで、発熱抵抗体ｒの抵抗値をＲｚは、次式
（３）によって示される。 Ｒｚ＝（Ｅｘ／Ｅｒ）Ｒｒ （３）Next, the voltage measuring means 25 measures the voltage Ex of the heating resistor r, and the resistance value of the heating resistor is calculated based on the measurement result and the reference voltage Er and the reference resistance Rr. It is sent to the host computer 3. Here, the resistance value Rz of the heating resistor r is expressed by the following equation (3). Rz = (Ex / Er) Rr (3)
【００１８】なお、サーマルヘッド１の発熱抵抗体ｒに
試験パルスを印加する試験動作と、サーマルヘッド１の
発熱抵抗体ｒの抵抗値を測定する計測動作との組み合わ
せは、先に説明したステップストレス試験やパルススト
レス試験の試験条件、あるいはその他任意の試験条件を
満たすように適宜設定すればよい。The combination of the test operation of applying a test pulse to the heating resistor r of the thermal head 1 and the measuring operation of measuring the resistance value of the heating resistor r of the thermal head 1 is a combination of the step stress described above. It may be appropriately set so as to satisfy the test conditions of the test and the pulse stress test, or other arbitrary test conditions.
【００１９】また、ホストコンピュータ３によって、制
御手段２７から受信した各発熱抵抗体ｒの抵抗値のデー
タを任意に加工してディスプレイに表示させたり、グラ
フを作成してプリントアウトさせたりすることは任意で
ある。Further, the host computer 3 may arbitrarily process the data of the resistance value of each heating resistor r received from the control means 27 and display it on the display, or make a graph and print it out. It is optional.
【００２０】以上詳述したように、本実施の形態のサー
マルヘッド試験装置によれば、ホストコンピュータ３の
指令によって設定された電圧値、時間幅、周期及び回数
の試験パルスがサーマルヘッド１の発熱抵抗体ｒに印加
するように、サーマルヘッド１に与えられるシリアルデ
ータＤ、クロック信号ＣＬＫ、ラッチ信号Ｌ及びストロ
ーブ信号ＳＴＢが制御される。したがって、サーマルヘ
ッド１に印加する試験パルスの電圧の手動調整が不要と
なるので、試験パルスの電圧値が正確に設定されるとと
もに、調整の手間がかからない。また、基準電圧Ｅｒが
基準抵抗Ｒｒを介して発熱抵抗体ｒに印加するように、
サーマルヘッド１に与えられるシリアルデータＤ、クロ
ック信号ＣＬＫ、ラッチ信号Ｌ及びストローブ信号ＳＴ
Ｂが制御される。そして、電圧計測手段２５によって計
測された発熱抵抗体ｒに生じる電圧降下、基準電圧Ｅｒ
及び基準抵抗Ｒｒに基づいて発熱抵抗体ｒの抵抗値が算
出されてホストコンピュータ３に送出される。したがっ
て、発熱抵抗体ｒの抵抗値を自動的に収集することが可
能となる。As described above in detail, according to the thermal head test apparatus of the present embodiment, the test pulse having the voltage value, the time width, the cycle and the number of times set by the command of the host computer 3 generates heat in the thermal head 1. The serial data D, the clock signal CLK, the latch signal L, and the strobe signal STB supplied to the thermal head 1 are controlled so as to be applied to the resistor r. Therefore, it is not necessary to manually adjust the voltage of the test pulse applied to the thermal head 1, so that the voltage value of the test pulse is set accurately and the adjustment is not troublesome. In addition, the reference voltage Er is applied to the heating resistor r via the reference resistor Rr,
Serial data D, clock signal CLK, latch signal L, and strobe signal ST provided to the thermal head 1.
B is controlled. Then, the voltage drop generated in the heating resistor r measured by the voltage measuring means 25, the reference voltage Er
And the resistance value of the heating resistor r is calculated based on the reference resistance Rr and sent to the host computer 3. Therefore, the resistance value of the heating resistor r can be automatically collected.
【００２１】上述の実施の形態では、基準電圧生成手段
２４の基準電圧Ｅｒを基準抵抗Ｒｒ及び切り替え手段２
６を介してサーマルヘッド１の発熱抵抗体ｒに印加し、
発熱抵抗体ｒに生じる電圧降下を電圧計測手段２５によ
り測定し、その電圧降下に基づいて発熱抵抗体ｒの抵抗
値を算出しているが、発熱抵抗体ｒの抵抗値測定を他の
計測装置で行う場合には、上述したサーマルヘッド試験
装置から基準抵抗Ｒｒ、基準電圧生成手段２４、電圧計
測手段２５及び切り替え手段２６を除いた構成としても
よい。In the above embodiment, the reference voltage Er of the reference voltage generating means 24 is set to the reference resistance Rr and the switching means 2.
Is applied to the heating resistor r of the thermal head 1 via 6,
The voltage drop generated in the heating resistor r is measured by the voltage measuring means 25, and the resistance value of the heating resistor r is calculated based on the voltage drop. However, the resistance value of the heating resistor r is measured by another measuring device. In the case of (1), the reference resistance Rr, the reference voltage generating means 24, the voltage measuring means 25, and the switching means 26 may be removed from the above-described thermal head test apparatus.
【００２２】試験電圧生成手段２１の構成は、図３に示
したものに限定されるものではなく、制御手段２７の制
御に応じて試験電圧Ｅｔを生成するものであればよく、
当業者が種々の方式で実現できるものであるが、少なく
ともサーマルヘッド１の発熱抵抗体ｒに対して充分な駆
動電流を供給できるものであればよい。また、図３に示
した試験電圧生成手段２１のＤ／Ａ変換器３０は、制御
手段２７と独立して設けられたものでなくてもよく、１
チップＣＰＵに内蔵されているＤ／Ａ変換器を用いるよ
うにしてもよい。その場合には、上記内蔵Ｄ／Ａ変換器
から試験電圧生成手段２１の増幅回路３１にアナログ信
号Ｖ１を与えればよい。The structure of the test voltage generating means 21 is not limited to the one shown in FIG. 3, but any means may be used as long as it generates the test voltage Et under the control of the control means 27.
It can be realized by those skilled in the art in various ways, but it is sufficient if it can supply a sufficient drive current to at least the heating resistor r of the thermal head 1. Further, the D / A converter 30 of the test voltage generating means 21 shown in FIG. 3 may not be provided independently of the control means 27.
A D / A converter built in the chip CPU may be used. In that case, the analog signal V1 may be applied from the built-in D / A converter to the amplifier circuit 31 of the test voltage generating means 21.
【００２３】[0023]
【発明の効果】以上詳述したように、本発明のサーマル
ヘッド試験装置によれば、ホストコンピュータの指令に
よって設定された電圧値、時間幅、周期及び回数の試験
パルスがサーマルヘッドの発熱抵抗体に印加するよう
に、サーマルヘッドに与えられるシリアルデータ、クロ
ック信号、保持信号及びストローブ信号が制御される。
したがって、サーマルヘッドに印加する試験パルスの電
圧の手動調整が不要となるので、試験パルスの電圧値が
正確に設定されるとともに、調整の手間がかからない。As described above in detail, according to the thermal head testing apparatus of the present invention, the test pulse of the voltage value, the time width, the period and the number of times set by the command of the host computer is the heating resistor of the thermal head. The serial data, the clock signal, the holding signal and the strobe signal supplied to the thermal head are controlled so as to be applied to the thermal head.
Therefore, it is not necessary to manually adjust the voltage of the test pulse applied to the thermal head, so that the voltage value of the test pulse is set accurately and the adjustment does not take time.
【００２４】また、サーマルヘッドに基準抵抗を介して
基準電圧を印加する基準電圧生成手段と、前記サーマル
ヘッドと前記基準抵抗との接続点に現れる電圧を計測す
る電圧計測手段と、前記基準電圧と試験電圧とを前記サ
ーマルヘッドに切り替えて印加する切り替え手段とを備
え、前記制御手段が、前記ホストコンピュータから与え
られる計測コマンドによって指定される前記発熱抵抗体
に対して前記基準電圧が前記基準抵抗を介して印加され
るように、前記切り替え手段、データ設定手段及びスト
ローブ信号生成手段を制御し、前記電圧計測手段によっ
て計測される前記発熱抵抗体の電圧、前記基準電圧及び
前記基準抵抗に基づいて前記発熱抵抗体の抵抗値を算出
してその結果を前記ホストコンピュータに送出するよう
にした場合には、発熱抵抗体の抵抗値を自動的に収集す
ることが可能となる。Reference voltage generating means for applying a reference voltage to the thermal head via a reference resistance, voltage measuring means for measuring a voltage appearing at a connection point between the thermal head and the reference resistance, and the reference voltage Switching means for switching and applying a test voltage to the thermal head, wherein the control means applies the reference resistance to the heating resistor designated by a measurement command given from the host computer. So as to be applied via the switching means, the data setting means and the strobe signal generating means, and the voltage of the heating resistor measured by the voltage measuring means, the reference voltage and the reference resistance based on the voltage. When the resistance value of the heating resistor is calculated and the result is sent to the host computer, It is possible to automatically collect the resistance value of the heat resistor.
【図１】サーマルヘッドを示す構成図である。FIG. 1 is a configuration diagram showing a thermal head.
【図２】本発明のサーマルヘッド試験装置の実施の形態
を示すブロック図である。FIG. 2 is a block diagram showing an embodiment of a thermal head test device of the present invention.
【図３】同実施の形態における電圧生成手段の構成を示
す回路図である。FIG. 3 is a circuit diagram showing a configuration of voltage generation means in the same embodiment.
【図４】試験パルスを示す波形図である。FIG. 4 is a waveform diagram showing a test pulse.
【図５】ステップストレス試験の試験結果例を示すグラ
フである。FIG. 5 is a graph showing an example of test results of a step stress test.
【図６】パルスストレス試験の試験結果例を示すグラフ
である。FIG. 6 is a graph showing a test result example of a pulse stress test.
１ サーマルヘッド ＳＲ１〜ＳＲｎ シフトレジスタ（シリアル／パラレル
変換手段） ＬＴ１〜ＬＴｎ ラッチ（データ保持手段） Ｇ１〜Ｇｎ ＡＮＤゲート（ゲート手段） Ｑ１〜Ｑｎ トランジスタ（スイッチング手段） ｒ１〜ｒｎ 発熱抵抗体 ２ サーマルヘッド試験装置 ２１ 試験電圧生成手段 ２２ データ設定手段 ２３ ストローブ信号生成手段 ２４ 基準電圧生成手段 ２５ 電圧計測手段 ２６ 切り替え手段 ２７ 制御手段 ３ ホストコンピュータ Ｅｔ 試験電圧 Ｅｒ 基準電圧 Ｒｒ 基準抵抗 Ｅｘ 発熱抵抗体の電圧（電圧降下） Ｄ シリアルデータ ＣＬＫ クロック信号 Ｌ ラッチ信号（保持信号） ＳＴＢ ストローブ信号ＳＴＢ1 thermal head SR1 to SRn shift register (serial / parallel conversion means) LT1 to LTn latch (data holding means) G1 to Gn AND gate (gate means) Q1 to Qn transistor (switching means) r1 to rn heating resistor 2 thermal head Test device 21 Test voltage generating means 22 Data setting means 23 Strobe signal generating means 24 Reference voltage generating means 25 Voltage measuring means 26 Switching means 27 Control means 3 Host computer Et Test voltage Er Reference voltage Rr Reference resistance Ex Voltage of heating resistor ( Voltage drop) D Serial data CLK Clock signal L Latch signal (holding signal) STB Strobe signal STB
Claims (2)
ルデータをパラレルデータに変換するシリアル／パラレ
ル変換手段と、前記シリアル／パラレル変換手段から入
力されるパラレルデータの各ビットを保持信号に従って
保持するデータ保持手段と、前記データ保持手段から入
力されるパラレルデータの各ビットの取り込みをストロ
ーブ信号によって選択するゲート手段と、前記ゲート手
段から入力されるデータに応じてオン・オフするスイッ
チング素子と、前記スイッチング素子によって駆動電圧
の印加がオン・オフされる発熱抵抗体とを具備するサー
マルヘッドを試験する試験装置において、 指定された試験電圧を前記駆動電圧に代えて前記サーマ
ルヘッドに印加する試験電圧生成手段と、 指定されたシリアルデータを生成し、そのシリアルデー
タを前記クロック信号とともに前記サーマルヘッドの前
記シリアル／パラレル変換手段に入力し、前記データ保
持手段に保持信号を与えてデータを保持させるデータ設
定手段と、 指定されたストローブ信号を生成し、そのストローブ信
号を前記サーマルヘッドのゲート手段に入力するストロ
ーブ信号生成手段と、 前記サーマルヘッドの発熱抵抗体のうちホストコンピュ
ータから与えられる試験コマンドによって指定される発
熱抵抗体に対して前記試験コマンドによって指定される
電圧値、時間幅、周期及び回数の試験パルスが印加され
るように、前記データ設定手段、前記ストローブ信号生
成手段及び前記試験電圧生成手段を制御する制御手段と
を有すること、 を特徴とするサーマルヘッド試験装置。1. A serial / parallel conversion means for converting serial data input in synchronization with a clock signal into parallel data, and each bit of the parallel data input from the serial / parallel conversion means is held according to a holding signal. Data holding means, gate means for selecting a strobe signal for loading each bit of the parallel data input from the data holding means, a switching element for turning on / off according to the data input from the gate means, In a test device for testing a thermal head including a heating resistor whose application of a drive voltage is turned on and off by a switching element, a test voltage generation for applying a specified test voltage to the thermal head instead of the drive voltage. Means and generate the specified serial data, Real data is input to the serial / parallel conversion means of the thermal head together with the clock signal, a data setting means for giving a holding signal to the data holding means to hold the data, and a designated strobe signal are generated. Strobe signal generating means for inputting a strobe signal to the gate means of the thermal head, and a heating resistor designated by a test command given from a host computer among the heating resistors of the thermal head, designated by the test command. A control unit that controls the data setting unit, the strobe signal generating unit, and the test voltage generating unit so that a test pulse having a voltage value, a time width, a period, and a number of times is applied. Thermal head tester.
圧を印加する基準電圧生成手段と、 前記サーマルヘッドと前記基準抵抗との接続点に現れる
電圧を計測する電圧計測手段と、 前記基準電圧と試験電圧とを前記サーマルヘッドに切り
替えて印加する切り替え手段とを備え、 前記制御手段は、前記サーマルヘッドの発熱抵抗体のう
ち前記ホストコンピュータから与えられる計測コマンド
によって指定される発熱抵抗体に対して前記基準電圧が
前記基準抵抗を介して印加されるように、前記切り替え
手段、データ設定手段及びストローブ信号生成手段を制
御し、前記電圧計測手段によって計測される前記発熱抵
抗体の電圧、前記基準電圧及び前記基準抵抗に基づいて
前記発熱抵抗体の抵抗値を算出してその結果を前記ホス
トコンピュータに送出すること、 を特徴とする請求項１記載のサーマルヘッド試験装置。2. A reference voltage generating means for applying a reference voltage to a thermal head via a reference resistance, a voltage measuring means for measuring a voltage appearing at a connection point between the thermal head and the reference resistance, and the reference voltage. And a switching means for switching and applying a test voltage to the thermal head, wherein the control means is for a heating resistor specified by a measurement command given from the host computer among heating resistors of the thermal head. The voltage of the heating resistor measured by the voltage measuring unit, the reference voltage, which controls the switching unit, the data setting unit, and the strobe signal generating unit so that the reference voltage is applied through the reference resistor. And a resistance value of the heating resistor is calculated based on the reference resistance, and the result is stored in the host computer. Be out, the thermal head testing apparatus according to claim 1, wherein.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8075276A JPH09240030A (en) | 1996-03-04 | 1996-03-04 | Thermal head testing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8075276A JPH09240030A (en) | 1996-03-04 | 1996-03-04 | Thermal head testing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09240030A true JPH09240030A (en) | 1997-09-16 |
Family
ID=13571555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8075276A Pending JPH09240030A (en) | 1996-03-04 | 1996-03-04 | Thermal head testing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09240030A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132713B2 (en) | 1997-07-18 | 2006-11-07 | Hitachi, Ltd. | Controllable conduction device with electrostatic barrier |
| CN114261205A (en) * | 2021-12-21 | 2022-04-01 | 武汉先同科技有限公司 | Printing quality optimization algorithm based on dynamic adjustment of printing voltage |
-
1996
- 1996-03-04 JP JP8075276A patent/JPH09240030A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132713B2 (en) | 1997-07-18 | 2006-11-07 | Hitachi, Ltd. | Controllable conduction device with electrostatic barrier |
| CN114261205A (en) * | 2021-12-21 | 2022-04-01 | 武汉先同科技有限公司 | Printing quality optimization algorithm based on dynamic adjustment of printing voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4249402B2 (en) | Semiconductor test system | |
| SE445589B (en) | PROCEDURE AND DEVICE FOR PRESENTING AN ANALOGUE SIGNAL | |
| KR20010089599A (en) | Integrated circuit tester having pattern generator controlled data bus | |
| JPH09240030A (en) | Thermal head testing device | |
| JPS59227472A (en) | Thermal transfer printer | |
| JPS58164368A (en) | Halftone recording device of thermal head | |
| JP2005091206A (en) | Instrument and method for measuring pulse width | |
| JPH1134380A (en) | Driver for thermal head | |
| JPH05212906A (en) | Image forming device | |
| JP3019559B2 (en) | Driving circuit and driving method for impact head | |
| JPH0431590Y2 (en) | ||
| JP3078367B2 (en) | Thermal printer controller | |
| JP3258460B2 (en) | Data output method for measuring instruments | |
| JP3163568B2 (en) | IC test equipment | |
| JPH05238038A (en) | Control system of resistance measurement of thermal head | |
| JP2954668B2 (en) | MTF operation circuit of LED array | |
| JP2662123B2 (en) | Recording head drive | |
| JPS6331765A (en) | Tester for heat generating element of thermal head | |
| JPH044951B2 (en) | ||
| JPS60145864A (en) | Recording element drive control system | |
| JPS6351102B2 (en) | ||
| JPS62267164A (en) | Video printer | |
| JPS6348957A (en) | Control system for thermosensible recording | |
| JPH0712942Y2 (en) | IC test equipment | |
| JPH07144427A (en) | Multigradation thermal transfer recording device |