JPH09237801A - 電子部品収納用パッケージ - Google Patents

電子部品収納用パッケージ

Info

Publication number
JPH09237801A
JPH09237801A JP8042827A JP4282796A JPH09237801A JP H09237801 A JPH09237801 A JP H09237801A JP 8042827 A JP8042827 A JP 8042827A JP 4282796 A JP4282796 A JP 4282796A JP H09237801 A JPH09237801 A JP H09237801A
Authority
JP
Japan
Prior art keywords
electronic component
electrode
substrate
package
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8042827A
Other languages
English (en)
Inventor
Takamasa Isobe
隆昌 磯部
Yasuyuki Mitsukawa
康之 三津川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Original Assignee
Noritake Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd filed Critical Noritake Co Ltd
Priority to JP8042827A priority Critical patent/JPH09237801A/ja
Publication of JPH09237801A publication Critical patent/JPH09237801A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【課題】 比較的簡単な構造の電子部品収納用パッケー
ジを提供する。 【解決手段】 電子部品収納用パッケージ５０の電子部
品搭載部は、圧電振動子搭載用電極７４を構成する導体
によって形成されている。したがって、実質的には、パ
ッケージ５０は、圧電振動子６０等の電子部品を基板５
２の表面５４から所定の高さ位置で支持するための表面
電極６６に接続された圧電振動子搭載用電極７４が、基
板５２の表面５４に厚膜印刷によって所定厚さに形成さ
れた電子部品搭載部上に設けられて構成されている。そ
のため、圧電振動子６０等の電子部品は、基板５２を積
層形成してその表面５４に凹部を設けたり或いはその表
面５４に別途作製された支持金具を固着することなく、
その厚膜印刷法によって形成された電子部品搭載部上に
設けられた圧電振動子搭載用電極７４によって支持され
る。したがって、製造コストが低い比較的簡単な構造の
電子部品収納用パッケージ５０が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、圧電振動子等の電
子部品を収納するための電子部品収納用パッケージに関
する。
【０００２】
【従来の技術】例えば、所定の振動周波数を得る圧電振
動子は、雰囲気中のガスの吸着等による振動数の変動を
防止するために、気密なパッケージ内に収納して外気と
遮断する必要があるが、安定して振動させるために例え
ばその周縁部の一部において支持して中央部を含む他の
部分がパッケージを構成する基板等に接触しない状態に
保持する必要がある。
【０００３】
【発明が解決しようとする課題】そのため、従来の電子
部品収納用パッケージは、例えば特開平６−１９１８８
７号公報や特開平６−３７１９５号公報等に示されるよ
うに、基板の表面に圧電振動子を支持するための支持部
を備えると共に、その表面側に気密空間を形成するため
の蓋体を固着することにより形成されている。上記特開
平６−１９１８８７号公報に記載されたフラットパッケ
ージ型圧電部品は、例えば図１に示されるように、上方
に開口した容器状を成して収納凹部１０を備えた筐体状
ステム１２の開口端部に平板状の蓋部材１４がガラスや
ロウ材、樹脂等によって固着されて構成されている。上
記収納凹部１０は段付き部１６を備えた２段穴状に形成
されており、その段付き部１６の上面に設けられた圧電
振動子搭載用電極１８に導電性接着剤２０によって圧電
振動子２２が接続されている。そのため、圧電振動子２
２はその周縁部において支持され、その下部には、図に
示されるように十分な大きさの空間が形成されて、筐体
状ステム１２との接触が防止されている。
【０００４】上記の筐体状ステム１２は、例えば、アル
ミナグリーンシート積層法により作製されるものであ
る。筐体状ステム１２には、上記段付き部１６上面から
裏面２４に貫通するスルーホール２６が形成されると共
にその裏面２４には裏面電極２８が設けられており、そ
のスルーホール２６内に接続導体３０が充填されること
により、圧電振動子搭載用電極１８がパッケージ外部に
設けられた裏面電極２８に接続されている。
【０００５】ところが、上記のフラットパッケージ型圧
電部品では、段付き状の収納凹部１０を形成するための
図に破線で示される各層３２ａ〜３２ｃのアルミナグリ
ーンシート毎に打ち抜き用金型や積層用治具が必要であ
るため、製造コストが高くなるという問題がある。
【０００６】また、前記の特開平６−３７１９５号公報
に記載された電子部品収納用パッケージは、図２に示さ
れるように、例えばアルミナグリーンシート積層法によ
って形成される基板３４の表面に設けられた所定パター
ンの表面電極３６の一部に、圧電振動子２２をその周縁
部において支持するための支持金具３８が導電性接着剤
等により固着され、その表面側に気密空間を形成するた
めの箱型形状の蓋体４０がガラスやロウ材、樹脂等によ
って固着されて構成されている。しかしながら、この電
子部品収納用パッケージでは、支持金具３８を必要とす
るため構造や工程が複雑になって製造コストが高くなる
という問題がある。
【０００７】製造コストを可及的に低くするためには、
アルミナグリーンシート積層法によらず、例えば、厚膜
基板を用いて表面電極３６を厚膜スクリーン印刷法等に
よって形成することが考えられるが、その場合にも、圧
電振動子２２を支持するためには図２に示されるような
支持金具３８を用いる必要があって、構造や製造工程が
複雑になって製造コストが高くなるのである。
【０００８】本発明は、以上の事情を背景として為され
たものであって、その目的とするところは、比較的簡単
な構造の電子部品収納用パッケージを提供することにあ
る。
【０００９】
【課題を解決するための手段】斯かる目的を達成するた
め、本発明の要旨とするところは、表面に所定形状の表
面電極が設けられた基板のその表面側に所定の箱型形状
の蓋体が固着されることにより形成された気密空間内
に、所定の電子部品をその基板の表面から所定の高さ位
置に設けられ且つ前記表面電極に接続された電子部品搭
載用電極により支持した状態で収納するための電子部品
収納用パッケージであって、(a) 前記電子部品搭載用電
極が、前記基板の表面に厚膜印刷によって所定厚さに形
成された電子部品搭載部上に設けられていることにあ
る。
【００１０】
【発明の効果】このようにすれば、電子部品収納用パッ
ケージは、電子部品搭載用電極が、基板の表面に厚膜印
刷によって所定厚さに形成された電子部品搭載部上に設
けられて構成される。そのため、圧電振動子等の電子部
品は、基板を積層形成してその表面に凹部を設けたり或
いはその表面に別途作製された支持金具を固着すること
なく、その厚膜印刷法によって形成された電子部品搭載
部上に設けられた電子部品搭載用電極によって支持され
る。したがって、製造コストが低い比較的簡単な構造の
電子部品収納用パッケージが得られる。
【００１１】
【発明の他の態様】ここで、好適には、前記電子部品搭
載部は、前記電子部品搭載用電極を構成する導体によっ
て形成されているものである。このようにすれば、電子
部品搭載用電極を形成するための導体ペーストを、表面
電極に電気的に接続されるように基板の表面に所定の厚
さで厚膜印刷することで、電子部品搭載部および電子部
品搭載用電極が一体的に形成される。そのため、製造工
程が一層簡単になって一層低い製造コストで電子部品収
納用パッケージを製造できる。
【００１２】また、好適には、前記電子部品搭載部は絶
縁体から構成され、前記電子部品搭載用電極は、前記電
子部品搭載部上を通って前記表面電極が厚膜印刷によっ
て形成されることにより設けられているものである。こ
のようにすれば、比較的厚く印刷することが容易な絶縁
体ペーストを厚膜印刷することによって電子部品搭載部
が形成されるため、製造工程が一層簡単になると共に、
電子部品搭載用電極と表面電極との接続抵抗が低くなる
ため、電子部品を一層安定して動作させることができ
る。
【００１３】また、好適には、前記電子部品収納用パッ
ケージは、前記基板の表面に前記気密空間内においてチ
ップ状部品を収納するための凹陥部が設けられているも
のである。このようにすれば、圧電振動子等の電子部品
の下側にシリコンチップ等を搭載することが可能となる
ため、回路基板を一層小型化できると共に、回路設計の
自由度が高められる。
【００１４】また、好適には、前記表面電極は、前記気
密空間の内部から外部に伸びて設けられたものであり、
(b) 前記基板の裏面に設けられた裏面電極と、(c) 前記
気密空間の外部において前記基板の表面から裏面に厚み
方向に連続して形成されることにより前記表面電極と前
記裏面電極とを接続する接続電極とを、更に含むもので
ある。このようにすれば、電子部品収納用パッケージの
裏面側に回路基板等と接続するための電極が備えられる
ため、回路基板上に実装するに際して必要となる面積を
小さくすることができる。
【００１５】また、好適には、前記接続電極は、前記基
板の表面から裏面に貫通するスルーホールの内部に導体
が形成されると共に、そのスルーホールを通る分割線に
従ってその基板が個々の電子部品収納パッケージ毎に分
離されることにより、その基板の端面に形成されている
ものである。このようにすれば、基板の側面で表面電極
と裏面電極との導通が確保されることから、実装に必要
な面積が一層小さくされると共に、電子部品収納用パッ
ケージを多数個取りするに際して、個々の電子部品収納
用パッケージの接続電極が相互に隣接する電子部品収納
用パッケージと共通のスルーホール内に形成された導体
により設けられることとなるため、接続電極を形成する
ために必要とされるスルーホールの個数が減少すること
となって一層製造コストを低減し得る。
【００１６】
【発明の実施の形態】以下、本発明の一実施例を図面を
参照して説明する。
【００１７】図３は、本発明の一実施例の電子部品収納
用パッケージ（以下、単にパッケージという）５０の断
面構造を示す図である。図において、パッケージ５０
は、アルミナセラミックス等から成る基板５２の表面５
４に、例えば同様にアルミナセラミックスから構成され
て箱型形状を成した蓋体５６が固着されて構成されてお
り、それら基板５２および蓋体５６により形成される気
密空間５８内には、水晶振動子等の圧電振動子６０が周
縁部において支持された状態で備えられている。なお、
図はパッケージ５０の製造工程において上記蓋体５６が
固着される前の状態を示しており、パッケージ５０は、
蓋体５６が固着された後、図においてその蓋体５６の両
側に示されるブレーク用溝６２に沿って基板５２が分割
されることにより、個々のパッケージ５０に分離され
る。本実施例においては、ブレーク用溝６２が分割線に
相当する。
【００１８】上記の基板５２の表面５４およびその表面
５４とは反対側の裏面６４には、例えばAg-Pd 系導体か
ら成るそれぞれ15μm 程度の厚さの表面電極６６および
裏面電極６８が形成されており、それら表面電極６６お
よび裏面電極６８は、その基板５２を厚み方向に貫通し
て設けられた直径0.25mm程度のスルーホール７０の内壁
面に形成された同様にAg-Pd 系導体から成る接続電極７
２によって接続されている。このため、パッケージ５０
を図示しない種々の回路基板上に実装するに際しては、
回路基板上に設けられたパッドに上記の裏面電極６８を
直接的に接続できる。なお、前記のブレーク用溝６２は
上記のスルーホール７０を通って形成されていることか
ら、パッケージ５０が個々に分割された状態では、接続
電極７２は基板５２の端面に形成されていることとな
る。
【００１９】上記の表面電極６６は、基板５２および蓋
体５６によって形成される気密空間５８の内部から外部
に連続して形成されており、その内部側の表面電極６６
の一部の上には、例えばアルミナ粉末をフィラーとして
含むAg-Pd 系導体から成る例えば厚さが50μm 程度の圧
電振動子搭載用電極７４が形成されている。前記の圧電
振動子６０は、周縁部においてこの圧電振動子搭載用電
極７４に例えばアラミド系導電性接着剤７６によって接
着されることで支持されている。そのため、圧電振動子
６０は、基板５２の表面５４からその振動の振幅よりも
十分大きな距離である例えば50μm 程度以上離隔して備
えられている。すなわち、本実施例においては、圧電振
動子６０を基板５２の表面５４から50μm 程度以上の所
定の高さ位置に支持するための電子部品搭載部が、表面
電極６６上に形成されてその表面電極６６と電気的に接
続された圧電振動子搭載用電極７４によって構成されて
いる。
【００２０】以上のように構成されたパッケージ５０
は、例えば、図４に示される工程に従って以下のように
して製造される。先ず、工程１のアルミナ基板作製工程
において、個々のパッケージ５０毎に分割するためのブ
レーク用溝６２および直径0.25mm程度のスルーホール７
０を有する、所定の寸法・形状のアルミナセラミックス
から成る基板５２を作製する。この基板５２は、例え
ば、ドクターブレード法や押出成形法等によって成形し
たグリーンシートを例えばプレス機等によって所定の寸
法に切断すると同時に、スルーホール７０を打ち抜き形
成すると共にブレーク用溝６２を形成した後、所定の温
度で焼成することによって得られる。次いで、工程２の
表面電極用導体ペースト印刷工程において、その基板５
２の表面５４に所定の表面電極パターンでAg-Pd 系厚膜
導体ペーストを印刷し、工程３の焼成工程において、所
定の温度で焼成することにより、表面電極６６を形成す
る。なお、上記の印刷時に裏面６４側からスルーホール
７０を介して吸引することにより、表面５４側に印刷さ
れた導体ペーストの一部がスルーホール７０の内部まで
広がることとなる。
【００２１】続く工程４の裏面電極用導体ペースト印刷
工程および工程５の焼成工程においては、上記の工程２
および３と同様に基板５２の裏面６４にAg-Pd 系厚膜導
体ペーストを印刷し焼成することにより、裏面電極６８
を形成する。この工程４においても、工程２と同様にス
ルーホール７０を介して表面５４側から吸引することに
より、そのスルーホール７０内に導体ペーストが広がる
こととなる。これにより、スルーホール７０の内部で導
体ペーストが連続的に印刷されることとなって、焼成後
に接続電極７２が形成される。なお、表面５４および裏
面６４に形成された表面電極６６および裏面電極６８の
厚さは、何れも15μm 程度である。
【００２２】上記のように表面電極６６、裏面電極６
８、および接続電極７２を形成した後、工程６の圧電振
動子搭載用電極用導体ペースト印刷工程においては、例
えば、フィラーとして粒径 1μm 程度のアルミナ粉体を
10wt％程度添加することにより、焼成残存率（焼成膜厚
／印刷膜厚％）が60％程度に調整されたAg-Pd 系導体ペ
ーストを表面電極６６のうちの一部に印刷し、工程７の
焼成工程において所定の温度で焼成することを例えば２
回繰り返して、基板５２の表面５４からの高さが50μm
程度の所定の高さの圧電振動子搭載用電極７４を形成す
る。この圧電振動子搭載用電極７４は、個々のパッケー
ジ５０毎に例えば３箇所づつ設けられる。
【００２３】前述のように圧電振動子６０を支持するた
めの電子部品搭載部は、圧電振動子搭載用電極７４によ
って構成されていることから、本実施例においては、実
質的に電子部品搭載部が基板の表面に厚膜印刷によって
所定厚さに形成されて、その表面に電子部品搭載用電極
が備えられていることとなる。なお、上記の工程６およ
び７の繰り返し回数は、上記の所定の高さが得られるよ
うに、導体ペーストの特性等に応じて適宜設定される。
例えば、上記の導体ペーストにおいてアルミナ粉体の添
加量を20wt％程度とすることにより、焼成残存率を80wt
％程度とすれば、印刷回数は１回で十分である。
【００２４】工程８の封着用ガラスペースト印刷工程に
おいては、例えば、ガラス転移点が250℃程度のガラス
から成るガラスペーストをブレーク用溝６２の内側とな
る位置に印刷し、工程９の焼成工程において所定温度で
加熱処理することにより、図３に示されるように封着用
ガラス層７８を形成する。これにより、水晶振動子等の
圧電振動子６０を収納するためのパッケージ５０を構成
するパッケージ用基板が得られる。
【００２５】上記のパッケージ用基板を用いてパッケー
ジ５０を作製するに際しては、先ず、工程１０の圧電振
動子接着工程においてアラミド系導電接着剤等によっ
て、圧電振動子搭載用電極７４に圧電振動子６０を接着
する。次いで、工程１１の蓋体封着工程において、蓋体
５６を基板５２上に形成された封着用ガラス層７８上に
載置し、例えば、乾燥窒素中にて所定温度で加熱処理す
ることにより、基板５２と蓋体５６とを固着して気密空
間５８を形成する。そして、工程１２の分離工程におい
て、ブレーク用溝６２に沿って基板５２を分割すること
により、個々に分離されたパッケージ５０が得られる。
このようにして得られたパッケージ５０は、種々の回路
基板に表面実装可能であり、安定した動作を示した。
【００２６】ここで、本実施例によれば、電子部品収納
用パッケージ５０の電子部品搭載部は、圧電振動子搭載
用電極７４を構成する導体によって形成されている。し
たがって、実質的には、パッケージ５０は、圧電振動子
６０等の電子部品を基板５２の表面５４から所定の高さ
位置で支持するための表面電極６６に接続された圧電振
動子搭載用電極７４が、基板５２の表面５４に厚膜印刷
によって所定厚さに形成された電子部品搭載部上に設け
られて構成されている。そのため、圧電振動子６０等の
電子部品は、基板５２を積層形成してその表面５４に凹
部を設けたり或いはその表面５４に別途作製された支持
金具を固着することなく、その厚膜印刷法によって形成
された電子部品搭載部上に設けられた圧電振動子搭載用
電極７４によって支持される。したがって、製造コスト
が低い比較的簡単な構造の電子部品収納用パッケージ５
０が得られる。
【００２７】しかも、本実施例においては、電子部品搭
載部が圧電振動子搭載用電極７４によって構成されてい
ることから、圧電振動子搭載用電極７４を形成するため
の導体ペーストを、表面電極６６上に、すなわち表面電
極６６に電気的に接続されるように基板５２の表面５４
に所定の厚さで厚膜印刷することで、電子部品搭載部お
よび圧電振動子搭載用電極７４が一体的に形成される。
そのため、製造工程が一層簡単になって一層低い製造コ
ストでパッケージ５０を製造できる。
【００２８】また、本実施例においては、表面電極６６
は気密空間５８の内部から外部に伸びて設けられたもの
であり、パッケージ５０は、基板５２の裏面６４に設け
られた裏面電極６８と、気密空間５８の外部において基
板５２の表面５４から裏面６４に厚み方向に連続して形
成されることにより表面電極６６と裏面電極６８とを接
続する接続電極７２とを、更に含むものである。このよ
うにすれば、パッケージ５０の裏面６４側に回路基板等
と接続するための電極が備えられるため、回路基板上に
実装するに際して必要となる面積を小さくすることがで
きる。
【００２９】また、本実施例においては、接続電極７４
は、基板５２の表面５４から裏面６４に貫通するスルー
ホール７０の内部にAg-Pd 系導体が形成されると共に、
そのスルーホール７０を通るブレーク用溝６２に沿って
その基板５２が個々のパッケージ５０毎に分離されるこ
とにより、その基板５２の端面に形成されているもので
ある。このようにすれば、基板５２の側面で表面電極６
６と裏面電極６８との導通が確保されることから、実装
に必要な面積が一層小さくされると共に、パッケージ５
０を多数個取りするに際して、個々のパッケージ５０の
接続電極７４が相互に隣接するパッケージ５０と共通の
スルーホール７０内に形成された導体により設けられる
こととなるため、接続電極７４を形成するために必要と
されるスルーホールの個数が減少することとなって一層
製造コストを低減し得る。
【００３０】また、本実施例においては、電子部品収納
用パッケージ５０を厚膜印刷手法によって製造できるの
で、前記基板５２の大きさを適宜変更して多数個取りパ
ターンで印刷を行うことによって高い量産性が得られ、
パッケージ５０を一層安価に製造することができる。
【００３１】次に、本発明の他の実施例を説明する。な
お、以下の実施例において前述の実施例と共通する部分
は説明を省略する。
【００３２】前述の実施例においては、回路基板に半田
等によって取り付けられるパッケージ５０について説明
したが、本発明は、例えば、厚膜回路基板の一部に電子
部品パッケージを一体的に形成する場合にも適用され
る。
【００３３】図５は、厚膜回路基板の一部に電子部品収
納用パッケージを備える場合の製造方法を説明するため
の工程図である。先ず、工程１のアルミナ基板作製工程
において、例えばドクターブレード法や押出成形法等に
よってアルミナグリーンシートを成形し、所定の寸法に
切断して所定の温度で焼成することにより、回路用基板
を作製する。次いで、工程２の導体パターン用導体ペー
スト印刷工程において、その回路用基板の表面に、例え
ばAg-Pd 系導体ペーストを所定のパターンで印刷し、工
程３の焼成工程において所定温度で焼成することによ
り、導体パターンを形成する。本実施例においては、こ
の導体パターンが表面電極に相当する。そして、工程４
の振動子搭載用電極用導体ペースト印刷工程において、
この導体パターン上の所定位置に、同様なAg-Pd 系導体
ペーストを印刷し、工程５の焼成工程において所定温度
で焼成することにより、前述の実施例と同様な圧電振動
子搭載用電極７４を形成する。このとき、圧電振動子搭
載用電極７４の回路用基板表面からの高さは、例えば、
30μm 程度である。
【００３４】続く工程６の抵抗体ペースト印刷工程およ
び工程７の焼成工程においては、回路用基板表面の所定
位置に抵抗体ペーストを厚膜印刷し、所定温度で焼成す
ることにより、その回路用基板表面に厚膜抵抗体を形成
する。この厚膜抵抗体には、工程８のオーバ−コート用
ガラスペースト印刷工程および工程９の焼成工程におい
て、所定のガラスペーストをその上に厚膜印刷し、焼成
することにより、これを保護するためのオーバーコート
ガラス層が形成される。工程１０の封着用ガラスペース
ト印刷工程および工程１１の焼成工程においては、前記
図４に示される工程８，９と同様に、同様なガラスペー
ストを前記蓋体５６を封着する位置に印刷し、焼成する
ことにより、同様な封着用ガラス層７８を形成する。
【００３５】そして、工程１２の圧電振動子接着工程に
おいて、前記図４に示される工程１０と同様に前記の圧
電振動子搭載用電極７４に水晶振動子等の圧電振動子６
０をアラミド系導電性接着剤等によって接着し、続く工
程１３の蓋体封着工程において、蓋体５６を封着用ガラ
ス層７８上に載置し、図４の工程１１と同様な条件で加
熱処理することにより、電子部品収納用パッケージを一
部に備えた回路基板が得られる。
【００３６】本実施例においても、表面電極に相当する
導体パターンの一部に導体ペーストが印刷されることに
より、圧電振動子搭載用電極７４が形成されており、こ
の圧電振動子搭載用電極７４によって電子部品搭載部が
形成されている。したがって、実質的に、圧電振動子６
０等の電子部品を回路基板の表面から所定の高さ位置で
支持するための導体パターンに接続された圧電振動子搭
載用電極７４が、回路基板の表面に厚膜印刷によって所
定厚さに形成された電子部品搭載部上に設けられてい
る。そのため、圧電振動子６０等の電子部品は、回路基
板を積層形成してその表面に凹部を設けたり或いはその
表面に別途作製された支持金具を固着することなく、そ
の厚膜印刷法によって形成された電子部品搭載部上に設
けられた圧電振動子搭載用電極７４によって支持され
る。したがって、製造コストが低い比較的簡単な構造の
電子部品収納用パッケージ５０を備えた厚膜回路基板が
得られる。
【００３７】また、本実施例においては、厚膜回路基板
の一部に電子部品収納用パッケージが一体的に形成され
ているため、前述の実施例に示されるように別体に形成
する場合に比較して、種々の部品が実装された後の厚膜
回路基板の高さが従来に比較して低くなる。
【００３８】図６は、更に他の実施例の電子部品収納用
パッケージの製造方法を説明するための工程図である。
先ず、工程１のアルミナ基板作製工程においては、前記
図４に示される実施例と同様に、ブレーク用溝６２およ
びスルーホール７０を備えた基板５２を作製する。次い
で工程２のガラスペースト印刷工程において、基板５２
の表面５４の所定位置に点状にガラスペーストを印刷
し、工程３の焼成工程において所定温度で焼成すること
により、例えば、厚さが40μm 程度の絶縁ガラス層を形
成する。そして、工程４乃至７の表面電極用導体ペース
ト印刷工程乃至焼成工程において、図４に示される工程
２乃至５と同様に導体ペーストを厚膜印刷することによ
り、表面電極６６および裏面電極６８を形成すると同時
にスルーホール７０内に接続電極７２を形成する。
【００３９】このとき、図７に示されるように、表面電
極用導体ペーストを印刷する基板５２の表面５４には、
前記の工程２において点状に形成された絶縁ガラス層８
０が備えられており、その導体ペーストはその絶縁ガラ
ス層８０の上を通る位置に印刷される。そのため、表面
電極６６は、基板５２の表面５４および絶縁ガラス層８
０上に連続するように形成され、その絶縁ガラス層８０
上に形成された表面電極６６が圧電振動子６０を支持す
るための圧電振動子搭載用電極８２を構成する。これに
より、表面５４から所定の高さ位置に表面電極６６に接
続された状態で圧電振動子搭載用電極８２が備えられ
る。したがって、本実施例においては、上記の絶縁ガラ
ス層８０が電子部品搭載部に相当する。なお、本実施例
においては、表面電極６６は15μm 程度の厚さに形成さ
れることから、上記所定の高さ位置は図３に示されるパ
ッケージ５０と同様に50μm 程度である。
【００４０】上記のように表面５４および裏面６４に導
体ペーストが厚膜印刷・焼成された後の工程８乃至１２
は、図４の工程８乃至１２と同様であるので、説明を省
略する。
【００４１】本実施例においては、電子部品搭載部に相
当する絶縁ガラス層８０は絶縁体から構成され、電子部
品搭載用電極８２は、絶縁ガラス層８０上を通って表面
電極６６が厚膜印刷によって形成されることにより設け
られている。このようにすれば、比較的厚く印刷するこ
とが容易なガラスペーストを厚膜印刷することによって
電子部品搭載部（絶縁ガラス層８０）が形成されるた
め、製造工程が一層簡単になると共に、電子部品搭載用
電極８２と表面電極６６との接続抵抗が略零となるた
め、圧電振動子６０等の電子部品を一層安定して動作さ
せることができる。
【００４２】図８は、更に他の例の電子部品収納用パッ
ケージの他の例である発振器８４の断面構造を示す図で
ある。本実施例においては、基板５２の表面５４中央部
に例えば 500μm 程度の深さの凹陥部８６が設けられて
おり、その内部に所定の回路が形成されたシリコンチッ
プ８８が固着されている。この凹陥部８６の周囲には例
えばAu系導体から成るワイヤボンド用のパッド９０が備
えられており、シリコンチップ８８とパッド９０にそれ
ぞれ備えられている図示しないバンプが金線９２によっ
て相互に接続されている。その他の部分の構造は図３の
パッケージ５０と同様であるので説明を省略する。
【００４３】上記の発振器８４を製造するに際しては、
先ず、例えば粉末プレス成形等によって凹陥部８６を備
えたアルミナグリーンシートを成形し、焼成することに
よって基板５２を作製して、その基板５２の表面５４お
よび裏面６６に前記図４の工程２乃至５に従ってAu-Pd
系導体ペーストを印刷・焼成することにより表面電極６
６および裏面電極６８を形成する。そして、Au系導体ペ
ーストを印刷・焼成することによりパッド９０を作製
し、その後、図４の工程６乃至１２に従って圧電振動子
６０を接着し、蓋体５６を封着することにより、発振器
８４が得られる。但し、本実施例においては、工程１０
において圧電振動子６０を接着するに先立って、凹陥部
８６内にシリコンチップ８８を樹脂等によって接着し、
そのシリコンチップ８８とパッド９０とを金線９２によ
ってワイヤボンディングする工程が実施される。
【００４４】本実施例においても、前述の実施例と同様
に圧電振動子搭載用電極７４が基板５２の表面５４上に
導体ペーストが厚膜印刷されることにより所定高さに形
成されているため、発振器８４の構造が簡単になって低
コストで製造することが可能である。
【００４５】しかも、本実施例においては、基板５２の
表面５４にシリコンチップ８８を収納するための凹陥部
８６が設けられていることから、圧電振動子６０等の電
子部品の下側にシリコンチップ８８等が搭載されること
により、電子部品収納用パッケージ内にシリコンチップ
８８が備えられて発振器８４が構成されている。そのた
め、発振器８４を備えた回路基板を一層小型化できると
共に、回路設計の自由度が高められる。
【００４６】以上、本発明の一実施例を図面を参照して
詳細に説明したが、本発明は更に他の態様でも実施され
る。
【００４７】例えば、前述の実施例においては、ブレー
ク用溝６２およびスルーホール７０をプレス機によって
形成する場合について説明したが、これらは、例えばレ
ーザ加工によって形成されても差し支えない。このよう
にすれば、金型を必要としないため、パターン形状の変
更を容易に行い得る。
【００４８】また、実施例においては、封着用ガラス層
７８によって基板５２と蓋体５６とを固着したが、例え
ば、エポキシ系封着剤等によって封着してもよい。な
お、その場合には、予め封着部にガラスを印刷・焼成し
て表面電極６６による段差を小さくすることにより、そ
の表面電極６６近傍における封止性を更に高めることが
できる。
【００４９】また、実施例においては、圧電振動子搭載
用電極７４を形成するための導体ペーストとして、Ag-P
d 系導体ペーストにアルミナ粉体を混合したものを用い
たが、混合されるフィラーとしては、アルミナ粉体の他
にムライトやジルコン等の種々の無機材料が用いられて
も良い。なお、圧電振動子搭載用電極７４と基板５２と
の接着強度を可及的に高めるためには、それらの熱膨張
係数の差ができるだけ小さいことが望ましいが、一般に
導体としては熱膨張係数が比較的大きいAg-Pd系導体やA
g-Pt 系導体等が用いられることから、フィラーとして
は、上記のアルミナやムライト等の低熱膨張係数のもの
が好ましい。
【００５０】また、アルミナ粉体等のフィラーを混合し
なくとも十分な厚さ（本実施例においては50μm 程度）
の導体を形成することが可能であれば、フィラーは必ず
しも混合されなくとも良い。
【００５１】また、実施例においては、導体ペーストに
混合するアルミナ粉体の量が、焼成残存率が60％或いは
80％程度となるように決定されていたが、焼成残存率
は、必要な圧電振動子搭載用電極７４の厚さや導電率、
或いは図４の工程６および７を繰り返し実施することに
よる工程の煩雑さの程度等を考慮して適宜変更され、そ
れに応じてアルミナ粉体の混合量が設定される。なお、
焼成残存率は、60％以上であることが、工程６および７
の繰り返し回数を可及的に少なくするために望ましい。
【００５２】また、実施例においては、スルーホール７
０を通過するようにブレーク用溝６２を形成することに
より、表面電極６６と裏面電極６８とを接続するための
接続電極７２が、そのブレーク用溝６２に沿って分離さ
れた基板５２の端面に設けられていたが、ブレーク用溝
６２がスルーホール７０と干渉しないように形成されて
も良い。
【００５３】また、実施例においては、内部に圧電振動
子６０が収納されるパッケージ５０に本発明が適用され
た場合について説明したが、その他の半導体等の電子部
品が収納されるパッケージにも本発明は同様に適用され
る。
【００５４】また、実施例においては、圧電振動子搭載
用電極７４，８２の高さが基板５２の表面５４から例え
ば50μm 程度にされていたが、電子部品搭載用電極の高
さは内部に収納される電子部品の特性、例えば振幅等に
応じて、如何なる場合にも表面５４に接触しないように
適宜設定される。
【００５５】また、実施例においては、スルーホール７
０の直径が0.25mm程度とされていたが、その直径は適宜
変更でき、例えば、0.20〜1.0 mm程度とされても良い。
但し、スルーホール７０を通るようにブレーク用溝６２
を形成し、そのブレーク用溝６２に沿って基板５２を分
離する場合には、スルーホール７０の直径が小さいとそ
の分離時にその内部に形成された接続電極が剥離する可
能性があるため、その直径は0.25mm以上とされることが
好ましい。一方、基板５２と蓋体５６とによって形成さ
れる気密空間５８の気密性を確保するためには、その蓋
体５６がスルーホール７０よりも内周側に位置させられ
ることが必要であることから、ブレーク用溝６２に沿っ
て基板５２を分離すると、基板５２の外周部はスルーホ
ール７０の半径分だけ蓋体５６よりも外側に飛び出すこ
とになる。そのため、パッケージ５０の大きさを可及的
に小さくしつつ内部の気密空間５８を大きくするために
は、スルーホール７０の半径が小さいことが望ましい。
したがって、スルーホール７０の直径は0.25mmとされる
ことが最も好ましい。
【００５６】その他一々例示はしないが、本発明は、そ
の趣旨を逸脱しない範囲で種々変更を加え得るものであ
る。
【図面の簡単な説明】
【図１】従来の電子部品収納用パッケージの断面構造を
示す図である。
【図２】従来の他の電子部品収納用パッケージの断面構
造を示す図である。
【図３】本発明の一実施例の電子部品収納用パッケージ
の断面構造を示す図である。
【図４】図３の電子部品収納用パッケージの製造方法を
示す工程図である。
【図５】本発明の他の実施例の電子部品収納用パッケー
ジの製造方法を示す工程図である。
【図６】本発明の更に他の実施例の電子部品収納用パッ
ケージの製造方法を示す工程図である。
【図７】図６の製造方法において形成される電子部品搭
載用電極を説明するための図である。
【図８】本発明の更に他の実施例の電子部品収納用パッ
ケージの断面構造を示す図である。
【符号の説明】
５０：電子部品収納用パッケージ ５２：基板 ５４：表面 ５６：蓋体 ５８：気密空間 ６０：圧電振動子 ６６：表面電極 ７４：圧電振動子搭載用電極（電子部品搭載用電極）

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 表面に所定形状の表面電極が設けられた
    基板の該表面側に所定の箱型形状の蓋体が固着されるこ
    とにより形成された気密空間内に、所定の電子部品を該
    基板の表面から所定の高さ位置に設けられ且つ前記表面
    電極に接続された電子部品搭載用電極により支持した状
    態で収納するための電子部品収納用パッケージであっ
    て、 前記電子部品搭載用電極が、前記基板の表面に厚膜印刷
    によって所定厚さに形成された電子部品搭載部上に設け
    られていることを特徴とする電子部品収納用パッケー
    ジ。
  2. 【請求項２】 前記電子部品搭載部は、前記電子部品搭
    載用電極を構成する導体によって形成されているもので
    ある請求項１の電子部品収納用パッケージ。
  3. 【請求項３】 前記電子部品搭載部は絶縁体から構成さ
    れ、 前記電子部品搭載用電極は、前記電子部品搭載部上を通
    って前記表面電極が厚膜印刷によって形成されることに
    より設けられているものである請求項１の電子部品収納
    用パッケージ。
  4. 【請求項４】 前記基板の表面に前記気密空間内におい
    てチップ状部品を収納するための凹陥部が設けられてい
    るものである請求項１乃至３の何れかの電子部品収納用
    パッケージ。
  5. 【請求項５】 前記表面電極は、前記気密空間の内部か
    ら外部に伸びて設けられたものであり、 前記基板の裏面に設けられた裏面電極と、 前記気密空間の外部において前記基板の表面から裏面に
    厚み方向に連続して形成されることにより前記表面電極
    と前記裏面電極とを接続する接続電極とを、更に含むも
    のである請求項１乃至４の何れかの電子部品収納用パッ
    ケージ。
  6. 【請求項６】 前記接続電極は、前記基板の表面から裏
    面に貫通するスルーホールの内部に導体が形成されると
    共に、該スルーホールを通る分割線に従って該基板が個
    々の電子部品収納パッケージ毎に分離されることによ
    り、該基板の端面に形成されているものである請求項５
    の電子部品収納用パッケージ。
JP8042827A 1996-02-29 1996-02-29 電子部品収納用パッケージ Pending JPH09237801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8042827A JPH09237801A (ja) 1996-02-29 1996-02-29 電子部品収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8042827A JPH09237801A (ja) 1996-02-29 1996-02-29 電子部品収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH09237801A true JPH09237801A (ja) 1997-09-09

Family

ID=12646804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8042827A Pending JPH09237801A (ja) 1996-02-29 1996-02-29 電子部品収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH09237801A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082113A (ja) * 2005-09-16 2007-03-29 Nippon Dempa Kogyo Co Ltd 無線モジュール素子及びその実装方法
JP2010124015A (ja) * 2008-11-17 2010-06-03 Nippon Dempa Kogyo Co Ltd 圧電デバイスとその製造方法
JP2013131775A (ja) * 2013-03-21 2013-07-04 Shinko Electric Ind Co Ltd 配線基板
JP2017229088A (ja) * 2017-08-28 2017-12-28 セイコーエプソン株式会社 頭部装着型表示装置および頭部装着型表示装置の制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082113A (ja) * 2005-09-16 2007-03-29 Nippon Dempa Kogyo Co Ltd 無線モジュール素子及びその実装方法
JP2010124015A (ja) * 2008-11-17 2010-06-03 Nippon Dempa Kogyo Co Ltd 圧電デバイスとその製造方法
JP2013131775A (ja) * 2013-03-21 2013-07-04 Shinko Electric Ind Co Ltd 配線基板
JP2017229088A (ja) * 2017-08-28 2017-12-28 セイコーエプソン株式会社 頭部装着型表示装置および頭部装着型表示装置の制御方法

Similar Documents

Publication Publication Date Title
WO2017090508A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP3926001B2 (ja) 圧電振動子とその製造方法
JP3926000B2 (ja) 圧電振動子とその製造方法
JPH09237801A (ja) 電子部品収納用パッケージ
JP3926002B2 (ja) 圧電振動子とその製造方法
WO2021106655A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2001024079A (ja) 電子部品の封止構造
JP4458695B2 (ja) 圧電振動子収納用パッケージ
JP3046148B2 (ja) 電子部品収納用パッケージ
JP6813682B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2002299520A (ja) 配線基板および多数個取り配線基板
JP5123041B2 (ja) 圧電デバイスの製造方法
JPH09148875A (ja) 圧電振動子ならびにその製造方法
JP2851745B2 (ja) 電子部品収納用パッケージ
JP2001127576A (ja) 圧電振動子用パッケージの構造及び製造方法
JP3441170B2 (ja) 配線基板
JP2703482B2 (ja) 配線基板
JPH10275874A (ja) 配線基板
JP2003197801A (ja) 電子部品収納用パッケージ
JP2005183724A (ja) 電子部品収納用パッケージおよび電子装置
JP2003243960A (ja) 圧電振動子収納用パッケージ
JP2003243554A (ja) 電子部品収納用パッケージ
JP2002110836A (ja) 電子部品収納用パッケージ
JPH0964678A (ja) 圧電振動子収納用パッケージ
JPH0637194A (ja) 電子部品収納用パッケージ