JPH09233678A

JPH09233678A - 電源装置

Info

Publication number: JPH09233678A
Application number: JP8032278A
Authority: JP
Inventors: Masanori Isobe; 昌徳磯部
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-02-20
Filing date: 1996-02-20
Publication date: 1997-09-05

Abstract

(57)【要約】【課題】電源装置はその入力部に大容量のコンデンサ
を持つため、電源投入時に入力部のコンデンサに大きな
突入電流が流れ、上流側に具備されるヒューズが溶断し
てしまう危険性があった。また、これを防ぐために電源
ラインにサイリスタ等で構成される突入電流防止回路を
挿入すると、その直流電圧降下による損失が問題となる
ことがあった。【解決手段】入力コンデンサＣ１と直列にＲ１とＱ１
の並列回路を接続すると共に、Ｑ１のゲート電圧を入力
電圧を分割する抵抗Ｒ２及びＲ３とＣ２の並列回路によ
り供給する。この時Ｒ２、Ｒ３とＣ２からなる時定数を
入力コンデンサＣ１とＲ１の時定数より大きく設定して
おくことで、Ｃ１への充電が終了した後でＱ１が導通す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源投入時に突入
電流を制限する機能を備えた電源装置を提案するもので
ある。

【０００２】

【従来の技術】電源装置の一次入力側の構成としては従
来より図９及び図１０に示すものがある。図において１
は一次電源入力端子、２はリターン端子、３はトラン
ス、４はスイッチ素子、Ｃ１は入力コンデンサである。

【０００３】従来の電源装置の一次入力側回路は上記の
ように構成され、一次電源入力端子から入力される直流
電圧をトランスを介してスイッチ素子がスイッチングす
ることで、トランスの二次側に電力を伝送する。この時
入力コンデンサはトランスにＡＣ電流を供給すると共に
入力フィルタとして機能するので十分な容量を持つ必要
がある。

【０００４】

【発明が解決しようとする課題】従来の電源装置の一次
入力側回路は以上のように構成されているため、電源投
入時の電圧の急激な立ち上がりに対して、入力部のコン
デンサに大きな突入電流が流れ、一次電源上流側に具備
されるヒューズが溶断してしまう危険性があった。ま
た、これを防ぐために電源投入時の突入電流で溶断しな
いようにヒューズの定格を選定すると、必要以上にヒュ
ーズの定格が大きくなり、異常時の電流に対し最適なヒ
ューズの選定ができないという問題があった。

【０００５】また、図１０に示すように入力コンデンサ
の前段にサイリスタなどで構成される突入電流防止回路
を具備して、突入電流を抑制する方法があるが、この場
合突入電流防止回路が電源ラインに直列に入るため直流
電圧降下による損失が問題になる場合があった。

【０００６】この発明は、上記のような課題を解消する
ためになされたもので、その目的は電源投入時にはキャ
パシタと直列に接続された電流制限用抵抗で突入電流を
制限しつつ、かつ定常時には電流制限用抵抗を短絡して
おくことで、回路の動作に影響を及ぼさない低損失の電
源装置を提供することにある。

【０００７】

【課題を解決するための手段】第１の発明による電源装
置は、入力コンデンサと直列にＮチャンネル電界効果ト
ランジスタ（ＮチャンネルＦＥＴ）と電流制限用抵抗の
並列回路を挿入し、ＮチャンネルＦＥＴのゲートとソー
ス端子間に接続された抵抗に並列にコンデンサを接続す
る。

【０００８】また、第２の発明による電源装置は、第１
の発明に加えて過電流を検出した時に上記Ｎチャンネル
ＦＥＴのゲートを制御し、一定電流以上流れないよう働
くトランジスタを接続する。

【０００９】また、第３の発明による電源装置は、第２
の発明に加えて過電流を検出した時に上記Ｎチャンネル
ＦＥＴをカットオフに保持するように働くラッチ回路を
接続する。

【００１０】また、第４の発明による電源装置は、第３
の発明に加えて過電流を検出した時に上記Ｎチャンネル
ＦＥＴをカットオフに保持すると共に、スイッチ素子の
動作そのものを停止させるように働くラッチ回路を接続
する。

【００１１】また、第５の発明による電源装置は、入力
コンデンサのリターン端子側に直列にＮチャンネル電界
効果トランジスタ（ＮチャンネルＦＥＴ）と電流制限用
抵抗の並列回路を挿入し、ＮチャンネルＦＥＴのゲート
電圧をトランスの巻線から供給する。

【００１２】また、第６の発明による電源装置は、第５
の発明に加えて過電流を検出した時に、スイッチング素
子の動作そのものを停止させるように働くラッチ回路を
接続する。

【００１３】また、第７の発明による電源装置は、入力
コンデンサの一次電源入力端子側に直列にＮチャンネル
電界効果トランジスタ（ＮチャンネルＦＥＴ）と電流制
限用抵抗の並列回路を挿入し、ＮチャンネルＦＥＴのゲ
ート電圧をトランスの巻線から供給する。

【００１４】また、第８の発明による電源装置は、第７
の発明に加えて過電流を検出した時に、スイッチング素
子の動作そのものを停止させるように働くラッチ回路を
接続する。

【００１５】

【発明の実施の形態】

実施の形態１．以下この発明の実施の形態１を図１で説
明する。図１において１〜４及びＣ１は従来の装置と同
一のものである。Ｒ１は電流制限用抵抗であり、Ｑ１は
ＮチャンネルＦＥＴである。Ｒ２、Ｒ３はＮチャンネル
ＦＥＴの駆動抵抗、Ｃ２はＲ３と並列に接続されている
コンデンサである。

【００１６】次に動作について説明する。一次電源入力
端子１とリターン端子２から電源から投入される瞬間は
Ｑ１は非導通であり、入力コンデンサＣ１へはＲ１経由
で電荷が充電されるため、入力コンデンサＣ１への充電
電流はＲ１によって制限される。一方、同時にＣ２もＲ
２、Ｒ３により充電されるが、その時定数を入力コンデ
ンサＣ１とＲ１の時定数より大きく設定しておくこと
で、入力コンデンサＣ１への充電が終了した後でＱ１の
ゲート、ソース間の電圧Ｖｇがしきい値を越え、Ｑ１が
導通する。

【００１７】実施の形態２．図２は本発明の実施の形態
２を示すものであり、一旦入力コンデンサＣ１への充電
が完了し、Ｑ１が導通した後に入力コンデンサＣ１が短
絡故障した場合の保護に好適する。すなわち図２では、
実施の形態１のＱ１のソースとリターン端子２間に過電
流検出抵抗Ｒ４を挿入し、このＲ４をベース、エミッタ
間に接続されるＮＰＮトランジスタＱ２のコレクタをＱ
１のゲートに接続している。

【００１８】このような構成では、電源投入時の動作は
前記実施の形態１と同様であるが、定常動作中はＱ１が
オン、Ｑ２がオフしている。定常動作中にＣ１が短絡故
障を起こした場合、Ｃ１、Ｑ１に過電流が流れる。Ｒ４
はＱ１の定格電流以下で過電流を検出し、Ｑ２をオンさ
せてＱ１のゲート、ソース間電圧を制御することでＣ１
が短絡故障を起こしてもＲ４で決まるレベル以下に抑制
する。

【００１９】実施の形態３．図３は本発明の実施の形態
３を示すものであり、実施の形態２同様、一旦入力コン
デンサＣ１への充電が完了しＱ１が導通した後に入力コ
ンデンサＣ１が短絡故障した場合の保護に好適する。す
なわち図３では、実施の形態２のＱ１のゲートとＱ２の
コレクタ間にＣＲ１を挿入し、Ｑ２が一旦オンするとそ
の状態を保持するＱ３、Ｑ４、Ｒ５〜Ｒ８からなるラッ
チ回路を接続する。

【００２０】このような構成では、電源投入時の動作は
前記実施の形態１と同様であり、定常動作中にＣ１が短
絡故障を起こした瞬間は前記実施の形態２と同様の動作
を行うが、その後前記実施の形態２が電流レベルをＲ４
で決まる過電流レベルに制限するようＱ１を制御するの
に対して、実施の形態３では、過電流検出時Ｑ１をカッ
トオフ状態に保持する。

【００２１】実施の形態４．図４は本発明の実施の形態
４を示すものであり、実施の形態２同様、一旦入力コン
デンサＣ１への充電が完了しＱ１が導通した後に入力コ
ンデンサＣ１が短絡故障した場合の保護に好適する。す
なわち図４では、実施の形態３のラッチ回路であるＱ３
のコレクタから電源装置の制御回路部へラッチ信号を送
信するよう接続される。

【００２２】このような構成では、電源投入時の動作は
前記実施の形態１と同様であり、定常動作中にＣ１が短
絡故障を起こした場合は前記実施の形態３と同様の動作
を行うが、前記実施の形態３では過電流検出時Ｑ１をカ
ットオフ状態に保持するだけなのに対し、実施の形態４
ではさらに電源装置の制御回路にラッチ信号を送信する
ことで、駆動回路を経由して電源装置のスイッチ素子の
動作を停止させ、電源装置の動作そのものを停止させ
る。

【００２３】実施の形態５．図５は本発明の実施の形態
５を示すものである。図５において１〜４及びＣ１、Ｒ
１〜Ｒ３、Ｑ１は実施の形態１と同一のものである。Ｃ
Ｒ２、Ｃ３はトランス３の第２の巻線からの電圧を整
流、平滑する回路であり、その出力はＲ２を通じてＱ１
のゲートに接続されている。

【００２４】次に動作について説明する。一次電源入力
端子１とリターン端子２から電源が投入される瞬間はＱ
１は非導通であり、入力コンデンサＣ１へはＲ１経由で
電荷が充電されるため、入力コンデンサＣ１への充電電
流はＲ１によって制限される。スイッチ素子４がスイッ
チングを始めると、トランス３の第２の巻線からＣＲ２
を介してＣ３に電荷が注入される。さらにこの電圧はＲ
２を通じてＱ１のゲートに印加され、Ｑ１のゲート、ソ
ース間の電圧Ｖｇがしきい値を越え、Ｑ１が導通する。

【００２５】実施の形態６．図６は本発明の実施の形態
６を示すものであり、実施の形態４同様、一旦入力コン
デンサＣ１への充電が完了しＱ１が導通した後に入力コ
ンデンサＣ１が短絡故障した場合の保護に好適する。す
なわち図６では、実施の形態５のＱ１のソースとリター
ン端子２間に過電流検出抵抗Ｒ４を挿入し、このＲ４を
ベース、エミッタ間に接続されるＮＰＮトランジスタＱ
２と、Ｑ２が一旦オンするとその状態を保持するＱ３、
Ｑ４、Ｒ５〜Ｒ８からなるラッチ回路を接続し、このラ
ッチ回路であるＱ３のコレクタから電源装置の制御回路
部へラッチ信号を送信するよう接続される。

【００２６】このような構成では、電源投入時の動作は
前記実施の形態５と同様であり、定常動作中にＣ１が短
絡故障を起こした瞬間Ｒ４によって過電流が検出され、
ラッチ回路Ｑ３、Ｑ４によってラッチ信号が制御回路、
駆動回路を通じてスイッチ素子４の動作を停止させる。
スイッチ素子４の動作が停止するとＱ１のゲート電圧が
得られなくなり、Ｑ１はカットオフすると共に電源装置
そのものの動作も停止する。

【００２７】実施の形態７．図７は本発明の実施の形態
７を示すものである。図７において１〜４及びＣ１、Ｒ
１〜Ｒ３、Ｑ１は実施の形態１と同一のものである。但
し、Ｑ１およびＲ１はＣ１に対して実施の形態１とは逆
に一次電源入力端子１側に接続されている。ＣＲ２、Ｃ
３は実施の形態５と同様トランス３の第２の巻線からの
電圧を整流、平滑する回路であり、その出力はＲ２を通
じてＱ１のゲートに接続されている。

【００２８】次に動作について説明する。一次電源入力
端子１とリターン端子２から電源が投入される瞬間はＱ
１は非導通であり、入力コンデンサＣ１へはＲ１経由で
電荷が充電されるため、入力コンデンサＣ１への充電電
流はＲ１によって制限される。スイッチ素子４がスイッ
チングを始めると、トランス３の第２の巻線からＣＲ２
を介してＣ３に電荷が注入される。さらにこの電圧はＲ
２を通じてＱ１のゲートに印加され、Ｑ１のゲート、ソ
ース間の電圧Ｖｇがしきい値を越え、Ｑ１が導通する。

【００２９】実施の形態８．図８は本発明の実施の形態
８を示すものであり、実施の形態４同様、一旦入力コン
デンサＣ１への充電が完了しＱ１が導通した後に入力コ
ンデンサＣ１が短絡故障した場合の保護に好適する。す
なわち図８では、実施の形態６のＣ１とリターン端子２
間に過電流検出抵抗Ｒ４を挿入し、このＲ４をベース、
エミッタ間に接続されるＮＰＮトランジスタＱ２と、Ｑ
２が一旦オンするとその状態を保持するＱ３、Ｑ４、Ｒ
５〜Ｒ８からなるラッチ回路を接続し、このラッチ回路
であるＱ３のコレクタから電源装置の制御回路部へラッ
チ信号を送信するよう接続される。

【００３０】このような構成では、電源投入時の動作は
前記実施の形態６と同様であり、定常動作中にＣ１が短
絡故障を起こした瞬間Ｒ４によって過電流が検出され、
ラッチ回路Ｑ３、Ｑ４によってラッチ信号が制御回路、
駆動回路を通じてスイッチ素子４の動作を停止させる。
スイッチ素子４の動作が停止するとＱ１のゲート電圧が
得られなくなり、Ｑ１はカットオフすると共に電源装置
そのものの動作も停止する。

【００３１】

【発明の効果】第１の発明によれば、入力コンデンサＣ
１と直列に挿入された抵抗Ｒ１により、電源投入時のコ
ンデンサへの突入電源を制限できる。コンデンサへの充
電が完了した後はＱ１が導通し、定常動作中はトランス
３とスイッチ素子４に低インピーダンスでＡＣ電流を供
給すると共にＣ１が入力フィルタとして機能する。した
がって、突入電流によりヒューズが誤って溶断する恐れ
がない電源装置を構成できるという効果がある。

【００３２】また、第２の発明によれば、第１の発明の
効果に加えて定常動作中にＣ１が短絡故障を起こした場
合においても、Ｒ４はＱ１の定格電流以下で過電流を検
出し、Ｑ２をオンさせてＱ１のゲート、ソース間電圧を
制御する。従ってＣ１が短絡故障を起こしても電流をＲ
４で決まるレベル以下に抑制するため、ヒューズが溶断
するまでの過電流を制限することで、Ｑ１を確実に保護
することが可能となるという効果もある。

【００３３】また、第３の発明によれば、前記第２の発
明に加えて、定常動作中にＣ１が短絡故障を起こした場
合は、過電流検出時Ｑ１を確実にカットオフ状態に保持
することによって過電流レベルをＲ１で決まる電流レベ
ルに制限できるという効果もある。

【００３４】また、第４の発明によれば、前記第３の発
明に加えて、過電流検出時Ｑ１を確実にカットオフ状態
に保持するだけでなく、電源装置そのものを停止させる
ことができる。従って、本保護機能はＣ１の短絡時の保
護のみならず、過負荷等に対する電源装置そのものの保
護回路と共通化できるという効果もある。

【００３５】また、第５および第７の発明によれば、入
力コンデンサＣ１と直列に挿入された抵抗Ｒ１により、
電源投入時のコンデンサへの突入電流を制限できる。ス
イッチ素子がスイッチングを始めた後はＱ１が導通し、
定常動作中はトランス３とスイッチ素子４に低インピー
ダンスでＡＣ電流を供給すると共にＣ１が入力フィルタ
として機能する。したがって、突入電流によりヒューズ
が誤って溶断する恐れがない低損失な電源装置を構成で
きるという効果がある。

【００３６】また、第６および第８の発明によれば、前
記第５および第７の発明に加えてＣ１の短絡故障時に入
力電流を制限すると共に、電源装置の動作そのものを停
止させることができる。従って、本保護機能はＣ１の短
絡時の保護のみならず、過負荷等に対する電源装置その
ものの保護回路と共通化できるという効果もある。

【図面の簡単な説明】

【図１】この発明による電源装置の実施の形態１を示
す図である。

【図２】この発明による電源装置の実施の形態２を示
す図である。

【図３】この発明による電源装置の実施の形態３を示
す図である。

【図４】この発明による電源装置の実施の形態４を示
す図である。

【図５】この発明による電源装置の実施の形態５を示
す図である。

【図６】この発明による電源装置の実施の形態６を示
す図である。

【図７】この発明による電源装置の実施の形態７を示
す図である。

【図８】この発明による電源装置の実施の形態８を示
す図である。

【図９】従来の直流電源装置を示す図である。

【図１０】従来の直流電源装置を示す図である。

【符号の説明】

１一次電源入力端子、２リターン端子、３トラン
ス、４スイッチ素子、Ｃ１入力コンデンサ、Ｃ２，
Ｃ３コンデンサ、ＣＲ１，ＣＲ２ダイオード、Ｒ１
電流制限用抵抗、Ｒ２、Ｒ３，Ｒ５〜Ｒ８抵抗、Ｒ
４過電流検出抵抗、Ｑ１Ｎチャンネル電界効果トラ
ンジスタ、Ｑ２，Ｑ４ＮＰＮトランジスタ、Ｑ３Ｐ
ＮＰトランジスタ。

Claims

【特許請求の範囲】

【請求項１】一次電源入力端子と、この一次電源入力
端子と対をなすリターン端子と、前記一次電源入力端子
とリターン端子間に挿入された入力コンデンサと、前記
一次電源入力端子に一次巻線の一端が接続されたトラン
スと、前記トランスの一次巻線のもう一端と前記リター
ン端子との間に接続されたスイッチ素子とからなる電源
装置において、前記入力コンデンサとリターン端子間に
挿入された電流制限用抵抗と、前記電流制限用抵抗の入
力コンデンサ側の一端にドレインが、またリターン端子
側にソースが接続されたＮチャンネル電界効果トランジ
スタと、前記Ｎチャンネル電界効果トランジスタのゲー
トと一次電源入力端子間に接続された抵抗と、前記Ｎチ
ャンネル電界効果トランジスタのゲートとソース間に接
続された抵抗と、前記ソースとゲート間に接続されたコ
ンデンサとを具備したことを特徴とする電源装置。
【請求項２】前記ゲートにコレクタが接続され、前記
リターン端子にエミッタが接続され、前記ソースにベー
スが接続されたＮＰＮトランジスタと、前記ＮＰＮトラ
ンジスタのベースとエミッタ間に接続された過電流検出
抵抗とを具備したことを特徴とする請求項１記載の電源
装置。
【請求項３】前記ゲートにアノードを、第１のＮＰＮ
トランジスタのコレクタにカソードを接続するように挿
入されたダイオードと、一次電源入力端子にエミッタが
接続されたＰＮＰトランジスタと、前記ＰＮＰトランジ
スタのベース、エミッタ間に接続された抵抗と、前記Ｐ
ＮＰトランジスタのベースと上記第１のＮＰＮトランジ
スタのコレクタ間に接続された抵抗と、上記第１のＮＰ
Ｎトランジスタのコレクタにコレクタを、エミッタにエ
ミッタを接続された第２のＮＰＮトランジスタと、前記
第２のＮＰＮトランジスタのベースと前記ＰＮＰトラン
ジスタのコレクタに接続された抵抗と、前記第２のＮＰ
Ｎトランジスタのベース、エミッタ間に接続された抵抗
とを具備したことを特徴とする請求項２記載の電源装
置。
【請求項４】前記ＰＮＰトランジスタのコレクタから
の信号を制御回路経由で、前記スイッチ素子を制御する
駆動回路に伝達することを特徴とする請求項３記載の電
源装置。
【請求項５】一次電源入力端子と、この一次電源入力
端子と対をなすリターン端子と、前記一次電源入力端子
とリターン端子間に挿入された入力コンデンサと、前記
一次電源入力端子に一次巻線の一端を接続されたトラン
スと、前記トランスの一次巻線のもう一端と前記リター
ン端子との間に接続されたスイッチ素子とからなる電源
装置において、前記入力コンデンサとリターン端子間に
挿入された電流制限用抵抗と、前記電流制限用抵抗の入
力コンデンサ側の一端にドレインが、リターン端子側に
ソースが接続されたＮチャンネル電界効果トランジスタ
と、一端が前記Ｎチャンネル電界効果トランジスタのソ
ースに接続された前記トランスの第２の巻線と、前記第
２の巻線のもう一端にアノードを接続されたダイオード
と、このダイオードのカソードと前記Ｎチャンネル電界
効果トランジスタのソースとの間に接続されたコンデン
サと、前記ダイオードのカソードと前記Ｎチャンネル電
界効果トランジスタのゲート間に接続された抵抗と、前
記Ｎチャンネル電界効果トランジスタのゲートとソース
間に接続された抵抗とを具備したことを特徴とする電源
装置。
【請求項６】前記リターン端子にエミッタが接続さ
れ、前記ソースにベースが接続された第１のＮＰＮトラ
ンジスタと、前記第１のＮＰＮトランジスタのベースと
エミッタ間に接続された過電流検出抵抗と、前記一次電
源入力端子にエミッタが接続されたＰＮＰトランジスタ
と、前記ＰＮＰトランジスタのベース、エミッタ間に接
続された抵抗と、前記ＰＮＰトランジスタのベースと前
記第１のＮＰＮトランジスタのコレクタ間に接続された
抵抗と、前記第１のＮＰＮトランジスタのコレクタにコ
レクタを、エミッタにエミッタを接続された第２のＮＰ
Ｎトランジスタと、前記第２のＮＰＮトランジスタのベ
ースと前記ＰＮＰトランジスタのコレクタに接続された
抵抗と、前記第２のＮＰＮトランジスタのベース、エミ
ッタ間に接続された抵抗と、前記ＰＮＰトランジスタの
コレクタからの信号を制御回路経由で、前記スイッチ素
子を制御する駆動回路に伝達することを特徴とする請求
項５記載の電源装置。
【請求項７】一次電源入力端子と、この一次電源入力
端子と対をなすリターン端子と、前記一次電源入力端子
とリターン端子間に挿入された入力コンデンサと、前記
一次電源入力端子に一次巻線の一端を接続されたトラン
スと、前記トランスの一次巻線のもう一端と前記リター
ン端子との間に接続されたスイッチ素子とからなる電源
装置において、前記入力コンデンサと一次電源入力端子
間に挿入された電流制限用抵抗と、前記一次電源入力端
子にドレインが、前記電流制限用抵抗の入力コンデンサ
側にソースが接続されたＮチャンネル電界効果トランジ
スタと、一端が前記Ｎチャンネル電界効果トランジスタ
のソースに接続された前記トランスの第２の巻線と、前
記第２の巻線のもう一端にアノードを接続されたダイオ
ードと、このダイオードのカソードと前記Ｎチャンネル
電界効果トランジスタのソースとの間に接続されたコン
デンサと、前記ダイオードのカソードと前記Ｎチャンネ
ル電界効果トランジスタのゲート間に接続された抵抗
と、前記Ｎチャンネル電界効果トランジスタのゲートと
ソース間に接続された抵抗とを具備したことを特徴とす
る電源装置。
【請求項８】前記リターン端子にエミッタが接続さ
れ、前記入力コンデンサのリターン端子側にベースが接
続された第１のＮＰＮトランジスタと、前記第１のＮＰ
Ｎトランジスタのベースとエミッタ間に接続された過電
流検出抵抗と、前記一次電源入力端子にエミッタが接続
されたＰＮＰトランジスタと、前記ＰＮＰトランジスタ
のベース、エミッタ間に接続された抵抗と、前記ＰＮＰ
トランジスタのベースと前記第１のＮＰＮトランジスタ
のコレクタ間に接続された抵抗と、前記第１のＮＰＮト
ランジスタのコレクタにコレクタを、エミッタにエミッ
タを接続された第２のＮＰＮトランジスタと、前記第２
のＮＰＮトランジスタのベースと前記ＰＮＰトランジス
タのコレクタに接続された抵抗と、前記第２のＮＰＮト
ランジスタのベース、エミッタ間に接続された抵抗と、
前記ＰＮＰトランジスタのコレクタからの信号を制御回
路経由で、前記スイッチ素子を制御する駆動回路に伝達
することを特徴とする請求項７記載の電源装置。