JPH09232995A - Communication equipment of spread spectrum system and synchronism acquiring method - Google Patents

Abstract

PROBLEM TO BE SOLVED: To quickly attain the synchronism acquisition of a spreading code even in the case of that a non-negligible frequency error exists in the spreading code of a transmitting side and a receiving side. SOLUTION: At the receiving side, the detecting operation of an optimum phase Pmax in which a correlation value becomes maximum is executed in a prescribed phase range while sliding the phase of the spreading code (PN code) by every definite amount at a bit period. Narrowed phase ranges with the width of ΔL are set before and behind Pmax, and after shifting the phase of the PN code to its beginning point at high speed, next sliding search is executed, and the similar search is repeated until ΔL becomes below a threshold. At the point of time when ΔL becomes below the threshold, the synchronism acquisition is completed. The shifting direction of the optimum phase is stored beforehand during a search process, and in the case of 'out of synchronism', a system is returned again to a synchronized state by shifting the PN code of the receiving side to the prescribed direction by one-chip portion. Since the oscillator with comparatively low precision is applied to the receiving side, a portable terminal is made inexpensive.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、スペクトラム拡散
方式の通信装置および同期捕捉方法に関し、更に詳しく
は、比較的低精度の発振器出力に基づいて拡散符号を生
成するスペクトラム拡散方式の携帯端末装置および同期
捕捉方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spread spectrum type communication device and a synchronization acquisition method, and more particularly to a spread spectrum type portable terminal device for generating a spread code based on an oscillator output of relatively low accuracy, and The present invention relates to a synchronization acquisition method.

【０００２】[0002]

【従来の技術】送信側装置が、送信データの各ビットを
拡散符号（複数チップからなるＰＮ符号）パターンに置
換することによりスペクトルを拡散した形で送信し、受
信側装置が、送信側装置と同様のＰＮ符号を適用して受
信信号を逆拡散することにより元のビット信号に戻すよ
うにしたスペクトラム拡散通信システムにおいては、通
信動作に先立って、受信側と送信側ののＰＮ符号の位相
を同期させておく必要がある。このようなＰＮ符号の同
期捕捉方式としては、例えば、トリケップス社の「スペ
クトラム拡散通信技術の基礎と応用」６９〜７６ページ
に記載されているように、受信側でＰＮ符号位相をスラ
イディングさせながら各位相で得られた相関値を比較
し、相関値が最大となる位相を見つけるスライディング
サーチ方式が知られている。2. Description of the Related Art A transmission side device transmits a spread spectrum by replacing each bit of transmission data with a spread code (PN code consisting of a plurality of chips) patterns, and a reception side device transmits the spread data to the transmission side device. In a spread spectrum communication system in which the same PN code is applied to despread the received signal to restore the original bit signal, the phase of the PN code on the receiving side and the transmitting side is changed prior to the communication operation. It needs to be synchronized. As such a PN code synchronization acquisition method, for example, as described in "Basics and Applications of Spread Spectrum Communication Technology" by Trikeps, Inc., pages 69 to 76, the PN code phase is slid on the receiving side. A sliding search method is known in which the correlation values obtained by the phases are compared to find the phase having the maximum correlation value.

【０００３】図２は、スペクトラム拡散通信システムの
動作原理を示す信号波形図であり、Ａはビット周期ｔ１
（ビットレート；１／ｔ１）をもつ送信データ、Ｂはチ
ップ周期ｔ２（チップレート；１／ｔ２）をもつ送信側
のＰＮ符号を示す。ここで、ＰＮ符号とは、一定の周期
で繰り返される擬似ランダムビット列であり、ＰＮ符号
の各ビットを特に「チップ」といい、ＰＮ符号の一周期
は「２のｎ乗−１」チップで構成される。送信データに
ＰＮ符号を乗算すると、「１」状態の送信ビットはＰＮ
符号チップパターンに、「０」状態の送信ビットは位相
反転したＰＮ符号パターンに置き換えられ、Ｃに示すよ
うに、送信信号の周波数帯域幅がｔ１／ｔ２に広がり、
スペクトラム拡散された状態となる。FIG. 2 is a signal waveform diagram showing the operating principle of the spread spectrum communication system, where A is the bit period t1.
Transmission data having a (bit rate; 1 / t1), B indicates a PN code on the transmitting side having a chip period t2 (chip rate; 1 / t2). Here, the PN code is a pseudo-random bit string that is repeated at a constant cycle, and each bit of the PN code is particularly called a "chip", and one cycle of the PN code is composed of "2 to the power of n-1" chip. To be done. When the transmission data is multiplied by the PN code, the transmission bit in the "1" state is PN
In the code chip pattern, the transmission bit in the “0” state is replaced with the phase-inverted PN code pattern, and as shown in C, the frequency bandwidth of the transmission signal is expanded to t1 / t2,
The spectrum is spread.

【０００４】受信側が、送信側と完全に位相同期したＰ
Ｎ符号Ｄを受信信号（＝送信信号Ｃ）に乗算し、乗算結
果を１ビット周期で積分すると、積分値はＥのようにな
る。すなわち、送受信機間でＰＮ符号の位相が完全に一
致している限り、送信ビットが「１」の区間では、受信
側ＰＮ符号の全てのチップが受信信号と同一値となり、
乗算結果の積分値（相関値）は時間経過と共に増加して
正の所定値（最大値）になる。一方、送信ビットが
「０」の区間では、ＰＮ符号と受信信号は互いに位相反
転した関係にあるため、相関値は負の所定値（最小値）
となる。従って、各ビット区間で得られた相関値Ｅを適
当な閾値で弁別することにより、受信データＦを復元で
きる。The receiving side has P which is completely phase-synchronized with the transmitting side.
When the N code D is multiplied by the reception signal (= transmission signal C) and the multiplication result is integrated in a 1-bit cycle, the integrated value becomes E. That is, as long as the phases of the PN code are completely the same between the transmitter and the receiver, all the chips of the receiving side PN code have the same value as the received signal in the section where the transmission bit is "1",
The integral value (correlation value) of the multiplication result increases with the passage of time and becomes a positive predetermined value (maximum value). On the other hand, in the section in which the transmission bit is “0”, the correlation value is a negative predetermined value (minimum value) because the PN code and the reception signal have a phase inversion relationship with each other.
Becomes Therefore, the received data F can be restored by discriminating the correlation value E obtained in each bit section with an appropriate threshold value.

【０００５】送受信機間でＰＮ符号の位相に１チップ以
上のずれがあると、受信信号と受信側ＰＮ符号の相関が
ランダムになるため、相関値は０に近い値を取る。この
ような状態で、受信側ＰＮ符号をビット周期で単位量ず
つスライドさせながら、上記相関値の絶対値が最大とな
る位相点を見つけることによって、送受信機間のＰＮ符
号の位相を一致させることができる。When the phase of the PN code between the transmitter and the receiver is deviated by one chip or more, the correlation between the received signal and the PN code on the receiving side becomes random, so that the correlation value is close to zero. In this state, the phase of the PN code between the transmitter and the receiver is made to match by finding the phase point where the absolute value of the above correlation value is maximum while sliding the receiving side PN code by the unit amount in the bit period. You can

【０００６】図３は、スライディングサーチによって拡
散符号の同期捕捉を行う従来の受信機の構成を示すブロ
ック図である。１は、ミキサ回路等を通過して図２のＣ
に示したベースバンド信号に復調された受信信号が入力
される端子、２は上記受信信号とＰＮ符号発生器３から
チップレートで出力されたＰＮ符号とを乗算するための
乗算器、４は上記乗算器の出力を１ビット周期で積分す
る積分器、５は上記積分器４から１ビット周期で出力さ
れる積分値（ＰＮ符号の相関値）を所定の閾値と比較
し、各ビットのデータ値を弁別する復調器、６は上記積
分器から出力される相関値の絶対値を求める絶対値演算
回路（ＡＢＳ）、７は、上記絶対値演算回路６の出力に
応じて、上記ＰＮ符号発生器３から出力されるＰＮ符号
の位相を制御する制御部、８はクロック生成部を示す。
上記クロック生成部８は、チップレートのクロックＣＫ
１と、該クロックＣＫ１を分周して得られるビットレー
トのクロックＣＫ２を生成する。ＰＮ符号発生器３と積
分器４は、クロックＣＫ２によってリセットされ、クロ
ックＣＫ１に同期してそれぞれＰＮ符号の出力動作およ
び積分動作を行う。FIG. 3 is a block diagram showing the configuration of a conventional receiver that performs synchronization acquisition of spread codes by a sliding search. 1 passes through a mixer circuit and the like, and C of FIG.
2 is a terminal for inputting a demodulated received signal to the baseband signal, 2 is a multiplier for multiplying the received signal by the PN code output from the PN code generator 3 at the chip rate, and 4 is the above An integrator 5 that integrates the output of the multiplier in a 1-bit cycle compares an integrated value (correlation value of the PN code) output from the integrator 4 in a 1-bit cycle with a predetermined threshold value, and a data value of each bit. A demodulator 6 for discriminating the absolute value, an absolute value operation circuit (ABS) 6 for obtaining the absolute value of the correlation value output from the integrator, and a reference numeral 7 for the PN code generator according to the output of the absolute value operation circuit 6. A control unit for controlling the phase of the PN code output from 3 and a clock generation unit.
The clock generation unit 8 uses the chip rate clock CK.
1 and a clock CK2 having a bit rate obtained by dividing the clock CK1. The PN code generator 3 and the integrator 4 are reset by the clock CK2, and perform the PN code output operation and the integration operation, respectively, in synchronization with the clock CK1.

【０００７】制御部７は、クロックＣＫ２に同期して、
次のようにしてＰＮ符号のスライディング制御信号９を
発生する。制御部７は、絶対値演算回路６が出力した相
関値の絶対値と、内部に記憶している閾値の初期値とを
比較し、「 閾値 ＜｜相関値｜」の場合は、閾値を上記
相関値の絶対値に変更すると共に、上記相関値の検出位
相を記憶しておく。一方、「 閾値 ＞｜相関値｜」の場
合は、閾値の更新は行わず、当該相関値の検出位相の記
憶も行わない。制御部７は、上述した相関値の判定と、
閾値および検出位相の更新の都度、各ビット境界でＰＮ
符号発生器３に１チップ以内の位相スライドを指令す
る。この動作は、ＰＮ符号の位相がＰＮ符号の一周期分
変化するまで繰り返される。The control unit 7 synchronizes with the clock CK2,
The PN code sliding control signal 9 is generated as follows. The control unit 7 compares the absolute value of the correlation value output from the absolute value calculation circuit 6 with the initial value of the threshold value stored therein, and if "threshold value <| correlation value |" The absolute value of the correlation value is changed, and the detected phase of the correlation value is stored. On the other hand, in the case of "threshold value> | correlation value |", the threshold value is not updated and the detection phase of the correlation value is not stored. The control unit 7 determines the correlation value described above,
PN at each bit boundary every time the threshold and detection phase are updated
The code generator 3 is instructed to perform phase slide within one chip. This operation is repeated until the phase of the PN code changes by one cycle of the PN code.

【０００８】ＰＮ符号の１周期を「２のｎ乗−１」チッ
プ、スライディングの単位量を「０．５」チップとした
場合、スライディング回数は２×（２のｎ乗−１）回と
なり、例えば、ＰＮ符号の一周期が１２７チップからな
る場合、２５４ビット分のデータ受信時間にわたって、
上述した相関値判定動作が繰り返される。ＰＮ符号のス
ライディングが終了した時点で、制御部には「相関値の
絶対値」の最大値と、これに該当するＰＮ符号の位相
（検出位相）とが記憶されている。上記検出位相は、送
信側ＰＮ符号の位相を示しているため、受信側で使用す
るＰＮ符号の位相を上記検出位相に合わせることによっ
て初期同期捕捉を終了し、同期保持の状態に移ることが
できる。When one cycle of the PN code is “2 n −1” chips and the unit amount of sliding is “0.5” chips, the number of sliding times is 2 × (2 n −1) times, For example, when one cycle of the PN code consists of 127 chips, over the data reception time of 254 bits,
The above correlation value determination operation is repeated. At the time when the sliding of the PN code is completed, the maximum value of the “absolute value of the correlation value” and the phase (detection phase) of the PN code corresponding thereto are stored in the control unit. Since the detection phase indicates the phase of the PN code on the transmission side, the initial synchronization acquisition can be ended and the state of synchronization maintained by adjusting the phase of the PN code used on the reception side to the detection phase. .

【０００９】図４は、初期同期捕捉時のＰＮ符号スライ
ディング動作と相関値分布の関係を説明するための図で
あり、送信データＡ、送信側のＰＮ符号Ｂ、拡散後の信
号Ｃは、それぞれ図２で示した信号波形と同一である。
ここでは、受信側のＰＮ符号Ｄが、送信データＡの各ビ
ット境界において０．５チップずつスライドされ、送信
側のＰＮ符号Ｂに対して、ビット周期で「０．５」チッ
プ、「１．０」チップ、「１．５」チップ、……と漸次
に進み位相となる様子を示している。FIG. 4 is a diagram for explaining the relationship between the PN code sliding operation and the correlation value distribution at the time of initial synchronization acquisition. The transmission data A, the PN code B on the transmission side, and the spread signal C are respectively It is the same as the signal waveform shown in FIG.
Here, the PN code D on the receiving side is slid by 0.5 chips at each bit boundary of the transmission data A, and the PN code B on the transmitting side is "0.5" chips in bit cycle, "1. 0 ”chip,“ 1.5 ”chip, and so on.

【００１０】積分器４から出力される相関値（積分値）
は、ＰＮ符号のスライディングに伴って、Ｅのように変
化するため、相関値分布Ｇは、送信側、受信側のＰＮ符
号の位相がぴったり合った所で最大値を示す。ＰＮ符号
の位相は、最終的には、符号列一周期分のスライドを受
けるため、各スライド時点を位相変化量として示すとＦ
のようになる。上述したスライディングサーチによっ
て、相関値が最大となる位相を見つけ、受信側のＰＮ符
号の位相を上記最大相関値の位相に合わせることによ
り、初期同期捕捉が達成できる。Correlation value output from integrator 4 (integral value)
Changes with E as the PN code slides, so that the correlation value distribution G shows the maximum value when the phases of the PN codes on the transmitting side and the receiving side are exactly aligned. Since the phase of the PN code is finally slid for one cycle of the code string, when each slide time is shown as a phase change amount, F
become that way. By the above-described sliding search, the phase having the maximum correlation value is found, and the phase of the PN code on the receiving side is matched with the phase of the maximum correlation value, whereby the initial synchronization acquisition can be achieved.

【００１１】[0011]

【発明が解決しようとする課題】然るに、スペクトラム
拡散方式の携帯端末において、受信部に比較的安価な水
晶発振器を適用した場合、周波数精度の低さから送信側
と受信側の動作周波数間に誤差が生ずる。この周波数誤
差が無視できない値に大きくなると、受信側でＰＮ符号
を意図的にスライディングしなくても、送信側のＰＮ符
号との間に位相ずれが発生し、相関値が最大となる位相
点（以下、最適位相という）Ｐｍａｘが、時間経過とと
もに図５に示した点線に沿って移動する。However, in a spread spectrum portable terminal, when a relatively inexpensive crystal oscillator is applied to the receiving section, an error occurs between the operating frequencies of the transmitting side and the receiving side due to low frequency accuracy. Occurs. When this frequency error becomes a value that cannot be ignored, a phase shift occurs between the PN code on the transmission side and the PN code on the transmission side even if the PN code is not intentionally slid on the reception side, and the phase point ( Pmax (hereinafter referred to as the optimum phase) moves along the dotted line shown in FIG. 5 with the passage of time.

【００１２】このような状況下では、例えば、ＰＮ符号
一周期分のスライディング動作の前後で、受信側と送信
側のＰＮ符号間に、最大で式「数１」に示すΔＬチップ
分の位相ずれが発生する。 ΔＬ＝サーチ所要時間Ｔ×「最大周波数誤差」Δｆ ……（数１） ここで、サーチ所要時間Ｔは、スライディングサーチに
より変化させるＰＮ符号の位相範囲Ｌに比例する。な
お、サーチ所要時間は、位相範囲Ｌが同一であっても、
各ビット周期で何チップ単位でスライドさせるかによっ
て異なり、上記位相範囲で行われるＰＮ符号のスライド
回数Ｎによって決まる。例えば、一周期がｎチップから
なる拡散符号（ＰＮ符号）を適用して、受信信号のビッ
ト周期で１チップずつスライドさせながらＰＮ符号一周
期分の位相範囲でスライディングサーチを行った場合
（Ｎ＝ｎの場合）は、サーチ所要時間は、Ｔ＝ｎ／ビッ
トレートとなる。上記位相範囲において、各ビット毎に
０．５チップずつスライドした場合は、スライド回数Ｎ
＝２ｎとなるため、位相ずれΔＬは、１ビットずつスラ
イドした場合に比較して、２倍の値となる。Under such a situation, for example, before and after the sliding operation for one cycle of the PN code, a phase shift of ΔL chips at the maximum between the PN codes on the receiving side and the transmitting side, which is represented by the equation (1), is obtained. Occurs. ΔL = search required time T × “maximum frequency error” Δf (Equation 1) Here, the search required time T is proportional to the phase range L of the PN code changed by the sliding search. It should be noted that, even if the phase range L is the same,
It depends on how many chips are slid in each bit period, and is determined by the number of times N the PN code is slid in the phase range. For example, when a spreading code (PN code) with one cycle consisting of n chips is applied and a sliding search is performed in the phase range of one cycle of the PN code while sliding one chip at a time in the bit cycle of the received signal (N = In the case of n), the required search time is T = n / bit rate. In the above phase range, if 0.5 chips are slid for each bit, the number of slides N
= 2n, the phase shift ΔL is twice as large as the value obtained by sliding one bit at a time.

【００１３】このように発振器の精度に起因して位相ず
れが発生する状況下においては、従来のようにスライデ
ィングサーチを行っても、精度良く位相を合わせること
ができない。例えば、送信側と受信側に周波数精度が５
０ｐｐｍ（±１００ｐｐｍの誤差）の水晶発信器を適用
し、スライディングサーチ範囲＝１０２４チップ、ビッ
トレート＝１．２ｋｂｐｓ、チップレート＝１．２２８
８ＭＨｚの条件で、各ビット期間に１チップずつのスラ
イディングサーチを行った場合、式「数１」から、スラ
イディングサーチ期間内に最大で±１０４．９チップ分
の位相ずれΔＬが発生しているため、受信側のＰＮ符号
の位相を上記スライディングサーチで検出した最適位相
Ｐｍａｘに合わせても、実際の最適位相点から大幅にず
れてしまう。In this way, under the situation where the phase shift occurs due to the accuracy of the oscillator, the phase cannot be adjusted accurately even if the sliding search is performed as in the conventional case. For example, the frequency accuracy is 5 on the transmitting side and the receiving side.
Applying a 0ppm (± 100ppm error) crystal oscillator, sliding search range = 1024 chips, bit rate = 1.2kbps, chip rate = 1.228
When a sliding search of one chip is performed in each bit period under the condition of 8 MHz, the phase shift ΔL of ± 104.9 chips at the maximum is generated in the sliding search period from the formula "Equation 1". Even if the phase of the PN code on the receiving side is adjusted to the optimum phase Pmax detected by the sliding search, the phase shifts significantly from the actual optimum phase point.

【００１４】本発明の目的は、送信側と受信側の発振器
精度の違いに起因して拡散符号に位相ずれが発生する場
合でも、迅速に同期捕捉できるようにしたスペクトラム
拡散方式の通信装置（特に携帯端末装置）、および同期
捕捉方法を提供することにある。An object of the present invention is to provide a spread spectrum type communication device capable of quickly acquiring synchronization even when a phase shift occurs in a spread code due to a difference in oscillator accuracy between a transmitting side and a receiving side (particularly, Portable terminal device) and a synchronization acquisition method.

【００１５】[0015]

【課題を解決するための手段】上記目的を解決するため
に、本発明の同期捕捉方法では、拡散符号（ＰＮ符号）
の位相をビット周期で所定量ずつスライドしながら受信
信号とＰＮ符号との間の相関値を判定することによっ
て、所定の位相範囲Ｌについて相関値が最大となる最適
位相Ｐｍａｘをサーチした後、送受信装置間の周波数誤
差に起因して生ずる上記Ｐｍａｘの位相ずれ量ΔＬと上
記Ｐｍａｘの値とに応じて決まる新たな位相範囲を設定
し、該位相範囲が所定の閾値に達する迄は、上記新たな
位相範囲について上記位相スライドによる最適位相Ｐｍ
ａｘのサーチを繰り返すようにしたことを特徴とする。In order to solve the above object, in the synchronization acquisition method of the present invention, a spread code (PN code) is used.
By determining the correlation value between the received signal and the PN code by sliding the phase of P in a predetermined amount by a predetermined amount, the optimum phase Pmax having the maximum correlation value in the predetermined phase range L is searched, and then the transmission / reception is performed. A new phase range determined by the value of Pmax and the phase shift amount ΔL of Pmax caused by the frequency error between devices is set, and the new phase range is set until the phase range reaches a predetermined threshold value. About the phase range Optimum phase Pm by the above phase slide
It is characterized in that the ax search is repeated.

【００１６】また、本発明は、拡散符号発生器から出力
した複数チップからなる拡散符号によって受信信号を逆
拡散した後、復調処理するスペクトル拡散方式の通信装
置において、上記拡散符号発生器から出力される拡散符
号のチップ周期を決定する第１のクロックと、上記拡散
符号の周期性を支配する第２のクロックとを生成するク
ロック生成手段と、上記クロック生成手段に、上記第１
のクロックの位相シフト方向とシフト量を指定する第１
の制御信号と、上記位相シフトの実行タイミングを指定
する第２の制御信号とを与える制御手段とを有し、上記
制御手段が、同期捕捉時に、上記第１クロックの位相を
ビット周期で所定方向に所定量ずつスライドさせなが
ら、上記逆拡散された信号の状態から上記受信信号と上
記拡散符号との間の相関を判定し、上記拡散符号の所定
の位相範囲について相関値が最大となる最適位相Ｐｍａ
ｘをサーチした後、上記拡散符号のチップ周期と上記受
信信号のチップ周期との間の周波数誤差に起因して起こ
る上記最適位相Ｐｍａｘの位相ずれの量ΔＬと上記最適
位相Ｐｍａｘとに応じた新たな位相範囲を設定し、該位
相範囲が所定の閾値に達する迄は、上記拡散符号の位相
を上記新たな位相範囲の始点に位置付けた後、上記位相
スライドによる同様のサーチを繰り返すように、上記第
１、第２の制御信号を発生し、上記クロック信号生成手
段が、上記第２の制御信号の状態に応じたタイミング
で、上記第１の制御信号が示すクロック位相シフト動作
を実行することを特徴とする。Further, according to the present invention, in a spread spectrum communication apparatus for despreading a received signal by a spread code composed of a plurality of chips output from a spread code generator, the spread code is output from the spread code generator. A clock generating means for generating a first clock for determining a chip cycle of the spread code and a second clock for controlling the periodicity of the spread code;
To specify the phase shift direction and shift amount of the clock
Control signal for controlling the phase shift execution timing, and a second control signal for designating the execution timing of the phase shift. The control means controls the phase of the first clock in a predetermined direction in a bit cycle at the time of synchronization acquisition. While sliding each by a predetermined amount, the correlation between the received signal and the spread code is determined from the state of the despread signal, and the optimum phase that maximizes the correlation value in the predetermined phase range of the spread code. Pma
After searching for x, a new value corresponding to the optimum phase Pmax and the amount ΔL of the phase shift of the optimum phase Pmax caused by the frequency error between the chip cycle of the spread code and the chip cycle of the received signal. Until the phase range reaches a predetermined threshold value, the phase of the spread code is positioned at the start point of the new phase range, and the same search by the phase slide is repeated. Generating the first and second control signals, and causing the clock signal generating means to execute the clock phase shift operation indicated by the first control signal at a timing according to the state of the second control signal. Characterize.

【００１７】上記位相ずれ量ΔＬの最大値は、例えば、
式「数１」に従って、初回のスライディングサーチにお
ける位相範囲Ｌ（スライド回数Ｎ）と、想定される送受
信装置間の周波数誤差Δｆとから求まる。この場合、２
回目のスライディングサーチのＰＮ符号位相範囲は、例
えば、初回のスライディングサーチで検出した最適位相
Ｐｍａｘと上記位相ずれ量ΔＬとから、Ｐｍａｘ±ΔＬ
で与えられる。受信側では、ＰＮ符号の位相を位相範囲
の始点（Ｐｍａｘ−ΔＬ）に合わせ、これを初期値とし
てビット周期でＰＮ符号の位相を所定量ずつシフトし、
ＰＮ符号の位相が位相範囲の終点（Ｐｍａｘ＋ΔＬ）に
なるまで最適位相Ｐｍａｘの判定を繰り返す。このよう
に限定された位相範囲で行う２回目以降のスライディン
グサーチは、位相範囲Ｌが所定の閾値に達するまで（同
期状態となるまで）繰り返される。The maximum value of the phase shift amount ΔL is, for example,
The phase range L (number of slides N) in the initial sliding search and the expected frequency error Δf between the transmitting and receiving devices can be obtained according to the equation “Equation 1”. In this case, 2
The PN code phase range of the second sliding search is, for example, Pmax ± ΔL from the optimum phase Pmax detected in the first sliding search and the phase shift amount ΔL.
Given in. On the receiving side, the phase of the PN code is adjusted to the starting point (Pmax−ΔL) of the phase range, and this is used as an initial value to shift the phase of the PN code by a predetermined amount in the bit period,
The determination of the optimum phase Pmax is repeated until the phase of the PN code reaches the end point (Pmax + ΔL) of the phase range. The second and subsequent sliding searches performed in the limited phase range in this way are repeated until the phase range L reaches a predetermined threshold value (until a synchronization state is reached).

【００１８】なお、初回のスライディングサーチで検出
した最適位相Ｐｍａｘの値と、２回目のスライディング
サーチで検出した最適位相Ｐｍａｘの値とから、周波数
誤差による位相シフトの方向を判断し、３回目以降のス
ライディングサーチを、上記最適位相を始点または終点
として上記位相シフト方向に設定された特定の範囲、す
なわち、Ｐｍａｘ−ΔＬ〜Ｐｍａｘ、またはＰｍａｘ〜
Ｐｍａｘ＋ΔＬの何れかに限定された位相範囲で行うよ
うにしてもよい。また、前述の式「数１」では、位相ず
れΔＬの最大値を説明すめるために、直前の位相範囲Ｌ
の全区間を対象としたＰＮ符号のスライド回数Ｎとビッ
トレートとからΔＬの値を算出したが、実際に発生する
最適位相Ｐｍａｘの位相ずれΔＬは、Ｐｍａｘが検出さ
れてからスライディングサーチ終了までの経過時間Ｔ'
に比例している。従って、式「数１」のサーチ所要時間
Ｔに上記経過時間Ｔ'を適用し、経過時間Ｔ'内に行われ
たスライド回数から次回サーチの位相範囲を計算しても
よい。この場合、ＰＮ符号の位相を新たな位相範囲の始
点に位置合わせするためのオーバーヘッド時間を考慮し
て、ΔＬに適度な余裕を与えることが望ましい。The direction of the phase shift due to the frequency error is determined from the value of the optimum phase Pmax detected in the first sliding search and the value of the optimum phase Pmax detected in the second sliding search, and the third and subsequent phases are determined. In the sliding search, a specific range set in the phase shift direction with the optimum phase as a start point or an end point, that is, Pmax-ΔL to Pmax, or Pmax to
The phase range may be limited to any one of Pmax + ΔL. In addition, in the above-mentioned equation “Equation 1”, in order to explain the maximum value of the phase shift ΔL, the immediately preceding phase range L
The value of ΔL was calculated from the number of slides N of the PN code and the bit rate for all the sections, but the actual phase shift ΔL of the optimum phase Pmax from the detection of Pmax to the end of the sliding search. Elapsed time T '
Is proportional to Therefore, the elapsed time T'may be applied to the search required time T of the equation "Equation 1", and the phase range of the next search may be calculated from the number of slides performed within the elapsed time T '. In this case, it is desirable to give ΔL an appropriate margin in consideration of the overhead time for aligning the phase of the PN code with the start point of the new phase range.

【００１９】また、スライディングサーチ毎に、上述し
た所要時間あるいは経過時間に該当するＰＮ符号の実際
のスライド回数を計数する代わりに、初回、２回目、３
回目、……の位相範囲Ｌ(1)、Ｌ(2)、Ｌ(3)、Ｌ(4)……
の間に、例えば、Ｌ(2)＝Ｌ(1)／ｋ、Ｌ(3)＝Ｌ(2)／
ｋ、Ｌ(4)＝Ｌ(3)／ｋ、……の如く、ΔＬを係数ｋで漸
減させる関係式を与えておき、検出したＰｍａｘに対し
てスライディングサーチの回数に応じた位相範囲を与え
るようにしてもよい。上記係数ｋの値は、例えば、初回
のスライディングサーチにおけるスライド回数と、送受
信装置間の許容周波数誤差に基づいて上記スライディン
グサーチ時間内に予想されるＰｍａｘの移動量（チップ
数）との関係から決定すればよい。Further, instead of counting the actual number of slides of the PN code corresponding to the required time or the elapsed time described above for each sliding search, the first, second, and third
Phase, L ... Phase range L (1), L (2), L (3), L (4) ...
Between, for example, L (2) = L (1) / k, L (3) = L (2) /
A relational expression for gradually reducing ΔL by a coefficient k is given as k, L (4) = L (3) / k, ... And a phase range corresponding to the number of sliding searches is given to the detected Pmax. You may do it. The value of the coefficient k is determined, for example, from the relationship between the number of slides in the first sliding search and the movement amount (the number of chips) of Pmax expected within the sliding search time based on the allowable frequency error between the transmitting and receiving devices. do it.

【００２０】本発明の更に他の変形例として、例えば、
初回のサーチで検出した最適位相Ｐｍａｘ１と２回目の
サーチで検出した最適位相Ｐｍａｘ２との位相ずれ量Δ
Ｐｍａｘを求め、上記Ｐｍａｘ１が検出されてからＰｍ
ａｘ２が検出されるまでの経過時間Ｔ１（または、ＰＮ
符号のスライド回数Ｎ１）と、Ｐｍａｘ２が検出されて
からの経過時間Ｔ２（または、ＰＮ符号のスライド回数
Ｎ２）とに基づいて、次式「数２」で求めたΔＬによっ
て３回目のスライディングサーチ位相範囲を設定しても
よい。 ΔＬ＝（ΔＰｍａｘ）×（Ｔ２／Ｔ１） ……（数２） ４回目以降の位相範囲も直前の２回のサーチ結果から同
様に設定できる。尚、式「数２」における経過時間Ｔ１
（またはＮ１）およびＴ２（またはＮ２）の代わりに、
初回および２回目のサーチの位相範囲（ＰＮ符号のスラ
イディング回数）を適用し、ΔＬを近似値とすることも
できる。As still another modification of the present invention, for example,
Phase shift amount Δ between the optimum phase Pmax1 detected in the first search and the optimum phase Pmax2 detected in the second search
Pmax is calculated, and Pm is detected after Pmax1 is detected.
Elapsed time T1 (or PN) until ax2 is detected
Based on the number of slides N1) of the code and the elapsed time T2 (or the number of slides N2 of the PN code) after Pmax2 is detected, the third sliding search phase is performed by ΔL obtained by the following equation "Equation 2". The range may be set. ΔL = (ΔPmax) × (T2 / T1) (Equation 2) The phase range after the fourth time can be similarly set based on the search results of the immediately preceding two times. It should be noted that the elapsed time T1 in the formula "Equation 2" is
(Or N1) and T2 (or N2) instead of
It is also possible to apply the phase ranges of the first and second searches (the number of sliding times of the PN code) and make ΔL an approximate value.

【００２１】本発明によれば、スライディングサーチを
繰り返すことによって位相範囲が急激に狭まり、結果的
に次サーチの位相範囲が予め決められた許容値以下にな
る。従って、この時点で、同期捕捉状態から同期保持状
態に遷移し、送受信動作を許可すればよい。本発明を適
用する通信装置（特に携帯端末装置）では、一旦同期保
持状態になった後も、周波数誤差によってＰＮ符号位相
が徐々にシフトし、位相シフトの量がＰＮ符号の１チッ
プ分を超えると、再び同期外れ状態（同期捕捉状態）に
陥るが、同期捕捉時に上記Ｐｍａｘの位相シフトの方向
を記憶しておけば、同期保持状態で同期外れが生じた場
合でも、受信側のＰＮ符号の位相を所定の方向に１チッ
プ分シフトすることによって、直ちに同期保持状態に戻
すことができる。また、同期捕捉時に上記Ｐｍａｘの位
相シフトの方向と速度を求めておけば、同期保持状態に
おいて、上記位相シフト速度に応じて決まる所定の頻度
で、ＰＮ符号の位相を上記所定方向に例えば０．５チッ
プずつ自動的にシフトすることによって、同期保持する
ことができる。According to the present invention, the phase range is sharply narrowed by repeating the sliding search, and as a result, the phase range of the next search becomes equal to or less than the predetermined allowable value. Therefore, at this point, the synchronization acquisition state may be changed to the synchronization holding state, and the transmission / reception operation may be permitted. In a communication device (particularly, a mobile terminal device) to which the present invention is applied, the PN code phase is gradually shifted due to a frequency error even after the synchronization holding state is once set, and the amount of phase shift exceeds one chip of the PN code. Then, if the direction of the Pmax phase shift is stored at the time of synchronization acquisition, even if the synchronization loss occurs in the synchronization holding state, the PN code of the receiving side is lost. By shifting the phase by one chip in the predetermined direction, the synchronous holding state can be immediately returned. Further, if the direction and speed of the Pmax phase shift are obtained at the time of synchronization acquisition, the phase of the PN code in the predetermined direction, such as 0. By automatically shifting by 5 chips, synchronization can be maintained.

【００２２】[0022]

【発明の実施の形態】図１は、本発明による同期捕捉機
能を備えたスペクトラム拡散方式の通信装置の１実施例
を示すブロック図であり、符号１〜６は、図３に示した
従来例と同一の回路要素を示す。図において、１０は、
例えば、１０段のシフトレジスタで構成されたＰＮ符号
発生器であり、１０ビットレジスタ１１に保持された値
を初期値として１０２４チップ長のＰＮ符号を生成し、
乗算器２に与える。乗算器２は、入力端子１からの入力
信号と上記ＰＮ符号とを乗算し、乗算結果を積分器４に
出力する。１２は、絶対値演算回路６から出力される相
関値（絶対値）を取り込み、本発明の位相スライディン
グ制御を行う制御部（ＣＰＵ）、１００は、上記ＣＰＵ
１２によって制御されるクロック生成部であり、クロッ
クＣＫ１と、これを分周して得られるビット周期に対応
したクロックＣＫ２を生成する。ＰＮ符号発生器１０と
積分器４は、それぞれクロックＣＫ１に同期してＰＮ符
号の発生動作および積分動作を実行し、クロックＣＫ２
でリセットされる。ＣＰＵ１２は、クロックＣＫ２のタ
イミングで取り込んだ相関値の絶対値に基づいて位相の
状態を判定し、信号線１３Ａを介してＰＮ符号発生器１
０にスライディング制御信号を与える。また、信号線１
３Ｂおよび１３Ｃを介して、クロック生成部１００にＰ
Ｎ符号位相制御信号および分周比設定値を与えると共
に、信号線１３Ｄを介して、レジスタ１１に設定値を与
える。1 is a block diagram showing an embodiment of a spread spectrum type communication device having a synchronization acquisition function according to the present invention, and reference numerals 1 to 6 are conventional examples shown in FIG. 2 shows the same circuit element as. In the figure, 10 is
For example, it is a PN code generator composed of 10 stages of shift registers, and generates a PN code of 1024 chip length with the value held in the 10-bit register 11 as an initial value,
It is given to the multiplier 2. The multiplier 2 multiplies the input signal from the input terminal 1 by the PN code and outputs the multiplication result to the integrator 4. Reference numeral 12 denotes a control unit (CPU) that takes in the correlation value (absolute value) output from the absolute value calculation circuit 6 and performs the phase sliding control of the present invention.
A clock generator controlled by 12 generates a clock CK1 and a clock CK2 corresponding to a bit period obtained by dividing the clock CK1. The PN code generator 10 and the integrator 4 perform the PN code generation operation and the integration operation in synchronization with the clock CK1, respectively, and the clock CK2
Reset with. The CPU 12 determines the phase state based on the absolute value of the correlation value fetched at the timing of the clock CK2, and the PN code generator 1 via the signal line 13A.
The sliding control signal is applied to 0. Also, signal line 1
P to the clock generation unit 100 via 3B and 13C.
The N code phase control signal and the division ratio setting value are given, and the setting value is given to the register 11 via the signal line 13D.

【００２３】図６は、送信側装置（例えば、基地局、ま
たは他の携帯端末装置）の主要部を示す。端子１４から
入力された送信信号（ベースバンド信号）は、変調器１
５によって変調された後、乗算器２に入力され、ＰＮ符
号発生器１６で発生したＰＮ符号とチップ毎に乗算さ
れ、信号線１７を介して無線送信回路に入力され、アン
テナから送信される。FIG. 6 shows a main part of a transmitting side device (for example, a base station or another portable terminal device). The transmission signal (baseband signal) input from the terminal 14 is the modulator 1
After being modulated by 5, the signal is input to the multiplier 2, multiplied by the PN code generated by the PN code generator 16 for each chip, input to the wireless transmission circuit via the signal line 17, and transmitted from the antenna.

【００２４】図７は、図１におけるクロック生成部８の
１実施例を示す。１０３は、発振器から出力されるシス
テムクロック：ｃｌｏｃｋに基づいてクロックＣＫ１を
生成するための２進の第１カウンタ、１０５は、上記ク
ロックＣＫ１に基づいてクロックＣＫ２を生成するため
の第２カウンタである。上記第２カウンタ１０５は、第
１レジスタ１０１の設定値を各ビット毎の所定のタイミ
ングで取り込み、これを分周比としてクロックＣＫ２を
生成する。１０２は、ＣＰＵ１２が信号線１３Ｃに出力
した分周比Ｎの設定値を記憶するための第２レジスタで
あり、第２レジスタ１０２の設定値をクロックＣＫ２の
タイミングで上記第１レジスタ１０１に設定する方式と
することによって、ＣＰＵが如何なるタイミングで分周
比変更を指令しても、第１レジスタ１０１の設定値は所
定のタイミングで変更され、分周動作が狂わないように
なっている。FIG. 7 shows an embodiment of the clock generator 8 in FIG. Reference numeral 103 is a binary first counter for generating a clock CK1 based on a system clock: clock output from an oscillator, and 105 is a second counter for generating a clock CK2 based on the clock CK1. . The second counter 105 takes in the set value of the first register 101 at a predetermined timing for each bit and generates a clock CK2 by using this as a frequency division ratio. Reference numeral 102 denotes a second register for storing the setting value of the frequency division ratio N output from the CPU 12 to the signal line 13C. The setting value of the second register 102 is set in the first register 101 at the timing of the clock CK2. By adopting the method, the setting value of the first register 101 is changed at a predetermined timing and the frequency dividing operation is not disturbed even if the CPU issues an instruction to change the dividing ratio at any timing.

【００２５】１０６は、第１カウンタ１０３に設定すべ
き初期値を選択するための回路である。通常の動作モー
ドでは、上記回路１０６において選択された初期値が、
クロックＣＫ２のタイミングで第１カウンタ１０３に設
定され、第１カウンタ１０３が、上記初期値に基づいて
システムクロックを分周し、１チップ周期のタイミング
信号ＣＫ１を生成する。上記初期値選択回路１０６は、
ＣＰＵ１２が信号線１３Ｂに出力した制御信号Ｃ１〜Ｃ
５の状態に応じて、上記第１カウンタに与えるべき初期
値を決定する。例えば、通常時の初期値を「４」とし
て、Ｃ１がオン、Ｃ２がオフの場合は「６」、Ｃ１がオ
フ、Ｃ１がオンの場合は「２」に変更する。また、Ｃ４
がオンの場合は、現在の初期値を次回にも適用すること
とし、Ｃ５がオンの場合は、初期値を無条件に「４」に
設定する。すなわち、Ｃ１とＣ２で位相の進み／遅れを
制御し、Ｃ４でスライド単位を０．５チップ単位にする
か１チップ単位にするかを指定する。尚、制御信号Ｃ３
は、位相スライドをクロックＣＫ２とは無関係の任意の
タイミングで実行するために使用する。例えば、Ｃ３が
オフ状態からオン状態に変化した場合は、クロックＣＫ
２待つことなく、直ちに初期値を第１カウンタに設定す
る。すなわち、位相範囲内でスライディングサーチのた
めに行うＰＮ符号位相をスライドは、ビットクロックＣ
Ｋ２のタイミング（ビット周期）で、チップクロックＣ
Ｋ１を進み／遅れ方向に所定量シフトさせることによっ
て行われるが、ＰＮ符号の位相を新たなサーチ範囲の始
点に位置合わせする場合には、上記制御信号Ｃ３を利用
して、ビットクロックＣＫ２とは無関係に、チップクロ
ックＣＫ１を連続的にシフト動作させることによって、
高速の位相スライドを実現する。Reference numeral 106 is a circuit for selecting an initial value to be set in the first counter 103. In the normal operation mode, the initial value selected in the circuit 106 is
It is set in the first counter 103 at the timing of the clock CK2, and the first counter 103 divides the system clock based on the initial value to generate the timing signal CK1 of one chip cycle. The initial value selection circuit 106 is
Control signals C1 to C output from the CPU 12 on the signal line 13B
The initial value to be given to the first counter is determined according to the state of No. 5. For example, the initial value at the normal time is set to “4”, and is changed to “6” when C1 is on and C2 is off, and is changed to “2” when C1 is off and C1 is on. Also, C4
If is on, the current initial value is applied next time, and if C5 is on, the initial value is unconditionally set to "4". That is, C1 and C2 control the lead / lag of the phase, and C4 designates whether the slide unit is 0.5 chip unit or 1 chip unit. The control signal C3
Is used to execute the phase slide at an arbitrary timing independent of the clock CK2. For example, when C3 changes from the off state to the on state, the clock CK
2. The initial value is immediately set in the first counter without waiting. That is, sliding the PN code phase performed for the sliding search within the phase range is the bit clock C
Chip clock C at the timing (bit period) of K2
This is performed by shifting K1 by a predetermined amount in the advance / delay direction. However, when aligning the phase of the PN code with the start point of a new search range, the control signal C3 is used to define the bit clock CK2. Regardless of, by continuously shifting the chip clock CK1,
Achieve high-speed phase slide.

【００２６】図８は、本発明の位相スライドを行った場
合のクロックＣＫ１とＰＮ符号との対応関係の変化を示
す。ＰＮ符号は、例えば１０２４チップからなるが、こ
こではスライディング動作の説明に必要なチップパター
ンの一部のみを示す。（Ａ）は通常時のＣＫ１とＰＮ符
号のパターンを示し、（Ｂ）はＰＮ符号のＰＮ−ｊ部分
で「０．５チップ進み」とした場合、（Ｃ）はＰＮ−ｊ
部分で「０．５チップ遅れ」とした場合、（Ｄ）はＰＮ
−ｊ部分で「１チップ進み」とした場合、（Ｅ）はＰＮ
−ｉ部分で「１チップ遅れ」とした場合を示す。FIG. 8 shows a change in the correspondence relationship between the clock CK1 and the PN code when the phase slide of the present invention is performed. The PN code is composed of, for example, 1024 chips, but here, only a part of the chip pattern necessary for explaining the sliding operation is shown. (A) shows a pattern of CK1 and a PN code at a normal time, (B) shows PN-j portion of the PN code with "0.5 chip advance", and (C) shows PN-j.
In case of "0.5 chip delay" in the part, (D) is PN
If the "-j part" is "advance by 1 chip", (E) is PN
The case of "1-chip delay" in the -i part is shown.

【００２７】「０．５チップ進み」（Ｂ）と「０．５チ
ップ遅れ」（Ｃ）では、矢印で示したＣＫ１の立ち上が
りエッジの間隔が、通常時（Ａ）に比較して、それぞれ
１回ずつ１／２、または３／２になり、その以降は、Ｃ
Ｋ１の立ち上がりエッジが等間隔となる。In "0.5 chip advance" (B) and "0.5 chip delay" (C), the interval between the rising edges of CK1 indicated by the arrow is 1 compared with the normal time (A). It becomes 1/2 or 3/2 each time, and after that, C
The rising edges of K1 are evenly spaced.

【００２８】ここで、ＰＮ符号のある一点（点線部）に
着目すると、通常時に比較して、位相が０．５チップだ
け変化していることがわかる。また、１チップ進み
（Ｄ）と１チップ遅れ（Ｅ）は、それぞれ上述した０．
５チップ進み、または０．５チップ遅れの動作を２回連
続して行うことによって実現される。Here, focusing on one point (dotted line portion) of the PN code, it can be seen that the phase is changed by 0.5 chip as compared with the normal time. The 1-chip advance (D) and the 1-chip delay (E) are respectively 0.
It is realized by continuously performing an operation of advancing by 5 chips or delaying by 0.5 chips twice.

【００２９】図９は、本発明におけるＰＮ符号の位相ス
ライドのタイミングと高速位相スライドとの関係を示
す。（Ａ）は、一定のビット幅をもつ複数のビットから
なる送信データを示し、（Ｂ）は、位相スライドによっ
てビット幅（ＰＮ符号長）が変化する受信側のビット列
を示す。受信側のビット幅は、前述したクロックＣＫ２
の間隔によって決まり、（Ｃ）に矢印で示すように、各
ビットの境界（クロックＣＫ２のタイミング）で、例え
ば、１チップ遅れの方向への位相スライディングを行っ
た場合、ビットの境界が送信側のビット境界に対してわ
ずかづつ後方にシフトする。ＣＰＵ１２が、前述の制御
信号Ｃ３を利用して位相スライドをバースト的に行う
と、（Ｃ）に示すように高速位相スライドを実現でき
る。この例では、進み方向に高速位相スライドを行うこ
とによって、受信側のビット列を送信データに対して急
激に位相変化させている。FIG. 9 shows the relationship between the timing of phase sliding of the PN code and the high speed phase sliding in the present invention. (A) shows transmission data composed of a plurality of bits having a constant bit width, and (B) shows a bit string on the receiving side in which the bit width (PN code length) changes due to phase sliding. The bit width on the receiving side is the clock CK2 described above.
When the phase sliding is performed at the boundary of each bit (timing of the clock CK2), for example, in the direction of 1-chip delay, as shown by the arrow in (C), the boundary of the bit is on the transmitting side. Shift slightly backward relative to bit boundaries. When the CPU 12 performs the phase slide in burst by using the control signal C3 described above, the high speed phase slide can be realized as shown in (C). In this example, the bit string on the receiving side is rapidly changed in phase with respect to the transmission data by performing high-speed phase sliding in the forward direction.

【００３０】ここに示した実施例では、図８で説明した
ように、チップ幅を決定するクロックＣＫ１のクロック
間隔を変化させることによって、ＰＮ符号の位相スライ
ドを実現しているため、高速位相スライドを行った場合
でも、受信側ＰＮ符号のチップ数は不変であり、ＣＰＵ
１２以外の回路部分における信号の位相関係も変化しな
い。また、上記高速位相スライドの実行時間は、全体の
処理時間から見れば非常にわずかである。また、ＰＮ符
号の全チップ（例えば、１０２４チップ）についてスラ
イディングサーチを行おうとすると、１０２４ビット分
の送信データ受信時間が必要となる。しかしながら、上
述した高速位相スライドは、受信データのビットと非同
期に実行できるため、遅れ、進みのどちらかの方向で、
例えば１ビット期間に３０回の高速位相スライドを行え
ば、所要時間は１７ビット（＝１０２４÷２÷３０）の
受信時間で済む。また、本実施例では、ＣＰＵ１２がス
ライド動作を任意のタイミングで制御できるようにして
いるため、特別な付加回路を設けることなく、ＰＮ符号
を任意の位相に高速に設定できる。In the embodiment shown here, as described with reference to FIG. 8, since the PN code phase slide is realized by changing the clock interval of the clock CK1 which determines the chip width, the high speed phase slide is realized. The number of chips in the PN code on the receiving side remains unchanged even if
The phase relationship of signals in the circuit parts other than 12 does not change. Further, the execution time of the high-speed phase slide is very short in view of the total processing time. Also, if a sliding search is performed on all chips of the PN code (for example, 1024 chips), transmission data reception time of 1024 bits is required. However, since the above-mentioned high-speed phase slide can be executed asynchronously with the bit of the received data, either in the direction of delay or advance,
For example, if high-speed phase sliding is performed 30 times in a 1-bit period, the required time is 17 bits (= 1024 ÷ 2 ÷ 30) for the reception time. Further, in the present embodiment, since the CPU 12 can control the slide operation at an arbitrary timing, the PN code can be set at an arbitrary phase at high speed without providing a special additional circuit.

【００３１】次に、図１０を参照して、本発明における
次回のスライディングサーチの位相範囲の決定方法につ
いて説明する。ここで、１８は今回実行したＰＮ符号の
スライディング位相範囲Ｌを示し、１９は上記サーチに
よって得られた受信信号とＰＮ符号との相関値の分布を
示す。位相範囲（Ｌ）１８において、受信側のＰＮ符号
をビット周期で１チップずつスライディングし、受信信
号とＰＮ符号との相関値（絶対値）が最大となる位相
（以下、最適位相という）Ｐｍａｘを検出する。位相範
囲Ｌの最終位相点２０でスライディングを終了した時、
最適位相Ｐｍａｘの検出時点以降の経過時間に比例し
て、上記最適位相Ｐｍａｘが移動している。Next, the method of determining the phase range of the next sliding search in the present invention will be described with reference to FIG. Here, 18 indicates the sliding phase range L of the PN code executed this time, and 19 indicates the distribution of the correlation value between the received signal obtained by the above search and the PN code. In the phase range (L) 18, the PN code on the receiving side is slid one chip by one bit cycle, and the phase (hereinafter, referred to as the optimum phase) Pmax at which the correlation value (absolute value) between the received signal and the PN code becomes maximum is calculated. To detect. When the sliding is finished at the final phase point 20 of the phase range L,
The optimum phase Pmax moves in proportion to the elapsed time after the detection of the optimum phase Pmax.

【００３２】本発明では、送信側と受信側での最大周波
数誤差Δｆと、上記位相範囲Ｌでのサーチの所要時間ま
たは上記最適位相Ｐｍａｘ以降の経過時間から、式「数
１」に従って位相誤差範囲ΔＬを算出し、次回（２回
目）のスライディングサーチは、位相範囲２２をＰｍａ
ｘ±ΔＬに設定し、ＰＮ符号の位相を上記位相範囲２２
の開始点（Ｐｍａｘ−ΔＬ）に合わせた後に行う。この
場合、最適位相が未知状態にある初回のスライディング
サーチでは、広い位相範囲を高速でサーチするために、
大きなスライド単位（例えば１チップ単位）でＰＮ符号
をスライディングし、サーチ範囲が限定される２回目以
降のスライディングサーチでは、最適位相の検出精度を
上げるために、小さなスライド単位（例えば、０．５チ
ップ単位）でＰＮ符号をスライディングさせるとよい。According to the present invention, the phase error range Δf is calculated from the maximum frequency error Δf on the transmitting side and the receiving side and the time required for the search in the phase range L or the elapsed time after the optimum phase Pmax according to the formula "Equation 1". ΔL is calculated, and the phase range 22 is set to Pma for the next (second) sliding search.
x ± ΔL and set the phase of the PN code to the phase range 22
It is performed after adjusting to the starting point (Pmax-ΔL). In this case, in the first sliding search in which the optimum phase is in an unknown state, in order to search a wide phase range at high speed,
In the second and subsequent sliding searches in which the search range is limited by sliding the PN code in units of large slides (for example, in units of 1 chip), small slide units (for example, 0.5 chips) are used in order to improve the detection accuracy of the optimum phase. The PN code may be slid in units.

【００３３】図１１は、ＣＰＵ１２によって実行される
上述したスライディングサーチのためのフローチャート
を示す。初回のスライディングサーチにおいては、各入
力ビットにおけるスライド単位を示すパラメータ（Ｓ＿
ｓｔｅｐ）の値を１チップに設定（ステップ２４）し、
位相範囲の開始点を示すパラメータＰｓｔａｒｔと位相
範囲の幅（チップ数）を示すパラメータＰｗｉｄｔｈ
に、初回スライディングの位相範囲Ｌと対応した初期値
を設定する（ステップ２５）。上記位相範囲Ｌについ
て、ビット周期でＰＮ符号をＳ＿ｓｔｅｐずつ変化させ
ながら、相関値を判定し、最適位相Ｐｍａｘの検出動作
を繰り返す（位相サーチ２６）。FIG. 11 shows a flowchart for the above-mentioned sliding search executed by the CPU 12. In the first sliding search, a parameter (S_
Set the value of step to 1 chip (step 24),
Parameter Pstart indicating the start point of the phase range and parameter Pwidth indicating the width (number of chips) of the phase range
Then, an initial value corresponding to the phase range L of the initial sliding is set (step 25). For the phase range L, the correlation value is determined while changing the PN code by S_step in the bit cycle, and the operation of detecting the optimum phase Pmax is repeated (phase search 26).

【００３４】上記位相サーチ２６が終了すると、式（数
１）に基づいて次回サーチの位相範囲を決定し、パラメ
ータＰｓｔａｒｔとＰｗｉｄｔｈの値を更新し（ステッ
プ２７）、ＰＮ符号の位相をＰｓｔａｒｔに合わせる
（位相合わせ２８）。この時、ＣＰＵ１２は、制御信号
Ｃ３を連続して出力することにより、ＰＮ符号の位相を
Ｐｓｔａｒｔの位相に高速に移動させる。次に、スライ
ド単位パラメータＳ＿ｓｔｅｐを０．５チップに設定し
（ステップ２９）、Ｐｗｉｄｔｈと閾値Ｐｔｈ（例え
ば、１チップ）とを比較する（ステップ３０）。もし、
Ｐｗｉｄｔｈが閾値Ｐｔｈ以下となっていた場合は、同
期捕捉を終了し、同期保持状態となる。位相範囲の幅Ｐ
ｗｉｄｔｈが閾値Ｐｔｈに達していなければ、位相サー
チ２６以降の動作を繰り返す。上記実施例では、処理時
間を短縮するために、初回のスライディングサーチを１
チップ単位で行ったが、処理時間を犠牲にしてもよけれ
ば、最初から０．５チップ単位でスライディングしても
よい。また、パラメータＳ＿ｓｔｅｐの設定（ステップ
３０）は、サーチ範囲設定ステップ２７で行ってもよ
い。When the phase search 26 is completed, the phase range for the next search is determined based on the equation (Equation 1), the values of the parameters Pstart and Pwidth are updated (step 27), and the phase of the PN code is adjusted to Pstart. (Phase alignment 28). At this time, the CPU 12 continuously outputs the control signal C3 to move the phase of the PN code to the phase of Pstart at high speed. Next, the slide unit parameter S_step is set to 0.5 chip (step 29), and Pwidth is compared with the threshold value Pth (for example, 1 chip) (step 30). if,
If Pwidth is less than or equal to the threshold Pth, the synchronization acquisition is ended and the synchronization holding state is set. Phase range width P
If the width does not reach the threshold value Pth, the operations after the phase search 26 are repeated. In the above embodiment, in order to reduce the processing time, the first sliding search is set to 1
Although it is performed in a chip unit, if it is possible to sacrifice the processing time, sliding may be performed in a unit of 0.5 chip from the beginning. The setting of the parameter S_step (step 30) may be performed in the search range setting step 27.

【００３５】上記実施例の変形例として、初回のサーチ
で検出した最適位相Ｐｍａｘ−１と、次回のサーチで検
出した最適位相Ｐｍａｘ−２とから、最適位相の移動方
向を判別し、その後のサーチ範囲をＰｍａｘ〜Ｐｍａｘ
＋ΔＬ、またはＰｍａｘ−ΔＬ〜Ｐｍａｘに限定するよ
うにしてもよい。また、３回目以降のスライディングサ
ーチは、直前のサーチで検出された最適位相Ｐｍａｘを
中心点あるいは境界点とした極めて限定された範囲で行
われるため、前回のＰｍａｘに近い値の相関値が検出さ
れた時点で、その後のスライディングを省略し、同期保
持状態に移行してもよい。上記最適位相の移動方向を利
用すると、同期保持状態で仮に同期外れが発生した場合
でも、ＰＮ符号の位相を所定方向に１チップシフトする
だけで同期状態に回復できる。また、上記２つの最適位
相値の位相差と時間差とから位相ずれ速度を算出してお
けば、同期保持状態において、ＰＮ符号の位相を例えば
０．５チップずつ定期的に微調整することにより同期外
れを防止できる。As a modification of the above embodiment, the moving direction of the optimum phase is determined from the optimum phase Pmax-1 detected in the first search and the optimum phase Pmax-2 detected in the next search, and the subsequent search is performed. The range is from Pmax to Pmax
It may be limited to + ΔL or Pmax−ΔL to Pmax. Further, since the third and subsequent sliding searches are performed in a very limited range with the optimum phase Pmax detected in the immediately preceding search as the center point or the boundary point, the correlation value close to the previous Pmax is detected. At that point, the subsequent sliding may be omitted and the synchronization holding state may be entered. By utilizing the movement direction of the optimum phase, even if the synchronization is lost in the synchronization holding state, the synchronization state can be recovered by shifting the phase of the PN code by one chip in the predetermined direction. Further, if the phase shift speed is calculated from the phase difference between the two optimum phase values and the time difference, synchronization can be achieved by periodically finely adjusting the phase of the PN code by 0.5 chips, for example, in the synchronization holding state. It can be prevented from coming off.

【００３６】図１２は、上述した本発明のスライディン
グサーチを適用した同期捕捉において、ＰＮ符号の位相
サーチ範囲（位相範囲）と、ＰＮ符号スライディングに
よる位相サーチの実行と、相関値分布（最適位相Ｐｍａ
ｘの検出位置）を模式的に示した図である。太い矢印
は、ビット周期で１チップ単位または０．５チップ単位
ずつＰＮ符号を変化させながら、相関値の最大点Ｐｍａ
ｘ検出動作を繰り返すスライディングサーチ動作を示
し、細い矢印は、ＰＮ符号を次の位相範囲の開始点に向
けて高速にスライドさせる高速位相スライド動作を示
す。右向きの矢印は、受信側のＰＮ符号の位相が送信側
のＰＮ符号の位相に対して遅れる方向へのスライドを意
味し、左向きの矢印は進む方向へのスライドを意味して
いる。この例では、３回目のスライディングサーチを終
了し、次の位相範囲の開始点に高速スライドを行った時
点で、図１１のフローチャートにおける同期捕捉条件
（ステップ３０）が満たされ、同期捕捉を終了できた例
を示している。FIG. 12 shows the phase search range (phase range) of the PN code, the execution of the phase search by the PN code sliding, and the correlation value distribution (optimum phase Pma) in the synchronization acquisition to which the sliding search of the present invention is applied.
It is the figure which showed typically the detection position of x. The thick arrow indicates the maximum point Pma of the correlation value while changing the PN code in 1-chip units or 0.5-chip units in the bit period.
A sliding search operation in which the x detection operation is repeated is shown, and a thin arrow shows a high-speed phase slide operation in which the PN code is rapidly slid toward the start point of the next phase range. The arrow pointing to the right means sliding in the direction in which the phase of the PN code on the receiving side lags the phase of the PN code on the transmitting side, and the arrow pointing to the left means sliding in the advancing direction. In this example, when the third sliding search is completed and the high speed slide is performed to the start point of the next phase range, the synchronization acquisition condition (step 30) in the flowchart of FIG. 11 is satisfied, and the synchronization acquisition can be completed. Shows an example.

【００３７】図１３は、上述した同期捕捉過程における
位相サーチ範囲（太線）と、各サーチ範囲で検出された
最適位相Ｐｍａｘ（２５、２６、２７）と、時間経過
（横軸）との関係を示した図である。最適位相Ｐｍａｘ
２５、２６、２７の推移から判るように、送信側と受信
側でＰＮ符号の周波数に誤差があると、各サーチ範囲で
のスライディング動作終了時点で、検出済Ｐｍａｘは既
に真の位相値からずれた状態となっているが、本発明の
ように、サーチ範囲を漸次に絞り込み、受信側ＰＮ符号
の位相を次サーチ範囲の開始点に高速にスライドさせる
ことによって、迅速、確実に同期捕捉を達成できること
が判る。FIG. 13 shows the relationship between the phase search range (thick line) in the above-described synchronization acquisition process, the optimum phase Pmax (25, 26, 27) detected in each search range, and the elapsed time (horizontal axis). It is the figure shown. Optimum phase Pmax
As can be seen from the changes of 25, 26 and 27, if there is an error in the frequency of the PN code on the transmitting side and the receiving side, the detected Pmax has already deviated from the true phase value at the end of the sliding operation in each search range. However, like the present invention, the search range is gradually narrowed down and the phase of the PN code on the receiving side is slid to the start point of the next search range at high speed, so that the synchronization acquisition is achieved quickly and surely. I know what I can do.

【００３８】以上の実施例では、式「数１」に基づいて
算出したΔＬにより次の位相範囲の幅を決定する例につ
いて説明したが、前述したように、ΔＬの値は、前回の
位相範囲幅に所定の減衰係数を掛けて得た値でもよい
し、式「数２」によって算出した値でもよく、本発明の
上記実施例に限定されるものではない。In the above embodiment, an example in which the width of the next phase range is determined by ΔL calculated based on the equation (1) has been described. However, as described above, the value of ΔL is the same as the previous phase range. It may be a value obtained by multiplying the width by a predetermined damping coefficient, or a value calculated by the equation "Equation 2", and is not limited to the above-mentioned embodiment of the present invention.

【００３９】[0039]

【発明の効果】以上の説明から明らかなように、本発明
によれば、送信側と受信側の拡散符号の間に無視できな
い周波数誤差が存在する場合でも、受信側で拡散符号の
同期捕捉を迅速に達成できるため、受信側に比較的精度
の低い水晶発振器を適用して拡散符号を発生させること
ができ、安価な移動端末を提供することができる。As is apparent from the above description, according to the present invention, even if there is a non-negligible frequency error between the spreading code on the transmitting side and the receiving side, the synchronization acquisition of the spreading code is performed on the receiving side. Since this can be achieved quickly, a relatively low-precision crystal oscillator can be applied to the receiving side to generate a spread code, and an inexpensive mobile terminal can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明による同期捕捉装置の１実施例を示す構
成図。FIG. 1 is a block diagram showing an embodiment of a synchronization acquisition device according to the present invention.

【図２】スペクトル拡散と逆拡散について説明するため
の信号波形図。FIG. 2 is a signal waveform diagram for explaining spread spectrum and despread.

【図３】従来の同期捕捉装置の構成を示す図。FIG. 3 is a diagram showing a configuration of a conventional synchronization acquisition device.

【図４】スライディングサーチにおける信号波形とＰＮ
符号相関値の分布を示す図。FIG. 4 is a signal waveform in sliding search and PN.
The figure which shows the distribution of a code correlation value.

【図５】スライディングサーチ動作時における最適位相
点Ｐｍａｘの移動を示す図。FIG. 5 is a diagram showing movement of an optimum phase point Pmax during a sliding search operation.

【図６】スペクトル拡散通信における送信機の送信回路
の１部を示す図。FIG. 6 is a diagram showing a part of a transmission circuit of a transmitter in spread spectrum communication.

【図７】図１におけるクロック生成部１００の詳細構成
を示す図。7 is a diagram showing a detailed configuration of a clock generation unit 100 in FIG.

【図８】本発明におけＰＮ符号の位相スライドを説明す
るための信号波形図。FIG. 8 is a signal waveform diagram for explaining phase sliding of a PN code in the present invention.

【図９】本発明の同期捕捉装置におけるＰＮ符号の位相
スライドを説明するための図。FIG. 9 is a diagram for explaining phase sliding of a PN code in the synchronization acquisition device of the present invention.

【図１０】本発明における次回サーチの位相範囲の設定
方法を説明するための図。FIG. 10 is a diagram for explaining a method of setting a phase range for the next search according to the present invention.

【図１１】本発明の同期捕捉方法を実現するための制御
フローチャート。FIG. 11 is a control flowchart for realizing the synchronization acquisition method of the present invention.

【図１２】本発明の同期捕捉におけるスライディングサ
ーチ位相範囲の推移を示す図。FIG. 12 is a diagram showing a transition of a sliding search phase range in synchronization acquisition of the present invention.

【図１３】上記スライディングサーチの位相範囲と最適
位相点の変化を時間軸に沿って示した図。FIG. 13 is a diagram showing changes in the sliding search phase range and the optimum phase point along the time axis.

【符号の説明】[Explanation of symbols]

２…乗算器、４…積分器、５…復調器、６…絶対値演算
回路、１０…ＰＮ符号発生器、１１…レジスタ、１２…
ＣＰＵ、１００…クロック生成部。2 ... Multiplier, 4 ... Integrator, 5 ... Demodulator, 6 ... Absolute value calculation circuit, 10 ... PN code generator, 11 ... Register, 12 ...
CPU, 100 ... Clock generation unit.

Claims (19)

【特許請求の範囲】[Claims] 【請求項１】拡散符号の位相をビット周期で所定量ずつ
スライドしながら受信信号と上記拡散符号との間の相関
値を判定することによって、所定の位相範囲について相
関値が最大となる最適位相Ｐｍａｘをサーチした後、送
受信装置間の周波数誤差に起因して生ずる上記Ｐｍａｘ
の位相ずれ量ΔＬと上記Ｐｍａｘの値に応じて決まる新
たな位相範囲を設定し、該位相範囲が所定の閾値に達す
る迄は、上記新たな位相範囲について上記位相スライド
による最適位相Ｐｍａｘのサーチを繰り返すようにした
ことを特徴とする同期捕捉方法。1. An optimum phase that maximizes the correlation value in a predetermined phase range by determining the correlation value between the received signal and the spread code while sliding the phase of the spread code by a predetermined amount in each bit period. After searching Pmax, the above Pmax caused by the frequency error between the transmitter and the receiver is generated.
A new phase range determined according to the phase shift amount ΔL and the value of Pmax is set, and the optimum phase Pmax is searched for by the phase slide for the new phase range until the phase range reaches a predetermined threshold value. A synchronization acquisition method characterized by being repeated. 【請求項２】前記位相ずれ量ΔＬを直前のサーチにおけ
る所要時間と送受信装置間の許容周波数誤差とに応じて
決定することを特徴とする請求項１に記載の同期捕捉方
法。2. The synchronization acquisition method according to claim 1, wherein the phase shift amount ΔL is determined according to a time required in the immediately preceding search and an allowable frequency error between the transmitter and the receiver. 【請求項３】前記位相ずれ量ΔＬを直前のサーチにおけ
る拡散符号のスライド回数と受信信号のビットレートと
送受信装置間の許容周波数誤差とに応じて求めることを
特徴とする請求項１に記載の同期捕捉方法。3. The phase shift amount ΔL is determined according to the number of times the spread code is slid in the immediately preceding search, the bit rate of the received signal, and the allowable frequency error between the transmitting and receiving devices. Synchronization acquisition method. 【請求項４】前記位相ずれ量ΔＬを直前のサーチにおい
て最適位相Ｐｍａｘが検出されてから該サーチが終了す
る迄の時間と送受信装置間の許容周波数誤差とに応じて
決定することを特徴とする請求項１に記載の同期捕捉方
法。4. The phase shift amount .DELTA.L is determined according to the time from the detection of the optimum phase Pmax in the immediately preceding search to the end of the search and the allowable frequency error between the transmitting and receiving devices. The synchronization acquisition method according to claim 1. 【請求項５】前記位相ずれ量ΔＬを直前のサーチにおい
て最適位相Ｐｍａｘが検出されてから該サーチが終了す
る迄の間に行った拡散符号のスライド回数と受信信号の
ビットレートと送受信装置間の許容周波数誤差とに応じ
て決定することを特徴とする請求項１に記載の同期捕捉
方法。5. The number of times the spread code is slid, the bit rate of the received signal, and the transmission / reception device between the phase shift amount .DELTA.L and the detection of the optimum phase Pmax in the immediately preceding search until the end of the search. The synchronization acquisition method according to claim 1, wherein the determination is made according to the allowable frequency error. 【請求項６】前記位相ずれ量ΔＬを直前のサーチにおけ
る位相範囲に所定の係数を掛けることによって決定する
ことを特徴とする請求項１に記載の同期捕捉方法。6. The synchronization acquisition method according to claim 1, wherein the phase shift amount ΔL is determined by multiplying a phase range in the immediately preceding search by a predetermined coefficient. 【請求項７】前記各サーチで検出した最適位相Ｐｍａｘ
のうち、直前の２つのサーチで検出された第１、第２の
最適位相を記憶しておき、３回目以降のサーチにおける
位相範囲を上記２つの最適位相の値と、上記第１の最適
位相を検出してから第２の最適位相を検出する迄の時間
と、上記第２の最適位相を検出してから現在までの時間
とに基づいて決定することを特徴とする請求項１に記載
の同期捕捉方法。7. The optimum phase Pmax detected in each search.
Of these, the first and second optimum phases detected in the immediately preceding two searches are stored, and the phase ranges in the third and subsequent searches are stored as the two optimum phase values and the first optimum phase. 2. The determination according to claim 1, wherein the determination is made based on the time from the detection of the second optimum phase to the detection of the second optimum phase and the time from the detection of the second optimum phase to the present time. Synchronization acquisition method. 【請求項８】前記各サーチで検出した最適位相Ｐｍａｘ
のうち、直前の２つのサーチで検出された２つの最適位
相を記憶しておき、３回目以降のサーチにおける位相範
囲を上記２つの最適位相の値の差と、直前の２つのサー
チの所要時間とに基づいて決定することを特徴とする請
求項１に記載の同期捕捉方法。8. An optimum phase Pmax detected in each search.
Of these, the two optimum phases detected in the immediately preceding two searches are stored, and the phase range in the third and subsequent searches is stored as the difference between the values of the two optimum phases and the time required for the immediately preceding two searches. The synchronization acquisition method according to claim 1, wherein the determination is performed based on 【請求項９】初回および２回目のサーチで検出された最
適位相Ｐｍａｘの関係からを最適位相のずれの方向を求
めておき、３回目以降のサーチにおける位相範囲を、直
前のサーチで検出された最適位相を始点または終点とす
る所定の方向に設定することを特徴とする請求項１〜請
求項８の何れかに記載の同期捕捉方法。9. The optimum phase shift direction is obtained from the relationship between the optimum phases Pmax detected in the first and second searches, and the phase range in the third and subsequent searches is detected in the immediately preceding search. The synchronization acquisition method according to any one of claims 1 to 8, wherein the optimum phase is set in a predetermined direction with a start point or an end point. 【請求項１０】２回目以降のサーチにおける位相範囲
を、直前のサーチで検出された最適位相の前後に前記位
相ずれ量ΔＬをもつ範囲に設定することを特徴とする請
求項１〜請求項８の何れかに記載の同期捕捉方法。10. The phase range in the second and subsequent searches is set to a range having the phase shift amount ΔL before and after the optimum phase detected in the immediately preceding search. The method for acquiring synchronization according to any one of 1. 【請求項１１】２回目以降の各サーチの動作に先立っ
て、前記拡散符号の位相を前記新たな位相範囲の始点と
なる位相方向に前記ビット周期より短い周期でシフト動
作させることを特徴とする請求項１〜請求項１０の何れ
かに記載の同期捕捉方法。11. The phase of the spreading code is shifted at a cycle shorter than the bit cycle in the phase direction which is the starting point of the new phase range prior to the second and subsequent search operations. The synchronization acquisition method according to any one of claims 1 to 10. 【請求項１２】拡散符号の位相をビット周期で所定量ず
つスライドしながら受信信号と上記拡散符号との間の相
関値を判定することによって、所定の位相範囲について
相関値が最大値となる最適位相Ｐｍａｘをサーチした
後、送受信装置間の周波数誤差に起因して生ずる上記Ｐ
ｍａｘの位相ずれ量ΔＬと上記Ｐｍａｘの値とに応じて
決まる新たな位相範囲を設定し、該位相範囲が所定の閾
値に達する迄、上記新たな位相範囲について上記位相ス
ライドによる同様の最適位相のサーチを繰り返し、少な
くとも２回のサーチで検出された最適位相Ｐｍａｘの関
係から上記周波数誤差に起因するＰｍａｘの位相ずれの
方向を判定しておき、上記位相範囲が上記閾値に達した
時点で同期捕捉を完了させ、同期保持状態において同期
が外れた場合は、拡散符号の位相を上記位相ずれ方向に
所定量シフトするようにしたことを特徴とする同期捕捉
方法。12. Optimizing the correlation value to a maximum value in a predetermined phase range by determining a correlation value between a received signal and the spread code while sliding a phase of the spread code by a predetermined amount in a bit cycle. After searching for the phase Pmax, the P
A new phase range determined according to the phase shift amount ΔL of max and the value of Pmax is set, and a similar optimum phase by the phase slide is set for the new phase range until the phase range reaches a predetermined threshold value. The search is repeated, the direction of the phase shift of Pmax due to the frequency error is determined from the relationship of the optimum phase Pmax detected in at least two searches, and the synchronization is acquired when the phase range reaches the threshold value. And when the synchronization is lost in the synchronization holding state, the phase of the spread code is shifted by a predetermined amount in the phase shift direction. 【請求項１３】拡散符号の位相をビット周期で所定量ず
つスライドしながら受信信号と上記拡散符号との間の相
関値を判定することによって、所定の位相範囲について
相関値が最大値となる最適位相Ｐｍａｘをサーチした
後、送受信装置間の周波数誤差に起因して生ずる上記Ｐ
ｍａｘの位相ずれ量ΔＬと上記Ｐｍａｘの値とに応じて
決まる新たな位相範囲を設定し、該位相範囲が所定の閾
値に達する迄、上記新たな位相範囲について上記位相ス
ライドによる同様の最適位相のサーチを繰り返し、少な
くとも２回のサーチで検出された最適位相Ｐｍａｘの関
係から上記周波数誤差に起因するＰｍａｘの位相ずれの
方向と速度を判定しておき、上記位相範囲が上記閾値に
達した時点で同期捕捉を完了させ、同期保持状態におい
て上記速度に応じた所定の頻度で拡散符号の位相を上記
位相ずれ方向に所定量シフトして同期状態を維持するよ
うにしたことを特徴とする同期捕捉方法。13. Optimizing the maximum correlation value in a predetermined phase range by determining the correlation value between the received signal and the spread code while sliding the phase of the spread code by a predetermined amount in bit cycles. After searching for the phase Pmax, the P
A new phase range determined according to the phase shift amount ΔL of max and the value of Pmax is set, and a similar optimum phase by the phase slide is set for the new phase range until the phase range reaches a predetermined threshold value. The search is repeated, and the direction and speed of the phase shift of Pmax due to the frequency error is determined from the relationship of the optimum phase Pmax detected in at least two searches, and when the phase range reaches the threshold value, The synchronization acquisition method is characterized in that the synchronization acquisition is completed and the phase of the spread code is shifted by a predetermined amount in the phase shift direction at a predetermined frequency in the synchronization holding state to maintain the synchronization state. . 【請求項１４】初回および２回目のサーチで検出された
最適位相Ｐｍａｘの関係からを前記最適位相のずれの方
向を求めておき、３回目以降のサーチにおける位相範囲
を、直前のサーチで検出された最適位相を始点または終
点とする所定の方向に前記位相ずれΔＬの幅で設定する
ことを特徴とする請求項１２または請求項１３に記載の
同期捕捉方法。14. A direction of deviation of the optimum phase is obtained from the relationship between the optimum phases Pmax detected in the first and second searches, and the phase range in the third and subsequent searches is detected in the immediately preceding search. 14. The synchronization acquisition method according to claim 12, wherein the phase shift ΔL is set in a predetermined direction with the optimum phase as a start point or an end point. 【請求項１５】２回目以降の各サーチ動作に先立って、
前記拡散符号の位相を前記新たな位相範囲の始点となる
位相に前記ビット周期より短い周期でシフトさせること
を特徴とする請求項１２〜請求項１４の何れかに記載の
同期捕捉方法。15. Prior to each search operation after the second time,
The synchronization acquisition method according to any one of claims 12 to 14, wherein the phase of the spread code is shifted to a phase serving as a starting point of the new phase range at a cycle shorter than the bit cycle. 【請求項１６】発振器出力に基づいて、少なくともチッ
プ周期およびビット周期をもつ第１、第２のクロックを
含む複数種類のクロック信号を発生するクロック発生手
段と、 上記クロック発生手段から出力された第１、第２のクロ
ック信号に同期して複数チップからなる拡散符号を発生
する拡散符号発生手段と、 受信入力信号と上記拡散符号との乗算結果をビット周期
で積分して得られる信号を出力する逆拡散手段と、 上記逆拡散手段の出力信号をビット信号列に変換する復
調手段と、 上記逆拡散手段の出力信号の状態を判定して、上記クロ
ック発生手段および拡散符号発生手段に与えるべき複数
の制御信号を発生する制御手段とからなり、 上記クロック発生手段が、上記制御手段から与えられた
制御信号に応じて上記第１、第２のクロックの位相をシ
フトするための手段を備え、 上記拡散符号発生手段が、上記クロック位相の変更に応
じて上記拡散符号の位相をスライドし、 上記制御手段が、同期捕捉時にビット周期で上記拡散符
号の位相を所定量ずつスライドさせながら、上記逆拡散
手段の出力信号の状態から上記受信入力信号と上記拡散
符号との間の相関値を判定することによって、所定の位
相範囲について相関値が最大となる最適位相Ｐｍａｘを
サーチし、サーチ終了後に、上記発振器と上記受信入力
信号の送信元の発振器との間の周波数誤差に起因する上
記最適位相Ｐｍａｘの位相ずれ量ΔＬと上記Ｐｍａｘの
値とに応じて新たな位相範囲を設定し、該位相範囲が所
定の閾値に達する迄は、上記新たな位相範囲について最
適位相Ｐｍａｘのサーチを繰り返すように上記制御信号
を発生することを特徴とするスペクトル拡散方式の通信
装置。16. A clock generation means for generating a plurality of types of clock signals including first and second clocks having at least a chip period and a bit period based on an oscillator output, and a first clock signal output from the clock generation means. A spreading code generating means for generating a spreading code composed of a plurality of chips in synchronization with the first and second clock signals, and a signal obtained by integrating the multiplication result of the received input signal and the spreading code at a bit period are output. Despreading means, demodulation means for converting the output signal of the despreading means into a bit signal string, and a plurality of signals to be given to the clock generating means and the spreading code generating means by judging the state of the output signal of the despreading means Control means for generating a control signal of the first and second clock signals in accordance with the control signal given from the control means. Means for shifting the phase of the spread code, the spread code generating means slides the phase of the spread code according to the change of the clock phase, and the control means has the spread code at a bit period at the time of synchronization acquisition. While sliding the phase of each by a predetermined amount, by determining the correlation value between the received input signal and the spread code from the state of the output signal of the despreading means, the correlation value becomes the maximum for a predetermined phase range. The optimum phase Pmax is searched for, and after completion of the search, a phase shift amount ΔL of the optimum phase Pmax caused by a frequency error between the oscillator and the oscillator that is the transmission source of the received input signal and the value of Pmax are determined. To set a new phase range, and until the phase range reaches a predetermined threshold value, the search for the optimum phase Pmax is repeated for the new phase range. Communication device of a spread spectrum system, characterized by generating a control signal. 【請求項１７】前記制御手段が発生する前記制御信号
が、前記第１のクロックの位相について進み／遅れ、お
よびシフト量を指定するための制御信号群と、上記クロ
ックの位相シフトのタイミングを指定するための制御信
号とを含み、 前記拡散符号の位相を前記新たな位相範囲の始点に位置
付けるとき、上記制御手段が、上記タイミング指定のた
めの制御信号によって、前記クロック発生手段にビット
周期よりも短い周期で前記第１のクロックをシフトさ
せ、該クロックシフトによって、前記拡散符号発生手段
が拡散符号の位相を高速度でスライドさせるようにした
ことを特徴とする請求項１６に記載のスペクトル拡散方
式の通信装置。17. The control signal generated by the control means designates a control signal group for designating a lead / lag and a shift amount with respect to the phase of the first clock, and a timing of phase shift of the clock. When positioning the phase of the spread code at the start point of the new phase range, the control means, by the control signal for specifying the timing, to the clock generating means than the bit period. 17. The spread spectrum system according to claim 16, wherein the first clock is shifted in a short cycle, and the spread code generating means slides the phase of the spread code at a high speed by the clock shift. Communication device. 【請求項１８】前記逆拡散手段の出力信号を絶対値信号
に変換するための手段を有し、前記制御手段が上記絶対
値信号に基づいて、上記逆拡散手段の出力信号の状態を
判定することを特徴とする18. A means for converting the output signal of said despreading means into an absolute value signal, said control means determining the state of the output signal of said despreading means based on said absolute value signal. Characterized by 【請求項１９】拡散符号発生器から出力した複数チップ
からなる拡散符号によって受信信号を逆拡散した後、復
調処理するスペクトル拡散方式の通信装置において、 上記拡散符号発生器から出力される拡散符号のチップ周
期を決定する第１のクロックと、上記拡散符号の周期性
を支配する第２のクロックとを生成するクロック生成手
段と、 上記クロック生成手段に、上記第１のクロックの位相シ
フト方向とシフト量を指定する第１の制御信号と、上記
位相シフトの実行タイミングを指定する第２の制御信号
とを与える制御手段とからなり、 上記制御手段が、同期捕捉時に、上記第１クロックの位
相をビット周期で所定方向に所定量ずつスライドさせな
がら、上記逆拡散された信号の状態から上記受信信号と
上記拡散符号との間の相関を判定し、上記拡散符号の所
定の位相範囲について相関値が最大となる最適位相Ｐｍ
ａｘをサーチした後、上記拡散符号のチップ周期と上記
受信信号のチップ周期との間の周波数誤差に起因して起
こる上記最適位相Ｐｍａｘの位相ずれの量と上記最適位
相Ｐｍａｘとに応じた新たな位相範囲を設定し、該位相
範囲が所定の閾値に達する迄は、上記拡散符号の位相を
上記新たな位相範囲の始点に位置付けた後、上記位相ス
ライドによる同様のサーチを繰り返すように、上記第
１、第２の制御信号を発生し、 上記クロック信号生成手段が、上記第２の制御信号の状
態に応じたタイミングで、上記第１の制御信号が示すク
ロック位相シフト動作を実行することを特徴とするスペ
クトル拡散方式の通信装置。19. A spread spectrum communication apparatus for despreading a received signal with a spread code composed of a plurality of chips output from a spread code generator and then performing demodulation processing, wherein the spread code output from the spread code generator is A clock generation unit that generates a first clock that determines a chip period and a second clock that controls the periodicity of the spread code; and a phase shift direction and a shift of the first clock in the clock generation unit. The control means provides a first control signal for designating an amount and a second control signal for designating an execution timing of the phase shift, and the control means controls the phase of the first clock during synchronization acquisition. Judge the correlation between the received signal and the spread code from the state of the despread signal while sliding by a predetermined amount in a predetermined direction in the bit cycle. , Optimum phase Pm correlation value for a given phase range of the spread code is maximum
After searching ax, a new amount of phase shift of the optimum phase Pmax caused by a frequency error between the chip cycle of the spread code and the chip cycle of the received signal and a new value depending on the optimum phase Pmax. Until the phase range is set and the phase range reaches a predetermined threshold value, the phase of the spread code is positioned at the start point of the new phase range, and then the same search by the phase slide is repeated to repeat the first search. First and second control signals are generated, and the clock signal generation means executes the clock phase shift operation indicated by the first control signal at a timing according to the state of the second control signal. And a spread spectrum communication device.