JPH0921849A - Inspecting device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To reduce influence on input/output signals due to switching in actual operation and cope with switch failure by disposing two or more switches in parallel for mutually connecting input/output pins and a main analog circuit within an integrated circuit device, and reduce noise at time of switch changeover by providing a P-type and N-type transistors as a pair. SOLUTION: A switches 4, 5, 6, 7 for mutually connecting analog buses 12, 13 and input/output pins 10, 11, G switches 8, 9 for grounding input/output pins 10, 11 and CD switches 2, 3 for mutually disconnecting input/output pins 10, 11 and a main analog circuit 1 are disposed within IC 14. The CD switches 2, 3 have a structure in which P type and N type transistor switches 17, 18 are connected in parallel as a pair. Because the P type and N type transistors are connected as pair, noises at the time of switch changeover are mutually canceled so that noise is reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、実装基板において、電
子部品及びその相互接続を検査する検査装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection device for inspecting electronic components and their interconnections on a mounting board.

【０００２】[0002]

【従来の技術】近年、製品の軽量化、小型化による基板
の高密度実装化が進んできている。基板が高密度になる
ほど、検査時のプローブを各ノード（配線）に立てるこ
とが困難になってくるため、プローブ数を削減した検査
法(ローノードアクセステスト)が必要となっている。そ
のローノードアクセステスト技術の一つの手段として、
IEEE P1149.4(アナログバウンダリースキャン)(文献：S
tructure and Metrologyfor an Analog Testability Bu
s, Kenneth P.Parker,John E.McDermid and Stig Oresj
o,International Test Conference 1993 Paper15.2／特
許出願公開番号：特開平6-34517号公報) が知られてい
る。このアナログバウンダリースキャン技術によって、
検査時のプローブ数を削減し、検査の合理化を図ること
ができる。以下、このIEEE P1149.4を用いた従来の検査
装置について、図３、４、５を用いて説明する。IEEE P
1149.4を用いた検査方法として、集積回路（以下ＩＣと
略記）内部の主アナログ回路の動作を検査する場合と、
ＩＣ間の電子部品のインピーダンス値、及びその接続を
検査する場合とがある。2. Description of the Related Art In recent years, high-density mounting of substrates has been advanced due to weight reduction and size reduction of products. The higher the density of the board, the more difficult it is to place a probe at each node (wiring) at the time of inspection, and thus an inspection method (low node access test) with a reduced number of probes is required. As a means of the low node access test technology,
IEEE P1149.4 (Analog Boundary Scan) (Reference: S
tructure and Metrologyfor an Analog Testability Bu
s, Kenneth P. Parker, John E. McDermid and Stig Oresj
o, International Test Conference 1993 Paper15.2 / Patent application publication number: JP-A-6-34517). By this analog boundary scan technology,
The number of probes at the time of inspection can be reduced and the inspection can be rationalized. A conventional inspection apparatus using this IEEE P1149.4 will be described below with reference to FIGS. IEEE P
As an inspection method using 1149.4, a case of inspecting the operation of a main analog circuit inside an integrated circuit (hereinafter abbreviated as IC),
There is a case where the impedance value of an electronic component between ICs and its connection are inspected.

【０００３】まず、ＩＣ内部の主アナログ回路の動作を
検査する場合について、図３を用いて説明する。第１ア
ナログバス３７と入力ピン３５を接続するＡ１Ｉスイッ
チ３２、第１アナログバス３７と出力ピン３６を接続す
るＡ１Ｏスイッチ３０、及び第２アナログバス３８と入
力ピン３５を接続するＡ２Ｉスイッチ３１、第２アナロ
グバス３８と出力ピン３６を接続するＡ２Ｏスイッチ２
９、また入力ピン３５を基準電位と接続(接地)するＧＩ
スイッチ３４、及び出力ピン３６を基準電位に接続(接
地)するＧＯスイッチ３３がＩＣ３９内部に配置されて
おり、入力ピン３５と主アナログ回路２６を切り離すＣ
Ｄ(Core Disconnect)Ｉスイッチ２７、出力ピン３６と
主アナログ回路２６を切り離すＣＤＯスイッチ２８がそ
れぞれ主アナログ回路２６に接続している。ＣＤＩスイ
ッチ２７、ＣＤＯスイッチ２８は同一構造であり、設置
されているのが入力側か出力側かの違いだけなので、こ
れらを総称してＣＤスイッチと呼ぶ。第１、第２アナロ
グバスはＩＣごとに独立しているのではなく、基板上全
てのＩＣで共通である。このアナログバスに定電流電源
や電圧計などの外部測定機器を接続し、検査を行う。そ
こで、主アナログ回路２６の動作を検査するために、Ｃ
ＤＩスイッチ２７とＣＤＯスイッチ２８を閉じ、入力ピ
ン３５、出力ピン３６と主アナログ回路２６を接続す
る。Ａ１Ｉスイッチ３２を閉じ、第１アナログバス３７
を入力ピン３５に接続し、Ａ２Ｏスイッチ２９を閉じ、
第２アナログバス３８を出力ピン３６に接続する。入力
信号を第１アナログバス３７から入力し、主アナログ回
路２６の出力を第２アナログバス３８から受信する。第
２アナログバス３８が受信した信号を測定し、信号が期
待値通りであれば、主アナログ回路２６は正常に動作し
ているということができる。First, the case of inspecting the operation of the main analog circuit inside the IC will be described with reference to FIG. An A1I switch 32 connecting the first analog bus 37 to the input pin 35, an A1O switch 30 connecting the first analog bus 37 to the output pin 36, and an A2I switch 31 connecting the second analog bus 38 to the input pin 35. 2 A2O switch 2 connecting the analog bus 38 and the output pin 36
9, GI that connects (grounds) the input pin 35 to the reference potential
A GO switch 33 that connects (grounds) the switch 34 and the output pin 36 to the reference potential is arranged inside the IC 39, and disconnects the input pin 35 and the main analog circuit 26 from each other.
A D (Core Disconnect) I switch 27 and a CDO switch 28 for disconnecting the output pin 36 and the main analog circuit 26 are connected to the main analog circuit 26, respectively. Since the CDI switch 27 and the CDO switch 28 have the same structure and only the difference between the input side and the output side is installed, they are collectively referred to as a CD switch. The first and second analog buses are not independent for each IC, but are common to all ICs on the board. External measurement devices such as a constant current power supply and a voltmeter are connected to this analog bus for inspection. Therefore, in order to check the operation of the main analog circuit 26, C
The DI switch 27 and the CDO switch 28 are closed, and the input pin 35, the output pin 36 and the main analog circuit 26 are connected. The A1I switch 32 is closed, and the first analog bus 37
Is connected to the input pin 35 and the A2O switch 29 is closed,
The second analog bus 38 is connected to the output pin 36. The input signal is input from the first analog bus 37, and the output of the main analog circuit 26 is received from the second analog bus 38. The signal received by the second analog bus 38 is measured, and if the signal is as expected, the main analog circuit 26 can be said to be operating normally.

【０００４】次に、ＩＣ間に接続された電子部品のイン
ピーダンスの値を検査する場合について、図４を用いて
説明する。第１のＩＣ５７の出力ピン５０と第２のＩＣ
５８の入力ピン５１が、抵抗５２に接続している。それ
ぞれのＩＣ内部のＣＤＯスイッチ４３、ＣＤＩスイッチ
４２を開き、第１のＩＣ５７の内部の主アナログ回路４
１と出力ピン５０、第２のＩＣ５８の内部の主アナログ
回路４０と入力ピン５１をそれぞれ切り離す。Ａ１Ｏス
イッチ４７を閉じ、定電流電源５３を接続した第１アナ
ログバス５５を出力ピン５０に接続し、入力ピン５１を
接地するスイッチ４８を閉じて、ＩＣ間の抵抗５２に電
流を流す。Ａ２Ｏスイッチ４６を閉じＡ２Ｉスイッチ４
４を開いて、電圧計５４を接続した第２アナログバス５
６を出力ピン５０に接続し、出力ピン５０の電位を測定
する。次にＡ２Ｏスイッチ４６を開きＡ２Ｉスイッチ４
４を閉じて、第２アナログバス５６を入力ピン５１に接
続し、入力ピン５１の電位を測定する。抵抗５２の両端
の電位が決まり、定電流電源を用いているため電流値は
既知であるので、抵抗５２の抵抗値が求まる。コンデン
サ及びコイルの時は、交流を用いることによってインピ
ーダンスが測定できる。Next, the case of inspecting the impedance value of the electronic component connected between the ICs will be described with reference to FIG. The output pin 50 of the first IC 57 and the second IC
The input pin 51 of 58 is connected to the resistor 52. The CDO switch 43 and the CDI switch 42 inside each IC are opened, and the main analog circuit 4 inside the first IC 57 is opened.
1 and the output pin 50, and the main analog circuit 40 inside the second IC 58 and the input pin 51 are disconnected. The A1O switch 47 is closed, the first analog bus 55 to which the constant current power source 53 is connected is connected to the output pin 50, the switch 48 that grounds the input pin 51 is closed, and a current flows through the resistor 52 between the ICs. A2O switch 46 is closed and A2I switch 4
Open the No. 4 and connect the voltmeter 54 to the second analog bus 5
6 is connected to the output pin 50 and the potential of the output pin 50 is measured. Next, open the A2O switch 46 and open the A2I switch 4
4 is closed, the second analog bus 56 is connected to the input pin 51, and the potential of the input pin 51 is measured. Since the electric potential at both ends of the resistor 52 is determined and the current value is known because the constant current power supply is used, the resistance value of the resistor 52 can be obtained. For capacitors and coils, the impedance can be measured by using alternating current.

【０００５】図３に示したＣＤスイッチ２７、２８の構
造を図５に示す。ＣＤスイッチはＰ形ＭＯＳスイッチ６
２からなり、スイッチ駆動端子６４に開／閉制御用のス
イッチ駆動波形５９を加えると、スイッチ入力端子６
０、スイッチ出力端子６１間が接続、開放される。この
際、スイッチ入力端子６０及びスイッチ出力端子６１に
ノイズ６３が発生する。ここではＰ形ＭＯＳスイッチを
示したが、他にＮ形や他の形式のトランジスタスイッチ
を使う場合もある。The structure of the CD switches 27 and 28 shown in FIG. 3 is shown in FIG. CD switch is P-type MOS switch 6
2 and adding a switch drive waveform 59 for open / close control to the switch drive terminal 64, the switch input terminal 6
0 and the switch output terminal 61 are connected and opened. At this time, noise 63 is generated at the switch input terminal 60 and the switch output terminal 61. Although a P-type MOS switch is shown here, other N-type or other types of transistor switches may be used.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来の検査装置において以下の問題点を有していた。However, the above-mentioned conventional inspection apparatus has the following problems.

【０００７】まず、外部電子部品のインピーダンス測定
の際に、ＩＣ内部の主アナログ回路と出力ピンが接続し
た状態で出力ピンに定電流電源からの電流を印加した場
合、主アナログ回路を破壊する恐れがあるため、ＣＤス
イッチをＩＣ内部回路に設置し、切り離せるようにする
必要がある。しかし、ＣＤスイッチは半導体で形成され
たスイッチであるので、スイッチ自身の抵抗は数ＫΩ程
度と大きい。そのため、基板上でＩＣが入力ピンからの
入力信号を処理し、出力ピンへ出力するという本来の動
作を行う際、従来のＩＣ内構造では、ＣＤスイッチの抵
抗が信号に影響を与えていた。その上、半導体スイッチ
の故障は開放故障が多いため、ＣＤスイッチが故障した
際、そのデバイスは使用できなくなる。また、ＩＣの入
出力ピンに、小型のコイル素子のような耐電圧の低い電
子部品が接続されていた場合、ＣＤスイッチ切り替え時
に発生するノイズによってこれを破損する可能性があっ
た。First, when measuring the impedance of an external electronic component, if a current from a constant current power supply is applied to the output pin while the main analog circuit inside the IC is connected to the output pin, the main analog circuit may be destroyed. Therefore, it is necessary to install the CD switch in the IC internal circuit so that it can be separated. However, since the CD switch is a switch formed of a semiconductor, the resistance of the switch itself is as large as several KΩ. Therefore, when the IC processes the input signal from the input pin and outputs it to the output pin on the substrate, the resistance of the CD switch affects the signal in the conventional IC internal structure. In addition, semiconductor switches often have open circuit failures, so that when a CD switch fails, the device cannot be used. Further, if an IC having a low withstand voltage, such as a small coil element, is connected to the input / output pin of the IC, it may be damaged by noise generated when the CD switch is switched.

【０００８】そこで、本発明はＣＤスイッチの抵抗が低
く、ＣＤスイッチの故障に強く、ＣＤスイッチ切換時に
ノイズの発生しない検査装置を提供することを目的とす
る。Therefore, an object of the present invention is to provide an inspection device in which the resistance of the CD switch is low, the CD switch is resistant to failure, and noise is not generated when the CD switch is switched.

【０００９】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本発明の検査装置はＩＣ内構造のＣＤスイッチを並
列に複数個接続し、Ｐ形トランジスタスイッチとＮ形ト
ランジスタスイッチをペアで接続する構成となってい
る。In order to achieve the above object, the inspection apparatus of the present invention connects a plurality of CD switches having an IC internal structure in parallel, and connects a P-type transistor switch and an N-type transistor switch in a pair. It is composed.

【００１０】[0010]

【作用】ＩＣ内構造のＣＤスイッチを並列に複数個接続
することによって、ＣＤスイッチの合成抵抗が低下す
る。その上、複数個接続することでＣＤスイッチの一部
が故障した場合も残りのＣＤスイッチが機能するため故
障に強い。また、Ｐ形トランジスタスイッチとＮ形トラ
ンジスタスイッチをペアとすることにより、Ｐ形トラン
ジスタスイッチとＮ形トランジスタスイッチの駆動波形
が対称であるため、Ｐ形トランジスタスイッチとＮ形ト
ランジスタスイッチから生じるノイズ波形が対称とな
り、それぞれ打ち消され、全体としてノイズが低減され
る。By connecting a plurality of CD switches each having an internal IC structure in parallel, the combined resistance of the CD switches is reduced. In addition, even if a part of the CD switch fails by connecting a plurality of CD switches, the remaining CD switches function, which is resistant to the failure. In addition, since the drive waveforms of the P-type transistor switch and the N-type transistor switch are symmetrical by pairing the P-type transistor switch and the N-type transistor switch, the noise waveform generated from the P-type transistor switch and the N-type transistor switch is It becomes symmetric and is canceled out, and noise is reduced as a whole.

【００１１】[0011]

【実施例】以下、本発明の一実施例を図１、２を用いて
説明する。図１（ａ）のように第１アナログバス１２と
入力ピン１０を接続するＡ１Ｉスイッチ７、第１アナロ
グバス１２と出力ピン１１を接続するＡ１Ｏスイッチ
５、及び第２アナログバス１３と入力ピン１０を接続す
るＡ２Ｉスイッチ６、第２アナログバス１３と出力ピン
１１を接続するＡ２Ｏスイッチ４、また入力ピン１０を
接続(接地)するＧＩスイッチ９、及び出力ピン１１を接
続(接地)するＧＯスイッチ８がＩＣ１４の内部に配置さ
れており、入力ピン１０と主アナログ回路１を切り離す
ＣＤＩスイッチ２、及び出力ピン１１と主アナログ回路
１を切り離すＣＤＯスイッチ３が主アナログ回路１に接
続しており、ＣＤＩスイッチ２、及びＣＤＯスイッチ３
をそれぞれ並列に２個ずつ接続している。ＣＤスイッチ
２、３のスイッチ部の構造を図１（ｂ）に示す。図のよ
うにＰ形ＭＯＳスイッチ１７とＮ形ＭＯＳスイッチ１８
が並列に接続しており、スイッチ１７，１８と入力ピン
１０、及び出力ピン１１と主アナログ回路１を接続させ
るスイッチ入力端子１５、スイッチ出力端子１６があ
る。スイッチ１７，１８を制御するスイッチ駆動装置２
０と、Ｎ形トランジスタスイッチ１８との間にインバー
タ１９を設置している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. As shown in FIG. 1A, the A1I switch 7 connecting the first analog bus 12 and the input pin 10, the A1O switch 5 connecting the first analog bus 12 and the output pin 11, and the second analog bus 13 and the input pin 10 are connected. , An A2I switch 6 for connecting the second analog bus 13 and the A2O switch 4 for connecting the output pin 11, a GI switch 9 for connecting (grounding) the input pin 10 and a GO switch 8 for connecting (grounding) the output pin 11. Is arranged inside the IC 14, and the CDI switch 2 for disconnecting the input pin 10 and the main analog circuit 1 and the CDO switch 3 for disconnecting the output pin 11 and the main analog circuit 1 are connected to the main analog circuit 1, Switch 2 and CDO switch 3
2 are connected in parallel with each other. The structure of the switch portion of the CD switches 2 and 3 is shown in FIG. As shown, P-type MOS switch 17 and N-type MOS switch 18
Are connected in parallel, and there are a switch input terminal 15 and a switch output terminal 16 for connecting the switches 17 and 18 to the input pin 10 and the output pin 11 to the main analog circuit 1. Switch drive device 2 for controlling the switches 17 and 18
An inverter 19 is installed between 0 and the N-type transistor switch 18.

【００１２】まず、ＣＤスイッチ２、３の開／閉の制御
方法を図１（ｂ）を用いて説明する。スイッチ駆動装置
２０からデジタル信号０を出力すると、信号０によって
Ｐ形ＭＯＳスイッチ１７は閉じ、インバータ１９を通過
した信号０は信号１に反転するので、Ｎ形ＭＯＳスイッ
チ１８も閉じる。したがって、Ｐ形ＭＯＳスイッチ１
７、Ｎ形ＭＯＳスイッチ１８両方のスイッチが閉じるの
で、スイッチ入力端子１５からの信号がスイッチ出力端
子１６を通過する。また反対に、スイッチ駆動装置２０
からデジタル信号１を出力した場合、信号１によってＰ
形ＭＯＳスイッチ１７は開放し、インバータ１９を通過
した信号１は信号０に反転するので、Ｎ形ＭＯＳスイッ
チ１８も開放される。したがって、Ｐ形ＭＯＳスイッチ
１７、Ｎ形ＭＯＳスイッチ１８両方のスイッチが開放さ
れるので、スイッチ入力端子１５からの信号が前記スイ
ッチによって遮断される。First, a method of controlling the opening / closing of the CD switches 2 and 3 will be described with reference to FIG. When a digital signal 0 is output from the switch driving device 20, the P-type MOS switch 17 is closed by the signal 0 and the signal 0 passing through the inverter 19 is inverted to the signal 1, so that the N-type MOS switch 18 is also closed. Therefore, the P-type MOS switch 1
Since both switches of the 7 and N-type MOS switch 18 are closed, the signal from the switch input terminal 15 passes through the switch output terminal 16. On the contrary, the switch drive device 20
When the digital signal 1 is output from the
The MOS switch 17 is opened, and the signal 1 passing through the inverter 19 is inverted to the signal 0. Therefore, the N-MOS switch 18 is also opened. Therefore, both the P-type MOS switch 17 and the N-type MOS switch 18 are opened, so that the signal from the switch input terminal 15 is cut off by the switch.

【００１３】次に、主アナログ回路１の動作の検査方法
を示す。主アナログ回路１と入力ピン１０を接続するＣ
ＤＩスイッチ２、及び出力ピン１１を接続するＣＤＯス
イッチ３をそれぞれ閉じ、入力ピン１０、出力ピン１１
と主アナログ回路１を接続させる。Ａ１Ｉスイッチ７を
閉じ、第１アナログバス１２を入力ピン１０に接続し、
Ａ２Ｏスイッチ４を閉じ、第２アナログバス１３を出力
ピン１１に接続する。入力信号を第１アナログバス１２
から入力し、主アナログ回路１の出力を第２アナログバ
ス１３から受信する。第２アナログバス１３が受信した
信号を測定し、信号が期待値であれば、そのＩＣ１４の
内部の主アナログ回路１は正常に動作しているというこ
とができる。Next, a method of checking the operation of the main analog circuit 1 will be described. C that connects the main analog circuit 1 and the input pin 10
The DI switch 2 and the CDO switch 3 that connects the output pin 11 are closed, and the input pin 10 and the output pin 11 are closed.
And the main analog circuit 1 are connected. Close the A1I switch 7 and connect the first analog bus 12 to the input pin 10,
The A2O switch 4 is closed and the second analog bus 13 is connected to the output pin 11. Input signal to the first analog bus 12
And receives the output of the main analog circuit 1 from the second analog bus 13. The signal received by the second analog bus 13 is measured, and if the signal is an expected value, it can be said that the main analog circuit 1 inside the IC 14 is operating normally.

【００１４】このように、ＩＣ内部の主アナログ回路の
検査に関しては、ＣＤスイッチがそれぞれ１個の場合と
同様の方法で検査することが出来るが、ＣＤスイッチを
１個接続している従来の場合に対し、ＣＤスイッチを２
個並列に接続した本発明の場合、ＣＤスイッチによる抵
抗値が１／２になる。したがって、製品全体の本来の動
作に対する影響が小さくなる。なお、ＣＤスイッチを並
列にｎ個接続させた場合も同様に、抵抗は１／ｎにな
る。つまり、ＣＤスイッチが多ければ多いほど、ＣＤス
イッチによる抵抗が低下し、より有効である。また、Ｉ
Ｃ間に接続された電子部品のインピーダンスを測定する
場合についても、従来例と全く同様に行うことができ
る。As described above, the main analog circuit inside the IC can be inspected by the same method as in the case where there is one CD switch, but in the conventional case where one CD switch is connected. The CD switch to 2
In the case of the present invention in which they are connected in parallel, the resistance value due to the CD switch is halved. Therefore, the influence on the original operation of the entire product is reduced. Note that when n CD switches are connected in parallel, the resistance becomes 1 / n in the same manner. That is, the more CD switches there are, the lower the resistance due to the CD switches, and the more effective it is. Also, I
The impedance of the electronic component connected between C can be measured in exactly the same manner as in the conventional example.

【００１５】さらに、ＣＤスイッチが複数個接続されて
いることにより、何らかの原因によってＣＤスイッチの
一部が故障した場合も、残りのＣＤスイッチによって動
作を続けることができるため、故障に対して強い構造に
なっている。Further, since a plurality of CD switches are connected, even if a part of the CD switch fails due to some cause, the remaining CD switches can continue the operation, so that the structure is resistant to the failure. It has become.

【００１６】また図１（ｂ）のように、ＣＤスイッチの
構成をＰ形ＭＯＳスイッチとＮ形ＭＯＳスイッチにし、
その数を同数にすることにより、図２のようにＰ形ＭＯ
Ｓスイッチによるノイズ２３、及びＮ形ＭＯＳスイッチ
によるノイズ２４が互いに打ち消し合い、全体として、
ノイズ２５のようにスイッチ切り替えによるノイズを低
減することができる。ただし、ここでは例としてＭＯＳ
スイッチを取り上げたが、Ｐ形、Ｎ形であればどのよう
なトランジスタスイッチでも良い。なお、ここではＰ
形、及びＮ形トランジスタスイッチ１７，１８を１つず
つの１ペアとしたが、さらに多数のペアとすれば前に記
したように、ＣＤスイッチの合成抵抗をより低下させる
ことができ、さらに故障対策としてもより有効になる。As shown in FIG. 1B, the CD switch is composed of a P-type MOS switch and an N-type MOS switch,
By making the numbers the same, as shown in FIG.
The noise 23 due to the S switch and the noise 24 due to the N-type MOS switch cancel each other out, and as a whole,
It is possible to reduce noise caused by switching the switch, such as the noise 25. However, here, as an example, MOS
Although the switch is taken up, any transistor switch may be used as long as it is a P-type or N-type. In addition, here P
The N-type and N-type transistor switches 17 and 18 are one pair each, but if a larger number of pairs are used, as described above, the combined resistance of the CD switch can be further lowered and further failure occurs. It will be more effective as a countermeasure.

【００１７】[0017]

【発明の効果】以上のように、ＩＣ内のＣＤスイッチを
並列に複数個接続することによって、ＣＤスイッチの合
成抵抗が低下し、ＣＤスイッチによる入出力信号に対す
る影響が減少する。また、ＣＤスイッチが並列に複数個
接続されているため、ＣＤスイッチの一部が故障した場
合も正常に本来の動作を続行することができる。As described above, by connecting a plurality of CD switches in the IC in parallel, the combined resistance of the CD switches is reduced and the influence of the CD switches on the input / output signals is reduced. Further, since a plurality of CD switches are connected in parallel, the original operation can be continued normally even if a part of the CD switches fails.

【００１８】また、ＣＤスイッチを、Ｐ形トランジスタ
スイッチとＮ形トランジスタスイッチを同数、並列に接
続させることによって、ＣＤスイッチの切り替えによる
ノイズが低減し、電子部品を破損する恐れがない。By connecting the same number of P-type transistor switches and N-type transistor switches in parallel to the CD switches, noise due to switching of the CD switches is reduced, and there is no risk of damaging electronic parts.

【図面の簡単な説明】[Brief description of drawings]

【図１】（ａ）本発明の一実施例のＩＣ内構造を示す回
路図 （ｂ）図１のＣＤスイッチの構造図1A is a circuit diagram showing the internal structure of an IC according to an embodiment of the present invention. FIG. 1B is a structural diagram of the CD switch shown in FIG.

【図２】トランジスタスイッチの駆動波形、及びスイッ
チ切り替えによるノイズ波形を示す図FIG. 2 is a diagram showing a drive waveform of a transistor switch and a noise waveform due to switching of the switch.

【図３】従来のＩＣ内構造を示す回路図FIG. 3 is a circuit diagram showing an internal structure of a conventional IC.

【図４】従来のＩＣ間の抵抗の検査法を示す回路図FIG. 4 is a circuit diagram showing a conventional method for inspecting resistance between ICs.

【図５】従来のＣＤスイッチの構造、及びトランジスタ
スイッチの駆動波形、及びスイッチ切り替えによるノイ
ズ波形を示す図FIG. 5 is a diagram showing a structure of a conventional CD switch, a drive waveform of a transistor switch, and a noise waveform due to switch switching.

【符号の説明】[Explanation of symbols]

１ 主アナログ回路 ２ ＣＤＩスイッチ ３ ＣＤＯスイッチ ４ 第２アナログバスＡ２Ｏスイッチ ５ 第１アナログバスＡ１Ｏスイッチ ６ 第２アナログバスＡ２Ｉスイッチ ７ 第１アナログバスＡ１Ｉスイッチ ８ ＧＯスイッチ ９ ＧＩスイッチ １０ 入力ピン １１ 出力ピン １２ 第１アナログバス １３ 第２アナログバス １４ ＩＣ １７ Ｐ形ＭＯＳスイッチ １８ Ｎ形ＭＯＳスイッチ 1 Main Analog Circuit 2 CDI Switch 3 CDO Switch 4 Second Analog Bus A2O Switch 5 First Analog Bus A1O Switch 6 Second Analog Bus A2I Switch 7 First Analog Bus A1I Switch 8 GO Switch 9 GI Switch 10 Input Pin 11 Output Pin 12 1st analog bus 13 2nd analog bus 14 IC 17 P-type MOS switch 18 N-type MOS switch

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 主アナログ回路を含む集積回路デバイス
を有する基板上で前記主アナログ回路の検査及び前記集
積回路デバイスに接続された電子部品の検査を行う装置
であって、少なくとも２本のアナログテストバス、及び
前記集積回路デバイスの入出力ピンと前記アナログテス
トバスを接続あるいは開放するスイッチ、及び前記入出
力ピンを接地するスイッチを有する前記集積回路デバイ
スにおいて、前記入出力ピンと前記主アナログ回路を接
続あるいは解放するスイッチを２つ以上並列に設置する
ことを特徴とする検査装置。1. An apparatus for inspecting the main analog circuit and an electronic component connected to the integrated circuit device on a substrate having an integrated circuit device including the main analog circuit, the apparatus comprising at least two analog tests. In the integrated circuit device having a bus, a switch for connecting or disconnecting the input / output pin of the integrated circuit device and the analog test bus, and a switch for grounding the input / output pin, the input / output pin and the main analog circuit are connected or An inspection device characterized in that two or more switches to be released are installed in parallel. 【請求項２】 前記入出力ピンと前記主アナログ回路を
接続あるいは開放する前記スイッチとして、Ｐ形トラン
ジスタスイッチとＮ形トランジスタスイッチを同数、並
列に接続することを特徴とする請求項１記載の検査装
置。2. The inspection apparatus according to claim 1, wherein as the switches for connecting or disconnecting the input / output pins and the main analog circuit, the same number of P-type transistor switches and N-type transistor switches are connected in parallel. .