JPH09214464A - Synchronism detection device for orthogonal frequency division multiplex receiver - Google Patents
Synchronism detection device for orthogonal frequency division multiplex receiverInfo
- Publication number
- JPH09214464A JPH09214464A JP8017451A JP1745196A JPH09214464A JP H09214464 A JPH09214464 A JP H09214464A JP 8017451 A JP8017451 A JP 8017451A JP 1745196 A JP1745196 A JP 1745196A JP H09214464 A JPH09214464 A JP H09214464A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal
- detection
- detection signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、直交周波数分割多
重（ＯＦＤＭ）受信機に関し、特にマルチパスフェージ
ング時の誤同期を防止できる同期検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an Orthogonal Frequency Division Multiplexing (OFDM) receiver, and more particularly to a synchronization detecting device capable of preventing false synchronization during multipath fading.
【０００２】[0002]
【従来の技術】図４は、直交周波数分割多重受信機で受
信されるフレーム構成を説明する図である。本図に示す
ように、ベースバンドデータは、フレームに分割され、
各フレームはある決められた数のシンボルからなり、そ
ぞれぞれのシンボルは一定の周波数間隔を有する非常に
多くの直交キャリア波で構成されるものである。2. Description of the Related Art FIG. 4 is a diagram for explaining a frame structure received by an orthogonal frequency division multiplexing receiver. As shown in this figure, the baseband data is divided into frames,
Each frame is composed of a certain number of symbols, and each symbol is composed of a large number of orthogonal carrier waves having a constant frequency interval.
【０００３】シンボルは、送信時にＩＦＦＴ（逆高速フ
ーリエ変換）変調が行われ、受信時にＦＦＴ（高速フー
リエ変換）復調が行われて、ディジタルデータを得るこ
とができる。フレーム間には設けられたヌルシンボル
（信号が何もない）は同期信号として使用される。図５
はフレームの先頭（同期信号の位置）を説明する図であ
る。本図（ａ）に示す受信信号を、本図（ｂ）に示す包
絡線に細かくサンプルし、ヌルシンボルの信号の立ち上
がり時をフレームの先頭（同期信号の位置）として、同
期引き込みが行われていた。The symbols are subjected to IFFT (Inverse Fast Fourier Transform) modulation at the time of transmission and FFT (Fast Fourier Transform) demodulation at the time of reception to obtain digital data. A null symbol (with no signal) provided between frames is used as a synchronization signal. FIG.
FIG. 4 is a diagram for explaining the beginning of a frame (position of a synchronization signal). The received signal shown in this figure (a) is finely sampled in the envelope shown in this figure (b), and the synchronization pull-in is performed with the rising edge of the null symbol signal as the beginning of the frame (the position of the synchronization signal). It was
【０００４】[0004]
【発明が解決しようとする課題】図６はマルチパスフェ
ージング発生時のフレームの先頭（同期信号の位置）を
説明する図である。本図（ａ）に示すように、しかしな
がら、上記同期引き込みまでの処理に時間がかかり、マ
ルチパスフェージングで信号の振幅が変化したとき、本
図（ｂ）に示すように、誤同期するという問題がある。FIG. 6 is a diagram for explaining the beginning of the frame (position of the sync signal) when multipath fading occurs. However, as shown in this figure (a), however, the process until the above-mentioned synchronization pull-in takes time, and when the amplitude of the signal changes due to multipath fading, as shown in this figure (b), the problem of erroneous synchronization occurs. There is.
【０００５】したがって、本発明は、上記問題点に鑑
み、マルチパスフェージングに対して誤同期を防止でき
る直交周波数分割多重受信機の同期検出装置を提供する
ことを目的とする。Therefore, in view of the above problems, it is an object of the present invention to provide a synchronism detection apparatus for an orthogonal frequency division multiplex receiver capable of preventing erroneous synchronism against multipath fading.
【０００６】[0006]
【課題を解決するための手段】本発明は、前記問題点を
解決するために、次の構成を有する直交周波数分割多重
受信機の同期検出装置を提供する。すなわち、直交周波
数分割多重信号を受信し一定長のフレーム間のヌルシン
ボルから検出される同期信号を基に復調を行う受信機の
同期検出装置に、前記受信信号の包絡線検波を行って前
記ヌルシンボルを検出する包絡線検波器と、検出された
ヌルシンボルの信号波形を矩形波に整形するコンパレー
タと、前記矩形波のエッジを検出して同期信号として用
いるためのエッジ検出器と、前記検出エッジから前記フ
レーム長毎に、同期信号として用いるためのパルス信号
と一定幅ゲート信号を出力するゲート信号発生器と、前
記エッジ検出器から検出エッジを及び前記ゲート信号発
生器から一定幅ゲート信号を入力して、ゲート幅内に検
出エッジが入力されれば、同期検出信号を出力し、検出
エッジが入力されなければ同期不検出信号を出力する同
期検出部と、前記同期不検出信号により同期信号を前記
検出エッジから前記パルス信号に切り換えて復調を行わ
せるためのスイッチ部とが設けられる。この手段によ
り、マルチパスフェージングによる誤同期を少なくで
き、フレーム周期毎の処理のため演算負荷が軽減でき
る。In order to solve the above problems, the present invention provides a synchronism detecting apparatus for an orthogonal frequency division multiplexing receiver having the following configuration. That is, the synchronization detection device of the receiver that receives the orthogonal frequency division multiplex signal and demodulates based on the synchronization signal detected from the null symbol between the frames of the fixed length is subjected to envelope detection of the received signal to perform the null detection. An envelope detector that detects a symbol, a comparator that shapes the signal waveform of the detected null symbol into a rectangular wave, an edge detector that detects an edge of the rectangular wave and uses it as a synchronization signal, and the detected edge From each of the frame lengths, a gate signal generator that outputs a pulse signal to be used as a synchronization signal and a constant width gate signal, a detection edge from the edge detector, and a constant width gate signal from the gate signal generator are input. Then, if a detection edge is input within the gate width, a sync detection signal is output, and if no detection edge is input, a sync non-detection signal is output. A period detecting section, the synchronization and switching section for causing the demodulating a synchronization signal is switched to the pulse signal from the detection edge by non-detection signal is provided. By this means, erroneous synchronization due to multipath fading can be reduced, and the processing load for each frame cycle can be reduced.
【０００７】さらに、前記同期検出信号及び前記同期不
検出信号を入力するゲート幅制御部を設け、該ゲート幅
制御部は、前記同期検出信号が入力されると毎に前記一
定幅ゲート信号のゲート幅を狭くし、又は前記同期不検
出信号を入力する毎に前記一定幅ゲート信号のゲート幅
を広くする。この手段により、マルチパスフェージング
発生の場合にはゲート幅を広くするので、同期信号の精
度が高くなる。Further, a gate width control unit for inputting the synchronization detection signal and the synchronization non-detection signal is provided, and the gate width control unit gates the constant width gate signal every time the synchronization detection signal is input. The width is narrowed or the gate width of the constant width gate signal is widened every time the synchronization non-detection signal is input. By this means, the gate width is widened in the case of occurrence of multipath fading, so that the accuracy of the synchronization signal is increased.
【０００８】さらに、前記同期検出信号及び前記同期不
検出信号を入力する後方保護カウンタ及び前方保護カウ
ンタを設け、前記後方保護カウンタは前記同期検出信号
が連続して入力するときに同期引き込みができたと判断
して復調の動作を開始し、又は前記前方保護カウンタは
前記同期不検出信号が連続して入力するときに同期がは
ずれたと判断して復調の動作を停止する。この手段によ
り、同期状態にあるときに、同期不検出でもすぐに同期
はずれと判断せず、また、非同期状態にあるとき、同期
検出でもすぐ同期状態と判断せず、安定した復調の動
作、非動作を行う。Further, a rear protection counter and a front protection counter for inputting the synchronization detection signal and the non-synchronization detection signal are provided, and the rear protection counter is able to pull in synchronization when the synchronization detection signal is continuously input. If the judgment is made, the demodulation operation is started, or the forward protection counter judges that the synchronization is lost when the synchronization non-detection signal is continuously input and stops the demodulation operation. By this means, in the synchronous state, even if the synchronization is not detected, it is not immediately judged that the synchronization is lost, and when it is in the asynchronous state, the synchronous detection is not immediately judged to be the synchronous state, and stable demodulation operation, Take action.
【０００９】さらに、前記同期検出信号及び前記同期不
検出信号を入力する後方保護カウンタ及び前方保護カウ
ンタを設け、前記後方保護カウンタは前記同期検出信号
が連続して入力するときに同期引き込みができたと判断
して前記ゲート幅制御部の動作を開始し、又は前記前方
保護カウンタは前記同期不検出信号が連続して入力する
ときに同期がはずれたと判断して前記ゲート幅制御部の
動作を停止する。この手段により、前記と同様に、安定
したゲート幅幅部の動作、非動作を行う。Further, a rear protection counter and a front protection counter for inputting the synchronization detection signal and the non-synchronization detection signal are provided, and the rear protection counter is able to pull in synchronization when the synchronization detection signal is continuously input. And starts the operation of the gate width control unit, or stops the operation of the gate width control unit when the front protection counter determines that the synchronization is lost when the synchronization non-detection signal is continuously input. . By this means, a stable operation and non-operation of the gate width portion is performed in the same manner as described above.
【００１０】[0010]
【発明の実施の形態】以下本発明の実施の形態について
図面を参照して説明する。図１は本発明に係る直交周波
数分割多重受信機の同期検出装置を示す図である。本図
に示すように、直交周波数分割多重受信機は、受信信号
を入力するゲインコントロールアンプ（ＧＣＡ）１と、
これに接続される受信用の帯域通過フィルタ（ＢＰＦ）
２と、これに接続されてゲインコントローラアンプ１に
ゲインをフィードバックする自動ゲインコントローラ３
（ＡＧＣ）と、これに接続されＦＦＴ復調等を行う復調
器４と、前記自動ゲインコントローラ３の出力を処理し
て前記復調器４に復調開始させ、かつ同期信号を与える
同期検出装置２０を有する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a synchronization detecting apparatus of an orthogonal frequency division multiplexing receiver according to the present invention. As shown in the figure, the orthogonal frequency division multiplexing receiver includes a gain control amplifier (GCA) 1 for inputting a received signal,
Bandpass filter (BPF) for reception connected to this
2 and an automatic gain controller 3 that is connected to this and feeds back the gain to the gain controller amplifier 1.
(AGC), a demodulator 4 connected thereto for performing FFT demodulation and the like, and a synchronization detection device 20 for processing the output of the automatic gain controller 3 to cause the demodulator 4 to start demodulation and for giving a synchronization signal. .
【００１１】図２は同期検出装置２０においてフレーム
先頭（同期信号の位置）の検出を説明する図である。同
期検出装置２０における包絡線検波器５は、図２示すよ
うに、自動ゲインコントローラ３で振幅が一定に保たれ
た信号の包絡線の検波を行う。次に、コンパレータ６
は、包絡線の検波が行われた信号を閾値と比較されてデ
ィジタル値に変換される。前記閾値は自動ゲインコント
ローラ３の希望信号レベルから決定される。エッジ検出
器７はコンパレータ６の出力の立ち上がり、つまりフレ
ーム先頭（同期信号の位置）を検出する。FIG. 2 is a diagram for explaining the detection of the frame head (the position of the sync signal) in the sync detection device 20. As shown in FIG. 2, the envelope detector 5 in the synchronization detection device 20 detects the envelope of the signal whose amplitude is kept constant by the automatic gain controller 3. Next, the comparator 6
Is converted into a digital value by comparing the signal whose envelope has been detected with a threshold value. The threshold value is determined from the desired signal level of the automatic gain controller 3. The edge detector 7 detects the rising edge of the output of the comparator 6, that is, the head of the frame (the position of the synchronization signal).
【００１２】図３はゲート信号発生器の出力信号を説明
する図である。次に、同期検出装置２０におけるゲート
信号発生器８は、図３に示すように、検出エッジから時
間ＴF 毎にパルス信号と一定幅２Δのゲート信号を出力
する。ここでＴF はフレーム先頭の周期で既知である。
したがて、時間ＴF ±Δ内にエッジが検出されれば、そ
の位置がフレーム先頭（同期信号の位置）である可能性
が高い。このため、誤同期を少なくできる。FIG. 3 is a diagram for explaining the output signal of the gate signal generator. Next, as shown in FIG. 3, the gate signal generator 8 in the synchronization detecting device 20 outputs a pulse signal and a gate signal of a constant width 2Δ every time TF from the detection edge. Here, TF is known at the cycle at the beginning of the frame.
Therefore, if an edge is detected within the time TF ± Δ, there is a high possibility that the position is the head of the frame (position of the synchronization signal). Therefore, false synchronization can be reduced.
【００１３】同期検出部９はエッジ検出器７及びゲート
信号発生器８に接続されゲート期間内にエッジが検出さ
れれば、同期検出信号を出力し、ゲート期間内にエッジ
が検出されなければ、同期不検出信号を出力する。スイ
ッチ１０は、エッジ検出器７の出力及びゲート信号発生
器８のパルス信号出力を、択一的に選択するもので、同
期検出部９の同期不検出信号により、エッジ検出器の出
力をゲート信号発生器８のパルス信号出力に切り換え
て、フレーム先頭（同期信号の位置）として復調器４へ
出力する。つまり、同期が引き込まれた状態ではエッジ
検出器７から同期信号（フレーム先頭信号）が与えら
れ、同期不検出信号の発生によりゲート信号発生器８の
パルス信号が同期信号となる。The sync detector 9 is connected to the edge detector 7 and the gate signal generator 8 and outputs a sync detection signal if an edge is detected within the gate period, and if no edge is detected within the gate period. Outputs the synchronization non-detection signal. The switch 10 selectively selects the output of the edge detector 7 and the pulse signal output of the gate signal generator 8, and outputs the output of the edge detector as a gate signal according to the synchronization non-detection signal of the synchronization detector 9. The pulse signal output of the generator 8 is switched to and output to the demodulator 4 as the frame head (position of the synchronization signal). That is, in the state where the synchronization is pulled in, the edge detector 7 gives the synchronization signal (frame head signal), and the pulse signal of the gate signal generator 8 becomes the synchronization signal due to the generation of the synchronization non-detection signal.
【００１４】ゲート幅制御部１１は同期検出部９の同期
検出信号及び同期不検出信号とを入力して、同期検出信
号を入力する毎にゲート信号発生器のゲート幅を狭く
し、逆に同期不検出信号を入力する毎にゲート幅を広く
する。このようにゲート幅を制御することにより、同期
信号の精度を高めることが可能になる。後方保護カウン
タ１２は、その保護段数をｍ段として、同期検出部の同
期検出信号及び同期不検出信号を入力して、同期検出信
号の入力をカウントし、ｍ回連続して同期検出信号を入
力すれば正しく同期引き込みできたと判断する。ただ
し、１回でも同期不検出信号を入力すると始めから同期
検出信号の入力カウントをやり直す。すなわち、同期が
はずれた状態で同期検出信号を検出してもすぐに同期状
態とはせずに、同期検出信号の入力回数がが保護段数を
越えた場合に同期状態と判断するためである。The gate width control unit 11 inputs the synchronization detection signal and the synchronization non-detection signal of the synchronization detection unit 9 and narrows the gate width of the gate signal generator each time the synchronization detection signal is input, and vice versa. The gate width is increased each time a non-detection signal is input. By controlling the gate width in this way, it is possible to improve the accuracy of the synchronization signal. The backward protection counter 12 inputs the synchronization detection signal and the synchronization non-detection signal of the synchronization detection unit, sets the number of the protection stages to m, counts the input of the synchronization detection signal, and inputs the synchronization detection signal continuously m times. If so, it is determined that the synchronization pull-in was successful. However, if the synchronization non-detection signal is input even once, the input count of the synchronization detection signal is restarted from the beginning. That is, even if the synchronization detection signal is detected out of synchronization, the synchronization state is not immediately established, but the synchronization state is determined when the number of times the synchronization detection signal is input exceeds the number of protection stages.
【００１５】前方保護カウンタ１３は、その保護段数を
ｎ段として、同期不検出信号及び同期検出部を入力し
て、同期不検出信号の入力をカウントし、ｎ回連続して
同期不検出信号を入力すれば、同期がはずれたと判断す
る。ただし、１回でも同期検出信号を入力すると始めか
らやり直す。すなわち、同期状態にあるときに同期不検
出信号を検出しても同期はずれとはせず、同期不検出信
号の入力回数が保護段数を越えた場合に同期はずれと判
断するためである。The front protection counter 13 inputs the synchronization non-detection signal and the synchronization detection section with the number of protection stages as n stages, counts the input of the synchronization non-detection signal, and outputs the synchronization non-detection signal continuously n times. If input, it is judged that the synchronization is lost. However, if the synchronization detection signal is input even once, the process is restarted from the beginning. That is, even if the synchronization non-detection signal is detected in the synchronization state, the synchronization is not lost, and the synchronization is determined to be lost when the number of times the synchronization non-detection signal is input exceeds the number of protection stages.
【００１６】後方保護カウンタ１０及び前方保護カウン
タ１１により、フレームの先頭が安定に検出される。セ
ット・リセット−フリップフロップ（ＳＲ−ＦＦ）１４
は後方保護カウンタ１２及び前方カウンタ１３に接続さ
れ、その出力信号を復調開始許可信号として前記復調器
４に出力する。すなわち、セット・リセット−フリップ
フロップ１４へのリセット（Ｒ）の入力信号により同期
が引き込まれた状態になって復調器４は動作を開始し、
セット（Ｓ）の入力信号で復調器４は動作を停止する。
したがて、安定にフレームの先頭が検出されたときだ
け、復調が開始される。また、セット・リセット−フリ
ップフロップ１２の出力信号で、ゲート制御部１１の動
作を開始させるようにしてもよい。したがって、安定に
フレームの先頭が検出されたときだけ、ゲート幅の制御
が行われる。The rear protection counter 10 and the front protection counter 11 stably detect the beginning of the frame. Set / Reset-Flip-Flop (SR-FF) 14
Is connected to the rear protection counter 12 and the front counter 13 and outputs its output signal to the demodulator 4 as a demodulation start permission signal. That is, the demodulator 4 starts its operation in the state where the synchronization is pulled in by the reset (R) input signal to the set / reset-flip-flop 14.
The demodulator 4 stops operating with the input signal of set (S).
Therefore, the demodulation is started only when the head of the frame is stably detected. Further, the operation of the gate controller 11 may be started by the output signal of the set / reset-flip-flop 12. Therefore, the gate width is controlled only when the head of the frame is stably detected.
【００１７】本発明によれば、同期の引き込みの判断が
フレーム周期毎の動作のため、演算負荷が軽減され、マ
ルチパスフェージングによる誤同期が少なくなり、同期
の精度が向上に、常に安定した動作が得られる。According to the present invention, since the judgment of pulling in the synchronization is made for each frame cycle, the calculation load is reduced, the false synchronization due to multipath fading is reduced, the accuracy of the synchronization is improved, and the operation is always stable. Is obtained.
【図１】本発明に係る直交周波数分割多重受信機の同期
検出装置を示す図である。FIG. 1 is a diagram showing a synchronization detection apparatus for an orthogonal frequency division multiplexing receiver according to the present invention.
【図２】同期検出装置２０においてフレーム先頭（同期
信号の位置）の検出を説明する図である。FIG. 2 is a diagram for explaining detection of a frame head (position of a synchronization signal) in the synchronization detection device 20.
【図３】ゲート信号発生器の出力信号を説明する図であ
る。FIG. 3 is a diagram illustrating an output signal of a gate signal generator.
【図４】直交周波数分割多重受信機で受信されるフレー
ム構成を説明する図である。FIG. 4 is a diagram illustrating a frame structure received by an orthogonal frequency division multiplexing receiver.
【図５】フレームの先頭（同期信号の位置）を説明する
図である。FIG. 5 is a diagram illustrating a head of a frame (position of a synchronization signal).
【図６】マルチパスフェージング発生時のフレームの先
頭（同期信号の位置）を説明する図である。FIG. 6 is a diagram illustrating the beginning of a frame (position of a synchronization signal) when multipath fading occurs.
４…復調器 ５…包絡線検波器 ６…コンパレータ ７…エッジ検出器 ８…ゲート信号発生器 ９…同期検出部 １０…スイッチ部 １１…ゲート幅制御部 １２…後方保護カウンタ １３…前方保護カウンタ １４…セット・リセットフリップフロップ 4 ... Demodulator 5 ... Envelope detector 6 ... Comparator 7 ... Edge detector 8 ... Gate signal generator 9 ... Synchronization detection unit 10 ... Switch unit 11 ... Gate width control unit 12 ... Back protection counter 13 ... Front protection counter 14 … Set / reset flip-flops
Claims (4)
のフレーム間のヌルシンボルから検出される同期信号を
基に復調を行う受信機の同期検出装置において、 前記受信信号の包絡線検波を行って前記ヌルシンボルを
検出する包絡線検波器と、 検出されたヌルシンボルの信号波形を矩形波に整形する
コンパレータと、 前記矩形波のエッジを検出して同期信号として用いるた
めのエッジ検出器と、 前記検出エッジから前記フレーム長毎に、同期信号とし
て用いるためのパルス信号と一定幅ゲート信号を出力す
るゲート信号発生器と、 前記エッジ検出器から検出エッジを及び前記ゲート信号
発生器から一定幅ゲート信号を入力して、ゲート幅内に
検出エッジが入力されれば、同期検出信号を出力し、検
出エッジが入力されなければ同期不検出信号を出力する
同期検出部と、 前記同期不検出信号により同期信号を前記検出エッジか
ら前記パルス信号に切り換えて復調を行わせるためのス
イッチ部とを備えることを特徴とする直交周波数分割多
重受信機の同期検出装置。1. A synchronization detection device for a receiver, which receives an orthogonal frequency division multiplexed signal and demodulates it based on a synchronization signal detected from null symbols between frames of a fixed length, wherein envelope detection of the received signal is performed. An envelope detector that detects the null symbol, a comparator that shapes the signal waveform of the detected null symbol into a rectangular wave, and an edge detector that detects the edge of the rectangular wave and uses it as a synchronization signal, A gate signal generator that outputs a pulse signal and a constant width gate signal to be used as a synchronization signal for each frame length from the detection edge, a detection edge from the edge detector, and a constant width gate from the gate signal generator. When a signal is input and a detection edge is input within the gate width, a sync detection signal is output, and when a detection edge is not input, a sync non-detection signal is output. Of the orthogonal frequency division multiplex receiver, comprising: a synchronization detection unit for outputting the synchronization signal; and a switch unit for switching the synchronization signal from the detection edge to the pulse signal for demodulation by the synchronization non-detection signal. Sync detector.
不検出信号を入力するゲート幅制御部を設け、該ゲート
幅制御部は、前記同期検出信号が入力されると毎に前記
一定幅ゲート信号のゲート幅を狭くし、又は前記同期不
検出信号を入力する毎に前記一定幅ゲート信号のゲート
幅を広くすることを特徴とする、請求項１に記載の直交
周波数分割多重受信機の同期検出装置。2. A gate width control unit for inputting the synchronization detection signal and the synchronization non-detection signal is provided, and the gate width control unit receives the synchronization width detection signal every time the synchronization detection signal is input. 2. The synchronization detection of the orthogonal frequency division multiplexing receiver according to claim 1, wherein the gate width of the constant width gate signal is widened every time the synchronization non-detection signal is input. apparatus.
不検出信号を入力する後方保護カウンタ及び前方保護カ
ウンタを設け、前記後方保護カウンタは前記同期検出信
号が連続して入力するときに同期引き込みができたと判
断して復調の動作を開始し、又は前記前方保護カウンタ
は前記同期不検出信号が連続して入力するときに同期が
はずれたと判断して復調の動作を停止することを特徴と
する、請求項１に記載の直交周波数分割多重受信機の同
期検出装置。3. A rear protection counter and a front protection counter for inputting the synchronization detection signal and the non-synchronization detection signal are provided, and the rear protection counter is configured to prevent synchronization pull-in when the synchronization detection signal is continuously input. Characterized by starting the demodulation operation when it is determined to be possible, or stopping the demodulation operation when the front protection counter determines that the synchronization is lost when the synchronization non-detection signal is continuously input. The synchronization detection apparatus for an orthogonal frequency division multiplex receiver according to claim 1.
不検出信号を入力する後方保護カウンタ及び前方保護カ
ウンタを設け、前記後方保護カウンタは前記同期検出信
号が連続して入力するときに同期引き込みができたと判
断して前記ゲート幅制御部の動作を開始し、又は前記前
方保護カウンタは前記同期不検出信号が連続して入力す
るときに同期がはずれたと判断して前記ゲート幅制御部
の動作を停止することを特徴とする、請求項１に記載の
直交周波数分割多重受信機の同期検出装置。4. A rear protection counter and a front protection counter for inputting the synchronization detection signal and the non-synchronization detection signal are provided, and the rear protection counter is configured to prevent synchronization pull-in when the synchronization detection signal is continuously input. If it is determined that the gate width control unit is started, the operation of the gate width control unit is started or the front protection counter determines that the synchronization is lost when the synchronization non-detection signal is continuously input, and the operation of the gate width control unit is stopped. The synchronization detection apparatus for an orthogonal frequency division multiplex receiver according to claim 1, wherein the synchronization detection apparatus is stopped.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8017451A JPH09214464A (en) | 1996-02-02 | 1996-02-02 | Synchronism detection device for orthogonal frequency division multiplex receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8017451A JPH09214464A (en) | 1996-02-02 | 1996-02-02 | Synchronism detection device for orthogonal frequency division multiplex receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09214464A true JPH09214464A (en) | 1997-08-15 |
Family
ID=11944395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8017451A Withdrawn JPH09214464A (en) | 1996-02-02 | 1996-02-02 | Synchronism detection device for orthogonal frequency division multiplex receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09214464A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003032544A1 (en) * | 2001-10-04 | 2003-04-17 | Sharp Kabushiki Kaisha | Ofdm demodulation circuit and ofdm reception apparatus using the same |
| US6993084B1 (en) | 1998-04-14 | 2006-01-31 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Coarse frequency synchronisation in multicarrier systems |
| JP2014222838A (en) * | 2013-05-14 | 2014-11-27 | 株式会社日立国際電気 | Synchronization method and synchronization device |
-
1996
- 1996-02-02 JP JP8017451A patent/JPH09214464A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6993084B1 (en) | 1998-04-14 | 2006-01-31 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Coarse frequency synchronisation in multicarrier systems |
| WO2003032544A1 (en) * | 2001-10-04 | 2003-04-17 | Sharp Kabushiki Kaisha | Ofdm demodulation circuit and ofdm reception apparatus using the same |
| US7519121B2 (en) | 2001-10-04 | 2009-04-14 | Sharp Kabushiki Kaisha | OFDM demodulation circuit and OFDM reception apparatus using the same |
| JP2014222838A (en) * | 2013-05-14 | 2014-11-27 | 株式会社日立国際電気 | Synchronization method and synchronization device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636145B2 (en) | Demodulation timing generation circuit and demodulation device | |
| JP3568180B2 (en) | Data transmission equipment | |
| US20060093078A1 (en) | Preamble aided synchronization | |
| WO1999027671A1 (en) | Orthogonal frequency division multiplexing receiver where fft window position recovery interlocks with sampling clock adjustment and method thereof | |
| US20040247044A1 (en) | Ofdm demodulation circuit and ofdm reception apparatus using the same | |
| EP1276289B1 (en) | OFDM receiving system for performing system timing synchronization using guard interval and method for the same | |
| JP2006238367A (en) | Demodulation timing generation circuit and demodulator | |
| KR100191326B1 (en) | Apparatus for detecting frame sync. using guard interval | |
| KR20010042707A (en) | Coarse frequency synchronization in multicarrier systems | |
| JP2879034B1 (en) | OFDM receiver | |
| JP2001308762A (en) | Receiver for digital broadcasting | |
| JPH09214464A (en) | Synchronism detection device for orthogonal frequency division multiplex receiver | |
| WO2001017150A1 (en) | Synchronizing pulse generating method and method of receiving ofdm signal | |
| JP2006174218A (en) | Ofdm reception apparatus and ofdm reception method | |
| JP3335933B2 (en) | OFDM demodulator | |
| JP2000332727A (en) | Ofdm receiver | |
| JP3798656B2 (en) | Orthogonal frequency division multiplexing signal receiving apparatus, receiving apparatus, orthogonal frequency division multiplexing signal receiving method and receiving method | |
| KR100720546B1 (en) | Method and Apparatus for synchronization acquisition in Digital receiver | |
| JP2001313622A (en) | Ofdm receiver | |
| JP3839292B2 (en) | OFDM signal receiver | |
| EP1387544B1 (en) | Synchronisation in multicarrier receivers | |
| JP3412558B2 (en) | Clock frequency control method and receiving device used therefor | |
| JP3768090B2 (en) | Data transmission apparatus synchronization control method | |
| JP2001156743A (en) | Communication system and its receiver | |
| JP2005102121A (en) | Receiving apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |