JPH09213210A - 電子放出素子、電子源基板および表示パネルの製造方法 - Google Patents

電子放出素子、電子源基板および表示パネルの製造方法

Info

Publication number
JPH09213210A
JPH09213210A JP4222396A JP4222396A JPH09213210A JP H09213210 A JPH09213210 A JP H09213210A JP 4222396 A JP4222396 A JP 4222396A JP 4222396 A JP4222396 A JP 4222396A JP H09213210 A JPH09213210 A JP H09213210A
Authority
JP
Japan
Prior art keywords
electron
voltage
substrate
thin film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4222396A
Other languages
English (en)
Inventor
Yoshikazu Sakano
嘉和 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4222396A priority Critical patent/JPH09213210A/ja
Publication of JPH09213210A publication Critical patent/JPH09213210A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 導電性薄膜の形状の再現性を向上し、素子特
性のばらつきのない均一な表面伝導型電子放出素子を提
供することにある。 【技術手段】 絶縁性基板1上に、一対の素子電極2,
3を形成し、その素子電極間を接続する導電性薄膜4を
形成し、その導電性薄膜に電子放出部5を形成する電子
放出素子の製造方法において、前記導電性薄膜を形成す
る際、前記素子電極を形成された前記絶縁性基板を該素
子電極の配列方向に傾けた状態で前記一対の素子電極間
に導電膜を形成する材料を含む溶液を液滴の状態で付与
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子源基板、電子
源、表示パネルおよび画像形成装置等に用いられる表面
伝導型電子放出素子の製造方法に関する。
【0002】
【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下、「FE型」と略す)、金属/絶縁層
/金属型(以下、「MIM型」と略す)や表面伝導型電
子放出素子等がある。FE型の例としてはW.P.Dy
ke&W.W.Dolan、“Field emiss
ion”、Advance in Electron
Physics、8 89(1956)あるいはC.
A.Spindt、“Physical Proper
ties of thin−film field e
mission cathodes with mol
ybdenium”、J.Appl.Phys.,47
5248(1976)等が知られている。
【0003】MIM型の例としてはC.A.Mead、
“The tunnel−emission ampl
ifier”、J.Appl.Phys.、32 64
6(1961)等が知られている。
【0004】表面伝導型電子放出素子型の例としては、
M.I.Elinson、Radio Eng.Ele
ctron Phys.、10(1965)等がある。
表面伝導型電子放出素子は、基板上に形成された小面積
の薄膜に、膜面に平行に電流を流すことにより、電子放
出が生ずる現象を利用するものである。この表面伝導型
電子放出素子としては、前記エリンソン等によるSnO
2 薄膜を用いたもの、Au薄膜によるもの[G.Dit
tmer:“Thin Solid Films”、9
317(1972)]、In23 /SnO2 薄膜に
よるもの[M.Hartwell and C.G.F
onstad:“IEEE Trans.ED Con
f.”、519(1975)]、カーボン薄膜によるも
の[荒木久他:“真空”、第26巻、第1号、22頁
(1983)]等が報告されている。
【0005】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のM.ハートウェルの素子構成を
図14に示す。同図において1は基板である。4は導電
性薄膜で、スパッタによりH型形状のパターンに形成さ
れた金属酸化物薄膜等からなり、後述の通電フォーミン
グと呼ばれる通電処理により電子放出部5が形成され
る。図中の素子電極間隔Lは0.5mm〜1mm、導電
性薄膜4の幅W’は0.1mmに設定されている。な
お、電子放出部5の位置および形状は、不確定であるの
で模式的に表わしてある。
【0006】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行なう前に導電性薄膜4に予め通
電フォーミングと呼ばれる通電処理を施して電子放出部
5を形成するのが一般的であった。即ち、通電フォーミ
ングとは前記導電性薄膜4の両端に直流電圧あるいは非
常にゆっくりとした昇電圧例えば1V/分程度を印加通
電し、導電性薄膜を局所的に破壊、変形もしくは変質せ
しめ、電気的に高抵抗な状態にした電子放出部5を形成
することである。なお、電子放出部5は導電性薄膜4の
一部に亀裂が発生しその亀裂付近から電子放出が行なわ
れる。前記通電フォーミング処理をした表面伝導型電子
放出素子は、上述導電性薄膜4に電圧を印加し、素子に
電流を流すことにより上述の電子放出部5より電子を放
出せしめるものである。
【0007】上述の表面伝導型放出素子は構造が単純で
製造も容易であることから大面積にわたり多数の素子を
配列形成できる利点がある。そこでこの特徴を生かせる
ようないろいろな応用が研究されている。例えば、荷電
ビーム源、画像表示装置等の表示装置があげられる。
【0008】図15は、本出願人による特開平2−56
822号に開示されている電子放出素子の構成を示す。
同図において、1は基板、2および3は素子電極、4は
導電性薄膜、5は電子放出部である。この電子放出素子
の製造方法としては、様々な方法があるが、例えば基板
1に一般的な真空蒸着技術や、フォトリソグラフィ技術
により素子電極2,3を形成する。次いで導電性薄膜4
は分散塗布法等によって形成する。その後、素子電極
2,3に電圧を印加し通電処理を施すことによって電子
放出部5を形成する。
【0009】
【発明が解決しようとする課題】ところで、上記従来例
による製造方法は、半導体プロセスを主とする方法で製
造するものであるために、現行の技術では大面積に電子
放出素子を形成することが困難であり、かつ特殊で高価
な製造装置を必要とし、生産コストが高いといった欠点
があった。
【0010】上記の欠点を解消するため、本出願人によ
る特願平7−289154号には、前記一対の素子電極
間に、導電膜を形成する材料の溶液を液滴の状態で付与
することによって、電子放出素子を形成するための導電
性薄膜を形成することが記載されている。
【0011】しかしながら、特願平7−289154号
に記載された製造方法によれば、一対の素子電極間に導
電膜を形成する材料の溶液を液滴の状態で付与すること
によって導電性薄膜を形成するために、前記基板や素子
電極等の液滴とのぬれ性が異なる等の理由により、基板
上に着弾した液滴の形状が異なり、導電性薄膜の形状が
素子毎に異なり、素子特性にばらつきが発生する欠点が
生じる場合があった。
【0012】そこで本発明の目的は、導電性薄膜の形状
の再現性を向上し、素子特性のばらつきのない均一な、
表面伝導型電子放出素子およびそれを有する電子源基
板、電子源、表示パネル、画像形成装置を提供すること
にある。
【0013】
【課題を解決するための手段】上記の目的を達成すべく
成された本発明は、絶縁性基板上に、一対の素子電極を
形成し、その素子電極間を接続する導電性薄膜を形成
し、その導電性薄膜に電子放出部を形成する電子放出素
子の製造方法において、前記導電性薄膜を形成する工程
は、前記素子電極を形成された前記絶縁性基板を該一対
の素子電極間に高低差ができる方向に傾けた状態で前記
一対の素子電極間に導電膜を形成する材料を含む溶液を
液滴の状態で付与する工程を含むことを特徴とする。
【0014】前記液滴の付与はインクジェット方式によ
り行なうことが好ましく、インクジェット方式の中でも
バブルジェット方式で行なうことがさらに好ましい。ま
た、前記液滴の付与工程における前記基板の傾きは、水
平面に対し、10度以上とすることが好ましい。
【0015】上記の方法を適用して絶縁基板上に配列さ
れた複数の電子放出素子を形成し、かつこれらの素子電
子放出素子間の配線および該素子への電圧印加用端子を
形成することにより本発明の電子源基板を製造すること
ができる。
【0016】さらにこの電子源基板と該基板上の電子放
出素子から放出される電子を受けて発光する発光体を一
体化し、内部を真空にすることによって本発明の表示パ
ネルを製造でき、さらにこの表示パネルと駆動回路とを
組み合わせることにより画像形成装置を製造することが
できる。
【0017】
【作用】本発明によれば、絶縁基板を傾けて素子電極間
に高低差をつけた状態で液滴を付与するため、下側の素
子電極側が厚く、上側の素子電極側が薄い分布となり、
液滴の形状の再現性がよくなる。また、形成された導電
性薄膜もその膜厚分布の再現性がよくなり、通電フォー
ミングにより電子放出部を形成する場合も、その形状お
よび位置の再現性がよい。したがって、同一基板上に複
数の電子放出素子を形成する場合も素子特性のばらつき
を極めて小さく作成することができる。
【0018】
【発明の実施の態様】以下に図面を用いて本発明を詳細
に説明する。
【0019】図1は本発明の一実施例に係る電子放出素
子の製造方法を、図2は本発明の製造方法により作成さ
れた表面伝導型電子放出素子の一実施態様を示す図であ
る。図1,2において、1は基板、2,3は素子電極、
4は導電性薄膜、5は電子放出部、6は液滴付与装置、
7は液滴である。
【0020】ここで用いられる液滴付与装置6の具体例
を挙げるならば、任意の液滴を形成できる装置であれば
どのような装置でもかまわないが、特に十数ng程度か
ら数十ng程度の範囲で制御が可能で、かつ数十ng程
度以上の微小量の液滴が容易に形成できるバブルジェッ
ト等のインクジェット方式の装置がよい。また、導電性
薄膜4を形成するための材料は、液滴が形成できる状態
であればどのような状態でもかまわないが、水、溶剤等
に以下で詳述する材料を分散、溶解した溶液、有機金属
溶液等を用いることができる。本発明の製造方法によれ
ば、素子電極2,3を形成された基板1(図1a)をに
示すように傾けて液滴7を付与する(図1b)ことによ
り、基板1上に着弾した液滴7(図1c)の形状に分布
を形成することができる(図1d)が、その場合、基板
1の傾きは、着弾した液滴7の形状に分布ができる傾き
とする必要がある。傾きは、一般的には、10度〜60
度の範囲とするのが良い。
【0021】基板1としては、石英ガラス、Na等の不
純物含有量の少ないガラス、青板ガラス、SiO2 を表
面に形成したガラス基板およびアルミナ等のセラミック
ス基板が用いられる。
【0022】素子電極2,3の材料としては一般的な導
電体が用いられ、例えばNi,Cr,Au,Mo,W,
Pt,Ti,Al,Cu,Pd等の金属あるいは合金、
Pd,Ag,Au,RuO2 ,Pd−Ag等の金属ある
いは金属酸化物とガラス等から構成される印刷導体、I
23 −SnO2 等の透明導電体、およびポリシリコ
ン等の半導体材料等から適宜選択される。
【0023】素子電極間隔Lは好ましくは数百Å〜数百
μmである。また通電フォーミング時に素子電極間に印
加する電圧は低い方が望ましく、電子放出部5を再現良
く作成することが要求されるため、より好ましい素子電
極間隔Lは数μm〜数十μmである。素子電極長さW’
は電極の抵抗値や電子放出特性から数μm〜数百μmが
好ましい。また素子電極2,3の膜厚dは、数百Å〜数
μmが好ましい。
【0024】導電性薄膜4は良好な電子放出特性を得る
ために微粒子で構成された微粒子膜からなるのが特に好
ましく、その膜厚は素子電極2,3へのステップカバレ
ージ、素子電極2,3間の抵抗値および後述する通電フ
ォーミング条件等によって、適宜設定されるが、好まし
くは数Åから数千Åで、特に好ましくは10Å〜500
Åである。そのシート抵抗値は103 ないし107 オー
ム/□である。
【0025】また導電性薄膜4を構成する材料は、P
d,Pt,Ru,Ag,Au,Ti,In,Cu,C
r,Fe,Zn,Sn,Ta,W,Pb等の金属、Pd
O,SnO2 ,In23 ,PbO,Sb23 等の酸
化物、HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB
4 ,GdB4 等の硼化物、TiC,ZrC,HfC,T
aC,SiC,WC等の炭化物、TiN,ZrN,Hf
N等の窒化物、Si,Ge等の半導体、およびカーボン
等が挙げられる。
【0026】なお、ここで述べる微粒子膜とは複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子が互いに
隣接あるいは重なり合った状態(島状も含む)の膜を指
しており、微粒子の粒径は数Åから数千Åであり、好ま
しくは10Å〜200Åである。
【0027】電子放出部5は導電性薄膜4の一部に形成
された高抵抗の亀裂であり、通電フォーミング等により
形成される。また亀裂内には数Åから数百Åの粒径の導
電性微粒子を有することもある。この導電性微粒子は導
電性薄膜4を構成する物質の少なくとも一部の元素を含
んでいる。また電子放出部5およびその近傍の導電性薄
膜4は炭素および炭素化合物を有することもある。
【0028】また、電子放出部5は、導電性薄膜4およ
び素子電極2,3が形成された素子に通電フォ−ミング
と呼ばれる通電処理を行って形成する。通電フォーミン
グは素子電極2,3間に不図示の電源より通電を行い、
導電性薄膜4を局所的に破壊、変形もしくは変質せし
め、構造を変化させた部位を形成させるものである。こ
の局所的に構造変化させた部位を電子放出部5と呼ぶ
(図1d)。通電フォーミングの電圧波形の例を図3に
示す。
【0029】電圧波形は特にパルス波形が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図3a)と、パルス波高値を増加させながら電圧パル
スを印加する場合(図3b)とがある。
【0030】まずパルス波高値が一定電圧とした場合
(図3a)について説明する。図3aにおけるT1およ
びT2は電圧波形のパルス幅とパルス間隔であり、T1
を1マイクロ秒〜10ミリ秒、T2を10マイクロ秒〜
100ミリ秒とし、三角波の波高値(通電フォーミング
時のピーク電圧)は表面伝導型電子放出素子の形態に応
じて適宜選択し、適当な真空度、例えば、10-5tor
r程度の真空雰囲気下で、数秒から数十分印加する。な
お、素子電極間に印加する波形は三角波に限定すること
はなく、矩形波など所望の波形を用いても良い。
【0031】次にパルス波高値を増加させる場合(図3
b)について説明する。図3bにおけるT1およびT2
は、図3aと同様であり、三角波の波高値(通電フォー
ミング時のピーク電圧)は、例えば0.1Vステップ程
度づつ増加させ適当な真空雰囲気下で印加する。
【0032】なお、これらの通電フォーミング処理は、
パルス印加後のパルス休止期に、導電性薄膜4を局所的
に破壊、変形しない程度の電圧、例えば0.1V程度の
電圧で素子電流を測定して抵抗値を求め、それが例えば
1Mオーム以上の抵抗を示した時に通電フォーミング終
了とする。
【0033】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば10-4〜10-5torr程度の真空度で、
通電フォーミング同様、パルス波高値が一定の電圧パル
スを繰り返し印加する処理のことであり、真空中に存在
する有機物質に起因する炭素および炭素化合物を導電薄
膜上に堆積させ素子電流If、放出電流Ieを著しく変
化させる処理である。活性化工程は素子電流Ifと放出
電流Ieを測定しながら、例えば放出電流Ieが飽和し
た時点で終了する。また印加する電圧パルスは動作駆動
電圧で行うことが好ましい。
【0034】なお、ここで炭素および炭素化合物とはグ
ラファイト(単、多結晶双方を指す)、非晶質カーボン
(非晶質カーボンと多結晶グラファイトの混合物を指
す)であり、その膜厚は500Å以下が好ましく、より
好ましくは300Å以下である。
【0035】こうして作成した電子放出素子をフォーミ
ング工程および活性化工程における真空度よりも高い真
空度の雰囲気下に置いて動作駆動させるのが良い。また
更に高い真空度の雰囲気下で、80℃〜150℃の加熱
後動作駆動させることが望ましい。
【0036】なお、フォーミング工程および活性化処理
した真空度より高い真空度とは、例えば約10-6以上の
真空度であり、より好ましくは超高真空系であり、新た
に炭素および炭素化合物が導電性薄膜上にほとんど堆積
しない真空度である。こうすることによって素子電流I
f、放出電流Ieを安定化させることが可能になる。
【0037】図4は電子放出特性を測定するための測定
評価装置の概略構成図である。図4において、41は電
子放出素子に素子電圧Vfを印加するための電源、42
は素子電極2,3間の導電性薄膜4を流れる素子電流1
fを測定するための電流計、43は素子の電子放出部よ
り放出される放出電流1eを測定するためのアノード電
極、44はアノード電極43に電圧を印加するための高
圧電源、45は素子の電子放出部5より放出される放出
電流1eを測定するための電流計、46は真空装置、4
7は排気ポンプである。
【0038】次に本発明の画像形成装置について述べ
る。画像形成装置に用いられる電子源基板は複数の表面
伝導型電子放出素子を基板上に配列することにより形成
される。表面伝導型電子放出素子の配列の方式には表面
伝導型電子放出素子を並列に配置し、個々の素子の両端
を配線で接続するはしご型配置(以下はしご型配置電子
源基板と呼ぶ)や、表面伝導型電子放出素子の一対の素
子電極にそれぞれX方向配線、Y方向配線を接続した単
純マトリクス配置(以下マトリクス型配置電子源基板と
呼ぶ)が挙げられる。なお、はしご型配置電子源基板を
有する画像形成装置には電子放出素子からの電子の飛翔
を制御する電極である制御電極(グリッド電極)を必要
とする。
【0039】以下この原理に基づき構成した電子源の構
成について、図5を用いて説明する。51は電子源基
板、52はX方向配線、53はY方向配線、54は表面
伝導型電子放出素子、55は結線である。
【0040】同図において電子源基板51に用いる基板
は前述したガラス基板等であり、用途に応じて形状が適
宜設定される。m本のX方向配線52は、DX1,DX
2,・・・・・・DXmからなり、Y方向配線53はDY1,
DY2,・・・・・・DYnのn本の配線よりなる。また多数
の表面伝導型素子にほぼ均等な電圧が供給されるように
材料、膜厚、配線幅が適宜設定される。これらm本のX
方向配線52とn本のY方向配線53間は不図示の層間
絶縁層により電気的に分離されてマトリックス配線を構
成する(m,nは共に正の整数)。
【0041】不図示の層間絶縁層はX方向配線52を形
成した電子源基板51の全面あるいは一部に所望の領域
に形成される。X方向配線52とY方向配線53はそれ
ぞれ外部端子として引き出される。さらに表面伝導型電
子放出素子54の素子電極(不図示)がm本のX方向配
線52とn本のY方向配線53と結線55によって電気
的に接続されている。表面伝導型電子放出素子54は基
板あるいは不図示の層間絶縁層上のどちらに形成しても
よい。
【0042】また詳しくは後述するが前記X方向配線5
2にはX方向に配列する表面伝導型電子放出素子54の
行を入力信号に応じて走査するための走査信号を印加す
るための不図示の走査信号発生手段と電気的に接続され
ている。
【0043】一方、Y方向配線53は、Y方向に配列す
る表面伝導型放出素子54の列の各列を入力信号に応じ
て変調するための変調信号を印加するための不図示の変
調信号発生手段と電気的に接続されている。さらに表面
伝導型電子放出素子54の各素子に印加される駆動電圧
は当該素子に印加される走査信号と変調信号の差電圧と
して供給されるものである。上記構成において、単純な
マトリクス配線だけで個別の素子を選択して独立に駆動
可能になる。
【0044】次に、以上のようにして作成した単純マト
リクス配置の電子源を用いた画像形成装置について、図
6、図7および図8を用いて説明する。図6は画像形成
装置を構成する表示パネルの基本構成図であり、図7は
蛍光膜を示す。図8はNTSC方式のテレビ信号に応じ
て表示をするための駆動回路のブロック図を示し、その
駆動回路を含む画像形成装置を表す。
【0045】図6において、51は電子放出素子を基板
上に作成した電子源基板、61は電子源基板51を固定
したリアプレート、66はガラス基板63の内面に蛍光
膜64とメタルバック65等が形成されたフェースプレ
ート、62は支持枠であり、これら部材によって外囲器
68が構成される。69は高圧端子である。
【0046】54は図5の表面伝導型電子放出素子であ
り、52,53は電子放出素子54の一対の素子電極と
接続されたX方向配線およびY方向配線である。5は図
1の電子放出部に相当する。
【0047】外囲器68は、上述の如くフェースプレー
ト66、支持枠62、リアプレート61で構成したが、
リアプレート61は主に電子源基板51の強度を補強す
る目的で設けられるため、電子源基板51自体で十分な
強度を持つ場合は別体のリアプレート61は不要であ
り、電子源基板51に直接支持枠62を構成し、フェー
スプレート66、支持枠62、電子源基板51にて外囲
器68を構成しても良い。
【0048】図7中、72は蛍光体である。蛍光膜64
(図6)は、モノクロームの場合は蛍光体72のみから
なるが、カラーの蛍光膜の場合は蛍光体72の配列によ
ってブラックストライプあるいはブラックマトリクスな
どと呼ばれる黒色導電材71と蛍光体72とで構成され
る。ブラックストライプ、ブラックマトリクスが設けら
れる目的はカラー表示の場合、必要となる三原色の各蛍
光体72間の塗り分け部を黒くすることで混色等を目立
たなくすることと、蛍光膜64における外光反射による
コントラストの低下を抑制することである。ブラックス
トライプの材料としては、通常良く用いられている黒鉛
を主成分とする材料だけでなく、導電性があり、光の透
過および反射が少ない材料であればこれに限るものでは
ない。ガラス基板63(図6)に蛍光体を塗布する方法
はモノクローム、カラーによらず沈澱法や印刷法が用い
られる。
【0049】また蛍光膜64(図6)の内面側には通常
メタルバック65(図6)が設けられる。メタルバック
の目的は蛍光体の発光のうち内面側への光をフェースプ
レート66側へ鏡面反射することにより輝度を向上する
こと、電子ビーム加速電圧を印加するための電極として
作用すること、外囲器内で発生した負イオンの衝突によ
るダメージからの蛍光体の保護等である。メタルバック
は蛍光膜作成後、蛍光膜の内面側表面の平滑化処理(通
常フィルミングと呼ばれる)を行い、その後A1を真空
蒸着等で堆積することで作成できる。 フェースプレー
ト66には、更に蛍光膜64の導電性を高めるため蛍光
膜64の外面側に透明電極(不図示)を設けてもよい。
前述の封着を行う際、カラーの場合は各色蛍光体と電子
放出素子とを対応させなくてはならず十分な位置合わせ
を行う必要がある。
【0050】外囲器68は不図示の排気管を通じ、10
-7torr程度の真空度にされ、封止が行なわれる。ま
た外囲器68の封止後の真空度を維持するためにゲッタ
ー処理を行う場合もある。これは外囲器68の封止を行
う直前あるいは封止後に抵抗加熱あるいは高周波加熱等
の加熱法により、外囲器68内の所定の位置(不図示)
に配置されたゲッターを加熱し、蒸着膜を形成する処理
である。ゲッターは通常Ba等が主成分であり、該蒸着
膜の吸着作用により、例えば1×10-5torr〜1×
10-7torrの真空度を維持するものである。なお、
表面伝導型電子放出素子のフォーミング以降の工程は適
宜設定される。
【0051】次に、単純マトリクス配置型基板を有する
電子源を用いて構成した画像形成装置に、NTSC方式
のテレビ信号に基づきテレビジョン表示を行うための駆
動回路の概略構成を図8のブロック図を用いて説明す
る。81は前記表示パネルであり、また82は走査回
路、83は制御回路、84はシフトレジスタ、85はラ
インメモリ、86は同期信号分離回路、87は変調信号
発生器、VxおよびVaは直流電圧源である。
【0052】以下、各部の機能を説明する。まず表示パ
ネル81は、端子Dox1ないしDoxmおよび端子D
oy1ないしDoynおよび高圧端子Hvを介して外部
の電気回路と接続している。このうち端子Dox1ない
しDoxmには前記表示パネル内に設けられている電子
源、すなわちm行n列の行列状にマトリクス配線された
表面伝導型電子放出素子群を一行(n素子)ずつ順次駆
動してゆくための走査信号が印加される。
【0053】一方、端子Dy1ないしDynには前記走
査信号により選択された一行の表面伝導型電子放出素子
の各素子の出力電子ビームを制御するための変調信号が
印加される。また高圧端子Hv(図6の69)には直流
電圧源Vaより、例えば10K[V]の直流電圧が供給
されるが、これは表面伝導型電子放出素子より出力され
る電子ビームに蛍光体を励起するのに十分なエネルギー
を付与するための加速電圧である。
【0054】次に走査回路82について説明する。同回
路は内部にm個のスイッチング素子を備えるもので(図
中、S1ないしSmで模式的に示している)、各スイッ
チング素子は直流電圧源Vxの出力電圧もしくは0
[V](グランドレベル)のいずれか一方を選択し、表
示パネル81の端子Dx1ないしDxmと電気的に接続
するものである。S1ないしSmの各スイッチング素子
は制御回路83が出力する制御信号Tscanに基づい
て動作するものであり、実際には例えばFETのような
スイッチング素子を組み合わせることにより構成するこ
とが可能である。
【0055】なお、前記直流電圧源Vxは前記表面伝導
型電子放出素子の特性(電子放出しきい値電圧)に基づ
き走査されていない素子に印加される駆動電圧が電子放
出しきい値電圧以下となるような一定電圧を出力するよ
う設定されている。
【0056】また制御回路83は外部より入力する画像
信号に基づいて適切な表示が行われるように各部の動作
を整合させる働きをもつものである。次に説明する同期
信号分離回路86より送られる同期信号Tsyncに基
づいて各部に対してTscan、TsftおよびTmr
yの各制御信号を発生する。
【0057】同期信号分離回路86は外部から入力され
るNTSC方式のテレビ信号から同期信号成分と輝度信
号成分とを分離するための回路で周波数分離(フィルタ
ー)回路を用いれば構成できるものである。同期信号分
離回路86により分離された同期信号は良く知られるよ
うに垂直同期信号と水平同期信号よりなるが、ここでは
説明の便宜上Tsync信号として図示した。一方、前
記テレビ信号から分離された画像の輝度信号成分を便宜
上DATA信号と表すが同信号はシフトレジスタ84に
入力される。
【0058】シフトレジスタ84は時系列的にシリアル
に入力される前記DATA信号を画像の1ライン毎にシ
リアル/パラレル変換するためのもので前記制御回路8
3より送られる制御信号Tsftに基づいて動作する
(すなわち制御信号Tsftは、シフトレジスタ84の
シフトクロックであると言い換えても良い)。シリアル
/パラレル変換された画像1ライン分(電子放出素子n
素子分の駆動データに相当する)のデータはId1〜I
dnのn個の並列信号として前記シフトレジスタ84よ
り出力される。
【0059】ラインメモリ85は画像1ライン分のデー
タを必要時間の間だけ記憶するための記憶装置であり、
制御回路83より送られる制御信号Tmryにしたがっ
て適宜Id1ないしIdnの内容を記憶する。記憶され
た内容はId1ないしIdnとして出力され変調信号発
生器87に入力される。
【0060】変調信号発生器87は前記画像データId
1ないしIdnの各々に応じて表面伝導型電子放出素子
の各々を適切に駆動変調するための信号源で、その出力
信号は端子Doy1ないしDoynを通じて表示パネル
81内の表面伝導型電子放出素子に印加される。
【0061】前述したように本発明に関わる電子放出素
子は放出電流Ieに対して以下の基本特性を有してい
る。すなわち前述したように電子放出には明確なしきい
値電圧Vthがあり、Vth以上の電圧を印加された時
のみ電子放出が生じる。また電子放出しきい値以上の電
圧に対しては素子への印加電圧の変化に応じて放出電流
も変化してゆく。なお、電子放出素子の材料や構成、製
造方法を変えることにより電子放出しきい値電圧Vth
の値や印加電圧に対する放出電流の変化の度合いが変わ
る場合もあるが、いずれにしても以下のようなことがい
える。
【0062】すなわち、本素子にパルス状の電圧を印加
する場合、例えば電子放出しきい値以下の電圧を印加し
ても電子放出は生じないが電子放出しきい以上の電圧を
印加する場合には電子ビームが出力される。その際、第
一にはパルスの波高値Vmを変化させることにより出力
電子ビームの強度を制御することが可能である。第二に
は、パルスの幅Pwを変化させることにより出力される
電子ビームの電荷の総量を制御することが可能である。
したがって、入力信号に応じて電子放出素子を変調する
方式としては、電圧変調方式およびパルス幅変調方式等
が挙げられ、電圧変調方式を実施するには変調信号発生
器87として、一定の長さの電圧パルスを発生するが入
力されるデータに応じて適宜パルスの波高値を変調する
ような電圧変調方式の回路を用いる。またパルス幅変調
方式を実施するには変調信号発生器87として、一定の
波高値の電圧パルスを発生するが入力されるデータに応
じて適宜電圧パルスの幅を変調するようなパルス幅変調
方式の回路を用いる。
【0063】以上に説明した一連の動作により本発明の
画像表示装置は表示パネル81を用いてテレビジョンの
表示を行うことができる。なお、上記説明中特に記載し
なかったがシフトレジスタ84やラインメモリ85はデ
ジタル信号式のものでもアナログ信号式のものでも差し
支えなく、要は画像信号のシリアル/パラレル変換や記
憶が所定の速度で行われればよい。
【0064】デジタル信号式を用いる場合には同期信号
分離回路86の出力信号DATAをデジタル信号化する
必要があるが、これは86の出力部にA/D変換器を備
えれば可能である。また、これと関連してラインメモリ
85の出力信号がデジタル信号かアナログ信号かによ
り、変調信号発生器87に用いられる回路が若干異なっ
たものとなる。
【0065】まずデジタル信号の場合について述べる。
電圧変調方式においては変調信号発生器87には、例え
ばよく知られるD/A変換回路を用い、必要に応じて増
幅回路などを付け加えればよい。またパルス幅変調方式
の場合、変調信号発生器87は、例えば高速の発振器お
よび発振器の出力する波数を計数する計数器(カウン
タ)および計数器の出力値と前記メモリの出力値を比較
する比較器(コンパレータ)を組み合せた回路を用いる
ことにより構成できる。必要に応じて比較器の出力する
パルス幅変調された変調信号を表面伝導型電子放出素子
の駆動電圧にまで電圧増幅するための増幅器を付け加え
てもよい。
【0066】次にアナログ信号の場合について述べる。
電圧変調方式においては変調信号発生器87には、例え
ばよく知られるオペアンプなどを用いた増幅回路を用い
ればよく、必要に応じてレベルシフト回路などを付け加
えてもよい。またパルス幅変調方式の場合には例えばよ
く知られた電圧制御型発振回路(VCO)を用いればよ
く、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付け加えてもよい。
【0067】以上のように完成した画像表示装置におい
て、こうして各電子放出素子には、容器外端子Dox1
ないしDoxm,Doy1ないしDoynを通じ、電圧
を印加することにより、電子放出させ、高圧端子Hvを
通じ、メタルバック65、あるいは透明電極(不図示)
に高圧を印加し、電子ビームを加速し、蛍光膜84に衝
突させ、励起・発光させることで画像を表示することが
できる。
【0068】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作成する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成装置の用途に適するよう
適宜選択する。また、入力信号例としてNTSC方式を
あげたが、これに限るものでなく、PAL、SECAM
方式などの諸方式でもよく、また、これよりも多数の走
査線からなるTV信号(例えば、MUSE方式をはじめ
とする高品位TV)方式でもよい。
【0069】次に、前述のはしご型配置電子源基板およ
びそれを用いた画像表示装置について図9および図10
により説明する。
【0070】図9において、91は電子源基板、92は
電子放出素子、93のDx1〜Dx10は前記電子放出
素子に接続する共通配線である。電子放出素子92は、
基板91上にX方向に並列に複数個配置される(これを
素子行と呼ぶ)。この素子行を複数個基板上に配置した
ものがはしご型電子源基板である。各素子行の共通配線
間に適宜駆動電圧を印加することで、各素子行を独立に
駆動することが可能になる。すなわち、電子ビームを放
出させる素子行には、電子放出しきい値以上の電圧を、
電子ビームを放出させない素子行には電子放出しきい値
以下の電圧を印加すればよい。また、各素子行間の共通
配線Dx2〜Dx9を、Dx2とDx3、Dx4とDx
5のように互いに隣接する配線同士を一本に接続して、
同一配線とするようにしても良い。
【0071】図10ははしご型配置の電子源を備えた画
像形成装置の構造を示すための図である。101はグリ
ッド電極、102は電子が通過するため空孔、103
は、Dox1,Dox2・・・・・・Doxmよりなる容器外
端子、104はグリッド電極101と接続されたG1,
G2,・・・・・・Gnからなる容器外端子、105は前述の
ように各素子行間の共通配線を同一配線とした電子源基
板である。なお、図6または図9と同一の符号は同一の
部材を示す。前述の単純マトリクス配置の画像形成装置
(図6)との違いは、電子源基板91とフェースプレー
ト66の間にグリッド電極101を備えていることであ
る。
【0072】グリッド電極101は、表面伝導型放出素
子から放出された電子ビームを変調することができるも
ので、はしご型配置の素子行と直交して設けられたスト
ライプ状の電極に電子ビームを通過させるため、各素子
に対応して1個ずつ円形の開口102が設けられてい
る。グリッドの形状や設置位置は必ずしも図10のよう
なものでなくともよく、開口としてメッシュ状に多数の
通過口を設けることもあり、また例えば表面伝導型放出
素子の周囲や近傍に設けてもよい。容器外端子103お
よびグリッド容器外端子104は、不図示の制御回路と
電気的に接続されている。
【0073】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)していくのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
【0074】また本発明によればテレビジョン放送の表
示装置のみならずテレビ会議システム、コンピューター
等の表示装置に適した画像形成装置を提供することがで
きる。さらには感光性ドラム等で構成された光プリンタ
ーとしての画像形成装置として用いることもできる。
【0075】
【実施例】
[実施例1]絶縁性基板上に多数の表面伝導型電子放出
素子をマトリクス状に配置してなる電子源基板を作成し
た。図1はその製造方法を示す図である。図2は図1の
方法によって作成した表面伝導型電子放出素子1個の平
面および断面図である。同図において、1は基板、2,
3は素子電極、4は導電性薄膜、5は電子放出部、6は
液滴付与装置、7は液滴である。
【0076】本作成例の製造方法は以下の通りである。 (1)基板1として青板を用い、これを有機溶剤により
充分に洗浄後、該基板上に一般的な真空成膜技術および
フォトリソグラフィ技術を用いてNiからなる電極2,
3を形成した(図1(a))。この時、素子電極の間隔
Lは5μm、電極の幅Wは600μm、厚さdは100
0Åとした。
【0077】(2) 次に、基板1を45度傾け、液滴
付与装置6に圧電素子を用いたインクジェット噴射装置
を用いて、電極2,3間に有機パラジウム溶液(奥野製
薬(株)製CCP−4230)の液滴7を付与した(図
1(b))。
【0078】(3) 次に、300℃で10分間の加熱
処理をして酸化パラジウム(PdO)微粒子からなる微
粒子膜である導電性薄膜4を形成した(図1(c))。
なお、本作成例では、加熱処理を傾けた状態で行った
が、上述液滴7の溶媒が充分乾燥し、基板1の傾きによ
り電極2,3間に付与された液滴7の形態が変化しなけ
ればこれに限るものではない。またここで述べる微粒子
膜とは、複数の微粒子が集合した膜であり、その微細構
造としては微粒子が個々に分散配置した状態のみならず
微粒子が互いに隣接、あるいは重なり合った状態(島
状)のものも含んでいる。
【0079】(4) 次に、電極2,3の間に電圧を印
加し、導電性薄膜4を通電処理(フォーミング処理)す
ることにより、電子放出部5を形成した(図1
(d))。こうして図2に示した電子放出素子が形成さ
れた電子源基板を用いて図6に示したようにフェースプ
レート66、支持枠62、リアプレート61とで外周器
68を形成し、封止を行って、表示パネル、さらには図
8に示すようなNTSC方式のテレビ信号に基づきテレ
ビジョン表示を行うための駆動回路を有する画像形成装
置を作成した。
【0080】以上の如く、本作成例の製造方法により作
成した電子放出素子はなんら問題のない良好の特性を示
したばかりか、導電性薄膜4の形状の再現性がよく、素
子抵抗のばらつきの極めて小さい電子源基板が作成で
き、均一な輝度の表示パネル、画像形成装置を作成する
ことができた。
【0081】[実施例2]素子電極幅(W1 )を600
μm、素子電極間隔(L1 )を2μm、素子電極の厚さ
を1000Åに形成したはしご状に配線された素子電極
を有する基板(図11)を用い、作成例1と同様な方法
で表面伝導型電子放出素子を多数有する電子源基板を作
成した。得られた電子源基板を用いて、作成例1と同よ
うな方法でフェースプレート66、支持枠62、リアプ
レート61とで外囲器68を形成し、封止を行って、表
示パネル、さらには図8に示すようなNTSC方式のテ
レビ信号に基づきテレビジョン表示を行うための駆動回
路を有する画像形成装置を作成した。作成例1と同様な
効果を得ることができた。
【0082】[実施例3]マトリクス状に配線されたお
よび素子電極を前述したような方法で形成した基板(図
12)を用い、バブルジェット方式のインクジェット装
置を用い、作成例1と同様に表面伝導型電子放出素子を
多数有する電子源基板を作成した。得られた電子源基板
を用いて、作成例1と同様な方法でフェースプレート6
6、支持枠62、リアプレート61とで外囲器68を形
成し、封止を行い表示パネル、さらには図8に示すよう
なNTSC方式のテレビ信号に基づきテレビジョン表示
を行うための駆動回路を有する画像形成装置を作成し
た。作成例1と同様な効果を得ることができた。
【0083】[実施例4]はしご状に配線された素子電
極を前述したような方法で形成した基板(図11)を用
い、バブルジェット方式のインクジェット装置を用い、
作成例2と同様に表面伝導型電子放出素子を多数有する
電子源基板を作成した。得られた電子源基板を用いて、
作成例1と同様な方法でフェースプレート66、支持枠
62、リアプレート61とで外囲器68を形成し、封止
を行って、表示パネル、さらにはNTSC方式のテレビ
信号に基づきテレビジョン表示を行うための駆動回路を
有する画像形成装置を作成した。作成例2と同様な効果
を得ることができた。
【0084】
【発明の効果】以上説明したように、本発明によれば、
一対の素子電極が形成された基板を傾けた状態で、該一
対の素子電極間に導電膜を形成する材料の溶液を液滴の
状態で付与する製造方法により、導電性薄膜を形成する
材料の溶液と基板、電極等のぬれ性に影響されることが
なく、導電性薄膜の形状、特に膜厚分布を再現性よく作
成でき、素子特性のばらつきを極めて小さく作成でき均
一性が向上する効果がある。
【図面の簡単な説明】
【図1】 本発明の基本的な表面伝導型電子放出素子の
製造方法を示す断面図である。
【図2】 本発明の表面伝導型電子放出素子の構成を示
す模式的平面図および断面図である。
【図3】 本発明の通電フォーミングの電圧波形の一例
を表すグラフである。
【図4】 電子放出特性を測定するための測定評価装置
の概略構成図である。
【図5】 単純マトリクス配置の電子源を表す模式図で
ある。
【図6】 単純マトリクス配置の電子源を用いた画像形
成装置の概略構成図である。
【図7】 蛍光膜のパターン図である。
【図8】 NTSC方式のテレビ信号に応じて表示を行
うための駆動回路のブロック図である。
【図9】 梯子型配置の電子源基板を表わす模式図であ
る。
【図10】 梯子型配置の電子源を用いた画像形成装置
の概略構成図である。
【図11】 本発明の作成例2で用いたはしご状配線と
素子電極を有する基板の平面図である。
【図12】 本発明の作成例3で用いたで用いたマトリ
クス状配線と素子電極を有する基板の平面図である。
【図13】 従来の電子放出素子を示す模式的平面図で
ある。
【図14】 従来の他の電子放出素子を示す模式的斜視
図である。
【符号の説明】
1:基板、2,3:素子電極、4:導電性薄膜、5:電
子放出部、6:液滴付与装置(バブルジェットなどのイ
ンクジェット装置)、7:液滴、41:電子放出素子に
素子電圧Vfを印加するための電源、42:素子電極
2,3間の導電性薄膜4を流れる素子電流Ifを測定す
るための電流計、45:素子の電子放出部5より放出さ
れる放出電流Ieを測定するための電流計、44:アノ
ード電極84に電圧を印加するための高圧電源、43:
素子の電子放出部より放出される放出電流Ieを捕捉す
るためのアノード電極、46:真空装置、47:排気ポ
ンプ、51:電子源基板、52:X方向配線、53:Y
方向配線、54:表面伝導型電子放出素子、55:結
線、61:リアプレート、62:支持枠、63:ガラス
基板、64:蛍光膜、65:メタルバック、66:フェ
ースプレート、67:高圧端子、68:外囲器、71:
黒色導電材、72:蛍光体、81:表示パネル、82:
走査回路、83:制御回路、84:シフトレジスタ、8
5:ラインメモリ、86:同期信号分離回路、87:変
調信号発生器、VxおよびVa:直流電圧源、91:電
子源基板、92:電子放出素子、93(Dx1〜Dx1
0):電子放出素子を配線するための共通配線、10
1:グリッド電極、102:電子が通過するための空
孔、103(Dox1,Dox2・・・・・・Doxm):容
器外端子、104(G1,G2,・・・・・・Gn):グリッ
ド電極101と接続された容器外端子、105:電子源
基板。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に、一対の素子電極を形成
    し、その素子電極間を接続する導電性薄膜を形成し、そ
    の導電性薄膜に電子放出部を形成する電子放出素子の製
    造方法において、 前記導電性薄膜を形成する工程は、前記素子電極を形成
    された前記絶縁性基板を該素子電極の配列方向に傾けた
    状態で前記一対の素子電極間に導電膜を形成する材料を
    含む溶液を液滴の状態で付与する工程を含むことを特徴
    とする電子放出素子の製造方法。
  2. 【請求項2】 前記液滴の付与がインクジェット方式に
    より行なわれる請求項1記載の電子放出素子の製造方
    法。
  3. 【請求項3】 前記インクジェット方式がバブルジェッ
    ト方式である請求項2記載の電子放出素子の製造方法。
  4. 【請求項4】 前記液滴の付与工程における前記基板の
    傾きを、水平面に対し、10度以上とすることを特徴と
    する請求項1記載の電子放出素子の製造方法。
  5. 【請求項5】 絶縁基板上に複数の電子放出素子を配列
    され、該電子放出素子間の配線および該素子への電圧印
    加用端子を形成された電子源基板を製造する方法におい
    て、前記電子放出素子を、請求項1〜4のいずれかに記
    載の方法で製造することを特徴とする電子源基板の製造
    方法。
  6. 【請求項6】 電子源としての電子放出素子と、該素子
    への電圧印加端子と、該素子から放出される電子を受け
    て発光する発光体とを具備する表示パネルの製造方法で
    あって、該電子放出素子を請求項1〜4のいずれかに記
    載の方法で製造することを特徴とする表示パネルの製造
    方法。
JP4222396A 1996-02-06 1996-02-06 電子放出素子、電子源基板および表示パネルの製造方法 Pending JPH09213210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4222396A JPH09213210A (ja) 1996-02-06 1996-02-06 電子放出素子、電子源基板および表示パネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4222396A JPH09213210A (ja) 1996-02-06 1996-02-06 電子放出素子、電子源基板および表示パネルの製造方法

Publications (1)

Publication Number Publication Date
JPH09213210A true JPH09213210A (ja) 1997-08-15

Family

ID=12630045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4222396A Pending JPH09213210A (ja) 1996-02-06 1996-02-06 電子放出素子、電子源基板および表示パネルの製造方法

Country Status (1)

Country Link
JP (1) JPH09213210A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7722424B2 (en) 2005-01-05 2010-05-25 Seiko Epson Corporation Electron emitter, method of manufacturing electron emitter, electro-optical device, and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7722424B2 (en) 2005-01-05 2010-05-25 Seiko Epson Corporation Electron emitter, method of manufacturing electron emitter, electro-optical device, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP3234730B2 (ja) 電子放出素子および電子源基板の製造方法
JPH10283917A (ja) 電子放出素子の製造方法、電子放出素子、電子源基板、画像形成装置、および液滴付与装置
JPH09102271A (ja) 電子放出素子の製造方法、電子放出素子、表示素子および画像形成装置
JP3372732B2 (ja) 画像形成装置
JP3302256B2 (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JP3397520B2 (ja) 電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法
JP3423524B2 (ja) 電子放出素子の製造方法
JP3207706B2 (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP3372715B2 (ja) 画像形成装置
JP3302255B2 (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JPH09213210A (ja) 電子放出素子、電子源基板および表示パネルの製造方法
JP3372731B2 (ja) 画像形成装置
JP3242083B2 (ja) 表示パネルおよび画像形成装置の製造方法
JP3566427B2 (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法
JP3302250B2 (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置の製造方法
JP3313905B2 (ja) 画像形成装置の製造方法
JPH10312743A (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JPH09244545A (ja) 平板型画像形成装置における表示パネルの固定方法及び固定装置
JP3302249B2 (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JP3423527B2 (ja) 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法
JPH09219149A (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JPH11329307A (ja) 画像形成装置及びその製造方法
JPH09223456A (ja) レーザー光を用いた表面伝導型電子放出素子の製造方法
JPH11312460A (ja) 電子放出素子並びに電子放出素子、電子源基板及び画像形成装置の製造方法
JPH09219150A (ja) 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法