JPH09213012A - 磁気記録装置 - Google Patents
磁気記録装置Info
- Publication number
- JPH09213012A JPH09213012A JP1801696A JP1801696A JPH09213012A JP H09213012 A JPH09213012 A JP H09213012A JP 1801696 A JP1801696 A JP 1801696A JP 1801696 A JP1801696 A JP 1801696A JP H09213012 A JPH09213012 A JP H09213012A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- error correction
- signal
- blocks
- adding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 再生時のエラー耐性を劣化させず特定プログ
ラム編集を可能にするように、マルチプログラムが記録
できる磁気記録装置を提供する。 【解決手段】 マルチプログラム記録の際に、同一プロ
グラムのブロック内を複数のセクタに分割し、セクタ間
で外符号付加後の信号をインターリーブ処理する。ま
た、通常記録時の1トラック当りのブロック数とマルチ
プログラム時のブロック(プログラム)数とを等しくす
る。更に通常記録時とマルチプログラム記録時とで内符
号エンコーダ或は外符号エンコーダを共用する。
ラム編集を可能にするように、マルチプログラムが記録
できる磁気記録装置を提供する。 【解決手段】 マルチプログラム記録の際に、同一プロ
グラムのブロック内を複数のセクタに分割し、セクタ間
で外符号付加後の信号をインターリーブ処理する。ま
た、通常記録時の1トラック当りのブロック数とマルチ
プログラム時のブロック(プログラム)数とを等しくす
る。更に通常記録時とマルチプログラム記録時とで内符
号エンコーダ或は外符号エンコーダを共用する。
Description
【0001】
【発明の属する技術分野】本発明は、磁気テープなどの
磁気記録媒体に映像信号や音声信号などの情報信号を記
録する磁気記録装置に関するものである。
磁気記録媒体に映像信号や音声信号などの情報信号を記
録する磁気記録装置に関するものである。
【0002】
【従来の技術】磁気テープなどの磁気記録媒体に映像信
号や音声信号などの情報信号を記録する磁気記録装置と
しての機能をも有するビデオテープレコーダ(以下、V
TRと略記する)においては、通常、その記録信号を再
生した場合に、ドロップアウトやスクラッチ等によって
再生出力が欠落することがある。VTRがアナログ信号
を周期の短い方形パルス状のディジタル信号に変換して
記録するディジタルVTRである場合には、その記録信
号の再生時において、上記のような再生出力の欠落が発
生すると、その再生出力に基づいて得られた情報が誤ま
った情報となってしまうことがある。従って、これらを
防止するため、ディジタルVTRに於いては、誤り訂正
符号付加回路は必須であり、この回路としては外符号付
加回路と内符号付加回路とに分けられる。
号や音声信号などの情報信号を記録する磁気記録装置と
しての機能をも有するビデオテープレコーダ(以下、V
TRと略記する)においては、通常、その記録信号を再
生した場合に、ドロップアウトやスクラッチ等によって
再生出力が欠落することがある。VTRがアナログ信号
を周期の短い方形パルス状のディジタル信号に変換して
記録するディジタルVTRである場合には、その記録信
号の再生時において、上記のような再生出力の欠落が発
生すると、その再生出力に基づいて得られた情報が誤ま
った情報となってしまうことがある。従って、これらを
防止するため、ディジタルVTRに於いては、誤り訂正
符号付加回路は必須であり、この回路としては外符号付
加回路と内符号付加回路とに分けられる。
【0003】さらに、長いドロップアウトやスクラッチ
がある場合には、これらに起因するバーストエラーが発
生し、このバーストエラーに対する訂正能力を強化する
ために、ディジタル情報を複数のブロックに分割してイ
ンターリーブ処理を行なう手法がよく用いられている。
がある場合には、これらに起因するバーストエラーが発
生し、このバーストエラーに対する訂正能力を強化する
ために、ディジタル情報を複数のブロックに分割してイ
ンターリーブ処理を行なう手法がよく用いられている。
【0004】一方、ディジタルVTRに於いては、ディ
ジタルデータを記録する場合、その記録方式としては、
通常の1トラックに1種類(例えば1プログラム)のデ
ータを記録する方式と、複数種類(例えばマルチプログ
ラム)のデータを1トラックに記録する方式がある。
ジタルデータを記録する場合、その記録方式としては、
通常の1トラックに1種類(例えば1プログラム)のデ
ータを記録する方式と、複数種類(例えばマルチプログ
ラム)のデータを1トラックに記録する方式がある。
【0005】図14に磁気記録装置としての機能を有す
る従来のディジタルVTRにおける記録系ブロック図を
示す。また、図15は同従来例に於ける通常(1プログ
ラム)記録時の1トラック分のデータ処理過程を表す模
式図であり、図16は同従来例に於ける通常(1プログ
ラム)記録時のデータ部のトラックパターンの模式図で
ある。
る従来のディジタルVTRにおける記録系ブロック図を
示す。また、図15は同従来例に於ける通常(1プログ
ラム)記録時の1トラック分のデータ処理過程を表す模
式図であり、図16は同従来例に於ける通常(1プログ
ラム)記録時のデータ部のトラックパターンの模式図で
ある。
【0006】図14の入力端子131から入力された信
号は記録系信号処理回路E132で、図15に示すよう
に、kバイト×lシンクブロックで構成されるブロック
A〜Cの3つのブロックに分割された信号151に変換
され、外符号エンコーダ133に供給される。外符号エ
ンコーダ133は、3ブロックに分割された信号151
の各ブロックにPバイトの外符号パリティを付加した信
号152を生成する回路である。
号は記録系信号処理回路E132で、図15に示すよう
に、kバイト×lシンクブロックで構成されるブロック
A〜Cの3つのブロックに分割された信号151に変換
され、外符号エンコーダ133に供給される。外符号エ
ンコーダ133は、3ブロックに分割された信号151
の各ブロックにPバイトの外符号パリティを付加した信
号152を生成する回路である。
【0007】次に、信号152は3ブロック間インター
リーブ処理回路134に供給される。3ブロック間イン
ターリーブ処理回路134は、外符号パリティが付加さ
れた信号152の3ブロックの各ブロックから交互にシ
ンクブロックデータを抽出した信号153を生成する回
路である。
リーブ処理回路134に供給される。3ブロック間イン
ターリーブ処理回路134は、外符号パリティが付加さ
れた信号152の3ブロックの各ブロックから交互にシ
ンクブロックデータを抽出した信号153を生成する回
路である。
【0008】次に、信号153は内符号エンコーダ13
5に供給される。内符号エンコーダ135は、信号15
3の各シンクブロックにQバイトの内符号を付加して、
信号154を生成する回路である。
5に供給される。内符号エンコーダ135は、信号15
3の各シンクブロックにQバイトの内符号を付加して、
信号154を生成する回路である。
【0009】次に、信号154は、記録系信号処理回路
F136で、シンクやID付加等の後に、記録に適した
シリアルデータで構成された信号に変換される。記録系
信号処理回路F136のシリアルデータで構成された出
力信号は、変調器137及び記録アンプ138を経由し
て、記録ヘッド139に対して記録電流として供給され
る。
F136で、シンクやID付加等の後に、記録に適した
シリアルデータで構成された信号に変換される。記録系
信号処理回路F136のシリアルデータで構成された出
力信号は、変調器137及び記録アンプ138を経由し
て、記録ヘッド139に対して記録電流として供給され
る。
【0010】なお、入力端子140から供給される制御
信号は、記録系信号処理回路E132、外符号エンコー
ダ133、内符号エンコーダ135、記録系信号処理回
路F136に供給され、通常再生時とマルチプログラム
時に於いて、それぞれの回路を最適に制御するのに用い
られる。
信号は、記録系信号処理回路E132、外符号エンコー
ダ133、内符号エンコーダ135、記録系信号処理回
路F136に供給され、通常再生時とマルチプログラム
時に於いて、それぞれの回路を最適に制御するのに用い
られる。
【0011】図16に示すように、トラックパターンに
おいて、外符号が3ブロック間でインターリーブ処理さ
れるため、図16中に示すようなスクラッチがあった場
合でも、バーストエラーに対する誤り訂正能力は、イン
ターリーブなしと比較して3倍強化される。
おいて、外符号が3ブロック間でインターリーブ処理さ
れるため、図16中に示すようなスクラッチがあった場
合でも、バーストエラーに対する誤り訂正能力は、イン
ターリーブなしと比較して3倍強化される。
【0012】図17は同従来例に於けるマルチプログラ
ム(3プログラム)記録時の1トラック分のデータ処理
過程を表す模式図であり、図18は同従来例に於けるマ
ルチプログラム(3プログラム)記録時のデータ部のト
ラックパターンの模式図である。
ム(3プログラム)記録時の1トラック分のデータ処理
過程を表す模式図であり、図18は同従来例に於けるマ
ルチプログラム(3プログラム)記録時のデータ部のト
ラックパターンの模式図である。
【0013】図14の入力端子131から入力された信
号は記録系信号処理回路E132で、図17に示すよう
に、プログラム毎にkバイト×lシンクブロックで構成
されるブロックA〜Cの3つのブロックに分割された信
号171に変換され、外符号エンコーダ133に供給さ
れる。外符号エンコーダ133は、3ブロックに分割さ
れた信号171の各ブロック(各プログラム)にPバイ
トの外符号パリティを付加した信号172を生成する回
路である。
号は記録系信号処理回路E132で、図17に示すよう
に、プログラム毎にkバイト×lシンクブロックで構成
されるブロックA〜Cの3つのブロックに分割された信
号171に変換され、外符号エンコーダ133に供給さ
れる。外符号エンコーダ133は、3ブロックに分割さ
れた信号171の各ブロック(各プログラム)にPバイ
トの外符号パリティを付加した信号172を生成する回
路である。
【0014】次に、信号172は3ブロック間インター
リーブ処理回路134に供給される。3ブロック間イン
ターリーブ処理回路134は、外符号パリティが付加さ
れた信号172の3ブロックの各ブロックから交互にシ
ンクブロックデータを抽出した信号173を生成する回
路である。
リーブ処理回路134に供給される。3ブロック間イン
ターリーブ処理回路134は、外符号パリティが付加さ
れた信号172の3ブロックの各ブロックから交互にシ
ンクブロックデータを抽出した信号173を生成する回
路である。
【0015】次に、信号173は内符号エンコーダ13
5に供給される。内符号エンコーダ135は、信号17
3の各シンクブロックにQバイトの内符号を付加して、
信号174を生成する回路である。
5に供給される。内符号エンコーダ135は、信号17
3の各シンクブロックにQバイトの内符号を付加して、
信号174を生成する回路である。
【0016】次に、信号174は、記録系信号処理回路
F136で、シンクやID付加等の後に、記録に適した
シリアルデータで構成された信号に変換される。記録系
信号処理回路F136のシリアルデータで構成された出
力信号は、変調器137及び記録アンプ138を経由し
て、記録ヘッド139に対して記録電流として供給され
る。
F136で、シンクやID付加等の後に、記録に適した
シリアルデータで構成された信号に変換される。記録系
信号処理回路F136のシリアルデータで構成された出
力信号は、変調器137及び記録アンプ138を経由し
て、記録ヘッド139に対して記録電流として供給され
る。
【0017】なお、入力端子140から供給される制御
信号は、記録系信号処理回路E132、外符号エンコー
ダ133、内符号エンコーダ135、記録系信号処理回
路F136に供給され、通常再生時とマルチプログラム
時に於いて、それぞれの回路を最適に制御するのに用い
られる。
信号は、記録系信号処理回路E132、外符号エンコー
ダ133、内符号エンコーダ135、記録系信号処理回
路F136に供給され、通常再生時とマルチプログラム
時に於いて、それぞれの回路を最適に制御するのに用い
られる。
【0018】図18に示すように、トラックパターンに
おいて、外符号が3ブロック(3プログラム)間でイン
ターリーブ処理されるため、図18中に示すようなスク
ラッチがあった場合でも、バーストエラーに対する誤り
訂正能力は、インターリーブなしと比較して3倍強化さ
れる。
おいて、外符号が3ブロック(3プログラム)間でイン
ターリーブ処理されるため、図18中に示すようなスク
ラッチがあった場合でも、バーストエラーに対する誤り
訂正能力は、インターリーブなしと比較して3倍強化さ
れる。
【0019】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のディジタルVTRに設けられた磁気記録装置
では、1トラックに複数種類のプログラムで構成された
マルチプログラム、例えば3つのプログラムA〜Cのデ
ータを記録する場合であって、それらの3プログラムA
〜Cのうちのある特定プログラムのみを記録または更新
(通常、VTRのインサート編集がこれに相当する)す
る必要が生じた場合には、図14に示すようなインター
リーブ処理を行なう誤り訂正符号器を備えた記録系を有
するVTRを用いて、上記の3プログラムA〜Cを記録
すると、図17および図18に示すように、外符号付加
時に3プログラムA〜Cの各プログラムに対応するブロ
ックA〜C間でインターリーブ処理されるため、3プロ
グラムA〜Cを同時に記録または更新することはできて
も、ある特定プログラムのみの記録または更新ができな
いという問題点を有していた。
うな従来のディジタルVTRに設けられた磁気記録装置
では、1トラックに複数種類のプログラムで構成された
マルチプログラム、例えば3つのプログラムA〜Cのデ
ータを記録する場合であって、それらの3プログラムA
〜Cのうちのある特定プログラムのみを記録または更新
(通常、VTRのインサート編集がこれに相当する)す
る必要が生じた場合には、図14に示すようなインター
リーブ処理を行なう誤り訂正符号器を備えた記録系を有
するVTRを用いて、上記の3プログラムA〜Cを記録
すると、図17および図18に示すように、外符号付加
時に3プログラムA〜Cの各プログラムに対応するブロ
ックA〜C間でインターリーブ処理されるため、3プロ
グラムA〜Cを同時に記録または更新することはできて
も、ある特定プログラムのみの記録または更新ができな
いという問題点を有していた。
【0020】一方、3プログラムA〜Cのうちのある特
定プログラムのみを記録または更新するには、同一プロ
グラム(同一ブロック)の情報は、複数トラックにわた
り各トラックの同一位置にブロック間インターリーブな
しで記録するのが好ましい。しかし、各トラックの同一
位置にインターリーブなしで記録すると、エラー、特に
バーストエラーに対する誤り訂正能力(エラー耐性とい
う)が著しく劣化するという問題点が発生する。
定プログラムのみを記録または更新するには、同一プロ
グラム(同一ブロック)の情報は、複数トラックにわた
り各トラックの同一位置にブロック間インターリーブな
しで記録するのが好ましい。しかし、各トラックの同一
位置にインターリーブなしで記録すると、エラー、特に
バーストエラーに対する誤り訂正能力(エラー耐性とい
う)が著しく劣化するという問題点が発生する。
【0021】本発明は、かかる点に鑑み、複数種類のプ
ログラムで構成されたマルチプログラムのデータ記録に
おいて、その記録データの再生時のエラー耐性を劣化さ
せることなく、記録データのうちのある特定プログラム
のみの編集ができるように、記録することができる磁気
記録装置を提供する。
ログラムで構成されたマルチプログラムのデータ記録に
おいて、その記録データの再生時のエラー耐性を劣化さ
せることなく、記録データのうちのある特定プログラム
のみの編集ができるように、記録することができる磁気
記録装置を提供する。
【0022】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の請求項1に記載の磁気記録装置は、ディジ
タル化された情報信号を磁気記録媒体上で平行に配列さ
れた複数のトラックに記録する磁気記録装置であって、
1種類の記録情報が複数ブロックに分割された情報信号
に対して、誤り訂正符号を付加して誤り訂正符号化を行
うとともに、前記各ブロック間で交互に情報信号を抽出
して再配列するインターリーブ処理を施した信号を、ト
ラック毎への記録信号として出力する第1のエラー訂正
符号付加手段と、複数種類の記録情報がその記録情報毎
に複数ブロックの各ブロックに対応して配列された情報
信号に対して、前記各ブロック間での前記インターリー
ブ処理を施さない信号を、トラック毎への記録信号とし
て出力する第2のエラー訂正符号付加手段と、1種類の
記録情報を記録する場合には第1のエラー訂正符号付加
手段を選択し、複数種類の記録情報を記録する場合には
第2のエラー訂正符号付加手段を選択するスイッチ手段
とを備えた構成とする。
め、本発明の請求項1に記載の磁気記録装置は、ディジ
タル化された情報信号を磁気記録媒体上で平行に配列さ
れた複数のトラックに記録する磁気記録装置であって、
1種類の記録情報が複数ブロックに分割された情報信号
に対して、誤り訂正符号を付加して誤り訂正符号化を行
うとともに、前記各ブロック間で交互に情報信号を抽出
して再配列するインターリーブ処理を施した信号を、ト
ラック毎への記録信号として出力する第1のエラー訂正
符号付加手段と、複数種類の記録情報がその記録情報毎
に複数ブロックの各ブロックに対応して配列された情報
信号に対して、前記各ブロック間での前記インターリー
ブ処理を施さない信号を、トラック毎への記録信号とし
て出力する第2のエラー訂正符号付加手段と、1種類の
記録情報を記録する場合には第1のエラー訂正符号付加
手段を選択し、複数種類の記録情報を記録する場合には
第2のエラー訂正符号付加手段を選択するスイッチ手段
とを備えた構成とする。
【0023】この構成によると、複数種類のプログラム
で構成されたマルチプログラムのデータ記録の際に、マ
ルチプログラムのうちの同一プログラムのブロックを複
数のセクタに分割し、それらのセクタ間で外符号付加後
の信号をインターリーブ処理する。
で構成されたマルチプログラムのデータ記録の際に、マ
ルチプログラムのうちの同一プログラムのブロックを複
数のセクタに分割し、それらのセクタ間で外符号付加後
の信号をインターリーブ処理する。
【0024】
【発明の実施の形態】以下、本発明の実施の形態を示す
磁気記録装置について、図面を参照しながら説明する。
磁気記録装置について、図面を参照しながら説明する。
【0025】請求項1及び請求項2に対応する第1の実
施の形態を示す磁気記録装置を説明する。図1に第1の
実施の形態の磁気記録装置を備えたディジタルVTRに
おける記録系ブロック図を示す。
施の形態を示す磁気記録装置を説明する。図1に第1の
実施の形態の磁気記録装置を備えたディジタルVTRに
おける記録系ブロック図を示す。
【0026】図1において、入力端子81から入力され
た信号は、記録系信号処理回路C82で、図2に示すよ
うに、1トラックに記録する情報を3つのブロックA〜
Cに分割した信号119に変換され、外符号エンコーダ
83に供給される。
た信号は、記録系信号処理回路C82で、図2に示すよ
うに、1トラックに記録する情報を3つのブロックA〜
Cに分割した信号119に変換され、外符号エンコーダ
83に供給される。
【0027】外符号エンコーダ83は、3ブロックA〜
Cに分割された信号119の各ブロックに、図2に示す
ように、Pバイトの外符号パリティを付加した信号12
0を生成する回路である。外符号エンコーダ83から出
力された信号120は、スイッチ手段としてのスイッチ
回路84に供給される。
Cに分割された信号119の各ブロックに、図2に示す
ように、Pバイトの外符号パリティを付加した信号12
0を生成する回路である。外符号エンコーダ83から出
力された信号120は、スイッチ手段としてのスイッチ
回路84に供給される。
【0028】スイッチ回路84は、入力端子92から供
給された制御信号に基づいて、通常記録(1トラックに
1プログラム即ち1種類のディジタル情報を記録)時
は、第1のエラー訂正符号付加手段としての3ブロック
間インターリーブ処理回路85に、またマルチプログラ
ム記録(3プログラム即ち3種類のディジタル情報を1
トラックに記録)時には、スイッチ手段としてのスイッ
チ回路86に、それぞれ信号を供給する。
給された制御信号に基づいて、通常記録(1トラックに
1プログラム即ち1種類のディジタル情報を記録)時
は、第1のエラー訂正符号付加手段としての3ブロック
間インターリーブ処理回路85に、またマルチプログラ
ム記録(3プログラム即ち3種類のディジタル情報を1
トラックに記録)時には、スイッチ手段としてのスイッ
チ回路86に、それぞれ信号を供給する。
【0029】3ブロック間インターリーブ処理回路85
は、図14に示す従来技術で説明した3ブロック間イン
ターリーブ処理回路134と同様であり、外符号パリテ
ィが付加された信号120の3ブロックから、交互に、
シンクブロックデータを抽出する回路である。
は、図14に示す従来技術で説明した3ブロック間イン
ターリーブ処理回路134と同様であり、外符号パリテ
ィが付加された信号120の3ブロックから、交互に、
シンクブロックデータを抽出する回路である。
【0030】スイッチ回路86は、入力端子92から供
給される制御信号に基づいて、通常記録時には3ブロッ
ク間インターリーブ処理回路85の信号を、またマルチ
プログラム記録時にはスイッチ回路84の信号を、内符
号エンコーダ87に出力する。内符号エンコーダ87
は、図2に示すように、各シンクブロックにQバイトの
内符号パリティが付加された信号121を生成する回路
である。この信号121は記録系信号処理回路D88へ
供給される。
給される制御信号に基づいて、通常記録時には3ブロッ
ク間インターリーブ処理回路85の信号を、またマルチ
プログラム記録時にはスイッチ回路84の信号を、内符
号エンコーダ87に出力する。内符号エンコーダ87
は、図2に示すように、各シンクブロックにQバイトの
内符号パリティが付加された信号121を生成する回路
である。この信号121は記録系信号処理回路D88へ
供給される。
【0031】記録系信号処理回路D88は、入力信号で
ある信号121にシンクやID付加等を行い、記録に適
したシリアルデータで構成された信号に変換する回路で
ある。記録系信号処理回路D88の出力信号は、変調器
89及び記録アンプ90を経由して、記録ヘッド91に
対して記録電流として供給される。
ある信号121にシンクやID付加等を行い、記録に適
したシリアルデータで構成された信号に変換する回路で
ある。記録系信号処理回路D88の出力信号は、変調器
89及び記録アンプ90を経由して、記録ヘッド91に
対して記録電流として供給される。
【0032】なお、入力端子92から供給される制御信
号は、スイッチ回路84、86の他に、記録系信号処理
回路C82、外符号エンコーダ83、内符号エンコーダ
87、記録系信号処理回路D88、記録アンプ90に供
給され、通常記録時とマルチプログラム記録時のそれぞ
れに於いて、それぞれの回路を最適に制御するために用
いられる。
号は、スイッチ回路84、86の他に、記録系信号処理
回路C82、外符号エンコーダ83、内符号エンコーダ
87、記録系信号処理回路D88、記録アンプ90に供
給され、通常記録時とマルチプログラム記録時のそれぞ
れに於いて、それぞれの回路を最適に制御するために用
いられる。
【0033】次に、第1の実施の形態の磁気記録装置を
備えたディジタルVTRにおけるマルチプログラムのデ
ータ記録について説明する。図2に第1の実施の形態の
磁気記録装置を備えたディジタルVTRに於けるマルチ
プログラム記録時の1トラック分のデータの処理過程を
表す模式図を示し、図3にマルチプログラム記録時のデ
ータ部のトラックパターンを表す模式図を示す。ここで
は、マルチプログラムとして、3種類のプログラムで構
成されている場合を例に挙げて説明する。
備えたディジタルVTRにおけるマルチプログラムのデ
ータ記録について説明する。図2に第1の実施の形態の
磁気記録装置を備えたディジタルVTRに於けるマルチ
プログラム記録時の1トラック分のデータの処理過程を
表す模式図を示し、図3にマルチプログラム記録時のデ
ータ部のトラックパターンを表す模式図を示す。ここで
は、マルチプログラムとして、3種類のプログラムで構
成されている場合を例に挙げて説明する。
【0034】図2において、マルチプログラムを構成す
る3種類のプログラムA,B,Cは、記録系信号処理回
路C82に於いて、その各プログラムが、1つのブロッ
クがkバイト×iシンクブロックから成る3つのブロッ
クA〜Cの各ブロックに対応するように構成され、1ト
ラック分の信号119として出力される。信号119
は、外符号エンコーダ83に於いて、信号120に示す
ように、各ブロックにPバイトの外符号パリティが付加
される。更に、信号120は、内符号エンコーダ87に
於いて、信号121に示すように、各シンクブロックに
Qバイトの内符号パリティが付加される。
る3種類のプログラムA,B,Cは、記録系信号処理回
路C82に於いて、その各プログラムが、1つのブロッ
クがkバイト×iシンクブロックから成る3つのブロッ
クA〜Cの各ブロックに対応するように構成され、1ト
ラック分の信号119として出力される。信号119
は、外符号エンコーダ83に於いて、信号120に示す
ように、各ブロックにPバイトの外符号パリティが付加
される。更に、信号120は、内符号エンコーダ87に
於いて、信号121に示すように、各シンクブロックに
Qバイトの内符号パリティが付加される。
【0035】信号121は、図3に示すトラックパター
ンのように、一本のトラック上に、ブロックA,B,C
の各ブロックに対応するプログラム毎に3つのブロック
に分割されて記録され、トラック長方向の各ブロック間
にはプログラム毎の編集のために一定のギャップGが存
在する。ただし、図3中に示すようなスクラッチが発生
した場合のバーストエラー耐性は、インターリーブ処理
をしていないため、通常記録時に比較して1/3に低下
する。
ンのように、一本のトラック上に、ブロックA,B,C
の各ブロックに対応するプログラム毎に3つのブロック
に分割されて記録され、トラック長方向の各ブロック間
にはプログラム毎の編集のために一定のギャップGが存
在する。ただし、図3中に示すようなスクラッチが発生
した場合のバーストエラー耐性は、インターリーブ処理
をしていないため、通常記録時に比較して1/3に低下
する。
【0036】以上の動作により、ディジタルVTRにお
ける誤り訂正回路として、通常記録時とマルチプログラ
ム記録時でインターリーブ処理の有無を切り換えること
ができ、通常記録時にはトラック内でブロック間インタ
ーリーブ処理をしてバーストエラー耐性を強化し、マル
チプログラム時には、ブロック間インターリーブ処理な
しで記録することになるが、同一ブロックでもある同一
プログラムの情報は、複数トラックにわたり各トラック
の同一位置に記録することができ、ある特定プログラム
のみに対して記録または更新などの編集を行うことがで
きる。
ける誤り訂正回路として、通常記録時とマルチプログラ
ム記録時でインターリーブ処理の有無を切り換えること
ができ、通常記録時にはトラック内でブロック間インタ
ーリーブ処理をしてバーストエラー耐性を強化し、マル
チプログラム時には、ブロック間インターリーブ処理な
しで記録することになるが、同一ブロックでもある同一
プログラムの情報は、複数トラックにわたり各トラック
の同一位置に記録することができ、ある特定プログラム
のみに対して記録または更新などの編集を行うことがで
きる。
【0037】請求項3及び請求項5から請求項9に対応
する第2の実施の形態を示す磁気記録装置を説明する。
図4に第2の実施の形態の磁気記録装置を備えたディジ
タルVTRにおける記録系ブロック図を示す。
する第2の実施の形態を示す磁気記録装置を説明する。
図4に第2の実施の形態の磁気記録装置を備えたディジ
タルVTRにおける記録系ブロック図を示す。
【0038】図4において、入力端子1から入力された
信号は、記録系信号処理回路A2で後段の誤り訂正符号
器等に適したディジタル信号に変換され、スイッチ手段
としてのスイッチ回路3に供給される。
信号は、記録系信号処理回路A2で後段の誤り訂正符号
器等に適したディジタル信号に変換され、スイッチ手段
としてのスイッチ回路3に供給される。
【0039】スイッチ回路3は、入力端子11から供給
された制御信号に基づいて、通常記録時には第1のエラ
ー訂正符号付加手段としての誤り訂正符号器A4に、ま
たマルチプログラム記録時には第2のエラー訂正符号付
加手段としての誤り訂正符号器B5に信号を供給する。
前記の2つの誤り訂正符号器の出力はスイッチ手段とし
てのスイッチ回路6に供給される。
された制御信号に基づいて、通常記録時には第1のエラ
ー訂正符号付加手段としての誤り訂正符号器A4に、ま
たマルチプログラム記録時には第2のエラー訂正符号付
加手段としての誤り訂正符号器B5に信号を供給する。
前記の2つの誤り訂正符号器の出力はスイッチ手段とし
てのスイッチ回路6に供給される。
【0040】スイッチ回路6は、入力端子11から供給
された制御信号に基づいて、通常記録時には誤り訂正符
号器A4の信号を、またマルチプログラム記録時には誤
り訂正符号器B5の信号を、記録系信号処理回路B7に
出力する。
された制御信号に基づいて、通常記録時には誤り訂正符
号器A4の信号を、またマルチプログラム記録時には誤
り訂正符号器B5の信号を、記録系信号処理回路B7に
出力する。
【0041】記録系信号処理回路B7は、スイッチ回路
6からの入力信号にシンクやID付加等を行うと共に、
記録に適したシリアルデータで構成された信号に変換す
る回路である。記録系信号処理回路B7の出力信号は、
変調器8及び記録アンプ9を経由して、記録ヘッド10
に対して記録電流として供給される。
6からの入力信号にシンクやID付加等を行うと共に、
記録に適したシリアルデータで構成された信号に変換す
る回路である。記録系信号処理回路B7の出力信号は、
変調器8及び記録アンプ9を経由して、記録ヘッド10
に対して記録電流として供給される。
【0042】なお、入力端子11から供給される制御信
号は、スイッチ回路3、6の他に、記録系信号処理回路
A2、誤り訂正符号器A4、誤り訂正符号器B5、記録
系信号処理回路B7、記録アンプ9に供給され、通常記
録時とマルチプログラム記録時のそれぞれに於いて、そ
れぞれの回路を最適に制御するために用いられる。
号は、スイッチ回路3、6の他に、記録系信号処理回路
A2、誤り訂正符号器A4、誤り訂正符号器B5、記録
系信号処理回路B7、記録アンプ9に供給され、通常記
録時とマルチプログラム記録時のそれぞれに於いて、そ
れぞれの回路を最適に制御するために用いられる。
【0043】次に、図4に示す誤り訂正符号器A4の動
作を説明する。図5は図4に示す誤り訂正符号器A4の
ブロック図であり、図6は図5に示す誤り訂正符号器A
4に於ける1トラック分のデータの処理過程を表す模式
図である。
作を説明する。図5は図4に示す誤り訂正符号器A4の
ブロック図であり、図6は図5に示す誤り訂正符号器A
4に於ける1トラック分のデータの処理過程を表す模式
図である。
【0044】図5において、入力端子21から入力され
た信号551は、図6に示すように、1トラック分のデ
ータとしてブロックAとブロックBとブロックCの3つ
のブロックから構成される。なお、1ブロックはkバイ
ト×lシンクブロックのデータから構成される。信号5
51は、外符号エンコーダ22で、図6に示すように、
前記の3つのブロック毎にPバイトの外符号パリティが
付加された信号552となる。
た信号551は、図6に示すように、1トラック分のデ
ータとしてブロックAとブロックBとブロックCの3つ
のブロックから構成される。なお、1ブロックはkバイ
ト×lシンクブロックのデータから構成される。信号5
51は、外符号エンコーダ22で、図6に示すように、
前記の3つのブロック毎にPバイトの外符号パリティが
付加された信号552となる。
【0045】次に、信号552は、3ブロック間インタ
ーリーブ処理回路23で、図6に示すように、外符号パ
リティが付加された3ブロックから、交互にシンクブロ
ックデータが抽出された信号553となる。
ーリーブ処理回路23で、図6に示すように、外符号パ
リティが付加された3ブロックから、交互にシンクブロ
ックデータが抽出された信号553となる。
【0046】更に、信号553は、内符号エンコーダ2
4で、図6に示すように、各シンクブロックにQバイト
の内符号パリティが付加された信号554となり、出力
端子25に出力される。
4で、図6に示すように、各シンクブロックにQバイト
の内符号パリティが付加された信号554となり、出力
端子25に出力される。
【0047】図7に第2の実施の形態に於ける通常記録
時(1プログラム/1トラック記録時)のデータ部のト
ラックパターンを表す模式図を示す。図7において、3
つのブロックA,B,Cは、外符号が3ブロック間イン
ターリーブされている。従って、テープ上に図7中に示
すようなスクラッチがあっても、バーストエラーに対す
る誤り訂正能力は、インターリーブなしと比較して3倍
強化される。
時(1プログラム/1トラック記録時)のデータ部のト
ラックパターンを表す模式図を示す。図7において、3
つのブロックA,B,Cは、外符号が3ブロック間イン
ターリーブされている。従って、テープ上に図7中に示
すようなスクラッチがあっても、バーストエラーに対す
る誤り訂正能力は、インターリーブなしと比較して3倍
強化される。
【0048】次に、図4に示す誤り訂正符号器Bの動作
を説明する。図8はマルチプログラム(3プログラム)
記録時に用いる誤り訂正符号器B5のブロック図であ
り、図9は誤り訂正符号器B5に於ける1トラック分の
データ中のブロックAに対応するプログラムAに注目し
たデータ処理過程を表す模式図である。
を説明する。図8はマルチプログラム(3プログラム)
記録時に用いる誤り訂正符号器B5のブロック図であ
り、図9は誤り訂正符号器B5に於ける1トラック分の
データ中のブロックAに対応するプログラムAに注目し
たデータ処理過程を表す模式図である。
【0049】図8において、入力端子51から入力され
た信号805は、図9に示すように、プログラムA,
B,Cの各プログラム毎に対応するブロックAとブロッ
クBとブロックCの3つのブロックから構成される。な
お、1ブロックはkバイト×mシンクブロックのデータ
から構成される。また、1ブロックは更に2つのセクタ
から構成される。信号805は、外符号エンコーダ52
で、図9に示すように、前記の2つのセクタ毎にPバイ
トの外符号パリティが付加された信号806となる。
た信号805は、図9に示すように、プログラムA,
B,Cの各プログラム毎に対応するブロックAとブロッ
クBとブロックCの3つのブロックから構成される。な
お、1ブロックはkバイト×mシンクブロックのデータ
から構成される。また、1ブロックは更に2つのセクタ
から構成される。信号805は、外符号エンコーダ52
で、図9に示すように、前記の2つのセクタ毎にPバイ
トの外符号パリティが付加された信号806となる。
【0050】次に、信号806は、ブロック内2セクタ
間インターリーブ処理回路53で、図9に示すように、
外符号パリティが付加された2セクタから、交互にシン
クブロックデータが抽出された信号807となる。
間インターリーブ処理回路53で、図9に示すように、
外符号パリティが付加された2セクタから、交互にシン
クブロックデータが抽出された信号807となる。
【0051】更に、信号807は、内符号エンコーダ5
4で、図9に示すように、各シンクブロックにQバイト
の内符号パリティが付加された信号808となり、出力
端子55に出力される。
4で、図9に示すように、各シンクブロックにQバイト
の内符号パリティが付加された信号808となり、出力
端子55に出力される。
【0052】図10に第2の実施の形態に於けるマルチ
プログラム(3プログラム)記録時のデータ部のトラッ
クパターンを表す模式図を示す。図10に示すように、
一本のトラックはプログラム毎に対応して3つのブロッ
クに分割され、トラック長方向のブロック間にはプログ
ラム毎の編集のために一定のギャップGが存在する。ま
た、ブロック内の2セクタ間で外符号がインターリーブ
されているので、テープ上に図10中に示すようなスク
ラッチがあっても、バーストエラーに対する誤り訂正能
力は、第1の実施の形態のインターリーブなしと比較し
て2倍強化される。
プログラム(3プログラム)記録時のデータ部のトラッ
クパターンを表す模式図を示す。図10に示すように、
一本のトラックはプログラム毎に対応して3つのブロッ
クに分割され、トラック長方向のブロック間にはプログ
ラム毎の編集のために一定のギャップGが存在する。ま
た、ブロック内の2セクタ間で外符号がインターリーブ
されているので、テープ上に図10中に示すようなスク
ラッチがあっても、バーストエラーに対する誤り訂正能
力は、第1の実施の形態のインターリーブなしと比較し
て2倍強化される。
【0053】以上の動作により、通常記録時とマルチプ
ログラム記録時で誤り訂正回路を切り換えることによ
り、バーストエラー耐性を劣化させずに、マルチプログ
ラム記録を可能とすると共に、特定プログラムの編集を
も可能とすることができる。
ログラム記録時で誤り訂正回路を切り換えることによ
り、バーストエラー耐性を劣化させずに、マルチプログ
ラム記録を可能とすると共に、特定プログラムの編集を
も可能とすることができる。
【0054】なお、図4に示す第2の実施の形態に於い
ては、図5,図8に示すように、誤り訂正符号器A4の
外符号エンコーダ22と、誤り訂正符号器B5の外符号
エンコーダ52とを独立としたが、図6の信号552お
よび図9の信号806に示すように、各外符号エンコー
ダ22,52で付加される外符号パリティはPバイトで
構成された同一のパリティであるので、各外符号エンコ
ーダ22,52の共用化が可能であることは明らかであ
る。
ては、図5,図8に示すように、誤り訂正符号器A4の
外符号エンコーダ22と、誤り訂正符号器B5の外符号
エンコーダ52とを独立としたが、図6の信号552お
よび図9の信号806に示すように、各外符号エンコー
ダ22,52で付加される外符号パリティはPバイトで
構成された同一のパリティであるので、各外符号エンコ
ーダ22,52の共用化が可能であることは明らかであ
る。
【0055】また、図4に示す第2の実施の形態に於い
ては、図5,図8に示すように、誤り訂正符号器A4の
内符号エンコーダ24と、誤り訂正符号器B5の内符号
エンコーダ54とを独立としたが、図6の信号554お
よび図9の信号808に示すように、各内符号エンコー
ダ24,54で付加される内符号パリティはQバイトで
構成された同一のパリティであるので、各内符号エンコ
ーダ24,54の共用化が可能であることは明らかであ
る。
ては、図5,図8に示すように、誤り訂正符号器A4の
内符号エンコーダ24と、誤り訂正符号器B5の内符号
エンコーダ54とを独立としたが、図6の信号554お
よび図9の信号808に示すように、各内符号エンコー
ダ24,54で付加される内符号パリティはQバイトで
構成された同一のパリティであるので、各内符号エンコ
ーダ24,54の共用化が可能であることは明らかであ
る。
【0056】このように、各外符号エンコーダ22,5
2および各内符号エンコーダ24,54を、それぞれ共
用化することにより、回路規模の削減が可能である。た
だし、各外符号エンコーダ22,52を共用化した場合
には、マルチプログラム記録時の1トラック当りの情報
量は減少する。
2および各内符号エンコーダ24,54を、それぞれ共
用化することにより、回路規模の削減が可能である。た
だし、各外符号エンコーダ22,52を共用化した場合
には、マルチプログラム記録時の1トラック当りの情報
量は減少する。
【0057】以上のように、各外符号エンコーダ22,
52および各内符号エンコーダ24,54をそれぞれ共
用化した場合の他の誤り訂正符号器について、その構成
を図11に示して説明する。
52および各内符号エンコーダ24,54をそれぞれ共
用化した場合の他の誤り訂正符号器について、その構成
を図11に示して説明する。
【0058】図11に第2の実施の形態に於ける他の誤
り訂正符号器のブロック図を示す。図11に於いて、入
力端子200から入力された信号は、外符号エンコーダ
201で外符号パリティが付加された後、スイッチ手段
としてのスイッチ回路202に供給される。
り訂正符号器のブロック図を示す。図11に於いて、入
力端子200から入力された信号は、外符号エンコーダ
201で外符号パリティが付加された後、スイッチ手段
としてのスイッチ回路202に供給される。
【0059】スイッチ回路202は、入力端子208か
ら供給された制御信号に基づいて、通常記録時には第1
のエラー訂正符号付加手段としての3ブロック間インタ
ーリーブ処理回路203へ信号を供給し、マルチプログ
ラム記録時には第2のエラー訂正符号付加手段としての
ブロック内2セクタ間インターリーブ処理回路204へ
信号を供給する。
ら供給された制御信号に基づいて、通常記録時には第1
のエラー訂正符号付加手段としての3ブロック間インタ
ーリーブ処理回路203へ信号を供給し、マルチプログ
ラム記録時には第2のエラー訂正符号付加手段としての
ブロック内2セクタ間インターリーブ処理回路204へ
信号を供給する。
【0060】3ブロック間インターリーブ処理回路20
3及びブロック内2セクタ間インターリーブ処理回路2
04の各出力信号は、スイッチ手段としてのスイッチ回
路205へ供給される。スイッチ回路205は、入力端
子208から供給された制御信号に基づいて、通常記録
時には3ブロック間インターリーブ処理回路203から
の出力信号を、マルチプログラム記録時にはブロック内
2セクタ間インターリーブ処理回路204からの出力信
号を、内符号エンコーダ206へ供給する。
3及びブロック内2セクタ間インターリーブ処理回路2
04の各出力信号は、スイッチ手段としてのスイッチ回
路205へ供給される。スイッチ回路205は、入力端
子208から供給された制御信号に基づいて、通常記録
時には3ブロック間インターリーブ処理回路203から
の出力信号を、マルチプログラム記録時にはブロック内
2セクタ間インターリーブ処理回路204からの出力信
号を、内符号エンコーダ206へ供給する。
【0061】内符号エンコーダ206で、内符号が付加
された信号は出力端子207に出力される。なお、入力
端子208から供給される制御信号は、前記のスイッチ
回路202、205の他に、外符号エンコーダ201及
び内符号エンコーダ206に供給され、通常記録時とマ
ルチプログラム時に於いて、それぞれの回路を最適に制
御するために用いられる。
された信号は出力端子207に出力される。なお、入力
端子208から供給される制御信号は、前記のスイッチ
回路202、205の他に、外符号エンコーダ201及
び内符号エンコーダ206に供給され、通常記録時とマ
ルチプログラム時に於いて、それぞれの回路を最適に制
御するために用いられる。
【0062】なお、第2の実施の形態のマルチプログラ
ム時に於いては、同一ブロックに対応して記録する同一
プログラムの情報は、図10に示すように、各トラック
間で同一位置に記録したが、異なる位置に記録しても構
わない。
ム時に於いては、同一ブロックに対応して記録する同一
プログラムの情報は、図10に示すように、各トラック
間で同一位置に記録したが、異なる位置に記録しても構
わない。
【0063】なお、第2の実施の形態に於いては、イン
ターリーブ処理は各トラック毎に完結するとしたが、複
数トラックに渡ってインターリーブ処理をしても構わな
い。このように、更にトラック間でインターリーブ処理
をすることにより、バーストエラー耐性が一層向上す
る。
ターリーブ処理は各トラック毎に完結するとしたが、複
数トラックに渡ってインターリーブ処理をしても構わな
い。このように、更にトラック間でインターリーブ処理
をすることにより、バーストエラー耐性が一層向上す
る。
【0064】以上のように、トラック間でインターリー
ブ処理をした場合を、第3の実施の形態として以下に説
明する。図12に第3の実施の形態における誤り訂正符
号器のブロック図を示す。図12において、入力端子1
11から入力された信号は、一時的にDRAM113に
記憶され、DRAM113内において、外符号エンコー
ダ114により、外符号パリティが付加される。外符号
パリティの付加にともない、外符号エンコーダ114と
DRAM113の間でデータを送受しながら、データを
ブロック間のみならずトラック間でもインターリーブ処
理する。そのように、メモリー制御回路112は、DR
AM113の制御を行なうための回路である。
ブ処理をした場合を、第3の実施の形態として以下に説
明する。図12に第3の実施の形態における誤り訂正符
号器のブロック図を示す。図12において、入力端子1
11から入力された信号は、一時的にDRAM113に
記憶され、DRAM113内において、外符号エンコー
ダ114により、外符号パリティが付加される。外符号
パリティの付加にともない、外符号エンコーダ114と
DRAM113の間でデータを送受しながら、データを
ブロック間のみならずトラック間でもインターリーブ処
理する。そのように、メモリー制御回路112は、DR
AM113の制御を行なうための回路である。
【0065】外符号パリティ付加後のデータは、内符号
エンコーダ115で内符号パリティが付加されて、出力
端子116に出力される。入力端子117は、通常記録
時とマルチプログラム記録時を識別する制御信号を供給
する端子である。制御信号は、メモリー制御回路11
2、外符号エンコーダ114及び内符号エンコーダ11
5に供給され、それぞれの回路動作を記録モードに応じ
て制御する。
エンコーダ115で内符号パリティが付加されて、出力
端子116に出力される。入力端子117は、通常記録
時とマルチプログラム記録時を識別する制御信号を供給
する端子である。制御信号は、メモリー制御回路11
2、外符号エンコーダ114及び内符号エンコーダ11
5に供給され、それぞれの回路動作を記録モードに応じ
て制御する。
【0066】図13に第3の実施の形態の通常記録時に
於ける外符号付加時のデータのインターリーブ方法を示
す。この実施の形態に於いては、通常記録時には、トラ
ック内3ブロック間及び6トラック間でインターリーブ
を行なう。ここで、1トラック当りのデータは336シ
ンクブロックで、そのうち外符号パリティ(C2とす
る)は30バイト(シンクブロック)、1シンクブロッ
ク当りのバイト数は99バイトとする。
於ける外符号付加時のデータのインターリーブ方法を示
す。この実施の形態に於いては、通常記録時には、トラ
ック内3ブロック間及び6トラック間でインターリーブ
を行なう。ここで、1トラック当りのデータは336シ
ンクブロックで、そのうち外符号パリティ(C2とす
る)は30バイト(シンクブロック)、1シンクブロッ
ク当りのバイト数は99バイトとする。
【0067】従って、1ブロックあたりのデータ数は1
12シンクブロックで、そのうち外符号パリティ(C
2)は10バイト(シンクブロック)となる。また、D
(t,g,b)は、トラックナンバーt、バイトナンバ
ーb、シンクブロックナンバーgに位置するデータを示
すものとする。
12シンクブロックで、そのうち外符号パリティ(C
2)は10バイト(シンクブロック)となる。また、D
(t,g,b)は、トラックナンバーt、バイトナンバ
ーb、シンクブロックナンバーgに位置するデータを示
すものとする。
【0068】その時のインターリーブは、(式1),
(式2),(式3),(式4)に基づく方法によって行
われる。
(式2),(式3),(式4)に基づく方法によって行
われる。
【0069】
【数1】
【0070】ここで、C={Cn-1,Cn-2,・・・, C
0 }を、C(X)=Cn-1 ・Xn-1 +C n-2 ・Xn-2 +
・・・+C0 と表す。一方、マルチプログラム時には、
通常記録時の1ブロックを2セクタに分割して、ブロッ
ク内2セクタ間及び6トラック間でインターリーブ処理
を行う。D(t,g,b)は、トラックナンバーt、バ
イトナンバーb、シンクブロックナンバーgに位置する
データを示すものとする。
0 }を、C(X)=Cn-1 ・Xn-1 +C n-2 ・Xn-2 +
・・・+C0 と表す。一方、マルチプログラム時には、
通常記録時の1ブロックを2セクタに分割して、ブロッ
ク内2セクタ間及び6トラック間でインターリーブ処理
を行う。D(t,g,b)は、トラックナンバーt、バ
イトナンバーb、シンクブロックナンバーgに位置する
データを示すものとする。
【0071】その時の1セクタ当りのシンクブロック数
をRとすると、この時のインターリーブは、(式5),
(式6),(式7),(式8)に基づく方法によって行
われる。
をRとすると、この時のインターリーブは、(式5),
(式6),(式7),(式8)に基づく方法によって行
われる。
【0072】
【数2】
【0073】このように、第2の実施の形態に、更にト
ラック間インターリーブをすれば、バーストエラー耐性
が一層向上する。この時、第3の実施の形態でのトラッ
ク間インターリーブは6トラック間で行ったが、トラッ
ク数は任意に決めてよい。
ラック間インターリーブをすれば、バーストエラー耐性
が一層向上する。この時、第3の実施の形態でのトラッ
ク間インターリーブは6トラック間で行ったが、トラッ
ク数は任意に決めてよい。
【0074】なお、第1及び第2及び第3の実施の形態
に於いては、通常記録時の1トラック当りのブロック数
は3としたが、ブロック数を増やすほどバーストエラー
耐性が向上するのは明らかである。
に於いては、通常記録時の1トラック当りのブロック数
は3としたが、ブロック数を増やすほどバーストエラー
耐性が向上するのは明らかである。
【0075】また、第2及び第3の実施の形態に於いて
は、マルチプログラム時の1ブロック当りのセクタ数は
2としたが、セクタ数を増やすほどバーストエラー耐性
が向上するのは明らかである。
は、マルチプログラム時の1ブロック当りのセクタ数は
2としたが、セクタ数を増やすほどバーストエラー耐性
が向上するのは明らかである。
【0076】また、第1及び第2及び第3の実施の形態
に於いては、通常記録時の1トラック当りのブロック数
と、マルチプログラム時のブロック(プログラム)数と
を等しく3とした。このようにブロック数を等しくすれ
ば、ブロック分割等の信号処理回路の共用化等により回
路規模を減らすことができる。
に於いては、通常記録時の1トラック当りのブロック数
と、マルチプログラム時のブロック(プログラム)数と
を等しく3とした。このようにブロック数を等しくすれ
ば、ブロック分割等の信号処理回路の共用化等により回
路規模を減らすことができる。
【0077】
【発明の効果】以上のように本発明によれば、複数種類
のプログラムで構成されたマルチプログラムのデータ記
録の際に、マルチプログラムのうちの同一プログラムの
ブロックを複数のセクタに分割し、それらのセクタ間で
外符号付加後の信号をインターリーブ処理することがで
きる。
のプログラムで構成されたマルチプログラムのデータ記
録の際に、マルチプログラムのうちの同一プログラムの
ブロックを複数のセクタに分割し、それらのセクタ間で
外符号付加後の信号をインターリーブ処理することがで
きる。
【0078】そのため、マルチプログラムのデータ記録
において、その記録データの再生時のエラー耐性を劣化
させることなく、記録データのうちのある特定プログラ
ムのみの編集ができるように、記録することができると
ともに、マルチプログラムのデータ記録において、その
プログラム数に対応したブロック数を通常記録時の1ト
ラック当りのブロック数に等しくして記録するようにす
れば、装置の回路規模を削減することができ、更に、マ
ルチプログラムのデータ記録において、内符号エンコー
ダ或は外符号エンコーダを通常記録時と共用するように
すれば、装置の回路規模を更に削減することができる。
において、その記録データの再生時のエラー耐性を劣化
させることなく、記録データのうちのある特定プログラ
ムのみの編集ができるように、記録することができると
ともに、マルチプログラムのデータ記録において、その
プログラム数に対応したブロック数を通常記録時の1ト
ラック当りのブロック数に等しくして記録するようにす
れば、装置の回路規模を削減することができ、更に、マ
ルチプログラムのデータ記録において、内符号エンコー
ダ或は外符号エンコーダを通常記録時と共用するように
すれば、装置の回路規模を更に削減することができる。
【図1】本発明の第1の実施の形態におけるディジタル
VTRの記録系ブロック図
VTRの記録系ブロック図
【図2】同実施の形態の3プログラム/1トラック記録
時のデータ処理図
時のデータ処理図
【図3】同実施の形態の3プログラム/1トラック記録
時のトラックパターン図
時のトラックパターン図
【図4】本発明の第2の実施の形態に於けるディジタル
VTRの記録系ブロック図
VTRの記録系ブロック図
【図5】同実施の形態の通常記録用の誤り訂正符号器の
ブロック図
ブロック図
【図6】同実施の形態の誤り訂正符号器の1トラック分
のデータ処理図
のデータ処理図
【図7】同実施の形態の1プログラム/1トラック記録
時のトラックパターン図
時のトラックパターン図
【図8】同実施の形態のマルチプログラム記録用の誤り
訂正符号器のブロック図
訂正符号器のブロック図
【図9】同実施の形態の誤り訂正符号器の1ブロック分
のデータ処理図
のデータ処理図
【図10】同実施の形態の3プログラム/1トラック記
録時のトラックパターン図
録時のトラックパターン図
【図11】同実施の形態の他の誤り訂正符号器のブロッ
ク図
ク図
【図12】本発明の第3の実施の形態に於ける誤り訂正
符号器のブロック図
符号器のブロック図
【図13】同実施の形態の通常記録時の外符号付加時の
インターリーブ方法の説明図
インターリーブ方法の説明図
【図14】従来のディジタルVTRに於ける記録系のブ
ロック図
ロック図
【図15】同従来例に於ける1プログラム/1トラック
記録時のデータ処理の説明図
記録時のデータ処理の説明図
【図16】同従来例に於ける1プログラム/1トラック
記録時のトラックパターン図
記録時のトラックパターン図
【図17】同従来例に於ける3プログラム/1トラック
記録時のデータ処理の説明図
記録時のデータ処理の説明図
【図18】同従来例に於ける3プログラム/1トラック
記録時のトラックパターン図
記録時のトラックパターン図
3 スイッチ回路 4 誤り訂正符号器A 5 誤り訂正符号器B 6 スイッチ回路 84 スイッチ回路 85 3ブロック間インターリーブ処理回路 86 スイッチ回路 202 スイッチ回路 203 3ブロック間インターリーブ処理回路 204 ブロック内2セクタ間インターリーブ処理回
路 205 スイッチ回路
路 205 スイッチ回路
Claims (9)
- 【請求項1】 ディジタル化された情報信号を磁気記録
媒体上で平行に配列された複数のトラックに記録する磁
気記録装置であって、1種類の記録情報が複数ブロック
に分割された情報信号に対して、誤り訂正符号を付加し
て誤り訂正符号化を行うとともに、前記各ブロック間で
交互に情報信号を抽出して再配列するインターリーブ処
理を施した信号を、トラック毎への記録信号として出力
する第1のエラー訂正符号付加手段と、複数種類の記録
情報がその記録情報毎に複数ブロックの各ブロックに対
応して配列された情報信号に対して、前記各ブロック間
での前記インターリーブ処理を施さない信号を、トラッ
ク毎への記録信号として出力する第2のエラー訂正符号
付加手段と、1種類の記録情報を記録する場合には第1
のエラー訂正符号付加手段を選択し、複数種類の記録情
報を記録する場合には第2のエラー訂正符号付加手段を
選択するスイッチ手段とを備えた磁気記録装置。 - 【請求項2】 複数種類の記録情報がその記録情報毎に
複数ブロックの各ブロックに対応して配列された情報信
号を記録する時は、同一種類の記録情報に対応するブロ
ックは、複数トラックにわたって各トラックで同位置に
配置する請求項1に記載の磁気記録装置。 - 【請求項3】 複数種類の記録情報がその記録情報毎に
複数ブロックの各ブロックに対応して配列された情報信
号を記録する時は、第2のエラー訂正符号付加手段によ
り各ブロックを複数セクタに分割して前記各セクタ間で
インターリーブ処理を行う請求項1または請求項2に記
載の磁気記録装置。 - 【請求項4】 第1のエラー訂正符号付加手段および第
2のエラー訂正符号付加手段を、複数トラック間でイン
ターリーブ処理を行うよう構成した請求項1または請求
項2または請求項3に記載の磁気記録装置。 - 【請求項5】 1種類の記録情報を記録する場合の1ト
ラック当りのブロック数と、複数種類の記録情報を記録
する場合の1トラック当りのブロック数とを等しくした
請求項1から請求項4のいずれかに記載の磁気記録装
置。 - 【請求項6】 第1のエラー訂正符号付加手段および第
2のエラー訂正符号付加手段として、1種類の記録情報
を記録する場合と複数種類の記録情報を記録する場合と
で、2重以上でかつ同一の検査記号数により誤り訂正符
号化を行なうよう構成した1つのエラー訂正符号付加手
段を設けた請求項1から請求項5のいずれかに記載の磁
気記録装置。 - 【請求項7】 第1のエラー訂正符号付加手段および第
2のエラー訂正符号付加手段を、誤り訂正符号化として
内符号パリティを付加する内符号付加手段を共用するよ
う構成した請求項6に記載の磁気記録装置。 - 【請求項8】 第1のエラー訂正符号付加手段および第
2のエラー訂正符号付加手段を、誤り訂正符号化として
外符号パリティを付加する外符号付加手段を共用するよ
う構成した請求項6に記載の磁気記録装置。 - 【請求項9】 第1のエラー訂正符号付加手段および第
2のエラー訂正符号付加手段を、誤り訂正符号化として
内符号パリティを付加する内符号付加手段と、誤り訂正
符号化として外符号パリティを付加する外符号付加手段
との両方を共用するよう構成した請求項6に記載の磁気
記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1801696A JPH09213012A (ja) | 1996-02-05 | 1996-02-05 | 磁気記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1801696A JPH09213012A (ja) | 1996-02-05 | 1996-02-05 | 磁気記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09213012A true JPH09213012A (ja) | 1997-08-15 |
Family
ID=11959883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1801696A Pending JPH09213012A (ja) | 1996-02-05 | 1996-02-05 | 磁気記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09213012A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6539512B1 (en) | 1998-08-04 | 2003-03-25 | Samsung Electronics Co., Ltd. | Interleaving method and circuit for high density recording medium |
-
1996
- 1996-02-05 JP JP1801696A patent/JPH09213012A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6539512B1 (en) | 1998-08-04 | 2003-03-25 | Samsung Electronics Co., Ltd. | Interleaving method and circuit for high density recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0246661A2 (en) | Apparatus for recording information signals | |
JP2776005B2 (ja) | ディジタル信号記録再生装置 | |
JPH05145885A (ja) | 記録再生装置 | |
CA1339956C (en) | Method for transmitting digital data | |
JPH01228382A (ja) | 映像信号記録方法 | |
EP0420280B1 (en) | Digital information signal reproducing apparatus for reproducing digital audio signal at the reproducing speed different from the recording speed | |
CA1325271C (en) | Magnetic recording apparatus | |
JPH09213012A (ja) | 磁気記録装置 | |
JPH0377564B2 (ja) | ||
JP3293307B2 (ja) | ディジタル信号記録方法 | |
JP2675085B2 (ja) | 回転ヘッド形pcmレコーダの記録再生方法 | |
JP3470490B2 (ja) | デジタル信号の記録装置、記録方法及び再生方法 | |
JP2785462B2 (ja) | ディジタル信号ダビング方法及びディジタル記録再生装置 | |
JP2737321B2 (ja) | ディジタル情報信号再生装置 | |
JPH0135423B2 (ja) | ||
JP2770506B2 (ja) | 磁気記録再生装置 | |
JPS613368A (ja) | Vtr装置におけるデジタル音声信号の可変速再生方法 | |
JP2851135B2 (ja) | ディジタルオーディオテープレコーダ | |
JP3565433B2 (ja) | ビデオテープレコーダ | |
JPH01122081A (ja) | ディジタル記録再生装置 | |
JPS60167165A (ja) | マルチトラツク方式pcmレコ−ダ | |
JPH01288078A (ja) | 磁気記録再生装置 | |
JPH06150567A (ja) | ディジタル信号記録方式 | |
JPH01176370A (ja) | 誤り訂正符号化方法 | |
JPH04159602A (ja) | 多トラックデジタルテープレコーダ |