JPH09212484A - 離散コサイン変換方法 - Google Patents
離散コサイン変換方法Info
- Publication number
- JPH09212484A JPH09212484A JP1436396A JP1436396A JPH09212484A JP H09212484 A JPH09212484 A JP H09212484A JP 1436396 A JP1436396 A JP 1436396A JP 1436396 A JP1436396 A JP 1436396A JP H09212484 A JPH09212484 A JP H09212484A
- Authority
- JP
- Japan
- Prior art keywords
- dct
- quantization
- discrete cosine
- transformation
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 ＭＰＥＧ規格に適する離散コサイン変換
【解決手段】 本発明の離散コサイン変換は、偶、奇数
関数ブロックの分解を異なる方法で行うと共にその変換
出力をスケーリングしてこれに続く量子化処理と統合さ
せることが可能であり、そのハードウェアを削減させ得
る。画像処理装置（１０）のＦＤＣＴ／量子化部（１
４）及び逆量子化／ＩＤＣＴ部（１６）において本変換
方法が適用され得る。
関数ブロックの分解を異なる方法で行うと共にその変換
出力をスケーリングしてこれに続く量子化処理と統合さ
せることが可能であり、そのハードウェアを削減させ得
る。画像処理装置（１０）のＦＤＣＴ／量子化部（１
４）及び逆量子化／ＩＤＣＴ部（１６）において本変換
方法が適用され得る。
Description
【０００１】
【産業上の利用分野】本発明は離散コサイン変換に関
し、特にビデオ圧縮信号の処理において有用な高速な離
散コサイン変換の方法に関する。
し、特にビデオ圧縮信号の処理において有用な高速な離
散コサイン変換の方法に関する。
【０００２】
【従来技術及びその課題】ビデオ圧縮信号の処理の中心
的構成要素として離散コサイン変換(Discrete Cosine T
ransform)(以下ＤＣＴという）がある。このＤＣＴに関
しては過去に多数の論文もあり、現在では２次元ＤＣＴ
の直接演算に対しても関心が寄せられている。しかし、
その直接演算(direct implementation) におけるハード
ウェアの複雑性が課題となっており、一般的に１次元Ｄ
ＣＴを転置(transpose) した上で２度繰り返すタンデム
接続がＬＳＩ設計の際の最も有効な方法として受け入れ
られているが、この方法においては、２０個の乗算用Ｒ
ＯＭと４クロック分のパイプライン処理時間が必要であ
り、偶および奇の関数に対応する部分ブロック出力間の
同期化に特別な４８ビット・ラッチを含んでしまう。又
乗算のための係数が多いためこれを等価的に実現する回
路が大きくなる。それ故、将来のビジネス・コミュニケ
ーション及び家庭用エンターテイメント用としてビデオ
圧縮の中心的技術に成長しつつあるＭＰＥＧ規格へ適用
するための、経済的なＤＣＴの設計がより求められてい
る。
的構成要素として離散コサイン変換(Discrete Cosine T
ransform)(以下ＤＣＴという）がある。このＤＣＴに関
しては過去に多数の論文もあり、現在では２次元ＤＣＴ
の直接演算に対しても関心が寄せられている。しかし、
その直接演算(direct implementation) におけるハード
ウェアの複雑性が課題となっており、一般的に１次元Ｄ
ＣＴを転置(transpose) した上で２度繰り返すタンデム
接続がＬＳＩ設計の際の最も有効な方法として受け入れ
られているが、この方法においては、２０個の乗算用Ｒ
ＯＭと４クロック分のパイプライン処理時間が必要であ
り、偶および奇の関数に対応する部分ブロック出力間の
同期化に特別な４８ビット・ラッチを含んでしまう。又
乗算のための係数が多いためこれを等価的に実現する回
路が大きくなる。それ故、将来のビジネス・コミュニケ
ーション及び家庭用エンターテイメント用としてビデオ
圧縮の中心的技術に成長しつつあるＭＰＥＧ規格へ適用
するための、経済的なＤＣＴの設計がより求められてい
る。
【０００３】
【課題を達成するための手段及び作用】本発明は新たな
離散コサイン変換方法を提供する。本発明に係る高速Ｄ
ＣＴは偶、奇数関数ブロックの分解を異なる方法で行う
と共にその変換出力をスケーリング（乗算係数により大
きさを調整すること）してこれに続く量子化処理と統合
（同時処理を実行）させることにより、ハードウェア量
を削減させ得る。このＤＣＴにおける奇数関数ブロック
の分解のステップが以下の式を含む。
離散コサイン変換方法を提供する。本発明に係る高速Ｄ
ＣＴは偶、奇数関数ブロックの分解を異なる方法で行う
と共にその変換出力をスケーリング（乗算係数により大
きさを調整すること）してこれに続く量子化処理と統合
（同時処理を実行）させることにより、ハードウェア量
を削減させ得る。このＤＣＴにおける奇数関数ブロック
の分解のステップが以下の式を含む。
【数２】
【０００４】この新規なＤＣＴは１０個の乗算用ＲＯＭ
と３クロック分のパイプライン処理時間が必要となるだ
けである。本発明をビデオ信号の符号化に適用した場
合、ＤＣＴ係数の量子化というステップをＤＣＴの実行
と合併して行うことができる。即ち、ＤＣＴの実行と、
その実行の結果得られるＤＣＴ係数の量子化とを別々に
扱うよりも、経済的にビデオ符号化が成され得る。
と３クロック分のパイプライン処理時間が必要となるだ
けである。本発明をビデオ信号の符号化に適用した場
合、ＤＣＴ係数の量子化というステップをＤＣＴの実行
と合併して行うことができる。即ち、ＤＣＴの実行と、
その実行の結果得られるＤＣＴ係数の量子化とを別々に
扱うよりも、経済的にビデオ符号化が成され得る。
【０００５】
【実施例】本発明の一実施例を図面を参照して説明す
る。ＤＣＴには正変換と逆変換があるが、信号の流れの
方向が異なるだけであるので、ここでは正変換について
主に説明する。正方向の１次元ＤＣＴは次の式で定義さ
れる。
る。ＤＣＴには正変換と逆変換があるが、信号の流れの
方向が異なるだけであるので、ここでは正変換について
主に説明する。正方向の１次元ＤＣＴは次の式で定義さ
れる。
【数３】
【０００６】式（５）のコサイン項を行列形式で表わす
と以下の様になる。
と以下の様になる。
【数４】 ここでＸは、係数及び入力データ・ベクトルであり、ｃ
n はｃｏｓ（ｎπ／１６）を意味する。式（６）の行列
の各要素の番号は式（２）に示されるように、モジュー
ロ３２によって現象する。
n はｃｏｓ（ｎπ／１６）を意味する。式（６）の行列
の各要素の番号は式（２）に示されるように、モジュー
ロ３２によって現象する。
【数５】 行列が偶及び奇関数部分ブロックに分解され得る。
【数６】
【０００７】左上のサブ・マトリックスは、さらに以下
のように分解され得る。
のように分解され得る。
【数７】 ここで、ｓn 及びｔn はそれぞれサイン及びタンジェン
トである。ＤＣＴの偶数関数ブロックの従来の実行のほ
とんどは式（９ａ）を用いる。しかし、式（９ｂ）に示
すような共通スケーリング・ファクタを取り除くと、ハ
ードウェアの複雑性も同様に減少し得る。式（９ａ）及
び式（９ｂ）により、係数の再符号化を除いて、偶数の
関数ブロックの変換を行うためには２つのバタフライ・
ステップが必要である。逆に、奇数の関数ブロックの変
換には、そのような明確な利点はない。しかし、本発明
の一実施例における特徴部である式（１）から式（４）
のように奇数の関数サブ・ブロックを分解するとき、
（１０）及び（１１）の関係が存在する。
トである。ＤＣＴの偶数関数ブロックの従来の実行のほ
とんどは式（９ａ）を用いる。しかし、式（９ｂ）に示
すような共通スケーリング・ファクタを取り除くと、ハ
ードウェアの複雑性も同様に減少し得る。式（９ａ）及
び式（９ｂ）により、係数の再符号化を除いて、偶数の
関数ブロックの変換を行うためには２つのバタフライ・
ステップが必要である。逆に、奇数の関数ブロックの変
換には、そのような明確な利点はない。しかし、本発明
の一実施例における特徴部である式（１）から式（４）
のように奇数の関数サブ・ブロックを分解するとき、
（１０）及び（１１）の関係が存在する。
【０００８】
【数８】
【０００９】これらの関係を用いて、奇数の関数ブロッ
クはさらに以下のように分解され得る。
クはさらに以下のように分解され得る。
【数９】
【００１０】式（１２）により第２ステージで３入力加
算器を用いた２ステップ・バタフライ実行が可能にな
り、演算から共通スケーリング・ファクタを取り除くこ
とによって、乗算ＲＯＭの総数は著しく減少し得る。図
１は本発明に係るＤＣＴのバタフライ構造を示す。図１
において、８入力（ｘ（０）〜ｘ（７））に対して２対
ごとのバタフライ（２つの入力についての対称形演算）
を行う際の各係数と２対の入力値のとり方が表わされて
おり、８入力ｘ（０）〜ｘ（７）に対し最終的に右端に
生成されるものがＤＣＴの係数値に相当する出力
算器を用いた２ステップ・バタフライ実行が可能にな
り、演算から共通スケーリング・ファクタを取り除くこ
とによって、乗算ＲＯＭの総数は著しく減少し得る。図
１は本発明に係るＤＣＴのバタフライ構造を示す。図１
において、８入力（ｘ（０）〜ｘ（７））に対して２対
ごとのバタフライ（２つの入力についての対称形演算）
を行う際の各係数と２対の入力値のとり方が表わされて
おり、８入力ｘ（０）〜ｘ（７）に対し最終的に右端に
生成されるものがＤＣＴの係数値に相当する出力
【外１】 となる。
【００１１】段数が３段のバタフライの実行には、１０
個の乗算ＲＯＭしか必要とされず、偶数関数および奇数
関数ブロックが、第３ステージにおいて処理される。こ
のため従来のバタフライの実行に必要な４×１０ビット
・ラッチを節約できる。８×８画素の２次元ＤＣＴの乗
算の総数に関して、この新しいアプローチでは、チェン
(chen)のアルゴリズムより３７．５％少なく、２次元Ｄ
ＣＴのバタフライの非常に複雑な直接実行よりわずか２
０％だけ多い１６０の乗算が必要となるだけであり、後
者の実行では１２０個のＲＯＭが必要であるのに対し、
同様のＲＯＭがわずか２０個が必要なだけである。
個の乗算ＲＯＭしか必要とされず、偶数関数および奇数
関数ブロックが、第３ステージにおいて処理される。こ
のため従来のバタフライの実行に必要な４×１０ビット
・ラッチを節約できる。８×８画素の２次元ＤＣＴの乗
算の総数に関して、この新しいアプローチでは、チェン
(chen)のアルゴリズムより３７．５％少なく、２次元Ｄ
ＣＴのバタフライの非常に複雑な直接実行よりわずか２
０％だけ多い１６０の乗算が必要となるだけであり、後
者の実行では１２０個のＲＯＭが必要であるのに対し、
同様のＲＯＭがわずか２０個が必要なだけである。
【００１２】実用上スケーリングがどのように効くかを
説明する。図１に示すバタフライ構造からの出力がスケ
ーリングされ、２次元ＤＣＴに関して、１次元ＤＣＴ係
数が転置ＦＩＦＯに記憶される。第２ＤＣＴへの入力デ
ータが均一にスケーリングされるように、第２パス１次
元ＤＣＴはこれらの転置された係数に適用される。この
ように１次元ＤＣＴにおけるスケーリングは、第２パス
１次元ＤＣＴを介して通りさらにスケーリングされる。
２次元ＤＣＴ係数の結果は下記のように表される。
説明する。図１に示すバタフライ構造からの出力がスケ
ーリングされ、２次元ＤＣＴに関して、１次元ＤＣＴ係
数が転置ＦＩＦＯに記憶される。第２ＤＣＴへの入力デ
ータが均一にスケーリングされるように、第２パス１次
元ＤＣＴはこれらの転置された係数に適用される。この
ように１次元ＤＣＴにおけるスケーリングは、第２パス
１次元ＤＣＴを介して通りさらにスケーリングされる。
２次元ＤＣＴ係数の結果は下記のように表される。
【数１０】Ｂ＝ＡＤＡ (13) ここでＤはＣ（ＣＸ）t で定義された真(true)２次元Ｄ
ＣＴ係数であり、Ａは以下のように定義されるスケーリ
ング・マトリックスである。
ＣＴ係数であり、Ａは以下のように定義されるスケーリ
ング・マトリックスである。
【数１１】
【００１３】しかし、後続の量子化と共に統合(merge)
され得るため、２次元ＤＣＴ出力へのスケーリングは必
ずしも必要ない。量子化において、２次元ＤＣＴの結果
はジグザグ状に読みだされ、量子化ステップ・サイズで
分割される（またはＲＯＭにアクセスすることによって
同様に処理される）。分割は式（１３）、（１４）で定
義されたスケーリング・ファクタに応じてスケーリング
され得る。逆方向のＤＣＴは前述した様に正変換の単純
に反対のオペレーションである。つまり、すべての入力
データは図１の右側から供給され、その結果が左側で得
られる。行列はすべて転置され、バタフライ接続が図に
正確に示される。行列反転の転置特性（エルミート特
性）により、ＲＯＭの同じセットが逆ＤＣＴに用いられ
得る。式（１２）の３つの入力加算器も以下のエルミー
ト特性を有する。
され得るため、２次元ＤＣＴ出力へのスケーリングは必
ずしも必要ない。量子化において、２次元ＤＣＴの結果
はジグザグ状に読みだされ、量子化ステップ・サイズで
分割される（またはＲＯＭにアクセスすることによって
同様に処理される）。分割は式（１３）、（１４）で定
義されたスケーリング・ファクタに応じてスケーリング
され得る。逆方向のＤＣＴは前述した様に正変換の単純
に反対のオペレーションである。つまり、すべての入力
データは図１の右側から供給され、その結果が左側で得
られる。行列はすべて転置され、バタフライ接続が図に
正確に示される。行列反転の転置特性（エルミート特
性）により、ＲＯＭの同じセットが逆ＤＣＴに用いられ
得る。式（１２）の３つの入力加算器も以下のエルミー
ト特性を有する。
【数１２】 スケーリング・ファクタは正方向ＤＣＴの場合と同様で
ある。この係数は符号化されたビット・ストリームの可
変調符号複号の後、再び逆量子化処理に組み込まれ得
る。
ある。この係数は符号化されたビット・ストリームの可
変調符号複号の後、再び逆量子化処理に組み込まれ得
る。
【００１４】上述した本発明に係る方法を使用すること
によりＤＣＴ回路をより縮小することができるが、これ
は、画像信号に対する処理の様に、２次元のＤＣＴを用
いる場合により利点がある。画像信号は２次元のため、
ＤＣＴも８×８の部分に２次元的に作用させるため回路
自体が大きくなってしまうからである。本発明に係る方
法においては、「８入力ＤＣＴを入力データ数の半分の
４クロックで完了できれば、初めの４クロックで入力信
号に対して行方向の変換を行い、これを完了させた後、
後半の４クロックで転置結果に対して列方向の変換を行
うことができる。即ち、８入力に対してクロックを倍速
にすることなく単一のＤＣＴ回路により８クロックで変
換を実行することができる。」という考えに基いてい
る。
によりＤＣＴ回路をより縮小することができるが、これ
は、画像信号に対する処理の様に、２次元のＤＣＴを用
いる場合により利点がある。画像信号は２次元のため、
ＤＣＴも８×８の部分に２次元的に作用させるため回路
自体が大きくなってしまうからである。本発明に係る方
法においては、「８入力ＤＣＴを入力データ数の半分の
４クロックで完了できれば、初めの４クロックで入力信
号に対して行方向の変換を行い、これを完了させた後、
後半の４クロックで転置結果に対して列方向の変換を行
うことができる。即ち、８入力に対してクロックを倍速
にすることなく単一のＤＣＴ回路により８クロックで変
換を実行することができる。」という考えに基いてい
る。
【００１５】図２は、本発明の離散コサイン変換を適用
した動画像圧縮用画像処理装置の一例を示すブロック図
である。画像処理装置１０は、（８ピクセル）×（８ラ
イン）のブロックからなる入力画像情報を減算器１２を
介して入力するＦＤＣＴ変換／量子化部１４を含む。Ｆ
ＤＣＴ変換／量子化部１４は本発明の離散コサイン変換
法に基き入力画像情報を周波数空間に表す信号に変換
し、画素数に対応した６４個のＤＣＴ係数（周波数係
数）を示す画像データを生成後量子化処理により量子化
係数値を発生する。逆量子化／ＩＤＣＴ部１６では量子
化された係数値を信号値へもどす。逆量子化／ＩＤＣＴ
部１６は逆量子化後本発明の離散コサイン変換法に基き
画像データを逆ＤＣＴ変換し、加算器１８を介してメモ
リ２０へ結果を書き込む。なお、図示はしていないが、
映像として外部で表示されるのはメモリ２０の入力であ
る。この画像処理装置１は動き補償を行うためのメモリ
２０及び動く補償部２２を更に含む。本発明を一実施例
につてい説明したが本発明はこれらに限定されるもので
はない。
した動画像圧縮用画像処理装置の一例を示すブロック図
である。画像処理装置１０は、（８ピクセル）×（８ラ
イン）のブロックからなる入力画像情報を減算器１２を
介して入力するＦＤＣＴ変換／量子化部１４を含む。Ｆ
ＤＣＴ変換／量子化部１４は本発明の離散コサイン変換
法に基き入力画像情報を周波数空間に表す信号に変換
し、画素数に対応した６４個のＤＣＴ係数（周波数係
数）を示す画像データを生成後量子化処理により量子化
係数値を発生する。逆量子化／ＩＤＣＴ部１６では量子
化された係数値を信号値へもどす。逆量子化／ＩＤＣＴ
部１６は逆量子化後本発明の離散コサイン変換法に基き
画像データを逆ＤＣＴ変換し、加算器１８を介してメモ
リ２０へ結果を書き込む。なお、図示はしていないが、
映像として外部で表示されるのはメモリ２０の入力であ
る。この画像処理装置１は動き補償を行うためのメモリ
２０及び動く補償部２２を更に含む。本発明を一実施例
につてい説明したが本発明はこれらに限定されるもので
はない。
【００１６】
【発明の効果】高速かつ経済的な離散コサイン変換が可
能となる。
能となる。
【図１】本発明の一実施例に係る離散コサイン変換を説
明する図。
明する図。
【図２】本発明の離散コサイン変換を適用した画像処理
装置例のブロック図。
装置例のブロック図。
１４ ＦＤＣＴ／量子化部 １６ 逆量子化／ＩＤＣＴ部
Claims (1)
- 【請求項１】 奇数関数ブロックの分解のステップが 【数１】 の式に基くことを特徴とする離散コサイン変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1436396A JPH09212484A (ja) | 1996-01-30 | 1996-01-30 | 離散コサイン変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1436396A JPH09212484A (ja) | 1996-01-30 | 1996-01-30 | 離散コサイン変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09212484A true JPH09212484A (ja) | 1997-08-15 |
Family
ID=11858984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1436396A Pending JPH09212484A (ja) | 1996-01-30 | 1996-01-30 | 離散コサイン変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09212484A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000036842A1 (en) * | 1998-12-14 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Dct arithmetic device |
| JP2002527011A (ja) * | 1998-10-02 | 2002-08-20 | メイコム・リミテッド | データ圧縮符号化システム |
| JP2012529129A (ja) * | 2009-06-05 | 2012-11-15 | クゥアルコム・インコーポレイテッド | メディアコード化のための４×４変換 |
| JP2012529128A (ja) * | 2009-06-05 | 2012-11-15 | クゥアルコム・インコーポレイテッド | メディアコード化のための４×４変換 |
| JP2012531670A (ja) * | 2009-06-24 | 2012-12-10 | クゥアルコム・インコーポレイテッド | メディアデータ符号化用８点変換 |
| JP2013502625A (ja) * | 2009-06-24 | 2013-01-24 | クゥアルコム・インコーポレイテッド | メディアデータコーディングのための１６点変換 |
| JP2013502624A (ja) * | 2009-06-24 | 2013-01-24 | クゥアルコム・インコーポレイテッド | メディアデータ符号化用８点変換 |
| JP2013502626A (ja) * | 2009-06-24 | 2013-01-24 | クゥアルコム・インコーポレイテッド | メディアデータコーディングのための１６点変換 |
| US8849183B2 (en) | 2007-10-05 | 2014-09-30 | Qualcomm Incorporated | Location and time based filtering of broadcast information |
| US9110849B2 (en) | 2009-04-15 | 2015-08-18 | Qualcomm Incorporated | Computing even-sized discrete cosine transforms |
| US9280778B2 (en) | 2008-12-15 | 2016-03-08 | Qualcomm Incorporated | Location logging and location and time based filtering |
| US9451401B2 (en) | 2011-05-27 | 2016-09-20 | Qualcomm Incorporated | Application transport level location filtering of internet protocol multicast content delivery |
| US9485108B2 (en) | 2011-03-14 | 2016-11-01 | Qualcomm Incorporated | System and apparatus for using multichannel file delivery over unidirectional transport (“FLUTE”) protocol for delivering different classes of files in a broadcast network |
| US9824066B2 (en) | 2011-01-10 | 2017-11-21 | Qualcomm Incorporated | 32-point transform for media data coding |
-
1996
- 1996-01-30 JP JP1436396A patent/JPH09212484A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002527011A (ja) * | 1998-10-02 | 2002-08-20 | メイコム・リミテッド | データ圧縮符号化システム |
| US6574648B1 (en) | 1998-12-14 | 2003-06-03 | Matsushita Electric Industrial Co., Ltd. | Dct arithmetic device |
| WO2000036842A1 (en) * | 1998-12-14 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Dct arithmetic device |
| US8849183B2 (en) | 2007-10-05 | 2014-09-30 | Qualcomm Incorporated | Location and time based filtering of broadcast information |
| US10027432B2 (en) | 2007-10-05 | 2018-07-17 | Qualcomm Incorporated | Location and time based filtering of broadcast information |
| US9312970B2 (en) | 2007-10-05 | 2016-04-12 | Qualcomm Incorporated | Location and time based filtering of broadcast information |
| US10158970B2 (en) | 2008-12-15 | 2018-12-18 | Qualcomm Incorporated | Location logging and location and time based filtering |
| US9280778B2 (en) | 2008-12-15 | 2016-03-08 | Qualcomm Incorporated | Location logging and location and time based filtering |
| US9110849B2 (en) | 2009-04-15 | 2015-08-18 | Qualcomm Incorporated | Computing even-sized discrete cosine transforms |
| US9069713B2 (en) | 2009-06-05 | 2015-06-30 | Qualcomm Incorporated | 4X4 transform for media coding |
| US8762441B2 (en) | 2009-06-05 | 2014-06-24 | Qualcomm Incorporated | 4X4 transform for media coding |
| JP2012529129A (ja) * | 2009-06-05 | 2012-11-15 | クゥアルコム・インコーポレイテッド | メディアコード化のための４×４変換 |
| JP2012529128A (ja) * | 2009-06-05 | 2012-11-15 | クゥアルコム・インコーポレイテッド | メディアコード化のための４×４変換 |
| US9118898B2 (en) | 2009-06-24 | 2015-08-25 | Qualcomm Incorporated | 8-point transform for media data coding |
| US9081733B2 (en) | 2009-06-24 | 2015-07-14 | Qualcomm Incorporated | 16-point transform for media data coding |
| JP2013502624A (ja) * | 2009-06-24 | 2013-01-24 | クゥアルコム・インコーポレイテッド | メディアデータ符号化用８点変換 |
| US9075757B2 (en) | 2009-06-24 | 2015-07-07 | Qualcomm Incorporated | 16-point transform for media data coding |
| JP2013502625A (ja) * | 2009-06-24 | 2013-01-24 | クゥアルコム・インコーポレイテッド | メディアデータコーディングのための１６点変換 |
| JP2012531670A (ja) * | 2009-06-24 | 2012-12-10 | クゥアルコム・インコーポレイテッド | メディアデータ符号化用８点変換 |
| US9319685B2 (en) | 2009-06-24 | 2016-04-19 | Qualcomm Incorporated | 8-point inverse discrete cosine transform including odd and even portions for media data coding |
| JP2013502626A (ja) * | 2009-06-24 | 2013-01-24 | クゥアルコム・インコーポレイテッド | メディアデータコーディングのための１６点変換 |
| US8718144B2 (en) | 2009-06-24 | 2014-05-06 | Qualcomm Incorporated | 8-point transform for media data coding |
| US9824066B2 (en) | 2011-01-10 | 2017-11-21 | Qualcomm Incorporated | 32-point transform for media data coding |
| US9485108B2 (en) | 2011-03-14 | 2016-11-01 | Qualcomm Incorporated | System and apparatus for using multichannel file delivery over unidirectional transport (“FLUTE”) protocol for delivering different classes of files in a broadcast network |
| US9451401B2 (en) | 2011-05-27 | 2016-09-20 | Qualcomm Incorporated | Application transport level location filtering of internet protocol multicast content delivery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7127482B2 (en) | Performance optimized approach for efficient downsampling operations | |
| JP4874642B2 (ja) | ロッシーおよびロスレス２ｄデータ圧縮のための可逆な変換 | |
| EP1359546B1 (en) | 2-D transforms for image and video coding | |
| US5659362A (en) | VLSI circuit structure for implementing JPEG image compression standard | |
| US5649077A (en) | Modularized architecture for rendering scaled discrete cosine transform coefficients and inverse thereof for rapid implementation | |
| JPH09212484A (ja) | 離散コサイン変換方法 | |
| US6067384A (en) | Fast scaling of JPEG images | |
| US6317767B2 (en) | Methods and systems for performing short integer chen IDCT algorithm with fused multiply/add | |
| JP2002500455A (ja) | 高速ｉｄｃｔ／ダウンサンプリング複合演算方法および装置 | |
| JP4688988B2 (ja) | ビデオデータの圧縮方法並びに装置、及び伸張方法並びに装置 | |
| US7263544B2 (en) | Performance optimized approach for efficient numerical computations | |
| US6181831B1 (en) | Spatial frequency-domain video signal processing | |
| US7216140B1 (en) | Efficient implementation of n-point DCT, n-point IDCT, SA-DCT and SA-IDCT algorithms | |
| KR100377084B1 (ko) | 이산코사인변환회로,이산코사인역변환회로,mpeg비디오인코더및mpeg비디오디코더 | |
| Walmsley et al. | A fast picture compression technique | |
| CA2336255A1 (en) | Efficient down-scaling of dct compressed images | |
| US6111989A (en) | 1/4 size real time decoding of digital video | |
| KR20030057425A (ko) | 역 변환 디바이스 및 역 변환 방법 및 변환 디바이스 및변환 방법 | |
| JP3155383B2 (ja) | ２モード処理装置、２次元変換装置及び静止画像データの圧縮システム | |
| JPH08180194A (ja) | 符号化装置及び方法 | |
| Rao et al. | Implementation of a 2D-DWT system architecture for JPEG2000 using MATLAB and DSP | |
| US6104838A (en) | 1/16 size real time decoding of digital video | |
| JP3136785B2 (ja) | データ圧縮装置 | |
| JPH0644291A (ja) | 離散コサイン変換器及び情報符号化器 | |
| Jessintha et al. | Energy efficient, architectural reconfiguring DCT implementation of JPEG images using vector scaling |