JPH09212140A - Display device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To reduce the power consumption of an LCD provided with pixel memory in moving image display and the like. SOLUTION: A liquid crystal panel 120 constituted by arranging plural liquid crystal cells CEL constituting a pixel in a form of matrix is provided with plural memories 121a, 121b which store image information for each pixel, and a selection means 123 which selects one of plural memories for each pixel to display the corresponding pixels using the image signal held by the memory selected by this selection means 123. Also at least one of the respective plural memories 121 for each pixel is used to hold the background images and a signal which selects one of the respective memories 121 is inputted externally to be selected by the selection means 123.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、行列状に配列され
た複数の画素により表示を行う表示装置に関し、特に画
素への画像信号を記録するメモリ回路を画素毎に有し、
前記メモリ回路から画素への画像信号書き込みを制御信
号に従って制御する表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device for displaying by a plurality of pixels arranged in rows and columns, and in particular, has a memory circuit for recording an image signal to each pixel,
The present invention relates to a display device that controls writing of an image signal from the memory circuit to a pixel according to a control signal.

【０００２】[0002]

【従来の技術】近年パーソナルコンピュータ等のディジ
タル情報機器の高性能化は目覚しく、それら機器の情報
処理能力は飛躍的に向上してきている。それに伴い、そ
れら機器の情報処理結果を表示する表示装置も、表示容
量が拡大してきている。2. Description of the Related Art In recent years, the performance of digital information devices such as personal computers has been remarkably improved, and the information processing capability of these devices has been dramatically improved. Along with this, the display capacities of display devices that display the information processing results of these devices are also increasing.

【０００３】しかしながら、従来から使用されてきたＣ
ＲＴ（cathode ray tube）表示装置は画面のサイズや表
示容量が多くなるにつれて大型になり、特に奥行きと重
量増加および消費電力増加が問題となっている。これら
の問題を軽減する手段として、フラットパネルディスプ
レイ、特にＬＣＤ（liquid crystal display）が使用さ
れているが、ＬＣＤは製造技術の困難さからＣＲＴ並の
大型化や高精細化には至っていない。However, C, which has been used conventionally,
The RT (cathode ray tube) display device becomes larger as the screen size and the display capacity increase, and in particular, an increase in depth and weight and an increase in power consumption pose a problem. As a means for alleviating these problems, flat panel displays, especially LCDs (liquid crystal displays) have been used, but LCDs have not reached the same size and high definition as CRTs due to the difficulty of manufacturing technology.

【０００４】また、ＬＣＤではディジタル情報機器との
表示信号接続をディジタル信号で行うため、ＣＲＴのよ
うにアナログ信号で接続する場合に比較して、接続する
信号線の本数が格段に多く、また高速で画像信号を伝送
する必要がある。このような高速で多ビットの画像信号
伝送は電磁ノイズの発生や信号伝送電力の増加という問
題を発生させている。Further, in the LCD, since the display signal connection with the digital information equipment is made by the digital signal, the number of the signal lines to be connected is remarkably large and the speed is high as compared with the case of connecting the analog signal like the CRT. It is necessary to transmit the image signal with. Such high-speed and multi-bit image signal transmission causes problems such as generation of electromagnetic noise and increase in signal transmission power.

【０００５】さらに、画像信号の伝送量が増加した場合
には、一画面の画像信号の更新に多くの時間を必要と
し、画面の一部分のみの画像信号更新の場合と比較して
画面全体の画像信号更新は遅くなるため、表示画像の動
きの低下による動画像表示劣化等の問題を起こしてい
る。Further, when the transmission amount of the image signal is increased, it takes much time to update the image signal of one screen, and the image of the entire screen is compared with the case of updating the image signal of only a part of the screen. Since the signal update is delayed, there is a problem such as deterioration of moving image display due to a decrease in the movement of the display image.

【０００６】また、近年、１画面に複数の画像を表示す
るマルチウインドウ化が進んでいるが、一度表示しても
裏側に隠れて見えなくなったウインドウ画像は、動画と
同様に再度、画像をビデオメモリを通して転送し直さな
ければならないので、画像を切り換える毎に消費電力を
増加させ、また切り替え時の時間差が大きくなるという
問題が生じている。[0006] In recent years, a multi-window system has been developed in which a plurality of images are displayed on one screen. However, even if a window image is hidden behind the other side and disappears, a window image is re-displayed like a moving image. Since it has to be transferred again through the memory, there is a problem that power consumption is increased each time an image is switched and a time difference at the time of switching becomes large.

【０００７】このような状況の中で、ＬＣＤに関しては
駆動電圧の低電圧化や駆動周波数の低減により低消費電
力化が進められているが、さらに低消費電力化できる構
造として、１画素毎にメモリを備えた構造が提案されて
いる（特開昭５８−１９６５８２または特開平３ー７７
９２２）。Under such circumstances, the LCD has been driven to lower the power consumption by lowering the driving voltage and reducing the driving frequency. A structure provided with a memory has been proposed (JP-A-58-196582 or JP-A-3-77).
922).

【０００８】この技術を採用することにより、静止画に
ついては１度画像信号を各画素に転送してしまえば、そ
の後はその画素のメモリに保持された信号でその画素を
常時表示すれば良いため、消費電力は理論上、極性反転
の為の消費電力だけになることから、“０”に限りなく
近づいてきている。By adopting this technique, for a still image, once the image signal is transferred to each pixel, thereafter, the pixel is always displayed by the signal held in the memory of that pixel. Theoretically, the power consumption is approaching to "0" because it is only power consumption for polarity reversal.

【０００９】しかし、近年、マルチメディア化が進み、
動画像を表示する必要が増大している。動画像は画素情
報が速い速度で逐次変化する画像であるので、画素毎に
メモリを持たせていても、そのメモリには高頻度で画素
の信号を書き替える必要が生じる。そして、このように
高頻度で画素の書き替えを行うことになると、従来と同
様に大幅に電力を消費してしまう。However, in recent years, with the progress of multimedia,
The need to display moving images is increasing. Since a moving image is an image in which the pixel information changes sequentially at a high speed, even if a memory is provided for each pixel, it is necessary to rewrite the pixel signal at a high frequency in the memory. Then, if the pixels are rewritten at such a high frequency, power is consumed significantly as in the conventional case.

【００１０】[0010]

【発明が解決しようとする課題】以上のように、従来の
液晶表示装置では、表示画像の表示信号を画素毎に保持
できるようにした画素メモリ付き液晶表示装置とする
と、静止画表示に供する場合に、駆動周波数や静的消費
電力を低減する効果が期待できるが、動画表示の場合に
そのような消費電力低減効果が全く期待できないという
問題があった。As described above, in the conventional liquid crystal display device, a liquid crystal display device with a pixel memory that can hold a display signal of a display image for each pixel is used for still image display. In addition, although the effect of reducing the driving frequency and static power consumption can be expected, there is a problem that such a power consumption reduction effect cannot be expected at all in the case of displaying a moving image.

【００１１】特に近年のように、マルチメディアの浸透
に伴い、動画表示は必須の要件であり、また、液晶表示
装置は、ノートパソコンや、ハンディターミナル、携帯
ＴＶ、携帯電話、電子手帳、ゲーム機などのような携帯
機器に用いられることが多いから、消費電力の問題は解
決しなければならない大きな課題の一つである。In particular, as in recent years, with the spread of multimedia, moving image display is an essential requirement, and liquid crystal display devices include notebook personal computers, handy terminals, mobile TVs, mobile phones, electronic organizers, and game machines. Since it is often used in portable devices such as the above, the problem of power consumption is one of the major problems that must be solved.

【００１２】すなわち、可般性の観点から、携帯機器の
主電源はバッテリーとならざるを得ないことから、小型
軽量化を図り、長時間、装置を使用できるようにするに
は、動画表示の際の消費電力低減は避けて通れない課題
である。That is, from the viewpoint of portability, the main power source of the portable device is inevitably a battery. Therefore, in order to reduce the size and weight and enable the device to be used for a long time, a moving image display is required. In that case, reducing power consumption is an issue that cannot be avoided.

【００１３】また、近年、１画面に複数の画像を表示す
るマルチウインドウ化が進んでいるが、一度表示しても
裏側に隠れて見えなくなったウインドウ画像は、動画と
同様に再度、画像をビデオメモリを通して転送し直さな
ければならないので、画像を切り換える毎に消費電力増
加させていた。In recent years, a multi-window system has been developed in which a plurality of images are displayed on one screen. However, even if a window image is hidden behind the other side and disappears, a window image is re-displayed like a moving image. Since it has to be transferred again through the memory, the power consumption is increased each time the image is switched.

【００１４】そこで、この発明の目的とするところは、
動画表示やマルチウインドウ表示にあたっても消費電力
を低減でき、バッテリー駆動時間をより長くできる表示
装置を提供することにある。Therefore, the object of the present invention is to
An object of the present invention is to provide a display device that can reduce power consumption even when displaying a moving image or a multi-window display, and can further extend battery drive time.

【００１５】上記に付随して、複数の表示画像によって
グレイレベルを表示する場合に、画質が大幅に改善され
た表示装置を提供する。In addition to the above, when a gray level is displayed by a plurality of display images, a display device having a significantly improved image quality is provided.

【００１６】また、消費電力が低減されたペン入力表示
装置を提供する。A pen input display device with reduced power consumption is also provided.

【００１７】[0017]

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の態様の表示装置（請求項１）は、基
板と、前記基板上に行列状に配列された複数の画素と、
前記複数の画素に、前記列毎に画像信号を供給する複数
の信号線とを具備し、前記複数の画素の各々は、前記複
数の信号線の対応する１つから供給される前記画像信号
を保持するための複数のメモリ素子と、前記複数のメモ
リ素子のうちの１つを選択するための選択手段と、選択
された前記複数のメモリ素子のうちの前記１つが保持す
る前記画像信号に応じた輝度でドット表示をする表示素
子とを具備することを特徴とする。In order to achieve the above object, a display device according to a first aspect of the present invention (claim 1) is a substrate and a plurality of pixels arranged in a matrix on the substrate. When,
A plurality of signal lines for supplying an image signal to each of the columns are provided to the plurality of pixels, and each of the plurality of pixels receives the image signal supplied from a corresponding one of the plurality of signal lines. A plurality of memory elements for holding, a selection unit for selecting one of the plurality of memory elements, and the image signal held by the one of the plurality of selected memory elements And a display element that performs dot display with high brightness.

【００１８】上記表示装置は、前記複数の画素に、前記
行毎にアドレス信号を供給する複数のアドレス線をさら
に具備し、前記選択手段は、前記複数のアドレス線のう
ちの対応する１つから活性化信号を受ける時に、同時に
前記複数の信号線のうちの対応する１つから受ける信号
に基づき、前記複数のメモリ素子の前記１つを選択する
ことができる。The display device further comprises a plurality of address lines for supplying address signals to the plurality of pixels for each row, and the selecting means includes a plurality of address lines corresponding to one of the plurality of address lines. Upon receiving the activation signal, the one of the plurality of memory devices can be selected based on a signal received from a corresponding one of the plurality of signal lines at the same time.

【００１９】上記表示装置は、前記複数の画素に、列毎
に書換信号を供給する複数の書換信号線と、前記複数の
画素の各々に設けられ、前記複数の書換信号線のうちの
対応する１つから前記書換信号を受ける書換指示手段と
をさらに具備し、前記書換指示手段は、前記複数の書換
信号線のうちの対応する１つから活性化信号を受ける
時、前記複数のメモリ素子の書換指示を行うことができ
る。In the display device, a plurality of rewrite signal lines for supplying a rewrite signal to each of the plurality of pixels for each column and a plurality of rewrite signal lines provided in each of the plurality of pixels and corresponding to the plurality of rewrite signal lines. Rewriting instruction means for receiving the rewriting signal from one of the plurality of memory elements when the rewriting instruction means receives an activation signal from a corresponding one of the plurality of rewriting signal lines. A rewriting instruction can be given.

【００２０】あるいは、上記表示装置は、前記複数の画
素に、前記行毎に行アドレス信号を供給する複数の行ア
ドレス線と、前記列毎に列アドレス信号を供給する複数
の列アドレス線と、それぞれが前記選択手段を駆動する
選択信号を供給する複数のメモリ選択信号線と、前記複
数のメモリ選択信号線を駆動するメモリ選択制御回路と
をさらに具備し、前記メモリ選択制御回路は、前記複数
の行アドレス線と前記複数の列アドレス線の活性化信号
に同期して、前記選択手段を駆動する選択信号を前記複
数のメモリ選択信号線に供給するようにしてもよい。Alternatively, in the display device, a plurality of row address lines that supply a row address signal for each row and a plurality of column address lines that supply a column address signal for each column to the plurality of pixels, The memory selection control circuit further comprises a plurality of memory selection signal lines each supplying a selection signal for driving the selection means, and a memory selection control circuit driving the plurality of memory selection signal lines. The selection signals for driving the selection means may be supplied to the plurality of memory selection signal lines in synchronization with the activation signals of the row address lines and the plurality of column address lines.

【００２１】前記選択手段は、前記複数のメモリ素子の
前記１つに、前フレームの１画素の第１の画像信号が保
持され、現フレームの前記１画素に対応する画素の第２
の画像信号が前記第１の画像信号と実質的に同じとき
は、前記複数のメモリ素子の前記１つを選択し、前記第
１の画像信号が前記表示素子に供給されるようにするこ
とができる。The selecting means holds the first image signal of one pixel of the previous frame in the one of the plurality of memory elements, and outputs the second image of the pixel corresponding to the one pixel of the current frame.
The first image signal is substantially the same as the first image signal, the one of the plurality of memory elements is selected so that the first image signal is supplied to the display element. it can.

【００２２】前記複数のメモリ素子の前記１つに保持さ
れている前記画像信号を、背景画像の画像信号とするこ
とができる。The image signal held in the one of the plurality of memory elements can be the image signal of the background image.

【００２３】前記複数のメモリ素子の少なくとも１つに
保持されている画像信号を、マルチウィンドウ画像の現
在表示されている画像以外の画像の画像信号とすること
もできる。The image signal held in at least one of the plurality of memory elements may be an image signal of an image other than the currently displayed image of the multi-window image.

【００２４】前記複数のメモリ素子の少なくとも１つ
が、前記画像信号を供給するホストシステム側でバック
グラウンド処理された、現画像信号以外のデータを保持
するようにしてもよい。At least one of the plurality of memory elements may hold data other than the current image signal, which has been background-processed on the host system side which supplies the image signal.

【００２５】前記複数のメモリ素子が、前記複数の画素
の総数よりも大きい画素数に相当する画像信号を保持で
きるメモリ容量を有し、前記複数のメモリ素子に保持さ
れた前記画像信号を、実質的に前記複数の画素の前記総
数毎に切り替えて表示することにより、前記複数の画素
の前記総数よりも多い前記画像信号を表示することがで
きる。The plurality of memory elements have a memory capacity capable of holding an image signal corresponding to a number of pixels larger than the total number of the plurality of pixels, and the image signals held in the plurality of memory elements are substantially By switching and displaying each of the plurality of pixels for each total number, it is possible to display more image signals than the total number of pixels.

【００２６】前記複数のメモリ素子が、少なくとも１つ
のメモリ素子より成る第１のメモリ回路と、少なくとも
１つのメモリ素子より成る第２のメモリ回路とを形成
し、前記第１のメモリ回路が右目用の画像信号を、前記
第２のメモリ回路が左目用の画像信号を保持し、前記選
択手段が前記第１および第２のメモリ回路を高速で切り
替えることにより、立体表示用の画像を表示することが
できる。The plurality of memory elements form a first memory circuit including at least one memory element and a second memory circuit including at least one memory element, and the first memory circuit is for the right eye. The second memory circuit holds the image signal for the left eye, and the selecting means switches the first and second memory circuits at high speed to display an image signal for stereoscopic display. You can

【００２７】本発明の第１の態様の表示装置は、各画素
に複数のメモリを有しており、各画素に画像信号とメモ
リ選択信号および書換指示信号を与えることにより、選
択されたメモリの画像信号書換えや、保持している画像
信号による液晶セルの駆動などが出来る。In the display device according to the first aspect of the present invention, each pixel has a plurality of memories, and by applying an image signal, a memory selection signal and a rewriting instruction signal to each pixel, the selected memory can be The image signal can be rewritten and the liquid crystal cell can be driven by the held image signal.

【００２８】動画像の場合、主として動くのはオブジェ
クト画像であり、シーンが変わったり、アングルが変わ
ったり、あるいは、ズーミングやテレワイドを行うとい
ったことが無ければ、一般的には背景は変化が無いか、
変化があってもその変化は少ない。また、マルチウイン
ドウの場合でも、基本的にはもともと前面にある画面へ
の書き換えが頻繁に発生するが、裏側のウインドウ画面
は前面に来るまで殆ど書き換えが発生しない。In the case of a moving image, the object image mainly moves. If there is no change in the scene, the angle, or zooming or telewidening, is there a general background change? ,
Even if there is a change, the change is small. Further, even in the case of multi-window, basically, rewriting to the screen on the front originally occurs frequently, but rewriting on the window screen on the back side hardly occurs until it comes to the front.

【００２９】本発明では、このことに着目し、背景（ま
たは裏面のウインドウ画像）とオブジェクト画像（また
は前面のウインドウ画像）は画素毎に別のメモリに保持
させ、その画素での画像表示がオブジェクトであるか、
背景であるかにより、メモリを切換えて画素表示に供す
るようにする。これにより、その画素で表示していたオ
ブジェクト画像が他へ移動した場合に、その画素の背景
用のメモリをつぎに選択できる。背景用のメモリに保持
している以前の背景画像の画像信号をそのまま利用でき
るときは、その背景画像信号をそのまま利用することに
より、従来ならばオブジェクト画像から背景画像にメモ
リ内容を書換えて改めなければならないものを、書換え
を行わずに済むようになる。In the present invention, paying attention to this, the background (or the window image on the back side) and the object image (or the window image on the front side) are held in separate memories for each pixel, and the image display at the pixel is performed by the object. Or
Depending on whether it is the background or not, the memory is switched to be used for pixel display. As a result, when the object image displayed at that pixel moves to another, the background memory for that pixel can be selected next. If the image signal of the previous background image stored in the background memory can be used as it is, by using the background image signal as it is, it is necessary to rewrite the memory content from the object image to the background image in the past. You will not have to rewrite what you have to do.

【００３０】従って、本発明によれば、画素の表示内容
が変わる場合でも、画素毎にそれぞれ複数設けたメモリ
に蓄えられている信号と同じものを利用することが出来
る画像であれば、それらを選択する信号のみ与えれば良
いので、画像が変化した場合でも、液晶パネルをリフレ
ッシュする回数を大幅に低減することができ、省電力化
を図ることが出来るようになる。Therefore, according to the present invention, even if the display contents of the pixels are changed, if the same signals stored in the memories provided for each pixel can be used, those images can be used. Since it suffices to give only the signal to be selected, the number of times the liquid crystal panel is refreshed can be significantly reduced even when the image changes, and power can be saved.

【００３１】さらに、表示素子に画像信号を供給してい
るメモリ以外の画像信号保持メモリが、表示装置に画像
信号を供給しているホストシステム側でバックグラウン
ド実行された結果により、メモリ内容の更新が行われ
る。これにより、ホストシステム側でアプリケーション
の切り替えが行われたときでも、高速に表示画像を切り
替えることができ、画面更新時間が短縮される。Further, the image signal holding memory other than the memory supplying the image signal to the display element is updated in the background by the result of background execution on the host system side supplying the image signal to the display device. Is done. As a result, even when the application is switched on the host system side, the display image can be switched at high speed, and the screen update time can be shortened.

【００３２】また、表示素子に画像信号を供給している
メモリ以外の画像信号保持メモリを、仮想スクリーンと
して使用することができ、表示素子の総数よりも大容量
の表示信号をメモリすることができる。この仮想スクリ
ーンの画像信号と現画像信号とを高速に切り替えて表示
素子を駆動することにより、等価的に表示素子総数より
も多い表示画素数の画像を表示することが可能となり、
高精細で低消費電力の表示装置が実現される。Further, an image signal holding memory other than the memory supplying the image signal to the display element can be used as a virtual screen, and a display signal having a capacity larger than the total number of display elements can be stored. . By switching the image signal of the virtual screen and the current image signal at high speed to drive the display element, it becomes possible to equivalently display an image having the number of display pixels larger than the total number of display elements,
A display device with high definition and low power consumption is realized.

【００３３】本発明の第２の態様の表示装置（請求項
５）は、基板と、前記基板上に行列状に配列された複数
の画素と、前記行毎に配列された複数の行アドレス線
と、前記列毎に配列された複数の信号線と、前記行毎に
配列された複数の行制御線とを具備し、前記複数の画素
の各々は、画素電極を有する表示素子と、第１の導通路
を有し、前記表示素子の前記画素電極に、前記第１の導
通路の１端が接続され、その導通が前記複数の行制御線
の対応する１つにより制御される第１のスイッチと、入
力端子と出力端子を有し、前記第１の導通路の他端が、
前記出力端子に接続され、少なくとも１つのメモリ素子
を含むメモリ回路と、第２の導通路を有し、前記メモリ
回路の前記入力端子と前記第２の導通路の１端が接続さ
れ、前記複数の信号線の対応する１つに前記第２の導通
路の他端が接続され、その導通が前記複数の行アドレス
線の対応する１つにより制御される第２のスイッチとを
含むことを特徴とする。A display device according to a second aspect of the present invention (claim 5) is a substrate, a plurality of pixels arranged in a matrix on the substrate, and a plurality of row address lines arranged for each row. A plurality of signal lines arranged in each column, and a plurality of row control lines arranged in each row, each of the plurality of pixels including a display element having a pixel electrode; A first conductive path, one end of the first conductive path is connected to the pixel electrode of the display element, and the conductivity is controlled by a corresponding one of the plurality of row control lines. A switch, an input terminal and an output terminal, and the other end of the first conduction path is
A memory circuit connected to the output terminal and including at least one memory element; and a second conductive path, wherein the input terminal of the memory circuit and one end of the second conductive path are connected to each other, and The other end of the second conduction path is connected to a corresponding one of the signal lines of the second switch, and the conduction of the second switch is controlled by a corresponding one of the plurality of row address lines. And

【００３４】表示装置は、前記列毎に配列された複数の
列制御線と、第３の導通路を有し、前記メモリ回路の前
記入力端子と前記第２のスイッチの前記第２の導通路の
前記１端との間に、前記第３の導通路が接続され、その
導通が前記複数の列制御線の対応する１つにより制御さ
れ、前記複数の画素の各々に設けられた第３のスイッチ
とをさらに具備することができる。The display device has a plurality of column control lines arranged for each column and a third conduction path, and the input terminal of the memory circuit and the second conduction path of the second switch. The third conduction path is connected to the one end of the column control circuit, the conduction of which is controlled by a corresponding one of the plurality of column control lines, and the third conduction path is provided in each of the plurality of pixels. And a switch.

【００３５】あるいは、表示装置は、前記列毎に配列さ
れた複数の列制御線と、第３の導通路を有し、前記メモ
リ回路の前記出力端子と前記第１のスイッチの前記第１
の導通路の前記他端との間に、前記第３の導通路が接続
され、その導通が前記複数の列制御線の対応する１つに
より制御され、前記複数の画素の各々に設けられた第３
のスイッチとをさらに具備するようにしてもよい。Alternatively, the display device has a plurality of column control lines arranged for each column and a third conduction path, and the output terminal of the memory circuit and the first switch of the first switch.
The third conduction path is connected to the other end of the conduction path of, and the conduction is controlled by a corresponding one of the plurality of column control lines, and is provided in each of the plurality of pixels. Third
The switch may be further provided.

【００３６】前記メモリ回路は、少なくとも２つのメモ
リ素子と、データ入力の際に、前記少なくとも２つのメ
モリ素子を切り替える第１の同期信号が入力される第１
の同期信号端子と、データ出力の際に、前記少なくとも
２つのメモリ素子を切り替える第２の同期信号が入力さ
れる第２の同期信号入力端子とを具備することができ
る。The memory circuit has at least two memory elements and a first synchronization signal for switching the at least two memory elements when data is input.
And a second synchronization signal input terminal to which a second synchronization signal for switching the at least two memory elements is input when outputting data.

【００３７】前記少なくとも２つのメモリ素子が、それ
ぞれ色信号を記憶し、前記第２の同期信号を所定の周期
で変化させて、前記表示素子に中間調（gray level）を
表示させることができる。The at least two memory elements each store a color signal, and the second synchronizing signal can be changed at a predetermined cycle to display a gray level on the display element.

【００３８】前記メモリ回路は、前記複数の画素のうち
の隣接する１つに含まれる隣接メモリ回路に接続される
データ転送線を有し、前記データ転送線を通じて前記少
なくとも２つのメモリ素子に保持されたデータを、前記
隣接メモリ回路に転送するようにしてもよい。前記デー
タを色情報とすることができる。The memory circuit has a data transfer line connected to an adjacent memory circuit included in an adjacent one of the plurality of pixels, and is held in the at least two memory elements through the data transfer line. The data may be transferred to the adjacent memory circuit. The data may be color information.

【００３９】さらに表示装置は、基板と、前記基板上に
行列状に配列された複数の画素と、前記列毎に配列され
た複数の第１の信号線と、前記列毎に配列され、前記複
数の第１の信号線とそれぞれ対を成す複数の第２の信号
線と、前記列毎に配列された複数の第１の制御線と、前
記列毎に配列され、前記複数の第１の制御線とそれぞれ
対を成す複数の第２の制御線とを具備し、前記複数の画
素の各々は、画素電極を有する表示素子と、第１の導通
路を有し、前記画素電極に前記第１の導通路の１端が接
続され、その導通が前記複数の第１の制御線の対応する
１つにより制御される第１のスイッチと、入力端子と出
力端子を有し、前記第１のスイッチの前記第１の導通路
の他端が、前記出力端子に接続され、前記入力端子が前
記複数の第１の信号線の対応する１つに接続され、少な
くとも１つのメモリ素子を含むメモリ回路と、第２の導
通路を有し、前記表示素子の前記画素電極に、前記第２
の導通路の１端が接続され、前記第２の導通路の他端が
前記複数の第２の信号線の対応する１つに接続され、そ
の導通が前記複数の第２の制御線の対応する１つにより
制御される第２のスイッチとを具備するようにしてもよ
い。Further, the display device includes a substrate, a plurality of pixels arranged in a matrix on the substrate, a plurality of first signal lines arranged in each column, and a plurality of first signal lines arranged in each column, A plurality of second signal lines respectively forming a pair with a plurality of first signal lines, a plurality of first control lines arranged in each column, and a plurality of first control lines arranged in each column. A plurality of second control lines respectively forming a pair with a control line; each of the plurality of pixels has a display element having a pixel electrode and a first conduction path, and the pixel electrode is provided with the second control line. One end of one conduction path is connected and has a first switch whose conduction is controlled by a corresponding one of the plurality of first control lines; an input terminal and an output terminal; The other end of the first conducting path of the switch is connected to the output terminal and the input terminal is connected to the plurality of first signals. Is connected to a corresponding one of the lines, a memory circuit comprising at least one memory device, having a second conduction path, to the pixel electrode of the display element, the second
Is connected to one end of the second conduction line, and the other end of the second conduction line is connected to a corresponding one of the plurality of second signal lines, the conduction of which corresponds to the plurality of second control lines. And a second switch controlled by one of the two.

【００４０】本発明の第２の態様によれば、画像信号を
行列状に配列した個々の画素若しくは複数個の画素へ、
それぞれに備わっているメモリ回路から、制御信号に従
って書き込むことができる。すなわち、画像信号は各画
素へ任意に書き込むことができる。また、書換の周期を
各画素毎若しくは画素ブロック毎に変えることができる
とともに、画像信号はメモリ回路より供給されるため、
消費電力の大きい信号線ドライバ若しくはそれに関わる
各ドライバを動作させることなく表示が行え、消費電力
を大幅に軽減することができる。According to the second aspect of the present invention, the image signal is divided into individual pixels or a plurality of pixels arranged in a matrix,
Writing can be performed according to a control signal from a memory circuit provided in each. That is, the image signal can be arbitrarily written in each pixel. Further, the rewriting cycle can be changed for each pixel or each pixel block, and since the image signal is supplied from the memory circuit,
The display can be performed without operating the signal line driver that consumes a large amount of power or each driver related thereto, and the power consumption can be significantly reduced.

【００４１】例えば、保持時間の短い液晶材料を用いた
場合においては、制御信号を変えることでリフレッシュ
レートを上げねばならない。この場合、画像信号はメモ
リ素子に記録されているため、メモリ素子への書き込み
動作は必要ない。また、書き込みを行わない画素につい
ては、制御信号をＯＦＦとし、メモリ回路への画像信号
入力のみを各メモリ回路に選択的に行うことにより、画
素への書き込み動作とメモリ回路への記録動作とを独立
にして行うことができる。これにより、書換周波数の高
い動画などに対しては、残像の少ない表示を行うことが
できる。For example, when a liquid crystal material having a short holding time is used, the refresh rate must be increased by changing the control signal. In this case, since the image signal is recorded in the memory element, the writing operation to the memory element is not necessary. With respect to the pixels to which writing is not performed, the control signal is turned off, and only the image signal input to the memory circuit is selectively performed to each memory circuit, whereby the writing operation to the pixel and the recording operation to the memory circuit are performed. Can be done independently. As a result, it is possible to perform display with a small afterimage for a moving image or the like having a high rewriting frequency.

【００４２】本発明の第２の態様によれば、ある特定の
パターンで表示色Ａ，Ｂを切り替えた場合に、切り替え
周期３０Ｈｚのフリッカが生じる表示画像においても、
表示色Ａ，Ｂはメモリ回路へ記録し制御信号を変えるこ
とによって、前記切り替え周期を、例えばフリッカが視
認できない１２０Ｈｚに高くすることができる。According to the second aspect of the present invention, when the display colors A and B are switched in a certain specific pattern, even in a display image in which a flicker with a switching cycle of 30 Hz occurs,
By recording the display colors A and B in the memory circuit and changing the control signal, the switching cycle can be increased to, for example, 120 Hz at which flicker cannot be visually recognized.

【００４３】また、これは画像信号は同じであるが、書
き込み極性によって輝度差が異なる液晶セルにおいて、
プラス書き込み極性の表示色Ａと、マイナス書き込み極
性の表示色Ｂとを高い周波数で切り替えることによっ
て、フリッカの発生しない表示を行うことができる。Further, in the liquid crystal cell in which the image signals are the same, but the brightness difference is different depending on the writing polarity,
By switching the display color A of the positive writing polarity and the display color B of the negative writing polarity at a high frequency, it is possible to perform display without flicker.

【００４４】また、表示色Ａ，Ｂの配置が決まっている
ため、ある特定のパターンにおいては誤表示を生じる場
合があるが、隣接するメモリ素子間で表示色の送受信を
行うことによって、誤表示を視認されないようにするこ
とができる。Further, since the arrangement of the display colors A and B is fixed, an erroneous display may occur in a certain specific pattern. However, the erroneous display is caused by transmitting / receiving the display color between the adjacent memory elements. Can be made invisible.

【００４５】また、前後左右にスクロールさせる場合
に、メモリ素子内の画像情報を隣接画素へそのまま送信
することにより、表示画像が変えられる。消費電力の大
きい信号線ドライバあるいはそれに関わる各ドライバを
動作させることなく表示画像が変えられるので、消費電
力を大幅に低減することができる。When scrolling forward, backward, leftward and rightward, the display image can be changed by directly transmitting the image information in the memory element to the adjacent pixels. Since the display image can be changed without operating the signal line driver that consumes a large amount of power or each driver related thereto, the power consumption can be significantly reduced.

【００４６】また、背景画像上に動体が存在する動画像
において、背景画像は上下左右にスクロールし、動体は
それとは独立に動く場合には、動体の画像信号を主に送
信すればよく、背景画像についてはメモリ素子間の送受
信によって画像信号を供給することができる。これによ
り、消費電力を大幅に軽減できるとともに、動体につい
ては書換周波数を高くすることが可能となるため、より
リアルな表示を行うことができる。In the moving image in which the moving object exists on the background image, the background image scrolls vertically and horizontally, and when the moving object moves independently of the background image, the image signal of the moving object may be mainly transmitted. For an image, an image signal can be supplied by transmitting / receiving between the memory elements. As a result, the power consumption can be significantly reduced, and the rewriting frequency of the moving object can be increased, so that more realistic display can be performed.

【００４７】さらに本発明によれば、ウィンドウ画像の
切り替えや、コンピュータの立ち上がり時の初期画面表
示を短時間に行うことができる。また、立ち下がり時の
画面を記録しておくレジューム機能を持たせることもで
きる。また、液晶パネルの特性を保つために、スクリー
ンセイブ効果を持つ表示画像をメモリ素子内に記録し、
ある周期毎に画面のリフレッシュを行うことができる。Further, according to the present invention, it is possible to switch the window images and display the initial screen when the computer starts up in a short time. It is also possible to provide a resume function for recording the screen at the time of falling. Further, in order to maintain the characteristics of the liquid crystal panel, a display image having a screen save effect is recorded in the memory element,
The screen can be refreshed every certain period.

【００４８】本発明の第３の態様の表示装置（請求項
９）は, 基板と、前記基板上に行列状に配列された複数
の画素と、前記複数の画素に、列毎に画像信号を供給す
る複数の信号線と、前記複数の信号線を駆動する信号線
駆動回路と、外部から入力される画像信号を第１の記録
信号として保持する第１の記憶手段と、１時点における
前記画像信号と前記第１の記憶手段に保持された前記１
時点以前の前記第１の記録信号との差分信号を作成し、
前記信号線駆動回路に前記差分信号を出力する減算器と
を具備し、前記信号線駆動回路は、前記画像信号として
前記差分信号を出力し、前記複数の画素の各々は、前記
第１の記憶手段に保持された前記第１の記録信号に対応
した第２の記録信号を保持する第２の記憶手段と、前記
第２の記憶手段に保持された前記第２の記録信号と前記
差分信号とを加算して加算信号を出力する加算器と、前
記加算器の前記加算信号に応じた輝度でドット表示をす
る表示素子とを具備することを特徴とする。A display device according to a third aspect of the present invention (claim 9) is a substrate, a plurality of pixels arranged in a matrix on the substrate, and an image signal for each column to the plurality of pixels. A plurality of signal lines to be supplied, a signal line driving circuit for driving the plurality of signal lines, a first storage means for holding an image signal input from the outside as a first recording signal, and the image at one time point. The signal and the one stored in the first storage means
Creating a difference signal from the first recording signal before the time point,
A subtractor for outputting the difference signal to the signal line drive circuit, the signal line drive circuit outputs the difference signal as the image signal, and each of the plurality of pixels has the first memory. Second storage means for holding a second recording signal corresponding to the first recording signal held in the means, the second recording signal and the difference signal held in the second storage means, Is added to output an addition signal, and a display element that performs dot display with a brightness according to the addition signal of the adder.

【００４９】前記第１の記憶手段は、複数の第１のメモ
リ素子と、前記複数の第１のメモリ素子の１つを選択す
る第１の選択器を含み、前記第２の記憶手段は、複数の
第２のメモリ素子と、前記複数の第２のメモリ素子の１
つを選択する第２の選択器を含むことが望ましい。The first storage means includes a plurality of first memory elements and a first selector for selecting one of the plurality of first memory elements, and the second storage means includes: A plurality of second memory elements and one of the plurality of second memory elements
It is desirable to include a second selector that selects one.

【００５０】前記第１の選択器の選択結果に基づき、対
応する前記第２の選択器を駆動する選択信号駆動回路を
さらに具備することが望ましい。It is desirable to further include a selection signal drive circuit for driving the corresponding second selector based on the selection result of the first selector.

【００５１】上記の表示装置においては、最も相関の高
い画像との差分のみの伝送でよいので、消費電力のさら
なる低減が可能となる。In the above display device, only the difference from the image with the highest correlation is required to be transmitted, so that the power consumption can be further reduced.

【００５２】本発明の第４の態様の表示装置（請求項１
１）は、基板と、前記基板上に行列状に配列された複数
の画素と、前記行毎に配列された複数のアドレス線と、
前記列毎に配列された複数の信号線と、前記行毎に配列
された複数の行走査線と、前記列毎に配列された複数の
列走査線と、前記複数の行走査線を駆動する垂直走査回
路と、前記複数の列走査線を駆動する水平走査回路と、
前記複数の画素の任意の位置で、外部からの光信号によ
って特定された前記位置の座標データを、前記垂直走査
回路と前記水平走査回路より得られる位置データを演算
して得る演算手段とを具備し、前記複数の画素の各々
は、前記複数のアドレス線の対応する１つにより選択さ
れ、前記複数の信号線の対応する１つから供給される前
記画像信号を保持するための第１のメモリ回路と、前記
外部からの光信号の有無を検知し、検知信号を発するす
る光電変換素子と、前記複数の行走査線の対応する１つ
により選択され、前記光電変換素子の前記検知信号を記
憶すると同時に、前記検知信号を前記複数の列アドレス
線の対応する１つへ出力する第２のメモリ回路と、前記
第１のメモリ回路に保持された前記前記画像信号と、前
記第２のメモリ回路に保持された前記検知信号との論理
和をとり、論理和信号を出力するＯＲ回路と、前記ＯＲ
回路の前記論理和信号に応じた輝度でドット表示をする
表示素子とを具備することを特徴とする。A display device according to a fourth aspect of the present invention (claim 1)
1) is a substrate, a plurality of pixels arranged in a matrix on the substrate, a plurality of address lines arranged in each row,
A plurality of signal lines arranged for each column, a plurality of row scanning lines arranged for each row, a plurality of column scanning lines arranged for each column, and driving the plurality of row scanning lines. A vertical scanning circuit and a horizontal scanning circuit that drives the plurality of column scanning lines,
Arrangement means for obtaining coordinate data of the position specified by an optical signal from the outside at arbitrary positions of the plurality of pixels by calculating position data obtained from the vertical scanning circuit and the horizontal scanning circuit. Then, each of the plurality of pixels is selected by a corresponding one of the plurality of address lines, and a first memory for holding the image signal supplied from a corresponding one of the plurality of signal lines. A circuit, a photoelectric conversion element that detects the presence or absence of an optical signal from the outside and outputs a detection signal, and one selected by the corresponding one of the plurality of row scanning lines, and stores the detection signal of the photoelectric conversion element At the same time, a second memory circuit that outputs the detection signal to a corresponding one of the plurality of column address lines, the image signal held in the first memory circuit, and the second memory circuit. ORs the held the detection signal, an OR circuit for outputting a logical sum signal, the OR
And a display element for displaying dots with a brightness corresponding to the logical sum signal of the circuit.

【００５３】前記第１のメモリ回路は、複数のメモリ素
子を含むことができる。また、前記ＯＲ回路と前記表示
素子との間に接続されたＤＡコバータをさらに具備する
ことが望ましい。The first memory circuit may include a plurality of memory elements. In addition, it is desirable to further include a DA converter connected between the OR circuit and the display element.

【００５４】上記の表示装置は、光センサと複数のメモ
リ回路を各画素に有し、光センサがライトペンの座標デ
ータを検出する。光センサより検出された座標データ
は、複数のメモリ回路の１つに保存されるので、座標デ
ータの読出しの速度は遅くともよく、読出し駆動回路お
よびデータ転送回路の低消費電力化が実現される。The display device has an optical sensor and a plurality of memory circuits in each pixel, and the optical sensor detects coordinate data of the light pen. Since the coordinate data detected by the optical sensor is stored in one of the plurality of memory circuits, the reading speed of the coordinate data may be slow, and the power consumption of the read drive circuit and the data transfer circuit can be reduced.

【００５５】また、画像信号が複数のメモリの１つに保
存されており、座標データと画像信号の論理和の電圧を
表示素子に印加するので、読出し駆動周波数が遅いにも
拘らず瞬時に座標位置を表示することが可能である。Further, since the image signal is stored in one of the plurality of memories and the voltage of the logical sum of the coordinate data and the image signal is applied to the display element, the coordinate is instantaneously displayed although the reading drive frequency is slow. The position can be displayed.

【００５６】[0056]

【発明の実施の形態】本発明の実施例の説明に先立ち、
液晶表示装置の消費電力の問題について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Prior to the description of the embodiments of the present invention,
The problem of power consumption of the liquid crystal display device will be described.

【００５７】一般的な液晶表示装置は、図２７（ａ）の
ブロック図に示すように、液晶表示パネル１０と、信号
線駆動回路１１と、アドレス線駆動回路１２と、バッフ
ァ回路１３と、コモン駆動回路１４と制御信号発生回路
１５とを具備する。As shown in the block diagram of FIG. 27A, a general liquid crystal display device has a liquid crystal display panel 10, a signal line drive circuit 11, an address line drive circuit 12, a buffer circuit 13, and a common circuit. A drive circuit 14 and a control signal generation circuit 15 are provided.

【００５８】液晶表示パネル１０には、図２７（ｂ）に
示すように、複数個の微小な液晶表示セルＣＥＬが行列
状に配設されており、行毎の行走査線Ｌa1〜Ｌamと、列
毎の画素信号線Ｌb1〜Ｌbnにそれぞれ接続されている。
各液晶表示セルＣＥＬには、対応する行走査線によりス
イッチＳＷが駆動されることにより、画素信号線からの
画素信号が印加される。液晶表示セルＣＥＬは、この画
素信号線からの印加電位と、コモン電源ＶCOM の電位と
の電位差分の電圧が加えられることにより、その電圧に
対応して画素濃度を変化させる。As shown in FIG. 27B, the liquid crystal display panel 10 is provided with a plurality of minute liquid crystal display cells CEL arranged in a matrix, and row scanning lines La1 to Lam for each row. The pixel signal lines Lb1 to Lbn for each column are respectively connected.
The pixel signal from the pixel signal line is applied to each liquid crystal display cell CEL by driving the switch SW by the corresponding row scanning line. The liquid crystal display cell CEL changes the pixel density according to the voltage by applying the voltage of the potential difference between the potential applied from the pixel signal line and the potential of the common power supply VCOM.

【００５９】コモン電源ＶCOM は液晶表示セルの共通電
位の電源であり、これは図２７（ａ）に示すコモン駆動
回路１４により発生される。また、制御信号発生回路１
５は表示動作に必要な各種の制御信号を発生して各部に
与へ、所要の動作を行えるように制御している。The common power supply VCOM is a power supply of a common potential of the liquid crystal display cell, which is generated by the common drive circuit 14 shown in FIG. 27 (a). In addition, the control signal generation circuit 1
A control unit 5 generates various control signals necessary for the display operation and supplies them to the respective parts so that the necessary operations can be performed.

【００６０】また、各液晶表示セルＣＥＬに対応して設
けられたスイッチＳＷは、ＴＦＴ（Thin Film Transist
or）で構成されており、そのゲート端子は対応する行の
行走査線Ｌa1〜Ｌamに接続され、この行走査線の信号に
よりスイッチはオンオフ制御される。The switch SW provided in correspondence with each liquid crystal display cell CEL is a TFT (Thin Film Transistor).
or)), and its gate terminal is connected to the row scanning lines La1 to Lam of the corresponding row, and the switch is ON / OFF controlled by the signal of this row scanning line.

【００６１】また、各スイッチＳＷは、対応する列の画
素信号線Ｌb1〜Ｌbnと液晶表示セルＣＥＬとの間に、そ
のソースとドレインが接続され、ゲートに接続された行
走査線によりオンに駆動された時、信号線駆動回路１１
の出力を液晶表示セルＣＥＬに与える。Each switch SW has its source and drain connected between the pixel signal lines Lb1 to Lbn of the corresponding column and the liquid crystal display cell CEL, and is turned on by the row scanning line connected to the gate. Signal line drive circuit 11
Is output to the liquid crystal display cell CEL.

【００６２】アドレス線駆動回路１２は、行走査線Ｌa1
〜Ｌamに順次駆動信号Ｇ１〜Ｇｍを出力することによ
り、行単位で各液晶表示セルのスイッチＳＷ（ＴＦＴ）
のゲートに信号を与え、これらスイッチＳＷを駆動制御
する。このようにして、アドレス線駆動回路１２によ
り、各行走査線が順次走査される。The address line drive circuit 12 has a row scanning line La1.
To Lam sequentially output the driving signals G1 to Gm to switch SW (TFT) of each liquid crystal display cell in units of rows.
A signal is applied to the gate of the switch to drive and control these switches SW. In this manner, the address line driving circuit 12 sequentially scans each row scanning line.

【００６３】一方、画像信号がバッファ回路１３を介し
て信号線駆動回路１１に与えられると、信号線駆動回路
１１は、行走査線の走査に対応してその走査中の行の各
画素の状態を、画像信号に応じて制御する。すなわち、
その走査中の行の各画素の画像信号がそれぞれ各画素に
対応して出力されるように、この画像信号が画素信号線
Ｌb1〜Ｌbnに順次出力される。On the other hand, when the image signal is supplied to the signal line driving circuit 11 via the buffer circuit 13, the signal line driving circuit 11 corresponds to the scanning of the row scanning line and the state of each pixel in the row being scanned. Are controlled according to the image signal. That is,
This image signal is sequentially output to the pixel signal lines Lb1 to Lbn so that the image signal of each pixel in the row being scanned is output corresponding to each pixel.

【００６４】このように図２７（ｂ）に示すような液晶
パネルにおいては、行走査線にＯＮ信号を出力すること
によって、その行対応の液晶セルの各ＳＷをＯＮさせる
と共に、信号線駆動回路１１から、走査中の行の各画素
対応の画像信号を与えることによって、コモン駆動回路
１４から与えられるコモン電圧と前記画像信号との電位
差分の電圧が、液晶セルＣＥＬに印加されて画素表示が
なされる。As described above, in the liquid crystal panel as shown in FIG. 27B, by outputting the ON signal to the row scanning line, each SW of the liquid crystal cell corresponding to the row is turned ON and the signal line driving circuit is turned on. By supplying the image signal corresponding to each pixel of the row being scanned from 11, the voltage of the potential difference between the common voltage supplied from the common drive circuit 14 and the image signal is applied to the liquid crystal cell CEL to display pixels. Done.

【００６５】ここで、液晶表示装置の駆動回路の消費電
力が、どの様な要因で決まるかを検討する。この場合、
消費電力は、直流的に流れるバイアス電流による消費電
力は含めないものとする。Now, let us consider what factors determine the power consumption of the drive circuit of the liquid crystal display device. in this case,
The power consumption does not include the power consumption due to the bias current flowing in a direct current.

【００６６】液晶表示装置の駆動回路は上述したよう
に、基本的に、信号線駆動回路、バッファ回路、制御信
号発生回路、コモン駆動回路、アドレス線駆動回路に分
けられる。以下、それぞれについて詳細に述べる。As described above, the drive circuit of the liquid crystal display device is basically divided into a signal line drive circuit, a buffer circuit, a control signal generation circuit, a common drive circuit and an address line drive circuit. Hereinafter, each will be described in detail.

【００６７】１）信号線駆動回路 信号線駆動回路は、デジタル方式とアナログ方式に大別
されるが、コンピュータ等の画像がデジタル方式による
ものであることから、整合性の良いデジタル方式につい
て消費電力を検討する。1) Signal line drive circuit The signal line drive circuit is roughly classified into a digital system and an analog system. However, since the image of a computer or the like is of a digital system, the digital system with good consistency consumes less power. Consider.

【００６８】デジタル方式の駆動ＩＣは、基本的に信号
のサンプリング時間を決めるシフトレジスタ、デジタル
信号をラッチするラッチ回路、デジタル信号をアナログ
信号に変換するＤ／Ａ変換回路、信号線を駆動する出力
バッファからなる。この場合、消費電力を決める要因
は、ラッチ回路と出力バッファであるので、この２つの
みを考える。A digital drive IC basically has a shift register for determining the sampling time of a signal, a latch circuit for latching a digital signal, a D / A conversion circuit for converting a digital signal into an analog signal, and an output for driving a signal line. It consists of a buffer. In this case, the factors that determine the power consumption are the latch circuit and the output buffer, so only these two are considered.

【００６９】ラッチ回路の最大消費電力Ｐ₁ 、画像信号
に関する入力等価容量をＣ₁ 、サンプリングクロックに
関する入力等価容量をＣck、画像のサンプリング周波数
をｆs 、ラッチ回路電源電圧をＶ₁ でそれぞれ表すと以
下のようになる。The maximum power consumption P ₁ of the latch circuit, the input equivalent capacitance of the image signal is C ₁ , the input equivalent capacitance of the sampling clock is Cck, the sampling frequency of the image is fs, and the latch circuit power supply voltage is V _1. become that way.

【００７０】 Ｐ₁ ＝（Ｃ₁ ＋２Ｃck）×ｆs ／２×Ｖ₁ ² …（１） 出力バッファの最大消費電力Ｐobは、信号線容量をＣs
s、水平駆動周波数をｆh 、水平の画素数をＮh 、信号
線電圧をＶs でそれぞれ表すと以下のようになる。[0070] _{P 1 = (C 1 + 2Cck} ) × fs / 2 × V 1 2 ... (1) maximum power consumption Pob output buffer, a signal line capacitance Cs
s, the horizontal driving frequency is fh, the number of horizontal pixels is Nh, and the signal line voltage is Vs.

【００７１】 Ｐob＝Ｎh ×Ｃss×ｆh ×Ｖs ² ／２ …（２） ２）バッファ回路 バッファ回路は、入力のテジタル信号を受けてノイズ除
去や波形整形をして信号線駆動回路に安定な信号を供給
するための回路で、省略される場合もあるが基本的に必
要であるので考慮しておく。バッファ回路の最大消費電
力Ｐb は、クロックｆs に関する回路の入力等価容量を
Ｃbc、画像信号に関する回路の入力等価容量をＣbp、バ
ッファ回路の電源電圧をＶb でそれぞれ表すと以下のよ
うになる。[0071] Pob = Nh × Css × fh × Vs 2/2 ... (2) 2) buffer circuit buffer circuit, a stable signal receiving Tejitaru signal input to the noise removal and waveform shaping in the signal line driver circuit It is a circuit for supplying a signal, but it may be omitted, but it is basically necessary. The maximum power consumption Pb of the buffer circuit is as follows when the input equivalent capacity of the circuit for the clock fs is Cbc, the input equivalent capacity of the circuit for the image signal is Cbp, and the power supply voltage of the buffer circuit is Vb.

【００７２】 Ｐb ＝（２Ｃbc＋Ｃbp）×ｆs ／２×Ｖb ² …（３） ３）制御信号発生回路 制御信号発生回路は、基本的にはゲートアレイで構成さ
れており、信号により内部の周波数が異なるが、主に画
像のサンプリングクロックｆs に関係する消費電力が重
要なファクターと考えられる。ゲートアレイ全体の最大
消費電力Ｐgaは、クロックｆs に関する回路の等価内部
容量をＣgac 、画像信号に関する回路の入力等価容量を
Ｃgap 、ゲートアレイの電源電圧をＶgaでそれぞれ表す
と以下のようになる。Pb = (2Cbc + Cbp) × fs / 2 × Vb ² (3) 3) Control signal generation circuit The control signal generation circuit is basically composed of a gate array, and the internal frequency differs depending on the signal. However, the power consumption mainly related to the image sampling clock fs is considered to be an important factor. The maximum power consumption Pga of the entire gate array is as follows when the equivalent internal capacitance of the circuit for the clock fs is Cgac, the input equivalent capacitance of the circuit for the image signal is Cgap, and the power supply voltage of the gate array is Vga.

【００７３】 Ｐga＝（２Ｃgac ＋Ｃgap ）×ｆs ／２×Ｖga² …（４） ４）コモン駆動回路 コモン駆動回路は、コモン容量Ｃc を駆動するためのも
ので、コモン駆動回路の最大消費電力Ｐc は、コモンの
駆動周波数をｆc 、コモン駆動回路の電源電圧をＶc で
表すと以下のようになる。なお、コモン反転の場合、ｆ
c は水平駆動周波数ｆh の半分である。Pga = (2Cgac + Cgap) × fs / 2 × Vga ² (4) 4) Common drive circuit The common drive circuit is for driving the common capacitance Cc, and the maximum power consumption Pc of the common drive circuit is , The common drive frequency is represented by fc, and the power supply voltage of the common drive circuit is represented by Vc as follows. In the case of common inversion, f
c is half the horizontal driving frequency fh.

【００７４】 Ｐc ＝Ｃc ×ｆc ×Ｖc ² …（５） ５）アドレス線駆動回路 アドレスト線駆動回路は、アドレス線（ゲート線）の容
量Ｃg を駆動するためのもので、アドレスト線駆動回路
の最大消費電力Ｐg は、アドレス線の駆動周波数をｆg
、アドレス線駆動回路の電源電圧をＶg で表すと以下
のようになる。なお、アドレス線の駆動周波数ｆg は、
通常、水平駆動周波数ｆh である。Pc = Cc × fc × Vc ² (5) 5) Address line drive circuit The address line drive circuit is for driving the capacitance Cg of the address line (gate line). The maximum power consumption Pg is the drive frequency of the address line fg
The power supply voltage of the address line drive circuit is represented by Vg as follows. The drive frequency fg of the address line is
Normally, the horizontal driving frequency is fh.

【００７５】 Ｐg ＝Ｃg ×ｆh ×Ｖg ² …（６） ６）回路全体の消費電力Ｐall 以上より、回路全体の消費電力Ｐall は、以下のように
なる。Pg = Cg × fh × Vg ² (6) 6) Power consumption Pall of the entire circuit From the above, the power consumption Pall of the entire circuit is as follows.

【００７６】 Ｐall ＝Ｐ₁ ＋Ｐob＋Ｐb ＋Ｐga＋ＰC ＋Ｐg ＝（Ｃ₁ ＋２Ｃck）×ｆs ／２×Ｖ₁ ² ＋Ｎh ×Ｃs ×ｆh ×Ｖs ² ／２＋（２Ｃbc＋Ｃbp）×ｆs ／２×Ｖb ² ＋（２Ｃgac ＋Ｃgap ） ×ｆs ／２×Ｖga² ＋Ｃc ×ｆc ×Ｖc ² ＋Ｃg ×ｆh ×Ｖg ² この場合、コモンは一定電圧でＮh ×Ｃss＞＞Ｃg とす
ると、 Ｐall ＝（Ｃ₁ ＋２Ｃck＋２Ｃbc＋Ｃbp＋２Ｃgac ＋Ｃgap ） ×（ｆs ／２）×Ｖ² ＋Ｎh ×Ｃss×（ｆh ／２）×Ｖ² ＝Ｐall （Ｃ、ｆ、Ｖ） …（７） となり、容量Ｃと駆動周波数ｆ（水平周波数と画像のク
ロック周波数）とデジタル系の電源電圧Ｖの関数とな
る。[0076] _{Pall = P 1 + Pob + Pb} + Pga + PC + Pg = (C 1 + 2Cck) × fs / 2 × V 1 2 + Nh × Cs × fh × Vs 2/2 + (2Cbc + Cbp) × fs / 2 × Vb 2 + (2Cgac + Cgap) × ^{fs / 2 × Vga 2 + Cc} × fc × Vc 2 + Cg × fh × Vg 2 in this case, when common to the Nh × Css >> Cg at constant _{voltage, Pall = (C 1 + 2Cck} + 2Cbc + Cbp + 2Cgac + Cgap) × (fs / 2) × V ² + Nh × Css × (fh / 2) × V ² = Pall (C, f, V) (7), and the capacitance C, drive frequency f (horizontal frequency and image clock frequency), and digital power supply voltage It becomes a function of V.

【００７７】この場合、上記容量Ｃはデバイス構造、ま
た、上記電圧Ｖはプロセスおよび液晶のＶ−Ｔ特性など
ＩＣおよび液晶パネル構造で決まる。しかし、周波数ｆ
は画像の水平走査周波数やフリッカ特性など、システム
及び画質から決まるもので、駆動法により下げることが
可能である。In this case, the capacitance C is determined by the device structure, and the voltage V is determined by the IC and liquid crystal panel structure such as process and liquid crystal VT characteristics. However, the frequency f
Is determined by the system and image quality, such as the horizontal scanning frequency and flicker characteristics of the image, and can be lowered by the driving method.

【００７８】次に、液晶パネルの消費電力がどのような
要因で決まるかを検討する。液晶パネルは、基本的に図
２７（ａ）と（ｂ）に示すように、画素信号線と行走査
線（アドレス線）によってそれぞれ画像信号と走査信号
が伝達され、対応する画素が表示される。この時、画素
信号線と行走査線の容量Ｃsig 、Ｃg を駆動するため
に、それぞれＣsig ×ｆ×Ｖ² 、Ｃg ×ｆ×Ｖ² の電力
が消費される。この電力消費分は液晶セルＣＥＬの表示
に直接的に寄与するものでないから損失分である。Next, the factors that determine the power consumption of the liquid crystal panel will be examined. In the liquid crystal panel, basically, as shown in FIGS. 27A and 27B, an image signal and a scanning signal are transmitted by a pixel signal line and a row scanning line (address line), respectively, and a corresponding pixel is displayed. . At this time, in order to drive the capacitances Csig and Cg of the pixel signal line and the row scanning line, powers of Csig × f × V ² and Cg × f × V ² are consumed, respectively. This power consumption is a loss because it does not directly contribute to the display of the liquid crystal cell CEL.

【００７９】これを低減するには容量Ｃ、周波数ｆ、電
圧Ｖを下げる必要がある。そして、静止画であれば、周
波数ｆを“０”にすることができるが、動画であれば通
常これを“０”にすることはできないし、複雑な画像で
あれば各液晶セルＣＥＬの表示濃度が頻繁に変わること
になるので、そのために駆動する電力も増加してしま
う。To reduce this, it is necessary to reduce the capacitance C, frequency f, and voltage V. The frequency f can be set to "0" for a still image, but it cannot normally be set to "0" for a moving image, and the display of each liquid crystal cell CEL can be displayed for a complicated image. Since the density changes frequently, the driving power also increases.

【００８０】先に提案されている画素メモリ付きＬＣＤ
は、スイッチＳＷを介して得た表示信号をこれら画素メ
モリに保持させ、このメモリ内容を用いて画素の表示に
供するものであるが、これは静止画表示に供する場合
に、駆動周波数ｆや静的消費電力を低減する効果のある
技術であるものの、動画表示に供される場合には、当
然、駆動周波数ｆを上げる必要があり、そのために全体
の消費電力は増加してしまう。Previously proposed LCD with pixel memory
Holds the display signal obtained through the switch SW in these pixel memories and uses the contents of this memory to display the pixels. This is used for displaying still images. Although it is a technique that has the effect of reducing the target power consumption, it is naturally necessary to increase the driving frequency f when it is used for displaying a moving image, which increases the overall power consumption.

【００８１】以上のように、従来の液晶表示装置では、
表示画像の表示信号を画素毎に保持できるようにした画
素メモリ付き液晶表示装置とすると、静止画表示に供す
る場合に、駆動周波数ｆや静的消費電力を低減する効果
が期待できるが、動画表示の場合にそのような消費電力
低減効果が全く期待できないという問題があった。As described above, in the conventional liquid crystal display device,
A liquid crystal display device with a pixel memory that can hold a display signal of a display image for each pixel can be expected to have an effect of reducing a drive frequency f and static power consumption when used for still image display, but a moving image display In the case of, there was a problem that such power consumption reduction effect could not be expected at all.

【００８２】そこで、この発明では、動画表示やマルチ
ウインドウ表示においても消費電力を低減でき、かつ表
示画面を高速に切り替えることができる液晶表示装置を
提供する。以下、本発明の実施の形態を具体的に説明す
る。Therefore, the present invention provides a liquid crystal display device which can reduce the power consumption even when displaying a moving image or multi-window and can switch the display screen at high speed. Hereinafter, embodiments of the present invention will be specifically described.

【００８３】（第１の実施形態）図１と図２は、本発明
の第１の実施形態に係わる液晶表示装置の概略構成図、
図３は図２の構造における１画素分の要素を抽出してよ
り詳細に記述した構成図、図（ａ）と図４（ｂ）は図３
の構成における動作例の詳細を示した図である。(First Embodiment) FIGS. 1 and 2 are schematic configuration diagrams of a liquid crystal display device according to a first embodiment of the present invention.
FIG. 3 is a configuration diagram in which elements for one pixel in the structure of FIG. 2 are extracted and described in more detail, and FIG. 3A and FIG.
6 is a diagram showing details of an operation example in the configuration of FIG.

【００８４】図１、図２において、１１０は液晶パネル
（ＬＣＤパネル）、１１１は信号線駆動回路、１１２は
アドレス線駆動回路、Ｌa1〜Ｌamは行走査線、Ｌb1〜Ｌ
bnは画像信号線、Ｌc1〜Ｌcnは本実施例の特徴部分であ
る書換制御信号線である。1 and 2, 110 is a liquid crystal panel (LCD panel), 111 is a signal line driving circuit, 112 is an address line driving circuit, La1 to Lam are row scanning lines, and Lb1 to L.
bn is an image signal line, and Lc1 to Lcn are rewrite control signal lines which are a characteristic part of this embodiment.

【００８５】信号線駆動回路１１１は、画素毎にその表
示すべき画像が背景画像かオブジェクト画像かにより、
それに対応したメモリ選択信号をそれぞれの画素に発生
して画像素信号線Ｌb1〜Ｌbnに出力する。また、信号線
駆動回路１１１は、メモリ選択信号を発生するのと同じ
タイミングで、画素毎にその表示すべき画像の書換えの
要求により、書換え指示信号を発生して、それぞれ対応
する書換制御信号線Ｌc1〜Ｌcnに出力し、続いてつぎの
タイミングで各画素毎にその表示すべき画像の信号を、
画像信号線Ｌb1〜Ｌbnに出力する。The signal line drive circuit 111 determines, for each pixel, whether the image to be displayed is a background image or an object image.
A memory selection signal corresponding thereto is generated in each pixel and output to the image element signal lines Lb1 to Lbn. Further, the signal line drive circuit 111 generates a rewrite instruction signal in response to a request for rewriting an image to be displayed for each pixel at the same timing as the memory select signal is generated, and the respective rewrite control signal lines corresponding thereto are generated. Lc1 to Lcn, and subsequently, at the next timing, the signal of the image to be displayed for each pixel,
It outputs to the image signal lines Lb1 to Lbn.

【００８６】どの画素の表示画像が、背景画像である
か、オブジェクト画像であるか、また、書換えが必要な
のか不要であるのかといった情報は、ホストコンピュー
タ側で各画素毎に事前に処理して、画像信号と共に信号
線駆動制御回路１１１に与える。信号線駆動回路１１１
は、この情報と画像信号とを受けて、第１のタイミング
では書換指示信号とメモリ選択信号を各画素に出力し、
第２のタイミングでは画像信号を各画素に出力する。Information such as which pixel display image is the background image, the object image, and whether rewriting is necessary or not is processed in advance for each pixel on the host computer side. , And to the signal line drive control circuit 111 together with the image signal. Signal line drive circuit 111
Receives this information and the image signal, outputs a rewrite instruction signal and a memory selection signal to each pixel at the first timing,
At the second timing, the image signal is output to each pixel.

【００８７】また、アドレス線駆動回路１１２は、全行
走査線Ｌa1〜Ｌamを走査するに要する時間を周期とし
て、アドレス線（ゲート線）駆動信号Ｇ１〜Ｇｍを順次
発生するもので、基本的には従来のものと変わりはな
い。なお、信号線駆動回路１１１は、このアドレス線駆
動回路１１２の動作に同期して動作する。Further, the address line drive circuit 112 sequentially generates the address line (gate line) drive signals G1 to Gm with the period required for scanning all the row scan lines La1 to Lam as a cycle. Is no different from the conventional one. The signal line drive circuit 111 operates in synchronization with the operation of the address line drive circuit 112.

【００８８】液晶パネル１１０は図２に示すように、複
数個の微小な液晶表示セルＣＥＬを行列状に配設したも
のであり、行方向に整列された表示セルを行単位で駆動
する行走査線Ｌa1〜Ｌamと、列方向に配列された表示セ
ルに列単位で画素信号を供給する画素信号線Ｌb1〜Ｌbn
が配列されている。各液晶表示セルＣＥＬは、それぞれ
対応する行走査線、画素信号線から信号を受ける。As shown in FIG. 2, the liquid crystal panel 110 is formed by arranging a plurality of minute liquid crystal display cells CEL in a matrix, and row scanning for driving the display cells arranged in the row direction in units of rows. Lines La1 to Lam and pixel signal lines Lb1 to Lbn for supplying pixel signals to the display cells arranged in the column direction on a column-by-column basis.
Are arranged. Each liquid crystal display cell CEL receives signals from the corresponding row scanning line and pixel signal line.

【００８９】さらに、書換制御信号線Ｌc1〜Ｌcnは、画
素信号線Ｌb1〜Ｌbnにそれぞれにペアで配置されてお
り、これにより、対応画素に書換制御信号を与えること
ができるようになっている。Further, the rewrite control signal lines Lc1 to Lcn are arranged in pairs on the pixel signal lines Lb1 to Lbn, respectively, whereby the rewrite control signal can be given to the corresponding pixels.

【００９０】各液晶表示セルＣＥＬには、画素表示制御
回路ＰＤＣ１２０が設けられている。各ＰＤＣ１２０に
は図３に示すように、画像信号（画素表示データ）を記
憶する複数のメモリが設けられている。この例では、説
明を簡単にするために、オブジェクト画像用の第１のメ
モリ素子１２１ａと、背景画像用の第２のメモリ素子１
２１ｂとの２メモリ素子構成を示してあるが、図５に示
すように、３メモリ素子以上の構成とすることも可能で
ある。A pixel display control circuit PDC120 is provided in each liquid crystal display cell CEL. As shown in FIG. 3, each PDC 120 is provided with a plurality of memories for storing image signals (pixel display data). In this example, in order to simplify the description, the first memory element 121a for the object image and the second memory element 1 for the background image
21b, two memory device configurations are shown, but as shown in FIG. 5, three or more memory device configurations are also possible.

【００９１】また、画素表示制御回路１２０は、メモリ
選択制御回路１２３と書換指示回路１２４と、メモリ出
力切換回路１２５を有している。The pixel display control circuit 120 has a memory selection control circuit 123, a rewrite instruction circuit 124, and a memory output switching circuit 125.

【００９２】第１および第２のメモリ素子１２１ａ，１
２１ｂは、画像信号線Ｌb1〜Ｌbnのうち、自己の所属す
る画素の列位置に対応する画像信号線より画像信号を受
取り、これを保持し、その書換え制御は書換指示回路１
２４により行われる。First and second memory elements 121a, 121a
21b receives the image signal from the image signal line corresponding to the column position of the pixel to which it belongs among the image signal lines Lb1 to Lbn and holds it, and the rewriting control is performed by the rewriting instruction circuit 1
24.

【００９３】メモリ選択制御回路１２３は、行走査線Ｌ
a1〜Ｌamのうち、自己の所属する画素の行位置に対応す
る行走査線からゲート駆動信号を受けて、前記第１のタ
イミングの期間において、画像信号線Ｌb1〜Ｌbnのうち
の対応する画像信号線から信号Ｓｂを取り込み、これよ
り、第１および第２のメモリ素子１２１ａ，１２１ｂの
うちのどのメモリ素子を選択するかを指示する信号Ｓｓ
を出力して、第１および第２のメモリ素子１２１ａ，１
２１ｂおよびメモリ出力切換回路１２５に与える。The memory selection control circuit 123 controls the row scanning line L
Of the a1 to Lam, a gate drive signal is received from a row scanning line corresponding to a row position of a pixel to which the pixel belongs, and a corresponding image signal of the image signal lines Lb1 to Lbn is received in the period of the first timing. A signal Ss which takes in the signal Sb from the line and which indicates which of the first and second memory elements 121a, 121b is to be selected.
To output the first and second memory elements 121 a, 1
21b and the memory output switching circuit 125.

【００９４】この例の場合、信号Ｓｓが論理レベル
“Ｌ”の信号の場合は第１のメモリ素子１２１ａの選択
指示であり、信号Ｓｓが論理レベル“Ｈ”の信号の場合
は第２のメモリ素子１２１ｂの選択指示である。また、
信号Ｓｒが論理レベル“Ｌ”の信号の場合は“書換え
る”の指示であり、信号Ｓｒが論理レベル“Ｈ”の信号
の場合は“書換えない”の指示であるとする。In the case of this example, when the signal Ss is the signal of the logic level "L", it is the instruction to select the first memory element 121a, and when the signal Ss is the signal of the logic level "H", the second memory. This is an instruction to select the element 121b. Also,
When the signal Sr is a signal of logical level "L", it is an instruction of "rewrite", and when the signal Sr is a signal of a logical level "H", it is an instruction of "not rewrite".

【００９５】画素表示制御回路１２０のメモリ出力切換
回路１２５は、信号Ｓｓを受けて第１のメモリ素子１２
１ａと第２のメモリ素子１２１ｂの出力のうち、一方を
選択するものであり、信号Ｓｓが論理レベル“Ｌ”の信
号の場合は第１のメモリ素子１２１ａを、信号Ｓｓが論
理レベル“Ｈ”の信号の場合は第２のメモリ素子１２１
ｂを選択するように切り換える。The memory output switching circuit 125 of the pixel display control circuit 120 receives the signal Ss and receives the signal Ss.
One of the outputs of the first memory element 121a and the second memory element 121b is selected. When the signal Ss is a logic level "L", the first memory element 121a and the signal Ss are a logic level "H". Signal of the second memory element 121
Switch to select b.

【００９６】このメモリ出力切換回路１２５を介して得
られる第１または第２のメモリ素子の出力により、液晶
セルＣＥＬは、その出力に応じた画素表示を行う。液晶
表示セルＣＥＬはこの画像信号線からの印加電位と、コ
モン電源ＶCOM の電位との電位差分の電圧が加えられる
ことにより、その電圧に応じて画素濃度を変化させる。By the output of the first or second memory element obtained through the memory output switching circuit 125, the liquid crystal cell CEL performs pixel display according to the output. The liquid crystal display cell CEL changes the pixel density according to the voltage by applying the voltage of the potential difference between the potential applied from the image signal line and the potential of the common power source VCOM.

【００９７】本システムでは、図３に示すように各画素
はそれぞれ複数のメモリ素子を具備している。そして、
この複数のメモリ素子には、背景画像用の画素表示に供
する画像信号（画像データ）と、オブジェクト画像用の
画素表示に供する画像信号のうちのいずれか一つをそれ
ぞれ保持させるようにし、また、これらメモリ素子のい
ずれかを選択する信号を外部から与えてメモリ素子を選
択することによって、その選択したメモリ素子の内容を
画素の表示内容とするようにしている。In this system, each pixel has a plurality of memory elements, as shown in FIG. And
Each of the plurality of memory elements holds one of an image signal (image data) used for pixel display for a background image and an image signal used for pixel display for an object image, and A signal for selecting one of these memory elements is externally applied to select the memory element, so that the content of the selected memory element becomes the display content of the pixel.

【００９８】いずれのメモリ素子を選択するかは、各液
晶セルあてに出力される画像信号の出力動作に先立ち、
書換えの指示信号と共に信号線駆動回路１１１から各液
晶セルあてに出力され、その後に、画素別に画像信号が
各メモリ素子に供給される。Before selecting the output operation of the image signal output to each liquid crystal cell, which memory element to select is selected.
The rewriting instruction signal is output from the signal line driving circuit 111 to each liquid crystal cell, and thereafter, an image signal for each pixel is supplied to each memory element.

【００９９】画像が変化する場合には、その変化を画素
に反映させるようにするため、選択されているメモリ素
子に対してその画像信号を書き込み、その書き込んだ画
像信号を用いて液晶セルＣＥＬを表示させ、また、画像
が変化しない場合には書き込みは行わず、その変化しな
い画像の画像信号を既に保持しているメモリ素子から読
出して、液晶セルＣＥＬの表示に供するようにする。When the image changes, in order to reflect the change in the pixel, the image signal is written to the selected memory element, and the written image signal is used to set the liquid crystal cell CEL. When the image does not change, no writing is performed, and the image signal of the unchanged image is read from the memory element that already holds it and used for the display of the liquid crystal cell CEL.

【０１００】つぎの画面に１部分でも画像の変化部分が
ある場合、従来は外部からその画面用の画像信号（１画
面分）を入力し、それを用いて各液晶セルＣＥＬのメモ
リの内容を書換えると共に、その書換えた画像信号によ
り、液晶セルＣＥＬの画像表示を行うようにしていた。If there is even one portion of the image change portion on the next screen, conventionally, an image signal for that screen (one screen) is input from the outside and the contents of the memory of each liquid crystal cell CEL are used by using it. At the same time as the rewriting, the image signal of the liquid crystal cell CEL is displayed by the rewritten image signal.

【０１０１】本発明では、上記各液晶セルＣＥＬが有し
ている複数のメモリ素子のうちで、つぎに表示すべき画
像信号の内容に近い信号を保持したメモリ素子があれ
ば、そのメモリ素子が選択される。すなわち、変更の無
い画像信号の場合は、１画面分の画像信号の各メモリ素
子への書換えを行わずに、変更のあった画素についての
み、画像信号が書換えられる。In the present invention, if there is a memory element holding a signal close to the content of the image signal to be displayed next among the plurality of memory elements included in each liquid crystal cell CEL, that memory element is To be selected. That is, in the case of the image signal that has not been changed, the image signal is rewritten only for the changed pixel without rewriting the image signal for one screen to each memory element.

【０１０２】これにより、動画像のように画面内の多く
の部分は変わらず、１部分の画素のみが変化するような
画像の表示の場合に、変化のない画素は書換えを行わず
に前に保持している画像信号をそのまま流用するように
することになるので、各画素のメモリ内容を無用に書換
えし直す無駄を省くことができる。この結果、動画像表
示においても、電力消費の大きい書換え動作を行わずに
済む画素が多数にのぼることから、低消費電力化を図る
ことができるようになる。As a result, in the case of displaying an image in which a large part of the screen does not change like a moving image and only one part of the pixels changes, the pixels that do not change do not need to be rewritten before Since the held image signal is used as it is, the waste of rewriting the memory content of each pixel unnecessarily can be omitted. As a result, even in the moving image display, since a large number of pixels do not need to perform the rewriting operation that consumes a large amount of power, the power consumption can be reduced.

【０１０３】次に、本実施例のさらに詳しい動作を例に
基づいて説明する。図３のように、各画素に持たせるメ
モリ素子を、第１のメモリ素子１２１ａと第２のメモリ
素子１２１ｂの２つとし、第２のメモリ素子１２１ｂは
背景画像の情報を保持するためのメモリ素子として用い
た場合について考える。Next, a more detailed operation of this embodiment will be described based on an example. As shown in FIG. 3, each pixel has two memory elements, a first memory element 121a and a second memory element 121b, and the second memory element 121b is a memory for holding information of a background image. Consider the case where it is used as an element.

【０１０４】まず、表示画像としては図４（ａ）に示す
ように、画面の背景Ｂが白の画像中において、画面位置
Ｐijにある１画素相当の黒の点ＯＢＪが（Ｉ）の状態か
ら、（II）の状態の画面右位置Ｐklに移動する場合につ
いて説明する。First, as the display image, as shown in FIG. 4A, in the image in which the background B of the screen is white, the black point OBJ corresponding to one pixel at the screen position Pij is changed from the state of (I). , (II), the case of moving to the screen right position Pkl will be described.

【０１０５】液晶パネルには前述のように、各行に行走
査線Ｌa1〜Ｌamがあり、また、列方向にメモリ選択信号
と画像信号の伝達に用いられる第１の信号線Ｌb1〜Ｌbn
と書き換え信号伝達用の第２の信号線Ｌc1〜Ｌcnとがあ
る。As described above, the liquid crystal panel has the row scanning lines La1 to Lam in each row, and the first signal lines Lb1 to Lbn used for transmitting the memory selection signal and the image signal in the column direction.
And second signal lines Lc1 to Lcn for transmitting the rewriting signal.

【０１０６】図４（ｂ）に液晶セルにおける各信号のタ
イミングチャートをに示す。この場合、時刻ｔ1 におい
て画面位置Ｐijに黒の画素が表示されている。白画面に
おいて、１画素の黒点が移動する例であるから、背景画
像としては最後まで白である。従って、各画素位置の液
晶セルの２つのメモリ素子１２１ａ，１２１ｂのうち、
背景用メモリ素子である第２のメモリ素子１２１ｂの内
容は、最初に背景画像用として与えられた白の画像信号
を保持した後は、背景用として書換える必要がない。FIG. 4B shows a timing chart of each signal in the liquid crystal cell. In this case, a black pixel is displayed at the screen position Pij at time t1. Since the black dot of one pixel moves on the white screen, the background image is white until the end. Therefore, of the two memory elements 121a and 121b of the liquid crystal cell at each pixel position,
The contents of the second memory element 121b, which is the background memory element, do not need to be rewritten for the background after first holding the white image signal given for the background image.

【０１０７】また、移動するオブジェクト画像である黒
の点の画像信号は、表示位置にある液晶セルの持つオブ
ジェクト画像用の第１のメモリ素子１２１ａに書き込ま
れ、表示に供されることになるが、その前のフィールド
での黒の点（オブジェクト画像）の表示位置にある液晶
セルの第１のメモリ素子１２１ａにも、さらにその前の
段階で既に黒の点の画像信号は書き込まれていて、背景
画像に戻すために、従来ならばこれを白に書換える必要
があった。Further, the image signal of the black dot which is the moving object image is written in the first memory element 121a for the object image of the liquid crystal cell at the display position and used for display. , The image signal of the black point has already been written in the first memory element 121a of the liquid crystal cell at the display position of the black point (object image) in the field before that, In order to return to the background image, it has conventionally been necessary to rewrite it in white.

【０１０８】本発明では、このような背景画像への書き
戻しを不要にするために、液晶セル毎のメモリ素子を２
つ設けて、１つをオブジェクト画像用に、もう１つを背
景用に使用し、切換えて利用する。In the present invention, in order to eliminate the need to write back to such a background image, the number of memory elements for each liquid crystal cell is set to two.
One is provided, one is used for the object image, the other is used for the background, and they are switched and used.

【０１０９】図４（ａ）の例では、（Ｉ）において画面
位置Ｐijにおける画素は、その前のフィ−ルドでの黒表
示の状態をそのまま継続し、つぎのフィ−ルド（II）で
は黒の画像は画面位置Ｐklに移り、画面位置Ｐijにおけ
る画素は、黒の表示から白に変わる。各信号のシーケン
スを、図４（ｂ）に従って説明する。画面位置Ｐijの画
素に対応する行走査線はＬai、第１および第２の信号線
はＬbj，Ｌcjであるとする。In the example of FIG. 4A, in (I), the pixel at the screen position Pij continues to be in the black display state in the previous field and is black in the next field (II). Image moves to the screen position Pkl, and the pixel at the screen position Pij changes from black display to white. The sequence of each signal will be described with reference to FIG. It is assumed that the row scanning lines corresponding to the pixel at the screen position Pij are Lai and the first and second signal lines are Lbj and Lcj.

【０１１０】画面位置Ｐijにおける画素は、ここに黒点
が表示される前に、既に背景画像の表示状態を経ている
とすれば、この画素位置における液晶セルの持つ第２の
メモリ素子１２１ｂには背景画像の画像信号が保持され
ている。そして、その後、この画面位置Ｐijにおける画
素に黒点表示がなされて図４（ａ）の（Ｉ）の状態に至
ったとすると、この画素位置における第１のメモリ素子
１２１ａにはオブジェクト像の画像信号である黒の画像
信号がその時点で書き込まれ、保持されていることにな
る。If the pixel at the screen position Pij has already been in the display state of the background image before the black dot is displayed here, the background is displayed in the second memory element 121b of the liquid crystal cell at this pixel position. The image signal of the image is held. Then, if black dots are displayed on the pixel at the screen position Pij and the state of (I) of FIG. 4A is reached, the image signal of the object image is sent to the first memory element 121a at this pixel position. A certain black image signal is written and held at that time.

【０１１１】そして、時刻ｔ1 時ではまだ画面位置Ｐij
に黒点を表示し、その後に、図４（ａ）の（II）の状態
に移るとすると、ｔ1 時には第１のメモリ素子１２１ａ
の画像信号をそのまま表示に使用し、次にｔ2 時には第
２のメモリ素子１２１ｂに切換えて、この第２のメモリ
素子１２１ｂの保持している画像信号を使用して背景画
像の画素表示を行う。At time t1, the screen position Pij is still
If a black dot is displayed on the screen, and then the state moves to (II) in FIG. 4A, at the time t1, the first memory element 121a
Is used for display as it is, and at time t2, the second memory element 121b is switched to, and the pixel signal of the background image is displayed using the image signal held by the second memory element 121b.

【０１１２】この様子を図４（ｂ）に従って詳細に説明
する。まず始めに、走査線Ｌaiに行走査用のゲート駆動
信号が選択パルスＰ1 として入力されると（時刻ｔ1
）、これに同期して第１の信号線Ｌbjには、第１のメ
モリ素子１２１ａを選択するのか第２のメモリ素子１２
１ｂを選択するのかを指示するための選択信号Ｓｂが、
１水平走査期間の前半１／２周期の間に入力され、そし
て、時刻ｔ2 の時点から始まる１水平走査期間の後半１
／２周期の間に、信号線Ｌcjにはメモリを書き換えるか
書き換えないかを決める書き換え信号Ｓｃが入力され、
また、この後半１／２周期の間には、第１の信号線Ｌbj
にこの水平走査位置に対応する画像信号が入力されるこ
とになる。This state will be described in detail with reference to FIG. First, when a gate scanning signal for row scanning is input to the scanning line Lai as the selection pulse P1 (time t1
), In synchronization with this, whether the first memory element 121a is selected for the first signal line Lbj or the second memory element 12
The selection signal Sb for instructing whether to select 1b is
It is input during the first half of one horizontal scanning period, and the latter half 1 of one horizontal scanning period starts from the time t2.
During the / 2 cycle, the rewrite signal Sc that determines whether the memory is rewritten or not is input to the signal line Lcj,
Also, during the latter half cycle, the first signal line Lbj
An image signal corresponding to this horizontal scanning position is input to.

【０１１３】本発明では、画像信号を保持する第１およ
び第２のメモリ素子１２１ａ，１２１ｂの選択指令を信
号線Ｌbj上に出力した後、画像信号を信号線Ｌbj上に出
力するといった信号供給形態をとる。In the present invention, the signal supply mode is such that after the selection command for the first and second memory elements 121a and 121b holding the image signal is output on the signal line Lbj, the image signal is output on the signal line Lbj. Take

【０１１４】そして、上述の時刻ｔ1 においては、画面
位置Ｐijの画素は、それまでと同様に黒表示のままであ
るから、オブジェクト画像用の第１のメモリ素子１２１
ａを選択するようにするために、メモリ選択回路１２３
は選択信号Ｓｓとして第１のメモリ素子１２１ａ選択用
の信号である“Ｌ”なる信号を、そして、メモリ内容を
書換えないようにするために、書き換え指示回路１２４
は、信号Ｓｒとして書換えないことを意味する信号であ
る“Ｈ”なる信号を出力する。そして、その画素での画
像信号は、１水平走査期間の後半に、信号線Ｌbjに出力
される。At the above-mentioned time t1, the pixel at the screen position Pij is still in black display as before, so that the first memory element 121 for the object image is displayed.
In order to select a, the memory selection circuit 123
Is a signal "L" which is a signal for selecting the first memory element 121a as the selection signal Ss, and the rewrite instruction circuit 124 in order not to rewrite the memory contents.
Outputs a signal "H" which is a signal which means that the signal Sr is not rewritten. Then, the image signal in that pixel is output to the signal line Lbj in the latter half of one horizontal scanning period.

【０１１５】この画像信号は第１のメモリ素子１２１ａ
に与えらえるが、信号Ｓｒとして書換えないことを意味
する“Ｈ”なる信号が与えられているために、第１のメ
モリ素子１２１ａの内容は書き変わらない。選択信号Ｓ
ｓである“Ｌ”の信号はメモリ出力切換回路１２５にも
与えられ、メモリ出力切換回路１２５は第１のメモリ素
子１２１ａを選択することになる。This image signal corresponds to the first memory element 121a.
However, the content of the first memory element 121a is not rewritten because the signal "H", which means that it is not rewritten, is given as the signal Sr. Selection signal S
The "L" signal of s is also given to the memory output switching circuit 125, and the memory output switching circuit 125 selects the first memory element 121a.

【０１１６】これらの動作により、前に保持した第１の
メモリ素子１２１ａの内容が、メモリ出力切換回路１２
５を介して液晶セルに与えられ、液晶セルはこの第１の
メモリ素子１２１ａの内容に対応する階調で画素を表示
することになる。By these operations, the contents of the first memory element 121a held previously are changed to the memory output switching circuit 12
5 is applied to the liquid crystal cell, and the liquid crystal cell displays the pixel with the gradation corresponding to the content of the first memory element 121a.

【０１１７】つぎに、時刻ｔ3 になると走査線Ｌaiに行
走査用のゲート駆動信号が、選択パルスＰ1 として再び
入力される。そして、これに同期して第１の信号線Ｌbj
には第１／第２のメモリ素子１２１ａ，１２１ｂの選択
指示のための選択信号Ｓｂが１水平走査期間の前半１／
２周期の間に出力され、そして、時刻ｔ4 の時点から始
まる１水平走査期間の後半１／２周期の間に、信号線Ｌ
cjにはメモリ素子の書換え可否を決める書き換え信号Ｓ
ｒが、そして、第１の信号線Ｌbjにはその水平走査位置
対応の画像信号が入力されることになる。Next, at time t3, the gate driving signal for row scanning is input again to the scanning line Lai as the selection pulse P1. Then, in synchronization with this, the first signal line Lbj
Includes a selection signal Sb for instructing selection of the first / second memory elements 121a and 121b in the first half of one horizontal scanning period.
The signal line L is output during two cycles, and during the latter half ½ cycle of one horizontal scanning period starting from the time t4.
cj is a rewrite signal S that determines whether the memory element can be rewritten.
r, and the image signal corresponding to the horizontal scanning position is input to the first signal line Lbj.

【０１１８】ｔ3 時点での画面位置Ｐijには、黒点は既
に移動して背景の画像表示に戻った状態の表示がなされ
ねばならないので、画面位置Ｐijにおける画素表示は背
景画像の白である。従って、第１／第２のメモリ素子の
選択信号Ｓｓは、背景画像を保持している第２のメモリ
素子１２１ｂを選択する選択信号である“Ｈ”となる。
この信号はメモリ出力切換回路１２５にも与えられ、メ
モリ出力切換回路１２５は第２のメモリ素子１２１ｂを
選択することになる。At the screen position Pij at time t3, it is necessary to display the state where the black dots have already moved and returned to the background image display, so the pixel display at the screen position Pij is white of the background image. Therefore, the selection signal Ss for the first / second memory element becomes "H" which is a selection signal for selecting the second memory element 121b holding the background image.
This signal is also given to the memory output switching circuit 125, and the memory output switching circuit 125 selects the second memory element 121b.

【０１１９】この結果、第２のメモリ素子１２１ｂが選
択され、このメモリ素子の保持している画像信号が液晶
セルに与えられ、この液晶セルを白画素として表示する
ことになる。As a result, the second memory element 121b is selected, the image signal held in this memory element is given to the liquid crystal cell, and this liquid crystal cell is displayed as a white pixel.

【０１２０】また、このとき、メモリ内容を書換えない
ようにするために、書換指示回路１２４は信号Ｓｒとし
て“Ｈ”を信号線Ｌcjに出力する。そして、１水平走査
期間の後半に、信号線Ｌbjにその画素での画像信号が入
力されるが、この画像信号は第１のメモリ素子１２１ａ
に与えらえるものの、信号Ｓｒとして“Ｈ”が与えられ
ているために、第１のメモリ素子１２１ａの内容は書き
変わらない。At this time, the rewrite instruction circuit 124 outputs "H" as the signal Sr to the signal line Lcj in order not to rewrite the memory contents. Then, in the latter half of one horizontal scanning period, the image signal of that pixel is input to the signal line Lbj, and this image signal is the first memory element 121a.
However, since "H" is given as the signal Sr, the contents of the first memory element 121a are not rewritten.

【０１２１】従って、液晶セルを白画素表示するために
使用された画像信号は、背景画像用の第２のメモリ素子
１２１ｂに保持されていた過去の画像信号であり、新た
に書換えをしない分、書換えに要する電力を消費せずに
済むようになる。Therefore, the image signal used for displaying white pixels in the liquid crystal cell is the past image signal held in the second memory element 121b for the background image, and since it is not newly rewritten, It will not be necessary to consume the power required for rewriting.

【０１２２】メモリ内容を書換えるときは、信号Ｓｒと
して“Ｌ”を与えると、第１および第２のメモリ素子１
２１ａ，１２１ｂのうち、そのときに選択されているメ
モリ素子に、そのときに第１の信号線Ｌbjに出力されて
いる画像信号が与えられて書き込まれることになる。こ
の場合には、その選択されているメモリ素子に書き込ま
れた画像信号により画素の表示がなされることになる。When rewriting the memory contents, if "L" is given as the signal Sr, the first and second memory elements 1
The image signal output to the first signal line Lbj at that time is given to and written in the memory element selected at that time out of 21a and 121b. In this case, the pixel is displayed by the image signal written in the selected memory element.

【０１２３】このように、動画像の場合、主として動く
のはオブジェクト画像であり、シーンが変わったり、ア
ングルが変わったり、あるいは、ズーミングやテレワイ
ドを行うといったことが無ければ、一般的には背景は変
化が無いか、変化があってもその変化は少ない。As described above, in the case of a moving image, it is the object image that mainly moves. Unless there is a change in the scene, an angle change, zooming or tele widening, the background is generally There is no change, or even if there is a change, the change is small.

【０１２４】本発明はこれに着目し、背景とオブジェク
ト画像は画素毎に別のメモリに保持させ、その画素での
画像表示がオブジェクトであるか、背景であるかによ
り、メモリを切換えて画素表示に供するようにしてい
る。The present invention pays attention to this, and the background and the object image are held in separate memories for each pixel, and the memory is switched depending on whether the image display at the pixel is the object or the background. I am offering it to.

【０１２５】オブジェクト画像が動いた場合にも、保持
している背景画像の画像信号をそのまま利用できるとき
はその背景画像信号をそのまま利用することにより、従
来ならばオブジェクト画像から背景画像にメモリ内容を
書換えて改めなければならなかったものを、書換えを行
わずに済むようにしている。Even when the object image moves, if the image signal of the held background image can be used as it is, the background image signal can be used as it is. We do not have to rewrite what had to be rewritten.

【０１２６】その結果、液晶表示装置の周辺回路として
の信号線駆動回路やゲートアレイなどを、メモリ書換え
のための信号が通過するのを抑制できるようになるた
め、書替え頻度が頻繁な画像になればなる程、消費電力
を大幅に低減する効果が期待できる。As a result, it becomes possible to suppress the passage of the signal for memory rewriting through the signal line drive circuit and the gate array as the peripheral circuits of the liquid crystal display device, so that the image can be rewritten frequently. The higher the number, the more the effect of significantly reducing power consumption can be expected.

【０１２７】なお、本発明は上述した具体例に限定され
るものではなく、種々変形して利用可能である。例え
ば、マルチウインドウ化した場合に、隠れて見えなくな
ったウインドウ画面を複数のメモリに蓄積することによ
り、ビデオメモリからの読出しを行わずに、瞬時に前記
メモリより読出してウインドウを切り換えるという構成
も考えられる。また、さらに全く別の画像を入れておく
ことにより、見せたくない背景画像を自分好みの背景に
したりすることも可能である。The present invention is not limited to the above-mentioned specific examples, and various modifications can be used. For example, in the case of multi-windowing, by concealing hidden and invisible window screens in a plurality of memories, it is possible to instantaneously read from the memory and switch windows without reading from the video memory. To be Further, by inserting a completely different image, it is possible to set a background image which is not desired to be shown as a background of one's liking.

【０１２８】（第２の実施形態）図６に、本発明の第２
の実施形態に係わる液晶表示装置の構成を示す。本実施
形態の液晶表示装置は、通常の駆動回路に比較して、任
意の画素に対して独立に画像信号の書き込みを行うため
の行アドレス線駆動回路２１２と列アドレス線駆動回路
２０５を有し、これらのアドレス線駆動回路２１２、２
０５を制御するためのアドレスデコーダ２０３、さらに
表示画像を切り換えを行うためのメモリ切換制御回路２
０６を有していることが特徴である。(Second Embodiment) FIG. 6 shows a second embodiment of the present invention.
2 shows a configuration of a liquid crystal display device according to the embodiment. The liquid crystal display device of this embodiment has a row address line drive circuit 212 and a column address line drive circuit 205 for independently writing an image signal to an arbitrary pixel, as compared with a normal drive circuit. , These address line drive circuits 212, 2
Address decoder 203 for controlling the display unit 05, and a memory switching control circuit 2 for switching the display image.
It is characterized by having 06.

【０１２９】まず、液晶表示装置に画像信号を供給して
いるコンピュータなどの情報機器側（以下ホストシステ
ム側と称する）から供給された入力信号は、表示制御回
路２０１により信号線駆動回路２０２に供給される画像
信号と、アドレスデコーダ２０３に供給される制御信号
とに分離される。First, an input signal supplied from an information equipment side such as a computer (hereinafter referred to as a host system side) which supplies an image signal to the liquid crystal display device is supplied to the signal line drive circuit 202 by the display control circuit 201. And the control signal supplied to the address decoder 203.

【０１３０】信号線駆動回路２０２に供給された画像信
号は、表示に必要な所定の電圧に昇圧された画像信号２
２１として表示パネル２１０に供給され、画像信号２２
１は表示パネル２１０に内蔵されているメモリ回路に供
給される。制御信号は、アドレスデコーダー２０３に入
力され、そこで画像信号２２１を表示パネル２１０の中
のいずれの画素に書き込むかが決定される。また、この
アドレスデコーダ２０３により、表示パネル２１０内の
画像信号保持用メモリ回路のいずれのメモリに書き込む
かが決定される。The image signal supplied to the signal line drive circuit 202 is the image signal 2 boosted to a predetermined voltage required for display.
21 is supplied to the display panel 210, and the image signal 22
1 is supplied to the memory circuit built in the display panel 210. The control signal is input to the address decoder 203, where it is determined to which pixel in the display panel 210 the image signal 221 should be written. Further, the address decoder 203 determines which memory of the image signal holding memory circuit in the display panel 210 is to be written.

【０１３１】行アドレス線駆動回路２１２、列アドレス
線駆動回路２０５、メモリ切換制御回路２０６は、いず
れも信号線駆動回路２０２と同様に、アドレスデコーダ
２０３のデコード結果に従い入力された制御信号を、表
示パネル２１０の中のメモリ回路の内容更新に必要な電
圧に昇圧して、表示パネル２１０内部のメモリ回路に各
々制御信号を供給する。Like the signal line drive circuit 202, the row address line drive circuit 212, the column address line drive circuit 205, and the memory switching control circuit 206 all display the control signal input according to the decoding result of the address decoder 203. The voltage is boosted to a voltage necessary for updating the contents of the memory circuit in the panel 210, and a control signal is supplied to each memory circuit in the display panel 210.

【０１３２】図７に表示パネル２１０内部の回路構成の
一例を示す。この例では、信号線駆動回路２０２から供
給された画像信号２２１は、画像信号スイッチ２７１の
一方の端子に接続されている。画像信号スイッチ２７１
は、行アドレス線駆動信号２４１により導通状態（Ｏ
Ｎ）となる。FIG. 7 shows an example of a circuit configuration inside the display panel 210. In this example, the image signal 221 supplied from the signal line drive circuit 202 is connected to one terminal of the image signal switch 271. Image signal switch 271
Is turned on by a row address line drive signal 241 (O
N).

【０１３３】また、画像信号スイッチ２７１の他方の端
子は、列アドレス線駆動信号２５１により制御されるス
イッチ２７２の一方の端子に接続されている。従って、
スイッチ２７１および２７２が同時にＯＮしないと、画
像信号２２１は画素内部のメモリ回路２７３に供給され
ない。換言すれば、行アドレスと列アドレスの組み合わ
せにより、任意の位置の画素に画像信号を書き込むこと
ができる。The other terminal of the image signal switch 271 is connected to one terminal of the switch 272 controlled by the column address line drive signal 251. Therefore,
If the switches 271 and 272 are not turned on at the same time, the image signal 221 is not supplied to the memory circuit 273 inside the pixel. In other words, the image signal can be written in the pixel at any position by the combination of the row address and the column address.

【０１３４】また、メモリ回路内部のいずれのメモリ素
子を更新するか、またいずれのメモリ素子の値で液晶セ
ル２１０を駆動するかが、メモリ切換制御回路２０６か
ら供給される切換信号２６１により決定される。Further, which memory element in the memory circuit is to be updated and which value of the memory element should drive the liquid crystal cell 210 is determined by the switching signal 261 supplied from the memory switching control circuit 206. It

【０１３５】図８にメモリ回路２７３の第１の構成例を
示す。この例のメモリ回路２７３では、スイッチ２７２
から供給される画像信号２７５が、切換信号２６１がハ
イレベルの場合にＯＮするトランスファゲート２３２
ａ、２３２ｂと、切換信号２６１がローレベルの場合に
ＯＮするトランスファゲート２３３ａ、２３３ｂに供給
される。切換信号２６１はトランスファゲート２３２
ａ、２３２ｂのゲート電極とインバータ回路２３１に供
給されている。インバータ回路２３１は切換信号２６１
を反転し、その反転信号はトランスファゲート２３３
ａ、２３３ｂのゲート電極に供給されている。FIG. 8 shows a first configuration example of the memory circuit 273. In the memory circuit 273 of this example, the switch 272
The image signal 275 supplied from the transfer gate 232 is turned on when the switching signal 261 is at a high level.
a, 232b and transfer gates 233a, 233b which are turned on when the switching signal 261 is at a low level. The switching signal 261 is the transfer gate 232.
It is supplied to the gate electrodes of a and 232b and the inverter circuit 231. The inverter circuit 231 outputs the switching signal 261.
Of the transfer gate 233.
It is supplied to the gate electrodes of a and 233b.

【０１３６】図８の例では、切換信号２６１がハイレベ
ルの場合、メモリ素子２３０ａの表示信号の更新が行わ
れ、液晶セル２７６を駆動する液晶駆動信号２７４は、
メモリ素子２３０ｂの内容により決定される。また、メ
モリ素子２３０ａ、２３０ｂは、いずれもトランジスタ
とコンデンサで構成されたＤＲＡＭ型であり、メモリ素
子の正確な動作のためには、ある一定周期でメモリ素子
２３０ａ、２３０ｂの内容を更新（リフレッシュ）する
必要がある。In the example of FIG. 8, when the switching signal 261 is at the high level, the display signal of the memory element 230a is updated and the liquid crystal drive signal 274 for driving the liquid crystal cell 276 is
It is determined by the content of the memory element 230b. Further, the memory elements 230a and 230b are both DRAM type composed of transistors and capacitors, and the contents of the memory elements 230a and 230b are updated (refreshed) at a certain fixed cycle for accurate operation of the memory element. There is a need to.

【０１３７】図９にメモリ回路２７３の第２の構成例を
示す。この構成例はスタティック型で構成されているた
めリフレッシュの必要がない。従って、一度メモリ回路
２７３に画像信号の書込みを行えば、その状態が次の画
像信号更新まで保持される。なお、図９の構成例におい
ても書込みや液晶セル駆動については、図８の例と同様
に行われ、切換信号２６１がハイレベルの場合、メモリ
素子２３０ａ’の画像信号の更新が行われ、液晶セル２
７６を駆動する液晶駆動信号２７４はメモリ素子２３０
ｂ’の内容により決定される。FIG. 9 shows a second configuration example of the memory circuit 273. This configuration example does not need refreshing because it is configured as a static type. Therefore, once the image signal is written in the memory circuit 273, the state is held until the next image signal update. Note that also in the configuration example of FIG. 9, writing and liquid crystal cell driving are performed in the same manner as in the example of FIG. 8, and when the switching signal 261 is at a high level, the image signal of the memory element 230a ′ is updated and the liquid crystal Cell 2
The liquid crystal drive signal 274 for driving the memory cell
It is determined by the content of b '.

【０１３８】メモリ回路２７３が図９の構成例のような
スタティック型であれば、メモリ回路２７３に書込まれ
た画像信号は、表示画像内容が変更されたときのみに行
うことができる。従って、ホストシステム側から表示装
置側に伝送される画像データも画像信号が更新されると
きのみに行えばよい。If the memory circuit 273 is of the static type as in the configuration example of FIG. 9, the image signal written in the memory circuit 273 can be performed only when the display image content is changed. Therefore, the image data transmitted from the host system side to the display device side may be performed only when the image signal is updated.

【０１３９】図１０に画像信号伝送の例を示すタイミン
グチャートを示す。通常の表示では、表示装置を駆動す
るための同期信号に、画像信号を同期させて信号伝送を
行う必要があり、画像信号の伝送は常に行われている
が、メモリ回路２７３がスタティック型の場合は、同期
信号に合わせて画像信号を伝送する時間は、ＣＰＵ側
（ホストシステム側）で画像信号更新が発生した後のみ
でよい。FIG. 10 shows a timing chart showing an example of image signal transmission. In a normal display, it is necessary to perform signal transmission by synchronizing an image signal with a synchronization signal for driving a display device, and the image signal is always transmitted. However, when the memory circuit 273 is of a static type. The time for transmitting the image signal in synchronization with the synchronization signal is only required after the image signal update occurs on the CPU side (host system side).

【０１４０】従って、通常の表示装置に画像信号を伝送
する場合に比べて画像信号伝送時間は短時間で済むた
め、画像信号の伝送電力が削減でき、また画像信号の伝
送時に発生する電磁ノイズも低減することができる。Therefore, the image signal transmission time is shorter than that in the case of transmitting the image signal to a normal display device, so that the transmission power of the image signal can be reduced and the electromagnetic noise generated during the transmission of the image signal is also reduced. It can be reduced.

【０１４１】図９に示すように、液晶表示装置に画像を
表示する動作は、同期信号に同期して行われる画像信号
のリフレッシュや極性反転などとして、常に行われてい
るが、実質的な画像信号の更新の実行は、ホストシステ
ム側で表示データを格納しているビデオメモリを更新す
る時間と回数に依存する。従って実質的に表示画像を更
新するための更新スピードはホストシステム側のビデオ
メモリ更新速度に依存している。As shown in FIG. 9, the operation of displaying an image on the liquid crystal display device is always performed as refreshing or reversing the polarity of the image signal which is performed in synchronization with the synchronizing signal. The execution of the signal update depends on the time and the number of times the video memory storing the display data is updated on the host system side. Therefore, the update speed for updating the display image substantially depends on the video memory update speed on the host system side.

【０１４２】ホストシステム側で有するビデオメモリ
が、液晶表示装置にある表示画素総数以上の容量を有す
る場合、ホストシステム側のビデオメモリ更新と同時
に、液晶パネルに内蔵されている画像信号メモリの中の
表示に使用していない画像信号メモリの内容を、表示で
きない、つまり表示画素総数以上に相当するビデオメモ
リのデータで更新することにより、見かけ上ホストシス
テム側のビデオメモリの更新速度以上の速度で画像信号
の切換が可能となる。When the video memory on the host system side has a capacity equal to or larger than the total number of display pixels in the liquid crystal display device, the video memory on the host system side is updated and at the same time, the image signal memory in the liquid crystal panel is stored. By updating the contents of the image signal memory not used for display with the data in the video memory that cannot be displayed, that is, more than the total number of display pixels, the image is apparently displayed at a speed faster than the update speed of the video memory on the host system side. It is possible to switch signals.

【０１４３】１例として図１１に、画像信号の高速切換
を行う場合の画像信号伝送のタイミングチャートを示
す。例えば、フォアグラウンドでホストシステムのユー
ザーがワードプロセッサーなどを実行して、バックグラ
ウンドで通信を行いながらデータベースの検索を行うよ
うなマルチタスク処理を行っているとする。ワードプロ
セッサでの文書作成の場合などは、ユーザーからのキー
入力オフ時にはバックグラウンドのタスクが実行され
る。As an example, FIG. 11 shows a timing chart of image signal transmission when high-speed switching of image signals is performed. For example, assume that a user of the host system executes a word processor or the like in the foreground to perform multitask processing such as searching a database while performing communication in the background. In the case of creating a document with a word processor, a background task is executed when the key input from the user is off.

【０１４４】バックグラウンドで前述のようなデータベ
ースの検索などを行った場合には、その実行結果を画面
に表示する必要がある。そのため、図１１に示すよう
に、バックグラウンド処理のプログラムが計算処理（デ
ータベースの検索マッチングやその結果の取り出しなど
の処理）を終了した結果が、液晶表示装置側で内蔵され
ている画像信号メモリの中の表示に使用していない画像
信号メモリへ、バックグラウンドの画像信号として伝送
される。When the above-mentioned database search or the like is performed in the background, it is necessary to display the execution result on the screen. Therefore, as shown in FIG. 11, the result of the background processing program completing the calculation processing (processing such as database search matching and retrieval of the result) is stored in the image signal memory of the liquid crystal display device. It is transmitted as a background image signal to the image signal memory not used for display.

【０１４５】つまり、ホストシステム側のバックグラウ
ンド処理では、液晶表示装置の画素内のメモリを仮想ス
クリーンとして、通常の液晶表示装置の画像信号更新と
同様な書込手段により、メモリ内容の更新が行われる。
途中でユーザーがシステムのアプリケーションをバック
グラウンドとフォアグラウンドで入れ替えを行った場合
には、図１１に示すように、ＣＰＵがバックグラウンド
表示データ更新に要する時間よりも短い時間で、場合に
よっては時間差を生じることなく、ユーザーのアプリケ
ーション切換要求で表示画像の高速切換が可能になる。That is, in the background processing on the host system side, the memory contents in the pixels of the liquid crystal display device are used as virtual screens and the memory contents are updated by the same writing means as the image signal update of a normal liquid crystal display device. Be seen.
When the user replaces the system application with the background and the foreground in the middle of the process, as shown in FIG. 11, a time difference occurs in a time shorter than the time required for the CPU to update the background display data, and in some cases, a time difference occurs. Without the need for a user's application switching request, the display image can be switched at high speed.

【０１４６】このように、液晶パネルの画素内部のメモ
リをバックグラウンド表示画像により更新を行う場合で
も、画像信号自体の伝送は同期信号に同期させて常時行
う必要はなく、図１１に示すように画像信号の更新が必
要なときだけ表示を行えば良い。従って、通常の表示装
置に画像信号を伝送する場合に比べて、画像信号伝送時
間は短時間で済む。このため、画像信号の伝送電力が削
減でき、また画像信号の伝送時に発生する電磁ノイズも
低減することができる。As described above, even when the memory inside the pixels of the liquid crystal panel is updated by the background display image, the transmission of the image signal itself does not need to be always performed in synchronization with the synchronization signal, and as shown in FIG. The display may be performed only when the image signal needs to be updated. Therefore, the image signal transmission time is shorter than that in the case of transmitting the image signal to a normal display device. Therefore, the transmission power of the image signal can be reduced, and the electromagnetic noise generated during the transmission of the image signal can also be reduced.

【０１４７】次に、本発明の応用例として、液晶シャッ
タ付き眼鏡を利用した立体画像（３Ｄ）表示に付いて説
明を行う。一画面を時分割で右目用画像と左目用画像を
表示し、その表示タイミングに合わせてユーザーが掛け
ている液晶シャッター付き眼鏡の液晶シャッターを切換
動作させることにより、３Ｄ画像表示ができる。Next, a stereoscopic image (3D) display using glasses with liquid crystal shutters will be described as an application example of the present invention. By displaying the image for the right eye and the image for the left eye on one screen in a time-sharing manner, the 3D image can be displayed by switching the liquid crystal shutter of the glasses with the liquid crystal shutter worn by the user in accordance with the display timing.

【０１４８】３Ｄ画像の表示の場合には、例えば図１２
に示すように、右目用画像または左目用画像のどちらか
一方を実スクリーン画像、他方を仮想スクリーン画像と
してホストシステム側で予め割付を決めておく。In the case of displaying a 3D image, for example, as shown in FIG.
As shown in FIG. 5, the host system side pre-allocates either the right-eye image or the left-eye image as the real screen image and the other as the virtual screen image.

【０１４９】ホストシステム側では、変更する必要の生
じた画像についてのみ書換を行えば良いので、従来の液
晶シャッター付き眼鏡のように右目用画像と左目用画像
の全画面を常時書換を行う必要が無く、液晶表示装置の
垂直同期信号タイミングにとらわれない画像信号の更新
が可能となる。On the host system side, since it is necessary to rewrite only the image that needs to be changed, it is necessary to constantly rewrite the entire screen of the image for the right eye and the image for the left eye like the conventional glasses with liquid crystal shutters. Therefore, the image signal can be updated regardless of the vertical synchronizing signal timing of the liquid crystal display device.

【０１５０】従来ならば、右目用画像と左目用画像の画
像信号の切換えは、ホストシステム側から送られてくる
垂直同期信号に同期した周期でなければ、画面の切換え
ができなかった。Conventionally, the screen signals cannot be switched unless the image signals for the right-eye image and the left-eye image are switched in a cycle in synchronization with the vertical synchronizing signal sent from the host system side.

【０１５１】通常は垂直同期信号は６０Ｈｚであるた
め、右目用画像または左目用画像は、それぞれ単独では
３０Ｈｚでしか表示できない。そのため、液晶表示装置
自体は６０Ｈｚで表示を行っているにも拘らず、３０Ｈ
ｚのフリッカが視認されてしまうという問題があった
が、液晶表示装置表示画像を切換えるメモリ切換制御信
号２６１を高速に切り換えることにより、フリッカの無
い３Ｄ画像の表示が可能になる。Since the vertical synchronizing signal is usually 60 Hz, each of the right-eye image and the left-eye image can be displayed only at 30 Hz. Therefore, even though the liquid crystal display device itself displays at 60 Hz,
Although there is a problem that the flicker of z is visually recognized, the flicker-free 3D image can be displayed by switching the memory switching control signal 261 for switching the display image of the liquid crystal display device at high speed.

【０１５２】なお、メモリの切換制御や一画面の画像信
号の更新は、ホストシステム側の制御に従って行われる
必要がある。つまり、図８あるいは図９のメモリ回路構
成例の場合は、右目用画像が表示されている場合は、左
目用画像の更新しかできないため、ホストシステム側か
ら供給される画像信号の更新は、液晶表示装置で表示が
行われている表示画像とは逆の画像信号である必要があ
る。Note that the switching control of the memory and the update of the image signal of one screen need to be performed under the control of the host system side. That is, in the case of the memory circuit configuration example of FIG. 8 or FIG. 9, when the image for the right eye is displayed, only the image for the left eye can be updated. Therefore, the image signal supplied from the host system side is updated by the liquid crystal display. It is necessary that the image signal is the opposite of the display image displayed on the display device.

【０１５３】この問題は、液晶表示装置の１画素内部の
メモリを、２組よりも多く持つことにより回避できる。
すなわち、１枚目と２枚目のメモリで切換表示する右目
用画像と左目用画像を保持しておき、この２枚に付いて
高速に切り換えて表示を行い、３枚目と４枚目のメモリ
について、次に表示を行う右目用と左目用画像の更新を
行えば、表示画像の切り換えスイッチの動作タイミング
に、画像信号の更新タイミングは制限を受けなくなる。This problem can be avoided by having more than two sets of memory inside one pixel of the liquid crystal display device.
That is, the images for the right eye and the images for the left eye to be switched and displayed in the first and second memories are held, and these two images are switched at high speed for display, and the third and fourth images are displayed. If the right-eye image and the left-eye image to be displayed next are updated in the memory, the operation timing of the display image changeover switch does not limit the update timing of the image signal.

【０１５４】このようにしてメモリ切換制御信号２６１
を高速にするに従い、観察される画像は滑らかになり、
常時右目用画像と左目用画像の表示を行っている場合と
同等な表示が可能となる。In this way, the memory switching control signal 261
As you speed up, the observed image becomes smoother,
It is possible to perform the same display as when the right-eye image and the left-eye image are always displayed.

【０１５５】つまり、この様に高速にメモリを切り換え
て表示を切り換えることにより、等価的に液晶パネルの
画素数が、右目用画像と左目用画像の両方に対応した画
素数（２倍）まで増加したように観察され、表示品位が
向上する。従って、右目用画像と左目用画像を、表示装
置の同期信号に左右されず高速に切換えることにより、
フリッカーのない高品質な３Ｄ画像が表示可能になる。In other words, by switching the memories at high speed in this way to switch the display, the number of pixels of the liquid crystal panel is equivalently increased to the number of pixels (double) corresponding to both the right-eye image and the left-eye image. And the display quality is improved. Therefore, by switching the image for the right eye and the image for the left eye at high speed without being influenced by the sync signal of the display device,
A high quality 3D image without flicker can be displayed.

【０１５６】以上のように本実施例によれば、表示素子
に画像信号を供給しているメモリ以外のメモリの画像信
号保持内容が、表示装置に画像信号を供給しているホス
トシステム側でバックグラウンド実行されている実行結
果により更新される。これにより、ホストシステム側で
アプリケーションの切替えが行われたときには、表示画
像とメモリ内画像信号を高速に切替えることができ、画
面更新時間を短縮することが可能となる。As described above, according to the present embodiment, the content of the image signal held in the memory other than the memory supplying the image signal to the display element is backed up on the host system side supplying the image signal to the display device. It is updated according to the execution result that is being executed in the ground. As a result, when the application is switched on the host system side, the display image and the in-memory image signal can be switched at high speed, and the screen update time can be shortened.

【０１５７】また、行列状に配置された表示素子の素子
総数よりも、大容量の画像信号をメモリに保持し、その
メモリの画像信号と現画像信号とを高速に切替えて表示
素子を駆動することにより、等価的に表示素子総数より
も多い表示画素数の表示画像を表示することが可能とな
り、高精細でかつ低消費電力の表示装置が実現できる。Further, an image signal having a larger capacity than the total number of display elements arranged in a matrix is held in the memory, and the image signal of the memory and the current image signal are switched at high speed to drive the display element. As a result, it is possible to equivalently display a display image having more display pixels than the total number of display elements, and it is possible to realize a display device with high definition and low power consumption.

【０１５８】（第３の実施形態）図１３は、本発明の第
３の実施形態に係わる液晶表示装置の要部の構成を示
す。本実施形態の液晶表示装置は、図に示すように、液
晶表示パネル３１０、信号線駆動回路３１１、アドレス
線駆動回路３１２、アドレス線カウンタ回路３２４、ア
ドレス線選択信号発生回路３２５、制御線駆動回路３２
６、制御線カウンタ回路３２７、制御線選択信号発生回
路３２８を具備する。(Third Embodiment) FIG. 13 shows the structure of the main part of a liquid crystal display device according to the third embodiment of the present invention. As shown in the figure, the liquid crystal display device of this embodiment includes a liquid crystal display panel 310, a signal line drive circuit 311, an address line drive circuit 312, an address line counter circuit 324, an address line selection signal generation circuit 325, and a control line drive circuit. 32
6, a control line counter circuit 327, and a control line selection signal generation circuit 328.

【０１５９】信号線駆動回路３１１に画像信号Ｓ1 が入
力され、それに同期してアドレス線カウンタ回路３２４
の信号Ｃ1 に合わせて、アドレス線（不図示）が順次選
択されていく。任意のアドレス線の選択／非選択は、ア
ドレス線選択信号発生回路３２５より出力されたアドレ
ス線選択信号Ｓ2 によって決定される。同様にして、制
御線カウンタ回路３２７の信号Ｃ2 に合わせて、制御線
（不図示）が順次選択される。任意の制御線の選択／非
選択は、制御線選択信号発生回路３２８より出力された
制御線選択信号Ｓ3 によって決定される。The image signal S1 is input to the signal line drive circuit 311, and in synchronization with it, the address line counter circuit 324.
Address lines (not shown) are sequentially selected in accordance with the signal C1. Selection / non-selection of an arbitrary address line is determined by the address line selection signal S2 output from the address line selection signal generation circuit 325. Similarly, control lines (not shown) are sequentially selected in accordance with the signal C2 of the control line counter circuit 327. The selection / non-selection of an arbitrary control line is determined by the control line selection signal S3 output from the control line selection signal generation circuit 328.

【０１６０】図１４は、本実施形態の液晶表示パネルの
概略のセル構成を示している。基本的なセル構成は、液
晶容量ＣLCと、補助容量Ｃs とからなる液晶セルＣＥＬ
と、メモリ回路３２１と、スイッチＳＷ1 、ＳＷ2 とか
ら成っている。FIG. 14 shows a schematic cell structure of the liquid crystal display panel of this embodiment. The basic cell structure is a liquid crystal cell CEL consisting of a liquid crystal capacitance CLC and an auxiliary capacitance Cs.
And a memory circuit 321 and switches SW1 and SW2.

【０１６１】ＦＥＴより成るスイッチＳＷ1 のゲート電
極はアドレス線３０２に、ソース電極は信号線３０１に
夫々接続しており、スイッチＳＷ1 のドレイン電極とス
イッチＳＷ2 のソース電極との間にメモリ回路３２１が
接続され、スイッチＳＷ2 のゲート電極が制御線３０６
に接続されている。The gate electrode of the switch SW1 composed of an FET is connected to the address line 302 and the source electrode thereof is connected to the signal line 301, respectively, and the memory circuit 321 is connected between the drain electrode of the switch SW1 and the source electrode of the switch SW2. The gate electrode of the switch SW2 is controlled by the control line 306.
It is connected to the.

【０１６２】これにより、アドレス線駆動回路３１２よ
り各アドレス線３０２にＯＮ電圧が印加され、引き続き
制御線駆動回路３１６より制御線３０６にＯＮ電圧が印
加され、スイッチＳＷ2 がＯＮとなった画素ＣＥＬへ
は、メモリ回路３２１より画素信号が印加される。As a result, the ON voltage is applied from the address line drive circuit 312 to each address line 302, the ON voltage is applied from the control line drive circuit 316 to the control line 306, and the switch SW2 is turned ON to the pixel CEL. A pixel signal is applied from the memory circuit 321.

【０１６３】従来、行列状に配列された画素に画像信号
を書き込む場合、行方向に配列された複数のアドレス線
を上から順に走査していき走査されたアドレス線に接続
されている横１列の全スイッチがオンとなり、信号線か
らの信号が画素に書き込まれていた。Conventionally, when an image signal is written in pixels arranged in rows and columns, a plurality of address lines arranged in the row direction are sequentially scanned from the top, and one horizontal row connected to the scanned address lines. All switches were turned on, and the signal from the signal line was written in the pixel.

【０１６４】この場合、同一のアドレス線に接続されて
いる同一行のスイッチはすべてオンとなり、同一行に配
設された全ての画素に所望の信号を与えなければならな
い。つまり、前フィールドと次フィールドにおいて同じ
画像を表示する場合においても、同一の画像信号を供給
しなければならなかった。In this case, all the switches in the same row connected to the same address line are turned on, and a desired signal must be given to all the pixels arranged in the same row. That is, the same image signal must be supplied even when the same image is displayed in the previous field and the next field.

【０１６５】本実施形態の構成であれば、制御線３０６
および制御線駆動回路３１６を設けて、画像情報が変わ
らない画素へのコンピュータ側からの画像信号の送信を
無くすことができるので、液晶セルおよび周辺回路の消
費電力を大幅に低減することができる。信号線を駆動す
るための電力は、液晶セルの表示電力に比べて格段に大
きいので、信号線の不必要な駆動を抑制できることの効
果は大きい。With the configuration of this embodiment, the control line 306
Further, since the control line driver circuit 316 is provided and the transmission of the image signal from the computer side to the pixel whose image information is not changed can be eliminated, the power consumption of the liquid crystal cell and the peripheral circuit can be significantly reduced. Since the electric power for driving the signal line is significantly larger than the display electric power of the liquid crystal cell, the effect of suppressing unnecessary driving of the signal line is great.

【０１６６】図１５は、本実施形態の液晶表示パネルの
セル構成の変形例として、メモリ回路毎に選択的に書き
込みを行える液晶パネルのセル構成を示す。本実施形態
では、列アドレス線３３５、列アドレス線駆動回路３１
７、スイッチＳＷ1 とメモリ回路３３１の間に挿入され
列アドレス線３３５でその導通が制御されるスイッチＳ
Ｗ3 をさらに具備するところに特徴がある。FIG. 15 shows a cell configuration of a liquid crystal panel in which writing can be selectively performed for each memory circuit as a modification of the cell configuration of the liquid crystal display panel of the present embodiment. In the present embodiment, the column address line 335 and the column address line drive circuit 31
7. Switch S inserted between switch SW1 and memory circuit 331 and whose conduction is controlled by column address line 335
The feature is that it further comprises W3.

【０１６７】メモリ回路３３１への書き込みは、行アド
レス線３３２および列アドレス線３３５に共にＯＮ電圧
が印加された交点の画素のメモリ素子について行われ
る。これにより行方向に配列したメモリ素子内において
も、選択的に書き込み動作をさせることができる。ま
た、連続した複数の行アドレス線３３２および連続した
複数の列アドレス線を駆動することにより、複数個のメ
モリ回路にブロック単位で選択的に書込むこともでき
る。Writing to the memory circuit 331 is performed on the memory element of the pixel at the intersection where the ON voltage is applied to both the row address line 332 and the column address line 335. As a result, the write operation can be selectively performed even in the memory elements arranged in the row direction. Further, by driving a plurality of continuous row address lines 332 and a plurality of continuous column address lines, it is possible to selectively write in a plurality of memory circuits in block units.

【０１６８】図１６に、表示素子毎に選択的に書き込み
を行える液晶パネルのセル構成を示す。本例では、スイ
ッチＳＷ3 がメモリ回路３４１とスイッチＳＷ2 の間に
挿入されている。表示素子ＣＥＬへの書込みは、ともに
ＯＮ電圧が印加された行制御線３４４および列制御線３
４５の交点の表示素子に対して行われる。これにより行
方向に配列された複数の表示素子についても、選択的に
書込み動作をさせることができる。また、ブロック単位
で制御することで複数個の表示素子に選択的に書込むこ
ともできる。FIG. 16 shows a cell structure of a liquid crystal panel in which writing can be selectively performed for each display element. In this example, the switch SW3 is inserted between the memory circuit 341 and the switch SW2. Writing to the display element CEL is performed by both the row control line 344 and the column control line 3 to which the ON voltage is applied.
This is performed for the display element at the intersection of 45. As a result, the writing operation can be selectively performed even with respect to the plurality of display elements arranged in the row direction. Further, it is possible to selectively write in a plurality of display elements by controlling in block units.

【０１６９】上記図１５と図１６の実施形態において、
スイッチＳＷ1 、ＳＷ2 、ＳＷ3 を適宜動作させること
により、表示素子への直接書込み、メモリ回路のみへの
書込み、書き込み無しなどの選択を任意に行うことがで
きる。In the embodiments of FIGS. 15 and 16 described above,
By appropriately operating the switches SW1, SW2, and SW3, it is possible to arbitrarily select direct writing to the display element, writing only to the memory circuit, and no writing.

【０１７０】（第４の実施形態）第４の実施形態は、第
３の実施形態を応用して、表示色Ａ、Ｂを切り換えるこ
とにより中間調を表示するＦＲＣ（Frame Rate Contro
l）に関するものであり、図１７に概略のセル構成を示
す。第３の実施形態と同一箇所には同一番号を付して重
複する説明を省略する。(Fourth Embodiment) The fourth embodiment is an application of the third embodiment, in which FRC (Frame Rate Control) is used to display halftone by switching display colors A and B.
l), and FIG. 17 shows a schematic cell configuration. The same parts as those in the third embodiment are designated by the same reference numerals, and overlapping description will be omitted.

【０１７１】メモリ回路３５１内には、少なくとも２つ
以上の表示色を記録できる複数のメモリ素子を持ち、複
合同期信号３５５（以下ＥＮＡＢと呼ぶ）を変えること
によって、各メモリ素子には信号線３５３より表示色
Ａ、もしくは表示色Ｂが印加される。The memory circuit 351 has a plurality of memory elements capable of recording at least two or more display colors, and by changing a composite synchronizing signal 355 (hereinafter referred to as ENAB), a signal line 353 is provided to each memory element. The display color A or the display color B is applied.

【０１７２】メモリ回路からの出力はクロック信号３５
６の周波数に合わせて行われるが、書込み動作は制御線
３５４によってコントロールされる。よってメモリ素子
のクロックＣＬＫを変えることで、ＦＲＣの切り換え周
波数も変えられるため、例えば切り換え周波数を１２０
Ｈｚとすると、切り換えによるフリッカは６０Ｈｚとな
るため、フリッカが視認されない領域とすることができ
る。The output from the memory circuit is the clock signal 35.
The write operation is controlled by the control line 354, although it is performed according to the frequency of 6. Therefore, the switching frequency of the FRC can be changed by changing the clock CLK of the memory element.
When the frequency is set to Hz, the flicker due to switching is 60 Hz, so that the area where the flicker is not visually recognized can be set.

【０１７３】また、画像情報は同じだが極性の異なる信
号を表示色ＡおよびＢとすることでクロックに同期した
極性反転を行わせることもできる。Also, by setting the signals having the same image information but different polarities as the display colors A and B, it is possible to perform polarity inversion in synchronization with the clock.

【０１７４】（第５の実施形態）第５の実施形態は、第
４の実施形態の変形例であり、表示色Ａ、Ｂを空間的に
変調することにより中間調を表示するディザや誤差拡散
法等において、隣接するメモリ素子間で表示色の送受信
を行う場合に関するもので、図１８に概略のセル構成を
示す。(Fifth Embodiment) The fifth embodiment is a modification of the fourth embodiment, in which the display colors A and B are spatially modulated to display a halftone and dither or error diffusion. 18 shows a case where a display color is transmitted and received between adjacent memory elements in the method, etc., and FIG. 18 shows a schematic cell configuration.

【０１７５】隣接する画素ＣＥＬ1 、ＣＥＬ2 に付属す
るメモリ回路３６１、３６７において、ＥＮＡＢによっ
て画素への書き込み表示色が選択される。また、ＣＬＫ
より発せられるクロック信号に同期して、メモリ回路３
６１から３６７への画像情報のシフト、もしくはメモリ
回路３６７から３６１への画像情報のシフトが行われ
る。In the memory circuits 361 and 367 attached to the adjacent pixels CEL1 and CEL2, the writing display color to the pixel is selected by ENAB. Also, CLK
The memory circuit 3 is synchronized with the clock signal generated by the memory circuit 3.
The image information is shifted from 61 to 367 or the image information is shifted from the memory circuits 367 to 361.

【０１７６】これにより、例えば隣接画素間で空間変調
によって中間調をつくるディザー方式において、市松模
様を表示した場合に、従来では図１９（ｂ）のように一
方の表示色Ａのみが表示されることになる。しかし、本
実施例では表示色Ｂを隣接画素から受け取ることができ
るため、表示色Ａ、Ｂとも表示することができる（図１
９（ａ））。但しこの場合、変調は時間軸方向で行われ
る。As a result, when a checkerboard pattern is displayed in the dither system in which a halftone is created by spatial modulation between adjacent pixels, conventionally, only one display color A is displayed as shown in FIG. 19B. It will be. However, in this embodiment, since the display color B can be received from the adjacent pixel, both the display colors A and B can be displayed (FIG. 1).
9 (a)). However, in this case, the modulation is performed in the time axis direction.

【０１７７】また、第４および第５の実施形態を組み合
わせることにより、画質をさらに改善することができ
る。Further, the image quality can be further improved by combining the fourth and fifth embodiments.

【０１７８】（第６の実施形態）第６の実施形態は、シ
フトレジスタ機能をもつメモリ回路と、画素電極へ画像
信号を入力できる別の手段を画素毎に持つ構成に関する
ものであり、図２０は本実施例に係わるセル構成図であ
る。(Sixth Embodiment) The sixth embodiment relates to a configuration having a memory circuit having a shift register function and another means for inputting an image signal to a pixel electrode for each pixel, and FIG. FIG. 3 is a cell configuration diagram according to the present embodiment.

【０１７９】シフトレジスタ機能を持つメモリ回路３８
１は、クロック信号線３８８のクロックに同期して、デ
ータ転送線３８９によって隣接画素間でデータの送受信
を行う。この場合セレクト信号線３９０のセレクト信号
よって、左右もしくは上下でのデータの転送を選択す
る。Memory circuit 38 having shift register function
1 transmits / receives data between adjacent pixels by the data transfer line 389 in synchronization with the clock of the clock signal line 388. In this case, the left / right or up / down data transfer is selected by the select signal on the select signal line 390.

【０１８０】メモリ回路３８１への記録動作は、信号線
駆動回路３１１から信号線３８３を通して画像信号を受
け、アドレス線３８２にＯＮ電圧が印加されるとメモリ
回路３８１への記録が行われる。画素電極への書き込み
は、行制御線３８７および第１の列制御線３８５にＯＮ
電圧が印加された場合は、メモリ回路３８１からの画像
情報が書き込まれるが、行制御線３８７及び第２の列制
御線３８６にＯＮ電圧が印加された場合は、信号線３８
４からの画像信号が直接書き込まれる。The recording operation to the memory circuit 381 receives the image signal from the signal line driving circuit 311 through the signal line 383, and when the ON voltage is applied to the address line 382, the recording operation to the memory circuit 381 is performed. Writing to the pixel electrode is turned on for the row control line 387 and the first column control line 385.
When the voltage is applied, the image information from the memory circuit 381 is written, but when the ON voltage is applied to the row control line 387 and the second column control line 386, the signal line 38 is applied.
The image signal from 4 is directly written.

【０１８１】換言すれば、本実施例の表示装置は１画素
に対して２つの画像入力手段を持つ。これにより背景画
像をメモリ回路に記録し、動体は第２の入力手段を用い
て直接画素へ書き込むようにすることができる。In other words, the display device of this embodiment has two image input means for each pixel. Thereby, the background image can be recorded in the memory circuit, and the moving object can be directly written in the pixel by using the second input means.

【０１８２】また、静止画内に動画のウィンドウを表示
した場合において、静止画の画像情報はメモリ回路内に
記録し、動画は第２の入力手段を用いて直接表示素子に
書き込むことができる。このようにすれば、静止画は駆
動周波数を下げて表示し、動画は高い周波数で表示する
ことができるので、消費電力を下げられるばかりでな
く、画質をより改善することができる。Further, when a moving image window is displayed in a still image, the image information of the still image can be recorded in the memory circuit, and the moving image can be directly written in the display element using the second input means. In this way, the still image can be displayed with the driving frequency lowered and the moving image can be displayed with the high frequency, so that not only the power consumption can be reduced, but also the image quality can be further improved.

【０１８３】また、メモリ回路内に記録した画像に関し
ては、クロック信号とセレクト信号によって容易にスク
ロールすることができる。The image recorded in the memory circuit can be easily scrolled by the clock signal and the select signal.

【０１８４】（第７の実施形態）第３ないし第６の実施
形態において、メモリ回路内にいくつかのレジスタ部を
設ければ、ウィンドウ画像、初期画面、コンピュータの
立ち下げ時の画面を記録することができる。(Seventh Embodiment) In the third to sixth embodiments, if some register units are provided in the memory circuit, a window image, an initial screen, and a screen at the time of computer shutdown are recorded. be able to.

【０１８５】第７の実施形態はこのような例で、この方
式を用いれば、スクリーンセーブ効果を持つ表示画像を
記録することによって、長時間にわたり書き込みを行わ
ない場合、メモリ回路内の画像情報を画素電極に書き込
むことで、スクリーンの焼き付きを防ぐこともできる。
この場合、コンピュータからの画像信号は送らずに、図
１７に示したＥＮＡＢ信号によって制御できるため、消
費電力を低減することができる。The seventh embodiment is such an example. By using this method, by recording a display image having a screen save effect, the image information in the memory circuit can be displayed when writing is not performed for a long time. Writing on the pixel electrodes can prevent screen burn-in.
In this case, since the image signal from the computer can be controlled by the ENAB signal shown in FIG. 17, the power consumption can be reduced.

【０１８６】以上本発明の第３乃至第７に実施形態によ
れば、一旦メモリ回路内に記録した画像情報を用いて表
示素子への書き込み信号を決めるため、前フィールドと
次フィールドの間で画像情報が変わらない場合、ホスト
システム（コンピュータ）と液晶表示装置周辺回路間で
のデータの送信が無くなり、消費電力を低減することが
できる。また、メモリ回路に画像情報が保存されてお
り、表示素子への書込み回数を減らすことなく消費電力
の低減が行われる。As described above, according to the third to seventh embodiments of the present invention, since the write signal to the display element is determined by using the image information once recorded in the memory circuit, the image between the previous field and the next field is imaged. When the information does not change, data transmission between the host system (computer) and the liquid crystal display device peripheral circuit is eliminated, and power consumption can be reduced. Further, since the image information is stored in the memory circuit, the power consumption can be reduced without reducing the number of times of writing to the display element.

【０１８７】また、ＦＲＣまたはディザなど複数の表示
色によって中間調を表示する駆動方法において、ある一
定のパターンで駆動した場合に画像によってフリッカま
たは誤表示が生じる場合に、表示色を１画素内で切り換
えて表示することができるため、画質劣化を生じさせる
ことなく画質を改善できる。In the driving method for displaying halftones by a plurality of display colors such as FRC or dither, when the image is flickered or erroneously displayed when driven in a certain pattern, the display color is set within one pixel. Since the images can be switched and displayed, the image quality can be improved without causing the image quality deterioration.

【０１８８】また、スクロールする画像をメモリ素子内
に記録し、動体については直接表示素子への書き込みが
できるため、スクロールする画像に対するコンピュータ
から表示装置周辺回路への信号送信を大幅に低減でき、
消費電力を低減できるばかりでなく、動体については最
適の駆動周波数で書換えが行われるため、よりリアルな
表示を行うことができる。Further, since the scrolling image can be recorded in the memory element and the moving object can be directly written to the display element, the signal transmission from the computer to the display device peripheral circuit for the scrolling image can be greatly reduced,
Not only can the power consumption be reduced, but since the moving object is rewritten at the optimum drive frequency, more realistic display can be performed.

【０１８９】また、色々な画像情報をメモリ素子内に記
録しておくことができるため、高速な画面の書換えが行
える。これは画像情報をホストシステム内のメモリから
呼び出し、表示装置周辺回路に送信する動作に伴う時間
差が、ウィンドウの切り換えなどで発生する場合に、一
旦表示画面の切り換えを行ってから画像情報をアクセス
するという構成を取れるため、ユーザーの使いやすさを
より改善する。Since various image information can be recorded in the memory element, the screen can be rewritten at high speed. This is to access the image information after switching the display screen once when the time difference due to the operation of calling the image information from the memory in the host system and transmitting it to the display device peripheral circuit occurs due to the switching of windows. Since the configuration can be taken, the usability of the user is further improved.

【０１９０】（第８の実施形態）これまでの実施例で
は、画像は１フレーム前の画像か背景画像等のように、
全く同じ画像が存在する時のみ消費電力を低減できる
が、第８の実施形態では、複数のメモリに保持された画
像の内最も相関の強い画像を選択するだけでなく、その
画像との違い、すなわち差分を伝送する方法について説
明する。画像が全く同じでなくとも差分のみ伝送すれば
よいので、駆動する電圧を大幅に低減でき、消費電力も
低減できる。(Eighth Embodiment) In the above-described embodiments, the image is one frame before, the background image, or the like.
Although the power consumption can be reduced only when exactly the same image exists, in the eighth embodiment, not only the image with the strongest correlation among the images held in the plurality of memories is selected, but also the difference from the image, That is, a method of transmitting the difference will be described. Even if the images are not exactly the same, only the difference needs to be transmitted, so that the driving voltage can be greatly reduced and the power consumption can be reduced.

【０１９１】図２１は、本発明の第８の実施形態に係わ
る液晶表示装置の概略の構成を示した図である。液晶表
示パネル４１０には、複数の画素が行列状に配列され、
列方向に画像信号を供給する信号線駆動回路４１１、行
単位にアドレス線を走査するアドレス線駆動回路４１
２、画素内のメモリ回路を選択するメモリ選択信号を供
給する選択信号駆動回路４１８が具備されている。FIG. 21 is a diagram showing a schematic configuration of a liquid crystal display device according to the eighth embodiment of the present invention. A plurality of pixels are arranged in a matrix on the liquid crystal display panel 410,
A signal line driver circuit 411 that supplies an image signal in the column direction, and an address line driver circuit 41 that scans the address lines row by row.
2. A selection signal driving circuit 418 for supplying a memory selection signal for selecting a memory circuit in a pixel is provided.

【０１９２】液晶パネル４１０の中には、簡略化のため
に、１画素分のみが描かれている。各画素には、２つの
メモリ回路ＰＭ1 、ＰＭ2 と、第１および第２のメモリ
選択回路４２１、４２２、加算器４２５、信号線と加算
器４２５の間に挿入されたスイッチ４２６、選択信号駆
動回路４１８と第２のメモリ選択回路４２２の間に挿入
されたスイッチ４２７が含まれる。Only one pixel is drawn in the liquid crystal panel 410 for simplification. Each pixel has two memory circuits PM1 and PM2, first and second memory selection circuits 421 and 422, an adder 425, a switch 426 inserted between the signal line and the adder 425, and a selection signal drive circuit. A switch 427 inserted between 418 and the second memory selection circuit 422 is included.

【０１９３】液晶パネルの外部回路として、２つのメモ
リ回路ＦＭ1 、ＦＭ2 、第３および第４のメモリ選択回
路４０１、４０２、減算器４０５が設けられている。As the external circuit of the liquid crystal panel, two memory circuits FM1 and FM2, third and fourth memory selection circuits 401 and 402, and a subtractor 405 are provided.

【０１９４】まず始めに、画像を伝送する側の外部回路
で、複数の画像の内、最も相関の強い画像が選択され
る。この場合、２つの画像を考え、メモリ回路ＦＭ1 と
ＦＭ2にそれぞれが記憶されており、メモリ回路ＦＭ2
には例えば背景がメモリされているとする。２つの画像
から選択された画像と、入力された画像との違い（差
分）が減算器４０５により作成され、どの信号を選択し
たかが分かるような選択信号と差分信号が信号線駆動回
路４１１に伝送される。First, the image having the strongest correlation is selected from the plurality of images by the external circuit on the image transmitting side. In this case, considering two images, they are respectively stored in the memory circuits FM1 and FM2, and the memory circuit FM2
For example, it is assumed that the background is stored in memory. The difference (difference) between the image selected from the two images and the input image is created by the subtractor 405, and the selection signal and the difference signal for identifying which signal is selected are sent to the signal line drive circuit 411. Is transmitted.

【０１９５】受け側の液晶パネル４１０では、各画素の
メモリ回路ＰＭ1 ，ＰＭ2 の対応する１つに記憶された
画像信号と伝送された差分信号とを加算器４２５で加算
して、画像信号を再生する。メモリ回路ＰＭ1 、ＰＭ2
の選択は、第４のメモリ選択回路４０２より送られた選
択信号を受けた選択信号駆動回路４１８により、第２の
メモリ選択回路４２２が駆動されることにより行われ
る。この場合、再生された信号が背景である場合には、
背景メモリのデータが更新される。In the liquid crystal panel 410 on the receiving side, the image signal stored in the corresponding one of the memory circuits PM1 and PM2 of each pixel and the transmitted difference signal are added by the adder 425 to reproduce the image signal. To do. Memory circuits PM1 and PM2
The selection is performed by driving the second memory selection circuit 422 by the selection signal drive circuit 418 which receives the selection signal sent from the fourth memory selection circuit 402. In this case, if the reproduced signal is the background, then
The data in the background memory is updated.

【０１９６】このような外部回路で複数の画像の１つを
選択してその差分を伝送する方式は、現在伝送方式とし
て標準化された画像圧縮方式ＭＰＥＧ２等では既に行わ
れており、この画像圧縮方式と外部回路を共通にするこ
とも可能である。The method of selecting one of a plurality of images by the external circuit and transmitting the difference is already used in the image compression method MPEG2 or the like which has been standardized as the current transmission method. It is also possible to share the external circuit with the external circuit.

【０１９７】従来は、このような圧縮方式を用いた画像
を再生する場合は、再生された信号を液晶パネルに加え
ているため、折角伝送信号として圧縮された信号がきて
も、表示する段階では通常の画像信号になってしまうた
めに無駄な情報量が増え、その分消費電力が増加してい
た。しかしながら本発明によれば、差分信号として圧縮
された信号が、画素に行き着くまで伝送されるので、無
駄な情報量の増加を防ぐことができる。Conventionally, when reproducing an image using such a compression method, since the reproduced signal is applied to the liquid crystal panel, even if the compressed signal is received as a corner transmission signal, it is not displayed yet. Since it becomes a normal image signal, the amount of useless information increases, and the power consumption increases accordingly. However, according to the present invention, since the signal compressed as the differential signal is transmitted until it reaches the pixel, it is possible to prevent an unnecessary increase in the amount of information.

【０１９８】この実施例では、背景画像あるいは１フレ
ーム前の画像と、現画像とを比較して、相関のある方と
の差分を作成したが、１フレーム前の画像でも同じ位置
の画像だけでなく、別の位置の画像と動きベクトルを伝
送するＭＰＥＧ方式と同様なプロセスで画像圧縮をし
て、それを画素内で再生する図２２の方法でも実施する
ことができる。図２２において、４０８は液晶パネル外
部に設けられた画像圧縮エンコーダであり、４３１は液
晶パネル４１０内の各画素に設けられたデコーダであ
る。In this embodiment, the background image or the image one frame before is compared with the current image to create the difference with the one having the correlation, but the image one frame before is only the image at the same position. Alternatively, the method of FIG. 22 in which image compression is performed by a process similar to the MPEG method of transmitting an image and a motion vector at another position and the image is reproduced in a pixel can be implemented. In FIG. 22, 408 is an image compression encoder provided outside the liquid crystal panel, and 431 is a decoder provided in each pixel in the liquid crystal panel 410.

【０１９９】（第９の実施形態）各画素に複数のメモリ
を有する本発明の表示装置の構成は、ペン入力表示装置
に応用することができる。従来のペン入力表示装置の場
合、時間分解能が最低でも１秒当たり６０ポイント必要
なため、ペン入力情報を約１７ｍｓｅｃ毎にＣＰＵに転
送する必要があった。このため、ＣＰＵが転送動作時間
の数％をペン入力に使用するとともに、ペン座標をＣＰ
Ｕに転送するための駆動回路も１７ｍｓｅｃ毎に動作し
なくてはならず低消費電力化の妨げとなっていた。（SI
D87 DIGESTAn Electronic Podium for the Classroom,
and SID94 DIJEST Electric Ink-ing System Performan
ce 参照）第９の実施形態は、ＣＰＵの負担を軽減さ
せ、ペン入力装置の低消費電力化を図った表示装置の例
である。(Ninth Embodiment) The structure of the display device of the present invention having a plurality of memories in each pixel can be applied to a pen input display device. In the case of the conventional pen input display device, since the time resolution is at least 60 points per second, it is necessary to transfer the pen input information to the CPU about every 17 msec. Therefore, the CPU uses several% of the transfer operation time for pen input, and the pen coordinates are
The drive circuit for transferring to U must also operate every 17 msec, which is an obstacle to lowering power consumption. (SI
D87 DIGESTAn Electronic Podium for the Classroom,
and SID94 DIJEST Electric Ink-ing System Performan
9) The ninth embodiment is an example of a display device in which the load on the CPU is reduced and the power consumption of the pen input device is reduced.

【０２００】図２３は本発明の第９の実施形態に係わる
ペン入力表示装置の構成図である。５１０は画素内部に
光センサーおよび複数のメモリ回路を有し、ペン入力機
能を備えた液晶表示パネル、５１１は表示パネル５１０
に信号電圧を印加する信号線駆動回路、５１２は表示パ
ネル５１０に配置されたスイッチング素子（図示せず）
をオンオフするアドレス線駆動回路、５０４は座標デー
タを表示パネル５１０より取り出す水平走査回路、５０
５は表示パネル５１０に配置されたスイッチング素子
（図示せず）をオンオフする垂直走査回路、５０６は信
号線駆動回路５１１およびアドレス線駆動回路５１２を
制御する第１の制御回路、５０７は水平走査回路５０４
および垂直走査回路５０５を制御する第２の制御回路、
５０８は第１の制御回路５０６に表示情報を転送するＣ
ＰＵで、第２の制御回路５０７からは座標情報を受け取
っている。FIG. 23 is a block diagram of a pen input display device according to the ninth embodiment of the present invention. Reference numeral 510 denotes a liquid crystal display panel having an optical sensor and a plurality of memory circuits inside the pixel and having a pen input function, and 511 a display panel 510.
A signal line driver circuit for applying a signal voltage to the display device 512 is a switching element (not shown) arranged on the display panel 510.
An address line drive circuit for turning on and off, a horizontal scanning circuit 504 for taking out coordinate data from the display panel 510,
5 is a vertical scanning circuit for turning on / off a switching element (not shown) arranged on the display panel 510, 506 is a first control circuit for controlling the signal line driving circuit 511 and address line driving circuit 512, and 507 is a horizontal scanning circuit. 504
And a second control circuit for controlling the vertical scanning circuit 505,
508 is a C for transferring display information to the first control circuit 506.
The PU receives coordinate information from the second control circuit 507.

【０２０１】図２３における基本的動作を説明すると以
下の通りである。表示パネル５１０にライトペン（図示
せず）などにより座標が指定され、表示パネル５１０が
備えたメモリ回路にその座標の位置データが保持され
る。垂直走査回路５０５により垂直走査線（図示せず）
が順次選択され、水平走査回路５０４によりメモリ回路
に保持された座標データが取り出される。The basic operation of FIG. 23 will be described below. Coordinates are designated on the display panel 510 with a light pen (not shown) or the like, and position data of the coordinates is held in a memory circuit provided in the display panel 510. Vertical scanning line (not shown) by the vertical scanning circuit 505
Are sequentially selected, and the horizontal scanning circuit 504 takes out the coordinate data held in the memory circuit.

【０２０２】取り出された座標データは第２の制御回路
５０７に送られ、転送用の信号にフォーマットされＣＰ
Ｕ５０８に転送される。ＣＰＵ５０８では座標データお
よびその他の信号を処理して表示パネル５１０の画像情
報を作成し、第１の制御回路５０６へ転送する。The extracted coordinate data is sent to the second control circuit 507 and is formatted into a signal for transfer, which is CP.
Transferred to U508. The CPU 508 processes the coordinate data and other signals to create image information of the display panel 510, and transfers it to the first control circuit 506.

【０２０３】第１の制御回路５０６では画像情報を受け
取り、その画像情報に基づき表示パネル５１０を駆動す
るべき信号（信号線データ、アドレス線データ）を作成
し、信号線駆動回路５１１およびアドレス線駆動回路５
１２へ信号を送る。表示パネル５１０では各画素が複数
のメモリ回路を持っており（図示せず）、各画素に対応
した画像信号がこれらのメモリ回路に保持される。The first control circuit 506 receives the image information, creates a signal (signal line data, address line data) for driving the display panel 510 based on the image information, and drives the signal line drive circuit 511 and the address line drive. Circuit 5
Send a signal to 12. In the display panel 510, each pixel has a plurality of memory circuits (not shown), and the image signal corresponding to each pixel is held in these memory circuits.

【０２０４】図２４（ａ）と（ｂ）に、表示パネル５１
０が複数メモリ回路を持たない場合（従来技術）におけ
る動作タイミングと、表示パネル５１０が複数のメモリ
回路を持つ場合（本発明）における動作タイミングを比
較して示す。A display panel 51 is shown in FIGS.
The operation timings when 0 does not have a plurality of memory circuits (conventional technology) and the operation timings when the display panel 510 has a plurality of memory circuits (the present invention) are shown in comparison.

【０２０５】表示パネル５１０の各画素が複数のメモリ
回路を持たない場合、ＤＲＡＭと同様にデータを常にリ
フレッシュしなくてはならず、またフレーム毎に、画像
信号を第１の制御回路５０６に、座標データをＣＰＵ５
０８に転送しなくてはならない。When each pixel of the display panel 510 does not have a plurality of memory circuits, data must be constantly refreshed as in the DRAM, and an image signal is sent to the first control circuit 506 every frame. Coordinate data is CPU5
It must be transferred to 08.

【０２０６】しかし表示パネル５１０の各画素が複数の
メモリ回路を持つ場合、表示パネル５１０に入力された
画像信号は、各画素のメモリ回路に保持されるので、画
像信号が変化するまで、毎回画像信号を転送する必要が
ない。この間、表示パネル５１０では、保持された画像
信号に基づいた静止画の表示を行っている。However, when each pixel of the display panel 510 has a plurality of memory circuits, the image signal input to the display panel 510 is held in the memory circuit of each pixel. No need to transfer signals. During this period, the display panel 510 displays a still image based on the held image signal.

【０２０７】図２４（ｂ）のように第（ｎ＋６）番目の
フレームで画像信号が変化する場合、新しい画像信号が
転送される。また、表示パネル５１０が座標データ保持
用メモリを持っているので、時間分解能を上げるために
フレーム毎に座標データを転送する必要がない。時間分
解能は座標データをメモリ回路に保持するまでの動作速
度に依存しており、表示パネル５１０の座標データ検出
用光センサーにフォトダイオード等を使用すれば数ｍｓ
ｅｃ以下で保持することが可能である。When the image signal changes in the (n + 6) th frame as shown in FIG. 24B, a new image signal is transferred. Further, since the display panel 510 has a coordinate data holding memory, it is not necessary to transfer the coordinate data for each frame in order to improve the time resolution. The time resolution depends on the operation speed until the coordinate data is stored in the memory circuit, and if a photodiode or the like is used for the coordinate data detecting optical sensor of the display panel 510, it is several ms.
It is possible to keep it below ec.

【０２０８】しかも座標データの転送を低速にできるの
で、水平走査回路５０４、垂直走査回路５０５および第
２の制御回路５０７における消費電力を低減することが
可能である。さらに、本発明では、表示パネル５１０に
保持されている画像信号と座標データの論理和信号を瞬
時に表示する機能があるので、以下に説明するように表
示上も全く問題ない。Moreover, since the coordinate data can be transferred at a low speed, it is possible to reduce the power consumption in the horizontal scanning circuit 504, the vertical scanning circuit 505 and the second control circuit 507. Further, the present invention has a function of instantaneously displaying the logical sum signal of the image signal and the coordinate data held on the display panel 510, and therefore there is no problem in display as described below.

【０２０９】図２５に、表示パネル５１０の各画素の具
体的な構成例を示す。なお、図２３と同一の部分には同
一符号をつけ、重複する説明を省略する。図２３におい
て、ＣＰＵ５０８より出力された画像情報は、第１の制
御回路５０６および信号線駆動回路５１１、アドレス線
駆動回路５１２によって各画素に対応した画像信号およ
び走査信号に変化する。FIG. 25 shows a specific configuration example of each pixel of the display panel 510. Note that the same parts as those in FIG. 23 are designated by the same reference numerals, and overlapping description will be omitted. In FIG. 23, the image information output from the CPU 508 is changed into an image signal and a scanning signal corresponding to each pixel by the first control circuit 506, the signal line driver circuit 511, and the address line driver circuit 512.

【０２１０】上記の画像信号は、図２５に示すように、
信号線Ｓ1 、Ｓ2 を介して各画素制御回路（ＰＣ）５２
１および各表示セル（ＣＥＬ）５２２に送られる。なお
画素制御回路５２１と表示セル５２２とを合わせて画素
と称する。またＧ1 、Ｇ2 はゲート線（アドレス線）で
あり、アドレス線駆動回路５１２より選択された（オン
電圧が印加された）ゲートにつながった画素制御回路５
２１に信号線駆動回路５１１より画像信号が送られ、画
素制御回路５２１に保持される。The above image signal is, as shown in FIG.
Each pixel control circuit (PC) 52 through the signal lines S1 and S2
1 and each display cell (CEL) 522. The pixel control circuit 521 and the display cell 522 are collectively referred to as a pixel. Further, G1 and G2 are gate lines (address lines), and the pixel control circuit 5 connected to the gate selected by the address line drive circuit 512 (on-voltage is applied)
An image signal is sent from the signal line driving circuit 511 to the pixel 21, and is held in the pixel control circuit 521.

【０２１１】Ｄ1 、Ｄ2 は水平走査線であり、それぞれ
水平走査回路５０４および画素制御回路５２１につなが
っている。Ａ1 、Ａ2 は垂直制御線であり、それぞれ垂
直走査回路５０５および画素制御回路５２１につながっ
ている。垂直走査回路５０５より選択された垂直走査線
（垂直走査線電圧がオン電圧になる）につながった画素
制御回路５２１に保持されていた座標データが、水平走
査回路５０４へ送られ、さらに第２の制御回路５０７を
経由してＣＰＵ５０８へと送られる。D1 and D2 are horizontal scanning lines, which are connected to the horizontal scanning circuit 504 and the pixel control circuit 521, respectively. A1 and A2 are vertical control lines, which are connected to the vertical scanning circuit 505 and the pixel control circuit 521, respectively. The coordinate data held in the pixel control circuit 521 connected to the vertical scanning line (vertical scanning line voltage becomes the ON voltage) selected by the vertical scanning circuit 505 is sent to the horizontal scanning circuit 504, and further the second It is sent to the CPU 508 via the control circuit 507.

【０２１２】図２６に画素制御回路５２１の具体的な構
成例を示す。５３１は第１のメモリ回路であり、アドレ
ス線Ｇ1 が選択された場合、信号線Ｓ1 に送られている
表示信号を内部メモリ（不図示）に保持する。信号線Ｓ
1 から送られる表示信号はアナログ信号であるが、第１
のメモリ回路５３１での保持形態はデジタルまたはアナ
ログのどちらでもよい。第１のメモリ回路５３１に保持
された画像信号は、再度アドレス線Ｇ1 が選択され、新
たな画像信号が信号線Ｓ1 から送られるまで保持され
る。FIG. 26 shows a specific configuration example of the pixel control circuit 521. Reference numeral 531 denotes a first memory circuit, which holds a display signal sent to the signal line S1 in an internal memory (not shown) when the address line G1 is selected. Signal line S
The display signal sent from 1 is an analog signal, but
The memory circuit 531 may be held in either digital or analog form. The image signal held in the first memory circuit 531 is held until the address line G1 is selected again and a new image signal is sent from the signal line S1.

【０２１３】５３２は第２のメモリ回路であり、ライト
ペン等（図示せず）より表示パネル５１０に与えられた
座標データを内部メモリ（不図示）に保持し、垂直走査
線Ａ1 が選択されると保持された座標データを水平走査
線Ｄ1 を介して水平走査回路５０４へ転送する。５３３
はＯＲ回路であり、第１のメモリ回路５３１および第２
のメモリ回路５３２にそれぞれ保持されている画像信号
と座標データの論理和をとる。その出力は、ＤＡコンバ
ータ５３４を介してアナログ電圧に変換後、表示セル５
２２に印加される。Reference numeral 532 is a second memory circuit which holds coordinate data given to the display panel 510 from a light pen or the like (not shown) in an internal memory (not shown) and selects the vertical scanning line A1. The coordinate data thus held is transferred to the horizontal scanning circuit 504 via the horizontal scanning line D1. 533
Is an OR circuit, and includes a first memory circuit 531 and a second memory circuit 531.
Of the image signal and the coordinate data respectively stored in the memory circuit 532 of FIG. The output is converted into an analog voltage through the DA converter 534, and then the display cell 5
22 is applied.

【０２１４】本実施例では、画像信号および座標データ
とも２値信号（”１”または”０”）であるとし、”
１”の時黒を（一般的にペン座標では入力されたことを
意味することが多い）、”０”の時は白を表示するもの
とする。第１のメモリ回路５３１に”１”が、第２のメ
モリ回路５３２に”０”が保持されていれば、ＯＲ回路
５３３より表示セル５２２に”１”に対応した電圧を印
加しようとする。より正確に言えば、ＯＲ回路５３３の
次段のＤＡコンバータ５３４より、表示セル５２２を駆
動するのに適切な電圧が表示セル５２２に印加される
（たとえばＴＮ液晶では５Ｖ）。In this embodiment, it is assumed that both the image signal and the coordinate data are binary signals ("1" or "0").
When 1 ", black is displayed (generally, it means that the input is made in pen coordinates), and when it is" 0 ", white is displayed." 1 "is displayed in the first memory circuit 531. If "0" is held in the second memory circuit 532, the OR circuit 533 tries to apply a voltage corresponding to "1" to the display cell 522. To be more precise, next to the OR circuit 533, An appropriate voltage for driving the display cell 522 is applied to the display cell 522 from the DA converter 534 of the stage (for example, 5V for TN liquid crystal).

【０２１５】従って、第２のメモリ回路５３２の保持状
態が”１”であれば、その座標データが水平走査回路５
０４に読み出されているか否かに拘らず、ＯＲ回路５３
３、ＤＡコンバータ５３４を介して表示セル５２２に５
Ｖ（ＴＮ液晶では）が印加されるので、水平走査回路５
０４の読出し速度が遅くとも、表示特性上の不都合は生
じない。Therefore, if the holding state of the second memory circuit 532 is "1", its coordinate data is the horizontal scanning circuit 5
OR circuit 53 regardless of whether or not it is read by 04.
3, 5 to the display cell 522 through the DA converter 534
Since V (for TN liquid crystal) is applied, the horizontal scanning circuit 5
Even if the reading speed of 04 is slow, no inconvenience in display characteristics occurs.

【０２１６】また、第２のメモリ回路５３２に保持され
た座標データは、第１のメモリ回路５３１と同様に、垂
直走査線Ａ1 が選択され第２のメモリ回路５３２に保持
された座標データが水平走査回路５０４に読み出される
と消去される。The coordinate data held in the second memory circuit 532 is the same as in the first memory circuit 531 when the vertical scanning line A1 is selected and the coordinate data held in the second memory circuit 532 is horizontal. It is erased when read by the scanning circuit 504.

【０２１７】第２のメモリ回路５３２には、ライトペン
（図示せず）より与えられた光エネルギーを電気エネル
ギーに変換するフォトダイオード５３５が接続されてお
り、ライトペンの座標データを提供する。メモリ素子５
３２は、フォトダイオード５３５から得た座標データを
保持する。保持形態はアナログまたはデジタルのどちら
でもよく、デジタルの場合はフォトダイオード５３５の
信号をＡＤコンバータ（図示せず）にてＡＤ変換して保
持する。The second memory circuit 532 is connected to a photodiode 535 which converts light energy given by a light pen (not shown) into electric energy, and provides coordinate data of the light pen. Memory element 5
32 holds the coordinate data obtained from the photodiode 535. The holding form may be either analog or digital. In the case of digital, the signal of the photodiode 535 is AD-converted by an AD converter (not shown) and held.

【０２１８】以上説明したように、本発明に係わるペン
入力表示装置では、同一基板上に形成された光センサと
複数のメモリ回路を各画素に有し、光センサが座標デー
タを検出する。光センサにより検出された座標データ
は、複数のメモリ回路の１つに保存されるので、走査期
間中に行われる座標データの読出しの速度は遅くともよ
く、読出し回路（水平走査回路）およびデータ転送回路
の低消費電力化が実現される。As described above, in the pen input display device according to the present invention, each pixel has an optical sensor and a plurality of memory circuits formed on the same substrate, and the optical sensor detects coordinate data. Since the coordinate data detected by the optical sensor is stored in one of the plurality of memory circuits, the reading speed of the coordinate data performed during the scanning period may be slow, and the reading circuit (horizontal scanning circuit) and the data transfer circuit Low power consumption is realized.

【０２１９】また、画像信号が複数のメモリ回路の１つ
に保存されており、座標データと画像信号の論理和の電
圧を表示素子に印加するので、読出し駆動周波数が遅い
にも拘らず瞬時に座標位置を表示することが可能であ
る。Further, since the image signal is stored in one of the plurality of memory circuits and the voltage of the logical sum of the coordinate data and the image signal is applied to the display element, the reading drive frequency is instantly increased despite the slow reading drive frequency. It is possible to display the coordinate position.

【０２２０】以上本発明の実施例をフラットパネルディ
スプレイの一例として液晶表示装置を用いて説明してき
たが、本発明は液晶表示装置に限られるものではなく、
画素が行列状に状に配置されている表示装置ならば、プ
ラズマディスプレイ、ＥＬディスプレイ、フィールドエ
ミッションディスプレイ（ＦＥＤ）、あるいはメカニカ
ルなディスプレイであっても適用可能であり、さらにフ
ラットパネルディスプレイを構成する材料や、種類で制
限されるものではない。Although the embodiments of the present invention have been described by using the liquid crystal display device as an example of the flat panel display, the present invention is not limited to the liquid crystal display device.
A plasma display, an EL display, a field emission display (FED), or a mechanical display can be applied as long as it is a display device in which pixels are arranged in a matrix, and a material forming a flat panel display. Or, it is not limited by the type.

【０２２１】[0221]

【発明の効果】以上詳細に説明してきたように、本発明
によれば、次の様な効果が得られる。As described above in detail, according to the present invention, the following effects can be obtained.

【０２２２】（１）一旦メモリ回路内に記録した画像情
報を用いて表示素子への書き込み信号を決めるため、前
フィールドと次フィールドの間で画像情報が変わらない
場合、ホストシステム（コンピュータ）と液晶表示装置
周辺回路間でのデータの送信が無くなるため、消費電力
を低減することができる。また、メモリ回路に画像情報
が保存されており、表示素子への書込み回数を減らすこ
となく消費電力の低減が為される。(1) Since the write signal to the display element is determined by using the image information once recorded in the memory circuit, when the image information does not change between the previous field and the next field, the host system (computer) and the liquid crystal Since no data is transmitted between the display device peripheral circuits, power consumption can be reduced. Further, since the image information is stored in the memory circuit, the power consumption can be reduced without reducing the number of writings to the display element.

【０２２３】（２）上記により、背景などの情報を１画
素毎に設けられた複数のメモリの１つに蓄えておくこと
ができるので、背景の前に動画像が表示され、１度消え
た後、新たに背景が出てきた場合、背景については信号
供給源をメモリを切り換えることにより再度表示するこ
とができ、新たに画像信号を伝送する必要がない。その
結果、消費電力を大幅に低減することが出来る。(2) As described above, since information such as the background can be stored in one of a plurality of memories provided for each pixel, a moving image is displayed in front of the background and disappears once. When a new background appears later, the background can be displayed again by switching the memory of the signal supply source, and it is not necessary to newly transmit the image signal. As a result, power consumption can be significantly reduced.

【０２２４】特に動画像の場合、室内や背景が遠景であ
るといったような場合等では、一般的に、背景の状態は
変わらないか、変化が少ないのが普通である。変化のあ
るのは、オブジェクト、つまり、人物等の中心的な被写
体となるので、オブジェクトについて画像信号の通りに
変化をさせれば、背景は多少の変化があっても余り問題
とならない。Especially in the case of a moving image, in the case where the room is in the background or the background is a distant view, the background state is generally the same or little. Since there is a change in the object, that is, in the central subject such as a person, if the object is changed according to the image signal, even if the background changes a little, it does not pose a problem.

【０２２５】（３）テキストや動画をマルチウインドウ
化して表示する場合に、見えなくなったウインドウ画面
を１画素毎のメモリに蓄積しておくことにより、瞬時に
ウインドウを切り換えることができる。この場合、ビデ
オメモリからウインドウを変える毎に信号を伝送する必
要がないので、大幅に低消費電力化することができる。(3) When displaying a text or a moving image in a multi-window form, by storing the invisible window screen in the memory for each pixel, the windows can be switched instantaneously. In this case, since it is not necessary to transmit a signal each time the window is changed from the video memory, it is possible to significantly reduce the power consumption.

【０２２６】（４）ＴＶ電話等で見せたくない背景を取
り除き、その代わりに自分好みの背景を表示するように
したり、アプリケーション実行時における計算処理等の
最中での待ち時間に、オペレータに退屈させないような
画面を表示させるようにしてユーザサービスを図ること
もできる。(4) Remove the background that you do not want to show on the TV phone and display the background you like instead of it, or get bored by the operator during the waiting time during the calculation process when executing the application. It is also possible to achieve user service by displaying a screen that is not allowed.

【０２２７】（５）表示素子に画像信号を供給している
メモリ以外のメモリの画像信号保持内容を、ホストシス
テム側でバックグラウンド実行されている実行結果で更
新することができる。これにより、ホストシステム側で
アプリケーションの切替えが行われたときには、表示画
像とメモリ内画像信号を高速に切替えることができ、画
面更新時間を短縮することが可能となる。(5) The image signal holding contents of the memories other than the memory supplying the image signal to the display element can be updated with the execution result of background execution on the host system side. As a result, when the application is switched on the host system side, the display image and the in-memory image signal can be switched at high speed, and the screen update time can be shortened.

【０２２８】（６）行列状に配置された表示素子の素子
総数よりも、大容量の画像信号をメモリに保持し、その
メモリの画像信号と現画像信号とを高速に切替えて表示
素子を駆動することにより、等価的に表示素子総数より
も多い表示画素数の表示画像を表示することが可能とな
り、高精細でかつ低消費電力の表示装置が実現できる。(6) An image signal having a larger capacity than the total number of display elements arranged in a matrix is held in the memory, and the image signal of the memory and the current image signal are switched at high speed to drive the display element. By doing so, it is possible to equivalently display a display image having more display pixels than the total number of display elements, and it is possible to realize a display device with high definition and low power consumption.

【０２２９】（７）ＦＲＣまたはディザなど複数の表示
色によって中間調を表示する駆動方法において、ある一
定のパターンで駆動した場合に画像によってフリッカま
たは誤表示が生じる場合に、表示色を１画素内で切り換
えて表示することができるため、画質劣化を生じさせる
ことなく画質を改善できる。(7) In a driving method for displaying a halftone by a plurality of display colors such as FRC or dither, when the image is flickered or erroneously displayed when driven with a certain pattern, the display color is set within one pixel. Since the images can be switched and displayed with, the image quality can be improved without causing the image quality deterioration.

【０２３０】（８）スクロールする画像をメモリ素子内
に記録し、動体については直接表示素子への書き込みが
できるため、スクロールする画像に対するコンピュータ
から表示装置周辺回路への信号送信を大幅に低減でき、
消費電力を低減できるばかりでなく、動体については最
適の駆動周波数で書換えが行われるため、よりリアルな
表示を行うことができる。(8) Since the scrolling image is recorded in the memory element and the moving object can be directly written in the display element, the signal transmission from the computer to the display device peripheral circuit for the scrolling image can be significantly reduced,
Not only can the power consumption be reduced, but since the moving object is rewritten at the optimum drive frequency, more realistic display can be performed.

【０２３１】（９）色々な画像情報をメモリ素子内に記
録しておくことができるため、高速な画面の書換えが行
える。これは画像情報をホストシステム内のメモリから
呼び出し、表示装置周辺回路に送信する動作に伴う時間
差が、ウィンドウの切り換えなどで発生する場合に、一
旦表示画面の切り換えを行ってから画像情報をアクセス
するという構成を取れるため、ユーザーの使いやすさを
より改善する。(9) Since various image information can be recorded in the memory element, the screen can be rewritten at high speed. This is to access the image information after switching the display screen once when the time difference due to the operation of calling the image information from the memory in the host system and transmitting it to the display device peripheral circuit occurs due to the switching of windows. Since the configuration can be taken, the usability of the user is further improved.

【０２３２】（１０）本発明に係わるペン入力表示装置
では、各画素毎に設けられた光センサが座標データを検
出し、そのデータは各画素毎に設けられた複数のメモリ
回路の１つに保存される。このため、座標データの読出
しの速度は遅くともよく、読出し回路（水平走査回路）
およびデータ転送回路の低消費電力化が実現される。(10) In the pen input display device according to the present invention, an optical sensor provided for each pixel detects coordinate data, and the data is stored in one of a plurality of memory circuits provided for each pixel. Saved. Therefore, the reading speed of the coordinate data may be slow, and the reading circuit (horizontal scanning circuit)
Also, low power consumption of the data transfer circuit is realized.

【０２３３】また、画像信号が複数のメモリ回路の１つ
に保存されており、座標データと画像信号の論理和の電
圧を表示素子に印加するので、読出し駆動周波数が遅い
にも拘らず瞬時に座標位置を表示することが可能であ
る。Further, since the image signal is stored in one of the plurality of memory circuits and the voltage of the logical sum of the coordinate data and the image signal is applied to the display element, the reading drive frequency is instant, despite the slow reading drive frequency. It is possible to display the coordinate position.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施形態に係わる液晶表示装置
の概略構成図FIG. 1 is a schematic configuration diagram of a liquid crystal display device according to a first embodiment of the present invention.

【図２】第１の実施形態における表示パネルの概略構成
図。FIG. 2 is a schematic configuration diagram of a display panel according to the first embodiment.

【図３】第１の実施形態における画素表示制御回路の回
路図。FIG. 3 is a circuit diagram of a pixel display control circuit according to the first embodiment.

【図４】第１の実施形態の動作を説明するための図で、
（ａ）は画像の変化を表した図、（ｂ）は各信号のタイ
ミングチャート。FIG. 4 is a diagram for explaining the operation of the first embodiment,
(A) is a figure showing the change of an image, (b) is a timing chart of each signal.

【図５】第１の実施形態における画素表示制御回路の変
形例の回路図。FIG. 5 is a circuit diagram of a modified example of the pixel display control circuit according to the first embodiment.

【図６】本発明の第２の実施形態に係わる液晶表示装置
の概略構成図。FIG. 6 is a schematic configuration diagram of a liquid crystal display device according to a second embodiment of the present invention.

【図７】第２の実施形態における液晶表示パネルの１画
素の回路図。FIG. 7 is a circuit diagram of one pixel of the liquid crystal display panel according to the second embodiment.

【図８】第２の実施形態における液晶表示パネルのメモ
リ回路の回路図の１例で、ダイナミック型の例。FIG. 8 is an example of a circuit diagram of a memory circuit of the liquid crystal display panel in the second embodiment, which is a dynamic type.

【図９】第２の実施形態における液晶表示パネルのメモ
リ回路の回路図の他の１例で、スタティック型の例。FIG. 9 is another example of the circuit diagram of the memory circuit of the liquid crystal display panel in the second embodiment, which is a static type example.

【図１０】第２の実施形態における液晶表示装置の表示
信号伝送方式の第１の例を示すタイミングチャート。FIG. 10 is a timing chart showing a first example of a display signal transmission system of the liquid crystal display device according to the second embodiment.

【図１１】第２の実施形態における液晶表示装置の表示
信号伝送方式の第２の例を示すタイミングチャート。FIG. 11 is a timing chart showing a second example of the display signal transmission system of the liquid crystal display device according to the second embodiment.

【図１２】第２の実施形態を液晶シャッタ付き３Ｄ眼鏡
に応用した例を説明する為の図で、左右の眼用のメモリ
イメージを示す図。FIG. 12 is a diagram for explaining an example in which the second embodiment is applied to 3D glasses with a liquid crystal shutter, and a diagram showing a memory image for left and right eyes.

【図１３】本発明の第３の実施形態に係わる液晶表示装
置の概略構成図。FIG. 13 is a schematic configuration diagram of a liquid crystal display device according to a third embodiment of the present invention.

【図１４】第３の実施形態における基本的な液晶表示パ
ネルの概略構成図。FIG. 14 is a schematic configuration diagram of a basic liquid crystal display panel according to a third embodiment.

【図１５】第３の実施形態において、メモリ回路毎に選
択的に書き込みができるようにした液晶表示パネルの概
略構成図。FIG. 15 is a schematic configuration diagram of a liquid crystal display panel in which writing can be selectively performed for each memory circuit in the third embodiment.

【図１６】第３の実施形態において、画素毎に選択的に
書き込みができるようにした液晶表示パネルの概略構成
図。FIG. 16 is a schematic configuration diagram of a liquid crystal display panel in which writing can be selectively performed for each pixel in the third embodiment.

【図１７】本発明の第４の実施形態に係わる液晶表示パ
ネルの概略構成図。FIG. 17 is a schematic configuration diagram of a liquid crystal display panel according to a fourth embodiment of the present invention.

【図１８】本発明の第５の実施形態に係わる液晶表示パ
ネルの概略構成図。FIG. 18 is a schematic configuration diagram of a liquid crystal display panel according to a fifth embodiment of the present invention.

【図１９】市松模様の表示を第５の実施形態と従来技術
を比較して示したもので、（ａ）は第５の実施形態によ
る表示、（ｂ）は従来の表示。19A and 19B show a checkered pattern display in comparison between the fifth embodiment and the related art, where FIG. 19A is a display according to the fifth embodiment and FIG. 19B is a conventional display.

【図２０】本発明の第６の実施形態に係わる液晶表示パ
ネルの概略構成図。FIG. 20 is a schematic configuration diagram of a liquid crystal display panel according to a sixth embodiment of the present invention.

【図２１】本発明の第８の実施形態に係わる液晶表示装
置の概略構成図。FIG. 21 is a schematic configuration diagram of a liquid crystal display device according to an eighth embodiment of the present invention.

【図２２】第８の実施形態の変形例に係わる液晶表示装
置の概略構成図。FIG. 22 is a schematic configuration diagram of a liquid crystal display device according to a modified example of the eighth embodiment.

【図２３】本発明の第９の実施形態に係わるペン入力付
き液晶表示装置の概略構成図。FIG. 23 is a schematic configuration diagram of a liquid crystal display device with a pen input according to a ninth embodiment of the present invention.

【図２４】ペン入力付き表示装置のデータ転送方式を、
従来技術と本発明とを比較して説明するための図で、
（ａ）が従来技術、（ｂ）が本発明のタイミングチャー
ト。FIG. 24 shows a data transfer system of a display device with a pen input,
In the figure for comparing and explaining the prior art and the present invention,
(A) is a prior art, (b) is a timing chart of this invention.

【図２５】第９の実施形態における液晶表示パネルの各
画素の概略構成図。FIG. 25 is a schematic configuration diagram of each pixel of the liquid crystal display panel in the ninth embodiment.

【図２６】第９の実施形態における液晶表示パネルの画
素制御回路の回路図。FIG. 26 is a circuit diagram of a pixel control circuit of a liquid crystal display panel according to a ninth embodiment.

【図２７】従来の液晶表示装置を説明する為の図で、
（ａ）は表示装置の概略構成図、（ｂ）は表示パネルの
概略構成図。FIG. 27 is a view for explaining a conventional liquid crystal display device,
(A) is a schematic block diagram of a display device, (b) is a schematic block diagram of a display panel.

【符号の説明】[Explanation of symbols]

１１０…液晶パネル（ＬＣＤパネル） １１１…信号線駆動制御回路 １１２…アドレス線駆動回路 １１３…バッファ回路 １１４…コモン駆動回路 １１５…制御信号発生回路 Ｌa1〜Ｌam…行走査線 Ｌb1〜Ｌbn…画素信号線 Ｌc1〜Ｌcn…書換制御信号線 １２０…画素表示制御回路 １２１ａ…第１のメモリ素子 １２１ｂ…第２のメモリ素子 １２３…メモリ選択制御回路 １２４…書換指示回路 １２５…メモリ出力切換回路。 ＣＥＬ…液晶表示セル Ｓｓ …メモリ選択用の指示信号 Ｓｒ …メモリ書換え可否指示用の信号。 110 ... Liquid crystal panel (LCD panel) 111 ... Signal line drive control circuit 112 ... Address line drive circuit 113 ... Buffer circuit 114 ... Common drive circuit 115 ... Control signal generation circuit La1 to Lam ... Row scanning line Lb1 to Lbn ... Pixel signal line Lc1 to Lcn ... Rewrite control signal line 120 ... Pixel display control circuit 121a ... First memory element 121b ... Second memory element 123 ... Memory selection control circuit 124 ... Rewrite instruction circuit 125 ... Memory output switching circuit. CEL ... Liquid crystal display cell Ss ... Instructing signal for memory selection Sr ... Signal for instructing memory rewriting.

フロントページの続き (72)発明者 伊藤 剛 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内Front page continued (72) Inventor Go Ito 33 Shinisogo-cho, Isogo-ku, Yokohama, Kanagawa Prefecture

Claims (11)

【特許請求の範囲】[Claims] 【請求項１】 基板と、 前記基板上に行列状に配列された複数の画素と、 前記複数の画素に、前記列毎に画像信号を供給する複数
の信号線とを具備し、 前記複数の画素の各々は、 前記複数の信号線の対応する１つから供給される前記画
像信号を保持するための複数のメモリ素子と、 前記複数のメモリ素子のうちの１つを選択するための選
択手段と、 選択された前記複数のメモリ素子のうちの前記１つが保
持する前記画像信号に応じた輝度でドット表示をする表
示素子と、を具備することを特徴とする表示装置。1. A substrate, a plurality of pixels arranged in a matrix on the substrate, and a plurality of signal lines for supplying image signals to the plurality of pixels for each column, Each of the pixels has a plurality of memory elements for holding the image signal supplied from a corresponding one of the plurality of signal lines, and a selection unit for selecting one of the plurality of memory elements. And a display element that performs dot display with a brightness according to the image signal held by the one of the selected plurality of memory elements. 【請求項２】 前記複数の画素に、前記行毎にアドレス
信号を供給する複数のアドレス線をさらに具備し、 前記選択手段は、前記複数のアドレス線のうちの対応す
る１つから活性化信号を受ける時に、同時に前記複数の
信号線のうちの対応する１つから受ける信号に基づき、
前記複数のメモリ素子の前記１つを選択することを特徴
とする請求項１に記載の表示装置。2. The plurality of pixels are further provided with a plurality of address lines for supplying an address signal for each of the rows, and the selection means outputs an activation signal from a corresponding one of the plurality of address lines. At the same time based on a signal received from a corresponding one of the plurality of signal lines,
The display device according to claim 1, wherein the one of the plurality of memory elements is selected. 【請求項３】 前記複数の画素に、列毎に書換信号を供
給する複数の書換信号線と、 前記複数の画素の各々に設けられ、前記複数の書換信号
線のうちの対応する１つから前記書換信号を受ける書換
指示手段とをさらに具備し、 前記書換指示手段は、前記複数の書換信号線のうちの対
応する１つから活性化信号を受ける時、前記複数のメモ
リ素子の書換指示を行うことを特徴とする請求項２に記
載の表示装置。3. A plurality of rewrite signal lines for supplying a rewrite signal to each of the plurality of pixels for each column, and a plurality of rewrite signal lines provided in each of the plurality of pixels and corresponding to one of the plurality of rewrite signal lines. Rewriting instruction means for receiving the rewriting signal, wherein the rewriting instruction means, when receiving an activation signal from a corresponding one of the plurality of rewriting signal lines, rewriting the plurality of memory elements. The display device according to claim 2, which is performed. 【請求項４】 前記複数の画素に、前記行毎に行アドレ
ス信号を供給する複数の行アドレス線と、 前記複数の画素に、前記列毎に列アドレス信号を供給す
る複数の列アドレス線と、 それぞれが前記選択手段を駆動する選択信号を供給する
複数のメモリ選択信号線と、 前記複数のメモリ選択信号線を駆動するメモリ選択制御
回路とをさらに具備し、 前記メモリ選択制御回路は、前記複数の行アドレス線お
よび前記複数の列アドレス線の活性化信号に同期して、
前記選択手段を駆動する選択信号を前記複数のメモリ選
択信号線に供給することを特徴とする請求項１に記載の
表示装置。4. A plurality of row address lines for supplying a row address signal for each row to the plurality of pixels, and a plurality of column address lines for supplying a column address signal for each of the columns to the plurality of pixels. Further comprising: a plurality of memory selection signal lines each supplying a selection signal for driving the selection means; and a memory selection control circuit driving the plurality of memory selection signal lines, wherein the memory selection control circuit comprises: In synchronization with the activation signals of the plurality of row address lines and the plurality of column address lines,
The display device according to claim 1, wherein a selection signal for driving the selection means is supplied to the plurality of memory selection signal lines. 【請求項５】 基板と、 前記基板上に行列状に配列された複数の画素と、 前記行毎に配列された複数の行アドレス線と、 前記列毎に配列された複数の信号線と、 前記行毎に配列された複数の行制御線と、を具備し、前
記複数の画素の各々は、 画素電極を有する表示素子と、 第１の導通路を有し、前記表示素子の前記画素電極に、
前記第１の導通路の１端が接続され、その導通が前記複
数の行制御線の対応する１つにより制御される第１のス
イッチと、 入力端子と出力端子を有し、前記第１の導通路の他端
が、前記出力端子に接続され、少なくとも１つのメモリ
素子を含むメモリ回路と、 第２の導通路を有し、前記メモリ回路の前記入力端子と
前記第２の導通路の１端が接続され、前記複数の信号線
の対応する１つに前記第２の導通路の他端が接続され、
その導通が前記複数の行アドレス線の対応する１つによ
り制御される第２のスイッチと、を含むことを特徴とす
る表示装置。5. A substrate, a plurality of pixels arranged in a matrix on the substrate, a plurality of row address lines arranged in each row, a plurality of signal lines arranged in each column, A plurality of row control lines arranged in each row, each of the plurality of pixels has a display element having a pixel electrode, and a first conductive path, and the pixel electrode of the display element To
A first switch connected to one end of the first conduction path, the conduction of which is controlled by a corresponding one of the plurality of row control lines; an input terminal and an output terminal; The other end of the conduction path is connected to the output terminal and has a memory circuit including at least one memory element and a second conduction path, and the input terminal of the memory circuit and the second conduction path An end is connected, and the other end of the second conductive path is connected to a corresponding one of the plurality of signal lines,
A second switch whose conduction is controlled by a corresponding one of the plurality of row address lines. 【請求項６】 前記列毎に配列された複数の列制御線
と、 第３の導通路を有し、前記メモリ回路の前記入力端子と
前記第２のスイッチの前記第２の導通路の前記１端との
間に、前記第３の導通路が接続され、その導通が前記複
数の列制御線の対応する１つにより制御され、前記複数
の画素の各々に設けられた第３のスイッチと、をさらに
具備することを特徴とする請求項５に記載の表示装置。6. A plurality of column control lines arranged in each column and a third conduction path, wherein the input terminal of the memory circuit and the second conduction path of the second switch are provided. The third conduction path is connected to one end, and the conduction is controlled by a corresponding one of the plurality of column control lines, and a third switch provided in each of the plurality of pixels. The display device according to claim 5, further comprising: 【請求項７】 前記列毎に配列された複数の列制御線
と、 第３の導通路を有し、前記メモリ回路の前記出力端子と
前記第１のスイッチの前記第１の導通路の前記他端との
間に、前記第３の導通路が接続され、その導通が前記複
数の列制御線の対応する１つにより制御され、前記複数
の画素の各々に設けられた第３のスイッチと、をさらに
具備することを特徴とする請求項５に記載の表示装置。7. A plurality of column control lines arranged for each column and a third conduction path, wherein the output terminal of the memory circuit and the first conduction path of the first switch are provided. The third conduction path is connected to the other end, the conduction of which is controlled by a corresponding one of the plurality of column control lines, and a third switch provided in each of the plurality of pixels. The display device according to claim 5, further comprising: 【請求項８】 基板と、 前記基板上に行列状に配列された複数の画素と、 前記列毎に配列された複数の第１の信号線と、 前記列毎に配列され、前記複数の第１の信号線とそれぞ
れ対を成す複数の第２の信号線と、 前記列毎に配列された複数の第１の制御線と、 前記列毎に配列され、前記複数の第１の制御線とそれぞ
れ対を成す複数の第２の制御線とを具備し、前記複数の
画素の各々は、 画素電極を有する表示素子と、 第１の導通路を有し、前記画素電極に前記第１の導通路
の１端が接続され、その導通が前記複数の第１の制御線
の対応する１つにより制御される第１のスイッチと、 入力端子と出力端子を有し、前記第１のスイッチの前記
第１の導通路の他端が、前記出力端子に接続され、前記
入力端子が前記複数の第１の信号線の対応する１つに接
続され、少なくとも１つのメモリ素子を含むメモリ回路
と、 第２の導通路を有し、前記表示素子の前記画素電極に、
前記第２の導通路の１端が接続され、前記第２の導通路
の他端が前記複数の第２の信号線の対応する１つに接続
され、その導通が前記複数の第２の制御線の対応する１
つにより制御される第２のスイッチと、を具備すること
を特徴とする表示装置。8. A substrate, a plurality of pixels arranged in a matrix on the substrate, a plurality of first signal lines arranged in each column, and a plurality of first signal lines arranged in each column. A plurality of second signal lines each forming a pair with one signal line; a plurality of first control lines arranged in each column; a plurality of first control lines arranged in each column; A plurality of second control lines forming a pair, and each of the plurality of pixels has a display element having a pixel electrode and a first conductive path, and the pixel electrode has the first conductive line. A first switch connected to one end of the passage, the conduction of which is controlled by a corresponding one of the plurality of first control lines; an input terminal and an output terminal; The other end of the first conduction path is connected to the output terminal, and the input terminal corresponds to the plurality of first signal lines. It is connected to one, and a memory circuit comprising at least one memory device, having a second conduction path, to the pixel electrode of the display element,
One end of the second conduction path is connected, the other end of the second conduction path is connected to a corresponding one of the plurality of second signal lines, and the conduction thereof is performed by the plurality of second control lines. Corresponding one of the lines
And a second switch controlled by one display device. 【請求項９】 基板と、 前記基板上に行列状に配列された複数の画素と、 前記複数の画素に、列毎に画像信号を供給する複数の信
号線と、 前記複数の信号線を駆動する信号線駆動回路と、 外部から入力される画像信号を第１の記録信号として保
持する第１の記憶手段と、 １時点における前記画像信号と前記第１の記憶手段に保
持された前記１時点以前の前記第１の記録信号との差分
信号を作成し、前記信号線駆動回路に前記差分信号を出
力する減算器とを具備し、 前記信号線駆動回路は、前記画像信号として前記差分信
号を出力し、 前記複数の画素の各々は、 前記第１の記憶手段に保持された前記第１の記録信号に
対応した第２の記録信号を保持する第２の記憶手段と、 前記第２の記憶手段に保持された前記第２の記録信号と
前記差分信号とを加算して加算信号を出力する加算器
と、 前記加算器の前記加算信号に応じた輝度でドット表示を
する表示素子と、を具備することを特徴とする表示装
置。9. A substrate, a plurality of pixels arranged in a matrix on the substrate, a plurality of signal lines for supplying an image signal to each of the plurality of pixels on a column basis, and driving the plurality of signal lines. A signal line driver circuit, a first storage means for holding an image signal inputted from the outside as a first recording signal, the image signal at one time point and the one time point held in the first storage means A subtractor that creates a difference signal from the previous first recording signal and outputs the difference signal to the signal line drive circuit, wherein the signal line drive circuit outputs the difference signal as the image signal. Each of the plurality of pixels outputs a second storage unit that holds a second recording signal corresponding to the first recording signal stored in the first storage unit; and the second storage unit. Means for holding the second recording signal and the differential signal And a display element that performs dot display with a brightness according to the addition signal of the adder. 【請求項１０】 前記第１の記憶手段は、複数の第１の
メモリ素子と、前記複数の第１のメモリ素子の１つを選
択する第１の選択器を含み、 前記第２の記憶手段は、複数の第２のメモリ素子と、前
記複数の第２のメモリ素子の１つを選択する第２の選択
器を含み、 前記第１の選択器の選択結果に基づき、対応する前記第
２の選択器を駆動する選択信号駆動回路をさらに具備す
ることを特徴とする請求項９に記載の表示装置。10. The first storage means includes a plurality of first memory elements and a first selector that selects one of the plurality of first memory elements, and the second storage means. Includes a plurality of second memory elements and a second selector that selects one of the plurality of second memory elements. Based on a selection result of the first selector, the corresponding second 10. The display device according to claim 9, further comprising a selection signal drive circuit for driving the selector of FIG. 【請求項１１】 基板と、 前記基板上に行列状に配列された複数の画素と、 前記行毎に配列された複数のアドレス線と、 前記列毎に配列された複数の信号線と、 前記行毎に配列された複数の行走査線と、 前記列毎に配列された複数の列走査線と、 前記複数の行走査線を駆動する垂直走査回路と、 前記複数の列走査線を駆動する水平走査回路と、 前記複数の画素の任意の位置で、外部からの光信号によ
って特定された前記位置の座標データを、前記垂直走査
回路と前記水平走査回路より得られる位置データを演算
して得る演算手段とを具備し、 前記複数の画素の各々は、 前記複数のアドレス線の対応する１つにより選択され、
前記複数の信号線の対応する１つから供給される前記画
像信号を保持するための第１のメモリ回路と、 前記外部からの光信号の有無を検知し、検知信号を発す
るする光電変換素子と、 前記複数の行走査線の対応する１つにより選択され、前
記光電変換素子の前記検知信号を記憶すると同時に、前
記検知信号を前記複数の列走査線の対応する１つへ出力
する第２のメモリ回路と、 前記第１のメモリ回路に保持された前記前記画像信号
と、前記第２のメモリ回路に保持された前記検知信号と
の論理和をとり、論理和信号を出力するＯＲ回路と、 前記ＯＲ回路の前記論理和信号に応じた輝度でドット表
示をする表示素子と、を具備することを特徴とする表示
装置。11. A substrate, a plurality of pixels arranged in a matrix on the substrate, a plurality of address lines arranged in each row, a plurality of signal lines arranged in each column, A plurality of row scanning lines arranged for each row, a plurality of column scanning lines arranged for each column, a vertical scanning circuit for driving the plurality of row scanning lines, and a driving of the plurality of column scanning lines A horizontal scanning circuit and coordinate data of the position specified by an optical signal from the outside at arbitrary positions of the plurality of pixels are obtained by calculating position data obtained from the vertical scanning circuit and the horizontal scanning circuit. Computing means, wherein each of the plurality of pixels is selected by a corresponding one of the plurality of address lines,
A first memory circuit for holding the image signal supplied from a corresponding one of the plurality of signal lines; and a photoelectric conversion element that detects the presence or absence of an optical signal from the outside and emits a detection signal. A second one selected by a corresponding one of the plurality of row scanning lines, storing the detection signal of the photoelectric conversion element and at the same time outputting the detection signal to a corresponding one of the plurality of column scanning lines. A memory circuit; an OR circuit that ORs the image signal held in the first memory circuit and the detection signal held in the second memory circuit and outputs a OR signal. A display device for displaying dots with a brightness according to the OR signal of the OR circuit.