JPH09212138A

JPH09212138A - 液晶表示装置

Info

Publication number: JPH09212138A
Application number: JP2021596A
Authority: JP
Inventors: Sunao Eto; 直江藤; Mikio Hashimoto; 幹雄橋本; Hisao Okada; 久夫岡田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-02-06
Filing date: 1996-02-06
Publication date: 1997-08-15
Anticipated expiration: 2016-02-06
Also published as: JP3318667B2

Abstract

(57)【要約】【課題】液晶表示パネルを駆動するゲート駆動器とデ
ータ駆動器とを備えた液晶表示装置において、電力消費
の無駄を無くすとともに、欠陥画素が目立たないように
する。【解決手段】垂直期間Ｔv中の画像表示期間Ｔw以外の
一部の期間には、欠陥修正用の特定のデータをデータ駆
動器１０２に与えるとともに、データ駆動器１０２によ
ってこの特定のデータのサンプリング動作を行い、画像
表示期間Ｔw以外の他の期間の大部分は、データ駆動器
１０２のサンプリング動作を停止するようにしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特には、液晶表示装置に備えられた駆動回路部分の
改良に関する。

【０００２】

【従来の技術】従来の液晶表示装置には、例えばＴＦＴ
（薄膜トランジスタ：Thin Film Transistor）型アクテ
ィブマトリクス方式のものが知られている。

【０００３】図１７は、この種の３ビットの画像データ
を処理する場合の液晶表示装置の全体構成を示すブロッ
ク図である。

【０００４】同図において、１００はＴＦＴ型の液晶表
示パネル、１０１，１０２は液晶表示パネル１００を駆
動するためのゲート駆動器とデータ駆動器、１０３は両
駆動器１０１，１０２を制御する表示制御回路、１０４
はデータ駆動器１０２に所定の階調用電圧を印加するた
めの階調用電圧源、１０５はマイクロコンピュータ本体
などで構成される主機である。

【０００５】そして、主機１０５からは、表示制御回路
１０３に対して、Ｒ，Ｇ，Ｂごとの３ビットの各画像デ
ータ、水平同期信号Ｈsync、垂直同期信号Ｖsync、およ
び同期クロックＣlockがそれぞれ与えられるようになっ
ている。

【０００６】表示制御回路１０３からは、これらの信号
に応答して、ゲート駆動器１０１に対してゲートスター
トパルスＧＳＰおよびゲートクロックＧＣＫが、また、
データ駆動器１０２に対してカラー表示用の画像データ
とともに、データスタートパルスＤＳＰ、データクロッ
クＤＣＫ、および出力パルスＬＰが、階調用電圧源１０
４に対して極性切り換え用の極性信号ＰＯＬが、それぞ
れ与えられるようになっている。

【０００７】階調用電圧源１０４は、基本的には矩形波
発生回路であり、Ｖ_O〜Ｖ₇の８種類の階調電圧を発生す
るもので、液晶表示パネル１００を交流駆動するため
に、表示制御回路１０３からの極性信号ＰＯＬに応じて
各階調電圧Ｖ₀〜Ｖ₇の極性が反転するようになってい
る。

【０００８】ここで、上記のＴＦＴ型の液晶表示パネル
１００は、本例では、図１８に示すように、m行(3×n)
列のストライプ配列のマトリックス構成、したがってm
×(3×n)個の画素からなるものとする。(つまり、Ｒ，
Ｇ，Ｂが各々n列ずつあり、それが一列毎にＲ，Ｇ，Ｂの
順序で周期的に配置されている。)各画素は、単純化し
た等価回路に置き換えると、図１９に示すように、スイ
ッチ素子であるＴＦＴ１１０とコンデンサ１１２とで構
成されている。そして、コンデンサ１１２の一方の電極
は画素電極１１２aとされ、他方の電極は硝子面に構成
された対向電極(共通電極)１１２bとなっている。

【０００９】そして、各画素にデータを書き込むには、
ＴＦＴ１１０をオンにした後、データ線を介してコンデ
ンサ１１２に所要の電圧を印加する。

【００１０】コンデンサ１１２の両電極１１２a，１１
２bの間には誘電体である液晶層(図示せず)が存在して
おり、両電極１１２a，１１２b間の電位差でその透過率
が定まる。

【００１１】また、液晶には直流電圧が長時間にわたっ
て掛かり続けると特性が劣化するため、階調用電圧源１
０４から発生される階調電圧Ｖ₀〜Ｖ₇の極性を極性信号
ＰＯＬによって切り換えることで、画素電極１１２aに
は、正と負の電圧が交互に加わるように、いわゆる交流
駆動が行われるようになっている。

【００１２】なお、画素電極１１２aを充電した後にＴ
ＦＴ１１０をオフにしても、画素電極１１２aには充電
された電荷が保存されており、両電極１１２a，１１２b
間の液晶層には所定の電圧が掛かり続ける。

【００１３】ゲート駆動器１０１は、液晶表示パネル１
００を各行単位で順次オン／オフ制御するものであり、
図１８に示す例では、コストダウンと設計の自由度等を
高める目的で、２個のチップ１０１₁，１０１₂を組み合
わせてm行分が駆動できるようになっている。

【００１４】図２０に、ゲート駆動器１０１の全体構成
を示す。

【００１５】このゲート駆動器１０１は、シフトレジス
タ１１４と、このシフトレジスタ１１４のm個の各出力
をＴＦＴ１１０のオン・オフの制御に必要な電圧レベル
までそれぞれ変換するm個のレベル変換回路１１６₁〜１
１６mとからなる。

【００１６】ゲート駆動器１０１の出力を開始させるた
めのゲートスタートパルスＧＳＰがシフトレジスタ１１
４に入力された後、シフトレジスタ１１４の内部ではゲ
ートクロックＧＣＫが立ち上がりとなるたびにハイレベ
ルの出力が順次シフトしていく。

【００１７】上記のゲート駆動器１０１を構成する各レ
ベル変換回路１１６₁〜１１６mは、いずれも同一の構成
を有しているので、図２１には、上からi番目にある一
つのレベル変換回路１１６iの詳細なブロック図を示
す。

【００１８】このレベル変換回路１１６iは、シフトレ
ジスタ１１４の出力がそれぞれハイレベルのときにオン
するアナログスイッチＡＳＷＨ、ＡＳＷＬを備えてお
り、各アナログスイッチＡＳＷＨ、ＡＳＷＬには、それ
ぞれハイレベルの電圧ＶＧＨと、ローレベルの電圧ＶＧ
Ｌとが入力されている。

【００１９】ここで、シフトレジスタ１１４の一方の出
力がハイレベルであれば、一方のスイッチＡＳＷＨがオ
ンとなり、ハイレベルの電圧ＶＧＨが出力される。逆
に、シフトレジスタ１１４の他方の出力がハイレベルで
あれば、他方のスイッチＡＳＷＬがオンとなり、ローレ
ベルの電圧ＶＧＬが出力される。

【００２０】一方、データ駆動器１０２は、データ線を
介して画素電極１１２aに所要の電圧を印加するもので
あって、図１８に示す例では、コストダウンと設計の自
由度等を高める目的で、８個のチップ１０２₁〜１０２₈
を組み合わせて(3×n)列分を駆動するように構成されて
いる。

【００２１】図２２に、データ駆動器１０２の全体構成
を示す。

【００２２】このデータ駆動器１０２は、前述のデータ
スタートパルスＤＳＰとデータクロックＤＣＫとに基づ
いて標本化パルスＴsmpを作成するシフトレジスタ１２
０と、画像データを記憶・保持するサンプリングホール
ド回路１２２₁₁，１２２₁₂，１２２₁₃，１２２₂₁，…，
１２２_n1，１２２_n2，１２２_n3とからなる。なお、シフ
トレジスタ１２０は簡略化して示しているが、ゲート駆
動器１０１のシフトレジスタ１１４と同じような構成の
もので実現できる。

【００２３】また、本例のデータ駆動器１０２は、１つ
の標本化パルスＴsmpでＲ，Ｇ，Ｂの各画像データを同
時にサンプリングする構造となっており、したがって、
サンプリングホールド回路１２２₁₁，１２２₁₂，１２２
₁₃，１２２₂₁，…，１２２_n1，１２２_n2，１２２_n3の総
数としては、(３×n)個分設けられている。

【００２４】上記のデータ駆動器１０２を構成する各サ
ンプリングホールド回路１２２₁₁，１２２₁₂，１２
２₁₃，１２２₂₁，…，１２２_n1，１２２_n2，１２２
_n3は、３ビット入力１ビット出力対応のものであって、
いずれも同一の構成を有しているので、ここでは、上か
ら一番目の一つのサンプリングホールド回路１２２₁₁に
ついて、図２３のブロック図を参照して説明すると、３
ビットの画像データは、標本化パルスＴsmpの立ち上が
りで標本化記憶手段Ｍsmpに記憶され、出力パルスＬＰ
の立ち上がりで保持記憶手段ＭＨに移される。保持記憶
手段ＭＨに移されたデータは、次の出力パルスＬＰが立
ち上がるまで保持され、その間に次のデータが標本化記
憶手段Ｍsmpに記憶される。保持記憶手段ＭＨに保持さ
れたデータは、出力回路部ＯＣＰによって階調電圧Ｖ₀
〜Ｖ₇に変換されて出力される。

【００２５】図２４に出力回路部ＯＣＰのより詳しい構
成を示す。

【００２６】出力回路部ＯＣＰは、論理回路である復号
器ＤＥＣと、８つのアナログスイッチＡＳＷ₀〜ＡＳＷ₇
とからなり、各アナログスイッチＡＳＷ₀〜ＡＳＷ₇には
それぞれ階調用電圧源１０４から与えられる階調電圧Ｖ
₀〜Ｖ₇が入力されている。

【００２７】復号器ＤＥＣの各出力Ｓ₀〜Ｓ₇は、それぞ
れ対応するアナログスイッチＡＳＷ₀〜ＡＳＷ₇の制御端
子に入力されており、各アナログスイッチＡＳＷ₀〜Ａ
ＳＷ₇は、その制御信号がハイレベルのときオンとな
る。たとえば、データの値が“４”の場合には、Ｓ₄が
ハイレベルとなるので、そのアナログスイッチＡＳＷ₄
がオンとなり、階調電圧Ｖ₄が同回路ＯＣＰの出力とな
る。そして、ＴＦＴ１１０がオンのときには、この階調
電圧Ｖ₄がコンデンサ１１２に印加される。

【００２８】次に、上記構成の液晶表示装置の基本的な
動作について、図２５ないし図２７を参照して説明す
る。

【００２９】図２５は垂直同期信号Ｖsyncを基準とした
タイミングチャートであり、図２６および図２７は水平
同期信号Ｈsyncを基準としたタイミングチャートであ
る。

【００３０】ゲート駆動器１０１については、第２の水
平期間Ｔh＝Ｈ(２)に第１行の出力Ｇ(１)がハイになる
ようにゲートスタートパルスＧＳＰが入力される。以
下、水平期間毎にゲートクロックＧＣＫが立ち上がりと
なるたびに、ハイレベルの出力が順次シフトしていき、
各行を順次走査してＴＦＴ１１０をオンしていく。

【００３１】一方、データ駆動器１０２については、シ
フトレジスタ１２０にデータスタートパルスＤＳＰが入
力されると、これに応じてシフトレジスタ１２０は、デ
ータクロックＤＣＫの立ち上がりとなるたびに標本化パ
ルスＴsmpを順次シフトしていく。

【００３２】そして、あるチップについて最後に発生さ
れる標本化パルスＴsmpを次のチップに対するデータス
タートパルスＤＳＰとして入力するようにしており、こ
の結果、データ駆動器１０２を構成する各チップ１０２
₁〜１０２₈の一つがサンプリング動作しているときに
は、残りのチップはサンプリング動作するのを停止して
いる。

【００３３】ここで、データ駆動器１０２において、第
１行目の画像データが送信される水平期間Ｔh＝Ｈ(１)
にサンプリングされて記憶、保持されていたデータは、
次の水平期間Ｔh＝Ｈ(２)の出力パルスＬＰの立ち上が
りによって一斉に出力される。その間、データ駆動器１
０２は、２行目のデータをサンプリングしており、以
下、順次、サンプリングと出力を繰り返す。

【００３４】ゆえに、データ駆動器１０２において、あ
るi番目の水平期間Ｔh＝Ｈ(i)にi行目の画像データが送
信されて各標本化パルスＴsmpによってサンプリングさ
れた画像データは、出力パルスＬＰによって、次の水平
期間Ｔh＝Ｈ(i＋１)に一斉に出力される。この水平期間
Ｈ(i＋１)には、ゲート駆動器１０１がi行目の出力Ｇ
(i)をハイレベルにしているので、このときのデータ駆
動器１０２の出力がｉ行目の各画素に書き込まれること
になる。

【００３５】上記の説明から分かるように、出力パルス
ＬＰがハイとなってから次にハイとなるまでの期間が、
データ駆動器１０２が１つのデータに対する電圧を出力
する１出力期間に相当するが、この１出力期間は、通
常、１水平期間Ｔhと等しい。そして、階調電圧Ｖ₀〜Ｖ
₇は、１水平期間Ｔh毎に共通電極電圧Ｖcomから見た電
位の極性が反転している。たとえば、図２５の場合、デ
ータ駆動器１０２のj列目の出力Ｓ(j)に着目したときに
は、各行ごとに電位の極性が反転しており、(i―１)行
目の画素が正に充電されるときには、次のi行目の画素
が負に充電される。

【００３６】このように、本例では、水平期間(出力期
間)Ｔh毎に階調電圧の正負の極性が反転する、いわゆる
行反転駆動が行われるとともに、１垂直期間Ｔv毎にも
極性が反転するようにして、各画素を交流駆動してい
る。

【００３７】たとえば、図２５の場合、同じj列目の各
画素Ｐ(１，j)，Ｐ(２，j)，…に着目したとき、水平期
間Ｔh毎に各画素Ｐ(１，j)，Ｐ(２，j)，…の極性が反
転して充電された電荷が保存され続け、次の垂直期間Ｔ
vになって始めて各画素Ｐ(１，j)，Ｐ(２，j)，…の極
性が反転する。これにより、隣接行間で平均化されたち
らつきのない画像が得られるようにしている。

【００３８】なお、画素電極の電位を共通電極に対して
正に充電する時限を正の駆動時限、負に充電する時限を
負の駆動時限としたとき、極性信号ＰＯＬがハイレベル
のときに正の駆動時限、ローレベルのときが負の駆動時
限に対応している。

【００３９】また、図２５ないし図２７において、画像
データやデータ駆動器の出力Ｓ(j)での斜線の部分は、
表示すべき画像、または出力端子によって値が異なるこ
とを意味している。

【００４０】液晶表示装置の基本的な動作は、以上の説
明の通りであるが、従来の装置においては、データ駆動
器１０２に対して、画像データを表示する画像表示期間
Ｔwの内外に係わらず、常時、データスタートパルスＤ
ＳＰとデータクロックＤＣＫとが共に入力されてサンプ
リング動作が継続されるように構成されていた。

【００４１】すなわち、従来のものでは、データ駆動器
１０２を構成する各チップ１０２₁〜１０２₈は、垂直期
間Ｔvの内、画像データが入力される画像表示期間Ｔw以
外の期間(＝Ｔv−Ｔw)においても、不要な画像データの
サンプリング動作を継続していたために、電力を無駄に
消費していた。

【００４２】そこで、本発明者らは、このような無駄な
電力の消費を極力低減するために、次の２つの装置を提
供した(特願平７−３２７０３９号参照)。

【００４３】(１) 第１の装置では、前記の図２５ない
し図２７に示すように、垂直期間Ｔv中の画像表示期間
Ｔw以外の期間(＝Ｔv−Ｔw)は、データ駆動器１０２を
構成するシフトレジスタ１２０にデータスタートパルス
ＤＳＰが入力されないようにして標本化パルスＴsmpの
発生を無くし、全てのサンプリングホールド回路１２２
₁₁，１２２₁₂，１２２₁₃，１２２₂₁，…，１２２_n1，１
２２_n2，１２２_n3におけるサンプリング動作を停止させ
るようにしている。

【００４４】すなわち、画像表示期間Ｔwのm行目の画像
データがデータ駆動器１０２に送信される水平期間Ｔh
＝Ｈ(m)が終わってから、次の画像表示期間Ｔwの１行目
の画像データが送信される水平期間Ｔh＝Ｈ(１)になる
までは、シフトレジスタ１２０にデータスタートパルス
ＤＳＰを入力せず、１行目の画像データがデータ駆動器
１０２に送信される水平期間Ｔh＝Ｈ(１)になって始め
て、シフトレジスタ１２０にデータスタートパルスＤＳ
Ｐを入力している。

【００４５】このようにすれば、データ駆動器１０２の
各チップ１０２₁〜１０２₈は、垂直期間Ｔv中の画像表
示期間Ｔw以外の表示に直接寄与しない期間では、不必
要な画像データをサンプリングすることがなくなって、
全て待機状態となるから、無駄な消費電力の浪費を抑え
ることができる。

【００４６】(２) 第２の装置では、図２８および図２
９に示すように、垂直期間Ｔv中の画像表示期間Ｔw以外
の期間(＝Ｔv−Ｔw)は、データ駆動器１０２を構成する
シフトレジスタ１２０に、データクロックＤＣＫが入力
されないようにして標本化パルスＴsmpの発生を無く
し、全てのサンプリングホールド回路１２２₁₁，１２２
₁₂，１２２₁₃，１２２₂₁，…，１２２_n1，１２２_n2，１
２２_n3におけるサンプリング動作を停止させるようにし
ている。

【００４７】すなわち、画像表示期間Ｔwのm行目の画像
データがデータ駆動器１０２に送信される水平期間Ｔh
＝Ｈ(m)が終わってから、次の画像表示期間Ｔwの１行目
の画像データが送信される水平期間Ｔh＝Ｈ(１)になる
までは、シフトレジスタ１２０にデータクロックＤＣＫ
を入力せず、１行目の画像データがデータ駆動器１０２
に送信される水平期間Ｔh＝Ｈ(１)になって始めて、シ
フトレジスタ１２０にデータクロックＤＣＫを入力して
いる。

【００４８】この装置においても、垂直期間Ｔv中の画
像表示期間Ｔw以外の表示に直接寄与しない期間では、
データ駆動器１０２の各チップ１０２₁〜１０２₈は不必
要な画像データをサンプリングすることがなくなって、
全て待機状態となるから、無駄な消費電力の浪費を抑え
ることができる。

【００４９】ところで、液晶表示装置の大型化、高精細
化が進み、液晶表示パネル１００の画素数が増えるに伴
って、これを製造する際には、各画素欠陥が発生する確
率も増加する。例えばＴＦＴ１１０に欠陥が生じて、ゲ
ートＧにオン電圧が印加されてもＴＦＴがオンされなけ
れば、画素電極にはソースＳの電圧が常に印加されない
ことになる。またＴＦＴ１１０のゲートＧとドレインＤ
間にリークが生じると、画素電極にゲートＧの高いオン
電圧が印加されることになる。

【００５０】ここで液晶表示パネル１００は、図３０に
示すように、ノーマリーホワイトモードのものでは、液
晶に印加される電圧が高いほど光の透過率が低くなり、
電圧が低いほど光の透過率が高くなる。そのため、欠陥
画素の電極に高い電圧が印加されるときには黒点とな
り、逆に低い電圧が印加されるときには輝点となる。ま
た、ノーマリーブラックモードのものでは、液晶に印加
される電圧が高いほど光の透過率が高くなり、電圧が低
いほど光の透過率が低くなる。そのため、欠陥画素の電
極に高い電圧が印加されるときには輝点となり、逆に低
い電圧が印加されるときには黒点となる。このような輝
点あるいは黒点は、正常な本来の表示画素のデータとは
異なるものが表示されることになるため、欠陥が目立っ
て使用上、大きな支障となる。

【００５１】このような画素欠陥を修正するために、従
来、たとえば特開昭５８−１８４７５８号公報では、欠
陥のあるＴＦＴ１１０のゲートＧを走査信号線よりレー
ザなどを使用して物理的に切り離すとともに、ソースＳ
とドレインＤを短絡させるようにした技術が提案されて
いる。こうすることで、垂直期間中の画像信号の平均的
な電圧が画素電極に印加されることになり、輝点や黒点
などに比べて欠陥を目立ちにくくすることができる。そ
して、前記の特開昭５８−１８４７５８のように、故意
にソースＳとドレインＤを短絡させた画素や製造の際に
ソースＳとドレインＤが短絡してしまった画素の欠陥を
より目立たなくするための駆動方法として、たとえば特
開平６−１３８４３９号が提示されている。特開平６−
１３８４３９号公報では、垂直帰線期間中において、欠
陥画素の電極に印加される電圧を補正するための補正用
映像信号をデータ駆動器１０２に与えるようにした技術
が提案されている。

【００５２】

【発明が解決しようとする課題】しかしながら、上記の
公報に開示されている従来技術は、垂直期間Ｔv中の画
像表示期間Ｔwの内外に係わらずにサンプリング動作を
継続している液晶表示装置を前提としたものであり、本
発明者らが提供したような前述の(１)、(２)の装置、す
なわち、垂直期間Ｔv中の画像表示期間以外の期間(＝Ｔ
v−Ｔw)にはデータ駆動器１０２のサンプリング動作を
停止させるようにした装置においては、垂直期間Ｔv中
の画像表示期間Ｔw以外の期間に補正用のデータをデー
タ駆動器１０２に与えても、データ駆動器１０２はサン
プリング動作をしていないから、何の効果も得られな
い。

【００５３】つまり、垂直期間Ｔv中の画像表示期間Ｔw
以外の期間にはデータ駆動器１０２のサンプリング動作
を停止させる装置では、サンプリングホールド回路１２
２₁₁〜１２２n₃からは、画像表示期間Ｔwの最後の水平
期間Ｔh＝Ｈ(m)にサンプリングされたデータが、次の垂
直期間Ｔv中の画像表示期間Ｔwの最初の水平期間Ｔh＝
Ｈ(１)でデータが更新されるまでは同じ内容で出力され
続ける。このため、ＴＦＴ１１０に欠陥が生じて、たと
えばソースドレイン間が短絡して常時導通状態になって
いるような場合には、垂直期間Ｔv中の画像表示期間Ｔw
以外の期間において、その欠陥画素に対して、垂直期間
Ｔv中の画像表示期間Ｔwの最後の水平期間Ｔh＝Ｈ(m)に
サンプリングされたデータに応じた電圧が印加されるこ
とになるため、欠陥画素が目立ったり、目立たなかった
りすることになる。

【００５４】本発明は、垂直期間中の画像表示期間以外
の少なくとも一部の期間は、データ駆動器を構成する全
てのチップのサンプリング動作を停止させるようにし
て、無駄な電力消費を低減した装置において、欠陥画素
を確実に目立たなくし、表示品位を向上させることを解
決すべき課題とする。

【００５５】

【課題を解決するための手段】本発明は、上記の課題を
解決するため、液晶表示パネルを駆動するゲート駆動器
とデータ駆動器とを備えた液晶表示装置において、次の
構成を採用した。

【００５６】すなわち、請求項１記載に係る液晶表示装
置では、垂直期間中の画像表示期間以外の一部の期間に
は、特定のデータを前記データ駆動器に与えるととも
に、データ駆動器によってこの特定のデータのサンプリ
ング動作を行い、画像表示期間以外の他の期間の大部分
は、データ駆動器のサンプリング動作を停止するように
している。

【００５７】請求項２記載に係る液晶表示装置では、請
求項１記載の構成において、垂直期間中の画像表示期間
以外の一部の期間は、画像表示期間外の最初の水平期間
であるようにしている。

【００５８】請求項３記載に係る液晶表示装置では、請
求項１または２記載の構成において、垂直期間中の画像
表示期間以外の一部の期間には、前記データ駆動器の画
像データのサンプリング開始用のデータスタートパルス
が、このデータ駆動器に入力されるのを許容する第１許
容手段を設けている。

【００５９】請求項４記載に係る液晶表示装置では、請
求項１または２記載の構成において、垂直期間中の画像
表示期間以外の一部の期間には、前記データ駆動器の画
像データのサンプリング用のデータクロックが、このデ
ータ駆動器に入力されるのを許容する第２許容手段を設
けている。

【００６０】請求項５記載に係る液晶表示装置では、請
求項３記載の第１許容手段と、請求項４記載の第２許容
手段とを共に備えている。

【００６１】上記構成において、液晶表示パネルに欠陥
画素がある場合でも、垂直期間中の画像表示期間以外の
ある一定期間に、欠陥修正用の特定のデータをデータ駆
動器に入力するとともに、その特定のデータをサンプリ
ングすれば、そのサンプリングされた特定のデータは、
次の垂直期間中の画像表示期間になるまでは同じ内容で
出力され続ける。そして、欠陥画素に対して、欠陥修正
用の特定のデータに基づく電圧が印加されるために、欠
陥画素による輝点や黒点が目立ち難くなる。しかも、デ
ータ駆動器は、垂直期間中の画像表示期間以外の大部分
ではサンプリング動作を行わずに待機状態となるので、
無駄な電力消費を無くすことができる。

【００６２】

【発明の実施の形態】実施形態１図１は、本発明の実施形態１に係る液晶表示装置の垂直
同期信号Ｖsyncを基準とした動作を示すタイミングチャ
ートである。また、図２および図３は水平同期信号Ｈsy
ncを基準とした動作を示すタイミングチャートである。

【００６３】図２５ないし図２７に示したタイミングチ
ャートとの相違点は、垂直期間Ｔv中の画像表示期間Ｔw
外の最初の水平期間Ｔhにおいて、データ駆動器１０２
に欠陥修正用のデータ、およびデータスタートパルスＤ
ＳＰを入力して、画像表示期間Ｔw外で１回分だけ欠陥
修正用のデータのサンプリングを行っていることであ
る。

【００６４】つまり、画像表示期間Ｔwの最後の行であ
るm行目の画像データがデータ駆動器１０２に送信され
る水平期間Ｔh＝Ｈ(m)が終わってから、１回だけ余分に
データスタートパルスＤＳＰを入力して、１水平期間Ｔ
hにわたって欠陥修正用のデータをサンプリングしてい
る。

【００６５】その後は、次の画像表示期間Ｔwの１行目
の画像データが送信される水平期間Ｔh＝Ｈ(１)になる
までは、シフトレジスタ１２０にデータスタートパルス
ＤＳＰを入力せず、最初の水平期間Ｔh＝Ｈ(１)になっ
て始めて、シフトレジスタ１２０にデータスタートパル
スＤＳＰを入力している。

【００６６】そして、データ駆動器１０２からは、最後
にサンプリングされた欠陥修正用のデータに対応した電
圧が、次の画像表示期間Ｔwの最初の水平期間Ｔh＝Ｈ
(１)まで出力され続けることになる。ただし、この電圧
の正負の極性は、表示制御回路１０３からの極性信号Ｐ
ＯＬによって１水平期間Ｔhごとに反転して交流駆動さ
れている。

【００６７】ここで、液晶表示パネル１００は、一般に
透過率が高いものよりも、低いものの方が欠陥画素とし
て目立ちにくい傾向にあるため、欠陥修正用のデータと
しては、できるだけ黒点に近い色として表示されるよう
にその内容を設定するのが好ましい。(そうすることで
表示の際には、黒点ではなく、黒の方に近い中間色とな
り、欠陥画素が目立ちにくくなる。)たとえば、液晶表
示パネル１００がノーマリホワイトモードのものでは、
液晶に印加される電圧が高いほど光の透過率が低くなの
で、欠陥画素の電極には高い電圧(図３０ではたとえば
５Ｖ程度)が印加されるようにデータ内容を設定する。
また、ノーマリブラックモードのものでは、液晶に印加
される電圧が低いほど光の透過率が低くなるので、欠陥
画像の電極には低い電圧(図３０ではたとえば０.５Ｖ程
度)が印加されるようにデータ内容を設定する。そし
て、本例では、このような欠陥修正用のデータは、表示
制御回路１０３の内部で予め形成されてデータ駆動器１
０２に与えている。

【００６８】ここで、ある画素を構成するＴＦＴ１１０
に欠陥が生じてたとえばソースドレイン間が短絡して常
時導通状態になっているような場合を考えると、その欠
陥画素には、１垂直期間Ｔvにおいて、画像表示期間Ｔw
にデータ駆動器１０２でサンプリングされるデータに基
づく電圧と、画像表示期間Ｔw外にデータ駆動器１０２
でサンプリングされるデータに基づく電圧との平均値が
印加されているとみなすことができる。そして、垂直期
間Ｔv中の画像表示期間Ｔwでは画像表示のためのデータ
に基づく電圧がサンプリングされるために、そのデータ
を任意に変更することはできないが、画像表示期間Ｔw
以外の期間(＝Ｔv−Ｔw)にデータ駆動器１０２でサンプ
リングされる電圧は画像表示として直接に寄与するもの
ではないので、任意に変更可能である。

【００６９】そこで、上述のように画像表示期間Ｔw外
のある一定期間にデータ駆動器１０２で適当な欠陥修正
用のデータをサンプリングさせると、そのときの電圧が
そのサンプリング後に出力され続けることになるので、
欠陥画素に対する１垂直期間Ｔvでみたときの電圧の平
均値としては、例えば透過率をやや低いものとすること
ができ、欠陥画素の存在を目立たなくすることが可能と
なる。

【００７０】しかも、データ駆動器１０２は、画像表示
期間Ｔwの経過後のわずかな期間(本例では１水平期間Ｔ
h分)だけ多くサンプリング動作するだけであるから、無
駄な消費電力もほとんど多くならないことになる。

【００７１】垂直期間Ｔv中の画像表示期間Ｔw外の最初
の水平期間Ｔhにおいて、データ駆動器１０２に欠陥修
正用のデータ、およびデータスタートパルスＤＳＰを入
力するための、第１許容手段Ａの具体的な構成を図４の
ブロック図に、その動作を図５ないし図８のタイミング
チャートにそれぞれ示す。

【００７２】第１の計数器２０１は、水平同期信号Ｈsy
ncの立ち下がりでリセットし、新たにカウントを開始す
る。このカウントは、クロックＣＫの立ち上がりごとに
行われ、その結果は、出力端子Ｃ₀〜Ｃ₉から２進数の信
号としてパルス出力される(なお、図５では、紙面の都
合上、Ｃ₀〜Ｃ₂の出力のみ示し、Ｃ₃〜Ｃ₉の出力は省略
している)。

【００７３】ここで、予め第１の比較器３０１に対し
て、水平同期信号Ｈsyncの立ち下がりからデータスター
トパルスＤＳＰの入力までの経過時間Ｔa(図２および図
３参照)を考慮した設定値を２進数の信号Ｈ₀〜Ｈ₉とし
て入力しておき、第１の計数器２０１からの出力と設定
値とが一致したときに、第１の比較器３０１の出力端子
ＯＵＴからパルスが出力される。

【００７４】第１のフリップフロップ２２１は、クロッ
クＣＫをインバータ２１２でレベル反転させて得られる
信号の立ち上がりのタイミングに応じて第１の比較器３
０１の出力をラッチする。そして、第１の比較器３０１
からパルスが出力されるときに第１のフリップフロップ
２２１でラッチして出力されるものがデータスタートパ
ルスＤＳＰとなる。

【００７５】また、第２の計数器２０２は、垂直同期信
号Ｖsyncの立ち上がりでリセットし、新たにカウントを
開始する。このカウントは、水平同期信号Ｈsyncの立ち
下がりごとに行われ、その結果は、出力端子Ｃ₀〜Ｃ₉か
ら２進数の信号としてパルス出力される(なお、図６で
は、紙面の都合上、Ｃ₀〜Ｃ₂の出力のみ示し、Ｃ₃〜Ｃ₉
の出力は省略している)。

【００７６】ここで、第２の比較器３０２に対して、予
め垂直同期信号Ｖsyncの立ち上がりから垂直期間Ｔv中
の画像表示期間ＴwのゲートスタートパルスＧＳＰの入
力までの経過時間Ｔb(図１参照)を考慮した設定値を２
進数の信号Ｖ₀〜Ｖ₉として入力しておき、第２の計数器
２０２からの出力と設定値とが一致したときに、第２の
比較器３０２の出力端子ＯＵＴからパルスが出力され
る。

【００７７】第２のフリップフロップ２２２は、水平同
期信号Ｈsyncをインバータ２１３でレベル反転した信号
の立ち上がりごとに第２の比較器３０２の出力をラッチ
する。

【００７８】第２のフリップフロップ２２２は、次の必
要性から設けられている。

【００７９】前述のように、ある水平期間Ｔh＝Ｈ(i)に
サンプリングされたデータは、次の水平期間Ｔh＝Ｈ(i
＋１)にゲート駆動器１０１でi行目が指定されて、デー
タ駆動器１０２から一斉出力される。この点を考慮し
て、ゲート駆動器１０１から第１行目のハイレベルのゲ
ート電圧が出力されるタイミングよりも１水平期間Ｔh
前から後述の第４フリップフロップ２２４の出力をハイ
レベルにして第２のアンドゲート２３２を開くようにす
るためである。

【００８０】第３のフリップフロップ２２３は、第１の
計数器２０１の上位側のＣ₈の出力端子からの出力信号
と、Ｃ₉の出力端子からの出力信号をインバータ２１１
で反転した信号とを第１のアンドゲート２３１を通すこ
とで生成されたクロックの立ち上がりで、第２フリップ
フロップ２２２の出力をラッチする。そして、第２の比
較器２２２からパルスが出力されるときに第３のフリッ
プフロップ２２３でラッチし出力されるものがゲートス
タートパルスＧＳＰとなる。

【００８１】第３の計数器２０３は、第２のフリップフ
ロップ２２２の反転出力の立ち下がりでリセットされて
から、新たにカウントを開始する。このカウントは、水
平同期信号Ｈsyncの立ち下がりごとに行われ、その結果
は、出力端子Ｃ₀〜Ｃ₈から２進数の信号としてパルス出
力される(なお、図７では、紙面の都合上、Ｃ₀〜Ｃ₂の
出力のみ示し、Ｃ₃〜Ｃ₈の出力は省略している)。

【００８２】ここで、復号器３０３は、第３の計数器２
０３からの出力が予め垂直期間Ｔv中の画像表示期間Ｔw
に対応させて設定した所定の値に達したときにのみ、そ
の出力端子ＯＵＴからパルスを出力する。

【００８３】そして、復号器３０３の出力がインバータ
２１４でレベル反転され、その出力の立ち下がりにより
第４のフリップフロップ２２４がリセットされる。ま
た、この第４のフリップフロップ２２４は、第２のフリ
ップフロップ２２２の反転出力の立ち下がりでセットさ
れる。よって、この第４のフリップフロップ２２４の出
力は、垂直期間Ｔv中の画像表示期間Ｔwに相当する期間
だけハイレベルとなる。

【００８４】第５のフリップフロップ２２５は、画像表
示期間Ｔwに相当する期間をさらに１水平期間Ｔh分だけ
遅延させるために設けられたもので、水平同期信号Ｈsy
ncをインバータ２１３でレベル反転した信号の立ち上が
りごとに第４のフリップフロップ２２４の出力をラッチ
する。よって、この第５フリップフロップ２２５の出力
は、垂直期間Ｔv中の画像表示期間Ｔwにおける最初の水
平期間を除いた残りの期間、および画像表示期間Ｔw経
過後の最初の水平期間Ｔhに相当する期間にハイレベル
となる(図７および図８参照)。

【００８５】第４、第５のフリップフロップ２２４、２
２５の出力を共に、オアゲート２４１に入力し、さらに
その出力を第２のアンドゲート２３２の一方の入力端に
加えるため、アンドゲート２３２は、垂直期間Ｔv中の
Ｔw＋Ｔhに相当する期間だけデータスタートパルスＤＳ
Ｐの通過を許可し、それ以外の期間ではデータスタート
パルスＤＳＰの通過を阻止する。よって、画像表示期間
Ｔw外の期間(＝Ｔv−Ｔw)においては、最初の水平期間
ＴhにだけデータスタートパルスＤＳＰが入力される。

【００８６】また、第３のアンドゲート２３３は、第
４，第５フリップフロップ２２４，２２５の出力(ただ
し、２２４の出力は反転出力)を共に入力することによ
り、垂直期間Ｔv中の画像表示期間Ｔwが経過した後の１
水平期間Ｔhに相当する期間だけハイレベルの信号を出
力する(図８参照)。そして、この第３のアンドゲート２
３３の出力がデータセレクタ４０１に加わる。

【００８７】データセレクタ４０１は、第３のアンドゲ
ート２３３からの信号がローレベルのときには、一方の
端子Ａに加わる画像表示用のデータを選択し、その信号
がハイレベルのときには欠陥修正用のデータが加わる他
方の端子Ｂを選択する。よって、画像表示期間Ｔwで
は、画像表示用のデータがデータ駆動器１０２に入力さ
れ、画像表示期間Ｔw外の期間(＝Ｔv−Ｔw)の最初の水
平期間Ｔhに欠陥修正用のデータがデータ駆動器１０２
に入力されることになる。

【００８８】なお、この第１許容手段Ａはデータ駆動器
１０２の内外のいずれに備えても構わない。

【００８９】実施形態２図９および図１０は、本発明の実施形態２に係る液晶表
示装置の水平同期信号Ｈsyncを基準とした動作を示すタ
イミングチャートである。

【００９０】図２８および図２９に示したタイミングチ
ャートとの相違点は、垂直期間Ｔv中の画像表示期間Ｔw
外の最初の水平期間Ｔhにおいて、データ駆動器１０２
に欠陥修正用のデータ、および画像データのサンプリン
グ用のデータクロックＤＣＫを入力して、画像表示期間
Ｔw外で１回分だけ欠陥修正用のデータのサンプリング
を行っていることである。

【００９１】つまり、画像表示期間Ｔwの最後の行であ
るm行目の画像データがデータ駆動器１０２に送信され
る水平期間Ｔh＝Ｈ(m)の終了後の最初の水平期間Ｔh中
に、データクロックＤＣＫを入力して、欠陥修正用のデ
ータをサンプリングしている。なお、欠陥修正用のデー
タは、実施形態１で述べたような内容のものである。

【００９２】その後は、次の画像表示期間Ｔwの１行目
の画像データが送信される水平期間Ｔh＝Ｈ(１)になる
までは、シフトレジスタ１２０にデータクロックＤＣＫ
を入力せず、最初の水平期間Ｔh＝Ｈ(１)になって始め
てシフトレジスタ１２０にデータクロックＤＣＫを入力
している。

【００９３】この場合も、実施形態１と同様に、データ
駆動器１０２からは、最後にサンプリングされた欠陥修
正用のデータに対応した電圧が、次の画像表示期間Ｔw
の最初の水平期間Ｔh＝Ｈ(１)まで出力され続けること
になる。ただし、この電圧の正負の極性は、表示制御回
路１０３からの極性信号ＰＯＬによって１水平期間Ｔh
ごとに反転して交流駆動されている。

【００９４】この実施形態２においても、欠陥画素に対
する１垂直期間Ｔvでみたときの電圧の平均値として
は、例えば透過率をやや低いものとすることができ、欠
陥画素の存在を目立たなくすることが可能となる。

【００９５】しかも、データ駆動器１０２は、画像表示
期間Ｔwの経過後のわずかな期間(本例では１水平期間Ｔ
h分)だけ多くサンプリング動作するだけであるから、無
駄な消費電力もほとんど多くならないことになる。

【００９６】垂直期間Ｔv中の画像表示期間Ｔw外の最初
の水平期間Ｔhにおいて、データ駆動器１０２に欠陥修
正用のデータ、およびデータクロックＤＣＫを入力する
ための、第２許容手段Ｂの具体的な構成を図１１のブロ
ック図に、その動作を図１２のタイミングチャートに示
す。

【００９７】実施形態１の図４に示した構成において
は、第２アンドゲート２３２によってデータスタートパ
ルスＤＳＰの出力を制限したが、この実施形態２では、
第４アンドゲート２３４によってデータクロックＤＣＫ
の出力を制限している。

【００９８】すなわち、本例の場合は、この第４アンド
ゲート２３４によって、垂直期間Ｔv中の画像表示期間
Ｔw、およびその期間Ｔw経過後の１水平期間Ｔhに相当
する期間(＝Ｔw＋Ｔh)だけデータクロックＤＣＫの通過
が許容され、それ以外の期間ではデータクロックＤＣＫ
の通過を阻止する(図１２参照)。

【００９９】その他の構成は、実施形態１の場合と同様
であるから、図４に対応する部分には同一の符号を付し
て説明を省略する。

【０１００】なお、この第２許容手段Ｂはデータ駆動器
１０２の内外のいずれに備えても構わない。

【０１０１】変形例 (１) 図４に示した第１許容手段Ａの変形例として、図
１３に示すように第１許容手段Ａ'を構成することもで
きる。

【０１０２】この図１３に示す構成においては、図４に
示した第３計数器２０３、複合器３０３、第５フリップ
フロップ２２５、および第３のアンドゲート２３３を省
略し、ゲート駆動器１０１で、最後のm行まで指定され
たときに出力されるパルスＧＳＰＯ(ただし、このパル
スＧＳＰＯは１水平期間分Ｔhに相当するパルス幅を有
する)を利用して、このパルスＧＳＰＯをインバータ２
１４を介して第４フリップフロップ２２４に入力してい
る。

【０１０３】よって、この第４フリップフロップ２２４
からは、垂直期間Ｔv中の画像表示期間Ｔwに相当する期
間だけハイレベルとなる信号が出力され、これがオアゲ
ート２４１に与えられる。また、上記のパルスＧＳＰＯ
はインバータ２１４、２１５を介して同じくオアゲート
２４１に与えられるため、結果的に、オアゲート２４１
からは、垂直期間Ｔv中のＴw＋Ｔhに相当する期間だけ
データスタートパルスＤＳＰの通過を許可する信号が出
力され、この信号が第２アンドゲート２３２に与えられ
ることによって、データスタートパルスＤＳＰの出力期
間が制限されることになる。また、上記のパルスＧＳＰ
Ｏはインバータ２１４、２１５を介してデータセレクタ
４０１にも与えられるので、画像表示期間Ｔw外の期間
(＝Ｔv−Ｔw)の最初の水平期間Ｔhに欠陥修正用のデー
タがデータ駆動器１０２に入力されることになる。

【０１０４】(２) 図１１に示した第２許容手段Ｂの変
形例として、図１５に示すように第２許容手段Ｂ'を構
成することもできる。

【０１０５】この図１５に示す構成においては、図１１
に示した第３計数器２０３、複合器３０３、第５フリッ
プフロップ２２５、および第３のアンドゲート２３３を
省略し、ゲート駆動器１０１で、最後のm行まで指定さ
れたときに出力されるパルスＧＳＰＯ(ただし、このパ
ルスＧＳＰＯは１水平期間分Ｔhに相当するパルス幅を
有する)を利用して、このパルスＧＳＰＯをインバータ
２１４を介して第４フリップフロップ２２４に入力して
いる。

【０１０６】よって、この第４フリップフロップ２２４
からは、垂直期間Ｔv中の画像表示期間Ｔwに相当する期
間だけハイレベルとなる信号が出力され、これがオアゲ
ート２４１に与えられる。また、上記のパルスＧＳＰＯ
はインバータ２１４、２１５を介して同じくオアゲート
２４１に与えられるため、結果的に、オアゲート２４１
からは、垂直期間Ｔv中のＴw＋Ｔhに相当する期間だけ
データクロックＤＣＫの通過を許可する信号が出力さ
れ、この信号が第２アンドゲート２３４に与えられるこ
とによって、データクロックＤＣＫの出力期間が制限さ
れることになる。また、上記のパルスＧＳＰＯはインバ
ータ２１４、２１５を介してデータセレクタ４０１にも
与えられるので、画像表示期間Ｔw外の期間(＝Ｔv−Ｔ
w)の最初の水平期間Ｔhに欠陥修正用のデータがデータ
駆動器１０２に入力されることになる。

【０１０７】(３) 本発明の課題を解決するには、上記
の２つの実施形態１，２を組み合わせた構成とすること
も可能である。

【０１０８】(４) 欠陥修正用のデータをサンプリング
するのは、本例のような垂直期間Ｔv中の画像表示期間
Ｔw外の最初の水平期間Ｔhに限定されるものではなく、
２番目の水平期間や３番目の水平期間のように、画像表
示期間Ｔwの終了後の比較的早期の期間であれば欠陥画
素を目立たなくすることができる。さらに、サンプリン
グする回数を１水平期間Ｔhだけでなく、数回の水平期
間Ｔhにサンプリングを行っても、本質的には本発明に
含まれることは明らかである。そのときのデータスター
トパルスＤＳＰやデータクロックＤＣＫの許容手段は前
述に示したものを多少変更することなどで実現できる。

【０１０９】また、垂直期間Ｔv中の画像表示期間Ｔwの
一部もサンプリングしないようにして、前記のような方
法で欠陥画素を目立たなくすることも本発明に含まれ
る。

【０１１０】(５) 本例では、欠陥修正用のデータは、
表示制御回路１０３の内部で予め形成されてデータ駆動
器１０２に与えられるようにしているが、わざわざ欠陥
修正用のデータを専用に作成しなくても、画像信号の垂
直期間中の表示期間外の部分のデータが欠陥修正用のデ
ータとしてそのまま使える場合も考えられる。また、欠
陥修正用のデータはサンプリングされる期間のみ与える
だけで目的は達成されるが、別にサンプリングされない
期間中も与えても別に害にはならない。このようにして
も本発明に含まれるのは明らかである。

【０１１１】

【発明の効果】本発明によれば、次の効果を奏する。

【０１１２】垂直期間中の画像表示期間以外の一部の期
間に、欠陥修正用の特定のデータをデータ駆動器に与え
てこの特定のデータのサンプリング動作を行い、画像表
示期間以外の他の期間の大部分は、データ駆動器のサン
プリング動作を停止するようにしているので、欠陥修正
用のデータのサンプリングを行った後は、次の垂直期間
中の画像表示期間の最初の水平期間Ｔh＝Ｈ(１)まで、
欠陥画素に対して欠陥修正用の適当なデータがデータ駆
動器より出力されることになるため、欠陥画素を目立た
なくすることができる。

【０１１３】しかも、垂直期間中の画像表示期間外にお
いては、欠陥修正用のデータのサンプリング期間は僅か
であり、サンプリング後は、次の垂直期間中の画像表示
期間になるまでデータ駆動器のサンプリング動作は停止
されるから、無駄な電力消費を極力少なくすることがで
きる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の実施形態１における垂
直同期信号Ｖsyncを基準とした動作を示すタイミングチ
ャートである。

【図２】本発明の液晶表示装置の実施形態１における水
平同期信号Ｈsyncを基準とした動作を示すタイミングチ
ャートである。

【図３】本発明の液晶表示装置の実施形態１における水
平同期信号Ｈsyncを基準とした動作を図２に継続して示
すタイミングチャートである。

【図４】第１許容手段の具体的な構成を示すブロック図
である。

【図５】図４の第１許容手段の動作説明に供するタイミ
ングチャートである。

【図６】図４の第１許容手段の動作説明に供するタイミ
ングチャートである。

【図７】図４の第１許容手段の動作説明に供するタイミ
ングチャートである。

【図８】図４の第１許容手段の動作説明に供するタイミ
ングチャートである。

【図９】本発明の液晶表示装置の実施形態２における水
平同期信号Ｈsyncを基準とした動作を示すタイミングチ
ャートである。

【図１０】本発明の液晶表示装置の実施形態２における
水平同期信号Ｈsyncを基準とした動作を図９に継続して
示すタイミングチャートである。

【図１１】第２許容手段の具体的な構成を示すブロック
図である。

【図１２】図１１の第２許容手段の動作説明に供するタ
イミングチャートである。

【図１３】実施形態１の第１許容手段の変形例を示すブ
ロック図である。

【図１４】図１３の第１許容手段の動作説明に供するタ
イミングチャートである。

【図１５】実施形態２の第２許容手段の変形例を示すブ
ロック図である。

【図１６】図１５の第２許容手段の動作説明に供するタ
イミングチャートである。

【図１７】液晶表示装置の全体構成を示すブロック図で
ある。

【図１８】液晶表示パネル、およびこれを駆動するゲー
ト駆動器とデータ駆動器との配置を示す平面図である。

【図１９】ＴＦＴ型液晶表示素子の等価回路図である。

【図２０】ゲート駆動器の全体構成を示すブロック図で
ある。

【図２１】図２０のゲート駆動器を構成するレベル変換
回路の回路図である。

【図２２】データ駆動器の全体構成を示すブロック図で
ある。

【図２３】図２２のデータ駆動器を構成するサンプリン
グホールド回路のブロック図である。

【図２４】図２３のサンプリングホールド回路を構成す
る出力回路部の回路図である。

【図２５】液晶表示装置において、垂直期間中の画像表
示期間外はデータ駆動器にデータスタートパルスを入力
しないようにした場合の垂直同期信号Ｖsyncを基準とし
た動作を示すタイミングチャートである。

【図２６】液晶表示装置において、垂直期間中の画像表
示期間外はデータ駆動器にデータスタートパルスを入力
しないようにした場合の水平同期信号Ｈsyncを基準とし
た動作を示すタイミングチャートである。

【図２７】液晶表示装置において、垂直期間中の画像表
示期間外はデータ駆動器にデータスタートパルスを入力
しないようにした場合の水平同期信号Ｈsyncを基準とし
た動作を図２６に継続して示すタイミングチャートであ
る。

【図２８】液晶表示装置において、垂直期間中の画像表
示期間外はデータ駆動器にデータクロックを入力しない
ようにした場合の水平同期信号Ｈsyncを基準とした動作
を示すタイミングチャートである。

【図２９】液晶表示装置において、垂直期間中の画像表
示期間外はデータ駆動器にデータクロックを入力しない
ようにした場合の水平同期信号Ｈsyncを基準とした動作
を図２８に継続して示すタイミングチャートである。

【図３０】液晶表示パネルのノーマリホワイトとノーマ
リブラックの各タイプにおける透過率と引加電圧(絶対
値)との関係を示す特性図である。

【符号の説明】

１００…液晶表示パネル、１０１…ゲート駆動器、１０
２…データ駆動器、ＧＳＰ…ゲートスタートパルス、Ｇ
ＣＫ…ゲートクロック、ＤＳＰ…データスタートパル
ス、ＤＣＫ…データクロック、Ａ，Ａ'…第１許容手
段、Ｂ，Ｂ'…第２許容手段。

Claims

【特許請求の範囲】

【請求項１】液晶表示パネルを駆動するゲート駆動器
とデータ駆動器とを備えた液晶表示装置において、垂直期間中の画像表示期間以外の一部の期間には、特定
のデータを前記データ駆動器に与えるとともに、データ
駆動器によってこの特定のデータのサンプリング動作を
行い、画像表示期間以外の他の期間の大部分は、データ
駆動器のサンプリング動作を停止することを特徴とする
液晶表示装置。
【請求項２】請求項１記載の液晶表示装置において、垂直期間中の画像表示期間以外の一部の期間は、画像表
示期間外の最初の水平期間であることを特徴とする液晶
表示装置。
【請求項３】請求項１または２記載の液晶表示装置に
おいて、垂直期間中の画像表示期間以外の一部の期間には、前記
データ駆動器の画像データのサンプリング開始用のデー
タスタートパルスが、このデータ駆動器に入力されるの
を許容する第１許容手段を設けたことを特徴とする液晶
表示装置。
【請求項４】請求項１または２記載の液晶表示装置に
おいて、垂直期間中の画像表示期間以外の一部の期間には、前記
データ駆動器の画像データのサンプリング用のデータク
ロックが、このデータ駆動器に入力されるのを許容する
第２許容手段を設けたことを特徴とする液晶表示装置。
【請求項５】請求項３記載の第１許容手段と、請求項
４記載の第２許容手段とを共に備えたことを特徴とする
液晶表示装置。