JPH0919166A - コンバータ回路装置 - Google Patents
コンバータ回路装置Info
- Publication number
- JPH0919166A JPH0919166A JP8149467A JP14946796A JPH0919166A JP H0919166 A JPH0919166 A JP H0919166A JP 8149467 A JP8149467 A JP 8149467A JP 14946796 A JP14946796 A JP 14946796A JP H0919166 A JPH0919166 A JP H0919166A
- Authority
- JP
- Japan
- Prior art keywords
- control
- bipolar transistor
- turned
- semiconductor switches
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Amplifiers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Control Of Ac Motors In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】できるだけ少ないスナッバー素子で動作するコ
ンバータ回路装置を得ること。 【解決手段】中間回路に接続された少なくとも１つのブ
ランチ、各ブランチは少なくとも２つの半導体スイッチ
（Ｓ１）、特にＧＴＯｓを有し、且つ更に、各ブランチ
の半導体スイッチ（Ｓ１）の直列回路の中央ノードによ
って形成される少なくとも１つの負荷端子を有するコン
バータ回路装置において、バイポーラ・トランジスタ
（Ｔ１）と制御回路（３）を有する、能動的に制御可能
な、電流および電圧上昇制限手段が前記半導体スイッチ
（Ｓ１）に並列に設けられる。
ンバータ回路装置を得ること。 【解決手段】中間回路に接続された少なくとも１つのブ
ランチ、各ブランチは少なくとも２つの半導体スイッチ
（Ｓ１）、特にＧＴＯｓを有し、且つ更に、各ブランチ
の半導体スイッチ（Ｓ１）の直列回路の中央ノードによ
って形成される少なくとも１つの負荷端子を有するコン
バータ回路装置において、バイポーラ・トランジスタ
（Ｔ１）と制御回路（３）を有する、能動的に制御可能
な、電流および電圧上昇制限手段が前記半導体スイッチ
（Ｓ１）に並列に設けられる。
Description
【０００１】
【発明の属する技術分野】本発明は、パワー・エレクト
ロニクス、特に、請求項１のプリアンブルによるコンバ
ータ回路装置に関する。
ロニクス、特に、請求項１のプリアンブルによるコンバ
ータ回路装置に関する。
【０００２】
【従来の技術】このような回路装置は周知であり、例え
ば、Vol. 114 (1993), No. 21, pages1310-1319の“Mod
ern power semiconductors in converter technology"
( コンバータ技術における最近のパワー半導体) に記載
されている。これらの回路装置は、それらがＤＣ電圧あ
るいは電流の中間回路によって供給され、偶数の半導体
スイッチによて形成された直列回路からなる少なくとも
一つのブランチを有している、と言う特徴を共有してい
る。この半導体スイッチの直列回路の中央のノードは、
負荷、例えばモータが接続される負荷端子を形成してい
る。これらのスイッチは、例えば調整可能な周波数を有
するＡＣ電圧が負荷に出力されるようにターンオンおよ
びターンオフされる。半導体スイッチは受動dV/dtおよ
びdI/dt スナッバーによる過度に急峻な電圧および電流
の傾斜に対して保護されなければならない。従来技術で
は、このスナッバーは、スナッバー、インダクタンスお
よび抵抗のような受動素子のネットワークを有する。こ
のネットワークは高価であり、大きなスペースを必要と
する。
ば、Vol. 114 (1993), No. 21, pages1310-1319の“Mod
ern power semiconductors in converter technology"
( コンバータ技術における最近のパワー半導体) に記載
されている。これらの回路装置は、それらがＤＣ電圧あ
るいは電流の中間回路によって供給され、偶数の半導体
スイッチによて形成された直列回路からなる少なくとも
一つのブランチを有している、と言う特徴を共有してい
る。この半導体スイッチの直列回路の中央のノードは、
負荷、例えばモータが接続される負荷端子を形成してい
る。これらのスイッチは、例えば調整可能な周波数を有
するＡＣ電圧が負荷に出力されるようにターンオンおよ
びターンオフされる。半導体スイッチは受動dV/dtおよ
びdI/dt スナッバーによる過度に急峻な電圧および電流
の傾斜に対して保護されなければならない。従来技術で
は、このスナッバーは、スナッバー、インダクタンスお
よび抵抗のような受動素子のネットワークを有する。こ
のネットワークは高価であり、大きなスペースを必要と
する。
【０００３】
【発明を解決しようとする課題】従って、本発明の目的
は、できる限り少ないスナッバー素子で動作し、従っ
て、大きなスペースを必要としない、作るのに費用がか
からない新規なコンバータ回路装置を提供することであ
る。
は、できる限り少ないスナッバー素子で動作し、従っ
て、大きなスペースを必要としない、作るのに費用がか
からない新規なコンバータ回路装置を提供することであ
る。
【０００４】
【課題を解決するための手段】この目的は、前述の形式
の回路装置の場合、請求項１に記載の特徴によって達成
される。従って、本発明の核心は、能動的に制御可能な
電流および電圧上昇制限手段が半導体スイッチに並列に
設けられることである。これらの手段は半導体スイッチ
に並列に共通のベース接続されたバイポーラ・トランジ
スタを有することが好ましい。従って、バイポーラ・ト
ランジスタのベースは、半導体スイッチの、カソードに
与えられた第１の主電極に接続され、そのコレクター
は、半導体スイッチの、アノードに与えられた第２の主
電極に接続される。制御回路は、バイポーラ・トランジ
スタを駆動するためにエミッターとベース間に設けられ
る。この制御回路は、バイポーラ・トランジスタが、半
導体スイッチがターンオフする直前に、第１の時間間隔
の間ターンオンし、他方、半導体スイッチが再びターン
オンする前に、ターンオン動作より長く続く第２の時間
間隔の間、ターンオンするように、バイポーラ・トラン
ジスタを駆動する。この方法で、バイポーラ・トランジ
スタは、ブランチのターンオン中の電流の上昇と電圧の
傾斜、およびターンオフ中の電圧の傾斜の勾配をを能動
的に制限することができる。従って、バイポーラ・トラ
ンジスタは両方の制限機能に対して選択的に用いること
ができるので、スナッバー用の要素の経費は低くなる。
これにより、コストおよびスペース要件は減少される。
の回路装置の場合、請求項１に記載の特徴によって達成
される。従って、本発明の核心は、能動的に制御可能な
電流および電圧上昇制限手段が半導体スイッチに並列に
設けられることである。これらの手段は半導体スイッチ
に並列に共通のベース接続されたバイポーラ・トランジ
スタを有することが好ましい。従って、バイポーラ・ト
ランジスタのベースは、半導体スイッチの、カソードに
与えられた第１の主電極に接続され、そのコレクター
は、半導体スイッチの、アノードに与えられた第２の主
電極に接続される。制御回路は、バイポーラ・トランジ
スタを駆動するためにエミッターとベース間に設けられ
る。この制御回路は、バイポーラ・トランジスタが、半
導体スイッチがターンオフする直前に、第１の時間間隔
の間ターンオンし、他方、半導体スイッチが再びターン
オンする前に、ターンオン動作より長く続く第２の時間
間隔の間、ターンオンするように、バイポーラ・トラン
ジスタを駆動する。この方法で、バイポーラ・トランジ
スタは、ブランチのターンオン中の電流の上昇と電圧の
傾斜、およびターンオフ中の電圧の傾斜の勾配をを能動
的に制限することができる。従って、バイポーラ・トラ
ンジスタは両方の制限機能に対して選択的に用いること
ができるので、スナッバー用の要素の経費は低くなる。
これにより、コストおよびスペース要件は減少される。
【０００５】
【実施の形態】図面を参照すると、全図をとおして、同
じあるいは対応する部分には同じ参照番号を付してい
る。図１は、３相インバータ１の等価回路を示す。この
インバータは、例えば、電気モーターに供給するための
電圧コンバータの一部である。この形式の電圧コンバー
タは、主給電整流器（図示せず）、ＤＣ電圧の中間回路
（中間回路のキャパシタＣzkによって図示されている）
および接続された負荷を有するインバータを含む。この
インバータは、偶数の半導体スイッチによって形成され
た直列回路からなる多くのフェーズ(phases)あるいはブ
ランチ２を有し、上部のスイッチＳ１と下部のスイッチ
Ｓ２が各ブランチに対して図示されている。しかし、本
発明は、２つのスイッチだけに限定されるものではな
く、むしろ各ブランチに対して３つ以上のスイッチを備
えることも可能である。この場合の直列回路の中央の、
共通ノードは負荷端子６を形成する。回路装置の半導体
スイッチＳ１とＳ２は、駆動回路５によって、公知のパ
ターンに従ってターンオンおよびターンオフされ、その
結果多相のＡＣ電圧が負荷に生じる。これらの駆動方法
は周知であり、更に説明を要しないであろう。
じあるいは対応する部分には同じ参照番号を付してい
る。図１は、３相インバータ１の等価回路を示す。この
インバータは、例えば、電気モーターに供給するための
電圧コンバータの一部である。この形式の電圧コンバー
タは、主給電整流器（図示せず）、ＤＣ電圧の中間回路
（中間回路のキャパシタＣzkによって図示されている）
および接続された負荷を有するインバータを含む。この
インバータは、偶数の半導体スイッチによって形成され
た直列回路からなる多くのフェーズ(phases)あるいはブ
ランチ２を有し、上部のスイッチＳ１と下部のスイッチ
Ｓ２が各ブランチに対して図示されている。しかし、本
発明は、２つのスイッチだけに限定されるものではな
く、むしろ各ブランチに対して３つ以上のスイッチを備
えることも可能である。この場合の直列回路の中央の、
共通ノードは負荷端子６を形成する。回路装置の半導体
スイッチＳ１とＳ２は、駆動回路５によって、公知のパ
ターンに従ってターンオンおよびターンオフされ、その
結果多相のＡＣ電圧が負荷に生じる。これらの駆動方法
は周知であり、更に説明を要しないであろう。
【０００６】半導体スイッチＳ１とＳ２は、一般に逆導
通要素ではないので、半導体スイッチに並列に逆接続並
列ダイオードを備えることが一般に必要である。このダ
イオードは整流を行う。半導体スイッチ、特にＧＴＯｓ
も、スイッチング傾斜の制限された勾配に耐えるだけで
あり、その結果、それらは電流上昇制限インダクタおよ
び電圧上昇制限キャパシタのような、受動スナッバー要
素によって保護されなければならない。このようなスナ
ッバーは、多くのキャパシタ、ダイオード、インダクタ
および抵抗を有し、これらは逆接続並列ダイオードに加
えて備えられなければならない。このスナッバーは、同
様に周知であり、この点に関して更に説明はしない。本
発明による電流および電圧上昇制限手段は、半導体スイ
ッチＳ１とＳ２に並列に備えられる。これらの手段は、
それらが逆接続並列ダイオードの機能を正確に、追加し
て行うように設計される。結果として、多くの回路素子
が節約される。電流および電圧上昇制限手段は、例えば
半導体スイッチＳ１に並列に共通のベース接続されるバ
イポーラ・トランジスタＴ１を有する。図２に示される
ように、バイポーラ・トランジスタＴ１のベースはＧＴ
Ｏのカソードに接続され、そのコレクタはＧＴＯのアノ
ードに接続される。バイポーラ・トランジスタが第１の
時間間隔ｔ１の間、半導体スイッチＳ１がターンオフす
る直前に、ターンオンするように、バイポーラ・トラン
ジスタＴ１を駆動する制御回路３も備えている。この制
御回路３は、更に詳細に説明されるように、半導体スイ
ッチＳ１のアノードとカソード間の電圧ＶAKの傾斜の勾
配の能動的な制限が達成されるように構成される（図３
参照）。
通要素ではないので、半導体スイッチに並列に逆接続並
列ダイオードを備えることが一般に必要である。このダ
イオードは整流を行う。半導体スイッチ、特にＧＴＯｓ
も、スイッチング傾斜の制限された勾配に耐えるだけで
あり、その結果、それらは電流上昇制限インダクタおよ
び電圧上昇制限キャパシタのような、受動スナッバー要
素によって保護されなければならない。このようなスナ
ッバーは、多くのキャパシタ、ダイオード、インダクタ
および抵抗を有し、これらは逆接続並列ダイオードに加
えて備えられなければならない。このスナッバーは、同
様に周知であり、この点に関して更に説明はしない。本
発明による電流および電圧上昇制限手段は、半導体スイ
ッチＳ１とＳ２に並列に備えられる。これらの手段は、
それらが逆接続並列ダイオードの機能を正確に、追加し
て行うように設計される。結果として、多くの回路素子
が節約される。電流および電圧上昇制限手段は、例えば
半導体スイッチＳ１に並列に共通のベース接続されるバ
イポーラ・トランジスタＴ１を有する。図２に示される
ように、バイポーラ・トランジスタＴ１のベースはＧＴ
Ｏのカソードに接続され、そのコレクタはＧＴＯのアノ
ードに接続される。バイポーラ・トランジスタが第１の
時間間隔ｔ１の間、半導体スイッチＳ１がターンオフす
る直前に、ターンオンするように、バイポーラ・トラン
ジスタＴ１を駆動する制御回路３も備えている。この制
御回路３は、更に詳細に説明されるように、半導体スイ
ッチＳ１のアノードとカソード間の電圧ＶAKの傾斜の勾
配の能動的な制限が達成されるように構成される（図３
参照）。
【０００７】半導体スイッチＳ１がターンオンの場合、
バイポーラ・トランジスタＴ１は、半導体スイッチのタ
ーンオン動作より長く続く時間期間ｔ２が正確であるよ
うに、再びターンオンする。この場合における制御電圧
Ｖ２は直線的に上昇する。制御回路３は、半導体スイッ
チＳ１によって電流の上昇の割合ｄＩ／ｄｔは電圧Ｖ２
の傾斜の勾配を制御することにより制御することができ
る。上で説明された機能を満足するために、制御ユニッ
ト３は図２に示された構造を有することができる。この
回路装置は以下のように機能する。半導体スイッチＳ１
が、（ゲート電圧ＶG1によって表される、駆動ユニット
５による適切な駆動によって）ターンオフされるべきで
ある直前に、バイポーラ・トランジスタＴ１は、電圧Ｖ
２をMOSFETＴ２へ印加することによって、ターンオンさ
れ、その結果電流を流す。これはＶAKのプロフィールに
小さな電圧のハンプ（hump) を生じる。この場合、所望
の負の電圧は、キャパシタＣS からＴ２だけ引き寄せら
れる。このキャパシタは低インダクタンスの電解キャパ
シタの並列回路を有している。
バイポーラ・トランジスタＴ１は、半導体スイッチのタ
ーンオン動作より長く続く時間期間ｔ２が正確であるよ
うに、再びターンオンする。この場合における制御電圧
Ｖ２は直線的に上昇する。制御回路３は、半導体スイッ
チＳ１によって電流の上昇の割合ｄＩ／ｄｔは電圧Ｖ２
の傾斜の勾配を制御することにより制御することができ
る。上で説明された機能を満足するために、制御ユニッ
ト３は図２に示された構造を有することができる。この
回路装置は以下のように機能する。半導体スイッチＳ１
が、（ゲート電圧ＶG1によって表される、駆動ユニット
５による適切な駆動によって）ターンオフされるべきで
ある直前に、バイポーラ・トランジスタＴ１は、電圧Ｖ
２をMOSFETＴ２へ印加することによって、ターンオンさ
れ、その結果電流を流す。これはＶAKのプロフィールに
小さな電圧のハンプ（hump) を生じる。この場合、所望
の負の電圧は、キャパシタＣS からＴ２だけ引き寄せら
れる。このキャパシタは低インダクタンスの電解キャパ
シタの並列回路を有している。
【０００８】時間間隔ｔ２の後（負のゲート電圧ＶG1の
印加後すぐ）、Ｖ２は直ちにゼロに制御される。結果的
に、Ｔ２のゲートは、同様にゼロになり、Ｔ１はＴ２を
流れる電流が減少するのを再び阻止しようとする。しか
し、結果として、電圧ＶAKは上昇し、電流はＣG をとお
して流れる。この電流ＩCG＝（ｄＶAK／ｄｔ）＊ＣGは
ＲG における電圧降下を導く。これはトランジスタＴ２
を駆動し、Ｔ２をターンオンする電圧を再び生成する。
この制御ループは、電圧上昇ｄＶAK／ｄｔが制御され、
制限されることを可能にする。この場合、制限の程度あ
るいは電圧の傾斜の勾配は、“時定数”ＣG ＊（ＲG ‖
Ｒ2 ）によって実質的に決定される。半導体スイッチＳ
１のターンオンの場合、以下の経過が生じる。ゲート電
圧ＶG1の符号が変わる前に、Ｔ２は直線的に上昇する電
圧によって駆動される。これは、抵抗ＲS を介して電流
負帰還を生じる。結局、バイポーラ・トランジスタは共
通のベースに接続され、ファクター“１”によって、こ
の電流を“増幅する”ので、結果として、Ｔ２のドレイ
ン電流は増加し、従って、ＩAも増加する。この方法
で、電流ＩA の上昇率ｄＩA ／ｄｔは電圧の上昇率 ｄ
Ｖ 2 ／ｄｔによってセットすることができる。対象とな
っている半導体スイッチのターンオンによって、同じブ
ランチの対応する、電流導通スイッチＳ２はターンオフ
される。これは、スイッチＳ２の逆方向回復を生じる。
これは、図３における（１）によって示された電流ＩA
のオーバーシュートにおいて証明される。この逆方向回
復が終わるやいなや、スイッチＳ２は電圧を吸収し、そ
れによりＶAKは減少される。電圧Ｖ２は固定され、ター
ンオフの場合、同じ制御経過が生じ、電圧の傾斜の勾配
ｄＶAK／ｄｔは、“時定数”ＣG ＊（ＲG ‖Ｒ2 ）によ
って実質的に決定される。電圧ＶAKがゼロになると直ぐ
に、ゲート電圧ＶG1の符号は反転され、その結果、半導
体スイッチＳ１は完全にオンになり、電流を通す。時間
間隔ｔ２が経過した後、制御電圧Ｖ2 も、続いて除かれ
る。
印加後すぐ）、Ｖ２は直ちにゼロに制御される。結果的
に、Ｔ２のゲートは、同様にゼロになり、Ｔ１はＴ２を
流れる電流が減少するのを再び阻止しようとする。しか
し、結果として、電圧ＶAKは上昇し、電流はＣG をとお
して流れる。この電流ＩCG＝（ｄＶAK／ｄｔ）＊ＣGは
ＲG における電圧降下を導く。これはトランジスタＴ２
を駆動し、Ｔ２をターンオンする電圧を再び生成する。
この制御ループは、電圧上昇ｄＶAK／ｄｔが制御され、
制限されることを可能にする。この場合、制限の程度あ
るいは電圧の傾斜の勾配は、“時定数”ＣG ＊（ＲG ‖
Ｒ2 ）によって実質的に決定される。半導体スイッチＳ
１のターンオンの場合、以下の経過が生じる。ゲート電
圧ＶG1の符号が変わる前に、Ｔ２は直線的に上昇する電
圧によって駆動される。これは、抵抗ＲS を介して電流
負帰還を生じる。結局、バイポーラ・トランジスタは共
通のベースに接続され、ファクター“１”によって、こ
の電流を“増幅する”ので、結果として、Ｔ２のドレイ
ン電流は増加し、従って、ＩAも増加する。この方法
で、電流ＩA の上昇率ｄＩA ／ｄｔは電圧の上昇率 ｄ
Ｖ 2 ／ｄｔによってセットすることができる。対象とな
っている半導体スイッチのターンオンによって、同じブ
ランチの対応する、電流導通スイッチＳ２はターンオフ
される。これは、スイッチＳ２の逆方向回復を生じる。
これは、図３における（１）によって示された電流ＩA
のオーバーシュートにおいて証明される。この逆方向回
復が終わるやいなや、スイッチＳ２は電圧を吸収し、そ
れによりＶAKは減少される。電圧Ｖ２は固定され、ター
ンオフの場合、同じ制御経過が生じ、電圧の傾斜の勾配
ｄＶAK／ｄｔは、“時定数”ＣG ＊（ＲG ‖Ｒ2 ）によ
って実質的に決定される。電圧ＶAKがゼロになると直ぐ
に、ゲート電圧ＶG1の符号は反転され、その結果、半導
体スイッチＳ１は完全にオンになり、電流を通す。時間
間隔ｔ２が経過した後、制御電圧Ｖ2 も、続いて除かれ
る。
【０００９】ツェナー・ダイオードＤZ は、電圧制限の
ために用いられ、ＣG に並列に接続される。バイポーラ
・トランジスタＴ１はＧＴＯと同じ技術を用いて設計す
ることができる。そのベースは、コレクターと向き合っ
て、例えばパワー半導体の円い圧力接触ハウジングの圧
力接触プレートに直接圧力接触している。エミッター端
子は側面に取り出されている。負帰還抵抗ＲE もエミッ
ター供給ラインに設けることができる。これは、個々の
エミッター区分間の電流分割が効果的に保証されるよう
にする。これらの抵抗は、その電流に対しておよそ 0.3
〜３Ｖの電圧降下があるように、その大きさが決められ
る。これは、各ブランチに対する複数の半導体スイッチ
Ｓ１あるいはＳ２の並列回路に対して特に有利である
（図４参照）。バイポーラ・トランジスタは、EP-A2-0
588 026 に記載されているように、低インダクタンスの
ハウジング内に組み込まれるのが好ましい。前述の公報
に開示されたもののような要素をＧＴＯとして用いるの
が好ましい。本発明による回路装置は、半導体スイッチ
Ｓ１またはＳ２が並列に直結されてもよい。この場合、
半導体スイッチＳ１、Ｓ２は共通の駆動ユニット５によ
って駆動される。半導体スイッチはバイポーラ・トラン
ジスタＴ１の制御ユニット３に印加し、それは一度に与
えられる。小さなインダクタＬと抵抗ＲA を半導体スイ
ッチＳ１、Ｓ２のアノードの上流に接続することもでき
る。それは、各々の半導体スイッチの電流が、製造誤差
のためにターンオフの遅れを変える間実質的に一定にす
る。
ために用いられ、ＣG に並列に接続される。バイポーラ
・トランジスタＴ１はＧＴＯと同じ技術を用いて設計す
ることができる。そのベースは、コレクターと向き合っ
て、例えばパワー半導体の円い圧力接触ハウジングの圧
力接触プレートに直接圧力接触している。エミッター端
子は側面に取り出されている。負帰還抵抗ＲE もエミッ
ター供給ラインに設けることができる。これは、個々の
エミッター区分間の電流分割が効果的に保証されるよう
にする。これらの抵抗は、その電流に対しておよそ 0.3
〜３Ｖの電圧降下があるように、その大きさが決められ
る。これは、各ブランチに対する複数の半導体スイッチ
Ｓ１あるいはＳ２の並列回路に対して特に有利である
（図４参照）。バイポーラ・トランジスタは、EP-A2-0
588 026 に記載されているように、低インダクタンスの
ハウジング内に組み込まれるのが好ましい。前述の公報
に開示されたもののような要素をＧＴＯとして用いるの
が好ましい。本発明による回路装置は、半導体スイッチ
Ｓ１またはＳ２が並列に直結されてもよい。この場合、
半導体スイッチＳ１、Ｓ２は共通の駆動ユニット５によ
って駆動される。半導体スイッチはバイポーラ・トラン
ジスタＴ１の制御ユニット３に印加し、それは一度に与
えられる。小さなインダクタＬと抵抗ＲA を半導体スイ
ッチＳ１、Ｓ２のアノードの上流に接続することもでき
る。それは、各々の半導体スイッチの電流が、製造誤差
のためにターンオフの遅れを変える間実質的に一定にす
る。
【００１０】本発明は、図１に示されたインバータに限
定されるべきでなく、むしろすべてのパワー・エレクト
ロニクス回路装置に用いることができる。例えば、ＤＣ
電圧中間回路の上流に接続される整流器、あるいはあら
ゆる数の位相を伴うＤＣ中間回路を有するコンバータに
おいても用いることができる。全体として、本発明は少
ない回路素子で動作する回路装置を構成することができ
る。上述の教示により、本発明のいろいろな変更および
変形が可能であることは明らかである。従って、本発明
はここで特別に述べられた以外にも特許請求の範囲内で
実施される得ることが理解されるべきである。
定されるべきでなく、むしろすべてのパワー・エレクト
ロニクス回路装置に用いることができる。例えば、ＤＣ
電圧中間回路の上流に接続される整流器、あるいはあら
ゆる数の位相を伴うＤＣ中間回路を有するコンバータに
おいても用いることができる。全体として、本発明は少
ない回路素子で動作する回路装置を構成することができ
る。上述の教示により、本発明のいろいろな変更および
変形が可能であることは明らかである。従って、本発明
はここで特別に述べられた以外にも特許請求の範囲内で
実施される得ることが理解されるべきである。
【図１】負荷としてモーターを有する３相インバーター
の回路装置を示す。
の回路装置を示す。
【図２】本発明による電流および電圧上昇制限手段の等
価回路を有する半導体スイッチを示す。
価回路を有する半導体スイッチを示す。
【図３】本発明による電流および電圧上昇制限手段の駆
動に対するタイミング図を示す。
動に対するタイミング図を示す。
【図４】並列に接続された複数の半導体スイッチを有す
る回路装置。
る回路装置。
１ コンバータ回路装置 ２ ブランチ、位相 ３ 制御ユニット ５ 駆動ユニット ６ 負荷端子 Ｓ１，Ｓ２ 半導体スイッチ Ｔ１ バイポーラ・トランジスタ Ｔ２ 制御トランジスタ ＣS ，ＣG キャパシタ ＲS ，ＲG 抵抗 Ｒ2 ，ＲE 抵抗 ＲA 抵抗 ＤZ ツェナー・ダイオード ＶG1 ゲート電圧 ＶAK アノード／カソード電圧 Ｖ2 制御電圧 ＩA 電流 Ｌ インダクタ
Claims (7)
- 【請求項１】中間回路に接続された少なくとも１つのブ
ランチ（２）、各ブランチ（２）は少なくとも２つの半
導体スイッチ（Ｓ１，Ｓ２）、特にＧＴＯｓを有し、且
つ更に、各ブランチの半導体スイッチ（Ｓ１，Ｓ２）の
直列回路の中央ノードによって形成される少なくとも１
つの負荷端子（６）を有するコンバータ回路装置におい
て、 能動的に制御可能な、電流および電圧上昇制限手段（Ｔ
１，３）が前記半導体スイッチ（Ｓ１，Ｓ２）に並列に
設けられていることを特徴とするコンバータ回路装置。 - 【請求項２】前記電流および電圧上昇制限手段（Ｔ１，
３）は、バイポーラ・トランジスタ（Ｔ１）と制御回路
（３）を有し、前記バイポーラ・トランジスタ（Ｔ１）
のベースは前記半導体スイッチ（Ｓ１，Ｓ２）の、カソ
ードに設けられた第１の主電極に接続され、前記バイポ
ーラ・トランジスタ（Ｔ１）のコレクタは前記半導体ス
イッチ（Ｓ１，Ｓ２）の、アノードに設けられた第２の
主電極に接続され、且つ前記バイポーラ・トランジスタ
（Ｔ１）はベースとエミッタ間に実質的に設けられた前
記制御回路（３）によって駆動される請求項１に記載の
コンバータ回路装置。 - 【請求項３】前記制御回路（３）は、特にMOSFETの形状
の制御トランジスタ（Ｔ２）、第１のキャパシタ
（ＣS ) 、第２のキャパシタ（ＣG ) 、第１と第２の抵
抗（ＲG とＲ2 ）および制御可能な電源（Ｖ2 ）を有
し、前記第１のキャパシタ（ＣS ) は、前記バイポーラ
・トランジスタ（Ｔ１）のベースとエミッタ間の前記制
御トランジスタ（Ｔ２）を介して接続され、前記電源
（Ｖ2 ）は、前記第２の抵抗（Ｒ2 ）を介して前記制御
トランジスタ（Ｔ２）の制御電極に接続され、前記第１
の抵抗（ＲG ）は、前記制御トランジスタ（Ｔ２）の制
御電極と第１の主電極間に配置され、且つ前記第２のキ
ャパシタ（ＣG ) は、前記バイポーラ・トランジスタ
（Ｔ１）と前記制御トランジスタ（Ｔ２）の制御電極間
に接続されている請求項２に記載のコンバータ回路装
置。 - 【請求項４】第３の抵抗（ＲS ) が前記制御トランジス
タ（Ｔ２）と前記第１のキャパシタ（ＣS ) 間に設けら
れている請求項３に記載のコンバータ回路装置。 - 【請求項５】前記バイポーラ・トランジスタ（Ｔ１）
は、前記半導体スイッチ（Ｓ１，Ｓ２）がターンオフす
る直前に、第１の期間間隔（ｔ１）の間ターンオンし、
且つ前記半導体スイッチ（Ｓ１，Ｓ２）が再びターンオ
ンする前に、ターンオン動作より長く続く第２の時間間
隔（ｔ２）の間ターンオンするように、前記制御回路
（３）は設計されている請求項３に記載のコンバータ回
路装置。 - 【請求項６】前記バイポーラ・トランジスタ（Ｔ１）
は、前記半導体スイッチ（Ｓ１，Ｓ２）がターンオフす
る直前に、第１の期間間隔（ｔ１）の間ターンオンし、
且つ前記半導体スイッチ（Ｓ１，Ｓ２）が再びターンオ
ンする前に、ターンオン動作より長く続く第２の時間間
隔（ｔ２）の間ターンオンする請求項３に記載の回路装
置の制御回路を駆動する方法。 - 【請求項７】前記制御トランジスタ（Ｔ２）は、限定さ
れた傾斜の勾配を有する前記半導体スイッチ（Ｓ１，Ｓ
２）の更新されたターンオン前に、ターンオンされる請
求項６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19523096:5 | 1995-06-26 | ||
| DE19523096A DE19523096A1 (de) | 1995-06-26 | 1995-06-26 | Stromrichterschaltungsanordnung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0919166A true JPH0919166A (ja) | 1997-01-17 |
Family
ID=7765233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8149467A Pending JPH0919166A (ja) | 1995-06-26 | 1996-06-11 | コンバータ回路装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5729446A (ja) |
| EP (1) | EP0751611B1 (ja) |
| JP (1) | JPH0919166A (ja) |
| CN (1) | CN1068997C (ja) |
| AT (1) | ATE177269T1 (ja) |
| CA (1) | CA2174386A1 (ja) |
| DE (2) | DE19523096A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3604538B2 (ja) * | 1997-09-11 | 2004-12-22 | 株式会社東芝 | 電磁調理器 |
| US6577086B2 (en) * | 2001-03-19 | 2003-06-10 | Delphi Technologies, Inc. | Device for disconnecting a neutral point of a motor |
| US8369109B2 (en) * | 2006-11-09 | 2013-02-05 | Osram Gesellschaft Mit Beschrankter Haftung | Self-oscillating bipolar transistor DC/AC/DC converter using a pulse forming timer |
| PL2100368T3 (pl) * | 2006-12-08 | 2012-02-29 | Siemens Ag | Półprzewodnikowe elementy ochronne do opanowania zwarć po stronie DC przetwornic z obwodem pośrednim napięcia |
| JP5393728B2 (ja) * | 2011-06-03 | 2014-01-22 | 三菱電機株式会社 | 半導体装置 |
| US9042143B2 (en) * | 2011-10-29 | 2015-05-26 | Ixys Corporation | Low forward voltage rectifier using capacitive current splitting |
| AT515848B1 (de) | 2014-05-15 | 2020-09-15 | Fronius Int Gmbh | Schaltungsanordnung und Verfahren zum Ansteuern eines Halbleiterschaltelements |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4366522A (en) * | 1979-12-10 | 1982-12-28 | Reliance Electric Company | Self-snubbing bipolar/field effect (biofet) switching circuits and method |
| JPS60203016A (ja) * | 1984-03-27 | 1985-10-14 | Meidensha Electric Mfg Co Ltd | ゲ−トタ−ンオフサイリスタのスナバ回路 |
| JPH0734657B2 (ja) * | 1985-04-30 | 1995-04-12 | 三菱電機株式会社 | Ｇｔｏサイリスタのスナツバ回路 |
| US4736268A (en) * | 1986-12-18 | 1988-04-05 | Westinghouse Electric Corp. | High frequency AC solid state switch |
| US4939566A (en) * | 1987-10-30 | 1990-07-03 | North American Philips Corporation | Semiconductor switch with parallel DMOS and IGT |
| DE3869752D1 (de) * | 1987-12-23 | 1992-05-07 | Bbc Brown Boveri & Cie | Abschaltbarer thyristor mit ueberspannungsschutz. |
| WO1991010280A1 (en) * | 1989-12-22 | 1991-07-11 | Allied-Signal Inc. | A power inverter snubber circuit |
| DE4123813C2 (de) * | 1991-07-18 | 1994-03-17 | Abb Patent Gmbh | Anordnung zum Schutz eines Zweigpaares mit abschaltbaren Leistungshalbleitern vor Überspannungsspitzen |
-
1995
- 1995-06-26 DE DE19523096A patent/DE19523096A1/de not_active Withdrawn
-
1996
- 1996-04-17 CA CA002174386A patent/CA2174386A1/en not_active Abandoned
- 1996-05-31 EP EP96810352A patent/EP0751611B1/de not_active Expired - Lifetime
- 1996-05-31 AT AT96810352T patent/ATE177269T1/de not_active IP Right Cessation
- 1996-05-31 DE DE59601362T patent/DE59601362D1/de not_active Expired - Fee Related
- 1996-06-11 JP JP8149467A patent/JPH0919166A/ja active Pending
- 1996-06-26 CN CN96108640A patent/CN1068997C/zh not_active Expired - Fee Related
- 1996-06-26 US US08/670,899 patent/US5729446A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE59601362D1 (de) | 1999-04-08 |
| EP0751611A3 (de) | 1997-07-30 |
| ATE177269T1 (de) | 1999-03-15 |
| DE19523096A1 (de) | 1997-01-02 |
| EP0751611A2 (de) | 1997-01-02 |
| EP0751611B1 (de) | 1999-03-03 |
| CN1068997C (zh) | 2001-07-25 |
| US5729446A (en) | 1998-03-17 |
| CA2174386A1 (en) | 1996-12-27 |
| CN1143279A (zh) | 1997-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847548A (en) | Current-sharing passive snubber for parallel-connected switches and high power boost converter employing the same | |
| WO2004098060A1 (en) | High speed bi-directional solid state switch | |
| JPH09504160A (ja) | パルス幅変調ｄｃ／ｄｃブーストコンバータ | |
| JPH04299074A (ja) | 電力変換装置のスナバ回路 | |
| JP2001161071A (ja) | ３相ａｃ／ｄｃ電力回生変換器 | |
| US7184279B2 (en) | Solid state switching circuit | |
| JPH0919166A (ja) | コンバータ回路装置 | |
| JP2006141168A (ja) | 電力変換装置 | |
| EP2525492B1 (en) | Electronic switching device | |
| JPH0919165A (ja) | コンバータ回路装置 | |
| JPH05328714A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR20020080998A (ko) | 승압형 컨버터를 위한 무손실 스너버 회로 | |
| JPH10210736A (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP2004526395A (ja) | 電流をスイッチングする回路に対する回路構造 | |
| CN114072997A (zh) | 具有串联的多个主开关的功率转换器和功率转换方法 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH07264844A (ja) | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 | |
| JP4122689B2 (ja) | バッファ回路及びそれを用いた半導体電力変換装置 | |
| JPH11178318A (ja) | 電圧駆動型電力素子の駆動回路 | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JP6898028B2 (ja) | Ｄｃ／ｄｃコンバータ及び電力供給方法 | |
| JP2962388B2 (ja) | 二石式絶縁形スイッチング電源 | |
| JP2000252807A (ja) | スイッチング回路及びそのスイッチング方法 | |
| JPS58202623A (ja) | トランジスタスイツチ回路 | |
| CA2051668A1 (en) | Circuits with switching protection and parts therefor |