JPH09186196A - Ｌｓｉパッケージ - Google Patents
ＬｓｉパッケージInfo
- Publication number
- JPH09186196A JPH09186196A JP7354182A JP35418295A JPH09186196A JP H09186196 A JPH09186196 A JP H09186196A JP 7354182 A JP7354182 A JP 7354182A JP 35418295 A JP35418295 A JP 35418295A JP H09186196 A JPH09186196 A JP H09186196A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- lsi
- grid array
- chip
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩチップ及びピングリットアレイ又はボ
ールグリッドアレイの接続端子の超高密度化を図ること
ができるとともに、外部の実装基板への接続を容易に行
なうことができるようにする。 【解決手段】 ピングリッドアレイ２０の絶縁基板２１
上にＬＳＩチップ１を実装したＬＳＩパッケージであっ
て、ピングリットアレイの各ピン端子２３に対応する複
数のスルーホール１２と、各スルーホールのＬＳＩチッ
プを接続する側の開口部周縁に形成した第一電極パッド
１２ａと、各スルーホールの前記ピングリッドアレイを
接続する側の開口部周縁に形成した第二電極パッド１２
ｂと、第一電極パッドと同一面上に形成され、ＬＳＩチ
ップの電極端子を第一電極パッドに接続するリードパタ
ーン１３とを有する、テープキャリア１０を介してＬＳ
Ｉチップをピングリットアレイの絶縁基板上に実装した
構成としてある。
ールグリッドアレイの接続端子の超高密度化を図ること
ができるとともに、外部の実装基板への接続を容易に行
なうことができるようにする。 【解決手段】 ピングリッドアレイ２０の絶縁基板２１
上にＬＳＩチップ１を実装したＬＳＩパッケージであっ
て、ピングリットアレイの各ピン端子２３に対応する複
数のスルーホール１２と、各スルーホールのＬＳＩチッ
プを接続する側の開口部周縁に形成した第一電極パッド
１２ａと、各スルーホールの前記ピングリッドアレイを
接続する側の開口部周縁に形成した第二電極パッド１２
ｂと、第一電極パッドと同一面上に形成され、ＬＳＩチ
ップの電極端子を第一電極パッドに接続するリードパタ
ーン１３とを有する、テープキャリア１０を介してＬＳ
Ｉチップをピングリットアレイの絶縁基板上に実装した
構成としてある。
Description
【０００１】
【発明の属する技術分野】本発明は、ピングリットアレ
イ又はボールグリッドアレイにＬＳＩチップを実装した
ＬＳＩパッケージに関し、特に、ＬＳＩチップ及びピン
グリットアレイ等の接続端子の超高密度化（いわゆる超
多ピン化）を図ることができるＬＳＩパッケージに関す
る。
イ又はボールグリッドアレイにＬＳＩチップを実装した
ＬＳＩパッケージに関し、特に、ＬＳＩチップ及びピン
グリットアレイ等の接続端子の超高密度化（いわゆる超
多ピン化）を図ることができるＬＳＩパッケージに関す
る。
【０００２】
【従来の技術】従来から、ＬＳＩパッケージにおける接
続端子の高密度化を図る好適な手段として、大規模集積
回路等のＬＳＩチップを、ピングリッドアレイ又はボー
ルグリッドアレイに実装することが行なわれている。
続端子の高密度化を図る好適な手段として、大規模集積
回路等のＬＳＩチップを、ピングリッドアレイ又はボー
ルグリッドアレイに実装することが行なわれている。
【０００３】従来のＬＳＩパッケージに用いられていた
ピングリッドアレイ（又はボールグリッドアレイ）は、
ガラス布基材エポキシ樹脂からなる絶縁基板の中央部
に、ＬＳＩチップを収納するためのデバイスホールを形
成するとともに、このデバイスホールの周縁に前記ＬＳ
Ｉチップの電極端子と対応する複数の電極パッドを形成
し、また、前記絶縁基板のデバイスホールを除いた全面
に、前記電極パッドと対応する複数のスルーホールを穿
設し、これらスルーホールにピン（又はボール）端子を
挿設し、前記電極パッドと前記スルーホールとを前記絶
縁基板の表面に形成したリードパターンにより接続した
構成となっていた。
ピングリッドアレイ（又はボールグリッドアレイ）は、
ガラス布基材エポキシ樹脂からなる絶縁基板の中央部
に、ＬＳＩチップを収納するためのデバイスホールを形
成するとともに、このデバイスホールの周縁に前記ＬＳ
Ｉチップの電極端子と対応する複数の電極パッドを形成
し、また、前記絶縁基板のデバイスホールを除いた全面
に、前記電極パッドと対応する複数のスルーホールを穿
設し、これらスルーホールにピン（又はボール）端子を
挿設し、前記電極パッドと前記スルーホールとを前記絶
縁基板の表面に形成したリードパターンにより接続した
構成となっていた。
【０００４】そして、前記ＬＳＩチップの各電極端子と
前記ピングリッドアレイの各電極パッドをボンディング
ワイヤで接続し、ＬＳＩパッケージを形成していた。
前記ピングリッドアレイの各電極パッドをボンディング
ワイヤで接続し、ＬＳＩパッケージを形成していた。
【０００５】このようなピングリッドアレイ等を用いた
ＬＳＩパッケージによれば、接続端子の高密度化を図る
ことができるとともに、前記ピングリッドアレイ等のピ
ン端子等を介して、外部の実装基板に簡単に実装するこ
とができた。
ＬＳＩパッケージによれば、接続端子の高密度化を図る
ことができるとともに、前記ピングリッドアレイ等のピ
ン端子等を介して、外部の実装基板に簡単に実装するこ
とができた。
【０００６】なお、前記ＬＳＩチップの各電極端子と前
記ピングリッドアレイの各電極パッドをボンディングワ
イヤで接続する構成のＬＳＩパッケージとしては、例え
ば、特開平４−１２３４４５号で提案されているものが
ある。
記ピングリッドアレイの各電極パッドをボンディングワ
イヤで接続する構成のＬＳＩパッケージとしては、例え
ば、特開平４−１２３４４５号で提案されているものが
ある。
【０００７】一方、ピングリッドアレイ等を用いない従
来のＬＳＩパッケージとして、有機絶縁フィルムに電極
パッドとリードパターンを形成したテープキャリア（Ｔ
ＡＢ：Tape Automated Bonding）に、ＬＳＩチップを実
装した構成のものがあった。
来のＬＳＩパッケージとして、有機絶縁フィルムに電極
パッドとリードパターンを形成したテープキャリア（Ｔ
ＡＢ：Tape Automated Bonding）に、ＬＳＩチップを実
装した構成のものがあった。
【０００８】このようなテープキャリアを用いたＬＳＩ
パッケージでは、前記有機絶縁フィルム上に前記電極パ
ッド及び前記リードパターンを安定した状態で形成する
ことができるので、前記電極パッド及び前記リードパタ
ーンを微細化することができ、また、パッケージの薄型
化を図ることができた。
パッケージでは、前記有機絶縁フィルム上に前記電極パ
ッド及び前記リードパターンを安定した状態で形成する
ことができるので、前記電極パッド及び前記リードパタ
ーンを微細化することができ、また、パッケージの薄型
化を図ることができた。
【０００９】
【発明が解決しようとする課題】ところが、上述した従
来のピングリッドアレイ又はボールグリッドアレイを用
いたＬＳＩパッケージでは、絶縁基板であるガラス布基
材エポキシ樹脂に直接、電極パッド及びリードパターン
を形成する構成としてあった。このガラス布基材エポキ
シ樹脂は、その材質及びパターンの製法等により、前記
リードパターンや前記電極パッドのピッチを微細化に限
界があった。このため、従来のピングリッドアレイ等を
用いたＬＳＩパッケージでは、ピッチ５００μｍ以下の
接続端子の超高密度化を図ることができないという問題
があった。
来のピングリッドアレイ又はボールグリッドアレイを用
いたＬＳＩパッケージでは、絶縁基板であるガラス布基
材エポキシ樹脂に直接、電極パッド及びリードパターン
を形成する構成としてあった。このガラス布基材エポキ
シ樹脂は、その材質及びパターンの製法等により、前記
リードパターンや前記電極パッドのピッチを微細化に限
界があった。このため、従来のピングリッドアレイ等を
用いたＬＳＩパッケージでは、ピッチ５００μｍ以下の
接続端子の超高密度化を図ることができないという問題
があった。
【００１０】また、前記ＬＳＩチップの各電極端子と前
記ピングリッドアレイの各電極パッドをボンディングワ
イヤで接続する構成としてあったので、接続端子を高密
度化するほどボンディングが困難になり、前記電極パッ
ドのピッチをせいぜい１００μｍ程度にしか小さくする
ことができないという問題もあった。
記ピングリッドアレイの各電極パッドをボンディングワ
イヤで接続する構成としてあったので、接続端子を高密
度化するほどボンディングが困難になり、前記電極パッ
ドのピッチをせいぜい１００μｍ程度にしか小さくする
ことができないという問題もあった。
【００１１】ここで、ガラス布基材エポキシ樹脂の代わ
りに、セラミックによって前記絶縁基板を形成すれば、
前記リードパターン等のピッチを微細化することができ
るが、セラミック基板を用いるとピングリッドアレイ等
が高価になってしまうという問題があった。
りに、セラミックによって前記絶縁基板を形成すれば、
前記リードパターン等のピッチを微細化することができ
るが、セラミック基板を用いるとピングリッドアレイ等
が高価になってしまうという問題があった。
【００１２】一方、上述したテープキャリアを用いたＬ
ＳＩパッケージは、前記テープキャリアが柔らかいので
平面性が悪く、また、前記テープキャリア上に形成した
前記リードパターン等によりある程度の定型性を有して
いるので、外部の実装基板との接続において前記テープ
キャリアを平面化することが極めて困難であった。この
ため、前記テープキャリアの前記実装基板への接続が難
しいという問題があり、この問題は接続端子を高密度化
するほど顕著化してしまった。
ＳＩパッケージは、前記テープキャリアが柔らかいので
平面性が悪く、また、前記テープキャリア上に形成した
前記リードパターン等によりある程度の定型性を有して
いるので、外部の実装基板との接続において前記テープ
キャリアを平面化することが極めて困難であった。この
ため、前記テープキャリアの前記実装基板への接続が難
しいという問題があり、この問題は接続端子を高密度化
するほど顕著化してしまった。
【００１３】また、種々の電子部品を両面に実装した前
記実装基板へ、前記テープキャリアを直接実装する構成
となっていたので、前記テープキャリアを平坦化するた
めのサポートリングを効果的に用いることもできなかっ
た。
記実装基板へ、前記テープキャリアを直接実装する構成
となっていたので、前記テープキャリアを平坦化するた
めのサポートリングを効果的に用いることもできなかっ
た。
【００１４】ここで、最近は、有機絶縁フィルムを利用
したテープボールグリッドアレイが実用化されている
が、このテープボールグリッドアレイをＬＳＩパッケー
ジに用いた場合も、前記テープキャリアと同様の問題が
生じる。
したテープボールグリッドアレイが実用化されている
が、このテープボールグリッドアレイをＬＳＩパッケー
ジに用いた場合も、前記テープキャリアと同様の問題が
生じる。
【００１５】なお、特開平４−９６２４０号では、図６
に示すように、ＬＳＩチップ１０１の各電極端子と、ピ
ングリッドアレイ１１０の各電極パッドとをＴＡＢ１２
０によって接続した構成のＬＳＩパッケージが提案され
ていた。このような構成によれば、ＬＳＩチップ１０１
の各電極端子と、ピングリッドアレイ１１０の各電極パ
ッドとの接続にボンディングワイヤを用いないので、接
続端子を高密度化することができた。
に示すように、ＬＳＩチップ１０１の各電極端子と、ピ
ングリッドアレイ１１０の各電極パッドとをＴＡＢ１２
０によって接続した構成のＬＳＩパッケージが提案され
ていた。このような構成によれば、ＬＳＩチップ１０１
の各電極端子と、ピングリッドアレイ１１０の各電極パ
ッドとの接続にボンディングワイヤを用いないので、接
続端子を高密度化することができた。
【００１６】しかし、ピングリッドアレイ１１０の絶縁
基板１１１上に直接、リードパターン１１１ａや電極パ
ッド１１１ｂを形成する構成としてあったので、結局、
ピッチの微細化に限界があり、接続端子を超高密度化す
ることはできないという問題があった。
基板１１１上に直接、リードパターン１１１ａや電極パ
ッド１１１ｂを形成する構成としてあったので、結局、
ピッチの微細化に限界があり、接続端子を超高密度化す
ることはできないという問題があった。
【００１７】また、特開平４−９６２５７号では、図７
に示すように、ＬＳＩチップ２０１の中央に電極端子を
形成し、ピングリッドアレイ２１０の絶縁基板２１１上
のリードパターン２１１ａを前記ＬＳＩチップ２０１の
中央まで延設した構成のＬＳＩパッケージが提案されて
いた。そして、絶縁基板２１１上のリードパターン２１
１ａをＬＳＩチップ２０１の中央まで延設する手段とし
て、絶縁基板２１１上にＬＳＩチップ２０１を覆うフィ
ルム２１２を接着し、このフィルム２１２上にリードパ
ターン２１１ａを形成する構成としてあった。
に示すように、ＬＳＩチップ２０１の中央に電極端子を
形成し、ピングリッドアレイ２１０の絶縁基板２１１上
のリードパターン２１１ａを前記ＬＳＩチップ２０１の
中央まで延設した構成のＬＳＩパッケージが提案されて
いた。そして、絶縁基板２１１上のリードパターン２１
１ａをＬＳＩチップ２０１の中央まで延設する手段とし
て、絶縁基板２１１上にＬＳＩチップ２０１を覆うフィ
ルム２１２を接着し、このフィルム２１２上にリードパ
ターン２１１ａを形成する構成としてあった。
【００１８】このような構成によれば、ＬＳＩチップ２
０１の中央に電極端子を形成することができるので、接
続端子数を増大させることができ、また、絶縁基板２１
１上のフィルム２１２にリードパターン２１１ａを形成
することができるので、リードパターン２１１ａ等のピ
ッチを微細化することができた。
０１の中央に電極端子を形成することができるので、接
続端子数を増大させることができ、また、絶縁基板２１
１上のフィルム２１２にリードパターン２１１ａを形成
することができるので、リードパターン２１１ａ等のピ
ッチを微細化することができた。
【００１９】しかし、このようなＬＳＩパッケージで
は、前記絶縁基板上にフィルム２１２を接着してから両
者を貫通するスルーホール２１３を形成していたため、
フィルム２１２に形成されるスルーホール２１３ａの径
が、常に絶縁基板２１１のスルーホール２１３ｂに挿設
されるピン端子２１４の径と同じであった。
は、前記絶縁基板上にフィルム２１２を接着してから両
者を貫通するスルーホール２１３を形成していたため、
フィルム２１２に形成されるスルーホール２１３ａの径
が、常に絶縁基板２１１のスルーホール２１３ｂに挿設
されるピン端子２１４の径と同じであった。
【００２０】このように、フィルム２１２にピン端子２
１４と同じ径のスルーホール２１３しか形成することが
できなかったので、接続端子を超高密度化しようとして
ピン端子２１４の数を増やすと、フィルム２１２上のス
ペースのスルーホール２１３ａの占める割合が大きくな
り、リードパターン２１１ａや電極パターンの形成スペ
ースを確保することができず、結局、接続端子の超高密
度化を図ることができないという問題があった。
１４と同じ径のスルーホール２１３しか形成することが
できなかったので、接続端子を超高密度化しようとして
ピン端子２１４の数を増やすと、フィルム２１２上のス
ペースのスルーホール２１３ａの占める割合が大きくな
り、リードパターン２１１ａや電極パターンの形成スペ
ースを確保することができず、結局、接続端子の超高密
度化を図ることができないという問題があった。
【００２１】本発明は、上記問題点にかんがみてなされ
たものであり、ＬＳＩチップ及びピングリットアレイ又
はボールグリッドアレイの接続端子の超高密度化を図る
ことができるとともに、外部の実装基板への接続を容易
に行なうことができるＬＳＩパッケージの提供を目的と
する。
たものであり、ＬＳＩチップ及びピングリットアレイ又
はボールグリッドアレイの接続端子の超高密度化を図る
ことができるとともに、外部の実装基板への接続を容易
に行なうことができるＬＳＩパッケージの提供を目的と
する。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載のＬＳＩパッケージは、ピングリッド
アレイの絶縁基板上にＬＳＩチップを実装したＬＳＩパ
ッケージであって、前記ピングリットアレイの各ピン端
子に対応する複数のスルーホールと、各スルーホールの
前記ＬＳＩチップを接続する側の開口部周縁に形成した
第一電極パッドと、各スルーホールの前記ピングリッド
アレイを接続する側の開口部周縁に形成した第二電極パ
ッドと、前記第一電極パッドと同一面上に形成され、前
記第一電極パッドと前記ＬＳＩチップの電極端子を接続
するリードパターンとを有する、テープキャリアを介し
て前記ＬＳＩチップを前記ピングリットアレイの絶縁基
板上に実装した構成としてある。
に、請求項１記載のＬＳＩパッケージは、ピングリッド
アレイの絶縁基板上にＬＳＩチップを実装したＬＳＩパ
ッケージであって、前記ピングリットアレイの各ピン端
子に対応する複数のスルーホールと、各スルーホールの
前記ＬＳＩチップを接続する側の開口部周縁に形成した
第一電極パッドと、各スルーホールの前記ピングリッド
アレイを接続する側の開口部周縁に形成した第二電極パ
ッドと、前記第一電極パッドと同一面上に形成され、前
記第一電極パッドと前記ＬＳＩチップの電極端子を接続
するリードパターンとを有する、テープキャリアを介し
て前記ＬＳＩチップを前記ピングリットアレイの絶縁基
板上に実装した構成としてある。
【００２３】このような構成によれば、前記テープキャ
リア上にリードパターン等を形成する構成としてあるの
で、これらリードパターン等のピッチを微細化すること
ができ、接続端子の高密度化を図ることができる。ま
た、前記ＬＳＩチップを前記ピングリットアレイの絶縁
基板上に実装した構成としてあるので、接続端子の高密
度化を図った場合でも、ＬＳＩパッケージを外部の実装
基板に簡単に接続することができる。
リア上にリードパターン等を形成する構成としてあるの
で、これらリードパターン等のピッチを微細化すること
ができ、接続端子の高密度化を図ることができる。ま
た、前記ＬＳＩチップを前記ピングリットアレイの絶縁
基板上に実装した構成としてあるので、接続端子の高密
度化を図った場合でも、ＬＳＩパッケージを外部の実装
基板に簡単に接続することができる。
【００２４】請求項２記載のＬＳＩパッケージは、ボー
ルグリッドアレイの絶縁基板上にＬＳＩチップを実装し
たＬＳＩパッケージであって、前記ボールグリットアレ
イの各ピン端子に対応する複数のスルーホールと、各ス
ルーホールの前記ＬＳＩチップを接続する側の開口部周
縁に形成した第一電極パッドと、各スルーホールの前記
ピングリッドアレイを接続する側の開口部周縁に形成し
た第二電極パッドと、前記第一電極パッドと同一面上に
形成され、前記第一電極パッドと前記ＬＳＩチップの電
極端子を接続するリードパターンとを有するテープキャ
リアを介して、前記ＬＳＩチップを前記ボールグリット
アレイの絶縁基板上に実装した構成としてある。
ルグリッドアレイの絶縁基板上にＬＳＩチップを実装し
たＬＳＩパッケージであって、前記ボールグリットアレ
イの各ピン端子に対応する複数のスルーホールと、各ス
ルーホールの前記ＬＳＩチップを接続する側の開口部周
縁に形成した第一電極パッドと、各スルーホールの前記
ピングリッドアレイを接続する側の開口部周縁に形成し
た第二電極パッドと、前記第一電極パッドと同一面上に
形成され、前記第一電極パッドと前記ＬＳＩチップの電
極端子を接続するリードパターンとを有するテープキャ
リアを介して、前記ＬＳＩチップを前記ボールグリット
アレイの絶縁基板上に実装した構成としてある。
【００２５】このような構成によれば、ボールグリッド
アレイを用いて、上述した請求項１記載のＬＳＩパッケ
ージと同様の効果を得ることができる。
アレイを用いて、上述した請求項１記載のＬＳＩパッケ
ージと同様の効果を得ることができる。
【００２６】請求項３記載のＬＳＩパッケージは、前記
第一電極パッドの直径を小さくすることによって、前記
テープキャリアの前記スルーホール及び前記リードパタ
ーンの形成面積を広くした構成としてある。
第一電極パッドの直径を小さくすることによって、前記
テープキャリアの前記スルーホール及び前記リードパタ
ーンの形成面積を広くした構成としてある。
【００２７】このような構成によれば、前記第一電極パ
ッドの直径を小さくすることによって、前記テープキャ
リア上に形成される前記第一電極パッドの数を増大しつ
つ、前記リードパターンの形成面積を広く確保すること
ができるので、前記テープキャリアを介して接続される
前記ＬＳＩチップの電極端子と、前記ピングリッドアレ
イのピン端子（又は前記ボールグリッドアレイのボール
端子）とを超高密度化することができる。
ッドの直径を小さくすることによって、前記テープキャ
リア上に形成される前記第一電極パッドの数を増大しつ
つ、前記リードパターンの形成面積を広く確保すること
ができるので、前記テープキャリアを介して接続される
前記ＬＳＩチップの電極端子と、前記ピングリッドアレ
イのピン端子（又は前記ボールグリッドアレイのボール
端子）とを超高密度化することができる。
【００２８】請求項４記載のＬＳＩパッケージは、前記
テープキャリアに形成した前記スルーホールの、前記第
一電極パッド側の開口径のみを小さくすることにより、
前記第一電極パッドの直径を小さくすることとした構成
としてある。
テープキャリアに形成した前記スルーホールの、前記第
一電極パッド側の開口径のみを小さくすることにより、
前記第一電極パッドの直径を小さくすることとした構成
としてある。
【００２９】このような構成によれば、前記テープキャ
リアに形成した前記スルーホールの前記第二電極パッド
側の開口径を大きくすることができるので、前記テープ
キャリアの前記スルーホールに入る半田の量が多くな
り、良好な接続を行なうことができる。
リアに形成した前記スルーホールの前記第二電極パッド
側の開口径を大きくすることができるので、前記テープ
キャリアの前記スルーホールに入る半田の量が多くな
り、良好な接続を行なうことができる。
【００３０】請求項５記載のＬＳＩパッケージは、前記
絶縁基板を多層にして内部に電源層とＧＮＤ層を形成す
るとともに、これら電源層とＧＮＤ層に接続されるチッ
プコンデンサを設けた構成としてある。
絶縁基板を多層にして内部に電源層とＧＮＤ層を形成す
るとともに、これら電源層とＧＮＤ層に接続されるチッ
プコンデンサを設けた構成としてある。
【００３１】このような構成によれば、接続端子の高密
度化を図った本ＬＳＩパッケージを高速動作させた場合
でも、多くの信号線が同時動作したときの電源電圧の変
動によって発生するＧＮＤノイズを、前記チップコンデ
ンサにより抑制することができる。
度化を図った本ＬＳＩパッケージを高速動作させた場合
でも、多くの信号線が同時動作したときの電源電圧の変
動によって発生するＧＮＤノイズを、前記チップコンデ
ンサにより抑制することができる。
【００３２】
【発明の実施の形態】以下、本発明のＬＳＩパッケージ
の実施形態について、図面を参照しつつ説明する。ま
ず、本発明の第一の実施形態に係るＬＳＩパッケージに
ついて説明する。図１は本発明の第一実施形態に係るＬ
ＳＩパッケージを示す斜視図であり、また、図２は上記
ＬＳＩパッケージの部分側面断面図である。
の実施形態について、図面を参照しつつ説明する。ま
ず、本発明の第一の実施形態に係るＬＳＩパッケージに
ついて説明する。図１は本発明の第一実施形態に係るＬ
ＳＩパッケージを示す斜視図であり、また、図２は上記
ＬＳＩパッケージの部分側面断面図である。
【００３３】本実施形態のＬＳＩパッケージは、リード
パターン及びスルーホール等を形成したテープキャリア
を介して、ＬＳＩチップとピングリッドアレイを接続し
た構成としてあり、また、前記テープキャリアの各スル
ーホールの前記ＬＳＩチップを接続する側の開口部周縁
に形成した電極パッド（第一電極パッド）の面積を狭く
した構成としてある。
パターン及びスルーホール等を形成したテープキャリア
を介して、ＬＳＩチップとピングリッドアレイを接続し
た構成としてあり、また、前記テープキャリアの各スル
ーホールの前記ＬＳＩチップを接続する側の開口部周縁
に形成した電極パッド（第一電極パッド）の面積を狭く
した構成としてある。
【００３４】図１及び図２において、１はＬＳＩチップ
であり、外形寸法が１７．５ｍｍ×１７．５ｍｍものを
用いている。このＬＳＩチップ１の周縁部には、約８０
０個の電極端子（図示せず）が約８０μｍのピッチで形
成してある。
であり、外形寸法が１７．５ｍｍ×１７．５ｍｍものを
用いている。このＬＳＩチップ１の周縁部には、約８０
０個の電極端子（図示せず）が約８０μｍのピッチで形
成してある。
【００３５】１０はテープキャリアであり、肉厚５０μ
ｍのポリイミドフィルムからなる。テープキャリア１０
に用いる有機絶縁フィルムは、耐熱性を有し、かつ寸法
安定性が良好で、表面に形成したプリント配線との密着
強度が高いことを要する。
ｍのポリイミドフィルムからなる。テープキャリア１０
に用いる有機絶縁フィルムは、耐熱性を有し、かつ寸法
安定性が良好で、表面に形成したプリント配線との密着
強度が高いことを要する。
【００３６】このテープキャリア１０の中央には、ＬＳ
Ｉチップ１を実装するためのデバイスホール１０ａが形
成してある。このデバイスホール１０ａの周縁には、図
２に示すように、ＬＳＩチップ１の各電極端子に対応す
る約８００個の電極パッド１１が形成してある。
Ｉチップ１を実装するためのデバイスホール１０ａが形
成してある。このデバイスホール１０ａの周縁には、図
２に示すように、ＬＳＩチップ１の各電極端子に対応す
る約８００個の電極パッド１１が形成してある。
【００３７】図１において、テープキャリア１０のデバ
イスホール１０ａを除く全体には、後述するピングリッ
トアレイ２０の各スルーホール２２に対応する約８００
個のスルーホール１２が正方格子状に穿設してある。な
お、図１では、テープキャリアの全面に形成したスルー
ホール，配線パターン等を一部省略してある。
イスホール１０ａを除く全体には、後述するピングリッ
トアレイ２０の各スルーホール２２に対応する約８００
個のスルーホール１２が正方格子状に穿設してある。な
お、図１では、テープキャリアの全面に形成したスルー
ホール，配線パターン等を一部省略してある。
【００３８】図２において、各スルーホール１２のテー
プキャリア１０表面側（ＬＳＩチップ１を接続する側）
の開口部周縁には、第一電極パッド１２ａが形成してあ
り、また、各スルーホール１２のテープキャリア１０裏
面側（ピングリッドアレイ２０を接続する側）の開口部
周縁には、第二電極パッド１２ｂが形成してある。
プキャリア１０表面側（ＬＳＩチップ１を接続する側）
の開口部周縁には、第一電極パッド１２ａが形成してあ
り、また、各スルーホール１２のテープキャリア１０裏
面側（ピングリッドアレイ２０を接続する側）の開口部
周縁には、第二電極パッド１２ｂが形成してある。
【００３９】さらに、テープキャリア１０表面側には、
各電極パッド１１と各第一電極パッド１２ａをそれぞれ
接続するリードパターン１３が形成してある。
各電極パッド１１と各第一電極パッド１２ａをそれぞれ
接続するリードパターン１３が形成してある。
【００４０】ここで、図３は本ＬＳＩパッケージにおけ
るテープキャリアのスルーホールと、ピングリットアレ
イのスルーホールを示す部分拡大図である。
るテープキャリアのスルーホールと、ピングリットアレ
イのスルーホールを示す部分拡大図である。
【００４１】本実施形態では、図３に示すように、テー
プキャリア１０のスルーホール１２の直径を、ピングリ
ットアレイ２０のスルーホール２２の直径より小さくし
てある。また、スルーホール１２の第一電極パッド１２
ａの直径Ｌ１を、第二電極パッド１２ｂ（スルーホール
２２の電極パッド）の直径Ｌ２より小さくした構成とし
てある。
プキャリア１０のスルーホール１２の直径を、ピングリ
ットアレイ２０のスルーホール２２の直径より小さくし
てある。また、スルーホール１２の第一電極パッド１２
ａの直径Ｌ１を、第二電極パッド１２ｂ（スルーホール
２２の電極パッド）の直径Ｌ２より小さくした構成とし
てある。
【００４２】これにより、テープキャリア１０に形成さ
れるスルーホール１２の数を増大させつつ、第一及び第
二電極パッド１２ａ，１２ｂ及びリードパターン１３の
形成面積を広く確保することができる。
れるスルーホール１２の数を増大させつつ、第一及び第
二電極パッド１２ａ，１２ｂ及びリードパターン１３の
形成面積を広く確保することができる。
【００４３】なお、テープキャリア１０の電極パッド１
１，スルーホール１２，第一及び第二電極パッド１２
ａ，１２ｂ及びリードパターン１３を除く全体は、半田
によるショートを防止するため、ソルダレジストをコー
トしてある。
１，スルーホール１２，第一及び第二電極パッド１２
ａ，１２ｂ及びリードパターン１３を除く全体は、半田
によるショートを防止するため、ソルダレジストをコー
トしてある。
【００４４】また、ＬＳＩチップ１の各電極端子と、テ
ープキャリア１０の各電極パッド１１とをＴＡＢテープ
３０を介して互いに接続し、これらＬＳＩチップ１とＴ
ＡＢテープ３０とをシリコン等の封止樹脂３１により封
止してある。これにより、ＬＳＩチップ１とテープキャ
リア１０とは、テープキャリアパッケージを形成する。
ープキャリア１０の各電極パッド１１とをＴＡＢテープ
３０を介して互いに接続し、これらＬＳＩチップ１とＴ
ＡＢテープ３０とをシリコン等の封止樹脂３１により封
止してある。これにより、ＬＳＩチップ１とテープキャ
リア１０とは、テープキャリアパッケージを形成する。
【００４５】前記ピングリットアレイ２０は、ガラス布
基材エポキシ樹脂からなる絶縁基板２１に、テープキャ
リア１０の各スルーホール１２と対応する約８００個の
前記スルーホール２２をピッチ１．２７ｍｍで正方格子
状に穿設し、各スルーホール２２のそれぞれに直径０．
４６ｍｍのピン端子２３を挿設した構成としてある。
基材エポキシ樹脂からなる絶縁基板２１に、テープキャ
リア１０の各スルーホール１２と対応する約８００個の
前記スルーホール２２をピッチ１．２７ｍｍで正方格子
状に穿設し、各スルーホール２２のそれぞれに直径０．
４６ｍｍのピン端子２３を挿設した構成としてある。
【００４６】また、絶縁基板２１の表面側には、スルー
ホール２２に連続する電極パッド２２ａのみが形成して
ある。このようなピングリットアレイ２０は、絶縁基板
２１の表面に電極パッド２２ａのみを形成し、リードパ
ターン等を形成しない構成となっているので、リードパ
ターン等の形成スペースを考慮することなく、スルーホ
ール２２（ピン端子２３）を極めて高密度に設けてあ
る。
ホール２２に連続する電極パッド２２ａのみが形成して
ある。このようなピングリットアレイ２０は、絶縁基板
２１の表面に電極パッド２２ａのみを形成し、リードパ
ターン等を形成しない構成となっているので、リードパ
ターン等の形成スペースを考慮することなく、スルーホ
ール２２（ピン端子２３）を極めて高密度に設けてあ
る。
【００４７】さらに、図２に示すように、各スルーホー
ル２２の電極パッド２２ａ上には、高融点の半田バンプ
２４が形成してある。なお、図２の半田バンプ２４はリ
フローハンダ付け後の状態を示す。
ル２２の電極パッド２２ａ上には、高融点の半田バンプ
２４が形成してある。なお、図２の半田バンプ２４はリ
フローハンダ付け後の状態を示す。
【００４８】上述したＬＳＩチップ１とテープキャリア
１０からなるテープキャリアパッケージを、ピングリッ
トアレイ２０の絶縁基板２１上に載置するとともに、テ
ープキャリア１０のスルーホール１２と絶縁基板２１上
の半田バンプ２４を位置決めし、これらを２００℃以上
の高温でリフロー半田付けすると、図１に示す本ＬＳＩ
パッケージが形成される。
１０からなるテープキャリアパッケージを、ピングリッ
トアレイ２０の絶縁基板２１上に載置するとともに、テ
ープキャリア１０のスルーホール１２と絶縁基板２１上
の半田バンプ２４を位置決めし、これらを２００℃以上
の高温でリフロー半田付けすると、図１に示す本ＬＳＩ
パッケージが形成される。
【００４９】なお、テープキャリア１０の平面度が悪い
場合は、テープキャリア１０のスルーホール１２と絶縁
基板２１上の半田バンプ２４を位置決めした後、これら
テープキャリア１０と絶縁基板２１とを二つのサポート
リングで上下から挟み込み、これらサポートリングの押
圧力によりテープキャリア１０を平坦化する。
場合は、テープキャリア１０のスルーホール１２と絶縁
基板２１上の半田バンプ２４を位置決めした後、これら
テープキャリア１０と絶縁基板２１とを二つのサポート
リングで上下から挟み込み、これらサポートリングの押
圧力によりテープキャリア１０を平坦化する。
【００５０】ここで、テープキャリア１０側を押圧する
前記サポートリングには、ＬＳＩチップ１に対応する孔
を形成するとともに、絶縁基板２１側を押圧する前記サ
ポートリングには、各ピン端子２３に対応する孔をする
ことが好ましい。
前記サポートリングには、ＬＳＩチップ１に対応する孔
を形成するとともに、絶縁基板２１側を押圧する前記サ
ポートリングには、各ピン端子２３に対応する孔をする
ことが好ましい。
【００５１】このような構成からなる二つのサポートリ
ングを用いることによって、テープキャリア１０を効果
的に押圧することができるとともに、各ピン端子２３の
破損を防止することができる。
ングを用いることによって、テープキャリア１０を効果
的に押圧することができるとともに、各ピン端子２３の
破損を防止することができる。
【００５２】上述した本実施形態のＬＳＩパッケージに
よれば、テープキャリア１０上にリードパターン１３等
を形成する構成としてあるので、これらリードパターン
１３等のピッチを微細化することができ、接続端子の高
密度化を図ることができる。
よれば、テープキャリア１０上にリードパターン１３等
を形成する構成としてあるので、これらリードパターン
１３等のピッチを微細化することができ、接続端子の高
密度化を図ることができる。
【００５３】また、ＬＳＩチップ１をピングリットアレ
イ２０の絶縁基板２１上に実装した構成としてあるの
で、接続端子の高密度化を図った場合でも、ＬＳＩパッ
ケージを外部の実装基板に簡単に接続することができ
る。
イ２０の絶縁基板２１上に実装した構成としてあるの
で、接続端子の高密度化を図った場合でも、ＬＳＩパッ
ケージを外部の実装基板に簡単に接続することができ
る。
【００５４】さらに、第一電極パッド１２ａの直径を小
さくすることによって、テープキャリア１０におけるリ
ードパターン１３の形成面積を広く確保しつつ、スルー
ホール１２の数を増大させることができるので、このテ
ープキャリア１０を介して接続されるＬＳＩチップ１の
前記電極端子と、ピングリッドアレイ２０のピン端子２
３とを超高密度化することができる。
さくすることによって、テープキャリア１０におけるリ
ードパターン１３の形成面積を広く確保しつつ、スルー
ホール１２の数を増大させることができるので、このテ
ープキャリア１０を介して接続されるＬＳＩチップ１の
前記電極端子と、ピングリッドアレイ２０のピン端子２
３とを超高密度化することができる。
【００５５】なお、本実施形態のＬＳＩパッケージで
は、図３に示すように、テープキャリア１０のスルーホ
ール１２の直径を均一に小さくすることにより、第一電
極パッド１２ａの直径Ｌ１を微細化しているが、これに
限らず、図４に示すように、スルーホール１２の第一電
極パッド１２ａ側の開口径のみを小さくしても、第一電
極パッド１２ａの直径Ｌ１を微細化することができる。
は、図３に示すように、テープキャリア１０のスルーホ
ール１２の直径を均一に小さくすることにより、第一電
極パッド１２ａの直径Ｌ１を微細化しているが、これに
限らず、図４に示すように、スルーホール１２の第一電
極パッド１２ａ側の開口径のみを小さくしても、第一電
極パッド１２ａの直径Ｌ１を微細化することができる。
【００５６】このような構成とした場合は、スルーホー
ル１２の第二電極パッド１２ｂ側の開口径を大きくする
ことができるので、スルーホール１２に入る半田バンプ
２４の量が多くなり、良好な接続を行なうことができ
る。
ル１２の第二電極パッド１２ｂ側の開口径を大きくする
ことができるので、スルーホール１２に入る半田バンプ
２４の量が多くなり、良好な接続を行なうことができ
る。
【００５７】次に、本発明の第二の実施形態に係るＬＳ
Ｉパッケージについて、図５を参照しつつ説明する。図
５は本発明の第二の実施形態に係るＬＳＩパッケージを
示す部分側面断面図である。
Ｉパッケージについて、図５を参照しつつ説明する。図
５は本発明の第二の実施形態に係るＬＳＩパッケージを
示す部分側面断面図である。
【００５８】図５において、本実施形態のＬＳＩパッケ
ージは、ピングリットアレイ２０の絶縁基板２１を多層
にして内部に電源層２１ａとＧＮＤ層２１ｂを形成する
とともに、これら電源層２１ａとＧＮＤ層２１ｂに接続
されるチップコンデンサ２５を設けた構成としてある。
ージは、ピングリットアレイ２０の絶縁基板２１を多層
にして内部に電源層２１ａとＧＮＤ層２１ｂを形成する
とともに、これら電源層２１ａとＧＮＤ層２１ｂに接続
されるチップコンデンサ２５を設けた構成としてある。
【００５９】このような構成からなる本実施形態のＬＳ
Ｉパッケージによれば、接続端子の高密度化を図った本
ＬＳＩパッケージを高速動作させた場合でも、多くの信
号線が同時動作したときの電源電圧の変動によって発生
するＧＮＤノイズを、チップコンデンサ２５により抑制
することができる。
Ｉパッケージによれば、接続端子の高密度化を図った本
ＬＳＩパッケージを高速動作させた場合でも、多くの信
号線が同時動作したときの電源電圧の変動によって発生
するＧＮＤノイズを、チップコンデンサ２５により抑制
することができる。
【００６０】なお、上述した第一及び第二実施形態は、
いずれも、本発明のＬＳＩパッケージをピングリッドア
レイ２０に応用したものであるが、これに限らず、本発
明のＬＳＩパッケージをボールグリッドアレイに応用し
ても、各実施形態と同様の効果を得ることができる。
いずれも、本発明のＬＳＩパッケージをピングリッドア
レイ２０に応用したものであるが、これに限らず、本発
明のＬＳＩパッケージをボールグリッドアレイに応用し
ても、各実施形態と同様の効果を得ることができる。
【００６１】
【発明の効果】以上のように、本発明のＬＳＩパッケー
ジによれば、ＬＳＩチップ及びピングリットアレイ又は
ボールグリッドアレイの接続端子の超高密度化を図るこ
とができるとともに、当該ＬＳＩパッケージを外部の実
装基板に容易に接続することができる。
ジによれば、ＬＳＩチップ及びピングリットアレイ又は
ボールグリッドアレイの接続端子の超高密度化を図るこ
とができるとともに、当該ＬＳＩパッケージを外部の実
装基板に容易に接続することができる。
【図１】本発明の第一実施形態に係るＬＳＩパッケージ
を示す斜視図である。
を示す斜視図である。
【図２】上記ＬＳＩパッケージの部分側面断面図であ
る。
る。
【図３】上記ＬＳＩパッケージにおけるテープキャリア
のスルーホールと、ピングリットアレイのスルーホール
を示す部分拡大図である。
のスルーホールと、ピングリットアレイのスルーホール
を示す部分拡大図である。
【図４】上記ＬＳＩパッケージの変形例を示す部分拡大
図である。
図である。
【図５】本発明の第二実施形態に係るＬＳＩパッケージ
の部分側面断面図である。
の部分側面断面図である。
【図６】従来のＬＳＩパッケージを示す側面断面図であ
る。
る。
【図７】その他の従来のＬＳＩパッケージを示す側面断
面図である。
面図である。
１ ＬＳＩチップ １０ テープキャリア １０ａ デバイスホール １２，２２ スルーホール １２ａ 第一電極パッド １２ｂ 第二電極パッド ２０ ピングリッドアレイ ２１ 絶縁基板 ２３ ピン端子
Claims (5)
- 【請求項１】 ピングリッドアレイの絶縁基板上にＬＳ
Ｉチップを実装したＬＳＩパッケージであって、 前記ピングリットアレイの各ピン端子に対応する複数の
スルーホールと、 各スルーホールの前記ＬＳＩチップを接続する側の開口
部周縁に形成した第一電極パッドと、 各スルーホールの前記ピングリッドアレイを接続する側
の開口部周縁に形成した第二電極パッドと、 前記第一電極パッドと同一面上に形成され、前記第一電
極パッドと前記ＬＳＩチップの電極端子を接続するリー
ドパターンとを有する、 テープキャリアを介して前記ＬＳＩチップを前記ピング
リットアレイの絶縁基板上に実装したことを特徴とする
ＬＳＩパッケージ。 - 【請求項２】 ボールグリッドアレイの絶縁基板上にＬ
ＳＩチップを実装したＬＳＩパッケージであって、 前記ボールグリットアレイの各ピン端子に対応する複数
のスルーホールと、 各スルーホールの前記ＬＳＩチップを接続する側の開口
部周縁に形成した第一電極パッドと、 各スルーホールの前記ピングリッドアレイを接続する側
の開口部周縁に形成した第二電極パッドと、 前記第一電極パッドと同一面上に形成され、前記第一電
極パッドと前記ＬＳＩチップの電極端子を接続するリー
ドパターンとを有する、 テープキャリアを介して前記ＬＳＩチップを前記ボール
グリットアレイの絶縁基板上に実装したことを特徴とす
るＬＳＩパッケージ。 - 【請求項３】 前記第一電極パッドの直径を小さくする
ことによって、前記テープキャリアの前記スルーホール
及び前記リードパターンの形成面積を広くした請求項１
又は２記載のＬＳＩパッケージ。 - 【請求項４】 前記テープキャリアに形成した前記スル
ーホールの、前記第一電極パッド側の開口径のみを小さ
くすることにより、前記第一電極パッドの直径を小さく
することとした請求項１，２又は３記載のＬＳＩパッケ
ージ。 - 【請求項５】 前記絶縁基板を多層にして内部に電源層
とＧＮＤ層を形成するとともに、これら電源層とＧＮＤ
層に接続されるチップコンデンサを設けた請求項１，
２，３又は４記載のＬＳＩパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7354182A JP2783233B2 (ja) | 1995-12-29 | 1995-12-29 | Ｌｓｉパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7354182A JP2783233B2 (ja) | 1995-12-29 | 1995-12-29 | Ｌｓｉパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186196A true JPH09186196A (ja) | 1997-07-15 |
| JP2783233B2 JP2783233B2 (ja) | 1998-08-06 |
Family
ID=18435845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7354182A Expired - Fee Related JP2783233B2 (ja) | 1995-12-29 | 1995-12-29 | Ｌｓｉパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2783233B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334936A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | テ−プキヤリアｉｃの実装構造 |
| JPH03129745A (ja) * | 1989-10-16 | 1991-06-03 | Sumitomo Bakelite Co Ltd | 半導体装置の実装方法 |
| JP3006831U (ja) * | 1994-07-15 | 1995-01-31 | パール金属株式会社 | バーベキュー用コンロ |
| JPH0831869A (ja) * | 1994-05-09 | 1996-02-02 | Nec Corp | 半導体装置及びその製造方法及びその実装検査方法 |
| JPH08153750A (ja) * | 1994-08-31 | 1996-06-11 | Nec Corp | 電子デバイス組立体およびその製造方法 |
-
1995
- 1995-12-29 JP JP7354182A patent/JP2783233B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334936A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | テ−プキヤリアｉｃの実装構造 |
| JPH03129745A (ja) * | 1989-10-16 | 1991-06-03 | Sumitomo Bakelite Co Ltd | 半導体装置の実装方法 |
| JPH0831869A (ja) * | 1994-05-09 | 1996-02-02 | Nec Corp | 半導体装置及びその製造方法及びその実装検査方法 |
| JP3006831U (ja) * | 1994-07-15 | 1995-01-31 | パール金属株式会社 | バーベキュー用コンロ |
| JPH08153750A (ja) * | 1994-08-31 | 1996-06-11 | Nec Corp | 電子デバイス組立体およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2783233B2 (ja) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3578770B2 (ja) | 半導体装置 | |
| JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JPH09260527A (ja) | チップキャリアおよびこれを用いた半導体装置 | |
| TW200845350A (en) | Dual or multiple row package | |
| JP3063846B2 (ja) | 半導体装置 | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| JP2001007472A (ja) | 電子回路装置およびその製造方法 | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JP2001185585A (ja) | 半導体装置およびその製造方法 | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JP2783233B2 (ja) | Ｌｓｉパッケージ | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP3424515B2 (ja) | 電子部品の実装構造 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH1079402A (ja) | 半導体パッケージ | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2918087B2 (ja) | 半導体チップ搭載用多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |