JPH09186196A - Lsiパッケージ - Google Patents
LsiパッケージInfo
- Publication number
- JPH09186196A JPH09186196A JP7354182A JP35418295A JPH09186196A JP H09186196 A JPH09186196 A JP H09186196A JP 7354182 A JP7354182 A JP 7354182A JP 35418295 A JP35418295 A JP 35418295A JP H09186196 A JPH09186196 A JP H09186196A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- lsi
- grid array
- chip
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 LSIチップ及びピングリットアレイ又はボ
ールグリッドアレイの接続端子の超高密度化を図ること
ができるとともに、外部の実装基板への接続を容易に行
なうことができるようにする。 【解決手段】 ピングリッドアレイ20の絶縁基板21
上にLSIチップ1を実装したLSIパッケージであっ
て、ピングリットアレイの各ピン端子23に対応する複
数のスルーホール12と、各スルーホールのLSIチッ
プを接続する側の開口部周縁に形成した第一電極パッド
12aと、各スルーホールの前記ピングリッドアレイを
接続する側の開口部周縁に形成した第二電極パッド12
bと、第一電極パッドと同一面上に形成され、LSIチ
ップの電極端子を第一電極パッドに接続するリードパタ
ーン13とを有する、テープキャリア10を介してLS
Iチップをピングリットアレイの絶縁基板上に実装した
構成としてある。
ールグリッドアレイの接続端子の超高密度化を図ること
ができるとともに、外部の実装基板への接続を容易に行
なうことができるようにする。 【解決手段】 ピングリッドアレイ20の絶縁基板21
上にLSIチップ1を実装したLSIパッケージであっ
て、ピングリットアレイの各ピン端子23に対応する複
数のスルーホール12と、各スルーホールのLSIチッ
プを接続する側の開口部周縁に形成した第一電極パッド
12aと、各スルーホールの前記ピングリッドアレイを
接続する側の開口部周縁に形成した第二電極パッド12
bと、第一電極パッドと同一面上に形成され、LSIチ
ップの電極端子を第一電極パッドに接続するリードパタ
ーン13とを有する、テープキャリア10を介してLS
Iチップをピングリットアレイの絶縁基板上に実装した
構成としてある。
Description
【0001】
【発明の属する技術分野】本発明は、ピングリットアレ
イ又はボールグリッドアレイにLSIチップを実装した
LSIパッケージに関し、特に、LSIチップ及びピン
グリットアレイ等の接続端子の超高密度化(いわゆる超
多ピン化)を図ることができるLSIパッケージに関す
る。
イ又はボールグリッドアレイにLSIチップを実装した
LSIパッケージに関し、特に、LSIチップ及びピン
グリットアレイ等の接続端子の超高密度化(いわゆる超
多ピン化)を図ることができるLSIパッケージに関す
る。
【0002】
【従来の技術】従来から、LSIパッケージにおける接
続端子の高密度化を図る好適な手段として、大規模集積
回路等のLSIチップを、ピングリッドアレイ又はボー
ルグリッドアレイに実装することが行なわれている。
続端子の高密度化を図る好適な手段として、大規模集積
回路等のLSIチップを、ピングリッドアレイ又はボー
ルグリッドアレイに実装することが行なわれている。
【0003】従来のLSIパッケージに用いられていた
ピングリッドアレイ(又はボールグリッドアレイ)は、
ガラス布基材エポキシ樹脂からなる絶縁基板の中央部
に、LSIチップを収納するためのデバイスホールを形
成するとともに、このデバイスホールの周縁に前記LS
Iチップの電極端子と対応する複数の電極パッドを形成
し、また、前記絶縁基板のデバイスホールを除いた全面
に、前記電極パッドと対応する複数のスルーホールを穿
設し、これらスルーホールにピン(又はボール)端子を
挿設し、前記電極パッドと前記スルーホールとを前記絶
縁基板の表面に形成したリードパターンにより接続した
構成となっていた。
ピングリッドアレイ(又はボールグリッドアレイ)は、
ガラス布基材エポキシ樹脂からなる絶縁基板の中央部
に、LSIチップを収納するためのデバイスホールを形
成するとともに、このデバイスホールの周縁に前記LS
Iチップの電極端子と対応する複数の電極パッドを形成
し、また、前記絶縁基板のデバイスホールを除いた全面
に、前記電極パッドと対応する複数のスルーホールを穿
設し、これらスルーホールにピン(又はボール)端子を
挿設し、前記電極パッドと前記スルーホールとを前記絶
縁基板の表面に形成したリードパターンにより接続した
構成となっていた。
【0004】そして、前記LSIチップの各電極端子と
前記ピングリッドアレイの各電極パッドをボンディング
ワイヤで接続し、LSIパッケージを形成していた。
前記ピングリッドアレイの各電極パッドをボンディング
ワイヤで接続し、LSIパッケージを形成していた。
【0005】このようなピングリッドアレイ等を用いた
LSIパッケージによれば、接続端子の高密度化を図る
ことができるとともに、前記ピングリッドアレイ等のピ
ン端子等を介して、外部の実装基板に簡単に実装するこ
とができた。
LSIパッケージによれば、接続端子の高密度化を図る
ことができるとともに、前記ピングリッドアレイ等のピ
ン端子等を介して、外部の実装基板に簡単に実装するこ
とができた。
【0006】なお、前記LSIチップの各電極端子と前
記ピングリッドアレイの各電極パッドをボンディングワ
イヤで接続する構成のLSIパッケージとしては、例え
ば、特開平4−123445号で提案されているものが
ある。
記ピングリッドアレイの各電極パッドをボンディングワ
イヤで接続する構成のLSIパッケージとしては、例え
ば、特開平4−123445号で提案されているものが
ある。
【0007】一方、ピングリッドアレイ等を用いない従
来のLSIパッケージとして、有機絶縁フィルムに電極
パッドとリードパターンを形成したテープキャリア(T
AB:Tape Automated Bonding)に、LSIチップを実
装した構成のものがあった。
来のLSIパッケージとして、有機絶縁フィルムに電極
パッドとリードパターンを形成したテープキャリア(T
AB:Tape Automated Bonding)に、LSIチップを実
装した構成のものがあった。
【0008】このようなテープキャリアを用いたLSI
パッケージでは、前記有機絶縁フィルム上に前記電極パ
ッド及び前記リードパターンを安定した状態で形成する
ことができるので、前記電極パッド及び前記リードパタ
ーンを微細化することができ、また、パッケージの薄型
化を図ることができた。
パッケージでは、前記有機絶縁フィルム上に前記電極パ
ッド及び前記リードパターンを安定した状態で形成する
ことができるので、前記電極パッド及び前記リードパタ
ーンを微細化することができ、また、パッケージの薄型
化を図ることができた。
【0009】
【発明が解決しようとする課題】ところが、上述した従
来のピングリッドアレイ又はボールグリッドアレイを用
いたLSIパッケージでは、絶縁基板であるガラス布基
材エポキシ樹脂に直接、電極パッド及びリードパターン
を形成する構成としてあった。このガラス布基材エポキ
シ樹脂は、その材質及びパターンの製法等により、前記
リードパターンや前記電極パッドのピッチを微細化に限
界があった。このため、従来のピングリッドアレイ等を
用いたLSIパッケージでは、ピッチ500μm以下の
接続端子の超高密度化を図ることができないという問題
があった。
来のピングリッドアレイ又はボールグリッドアレイを用
いたLSIパッケージでは、絶縁基板であるガラス布基
材エポキシ樹脂に直接、電極パッド及びリードパターン
を形成する構成としてあった。このガラス布基材エポキ
シ樹脂は、その材質及びパターンの製法等により、前記
リードパターンや前記電極パッドのピッチを微細化に限
界があった。このため、従来のピングリッドアレイ等を
用いたLSIパッケージでは、ピッチ500μm以下の
接続端子の超高密度化を図ることができないという問題
があった。
【0010】また、前記LSIチップの各電極端子と前
記ピングリッドアレイの各電極パッドをボンディングワ
イヤで接続する構成としてあったので、接続端子を高密
度化するほどボンディングが困難になり、前記電極パッ
ドのピッチをせいぜい100μm程度にしか小さくする
ことができないという問題もあった。
記ピングリッドアレイの各電極パッドをボンディングワ
イヤで接続する構成としてあったので、接続端子を高密
度化するほどボンディングが困難になり、前記電極パッ
ドのピッチをせいぜい100μm程度にしか小さくする
ことができないという問題もあった。
【0011】ここで、ガラス布基材エポキシ樹脂の代わ
りに、セラミックによって前記絶縁基板を形成すれば、
前記リードパターン等のピッチを微細化することができ
るが、セラミック基板を用いるとピングリッドアレイ等
が高価になってしまうという問題があった。
りに、セラミックによって前記絶縁基板を形成すれば、
前記リードパターン等のピッチを微細化することができ
るが、セラミック基板を用いるとピングリッドアレイ等
が高価になってしまうという問題があった。
【0012】一方、上述したテープキャリアを用いたL
SIパッケージは、前記テープキャリアが柔らかいので
平面性が悪く、また、前記テープキャリア上に形成した
前記リードパターン等によりある程度の定型性を有して
いるので、外部の実装基板との接続において前記テープ
キャリアを平面化することが極めて困難であった。この
ため、前記テープキャリアの前記実装基板への接続が難
しいという問題があり、この問題は接続端子を高密度化
するほど顕著化してしまった。
SIパッケージは、前記テープキャリアが柔らかいので
平面性が悪く、また、前記テープキャリア上に形成した
前記リードパターン等によりある程度の定型性を有して
いるので、外部の実装基板との接続において前記テープ
キャリアを平面化することが極めて困難であった。この
ため、前記テープキャリアの前記実装基板への接続が難
しいという問題があり、この問題は接続端子を高密度化
するほど顕著化してしまった。
【0013】また、種々の電子部品を両面に実装した前
記実装基板へ、前記テープキャリアを直接実装する構成
となっていたので、前記テープキャリアを平坦化するた
めのサポートリングを効果的に用いることもできなかっ
た。
記実装基板へ、前記テープキャリアを直接実装する構成
となっていたので、前記テープキャリアを平坦化するた
めのサポートリングを効果的に用いることもできなかっ
た。
【0014】ここで、最近は、有機絶縁フィルムを利用
したテープボールグリッドアレイが実用化されている
が、このテープボールグリッドアレイをLSIパッケー
ジに用いた場合も、前記テープキャリアと同様の問題が
生じる。
したテープボールグリッドアレイが実用化されている
が、このテープボールグリッドアレイをLSIパッケー
ジに用いた場合も、前記テープキャリアと同様の問題が
生じる。
【0015】なお、特開平4−96240号では、図6
に示すように、LSIチップ101の各電極端子と、ピ
ングリッドアレイ110の各電極パッドとをTAB12
0によって接続した構成のLSIパッケージが提案され
ていた。このような構成によれば、LSIチップ101
の各電極端子と、ピングリッドアレイ110の各電極パ
ッドとの接続にボンディングワイヤを用いないので、接
続端子を高密度化することができた。
に示すように、LSIチップ101の各電極端子と、ピ
ングリッドアレイ110の各電極パッドとをTAB12
0によって接続した構成のLSIパッケージが提案され
ていた。このような構成によれば、LSIチップ101
の各電極端子と、ピングリッドアレイ110の各電極パ
ッドとの接続にボンディングワイヤを用いないので、接
続端子を高密度化することができた。
【0016】しかし、ピングリッドアレイ110の絶縁
基板111上に直接、リードパターン111aや電極パ
ッド111bを形成する構成としてあったので、結局、
ピッチの微細化に限界があり、接続端子を超高密度化す
ることはできないという問題があった。
基板111上に直接、リードパターン111aや電極パ
ッド111bを形成する構成としてあったので、結局、
ピッチの微細化に限界があり、接続端子を超高密度化す
ることはできないという問題があった。
【0017】また、特開平4−96257号では、図7
に示すように、LSIチップ201の中央に電極端子を
形成し、ピングリッドアレイ210の絶縁基板211上
のリードパターン211aを前記LSIチップ201の
中央まで延設した構成のLSIパッケージが提案されて
いた。そして、絶縁基板211上のリードパターン21
1aをLSIチップ201の中央まで延設する手段とし
て、絶縁基板211上にLSIチップ201を覆うフィ
ルム212を接着し、このフィルム212上にリードパ
ターン211aを形成する構成としてあった。
に示すように、LSIチップ201の中央に電極端子を
形成し、ピングリッドアレイ210の絶縁基板211上
のリードパターン211aを前記LSIチップ201の
中央まで延設した構成のLSIパッケージが提案されて
いた。そして、絶縁基板211上のリードパターン21
1aをLSIチップ201の中央まで延設する手段とし
て、絶縁基板211上にLSIチップ201を覆うフィ
ルム212を接着し、このフィルム212上にリードパ
ターン211aを形成する構成としてあった。
【0018】このような構成によれば、LSIチップ2
01の中央に電極端子を形成することができるので、接
続端子数を増大させることができ、また、絶縁基板21
1上のフィルム212にリードパターン211aを形成
することができるので、リードパターン211a等のピ
ッチを微細化することができた。
01の中央に電極端子を形成することができるので、接
続端子数を増大させることができ、また、絶縁基板21
1上のフィルム212にリードパターン211aを形成
することができるので、リードパターン211a等のピ
ッチを微細化することができた。
【0019】しかし、このようなLSIパッケージで
は、前記絶縁基板上にフィルム212を接着してから両
者を貫通するスルーホール213を形成していたため、
フィルム212に形成されるスルーホール213aの径
が、常に絶縁基板211のスルーホール213bに挿設
されるピン端子214の径と同じであった。
は、前記絶縁基板上にフィルム212を接着してから両
者を貫通するスルーホール213を形成していたため、
フィルム212に形成されるスルーホール213aの径
が、常に絶縁基板211のスルーホール213bに挿設
されるピン端子214の径と同じであった。
【0020】このように、フィルム212にピン端子2
14と同じ径のスルーホール213しか形成することが
できなかったので、接続端子を超高密度化しようとして
ピン端子214の数を増やすと、フィルム212上のス
ペースのスルーホール213aの占める割合が大きくな
り、リードパターン211aや電極パターンの形成スペ
ースを確保することができず、結局、接続端子の超高密
度化を図ることができないという問題があった。
14と同じ径のスルーホール213しか形成することが
できなかったので、接続端子を超高密度化しようとして
ピン端子214の数を増やすと、フィルム212上のス
ペースのスルーホール213aの占める割合が大きくな
り、リードパターン211aや電極パターンの形成スペ
ースを確保することができず、結局、接続端子の超高密
度化を図ることができないという問題があった。
【0021】本発明は、上記問題点にかんがみてなされ
たものであり、LSIチップ及びピングリットアレイ又
はボールグリッドアレイの接続端子の超高密度化を図る
ことができるとともに、外部の実装基板への接続を容易
に行なうことができるLSIパッケージの提供を目的と
する。
たものであり、LSIチップ及びピングリットアレイ又
はボールグリッドアレイの接続端子の超高密度化を図る
ことができるとともに、外部の実装基板への接続を容易
に行なうことができるLSIパッケージの提供を目的と
する。
【0022】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載のLSIパッケージは、ピングリッド
アレイの絶縁基板上にLSIチップを実装したLSIパ
ッケージであって、前記ピングリットアレイの各ピン端
子に対応する複数のスルーホールと、各スルーホールの
前記LSIチップを接続する側の開口部周縁に形成した
第一電極パッドと、各スルーホールの前記ピングリッド
アレイを接続する側の開口部周縁に形成した第二電極パ
ッドと、前記第一電極パッドと同一面上に形成され、前
記第一電極パッドと前記LSIチップの電極端子を接続
するリードパターンとを有する、テープキャリアを介し
て前記LSIチップを前記ピングリットアレイの絶縁基
板上に実装した構成としてある。
に、請求項1記載のLSIパッケージは、ピングリッド
アレイの絶縁基板上にLSIチップを実装したLSIパ
ッケージであって、前記ピングリットアレイの各ピン端
子に対応する複数のスルーホールと、各スルーホールの
前記LSIチップを接続する側の開口部周縁に形成した
第一電極パッドと、各スルーホールの前記ピングリッド
アレイを接続する側の開口部周縁に形成した第二電極パ
ッドと、前記第一電極パッドと同一面上に形成され、前
記第一電極パッドと前記LSIチップの電極端子を接続
するリードパターンとを有する、テープキャリアを介し
て前記LSIチップを前記ピングリットアレイの絶縁基
板上に実装した構成としてある。
【0023】このような構成によれば、前記テープキャ
リア上にリードパターン等を形成する構成としてあるの
で、これらリードパターン等のピッチを微細化すること
ができ、接続端子の高密度化を図ることができる。ま
た、前記LSIチップを前記ピングリットアレイの絶縁
基板上に実装した構成としてあるので、接続端子の高密
度化を図った場合でも、LSIパッケージを外部の実装
基板に簡単に接続することができる。
リア上にリードパターン等を形成する構成としてあるの
で、これらリードパターン等のピッチを微細化すること
ができ、接続端子の高密度化を図ることができる。ま
た、前記LSIチップを前記ピングリットアレイの絶縁
基板上に実装した構成としてあるので、接続端子の高密
度化を図った場合でも、LSIパッケージを外部の実装
基板に簡単に接続することができる。
【0024】請求項2記載のLSIパッケージは、ボー
ルグリッドアレイの絶縁基板上にLSIチップを実装し
たLSIパッケージであって、前記ボールグリットアレ
イの各ピン端子に対応する複数のスルーホールと、各ス
ルーホールの前記LSIチップを接続する側の開口部周
縁に形成した第一電極パッドと、各スルーホールの前記
ピングリッドアレイを接続する側の開口部周縁に形成し
た第二電極パッドと、前記第一電極パッドと同一面上に
形成され、前記第一電極パッドと前記LSIチップの電
極端子を接続するリードパターンとを有するテープキャ
リアを介して、前記LSIチップを前記ボールグリット
アレイの絶縁基板上に実装した構成としてある。
ルグリッドアレイの絶縁基板上にLSIチップを実装し
たLSIパッケージであって、前記ボールグリットアレ
イの各ピン端子に対応する複数のスルーホールと、各ス
ルーホールの前記LSIチップを接続する側の開口部周
縁に形成した第一電極パッドと、各スルーホールの前記
ピングリッドアレイを接続する側の開口部周縁に形成し
た第二電極パッドと、前記第一電極パッドと同一面上に
形成され、前記第一電極パッドと前記LSIチップの電
極端子を接続するリードパターンとを有するテープキャ
リアを介して、前記LSIチップを前記ボールグリット
アレイの絶縁基板上に実装した構成としてある。
【0025】このような構成によれば、ボールグリッド
アレイを用いて、上述した請求項1記載のLSIパッケ
ージと同様の効果を得ることができる。
アレイを用いて、上述した請求項1記載のLSIパッケ
ージと同様の効果を得ることができる。
【0026】請求項3記載のLSIパッケージは、前記
第一電極パッドの直径を小さくすることによって、前記
テープキャリアの前記スルーホール及び前記リードパタ
ーンの形成面積を広くした構成としてある。
第一電極パッドの直径を小さくすることによって、前記
テープキャリアの前記スルーホール及び前記リードパタ
ーンの形成面積を広くした構成としてある。
【0027】このような構成によれば、前記第一電極パ
ッドの直径を小さくすることによって、前記テープキャ
リア上に形成される前記第一電極パッドの数を増大しつ
つ、前記リードパターンの形成面積を広く確保すること
ができるので、前記テープキャリアを介して接続される
前記LSIチップの電極端子と、前記ピングリッドアレ
イのピン端子(又は前記ボールグリッドアレイのボール
端子)とを超高密度化することができる。
ッドの直径を小さくすることによって、前記テープキャ
リア上に形成される前記第一電極パッドの数を増大しつ
つ、前記リードパターンの形成面積を広く確保すること
ができるので、前記テープキャリアを介して接続される
前記LSIチップの電極端子と、前記ピングリッドアレ
イのピン端子(又は前記ボールグリッドアレイのボール
端子)とを超高密度化することができる。
【0028】請求項4記載のLSIパッケージは、前記
テープキャリアに形成した前記スルーホールの、前記第
一電極パッド側の開口径のみを小さくすることにより、
前記第一電極パッドの直径を小さくすることとした構成
としてある。
テープキャリアに形成した前記スルーホールの、前記第
一電極パッド側の開口径のみを小さくすることにより、
前記第一電極パッドの直径を小さくすることとした構成
としてある。
【0029】このような構成によれば、前記テープキャ
リアに形成した前記スルーホールの前記第二電極パッド
側の開口径を大きくすることができるので、前記テープ
キャリアの前記スルーホールに入る半田の量が多くな
り、良好な接続を行なうことができる。
リアに形成した前記スルーホールの前記第二電極パッド
側の開口径を大きくすることができるので、前記テープ
キャリアの前記スルーホールに入る半田の量が多くな
り、良好な接続を行なうことができる。
【0030】請求項5記載のLSIパッケージは、前記
絶縁基板を多層にして内部に電源層とGND層を形成す
るとともに、これら電源層とGND層に接続されるチッ
プコンデンサを設けた構成としてある。
絶縁基板を多層にして内部に電源層とGND層を形成す
るとともに、これら電源層とGND層に接続されるチッ
プコンデンサを設けた構成としてある。
【0031】このような構成によれば、接続端子の高密
度化を図った本LSIパッケージを高速動作させた場合
でも、多くの信号線が同時動作したときの電源電圧の変
動によって発生するGNDノイズを、前記チップコンデ
ンサにより抑制することができる。
度化を図った本LSIパッケージを高速動作させた場合
でも、多くの信号線が同時動作したときの電源電圧の変
動によって発生するGNDノイズを、前記チップコンデ
ンサにより抑制することができる。
【0032】
【発明の実施の形態】以下、本発明のLSIパッケージ
の実施形態について、図面を参照しつつ説明する。ま
ず、本発明の第一の実施形態に係るLSIパッケージに
ついて説明する。図1は本発明の第一実施形態に係るL
SIパッケージを示す斜視図であり、また、図2は上記
LSIパッケージの部分側面断面図である。
の実施形態について、図面を参照しつつ説明する。ま
ず、本発明の第一の実施形態に係るLSIパッケージに
ついて説明する。図1は本発明の第一実施形態に係るL
SIパッケージを示す斜視図であり、また、図2は上記
LSIパッケージの部分側面断面図である。
【0033】本実施形態のLSIパッケージは、リード
パターン及びスルーホール等を形成したテープキャリア
を介して、LSIチップとピングリッドアレイを接続し
た構成としてあり、また、前記テープキャリアの各スル
ーホールの前記LSIチップを接続する側の開口部周縁
に形成した電極パッド(第一電極パッド)の面積を狭く
した構成としてある。
パターン及びスルーホール等を形成したテープキャリア
を介して、LSIチップとピングリッドアレイを接続し
た構成としてあり、また、前記テープキャリアの各スル
ーホールの前記LSIチップを接続する側の開口部周縁
に形成した電極パッド(第一電極パッド)の面積を狭く
した構成としてある。
【0034】図1及び図2において、1はLSIチップ
であり、外形寸法が17.5mm×17.5mmものを
用いている。このLSIチップ1の周縁部には、約80
0個の電極端子(図示せず)が約80μmのピッチで形
成してある。
であり、外形寸法が17.5mm×17.5mmものを
用いている。このLSIチップ1の周縁部には、約80
0個の電極端子(図示せず)が約80μmのピッチで形
成してある。
【0035】10はテープキャリアであり、肉厚50μ
mのポリイミドフィルムからなる。テープキャリア10
に用いる有機絶縁フィルムは、耐熱性を有し、かつ寸法
安定性が良好で、表面に形成したプリント配線との密着
強度が高いことを要する。
mのポリイミドフィルムからなる。テープキャリア10
に用いる有機絶縁フィルムは、耐熱性を有し、かつ寸法
安定性が良好で、表面に形成したプリント配線との密着
強度が高いことを要する。
【0036】このテープキャリア10の中央には、LS
Iチップ1を実装するためのデバイスホール10aが形
成してある。このデバイスホール10aの周縁には、図
2に示すように、LSIチップ1の各電極端子に対応す
る約800個の電極パッド11が形成してある。
Iチップ1を実装するためのデバイスホール10aが形
成してある。このデバイスホール10aの周縁には、図
2に示すように、LSIチップ1の各電極端子に対応す
る約800個の電極パッド11が形成してある。
【0037】図1において、テープキャリア10のデバ
イスホール10aを除く全体には、後述するピングリッ
トアレイ20の各スルーホール22に対応する約800
個のスルーホール12が正方格子状に穿設してある。な
お、図1では、テープキャリアの全面に形成したスルー
ホール,配線パターン等を一部省略してある。
イスホール10aを除く全体には、後述するピングリッ
トアレイ20の各スルーホール22に対応する約800
個のスルーホール12が正方格子状に穿設してある。な
お、図1では、テープキャリアの全面に形成したスルー
ホール,配線パターン等を一部省略してある。
【0038】図2において、各スルーホール12のテー
プキャリア10表面側(LSIチップ1を接続する側)
の開口部周縁には、第一電極パッド12aが形成してあ
り、また、各スルーホール12のテープキャリア10裏
面側(ピングリッドアレイ20を接続する側)の開口部
周縁には、第二電極パッド12bが形成してある。
プキャリア10表面側(LSIチップ1を接続する側)
の開口部周縁には、第一電極パッド12aが形成してあ
り、また、各スルーホール12のテープキャリア10裏
面側(ピングリッドアレイ20を接続する側)の開口部
周縁には、第二電極パッド12bが形成してある。
【0039】さらに、テープキャリア10表面側には、
各電極パッド11と各第一電極パッド12aをそれぞれ
接続するリードパターン13が形成してある。
各電極パッド11と各第一電極パッド12aをそれぞれ
接続するリードパターン13が形成してある。
【0040】ここで、図3は本LSIパッケージにおけ
るテープキャリアのスルーホールと、ピングリットアレ
イのスルーホールを示す部分拡大図である。
るテープキャリアのスルーホールと、ピングリットアレ
イのスルーホールを示す部分拡大図である。
【0041】本実施形態では、図3に示すように、テー
プキャリア10のスルーホール12の直径を、ピングリ
ットアレイ20のスルーホール22の直径より小さくし
てある。また、スルーホール12の第一電極パッド12
aの直径L1を、第二電極パッド12b(スルーホール
22の電極パッド)の直径L2より小さくした構成とし
てある。
プキャリア10のスルーホール12の直径を、ピングリ
ットアレイ20のスルーホール22の直径より小さくし
てある。また、スルーホール12の第一電極パッド12
aの直径L1を、第二電極パッド12b(スルーホール
22の電極パッド)の直径L2より小さくした構成とし
てある。
【0042】これにより、テープキャリア10に形成さ
れるスルーホール12の数を増大させつつ、第一及び第
二電極パッド12a,12b及びリードパターン13の
形成面積を広く確保することができる。
れるスルーホール12の数を増大させつつ、第一及び第
二電極パッド12a,12b及びリードパターン13の
形成面積を広く確保することができる。
【0043】なお、テープキャリア10の電極パッド1
1,スルーホール12,第一及び第二電極パッド12
a,12b及びリードパターン13を除く全体は、半田
によるショートを防止するため、ソルダレジストをコー
トしてある。
1,スルーホール12,第一及び第二電極パッド12
a,12b及びリードパターン13を除く全体は、半田
によるショートを防止するため、ソルダレジストをコー
トしてある。
【0044】また、LSIチップ1の各電極端子と、テ
ープキャリア10の各電極パッド11とをTABテープ
30を介して互いに接続し、これらLSIチップ1とT
ABテープ30とをシリコン等の封止樹脂31により封
止してある。これにより、LSIチップ1とテープキャ
リア10とは、テープキャリアパッケージを形成する。
ープキャリア10の各電極パッド11とをTABテープ
30を介して互いに接続し、これらLSIチップ1とT
ABテープ30とをシリコン等の封止樹脂31により封
止してある。これにより、LSIチップ1とテープキャ
リア10とは、テープキャリアパッケージを形成する。
【0045】前記ピングリットアレイ20は、ガラス布
基材エポキシ樹脂からなる絶縁基板21に、テープキャ
リア10の各スルーホール12と対応する約800個の
前記スルーホール22をピッチ1.27mmで正方格子
状に穿設し、各スルーホール22のそれぞれに直径0.
46mmのピン端子23を挿設した構成としてある。
基材エポキシ樹脂からなる絶縁基板21に、テープキャ
リア10の各スルーホール12と対応する約800個の
前記スルーホール22をピッチ1.27mmで正方格子
状に穿設し、各スルーホール22のそれぞれに直径0.
46mmのピン端子23を挿設した構成としてある。
【0046】また、絶縁基板21の表面側には、スルー
ホール22に連続する電極パッド22aのみが形成して
ある。このようなピングリットアレイ20は、絶縁基板
21の表面に電極パッド22aのみを形成し、リードパ
ターン等を形成しない構成となっているので、リードパ
ターン等の形成スペースを考慮することなく、スルーホ
ール22(ピン端子23)を極めて高密度に設けてあ
る。
ホール22に連続する電極パッド22aのみが形成して
ある。このようなピングリットアレイ20は、絶縁基板
21の表面に電極パッド22aのみを形成し、リードパ
ターン等を形成しない構成となっているので、リードパ
ターン等の形成スペースを考慮することなく、スルーホ
ール22(ピン端子23)を極めて高密度に設けてあ
る。
【0047】さらに、図2に示すように、各スルーホー
ル22の電極パッド22a上には、高融点の半田バンプ
24が形成してある。なお、図2の半田バンプ24はリ
フローハンダ付け後の状態を示す。
ル22の電極パッド22a上には、高融点の半田バンプ
24が形成してある。なお、図2の半田バンプ24はリ
フローハンダ付け後の状態を示す。
【0048】上述したLSIチップ1とテープキャリア
10からなるテープキャリアパッケージを、ピングリッ
トアレイ20の絶縁基板21上に載置するとともに、テ
ープキャリア10のスルーホール12と絶縁基板21上
の半田バンプ24を位置決めし、これらを200℃以上
の高温でリフロー半田付けすると、図1に示す本LSI
パッケージが形成される。
10からなるテープキャリアパッケージを、ピングリッ
トアレイ20の絶縁基板21上に載置するとともに、テ
ープキャリア10のスルーホール12と絶縁基板21上
の半田バンプ24を位置決めし、これらを200℃以上
の高温でリフロー半田付けすると、図1に示す本LSI
パッケージが形成される。
【0049】なお、テープキャリア10の平面度が悪い
場合は、テープキャリア10のスルーホール12と絶縁
基板21上の半田バンプ24を位置決めした後、これら
テープキャリア10と絶縁基板21とを二つのサポート
リングで上下から挟み込み、これらサポートリングの押
圧力によりテープキャリア10を平坦化する。
場合は、テープキャリア10のスルーホール12と絶縁
基板21上の半田バンプ24を位置決めした後、これら
テープキャリア10と絶縁基板21とを二つのサポート
リングで上下から挟み込み、これらサポートリングの押
圧力によりテープキャリア10を平坦化する。
【0050】ここで、テープキャリア10側を押圧する
前記サポートリングには、LSIチップ1に対応する孔
を形成するとともに、絶縁基板21側を押圧する前記サ
ポートリングには、各ピン端子23に対応する孔をする
ことが好ましい。
前記サポートリングには、LSIチップ1に対応する孔
を形成するとともに、絶縁基板21側を押圧する前記サ
ポートリングには、各ピン端子23に対応する孔をする
ことが好ましい。
【0051】このような構成からなる二つのサポートリ
ングを用いることによって、テープキャリア10を効果
的に押圧することができるとともに、各ピン端子23の
破損を防止することができる。
ングを用いることによって、テープキャリア10を効果
的に押圧することができるとともに、各ピン端子23の
破損を防止することができる。
【0052】上述した本実施形態のLSIパッケージに
よれば、テープキャリア10上にリードパターン13等
を形成する構成としてあるので、これらリードパターン
13等のピッチを微細化することができ、接続端子の高
密度化を図ることができる。
よれば、テープキャリア10上にリードパターン13等
を形成する構成としてあるので、これらリードパターン
13等のピッチを微細化することができ、接続端子の高
密度化を図ることができる。
【0053】また、LSIチップ1をピングリットアレ
イ20の絶縁基板21上に実装した構成としてあるの
で、接続端子の高密度化を図った場合でも、LSIパッ
ケージを外部の実装基板に簡単に接続することができ
る。
イ20の絶縁基板21上に実装した構成としてあるの
で、接続端子の高密度化を図った場合でも、LSIパッ
ケージを外部の実装基板に簡単に接続することができ
る。
【0054】さらに、第一電極パッド12aの直径を小
さくすることによって、テープキャリア10におけるリ
ードパターン13の形成面積を広く確保しつつ、スルー
ホール12の数を増大させることができるので、このテ
ープキャリア10を介して接続されるLSIチップ1の
前記電極端子と、ピングリッドアレイ20のピン端子2
3とを超高密度化することができる。
さくすることによって、テープキャリア10におけるリ
ードパターン13の形成面積を広く確保しつつ、スルー
ホール12の数を増大させることができるので、このテ
ープキャリア10を介して接続されるLSIチップ1の
前記電極端子と、ピングリッドアレイ20のピン端子2
3とを超高密度化することができる。
【0055】なお、本実施形態のLSIパッケージで
は、図3に示すように、テープキャリア10のスルーホ
ール12の直径を均一に小さくすることにより、第一電
極パッド12aの直径L1を微細化しているが、これに
限らず、図4に示すように、スルーホール12の第一電
極パッド12a側の開口径のみを小さくしても、第一電
極パッド12aの直径L1を微細化することができる。
は、図3に示すように、テープキャリア10のスルーホ
ール12の直径を均一に小さくすることにより、第一電
極パッド12aの直径L1を微細化しているが、これに
限らず、図4に示すように、スルーホール12の第一電
極パッド12a側の開口径のみを小さくしても、第一電
極パッド12aの直径L1を微細化することができる。
【0056】このような構成とした場合は、スルーホー
ル12の第二電極パッド12b側の開口径を大きくする
ことができるので、スルーホール12に入る半田バンプ
24の量が多くなり、良好な接続を行なうことができ
る。
ル12の第二電極パッド12b側の開口径を大きくする
ことができるので、スルーホール12に入る半田バンプ
24の量が多くなり、良好な接続を行なうことができ
る。
【0057】次に、本発明の第二の実施形態に係るLS
Iパッケージについて、図5を参照しつつ説明する。図
5は本発明の第二の実施形態に係るLSIパッケージを
示す部分側面断面図である。
Iパッケージについて、図5を参照しつつ説明する。図
5は本発明の第二の実施形態に係るLSIパッケージを
示す部分側面断面図である。
【0058】図5において、本実施形態のLSIパッケ
ージは、ピングリットアレイ20の絶縁基板21を多層
にして内部に電源層21aとGND層21bを形成する
とともに、これら電源層21aとGND層21bに接続
されるチップコンデンサ25を設けた構成としてある。
ージは、ピングリットアレイ20の絶縁基板21を多層
にして内部に電源層21aとGND層21bを形成する
とともに、これら電源層21aとGND層21bに接続
されるチップコンデンサ25を設けた構成としてある。
【0059】このような構成からなる本実施形態のLS
Iパッケージによれば、接続端子の高密度化を図った本
LSIパッケージを高速動作させた場合でも、多くの信
号線が同時動作したときの電源電圧の変動によって発生
するGNDノイズを、チップコンデンサ25により抑制
することができる。
Iパッケージによれば、接続端子の高密度化を図った本
LSIパッケージを高速動作させた場合でも、多くの信
号線が同時動作したときの電源電圧の変動によって発生
するGNDノイズを、チップコンデンサ25により抑制
することができる。
【0060】なお、上述した第一及び第二実施形態は、
いずれも、本発明のLSIパッケージをピングリッドア
レイ20に応用したものであるが、これに限らず、本発
明のLSIパッケージをボールグリッドアレイに応用し
ても、各実施形態と同様の効果を得ることができる。
いずれも、本発明のLSIパッケージをピングリッドア
レイ20に応用したものであるが、これに限らず、本発
明のLSIパッケージをボールグリッドアレイに応用し
ても、各実施形態と同様の効果を得ることができる。
【0061】
【発明の効果】以上のように、本発明のLSIパッケー
ジによれば、LSIチップ及びピングリットアレイ又は
ボールグリッドアレイの接続端子の超高密度化を図るこ
とができるとともに、当該LSIパッケージを外部の実
装基板に容易に接続することができる。
ジによれば、LSIチップ及びピングリットアレイ又は
ボールグリッドアレイの接続端子の超高密度化を図るこ
とができるとともに、当該LSIパッケージを外部の実
装基板に容易に接続することができる。
【図1】本発明の第一実施形態に係るLSIパッケージ
を示す斜視図である。
を示す斜視図である。
【図2】上記LSIパッケージの部分側面断面図であ
る。
る。
【図3】上記LSIパッケージにおけるテープキャリア
のスルーホールと、ピングリットアレイのスルーホール
を示す部分拡大図である。
のスルーホールと、ピングリットアレイのスルーホール
を示す部分拡大図である。
【図4】上記LSIパッケージの変形例を示す部分拡大
図である。
図である。
【図5】本発明の第二実施形態に係るLSIパッケージ
の部分側面断面図である。
の部分側面断面図である。
【図6】従来のLSIパッケージを示す側面断面図であ
る。
る。
【図7】その他の従来のLSIパッケージを示す側面断
面図である。
面図である。
1 LSIチップ 10 テープキャリア 10a デバイスホール 12,22 スルーホール 12a 第一電極パッド 12b 第二電極パッド 20 ピングリッドアレイ 21 絶縁基板 23 ピン端子
Claims (5)
- 【請求項1】 ピングリッドアレイの絶縁基板上にLS
Iチップを実装したLSIパッケージであって、 前記ピングリットアレイの各ピン端子に対応する複数の
スルーホールと、 各スルーホールの前記LSIチップを接続する側の開口
部周縁に形成した第一電極パッドと、 各スルーホールの前記ピングリッドアレイを接続する側
の開口部周縁に形成した第二電極パッドと、 前記第一電極パッドと同一面上に形成され、前記第一電
極パッドと前記LSIチップの電極端子を接続するリー
ドパターンとを有する、 テープキャリアを介して前記LSIチップを前記ピング
リットアレイの絶縁基板上に実装したことを特徴とする
LSIパッケージ。 - 【請求項2】 ボールグリッドアレイの絶縁基板上にL
SIチップを実装したLSIパッケージであって、 前記ボールグリットアレイの各ピン端子に対応する複数
のスルーホールと、 各スルーホールの前記LSIチップを接続する側の開口
部周縁に形成した第一電極パッドと、 各スルーホールの前記ピングリッドアレイを接続する側
の開口部周縁に形成した第二電極パッドと、 前記第一電極パッドと同一面上に形成され、前記第一電
極パッドと前記LSIチップの電極端子を接続するリー
ドパターンとを有する、 テープキャリアを介して前記LSIチップを前記ボール
グリットアレイの絶縁基板上に実装したことを特徴とす
るLSIパッケージ。 - 【請求項3】 前記第一電極パッドの直径を小さくする
ことによって、前記テープキャリアの前記スルーホール
及び前記リードパターンの形成面積を広くした請求項1
又は2記載のLSIパッケージ。 - 【請求項4】 前記テープキャリアに形成した前記スル
ーホールの、前記第一電極パッド側の開口径のみを小さ
くすることにより、前記第一電極パッドの直径を小さく
することとした請求項1,2又は3記載のLSIパッケ
ージ。 - 【請求項5】 前記絶縁基板を多層にして内部に電源層
とGND層を形成するとともに、これら電源層とGND
層に接続されるチップコンデンサを設けた請求項1,
2,3又は4記載のLSIパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7354182A JP2783233B2 (ja) | 1995-12-29 | 1995-12-29 | Lsiパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7354182A JP2783233B2 (ja) | 1995-12-29 | 1995-12-29 | Lsiパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09186196A true JPH09186196A (ja) | 1997-07-15 |
JP2783233B2 JP2783233B2 (ja) | 1998-08-06 |
Family
ID=18435845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7354182A Expired - Fee Related JP2783233B2 (ja) | 1995-12-29 | 1995-12-29 | Lsiパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2783233B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6334936A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | テ−プキヤリアicの実装構造 |
JPH03129745A (ja) * | 1989-10-16 | 1991-06-03 | Sumitomo Bakelite Co Ltd | 半導体装置の実装方法 |
JP3006831U (ja) * | 1994-07-15 | 1995-01-31 | パール金属株式会社 | バーベキュー用コンロ |
JPH0831869A (ja) * | 1994-05-09 | 1996-02-02 | Nec Corp | 半導体装置及びその製造方法及びその実装検査方法 |
JPH08153750A (ja) * | 1994-08-31 | 1996-06-11 | Nec Corp | 電子デバイス組立体およびその製造方法 |
-
1995
- 1995-12-29 JP JP7354182A patent/JP2783233B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6334936A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | テ−プキヤリアicの実装構造 |
JPH03129745A (ja) * | 1989-10-16 | 1991-06-03 | Sumitomo Bakelite Co Ltd | 半導体装置の実装方法 |
JPH0831869A (ja) * | 1994-05-09 | 1996-02-02 | Nec Corp | 半導体装置及びその製造方法及びその実装検査方法 |
JP3006831U (ja) * | 1994-07-15 | 1995-01-31 | パール金属株式会社 | バーベキュー用コンロ |
JPH08153750A (ja) * | 1994-08-31 | 1996-06-11 | Nec Corp | 電子デバイス組立体およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2783233B2 (ja) | 1998-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3578770B2 (ja) | 半導体装置 | |
JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
JPH09260527A (ja) | チップキャリアおよびこれを用いた半導体装置 | |
TW200845350A (en) | Dual or multiple row package | |
JP3063846B2 (ja) | 半導体装置 | |
US6507118B1 (en) | Multi-metal layer circuit | |
JP2001007472A (ja) | 電子回路装置およびその製造方法 | |
JPH0462866A (ja) | 表面実装部品の実装方法 | |
JP2570468B2 (ja) | Lsiモジュールの製造方法 | |
KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
JP2768315B2 (ja) | 半導体装置 | |
JP2001185585A (ja) | 半導体装置およびその製造方法 | |
JPH0563138A (ja) | 半導体集積回路装置 | |
JP2783233B2 (ja) | Lsiパッケージ | |
JPH05211256A (ja) | 半導体装置 | |
JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
JPH0645763A (ja) | 印刷配線板 | |
JP3424515B2 (ja) | 電子部品の実装構造 | |
JP2917932B2 (ja) | 半導体パッケージ | |
JP3912888B2 (ja) | パッケージ型半導体装置 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JPH1079402A (ja) | 半導体パッケージ | |
JP3033541B2 (ja) | Tabテープ、半導体装置及び半導体装置の製造方法 | |
JP2918087B2 (ja) | 半導体チップ搭載用多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |