JPH09186192A - Connecting structure for semiconductor device - Google Patents
Connecting structure for semiconductor deviceInfo
- Publication number
- JPH09186192A JPH09186192A JP22196A JP22196A JPH09186192A JP H09186192 A JPH09186192 A JP H09186192A JP 22196 A JP22196 A JP 22196A JP 22196 A JP22196 A JP 22196A JP H09186192 A JPH09186192 A JP H09186192A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- carrier tape
- lead
- liquid crystal
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Liquid Crystal (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の接続構
造に係り、特に液晶パネル等の被接続装置に対しキャリ
アテープを用いて駆動ＩＣ等の半導体装置を接続する半
導体装置の接続構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device connection structure, and more particularly to a semiconductor device connection structure for connecting a semiconductor device such as a drive IC to a connected device such as a liquid crystal panel using a carrier tape.
【０００２】例えば、液晶表示装置を用いてカラー画像
をスクリーン上に拡大投写する投写型表示装置が実用化
されている。この種の投写型表示装置に配設される液晶
表示装置は、液晶パネルとこの液晶パネルを駆動する駆
動ＩＣ等の半導体装置とにより構成されており、液晶パ
ネルと半導体装置とはキャリアテープを用いて電気的に
接続された構成とされている。For example, a projection type display device for enlarging and projecting a color image on a screen using a liquid crystal display device has been put into practical use. A liquid crystal display device provided in this type of projection display device is composed of a liquid crystal panel and a semiconductor device such as a driving IC for driving the liquid crystal panel. The liquid crystal panel and the semiconductor device use a carrier tape. Are electrically connected.
【０００３】近年、この種の液晶表示装置は高密度化及
びコストの低減が図られており、従って液晶パネルと半
導体装置とを接続する接続構造においても、高密度に配
線を配設できると共にコストの低減を図りうる接続構造
が要望されている。In recent years, this type of liquid crystal display device has been attempted to have a higher density and a lower cost. Therefore, even in a connection structure for connecting a liquid crystal panel and a semiconductor device, wiring can be arranged at a high density and the cost can be reduced. There is a demand for a connection structure that can reduce the number of connections.
【０００４】[0004]
【従来の技術】図８は、従来における半導体装置の接続
構造の一例を示している。同図では、投写型表示装置に
配設される液晶表示装置において、半導体装置１（駆動
ＩＣ）をキャリアテープ２を用いて液晶パネル３に電気
的に接続する構造を示している。2. Description of the Related Art FIG. 8 shows an example of a conventional semiconductor device connection structure. FIG. 1 shows a structure in which a semiconductor device 1 (driving IC) is electrically connected to a liquid crystal panel 3 using a carrier tape 2 in a liquid crystal display device arranged in a projection display device.
【０００５】半導体装置１はキャリアテープ２にＴＡＢ
(Tape Automated Bonding)実装により配設されている。
具体的には、半導体装置１のキャリアテープ２と対向す
る面には電極パッド（図示せず）が形成されており、こ
の電極パッドにバンプを配設し、キャリアテープ２に形
成されている出力リード４及び入力リード５にフェイス
ダウンボンディングにより接合される。The semiconductor device 1 has a TAB on the carrier tape 2.
(Tape Automated Bonding) is mounted.
Specifically, an electrode pad (not shown) is formed on the surface of the semiconductor device 1 facing the carrier tape 2, and bumps are arranged on this electrode pad to output the output formed on the carrier tape 2. The leads 4 and the input leads 5 are joined by face-down bonding.
【０００６】一方、液晶パネル３の外周位置にも接続電
極（図示せず）が形成されており、キャリアテープ２の
半導体装置１の配設位置と異なる側の端部はこの液晶パ
ネル３に形成された接続電極に電気的に接続される。こ
れにより、半導体装置１はキャリアテープ２を介して液
晶パネル３に電気的に接続される構造とされていた。On the other hand, connection electrodes (not shown) are also formed on the outer peripheral position of the liquid crystal panel 3, and the end portion of the carrier tape 2 on the side different from the position where the semiconductor device 1 is arranged is formed on the liquid crystal panel 3. Is electrically connected to the connected connection electrode. As a result, the semiconductor device 1 is electrically connected to the liquid crystal panel 3 via the carrier tape 2.
【０００７】尚、上記した出力リード４は半導体装置１
の出力側の電極パッドと接合され、入力リード５は半導
体装置１の入力側の電極パッドと接合された構成とされ
ている。ところで、現在の液晶パネル３を駆動するため
の半導体装置１は、上記したＴＡＢ実装により電極パッ
ドのパッドピッチを0.08mm程度まで狭ピッチ化できるよ
うになっており、チップサイズはパッド数にあまり左右
されずに設定できるようになってきている。The output lead 4 is the semiconductor device 1
Of the semiconductor device 1 and the input lead 5 is joined to the output-side electrode pad of the semiconductor device 1. By the way, in the current semiconductor device 1 for driving the liquid crystal panel 3, the pad pitch of the electrode pads can be narrowed down to about 0.08 mm by the above-mentioned TAB mounting, and the chip size is greatly influenced by the number of pads. It is becoming possible to set without having to.
【０００８】しかるに、半導体装置１の小型化，高密度
化を優先して電極パッドを狭ピッチ化した場合、半導体
装置１の製造において高精度な微細加工が必要となり半
導体装置１のコストが上昇してしまう。従って、自ずか
ら小型化及び高密度化と製品コストとが釣り合う電極パ
ッドのピッチが存在することとなり、これに伴い半導体
装置１の大きさも上記釣り合いが取れる大きさに設定さ
れることとなる。However, when the pitch of the electrode pads is narrowed in order to prioritize the miniaturization and high density of the semiconductor device 1, high-precision fine processing is required in the manufacture of the semiconductor device 1 and the cost of the semiconductor device 1 increases. Will end up. Therefore, there naturally exists a pitch of the electrode pads in which the miniaturization and the high density are balanced with the product cost, and accordingly, the size of the semiconductor device 1 is also set to the above-mentioned size.
【０００９】一方、キャリアテープ２と液晶パネル３と
の接続に注目すると、従来では液晶パネル３に配設され
る接続電極は半導体装置１の電極パッドの配設ピッチ程
狭ピッチ化を行うことができなかった。このため、半導
体装置１に形成される電極パッドのピッチ（Ｐ１）及び
液晶パネル３に形成される接続電極のピッチ（Ｐ２）を
最も狭ピッチに設定してた場合、図８に示されるよう
に、電極パッドのピッチＰ１と接続電極のピッチＰ２と
の間に差が生じてしまう（Ｐ１＜Ｐ２）。On the other hand, paying attention to the connection between the carrier tape 2 and the liquid crystal panel 3, conventionally, the connection electrodes arranged on the liquid crystal panel 3 can be made as narrow as the arrangement pitch of the electrode pads of the semiconductor device 1. could not. Therefore, when the pitch (P1) of the electrode pads formed on the semiconductor device 1 and the pitch (P2) of the connection electrodes formed on the liquid crystal panel 3 are set to the narrowest pitch, as shown in FIG. , There is a difference between the pitch P1 of the electrode pads and the pitch P2 of the connection electrodes (P1 <P2).
【００１０】このため、従来の半導体装置１の接続構造
では、図示されるようにアウターリード４が配設される
キャリアテープ２の引き出し部６は、半導体装置１が搭
載される装置搭載部７に対して幅広の形状となってい
た。Therefore, in the connection structure of the conventional semiconductor device 1, the lead-out portion 6 of the carrier tape 2 on which the outer lead 4 is arranged as shown in the figure is mounted on the device mounting portion 7 on which the semiconductor device 1 is mounted. In contrast, it had a wider shape.
【００１１】[0011]
【発明が解決しようとする課題】しかるに、上記のよう
にキャリアテープ２の引き出し部６が装置搭載部７に対
して幅広とされた構成では、隣接する装置搭載部７の間
に隙間（図中、矢印Ａで示す）が発生してしまい、この
隙間Ａがいわゆるデットスペースとなる。このため、配
設空間の利用効率が悪化してしまい、半導体装置１を高
密度に配設できなくなるという問題点があった。However, in the structure in which the lead-out portion 6 of the carrier tape 2 is wider than the device mounting portion 7 as described above, a gap (in the figure) between adjacent device mounting portions 7 is formed. , Indicated by arrow A), and this gap A becomes a so-called dead space. For this reason, there is a problem in that the utilization efficiency of the installation space is deteriorated and the semiconductor devices 1 cannot be arranged at high density.
【００１２】また、半導体装置１として高集積化された
ものを用いるため、上記のように高精度な微細加工が必
要となり半導体装置１のコストが上昇してしまうという
問題点もある。本発明は上記の点に鑑みてさなれたもの
であり、半導体装置の実装効率を向上すると共にコスト
の低減を図った半導体装置の接続構造を提供することを
目的とする。Further, since the highly integrated semiconductor device 1 is used, there is a problem that the highly precise microfabrication as described above is required and the cost of the semiconductor device 1 is increased. The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device connection structure that improves the mounting efficiency of the semiconductor device and reduces the cost.
【００１３】[0013]
【課題を解決するための手段】上記課題を解決するため
に本発明では、下記の手段を講じたことを特徴とするも
のである。請求項１記載の発明では、被接続装置に対し
て半導体装置が搭載されたキャリアテープを複数個隣接
して配設するものであり、前記被接続装置に形成された
接続電極と前記半導体装置に形成された電極パッドと
を、リードが形成された前記キャリアテープにより電気
的に接続する半導体装置の接続構造において、前記電極
パッドの配設ピッチに比べ、前記接続電極の配設ピッチ
を等しいか或いは小さく設定すると共に、前記キャリア
テープを前記半導体装置が搭載された装置搭載部とリー
ドパターンが形成された引き回し部とにより構成し、か
つ、隣接して配設される前記キャリアテープの少なくと
も装置搭載部の一部が重畳するよう配置したことを特徴
とするものである。Means for Solving the Problems To solve the above problems, the present invention is characterized by taking the following means. According to the invention of claim 1, a plurality of carrier tapes each having a semiconductor device mounted thereon are arranged adjacent to the connected device, and the connection electrodes formed on the connected device and the semiconductor device are connected to each other. In a connection structure of a semiconductor device in which the formed electrode pads are electrically connected by the carrier tape on which leads are formed, the arrangement pitch of the connection electrodes is equal to or smaller than the arrangement pitch of the electrode pads. The carrier tape is set to a small size, and the carrier tape is composed of a device mounting part on which the semiconductor device is mounted and a lead-out part on which a lead pattern is formed, and at least a device mounting part of the carrier tape arranged adjacently. Are arranged so that a part of them overlap.
【００１４】また、請求項２記載の発明では、被接続装
置に対して半導体装置が搭載されたキャリアテープを複
数個隣接して配設するものであり、前記被接続装置に形
成された接続電極と前記半導体装置に形成された電極パ
ッドとを、リードが形成された前記キャリアテープによ
り電気的に接続する半導体装置の接続構造において、前
記電極パッドの配設ピッチに比べ、前記接続電極の配設
ピッチを等しいか或いは小さく設定すると共に、前記キ
ャリアテープを前記半導体装置が搭載された装置搭載部
とリードパターンが形成された引き回し部とにより構成
し、かつ、隣接する前記装置搭載部を隙間なく配置した
ことを特徴とするものである。According to the second aspect of the present invention, a plurality of carrier tapes each having a semiconductor device mounted thereon are arranged adjacent to the connected device, and the connection electrodes formed on the connected device. In a connection structure of a semiconductor device in which the lead and the electrode pad formed on the semiconductor device are electrically connected by the carrier tape on which a lead is formed, the arrangement of the connection electrodes in comparison with the arrangement pitch of the electrode pads The pitch is set to be equal or small, and the carrier tape is composed of a device mounting portion on which the semiconductor device is mounted and a lead-out portion on which a lead pattern is formed, and the adjacent device mounting portions are arranged without a gap. It is characterized by having done.
【００１５】また、請求項３記載の発明では、被接続装
置に対して半導体装置が搭載されたキャリアテープを複
数個隣接して配設するものであり、前記被接続装置に形
成された接続電極と前記半導体装置に形成された電極パ
ッドとを、リードが形成された前記キャリアテープによ
り電気的に接続する半導体装置の接続構造において、前
記電極パッドの配設ピッチに比べ、前記接続電極の配設
ピッチを等しいか或いは小さく設定すると共に、前記キ
ャリアテープを前記半導体装置が搭載された装置搭載部
と、リードパターンが形成された引き回し部とにより構
成し、かつ、前記引き回し部の長さを隣接する前記キャ
リアテープ間で異ならせ、前記装置搭載部に搭載された
前記半導体装置が千鳥状に配置される構成としたことを
特徴とするものである。According to the third aspect of the invention, a plurality of carrier tapes each having a semiconductor device mounted thereon are arranged adjacent to the connected device, and the connection electrode formed on the connected device. In a connection structure of a semiconductor device in which the lead and the electrode pad formed on the semiconductor device are electrically connected by the carrier tape on which a lead is formed, the arrangement of the connection electrodes in comparison with the arrangement pitch of the electrode pads The pitch is set to be equal or smaller, and the carrier tape is composed of a device mounting portion on which the semiconductor device is mounted and a lead portion on which a lead pattern is formed, and the lengths of the lead portions are adjacent to each other. The carrier tapes are made different, and the semiconductor devices mounted on the device mounting portion are arranged in a staggered manner. That.
【００１６】更に、請求項４記載の発明では、被接続装
置に対して半導体装置が搭載されたキャリアテープを複
数個隣接して配設するものであり、前記被接続装置に形
成された接続電極と前記半導体装置に形成された電極パ
ッドとを、リードが形成された前記キャリアテープによ
り電気的に接続する半導体装置の接続構造において、前
記電極パッドの配設ピッチに比べ、前記接続電極の配設
ピッチを等しいか或いは小さく設定すると共に、前記キ
ャリアテープを前記半導体装置が搭載された装置搭載部
と、リードパターンが形成された引き回し部とにより構
成し、かつ、前記キャリアテープを前記被接続装置に傾
けて配設し、前記隣接するキャリアテープ間で装置搭載
部と引き回し部とが接するよう配置したことを特徴とす
るものである。Further, in the invention according to the fourth aspect, a plurality of carrier tapes each having a semiconductor device mounted thereon are arranged adjacent to the connected device, and a connection electrode formed on the connected device. In a connection structure of a semiconductor device in which the lead and the electrode pad formed on the semiconductor device are electrically connected by the carrier tape on which a lead is formed, the arrangement of the connection electrodes in comparison with the arrangement pitch of the electrode pads The carrier tape is configured with a device mounting portion on which the semiconductor device is mounted and a lead-out portion on which a lead pattern is formed, and the carrier tape is set to the connected device while the pitch is set to be equal or small. The apparatus is characterized in that the apparatus mounting section and the routing section are arranged so as to be in contact with each other between the adjacent carrier tapes.
【００１７】上記の各手段は、次のように作用する。請
求項１乃至４記載の発明によれば、半導体装置に形成さ
れた電極パッドの配設ピッチに比べ、被接続装置に形成
された接続電極の配設ピッチは等しいか或いは小さく設
定される。よって、キャリアテープの装置搭載部は引き
回し部に比べて同一幅或いは幅広な形状となる。これに
伴い、半導体装置に形成される電極パッドの配設ピッチ
は被接続装置に形成された接続電極の配設ピッチに従う
ため、電極パッドの配設ピッチを形成可能な最も狭いピ
ッチ（最狭ピッチ）に比べて広くすることができ、従っ
て半導体装置のコストを低減することができる。The above means operate as follows. According to the invention described in claims 1 to 4, the arrangement pitch of the connection electrodes formed in the connected device is set to be equal to or smaller than the arrangement pitch of the electrode pads formed in the semiconductor device. Therefore, the device mounting portion of the carrier tape has the same width or a wider shape than the lead-out portion. Accordingly, the arrangement pitch of the electrode pads formed on the semiconductor device follows the arrangement pitch of the connection electrodes formed on the device to be connected, so that the arrangement pitch of the electrode pads can be formed at the narrowest pitch (narrowest pitch). ), It is possible to reduce the cost of the semiconductor device.
【００１８】また、請求項１乃至４記載の発明では、隣
接するキャリアテープ間で無駄な空間（デットスペー
ス）が発生することを抑制でき、半導体装置の効率的な
実装を行うことができる。よって、被接続装置に半導体
装置を多数個配設できることにより高密度に実装するこ
とができ、また従来と同数の半導体装置を設けた場合に
は実装面積の省スペース化及びキャリアテープの小型化
を図ることができる。Further, according to the first to fourth aspects of the present invention, it is possible to suppress the generation of useless space (dead space) between the adjacent carrier tapes, and it is possible to efficiently mount the semiconductor device. Therefore, it is possible to mount a large number of semiconductor devices in the connected device, which enables high-density mounting. Also, when the same number of semiconductor devices as the conventional one are provided, the mounting area can be saved and the carrier tape can be downsized. Can be planned.
【００１９】[0019]
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。以下の説明では、半導体装置の接
続構造として液晶表示装置を例に挙げ、液晶表示装置に
設けられる半導体装置（駆動ＩＣ）をキャリアテープを
用いて液晶パネルに電気的に接続する構造について説明
する。BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of the present invention will be described with reference to the drawings. In the following description, a liquid crystal display device will be taken as an example of a semiconductor device connection structure, and a structure in which a semiconductor device (driving IC) provided in the liquid crystal display device is electrically connected to a liquid crystal panel using a carrier tape will be described.
【００２０】本発明が適用される液晶表示装置１０は、
例えば投写型表示装置（投写型液晶プロジェクター）に
組み込まれ使用されるものである。先ず、投写型表示装
置の構成について簡単に説明しておく。図２は投写型表
示装置２０の構成図である。同図に示す投写型表示装置
２０は、白色光を生成する光源３２からの光を色分離光
学部品として機能するダイクロイックミラー（以下、色
分離光学ミラーという）２１，２２により夫々異なる波
長帯域の３原色光Ｒ（赤），Ｇ（緑），Ｂ（青）に分離
し、この色分離された各色分離光に対して画像変調を行
う表示手段として機能する画像重畳部３５〜３７により
外部から入来する原色信号ＥR 、ＥG 、ＥB に基づいて
各原色光の画像を生成し、更に合成光学部品として機能
するダイクロイックミラー（以下、合成光学ミラーとい
う）２３，２４によりこれら各原色光の画像を合成して
カラー画像を得た後、投写レンズ３０により所定の焦点
位置に配設されたスクリーン（図示せず）上にカラー画
像を表示する構成とされている。The liquid crystal display device 10 to which the present invention is applied is
For example, it is used by being incorporated in a projection type display device (projection type liquid crystal projector). First, the configuration of the projection display device will be briefly described. FIG. 2 is a configuration diagram of the projection display device 20. The projection type display device 20 shown in the same figure has dichroic mirrors (hereinafter, referred to as color separation optical mirrors) 21 and 22 that function as light from a light source 32 that generates white light to function as color separation optical components. The primary color lights R (red), G (green), and B (blue) are separated from each other, and input from the outside by an image superimposing unit 35 to 37 that functions as a display unit that performs image modulation on the respective color-separated lights. An image of each primary color light is generated based on the incoming primary color signals E R , E G , and E B, and the dichroic mirrors (hereinafter, referred to as synthetic optical mirrors) 23 and 24 functioning as synthetic optical components generate the primary color light. After the images are combined to obtain a color image, the projection lens 30 displays the color image on a screen (not shown) arranged at a predetermined focal position.
【００２１】光源３２は例えばハロゲン電球、メタルハ
ライド電球等が使用され、白色光が照射される構成とさ
れている。また、３１は光源３２からの光を反射して均
一に放射するための反射板である。また、上記の光源３
２から投写レンズ３０に至る光路中には、同図に示され
る所定の光路を形成するために全反射ミラー３３，３４
が配設されている。As the light source 32, for example, a halogen light bulb, a metal halide light bulb, or the like is used, and it is configured to emit white light. Reference numeral 31 is a reflector for reflecting the light from the light source 32 and radiating the light uniformly. In addition, the above light source 3
2 in the optical path from the projection lens 30 to the total reflection mirrors 33, 34 in order to form a predetermined optical path shown in FIG.
Are arranged.
【００２２】また、画像重畳部３５〜３７は、集光レン
ズ３５ａ〜３７ａ，検光子（アナライザー），偏光子
（ポラライザー），及び後に説明する液晶表示装置１０
が配設された液晶ライトバルブユニット３５ｂ〜３７ｂ
等により構成されている。この液晶ライトバルブユニッ
ト３５ｂ〜３７ｂは、原色信号ＥB ，ＥR ，ＥG に基づ
いてその光透過率分布を任意に可変制御して青色光，赤
色光，緑色光による所望の画像を生成する。生成された
３原色の各画像は、合成光学ミラー２３，２４により合
成されて一つのカラー画像とされ、集光レンズ３５ａ〜
３７ａ、投写レンズ３０等の投写光学系によってスクリ
ーンに拡大投写される。The image superimposing units 35 to 37 are provided with condenser lenses 35a to 37a, an analyzer (analyzer), a polarizer (polarizer), and a liquid crystal display device 10 described later.
Liquid crystal light valve units 35b to 37b in which
And the like. The liquid crystal light valve units 35b to 37b arbitrarily variably control the light transmittance distribution based on the primary color signals E B , E R , and E G to generate a desired image of blue light, red light, and green light. . The generated images of the three primary colors are combined by the combining optical mirrors 23 and 24 to form one color image, and the condenser lenses 35a to 35a.
The projection optical system such as 37a and the projection lens 30 enlarges and projects it on the screen.
【００２３】上記した投写型表示装置２０を構成する各
光学的部品はフレーム２９内に取り付けられている。特
に、色分離光学ミラー２１，２２及び合成光学ミラー２
３，２４は、取付機構４０を用いてフレーム２９内に取
り付けられている。続いて、上記の各液晶ライトバルブ
ユニット３５ｂ〜３７ｂに夫々取り付けられている液晶
表示装置１０の構成について図１及び図３を用いて説明
する。Each optical component constituting the above-mentioned projection type display device 20 is mounted in a frame 29. In particular, the color separation optical mirrors 21 and 22 and the composite optical mirror 2
3, 24 are mounted in the frame 29 using a mounting mechanism 40. Next, the configuration of the liquid crystal display device 10 attached to each of the liquid crystal light valve units 35b to 37b will be described with reference to FIGS. 1 and 3.
【００２４】液晶表示装置１０は、大略するとライトバ
ルブ１１，半導体装置１２（以下、駆動ＩＣという），
及びキャリアテープ１３（ＴＣＰ）等を具備した構成と
されている。ライトバルブ１１は、出射側基板１４と入
射側基板１５（共にガラス板によりなる）とを具備して
おり、図中破線で示す範囲が液晶表示素子１６として機
能するよう構成されている。The liquid crystal display device 10 generally includes a light valve 11, a semiconductor device 12 (hereinafter referred to as a drive IC),
And a carrier tape 13 (TCP) and the like. The light valve 11 includes an emission side substrate 14 and an incidence side substrate 15 (both made of glass plates), and is configured so that a range indicated by a broken line in the drawing functions as a liquid crystal display element 16.
【００２５】具体的には、出射側基板１４及び入射側基
板１５にはマトリックス状に透明電極（Ｘ座標電極，Ｙ
座標電極）が配設されており、また出射側基板１４と入
射側基板１５との間には液晶が封入されている。そし
て、マトリックス状に配設された透明電極の所定座標電
極に電圧印加することにより、当該座標電極の交差する
点における液晶が動作し画像の生成が行われる。Specifically, transparent electrodes (X coordinate electrodes, Y electrodes) are arranged in a matrix on the emission side substrate 14 and the incidence side substrate 15.
Coordinate electrodes are provided, and liquid crystal is sealed between the emission side substrate 14 and the incidence side substrate 15. Then, by applying a voltage to a predetermined coordinate electrode of the transparent electrodes arranged in a matrix, the liquid crystal at the intersection of the coordinate electrodes operates to generate an image.
【００２６】駆動ＩＣ１２は上記した液晶表示素子１６
を駆動するものであり、キャリアテープ１３にＴＡＢ(T
ape Automated Bonding)実装により配設されている。具
体的には、駆動ＩＣ１２のキャリアテープ１３と対向す
る面には半田バンプが設けられた電極パッド（図示せ
ず）が形成されており、このバンプをキャリアテープ１
３に形成されている出力ーリード１７及び入力リード１
８にフェイスダウンボンディングすることにより駆動Ｉ
Ｃ１２をキャリアテープ１３に接合する。The drive IC 12 is the liquid crystal display element 16 described above.
TAB (T
ape Automated Bonding). Specifically, electrode pads (not shown) provided with solder bumps are formed on the surface of the drive IC 12 that faces the carrier tape 13, and these bumps are used as the carrier tape 1.
Output-lead 17 and input lead 1 formed in 3
Driven by face down bonding to 8
C12 is bonded to the carrier tape 13.
【００２７】一方、液晶表示素子１６を構成する出射側
基板１４の外周位置にも接続電極（図示せず）が形成さ
れており、キャリアテープ１３の駆動ＩＣ１２の配設位
置と異なる側の端部はこの出射側基板１４に形成された
接続電極に電気的に接続される。これにより、駆動ＩＣ
１２はキャリアテープ１３を介して液晶表示素子１６と
電気的に接続された構造となる。尚、上記した出力リー
ド１７は駆動ＩＣ１２の出力側の電極パッドと接合さ
れ、入力リード１８は駆動ＩＣ１２の入力側の電極パッ
ドと接合された構成とされている。On the other hand, a connection electrode (not shown) is also formed on the outer peripheral position of the emission side substrate 14 constituting the liquid crystal display element 16, and the end portion of the carrier tape 13 on the side different from the position where the drive IC 12 is arranged. Are electrically connected to the connection electrodes formed on the emission side substrate 14. This allows the drive IC
The structure 12 is electrically connected to the liquid crystal display element 16 via the carrier tape 13. The output lead 17 is joined to the output side electrode pad of the drive IC 12, and the input lead 18 is joined to the input side electrode pad of the drive IC 12.
【００２８】上記した駆動ＩＣ１２は、前記した投写型
表示装置２０の制御回路に接続されており、制御回路か
ら転送される画像データは駆動ＩＣ周辺回路（図示せ
ず）において振り分けられ、所定の駆動ＩＣ１２に供給
される。駆動ＩＣ１２は、この駆動ＩＣ周辺回路から供
給される画像データに基づき、所定の透明電極に対し電
圧印加処理を行う。The drive IC 12 described above is connected to the control circuit of the projection display device 20 described above, and image data transferred from the control circuit is distributed in a drive IC peripheral circuit (not shown) to perform a predetermined drive. It is supplied to the IC 12. The drive IC 12 applies a voltage to a predetermined transparent electrode based on the image data supplied from the drive IC peripheral circuit.
【００２９】図７はキャリアテープ１３を拡大して示す
平面図である。キャリアテープ１３は、駆動ＩＣ１２が
搭載される装置搭載部１３ａと出力リード１７が主に形
成された引き回し部１３ｂとにより構成されている。ま
た、キャリアテープ１３の装置搭載部１３ａに配設され
る矩形状の駆動ＩＣ１２は、いわゆる一辺入力三辺出力
構造とされたＩＣであり、図中辺１２ａは入力側であり
辺１２ｂ〜１２ｄは出力側とされている。よって、入力
リード１８は駆動ＩＣ１２の辺１２ａから延出し、出力
リード１７は駆動ＩＣ１２の各辺１２ｂ〜１２ｄから延
出する。FIG. 7 is an enlarged plan view showing the carrier tape 13. The carrier tape 13 is composed of a device mounting portion 13a on which the drive IC 12 is mounted and a routing portion 13b on which an output lead 17 is mainly formed. The rectangular drive IC 12 arranged in the device mounting portion 13a of the carrier tape 13 is an IC having a so-called one-side input / three-side output structure. In the drawing, the side 12a is the input side and the sides 12b to 12d are the sides. It is said to be the output side. Therefore, the input lead 18 extends from the side 12a of the drive IC 12, and the output lead 17 extends from each side 12b to 12d of the drive IC 12.
【００３０】この駆動ＩＣ１２の各辺１２ａ〜１２ｄに
おける出力リード１７のリードピッチは駆動ＩＣ１２に
形成された電極パッドの配設ピッチと等しくなってい
る。また、出力リード１７の液晶表示素子１６と接続さ
れる部位における出力リード１７のリードピッチは、出
射側基板１４（液晶表示素子１６）に形成された接続電
極の配設ピッチと等しくなっている。The lead pitch of the output leads 17 on each side 12a to 12d of the drive IC 12 is equal to the arrangement pitch of the electrode pads formed on the drive IC 12. Further, the lead pitch of the output leads 17 in the portion of the output leads 17 connected to the liquid crystal display element 16 is equal to the arrangement pitch of the connection electrodes formed on the emission side substrate 14 (liquid crystal display element 16).
【００３１】上記構成において、本発明に係る接続構造
では、駆動ＩＣ１２に形成された電極パッドの配設ピッ
チ（Ｐ１）に比べ、出射側基板１４に形成された接続電
極の配設ピッチ（Ｐ２）を等しいか或いは小さく設定し
た（Ｐ１≧Ｐ２）ことを特徴とする。本実施例では、電
極パッドの配設ピッチＰ１と接続電極の配設ピッチＰ２
とを等しく（Ｐ１＝Ｐ２）した例を示している。In the above structure, in the connection structure according to the present invention, the arrangement pitch (P2) of the connection electrodes formed on the emission side substrate 14 is larger than the arrangement pitch (P1) of the electrode pads formed on the drive IC 12. Is set to be equal or smaller (P1 ≧ P2). In this embodiment, the arrangement pitch P1 of the electrode pads and the arrangement pitch P2 of the connection electrodes are set.
An example is shown in which and are equal (P1 = P2).
【００３２】上記のように駆動ＩＣ１２に形成された電
極パッドの配設ピッチＰ１及び出射側基板１４に形成さ
れた接続電極の配設ピッチＰ２を設定することにより、
キャリアテープ１３の装置搭載部１３ａは引き回し部１
３ｂに比べて同一幅或いは幅広な形状となる。By setting the arrangement pitch P1 of the electrode pads formed on the drive IC 12 and the arrangement pitch P2 of the connection electrodes formed on the emission side substrate 14 as described above,
The device mounting portion 13a of the carrier tape 13 is the routing portion 1
The shape is the same or wider than that of 3b.
【００３３】特に、本実施例のように一辺入力三辺出力
構造の駆動ＩＣ１２を用いた場合には、図７に示される
ように駆動ＩＣ１２の辺１２ｂ，１２ｄから延出した出
力リード１７は液晶表示素子１６との接合位置に向けリ
ードの引き回しを行う必要があるため、必然的に装置搭
載部１３ａは引き回し部１３ｂに比べて幅広な形状とな
る。In particular, when the driving IC 12 having the one-sided input and three-sided output structure is used as in this embodiment, the output leads 17 extending from the sides 12b and 12d of the driving IC 12 are liquid crystal as shown in FIG. Since it is necessary to route the lead toward the joint position with the display element 16, the device mounting portion 13a is necessarily wider than the routing portion 13b.
【００３４】また、上記のように電極パッドの配設ピッ
チＰ１及び接続電極の配設ピッチＰ２を設定することに
より、駆動ＩＣ１２に形成される電極パッドの配設ピッ
チＰ１は液晶表示素子１６側に形成される接続電極の配
設ピッチＰ２に従うこととなる。よって、電極パッドの
配設ピッチＰ１を形成可能な最も狭いピッチ（最狭ピッ
チ）に比べて広くすることができ、従って駆動ＩＣ１２
の製造に際し高精度の微細加工等を行う必要がなくなる
ため、駆動ＩＣ１２のコストを低減することができる。Further, by setting the arrangement pitch P1 of the electrode pads and the arrangement pitch P2 of the connection electrodes as described above, the arrangement pitch P1 of the electrode pads formed on the drive IC 12 is closer to the liquid crystal display element 16 side. It follows the arrangement pitch P2 of the connection electrodes to be formed. Therefore, the arrangement pitch P1 of the electrode pads can be made wider than the narrowest pitch (narrowest pitch) that can be formed, and therefore the drive IC 12
Since it is not necessary to perform highly precise microfabrication or the like in the manufacturing of, the cost of the drive IC 12 can be reduced.
【００３５】一方、図１に示されるようにキャリアテー
プ１３は液晶表示素子１６に複数個連接して配設される
が、上記のように装置搭載部１３ａが引き回し部１３ｂ
に比べて幅広の形状となった場合においても、隣接する
キャリアテープ１３間で無駄な空間（デットスペース）
が発生することを抑制する必要がある。On the other hand, as shown in FIG. 1, a plurality of carrier tapes 13 are arranged so as to be connected to the liquid crystal display element 16, and as described above, the device mounting portion 13a is routed around.
Even if the shape is wider than that of, the wasted space between the adjacent carrier tapes 13 (dead space)
Need to be suppressed.
【００３６】そこで、図１及び図３に示す第１実施例で
は、図７に示す装置搭載部１３ａの両側部に形成された
鍔部１３ｃが、隣接するキャリアテープ１３間で重畳さ
れるよう配置したことを特徴とするものである。装置搭
載部１３ａが引き回し部１３ｂに比べて幅広の形状のキ
ャリアテープ１３では、隣接する引き回し部１３ｂ間で
デットスペースが発生し易い。Therefore, in the first embodiment shown in FIGS. 1 and 3, the collar portions 13c formed on both sides of the device mounting portion 13a shown in FIG. 7 are arranged so as to overlap between the adjacent carrier tapes 13. It is characterized by having done. In the carrier tape 13 in which the device mounting portion 13a is wider than the routing portion 13b, a dead space is likely to occur between the adjacent routing portions 13b.
【００３７】しかるに、上記のように隣接するキャリア
テープ１３の一部（鍔部１３ｃ）が重畳することにより
無駄な空間が発生することを抑制でき、駆動ＩＣ１２及
びキャリアテープ１３の効率的な実装を行うことができ
る。これにより、液晶表示素子１６に駆動ＩＣ１２を多
数個配設できることにより生成される画像の鮮明度を向
上することができ、また従来と同数の駆動ＩＣ１２を設
けた場合には実装面積の省スペース化及びキャリアテー
プ１３の小型化を図ることができる。However, as described above, it is possible to prevent the useless space from being generated due to the overlapping (part of the collar portion 13c) of the adjacent carrier tapes 13, and to efficiently mount the drive IC 12 and the carrier tape 13. It can be carried out. As a result, it is possible to improve the sharpness of an image generated by disposing a large number of drive ICs 12 in the liquid crystal display element 16, and to save the mounting area when the same number of drive ICs 12 as the conventional one is provided. Also, the carrier tape 13 can be downsized.
【００３８】図４乃至図６は、本発明の他実施例に係る
接続構造を示している。尚、図４乃至図６において、図
１及び図３に示した第１実施例と同一構成については同
一符号を附してその説明を省略する。図４は本発明の第
２実施例を示している。本実施例では、隣接する装置搭
載部１３ａを隙間なく配置したことを特徴とするもので
ある。この構成は、装置搭載部１３ａの幅寸法と引き回
し部１３ｂの幅寸法が同一の構成に適用した場合に効果
がある。4 to 6 show a connecting structure according to another embodiment of the present invention. 4 to 6, the same components as those of the first embodiment shown in FIGS. 1 and 3 are designated by the same reference numerals and the description thereof will be omitted. FIG. 4 shows a second embodiment of the present invention. The present embodiment is characterized in that the adjacent device mounting portions 13a are arranged without a gap. This configuration is effective when the width dimension of the device mounting portion 13a and the width dimension of the routing portion 13b are applied to the same configuration.
【００３９】また、図５は本発明の第３実施例を示して
いる。本実施例では、引き回し部１３ｂの長さを隣接す
る各キャリアテープ１３Ａ〜１３Ｃ間で異ならせ、各装
置搭載部１３ａ-A〜１３ａ-Cに搭載された駆動ＩＣ１２
-A〜１２-Cが平面視した状態で千鳥状に配置されたこと
を特徴とするものである。FIG. 5 shows a third embodiment of the present invention. In this embodiment, the lengths of the lead-out portions 13b are made different between the adjacent carrier tapes 13A to 13C, and the drive ICs 12 mounted on the respective device mounting portions 13a -A to 13a -C.
-A to 12- C are arranged in a zigzag pattern in a plan view.
【００４０】即ち、キャリアテープ１３Ｂの引き回し部
１３ｂ-Bは、他のキャリアテープ１３Ａ，１３Ｃの引き
回し部１３ｂ-A, １３ｂ-Cよりも長く設定されており、
これにより駆動ＩＣ１２-Bは他の駆動ＩＣ１２-A, １２
-Cに対して外側に突出し、平面視した状態で千鳥状に配
置された状態となる。That is, the lead-out portions 13b -B of the carrier tape 13B are set longer than the lead-out portions 13b -A, 13b -C of the other carrier tapes 13A, 13C,
As a result, the drive IC 12 -B is driven by the other drive ICs 12 -A, 12
-It protrudes outward with respect to C and is arranged in a staggered pattern in a plan view.
【００４１】この構成とすることにより、キャリアテー
プ１３Ａ，１３Ｃに形成された幅広の装置搭載部１３ａ
-A，１３ａ-Cは、キャリアテープ１３Ｂに形成された幅
狭な引き回し部１３ｂ-Bと対峙することとなり、無駄な
空間が発生することを抑制でき、駆動ＩＣ１２及びキャ
リアテープ１３の効率的な実装を行うことができる。With this structure, the wide device mounting portion 13a formed on the carrier tapes 13A and 13C is formed.
-A and 13a -C face the narrow wiring portion 13b -B formed on the carrier tape 13B, and it is possible to suppress the generation of useless space, and it is possible to efficiently drive the drive IC 12 and the carrier tape 13. Can be implemented.
【００４２】また、図６は本発明の第４実施例を示して
いる。本実施例では、各キャリアテープ１３を液晶表示
素子１６に傾けて配設し、隣接するキャリアテープ１３
間で装置搭載部１３ａと引き回し部１３ｂとが接するよ
う配置したことを特徴とするものである。この構成とし
ても、無駄な空間が発生することを抑制でき、駆動ＩＣ
１２及びキャリアテープ１３の効率的な実装を行うこと
ができる。FIG. 6 shows a fourth embodiment of the present invention. In this embodiment, each of the carrier tapes 13 is arranged so as to be inclined with respect to the liquid crystal display element 16, and the adjacent carrier tapes 13 are arranged.
It is characterized in that the device mounting portion 13a and the routing portion 13b are arranged so as to be in contact with each other. Even with this configuration, it is possible to suppress the generation of useless space, and the drive IC
12 and the carrier tape 13 can be efficiently mounted.
【００４３】尚、上記した各実施例では、液晶表示装置
１０において駆動ＩＣ１２をキャリアテープ１３を用い
て液晶表示素子１６に接続する構造を例に挙げて説明し
たが、本発明に係る半導体装置の接続構造は他の電子機
器においても適用できることは勿論である。In each of the above embodiments, the structure in which the drive IC 12 is connected to the liquid crystal display element 16 by using the carrier tape 13 in the liquid crystal display device 10 has been described as an example, but the semiconductor device according to the present invention is Of course, the connection structure can be applied to other electronic devices.
【００４４】[0044]
【発明の効果】上述の如く本発明によれば、電極パッド
の配設ピッチを形成可能な最も狭いピッチ（最狭ピッ
チ）に比べて広くすることができ、従って半導体装置の
コストを低減することができる。As described above, according to the present invention, the disposition pitch of the electrode pads can be made wider than the narrowest pitch (narrowest pitch) that can be formed, thus reducing the cost of the semiconductor device. You can
【００４５】また、被接続装置に半導体装置を多数個配
設できることにより高密度に実装することができ、また
従来と同数の半導体装置を設けた場合には実装面積の省
スペース化及びキャリアテープの小型化を図ることがで
きる。Further, since a large number of semiconductor devices can be provided in the connected device, high-density mounting can be achieved, and when the same number of semiconductor devices as the conventional one is provided, the mounting area can be saved and the carrier tape can be used. The size can be reduced.
【図１】本発明の第１実施例を適用した液晶表示装置を
示す斜視図である。FIG. 1 is a perspective view showing a liquid crystal display device to which a first embodiment of the present invention is applied.
【図２】液晶表示装置が組み込まれる投写型表示装置の
一例を示す図である。FIG. 2 is a diagram showing an example of a projection display device in which a liquid crystal display device is incorporated.
【図３】本発明の第１実施例を適用した液晶表示装置を
示す平面図である。FIG. 3 is a plan view showing a liquid crystal display device to which a first embodiment of the present invention is applied.
【図４】本発明の第２実施例を適用した液晶表示装置を
示す平面図である。FIG. 4 is a plan view showing a liquid crystal display device to which a second embodiment of the present invention is applied.
【図５】本発明の第３実施例を適用した液晶表示装置を
示す平面図である。FIG. 5 is a plan view showing a liquid crystal display device to which a third embodiment of the present invention is applied.
【図６】本発明の第４実施例を適用した液晶表示装置を
示す平面図である。FIG. 6 is a plan view showing a liquid crystal display device to which a fourth embodiment of the present invention is applied.
【図７】キャリアテープを拡大して示す図である。FIG. 7 is an enlarged view showing a carrier tape.
【図８】従来における半導体装置の接続構造の一例を説
明するための図である。FIG. 8 is a diagram for explaining an example of a conventional connection structure of a semiconductor device.
１０ 液晶表示装置 １１ ライトバルブ １２，１２-A〜１２-C 駆動ＩＣ １３，１３Ａ〜１３Ｃ キャリアテープ １３ａ，１３ａ-A〜１３ａ-C 装置搭載部 １３ｂ，１３ｂ-A〜１３ｂ-C 引き回し部 １３ｃ 鍔部 １４ 出射側基板 １５ 入射側基板 １６ 液晶表示素子 １７ 出力リード １８ 入力リード10 liquid crystal display device 11 light valve 12, 12 -A to 12 -C drive IC 13, 13A to 13C carrier tape 13a, 13a -A to 13a -C device mounting portion 13b, 13b -A to 13b -C routing portion 13c tsuba Part 14 Emitting Side Substrate 15 Incident Side Substrate 16 Liquid Crystal Display Element 17 Output Lead 18 Input Lead
Claims (4)
れたキャリアテープを複数個隣接して配設するものであ
り、前記被接続装置に形成された接続電極と前記半導体
装置に形成された電極パッドとを、リードが形成された
前記キャリアテープにより電気的に接続する半導体装置
の接続構造において、 前記電極パッドの配設ピッチに比べ、前記接続電極の配
設ピッチを等しいか或いは小さく設定すると共に、 前記キャリアテープを前記半導体装置が搭載された装置
搭載部とリードパターンが形成された引き回し部とによ
り構成し、 かつ、隣接して配設される前記キャリアテープの少なく
とも装置搭載部の一部が重畳するよう配置したことを特
徴とする半導体装置の接続構造。1. A plurality of carrier tapes, each having a semiconductor device mounted thereon, are disposed adjacent to a device to be connected, the connection electrodes being formed on the connection device and the semiconductor device. In a connection structure of a semiconductor device in which an electrode pad is electrically connected by the carrier tape on which leads are formed, the arrangement pitch of the connection electrodes is set equal to or smaller than the arrangement pitch of the electrode pads. Along with that, the carrier tape is configured by a device mounting portion on which the semiconductor device is mounted and a lead-out portion on which a lead pattern is formed, and at least a part of the device mounting portion of the carrier tape which is arranged adjacently. A semiconductor device connection structure, characterized in that they are arranged so as to overlap with each other.
れたキャリアテープを複数個隣接して配設するものであ
り、前記被接続装置に形成された接続電極と前記半導体
装置に形成された電極パッドとを、リードが形成された
前記キャリアテープにより電気的に接続する半導体装置
の接続構造において、 前記電極パッドの配設ピッチに比べ、前記接続電極の配
設ピッチを等しいか或いは小さく設定すると共に、 前記キャリアテープを前記半導体装置が搭載された装置
搭載部とリードパターンが形成された引き回し部とによ
り構成し、 かつ、隣接する前記装置搭載部を隙間なく配置したこと
を特徴とする半導体装置の接続構造。2. A plurality of carrier tapes, each having a semiconductor device mounted thereon, are disposed adjacent to a device to be connected, the connection electrodes being formed on the connection device and the semiconductor device. In a connection structure of a semiconductor device in which an electrode pad is electrically connected by the carrier tape on which leads are formed, the arrangement pitch of the connection electrodes is set equal to or smaller than the arrangement pitch of the electrode pads. At the same time, the carrier tape is composed of a device mounting portion on which the semiconductor device is mounted and a lead-out portion on which a lead pattern is formed, and the adjacent device mounting portions are arranged without a gap. Connection structure.
れたキャリアテープを複数個隣接して配設するものであ
り、前記被接続装置に形成された接続電極と前記半導体
装置に形成された電極パッドとを、リードが形成された
前記キャリアテープにより電気的に接続する半導体装置
の接続構造において、 前記電極パッドの配設ピッチに比べ、前記接続電極の配
設ピッチを等しいか或いは小さく設定すると共に、 前記キャリアテープを前記半導体装置が搭載された装置
搭載部と、リードパターンが形成された引き回し部とに
より構成し、 かつ、前記引き回し部の長さを隣接する前記キャリアテ
ープ間で異ならせ、前記装置搭載部に搭載された前記半
導体装置が千鳥状に配置される構成としたことを特徴と
する半導体装置の接続構造。3. A plurality of carrier tapes, each having a semiconductor device mounted thereon, are arranged adjacent to a device to be connected, the connection electrode being formed on the device to be connected and the carrier tape formed on the semiconductor device. In a connection structure of a semiconductor device in which an electrode pad is electrically connected by the carrier tape on which leads are formed, the arrangement pitch of the connection electrodes is set equal to or smaller than the arrangement pitch of the electrode pads. Along with, the carrier tape is composed of a device mounting portion on which the semiconductor device is mounted, and a lead-out portion having a lead pattern formed thereon, and the length of the lead-out portion is made different between the adjacent carrier tapes, A semiconductor device connection structure, wherein the semiconductor devices mounted on the device mounting portion are arranged in a staggered pattern.
れたキャリアテープを複数個隣接して配設するものであ
り、前記被接続装置に形成された接続電極と前記半導体
装置に形成された電極パッドとを、リードが形成された
前記キャリアテープにより電気的に接続する半導体装置
の接続構造において、 前記電極パッドの配設ピッチに比べ、前記接続電極の配
設ピッチを等しいか或いは小さく設定すると共に、 前記キャリアテープを前記半導体装置が搭載された装置
搭載部と、リードパターンが形成された引き回し部とに
より構成し、 かつ、前記キャリアテープを前記被接続装置に傾けて配
設し、前記隣接するキャリアテープ間で装置搭載部と引
き回し部とが接するよう配置したことを特徴とする半導
体装置の接続構造。4. A plurality of carrier tapes, each having a semiconductor device mounted thereon, are arranged adjacent to a device to be connected, the connection electrodes being formed on the connection device and the semiconductor device. In a connection structure of a semiconductor device in which an electrode pad is electrically connected by the carrier tape on which leads are formed, the arrangement pitch of the connection electrodes is set equal to or smaller than the arrangement pitch of the electrode pads. At the same time, the carrier tape is composed of a device mounting portion on which the semiconductor device is mounted and a lead-out portion on which a lead pattern is formed, and the carrier tape is disposed so as to be inclined with respect to the connected device, A semiconductor device connection structure, wherein the device mounting portion and the routing portion are arranged so as to be in contact with each other between the carrier tapes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22196A JPH09186192A (en) | 1996-01-05 | 1996-01-05 | Connecting structure for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22196A JPH09186192A (en) | 1996-01-05 | 1996-01-05 | Connecting structure for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186192A true JPH09186192A (en) | 1997-07-15 |
Family
ID=11467917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22196A Pending JPH09186192A (en) | 1996-01-05 | 1996-01-05 | Connecting structure for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186192A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542213B1 (en) | 1998-04-09 | 2003-04-01 | Seiko Epson Corporation | Compression-bond-connection substrate, liquid crystal device, and electronic equipment |
| KR100449593B1 (en) * | 1997-10-27 | 2004-11-16 | 삼성전자주식회사 | Tape carrier package structure for reducing width of tape carrier package by loading plural driveics on tape carrier package |
-
1996
- 1996-01-05 JP JP22196A patent/JPH09186192A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449593B1 (en) * | 1997-10-27 | 2004-11-16 | 삼성전자주식회사 | Tape carrier package structure for reducing width of tape carrier package by loading plural driveics on tape carrier package |
| US6542213B1 (en) | 1998-04-09 | 2003-04-01 | Seiko Epson Corporation | Compression-bond-connection substrate, liquid crystal device, and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8267528B2 (en) | Illumination source with liquid cooled plate | |
| JP2008028171A (en) | Light source module, light source apparatus, and liquid crystal display apparatus | |
| WO2007075661A1 (en) | Polarized, multicolor led-based illumination source | |
| US11537035B2 (en) | Light source apparatus and projection-type image display apparatus | |
| JP2002148606A (en) | Liquid crystal projector | |
| JP2018128490A (en) | Electrooptical device and electronic apparatus | |
| JPH0954297A (en) | Liquid crystal display device | |
| WO2007125772A1 (en) | Light-emitting device, light-emitting module, illuminator, and image projector | |
| JP2004252331A (en) | Optical modulator, display device, and electronic device | |
| JP3987485B2 (en) | Light source device and projector | |
| JPH09186192A (en) | Connecting structure for semiconductor device | |
| JP2020042234A (en) | Electro-optic device and electronic device | |
| JP2005164924A (en) | Electro-optical device, electronic apparatus, and flexible wiring board | |
| JP4270209B2 (en) | Projection display | |
| JP2008091496A (en) | Solid light source, light source apparatus and projector | |
| JP6673409B2 (en) | Electro-optical devices and electronic equipment | |
| WO2024070292A1 (en) | Display device and electronic apparatus | |
| JP4479156B2 (en) | Projection display | |
| US11500235B2 (en) | Electro-optical device and electronic apparatus | |
| WO2022111334A1 (en) | Laser and projection device | |
| JP6601456B2 (en) | Electro-optical device and electronic apparatus | |
| JP3614002B2 (en) | Reflective electro-optical device and projection display device | |
| JP6759714B2 (en) | Light source device and projector | |
| JP2001033773A (en) | Projection type display device | |
| JP2004271819A (en) | Electro-optical device, projection display device, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040116 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040309 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20040706 Free format text: JAPANESE INTERMEDIATE CODE: A02 |