JPH09179840A - 並列計算機におけるプロセッサ間結合網 - Google Patents

並列計算機におけるプロセッサ間結合網

Info

Publication number
JPH09179840A
JPH09179840A JP7334509A JP33450995A JPH09179840A JP H09179840 A JPH09179840 A JP H09179840A JP 7334509 A JP7334509 A JP 7334509A JP 33450995 A JP33450995 A JP 33450995A JP H09179840 A JPH09179840 A JP H09179840A
Authority
JP
Japan
Prior art keywords
processor
network
processors
group
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7334509A
Other languages
English (en)
Inventor
Kenichi Ishizaka
賢一 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7334509A priority Critical patent/JPH09179840A/ja
Publication of JPH09179840A publication Critical patent/JPH09179840A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】本発明はプロセッサ間の接続を行う結合網を用
いて接続された並列計算機システムにおけるプロセッサ
間結合網に関し,プロセッサグループを多数備えて相互
に通信を行う場合に,近い位置関係にあるプロセッサ間
の通信スループットを向上することを目的とする。 【解決手段】グループを構成する複数のプロセッサを相
互に接続する基本結合網を複数個設け,各基本結合網の
異なるプロセッサグループを相互に接続する基本結合網
を設け,グループを構成する複数のプロセッサ間の通信
を行う基本結合網のデータ転送スループットを大きく
し,異なるプロセッサグループのプロセッサ間の通信を
行う前記基本結合網のデータ転送スループットを小さく
するよう構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は並列計算機における
プロセッサ間結合網に関する。大規模の並列計算機で
は,設置された全てのプロセッサを使用してプログラム
を実行するだけでなく,一部のプロセッサを使用してプ
ログラムを実行する場合が多く,そのためにプロセッサ
間を接続する結合網を介する相互通信を効率良く行うこ
とが望まれている。
【0002】
【従来の技術】図11は従来例の説明図である。図11
において,90〜93はそれぞれ32個のプロセッサ
(PEで表すプロセッサ要素:Processor Element )で
構成されたプロセッサグループ,94はそれぞれクロス
バーネットワーク(XBで表し)であり,図11ではX
B11〜XB44の合計16個で構成される。各クロス
バーネットワークは,入力と出力がそれぞれ2つ設けら
れ,各入力及び出力は,プロセッサグループを構成する
プロセッサの数に対応して32組の転送路(またはバ
ス)で構成され,1組の転送路(バス)は,例えば4バ
イト(32ビット分)または8バイト(64ビット分)
の線路で構成され,全てのプロセッサグループの全プロ
セッサが相互に任意に接続可能なクロスバーネットワー
ク(完全クロスバーネットワーク)を構成する。
【0003】プロセッサ群90〜93に備えられたプロ
セッサ単体の構成を図12により説明する。各プロセッ
サは,図12のA.に示すように,ネットワークと接続
する転送処理部90a,データ及びプログラムを格納す
る主記憶装置90b,命令に従って処理を行う命令処理
部90cとを備え,相互にデータの転送が行われる。
【0004】図12のB.に転送処理部90aの構成を
示す。転送処理部は,ネットワークへ送信するデータを
格納する2組の送信バッファ95,送信制御部96及び
ネットワークから受信するデータを格納する2組の受信
バッファ98,受信制御部97を備え,送受信において
送信バッファ95と受信バッファ98と主記憶装置(図
12の90b)との間のデータ転送の制御を行う主記憶
アクセス制御部99とで構成される。
【0005】次に図13にプロセッサとクロスバーネッ
トワークの間のインタフェースとデータ構成を示す。イ
ンタフェースは図13のA.に示すように,100は送
信側のプロセッサ(または送信側のクロスバーネットワ
ーク内の装置)で,101は受信側のクロスバーネット
ワーク内の装置(または受信側のプロセッサ)である。
両者のインタフェースには,送信側からデータ有効信号
a(Data Valid),データ終了信号b(Data End) ,デー
タ信号cが送られ,受信側から送信側へ送られるdで表
すバッファフル信号(Buffer-full) またはデータ要求信
号(Data Req)がある。
【0006】クロスバーネットワークを介してプロセッ
サ間で送受信されるデータの構成を図13のB.に示
す。データは,データバス幅(例えば4バイトの幅)の
ワードが先頭から順番に送出され,先頭に宛先プロセッ
サ(PE)番号,その後に転送データ本体が続き,最後
にチェックデータ(チェックサム,データ長等)が設定
される構成を備える。
【0007】図14はクロスバーネットワークの構成例
であり,上記図11のXB11〜XB44はこのような
クロスバーネットワークの物理的な構成を備える。図1
4に示す,で示す2つの入力と,,で示す2つ
の出力は,上記図11の〜に対応し,それぞれ32
組(各組は複数バイトの線路で構成)の転送路で構成さ
れる。入力は各入力バッファ940へ供給され,入力
は入力バッファ941へ供給される。なお,2つの入
力は同時には一つだけしか発生しない。の入力は入力
スイッチ942で宛先情報を含むデータ転送要求を解読
して転送先がかかを識別し,の場合は対応する
の転送路を選択し,の場合は,内部クロスバーネット
ワーク943へ入力する。
【0008】内部クロスバーネットワーク943は任意
の入力から任意の出力へスイッチングが可能な線路が配
置され,入力スイッチ943aにおいて宛先情報及びデ
ータ転送要求を識別して,の出力の中のどの出力(プ
ロセッサ番号)へのデータかを識別して対応する出力ス
イッチ943bへ通知する。出力スイッチ943bで
は,通知された入力スイッチ943aからのデータ転送
路(またはバス)を開き,対応する出力バッファ945
の出力スイッチ944を開く。出力スイッチは944か
ら一つの入力バッファ940に対しデータ転送路が開い
たことを通知すると,その入力バッファ940はデータ
を順次送出すると出力バッファ945へ供給し,出力バ
ッファ945は対応するプロセッサ(または別のクロス
バーネットワーク)にデータを送出する。
【0009】入力バッファ941のデータ(からの入
力)がへ送られることを出力スイッチ944で識別す
ると,その転送路を開いて,該当する入力バッファ94
1から出力バッファ945へのデータ転送が行われる。
更に,入力バッファ941からへのデータは右側に隣
接するクロスバーネットワーク列の一段下のクロスバー
ネットワークのに入力する。なお,内部クロスバーネ
ットワーク943は,クロスバースイッチ(複数の行と
複数の列の線を直交して配置し,各交叉点にスイッチを
設けて,宛先に応じてスイッチを制御して転送路を形成
する構成)により構成される場合もある。
【0010】上記図11に示す従来の構成では,各クロ
スバーネットワーク94は〜の各端子群が設けら
れ,で示す左側の入力端子群と,下の行(段)のクロ
スバーネットワークの出力が供給される下側ので示す
入力端子群とが設けられ,上側ので示す出力端子群と
右側ので示す出力端子群とが設けられている。そし
て,各プロセッサグループ90〜93はそれぞれクロス
バーネットワーク94の列の先頭(XB11,XB1
2,XB13,XB14)のの端子群へ出力(送信)
し,の端末群から入力(受信)する。
【0011】この図11に示す並列計算機システムで
は,全部のプロセッサを使用してプログラムを実行する
場合もあるが,一部のプロセッサを使用してプログラム
を実行する場合も多い。例えば,図11の構成におい
て,プロセッサグループ90とプロセッサ91とでプロ
グラムを実行する場合に,プロセッサグループ90の中
のあるプロセッサからプロセッサグループ91の中のプ
ロセッサへの通信(データ等の転送)は,プロセッサグ
ループ90のプロセッサから上記図13のB.に示す構
成のデータを図12に示す転送処理部から送出すると,
各XBは宛先を識別することにより,XB11のから
,XB22のから,XB12のから,XB1
2のから,プロセッサグループ91という経路でデ
ータ転送する。このようにクロスバーネットワーク間の
接続は右隣の列の1段下のクロスバーネットワークに順
次接続され,目的のプロセッサが接続された列に達する
と,列の中のクロスバーネットワークを順番に上に向か
って接続される構成になっている。
【0012】次にプロセッサグループ91のプロセッサ
からプロセッサグループ90のプロセッサへの通信を行
う場合は,プロセッサグループ91のプロセッサ,XB
12のから,XB23のから,XB34のか
ら,XB41のから,XB31のから,XB
21のから,XB11のから,プロセッサグル
ープ90のプロセッサという経路で接続が行われる。
【0013】
【発明が解決しようとする課題】上記したように従来の
クロスバーネットワーク等の結合網を用いた大規模な並
列計算機では,それを構成する全てのプロセッサを使用
してプログラムを実行するだけでなく,一部のプロセッ
サを使用してプログラムを実行する場合が多くある。こ
の場合,従来の方法では,プログラムを実行するプロセ
ッサがグループ間にまたがる場合にプロセッサ間の通信
が例えば,上記したプロセッサグループ90と91の間
で行う場合,プロセッサグループ90から91の方向の
通信ではXB装置(クロスバーネットワークと同じ)を
3台経由して行われるが,プロセッサグループ91から
90の方向の通信ではXB装置を7台経由することにな
ってしまい,通信方向により立ち上がり時間が大きく異
なることがある。
【0014】このためにプログラムのスケジューリング
やプロセッサ割り付けが難しくなるという問題があっ
た。また,大規模な並列計算機ではプロセッサ数が増え
るに従って,プロセッサ間を接続する結合網の物量が大
きくなる。しかし,プロセッサ間の通信量は全てのプロ
セッサ間で同等に必要ではなく,相互通信が多い複数の
処理をプロセッサ番号が近い物理プロセッサに割り当て
られることが多く,また,一部のプロセッサを使用して
プログラムを実行する場合には,プロセッサ番号の離れ
たプロセッサ間の通信が全くない場合があり,プロセッ
サ番号の離れたプロセッサ間にはそれほど通信スループ
ット(単位時間に通信できるデータ量)が必要でないの
に,離れたプロセッサ間の通信スループットを確保する
ために多くの物量が費やされて資源の無駄があった。
【0015】本発明はプロセッサグループを多数備えて
相互に通信を行う並列計算機システムにおいて,プロセ
ッサから通信相手のプロセッサまでの位置関係に応じて
通信スループットが異なるよう構成し,通信頻度の高い
近いプロセッサ間の通信程スループットを向上すること
ができるプロセッサ間結合網を提供することを目的とす
る。
【0016】更にクロスバーネットワークをマトリック
ス状に配置してプロセッサ間の通信を行う場合に,相手
プロセッサへのデータの伝送方向に関係なくグループ番
号が近い程通信の立ち上がり時間を短縮することができ
るプロセッサ間結合網を目的とする。
【0017】
【課題を解決するための手段】図1は本発明の第1の原
理による構成例,図2は本発明の第2の原理により構成
例である。
【0018】図1の構成は結合網としてクロスバーネッ
トワーク(XB)を使用した場合の構成であり,1〜4
はそれぞれ32個のプロセッサ(PE)を備えたプロセ
ッサグループ,5は,の2つの入力端子群と,
,の3つの出力端子群を備えた2入力3出力型のX
B11,XB12,XB13,XB14等のクロスバー
ネットワークを表し,で示す右側のクロスバーネット
ワーク列への出力の他に新たにで示す左側のクロスバ
ーネットワーク列への出力を設けた点が新規である。6
は従来と同様の,の2つの入力端子群と,の2
つの出力端子群を備えた2入力2出力型のXB21,X
B22・・XB24等のクロスバーネットワーク,7は
との2つの入力端子群との出力端子群を備えた2
入力1出力型のクロスバーネットワークである。なお,
プロセッサとXBの間及びXB相互を接続する各転送路
に付された数字4,2,1はデータ幅(例えば,バイト
数)を表す。
【0019】図1の構成では,プロセッサグループ1か
ら右側に隣接するプロセッサグループ2にデータを送る
場合は,XB11のから右側のクロスバーネットワー
クの列(XB32,XB22,XB12)を介した経路
で転送されるが,プロセッサグループ1から左側に隣接
するプロセッサグループ4へデータを送る場合は,XB
11ので示す出力端子群からプロセッサグループ4の
XB列に属するXB24のへ入力してその出力端子群
からXB14のへ入力し,更にXB14のからプ
ロセッサグループ4へ出力する。
【0020】この図1の構成例では,プロセッサ群が接
続するXB11〜XB14で構成する段は,左右方向の
出力端子群が設けられているが,2段目のXB21〜X
B24では,左方向の出力端子群だけを備え左方向のデ
ータ送信が行われ,更に第3段のXB31〜XB34は
左・右の両側からの入力を受けて,上側への出力を行う
構成を備えているが,2段(2行)目以降の各XBの転
送方向はXBの段数に応じて適宜設定することができ
る。
【0021】このように,隣接するプロセッサグループ
との通信は従来の1方向(右方向)の転送路だけでな
く,反対方向の転送路を使用することができるため,転
送効率が向上する。また,各プロセッサグループ1〜4
と対応するXB11〜XB14間の線路のデータ幅は図
1に示すように“4”(バイト)で,隣接するプロセッ
サグループ間の転送路のデータ幅は“2”,更に遠いプ
ロセッサ間の転送路の幅は“1”で構成され,2つのプ
ロセッサ間の距離に応じてスループットを異ならせてい
る。なお,プロセッサグループを更に上位の階層でグル
ープ分けすることが可能である。
【0022】次に図2の構成は,結合網としてバスを用
いた結合網装置を使用した場合である。図2において,
10はプロセッサ(PE),11は複数のプロセッサ1
0で構成する各プロセッサグループA1〜Am,B1〜
Bm(図示省略)の各プロセッサグループ内でプロセッ
サ間の通信を行う結合網装置(11−1〜11−m),
12は複数のプロセッサグループA1〜AmやB1〜B
mで構成する上位プロセッサグループA,Bの各上位プ
ロセッサグループ内でプロセッサ間の通信を行う上位の
結合網装置(12−1,12−2),13は異なる上位
プロセッサグループA,Bに属するプロセッサ間の通信
を行う上位間の結合網装置である。
【0023】図2の構成では,一定数で構成するプロセ
ッサグループA1,A2,…はそれぞれのグループ内の
通信を行う場合,それぞれが接続する各結合網装置11
−1,11−2,…,11−mのバスを介してプロセッ
サ間の通信を行い,その場合の各転送路の幅(バスの線
路数)は大きくする(図2の例では“4”(バイ
ト))。また,同じ上位のプロセッサグループAに属す
る異なるプロセッサグループのプロセッサ間の通信は,
各結合網装置11から上位の結合網装置12を経由して
行われる。例えばプロセッサグループA1とA2の通信
は,上位の結合網装置12−1を介して行う。
【0024】この場合,各結合網装置11と上位の結合
網装置12の間の転送路の幅は通信量が同一プロセッサ
グループ内の転送路の幅より少なくする(図2の例では
“2”)。更に,異なる上位のプロセッサグループA,
Bのプロセッサ間の通信は,各プロセッサが接続する結
合網装置11,上位の結合網装置12を経由して上位間
の結合網装置13を介した転送路により通信を行い,こ
の場合の上位の結合網装置12と結合網装置13の間の
転送路の幅は結合網装置11と上位の結合網装置12の
間の転送路の幅より小さくする(図2の例では
“1”)。これにより,2つのプロセッサのグループの
距離に応じてスループットが異ならせている。
【0025】
【発明の実施の形態】図3は図1の構成に使用する2入
力3出力型のクロスバーネットワークの構成図である。
このクロスバーネットワークは,上記図1のXB11〜
XB14として使用する。
【0026】図3において,50はで示す入力端子群
からの各入力データが格納される入力バッファ,51は
で示す入力端子群からの各入力データが格納される入
力バッファ,52は各入力バッファ50の出力を2つの
出力の中の一方に選択出力する1入力2出力型の出力ス
イッチ,53,54は32×32のXB(クロスバー)
を構成し,上記従来の図13に示すクロスバーネットワ
ークの内部クロスバーネットワーク(図14の943)
と同じであり,複数の1入力多出力型の入力スイッチ5
3と複数の多入力1出力型の出力スイッチ54の間に相
互に完全な転送路が設けられている。55は2入力1出
力型の入力スイッチ,56はで示す出力と接続された
出力バッファ,57は入力をで示す出力とで示す出
力の何れかへ選択出力する1入力2出力型の出力スイッ
チである。
【0027】上記図1の構成例では,図3のには各プ
ロセッサからの出力が入力され,図3のは図1の各プ
ロセッサへ入力され,更には同じクロスバーネットワ
ーク列の直下に接続するクロスバーネットワークからの
出力が入力され,図3の,で示す出力は,図1に示
すようにそれぞれ右側及び左側へ出力される。
【0028】図4は図1の構成に使用する2入力1出力
型のクロスバーネットワークの構成図である。このクロ
スバーネットワークは,上記図1のXB31〜XB34
として使用する。
【0029】図4において,70はで示す入力端子群
からの各入力データが格納される入力バッファ,71,
72は上記図3の53,54と同様に内部クロスバーネ
ットワーク(32×32のXB)を構成する入力スイッ
チ,出力スイッチである。73は2入力1出力型の入力
スイッチ,74は出力バッファ,75はで示す入力端
子群からの各入力データが格納される入力バッファ,7
6,77は上記71,72と同様の内部クロスバーネッ
トワークを構成する入力スイッチ,出力スイッチであ
る。
【0030】この図4の構成により,入力端子群の,
の何れか一方の入力は,で示す出力端子群の任意の
宛先へ送ることが可能となる。なお,図1のクロスバー
ネットワークXB21〜XB24は何れも従来例(図1
4)と同じであり説明を省略する。
【0031】図5,図6はクロスバーネットワークを用
いた結合網の実施例1の構成図(その1),(その2)
であり,図5の右端と図6の左端は(1) 〜(7) で相互に
接続され,図5の左端と図6の右端は〜で相互に接
続される。
【0032】図中,1−1〜1−8はそれぞれ32個の
プロセッサ(PE)を備えたプロセッサグループであ
り,これらの各プロセッサグループは,それぞれ2グル
ープ単位で上位のグループである64PEグループを構
成し,合計4つの64PEグループ1〜4が形成され
る。更に64PEグループを2つ集めたグループ単位と
して128PEグループ1,2が形成される。
【0033】クロスバーネットワークのXB11,XB
12,XB13〜XB18は上記図3に示すクロスバー
ネットワークと同じ,2入力3出力型の構成を備え,X
B21,XB22〜XB28,XB31〜XB38・・
・,XB61〜XB68は全て従来と同様の2入力2出
力型のクロスバーネットワークであり,最終段のXB7
1〜XB78は上記図4に示す2入力1出力型のクロス
バーネットワークである。そして,図5,図6に示すク
ロスバーネットワークは,初段のXB11〜XB18は
両方向への出力を備えるが,2段目のXB21〜XB2
8は水平方向では右側から入力して左側へ出力するよう
配置され,3段目のXB31〜XB38は水平方向では
左側から入力して右側へ出力するよう配置され,以下4
段目が右方向,5段目が左方向,6段目が右方向,7段
目が左方向に出力するようそれぞれのXBが配置され,
隣接するXB列との接続は図のように互いに同じ方向に
入力または出力するよう異なる段のXBと接続される。
【0034】各プロセッサグループ1−1,1−2・・
・と対応するクロスバーネットワークXB11,XB1
2・・・の間は,入力,出力共に32(バイト)のデー
タ幅を持つ転送路で接続され,高いスループットを備え
る。また,このクロスバーネットワークXB11,XB
12・・・は,同じ64PEグループを構成するプロセ
ッサグループが接続するXB列への転送路は16バイト
のデータ幅を持ち,右側の64PEグループへの転送路
は8バイトのデータ幅を持ち,左側の64PEグループ
への転送路は4バイトまたは8バイトのデータ幅を持つ
ように構成されている。また,同じ列の下段のXBから
の入力転送路のデータ幅は16バイトである。
【0035】クロスバーネットワークの2段目のXB2
1,XB22・・・,3段目のXB31,XB32・・
・,4段目のXB41,XB42・・・等の各クロスバ
ーネットワークは,図5,図6に示すように各入力及び
出力の転送路のデータ幅は,各列に接続するプロセッサ
グループ1−1,1−2,1−3・・・との距離が長く
なると小さくなり,最下段のXB71,XB72・・・
の殆どは入力,出力共に4バイトである(XB74,X
B78だけは1つの入力が4バイト,他の入力が8バイ
トで出力も8バイト)。
【0036】この構成により,同一のプロセッサグルー
プ内のプロセッサ間の通信は,例えば,プロセッサグル
ープ1−1の32個のプロセッサ(PE)の内部のプロ
セッサ間の通信を行う場合は,XB11により32バイ
トのデータ幅の転送路を介して行うことができる。ま
た,同一の64PEグループに属する異なるプロセッサ
グループのプロセッサ間の通信は,例えばプロセッサグ
ループ1−2の一つのプロセッサがプロセッサ1−1の
プロセッサと通信を行う場合,XB12,XB21,X
B11の経路(転送路のデータ幅は16バイト)で接続
される。
【0037】次に,隣接するプロセッサグループとの通
信は,例えば64PEグループ1のプロセッサグループ
1−2のプロセッサが隣りの64PEグループ2に属す
るプロセッサグループ1−3のプロセッサと通信する場
合,XB12,XB33,XB23,XB13の経路で
通信することができる。但し,この場合の転送路のデー
タ幅は8バイトに制限される。また,128PEグルー
プ1に属するプロセッサグループ1−4(図5)のプロ
セッサから他の128PEグループ2に属するプロセッ
サグループ1−5のプロセッサとデータの通信を行う場
合,XB14,XB35,XB25,XB15の経路で
接続される。但し,この場合の転送路のデータ幅は4バ
イトである。
【0038】次に図7,図8はクロスバーネットワーク
を用いた結合網の実施例2の構成図(その1),(その
2)であり,図7の右端と図8の左端は(1) 〜(7) によ
り相互に接続され,図7の左端と図8の右端は〜に
より相互に接続される。
【0039】図中,1−1〜1−8は上記図5,図6の
各符号と同様のプロセッサグループである。図7,図8
のクロスバーネットワークのXB11,XB12・・・
XB78は,それぞれ上記図5,図6に示す同じ符号の
XBと同様である。但し,この実施例の転送路のデータ
幅は,上記図5,図6と異なる。また,クロスバーネッ
トワークの2段目以降の水平方向の転送方向は上記図
5,図6と同じである。
【0040】この実施例2では,各プロセッサグループ
の上位のグループの64PEグループ及び更に上位の1
28PEグループの区分が,実施例1とは異なる。すな
わち,64PEグループ1〜4は順番に2つのプロセッ
サグループ毎に順番に割り振るが,次の64PEグルー
プ5〜8は,最初のグループ分けの先頭を1つシフトし
て順番に割り振られている。同様に,128PEグルー
プについても,最初に4つのプロセッサグループ毎にグ
ループを割り振るが,次に先頭のプロセッサグループを
シフトして割り振るというようにして,8つの128P
Eグループが形成される。
【0041】この結果,各プロセッサグループは,複数
のグループに所属することになる。例えば,プロセッサ
グループ1−1は64PEグループ1と64PEグルー
プ8の2つに所属し,128PEグループについては1
28PEグループ1,128PEグループ4,128P
Eグループ6及び128PEグループ8の4つに所属す
る。
【0042】各プロセッサグループ1−1,1−2・・
・と対応するクロスバーネットワークXB11,XB1
2・・・の間は,入力,出力共に32(バイト)のデー
タ幅を持つ転送路で接続され,クロスバーネットワーク
XB11,XB12・・・は,同じ64PEグループを
構成するプロセッサグループが接続するXB列への転送
路は16バイトのデータ幅を持つ。すなわち,上記実施
例1の場合は,上位のグループが,2つ毎(64PEグ
ループ)または4つ毎(128PEグループ)に分断さ
れていたが,この実施例では必ず隣接するプロセッサグ
ループは何れかの上位グループが同じであるため,右隣
及び左隣のプロセッサグループのプロセッサとは高速に
転送が可能となる。
【0043】この実施例2では,同一プロセッサグルー
プ内のプロセッサ間の通信は,実施例1と同様に32バ
イトの転送路を用いて行い,隣接プロセッサ間は上記し
たように16バイトのデータ幅の転送路が設けられ,プ
ロセッサが接続されたクロスバーネットワークXB1
1,XB12・・・XB18のそれぞれの列方向に下方
の段のクロスバーネットワークの転送路のデータ幅も上
記実施例1の場合より多くなっている。
【0044】この構成により,同一のプロセッサグルー
プ内のプロセッサ間の通信は,例えば,プロセッサグル
ープ1−1の32個のプロセッサ(PE)の内部のプロ
セッサ間の通信を行う場合は,XB11により32バイ
トのデータ幅の転送路を介して行うことができる。ま
た,同一の64PEグループに属する異なるプロセッサ
グループのプロセッサ間の通信は,例えばプロセッサグ
ループ1−2の一つのプロセッサがプロセッサ1−1の
プロセッサと通信を行う場合,XB12,XB21,X
B11の経路(転送路のデータ幅は16バイト)で接続
される。
【0045】図9はバスを用いたプロセッサ(PE)間
接続装置の構成であり,このPE間接続装置は,上記図
2に示す結合網装置の具体的な構成に相当する。図9に
おいて,20はバスを用いたPE間接続装置であり,プ
ロセッサグループを構成する複数(#0〜#N)のプロ
セッサ10(PE)が接続される。PE間接続装置20
には調停制御回路21とデータバス22とが設けられて
いる。各プロセッサ10は同一グループ内の他のプロセ
ッサまたは他のプロセッサグループのプロセッサへの転
送を行う時にPE間接続装置20への要求信号とPE間
接続装置20からの転送許可の信号のための制御線とデ
ータの送信と受信のための転送路が設けられている。P
E間接続装置20では調停制御回路21において,複数
のプロセッサ10からの転送要求を調停して,決定した
一つのプロセッサに対し許可信号を送出する。また,他
のプロセッサグループのプロセッサへの転送要求の場合
は,このPE間接続装置20を通って転送要求信号を上
位のPE間接続装置(図2の12及び13に対応)に対
して送出し,上位のPE間接続装置からの転送許可信号
を受け取ると要求を発生したプロセッサ10に対し許可
信号を送出する。
【0046】図10はバスを用いたPE間接続装置によ
る実施例の構成を示す。図10において,10はプロセ
ッサ(PE),20−1,20−2はプロセッサグルー
プ内の転送を行うPE間接続装置,30は複数のプロセ
ッサグループ間の転送を行う上位のPE間接続装置,4
0は異なる上位のプロセッサグループ間の転送を行うP
E間接続装置である。図10には30は一つだけ示すが
実際には複数個設けられる。また,各PE間接続装置2
0,30及び40は上記図9に示すPE間接続装置20
と同様の構成を備えており,図10の構成はそれらが階
層化されたものである。
【0047】図10の場合,同一プロセッサグループ内
の転送は,上記図9について説明したように同じPE間
接続装置20のデータバスを介して行われ,異なるプロ
セッサグループ間の転送は,一つのPE間接続装置2
0,上位のPE間接続装置30及び別のPE間接続装置
20を介する転送路を経由して行われる。
【0048】
【発明の効果】本発明によれば全てのプロセッサが相互
に接続可能な結合網を備えた並列計算機システムにおい
て,グループを構成するプロセッサ内及び位置が近隣の
グループのプロセッサ間の通信のスループットを向上す
ることができる。結合網をクロスバーネットワークを用
いた場合には,任意のプロセッサグループから両隣の何
れのプロセッサグループに対しても通信のスループット
を大きくすることが可能となる。また,バスによる結合
網装置を用いた場合にも,グループ内のプロセッサ間通
信と異なるグループとのプロセッサ通信のスループット
を異ならせて,近い位置(番号)にある程高速な通信が
可能となる。
【0049】また,結合網のデータ幅(線路数)を効率
的に配分して無駄を省くことにより,プロセッサ間結合
網のコストを低減することができる。
【図面の簡単な説明】
【図1】本発明の第1の原理による構成例を示す図であ
る。
【図2】本発明の第2の原理による構成例を示す図であ
る。
【図3】図1の構成に使用する2入力3出力型のクロス
バーネットワークの構成図である。
【図4】図1の構成に使用する2入力1出力型のクロス
バーネットワークの構成図である。
【図5】クロスバーネットワークを用いた結合網の実施
例1の構成図(その1)である。
【図6】クロスバーネットワークを用いた結合網の実施
例1の構成図(その2)である。
【図7】クロスバーネットワークを用いた結合網の実施
例2の構成図(その1)である。
【図8】クロスバーネットワークを用いた結合網の実施
例2の構成図(その2)である。
【図9】バスを用いたプロセッサ(PE)間接続装置の
構成を示す図である。
【図10】バスを用いたPE間接続装置による実施例の
構成を示す図である。
【図11】従来例の説明図である。
【図12】プロセッサ単体の構成を示す図である。
【図13】プロセッサとクロスバーネットワークの間の
インタフェースとデータ構成を示す図である。
【図14】クロスバーネットワークの構成例を示す図で
ある。
【符号の説明】
1〜4 32個のプロセッサ(PE)を備えたプロ
セッサグループ 5 2入力3出力型のクロスバーネットワーク 6 2入力2出力型のクロスバーネットワーク 7 2入力1出力型のクロスバーネットワーク

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 プロセッサ間の接続を行う結合網を用い
    て接続された並列計算機システムにおいて,グループを
    構成する複数のプロセッサを相互に接続する基本結合網
    を複数個設け,前記各基本結合網の異なるプロセッサグ
    ループを相互に接続する基本結合網を設け,前記グルー
    プを構成する複数のプロセッサ間の通信を行う基本結合
    網のデータ転送スループットを大きくし,前記異なるプ
    ロセッサグループのプロセッサ間の通信を行う前記基本
    結合網のデータ転送スループットを小さくするよう構成
    したことを特徴とする並列計算機におけるプロセッサ間
    結合網。
  2. 【請求項2】 クロスバーネットワークを二次元に配列
    して構成したクロスバーネットワークを用いて接続され
    た並列計算機システムにおいて,前記ネットワークの各
    列の先頭のクロスバーネットワークにそれぞれ複数のプ
    ロセッサを接続し,クロスバーネットワークの各列から
    両側の隣接するクロスバーネットワークの列へデータを
    送るための転送路を設け,前記複数のプロセッサグルー
    プの任意のプロセッサ間の通信の内,配置された順に付
    されたプロセッサ番号が近いプロセッサ間の通信の立ち
    上がり時間を短くすることを特徴とする並列計算機にお
    けるプロセッサ間結合網。
  3. 【請求項3】 請求項2において,前記プロセッサグル
    ープ内のプロセッサ間通信を行うための転送路のデータ
    幅を大きくし,他のプロセッサグループのプロセッサと
    のプロセッサ間通信を行うための転送路のデータ転送ス
    ループットを小さくすることを特徴とする並列計算機に
    おけるプロセッサ間結合網。
  4. 【請求項4】 請求項2または3において,前記ネット
    ワークの各列の先頭のクロスバーネットワークに両側の
    隣接するクロスバーネットワークの列へのデータを転送
    するための転送路を設け,前記各クロスバーネットワー
    ク列の2段目以降の各クロスバーネットワークは,行方
    向の入力と出力の転送を一方の方向に行い,行毎に方向
    が決められることを特徴とする並列計算機におけるプロ
    セッサ間結合網。
  5. 【請求項5】 請求項2乃至4において,前記複数のプ
    ロセッサからなるプロセッサグループの複数に対し上位
    のグループを構成し,前記ネットワークにおける前記上
    位のグループに属するプロセッサグループのプロセッサ
    間の通信のための転送路のスループットを大きくし,そ
    れ以外のプロセッサ間の通信のための転送路のスループ
    ットを小さくすることを特徴とする並列計算機における
    プロセッサ間結合網。
  6. 【請求項6】 プロセッサ間の接続を行う結合網を用い
    て接続された並列計算機システムにおいて,グループを
    構成する複数のプロセッサを相互に接続するためのバス
    を用いた結合網装置を複数のグループに対応して設け,
    前記プロセッサのグループが複数で構成される上位のグ
    ループのプロセッサ間の通信を行うため,前記複数の結
    合網装置の間のバスを用いた上位の結合網装置を階層的
    に設けたことを特徴とする並列計算機におけるプロセッ
    サ間結合網。
  7. 【請求項7】 請求項6において,前記グループ内の接
    続を行う前記結合網装置を介する転送路のデータ幅を大
    きくし,前記グループ間の通信を行うための前記上位の
    結合網装置間の転送路のデータ幅を小さくすることを特
    徴とする並列計算機におけるプロセッサ間結合網。
JP7334509A 1995-12-22 1995-12-22 並列計算機におけるプロセッサ間結合網 Withdrawn JPH09179840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7334509A JPH09179840A (ja) 1995-12-22 1995-12-22 並列計算機におけるプロセッサ間結合網

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7334509A JPH09179840A (ja) 1995-12-22 1995-12-22 並列計算機におけるプロセッサ間結合網

Publications (1)

Publication Number Publication Date
JPH09179840A true JPH09179840A (ja) 1997-07-11

Family

ID=18278204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7334509A Withdrawn JPH09179840A (ja) 1995-12-22 1995-12-22 並列計算機におけるプロセッサ間結合網

Country Status (1)

Country Link
JP (1) JPH09179840A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201946A (ja) * 2005-01-19 2006-08-03 Fujitsu Ltd プロセッサ間通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201946A (ja) * 2005-01-19 2006-08-03 Fujitsu Ltd プロセッサ間通信装置

Similar Documents

Publication Publication Date Title
US9256575B2 (en) Data processor chip with flexible bus system
EP0197103B1 (en) Load balancing for packet switching nodes
US10282338B1 (en) Configuring routing in mesh networks
EP0334954B1 (en) Layered network
US7595659B2 (en) Logic cell array and bus system
US8050256B1 (en) Configuring routing in mesh networks
JP2770603B2 (ja) 並列計算機
US5243704A (en) Optimized interconnect networks
Li et al. Parallel computing using optical interconnections
US7673118B2 (en) System and method for vector-parallel multiprocessor communication
CA2280057A1 (en) Internal bus system for dfps, building blocks with two dimensional or multidimensional programmable cell structures to handle large amounts of data involving high networking requirements
US7523292B2 (en) Array-type processor having state control units controlling a plurality of processor elements arranged in a matrix
JPH07253954A (ja) 並列コンピュータ
US20070165547A1 (en) Integrated data processing circuit with a plurality of programmable processors
CN101477512A (zh) 一种处理器***及其访存方法
US20200311017A1 (en) Partitionable Networked Computer
JP2009059346A (ja) 複数のマルチモードプロセッサに接続するための方法および装置
JPH09179840A (ja) 並列計算機におけるプロセッサ間結合網
US20180300278A1 (en) Array Processor Having a Segmented Bus System
JP2875448B2 (ja) データ転送装置及びマルチプロセッサシステム
JP3375658B2 (ja) 並列計算機およびそのためのネットワーク
JPS62212763A (ja) 計算機ネツトワ−クにおけるジヨブ実行方式
KR0146562B1 (ko) 병렬처리 컴퓨터 시스템에서 계층적 크로스바 스위치 기법을 적용한 프로세서 연결방법
Davis IV et al. The performance analysis of partitioned circuit switched multistage interconnection networks
US20160154758A1 (en) Array Processor Having a Segmented Bus System

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304