JPH09172777A

JPH09172777A - 共振型コンバータ用制御装置

Info

Publication number: JPH09172777A
Application number: JP33072995A
Authority: JP
Inventors: Masuo Hanawaka; 増生花若; Nobuo Uehara; 伸夫上原; Tomohiro Nishiyama; 知宏西山
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1995-12-19
Filing date: 1995-12-19
Publication date: 1997-06-30

Abstract

(57)【要約】【課題】入力電圧や負荷の変動しても発振周波数が安
定な共振型コンバータにおいて、この発振周波数の調整
が簡便に行える制御装置を提供すること。【解決手段】一次巻線Ｎ１に印加される直流電圧を主
スイッチング素子Ｑ１によりオンオフし、二次巻線Ｎ２
に発生するスイッチング信号を整流平滑化して主出力電
圧を発生するフライバック形コンバータであって、主ス
イッチング素子に印加される共振電圧の最も低くなる時
期に一致するトリガ信号を出力する零電圧検出部１０
と、共振数の最小値を定める期間τ１のマスク信号と、
当該共振数の最小値からの変動数を定める期間τ２の共
振数変動幅信号とを交互に出力するモード切替え部２４
と、マスク信号が有効な間トリガ信号を無効にすると共
に、このマスク信号が有効な期間の経過後はトリガ信号
又は共振数変動幅信号のタイムアップの何れか先に有効
となる時期に主スイッチング素子をターンオンさせると
共に、マスク信号と共振数変動幅信号の期間を調整する
手段を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、いわゆる電圧共振
型コンバータに用いられる制御装置にかかり、特に高効
率で安定動作を実現するように発振周波数をほぼ一定に
調整する場合に、この発振周波数を容易に調整できる改
良に関する。

【０００２】

【従来の技術】本出願人は、特開平３−１８２７４号公
報に開示されているに、電流が流れない期間を持つ不連
続モードの電流共振型コンバータ用制御装置を提案して
いる。このような回路構成においては、フライバックコ
ンバータ方式スイッチング電源における不連続モード時
に、スイッチ素子の持つ出力寄生容量とトランスのイン
ダクタンスでスイッチ素子に印加する電圧が共振するこ
とを利用している。そして、スイッチング電源のスイッ
チング損失を低減するために、電圧又は電流のどちらか
が零のときターンオン／オフを行うようにしている。

【０００３】

【発明が解決しようとする課題】しかし、従来の構成に
よると入力電圧や負荷の変動により発振周波数が大きく
変動してしまい、安定動作を確保するのが困難になると
いう課題があった。例えば、軽負荷状態では共振の最初
の零電圧でスイッチ素子をターンオフすると、発振周波
数が著しく高くなる。他方、起動時や過負荷状態では、
負荷側に供給すべきエネルギが増大することから、電流
ピーク値を一定とするとパルス幅を拡げる必要が生じ
て、発振周波数が極端に低下する。

【０００４】そこで、本出願人は特願平７−２９６５２
８号明細書で、スイッチ素子の持つ出力寄生容量とトラ
ンスのインダクタンスでスイッチ素子に印加する電圧が
共振することを利用してスイッチング損失を低減させる
と共に、入力電圧や負荷の変動しても発振周波数が安定
な共振型コンバータを提案している。本発明は、この発
明に改良を加えたもので、入力電圧や負荷の変動しても
発振周波数が安定な共振型コンバータにおいて、この発
振周波数の調整が簡便に行える制御装置を提供すること
を目的とする。

【０００５】

【課題を解決するための手段】上記の目的を達成する本
発明は、一次巻線Ｎ１に印加される直流電圧を主スイッ
チング素子Ｑ１によりオンオフし、二次巻線Ｎ２に発生
するスイッチング信号を整流平滑化して主出力電圧を発
生すると共に、バイアス巻線Ｎ３を有するフライバック
形コンバータに用いられる制御装置であって、次の構成
としたものである。

【０００６】即ち、当該バイアス巻線に発生するスイッ
チング信号を入力して、当該主スイッチング素子に印加
される共振電圧の最も低くなる時期に一致するトリガ信
号を出力する零電圧検出部１０と、当該主スイッチング
素子の容量成分と前記一次巻線を有するトランスのイン
ダクタンスとの間で生じる共振数の最小値を定める期間
τ１のマスク信号を発生する軽負荷オン時設定部２１
と、当該共振数の最小値からの変動数を定める期間τ２
の共振数変動幅信号を出力する重負荷オン時設定部２３
と、この軽負荷オン時設定部の出力するマスク信号と当
該重負荷オン時設定部の出力する共振数変動幅信号を交
互に出力するモード切替え部２４と、この軽負荷オン時
設定部の出力するマスク信号が有効な間、当該トリガ信
号を無効にすると共に、このマスク信号が有効な期間の
経過後は当該トリガ信号又は当該共振数変動幅信号のタ
イムアップの何れか先に有効となる時期に前記主スイッ
チング素子をターンオンさせるオン期間制御部３０と、
前記主出力電圧を基準電圧と比較して、当該主出力電圧
を所定電圧に安定化するように前記主スイッチング素子
がターンオフする時期を定めるパルス幅制御部４０とを
具備している。

【０００７】そして、前記軽負荷オン時設定部の期間を
定める第１の調整手段（Ｒ７，Ｃ５）と、前記重負荷オ
ン時設定部の期間を定める第２の調整手段（Ｒ７，Ｃ
６）とを備えることを特徴としている。

【０００８】本発明の構成によれば、零電圧検出部１０
は、スイッチング損失を極小化するターンオン時期に対
応するトリガ信号を出力する。軽負荷オン時設定部２１
は、スイッチング素子とトランスのＬＣ共振数の最小値
を定めるマスク信号を発生して、発振周波数の上限を定
めている。重負荷オン時設定部２３は、ＬＣ共振数の変
動幅を定める共振数変動幅信号を発生して、発振数の変
動幅を定めている。モード切替え部２４は、マスク信号
の後に共振数変動幅信号を出力することで、実質的に発
振周波数の下限を定めている。

【０００９】オン期間制御部３０は、マスク信号が有効
な間はトリガ信号を無効にして、発振周波数が徒に高く
なるのを防止して、マスク信号の定める期間の経過後は
トリガ信号又は共振数変動幅信号のタイムアップの何れ
か先に有効となるもの従って主スイッチング素子をター
ンオンする。ここで、トリガ信号が先着の場合は不連続
モードと呼ばれるもので、零電圧検出部１０によりスイ
ッチング損失が極小化され、共振数変動幅信号のタイム
アップが先着の場合は連続モードと呼ばれるもので、発
振周期がマスク信号と共振数変動幅信号を加算した期間
という上限に制限される。パルス幅制御部４０は、主ス
イッチング素子をターンオフする時期を定め、主出力電
圧を安定化する。第１及び第２の調整手段は、マスク信
号と共振数変動幅信号の期間を調整するもので、これに
より様々の共振型コンバータに適合する汎用性の高い制
御装置となる。

【００１０】

【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の一実施例を示す構成ブロック図で
ある。図において、商用の交流電源は、入力フィルタを
介してダイオードブリッジＤＢと接続される。入力フィ
ルタは供給される交流電流にノイズ成分が重畳するのを
防止する。ダイオードブリッジＤＢで整流された電流
は、入力コンデンサＣ１により平滑化されて、トランス
の一次巻線Ｎ１に印加される。主スイッチング素子Ｑ１
は、ここではＦＥＴが用いられ、ゲート端子に加えられ
るオンオフ制御信号に従ってドレイン端子ソース端子間
をオンオフする。寄生容量Ｃ０は、ＦＥＴのドレイン端
子ソース端子間に製造上発生するもので、トランスのイ
ンダクタンスとＬＣ共振する。抵抗Ｒ２は、ＦＥＴのソ
ース端子を接地する電流検出抵抗である。

【００１１】トランスの二次巻線Ｎ２には、スイッチン
グ信号が誘起されるので、ダイオードＤ２で整流し、出
力コンデンサＣ２で平滑化して主出力電圧Ｖoutを得て
いる。バイアス巻線Ｎ３にも、スイッチング信号が誘起
されるので、ダイオードＤ３で整流し、コンデンサＣ３
で平滑化して補助電源電圧Ｖccを得ている。起動抵抗Ｒ
gは、入力コンデンサＣ１とコンデンサＣ３とを接続す
るもので、共振型コンバータが起動するのに必要なエネ
ルギーを供給している。ここで、トランスの一次巻線Ｎ
１とバイアス巻線Ｎ３は一次側ＰＲＭであり、二次巻線
Ｎ２は二次側ＳＥＣとなっている。

【００１２】零電圧検出部１０は、バイアス巻線Ｎ３に
発生するスイッチング信号を入力して、主スイッチング
素子Ｑ１に印加される共振電圧の最も低くなる時期に一
致するトリガ信号を出力する。ここでは、バイアス巻線
Ｎ３にダイオードＤ４のアノード端子を接続し、カソー
ド端子を抵抗Ｒ５を介してトランジスタＱ２のベース端
子に接続する。コンデンサＣ４はトランジスタＱ２のコ
レクタ端子とエミッタ端子間に接続され、抵抗Ｒ６は一
端がトランジスタＱ２のコレクタ端子と接続され、他端
が基準電圧源Ｖref3と接続されている。コンデンサＣ４
と抵抗Ｒ６の時定数は、共振周期の四半分だけ遅延させ
る。これは、バイアス巻線Ｎ３に現れる電圧は、共振振
幅の1/2の点がグランドとなるため、トランジスタＱ２
が零電圧を検出してターンオフするタイミングは、主ス
イッチング素子Ｑ１に印加する共振電圧の最下点より四
半周期早くなるから、これを補償するためである。

【００１３】コントロールＩＣ５０は、零電圧検出回路
１０と接続されるトリガー端子ＴＲＧと基準電圧端子Ｖ
refを有している。また、マスク信号と共振数変動幅信
号の期間を調整する端子として、電流設定抵抗Ｒ７を接
続するＲＴ端子と、マスク信号の期間を調整するコンデ
ンサＣ５を接続するＣＴ端子と、共振数変動幅信号を調
整するコンデンサＣ６を接続するＣＵ端子を有してい
る。また出力電圧に関連する信号をバイアス巻線Ｎ３か
ら得て分圧抵抗Ｒ３，Ｒ４により分圧して、この分圧信
号を入力するＩＮ−端子と、この分圧信号をコンデンサ
Ｃ７を通じて入力する帰還端子ＦＢと、バイアス巻線Ｎ
３の発生する補助電源電圧を入力するＶc端子と、この
補助電源電圧のグランド電位を与える一次側グランド端
子ＰＧndを有している。さらに、スイッチング制御信号
を抵抗Ｒ１を介して主スイッチング素子Ｑ１に送る出力
端子ＯＵＴと、電流検出抵抗Ｒ２に接続して負荷電流を
検出するＩs端子を有している。

【００１４】次に、このコントロールＩＣの内部構成を
具体的に説明する。図２はコントロールＩＣの詳細を説
明する構成ブロック図である。図において、軽負荷オン
時設定部２１、重負荷オン時設定部２３並びにモード切
替え部２４は、主スイッチング素子Ｑ１の寄生容量Ｃ０
と一次巻線Ｎ１を有するトランスのインダクタンスとの
間で生じるＬＣ共振数の範囲を定めるもので、ここでは
軽負荷オン時設定部２１のマスク信号がＬＣ共振数の最
小値を定め、重負荷オン時設定部２３の共振数変動幅信
号がＬＣ共振数の変動幅を定め、モード切替え部２４は
マスク信号の後に共振数変動幅信号を出力することで、
発振周期の最大値を定めている。ここで、ＬＣ共振数と
は、ターンオフ期間のある時間内のＬＣ共振の波数であ
り、共振周波数とは、１秒間のＬＣ共振の波数である。
また、発振周波数とは、１秒間の主スイッチング素子Ｑ
１のスイッチング回数を言い、この発振の一周期は［タ
ーンオン期間］＋［ターンオフ期間］となる。

【００１５】軽負荷オン時設定部２１には、電流値を可
変できる定電流源ＣＣ１が設けられ、ＲＴ端子を介して
バイアス部２１１に接続される電流設定抵抗Ｒ７により
定電流値が設定される。ＦＥＴＱ３は、ドレイン端子が
定電流源ＣＣ１と接続されたもので、ＦＥＴＱ３がオフ
すると定電流源ＣＣ１により、ＣＴ端子に接続されたコ
ンデンサＣ５を充電する。コンパレータＣＰ１は、コン
デンサＣ５の電圧を基準電圧Ｖref1と比較するもので、
充電電圧が基準電圧Ｖref1より高くなると、出力をＨに
する。定電流源ＣＣ１によりコンデンサＣ５を基準電圧
Ｖref1まで充電する時間により、トリガマスク期間を定
めているから、コンデンサＣ５の容量によりトリガマク
ス期間を調整できる。

【００１６】重負荷オン時設定部２３には、電流値を可
変できる定電流源ＣＣ２が設けられ、バイアス部２１１
とＲＴ端子に接続される電流設定抵抗Ｒ７は軽負荷オン
時設定部２１と共通になっている。ＦＥＴＱ４は、ドレ
イン端子が定電流源ＣＣ２と接続されたもので、ＦＥＴ
Ｑ４がオフすると定電流源ＣＣ２により，ＣＵ端子に接
続されたコンデンサＣ６を充電する。コンパレータＣＰ
２は、コンデンサＣ６の電圧を基準電圧Ｖref2と比較す
るもので、充電電圧が基準電圧Ｖref2より高くなると、
出力をＨにする。定電流源ＣＣ２によりコンデンサＣ６
を基準電圧Ｖref2まで充電する時間により、共振数変動
幅信号の期間を定めているから、コンデンサＣ６の容量
により共振数変動幅期間を調整できる。

【００１７】モード切替え部２４は、ＲＳフリップフロ
ップ２４１、オア回路２４２、遅延回路２４３、インバ
ータ回路２４４並びにオア回路２４５を有している。Ｒ
Ｓフリップフロップ２４１は、Ｓ端子にコンパレータＣ
Ｐ１の出力信号が入力され、Ｒ端子にはオア回路２４５
の論理和信号が入力され、Ｑ端子はＦＥＴＱ３のゲート
端子と接続されている。オア回路２４２は、Ｄ型フリッ
プフロップ３１のＱ出力信号とＲＳフリップフロップ２
４１のＱ出力信号との論理和をとって、遅延回路２４３
に出力する。遅延回路２４３は、コンデンサＣ５の放電
時間に見合う時間信号を遅延させるもので、例えば１０
０ｎＳ遅延させる。インバータ回路２４４は、ＲＳフリ
ップフロップ２４１のＱ出力信号の否定演算を行うもの
で、ＦＥＴＱ４のゲート端子と接続されている。このイ
ンバータ回路２４４によって、ＦＥＴＱ３，Ｑ４とが交
互にオンするので、タイマ信号τ１と共振数変動幅信号
τ２とがそれぞれ設定される。オア回路２４５は、Ｄ型
フリップフロップ３１のＱ出力信号とコンパレータＣＰ
２の出力信号の論理和をとる。

【００１８】オン期間制御部３０は、軽負荷オン時設定
部２１で発生するマスク信号が有効な間、零電圧検出部
１０の出力するトリガ信号を無効にすると共に、このマ
スク信号が有効な期間の経過後はトリガ信号又は共振数
変動幅信号のタイムアップの何れか先に有効となる時期
に、主スイッチング素子Ｑ１をターンオンさせるもので
ある。ここでは、Ｄ型フリップフロップ３１のクロック
端子にトリガ端子を介してトリガ信号が入力され、Ｓ端
子にはコンパレータＣＰ２の出力する共振数変動幅信号
が入力され、Ｑ出力はアンプを介してＯＵＴ端子と接続
され、このＯＵＴ端子は抵抗Ｒ１を介して主スイッチン
グ素子Ｑ１のベース端子と接続されている。またＤ端子
には、遅延回路２４３の出力するマスク信号が入力さ
れ、Ｒ端子には最大オン期間設定部４３の出力端子が接
続されている。さらに、Ｑ出力はオア回路２４２，２４
５の入力端子とも接続されている。

【００１９】パルス幅制御部４０は、主出力電圧Ｖout
を基準電圧Ｖref2と比較して、主出力電圧Ｖoutを所定
電圧に安定化するように主スイッチング素子Ｑ１がター
ンオフする時期を定めるものである。ここでは、トラン
スの一次側と二次側との絶縁を確保するために、主出力
電圧Ｖoutに比例する値となる補助電源電圧Ｖccを分圧
抵抗Ｒ３，Ｒ４で分圧して、ＩＮ−端子に供給してい
る。エラーアンプ４１では、ＩＮ−端子の分圧電圧と基
準電圧Ｖref2と比較している。エラーアンプ４１のマイ
ナス端子と出力端子は、ＦＢ端子を介してコンデンサＣ
７で接続されている。なお、このコンデンサＣ７はエラ
ーアンプ４１の位相補償のために用いられるもので、こ
のコンデンサＣ７に対して直列又は並列に抵抗を接続す
る場合もある。補正回路４２は、エラーアンプ４１の出
力信号を補正するもので、例えば誤差電圧を制限するリ
ミッタ回路や負荷電流の入力電圧依存性を低減してい
る。コンパレータＣＰ３は、補正回路４２の誤差電圧信
号と主スイッチング素子Ｑ１のソース電圧とを比較する
もので、このソース電位はＰＧnd端子に接続される。コ
ンパレータＣＰ３の出力する比較信号は、Ｄ型フリップ
フロップ３１のＲ端子に送られ、主スイッチング素子Ｑ
１をターンオフする。

【００２０】ここでは、最大オン期間設定部４３をコン
パレータＣＰ３とＤ型フリップフロップ３１のＲ端子の
間に挿入して、コンパレータＣＰ３の出力信号とコンパ
レータＣＰ１の出力信号との論理和をとることで、最大
オン時間を設定している。何らかの原因でコンパレータ
ＣＰ３のプラス端子に電流波形が現れなくなる場合や、
起動時や過負荷時にオン期間が極端に長くなることで、
電源自体や接続される負荷を損壊される恐れがある。そ
こで、コンパレータＣＰ１の出力信号を用いて、トリガ
マスク時間が経過したときは、パルス幅制御部４０の動
作によらず強制的に主スイッチング素子Ｑ１がターンオ
フする。

【００２１】このように構成された装置の動作を次に説
明する。軽負荷オン時設定部２１は、主スイッチング素
子Ｑ１がオンすると同時にトリガマスク期間の設定を開
始させるため、Ｄ型フリップフロップ３１のＱ出力信号
によってＲＳフリップフロップ２４１をリセットし、Ｆ
ＥＴＱ３をオフして、コンデンサＣ５の充電を開始す
る。不連続モードでは、トリガマスク期間の終了直後に
主スイッチング素子Ｑ１がターンオン状態になることが
ある。この時、コンデンサＣ５が充分放電していない状
態で再び充電を開始すると、トリガマスク期間は短くな
って発振周波数が著しく変動する。遅延回路２４３によ
って、コンデンサＣ５が充分放電して零電圧になるまで
確実に待つことで、安定した発振周波数が得られる。好
ましくは、ＦＥＴＱ３にＭＯＳＦＥＴを用いると、放電
時間が短くて済む。

【００２２】重負荷オン時設定部２３は、マスク信号が
オフすると同時に共振数変動幅信号を出力させるため、
コンパレータＣＰ１の出力信号によってマスク信号がタ
イムアップするとＲＳフリップフロップ２４１をセット
し、ＦＥＴＱ４をオフして、コンデンサＣ６の充電を開
始する。即ち、モード切替え部２４によって、マスク信
号τ１と共振数変動幅信号τ２とがそれぞれ交互に設定
される。ＲＳフリップフロップ２４１の動作には、Ｓ端
子にコンパレータＣＰ１からの信号が入ると出力ＱはＨ
になり、Ｒ端子に信号が入ると出力ＱはＬになる性質が
ある。ＲＳフリップフロップ２４１の出力ＱをＦＥＴＱ
３のゲート端子と、インバータ回路２４４を通してＦＥ
ＴＱ４のゲート端子に接続することにより、Ｑ３とＱ４
は交互にオンオフするから、マスク信号τ１と共振数変
動幅信号τ２とがそれぞれ交互に設定される。

【００２３】オン期間制御部３０は、発振周波数をほぼ
一定に制御する動作をする。零電圧検出部１０のみであ
れば、常に共振を始めた最初の零電圧で主スイッチング
素子Ｑ１をターンオンさせてしまう。すると、入力電圧
や負荷が変動してスイッチング時間が大きく変動したし
た場合、それに伴って発振周波数も大きく変動する課題
がある。そこで、軽負荷オン時設定部２１の出力するマ
スク信号を用いて、発振周波数の上限を定めている。

【００２４】先ず、トリガマスク期間で主スイッチング
素子Ｑ１がオフしている場合、Ｄ型フリップフロップ３
１のＤ端子はＬ状態にあるので、クロック端子にトリガ
信号が入力されても、Ｑ出力信号はＬ状態を保持する。
即ち、トリガマスク期間はトリガ信号を無効にしてい
る。トリガマスク期間が終了すると、Ｄ型フリップフロ
ップ３１のＤ端子はＨ状態に転じる。不連続モードで
は、主スイッチング素子Ｑ１に共振電圧が加わる現象が
現れるので、零電圧検出のトリガ信号の入力後に、主ス
イッチング素子Ｑ１がターンオンする。そこで、Ｄ型フ
リップフロップ３１のクロック端子にトリガ信号が入力
されると、Ｑ出力信号はＨ状態に転じて、主スイッチン
グ素子Ｑ１がターンオンする。

【００２５】続いて、連続モードについて説明する。連
続モードは、電源の起動時や過負荷状態のときに現れる
もので、主スイッチング素子Ｑ１に共振現象が現れない
ことを特色とし、主スイッチング素子Ｑ１がターンオン
直後に零電圧検出のトリガ信号が入力される。そこで、
主スイッチング素子Ｑ１がオン状態で、Ｄ型フリップフ
ロップ３１の出力ＱがＨ状態になっているとき、零電圧
検出のトリガ信号が入力されても、主スイッチング素子
Ｑ１のオン状態を維持する必要があるため、オア回路２
４２を設けている。オア回路２４２が存在しないと、主
スイッチング素子Ｑ１のターンオン直後は、Ｄ型フリッ
プフロップ３１のＤ端子はＬ状態にあるから、クロック
端子にトリガ信号が入ると、Ｑ出力はＨからＬに転じ
て、折角ターンオンした主スイッチング素子Ｑ１が直ち
にターンオフするという不都合を生じる。

【００２６】今度は、流れ図と波形図を用いて電源装置
の動作を説明する。図３は図２の装置の不連続モード並
びに連続モードにおける動作の説明図である。図４は不
連続モードの波形図、図５は連続モードの波形図で、両
図４，５において、（Ａ）は主スイッチング素子Ｑ１の
ドレイン電流Ｉ_Dとドレイン・ソース間電圧Ｖ_DS、
（Ｂ）はバイアス巻線Ｎ３に誘起される電圧Ｖ_FB、
（Ｃ）はトリガ信号、（Ｄ）はコンデンサＣ５，Ｃ６の
充電電圧、（Ｅ）はＤ型フリップフロップ３１のＤ端
子、Ｓ端子、Ｒ端子並びにＱ出力端子信号（ＯＵＴ）を
示している。

【００２７】先ず、主スイッチング素子Ｑ１がのタイ
ミングでオフする（Ｓ１０）。次に、トランスに流れる
電流が零であれば不連続モードであり、非零であれば連
続モードであるから、零電圧検出のトリガ信号が有効に
動作するか否かの分岐をする（Ｓ１１）。先ず、不連続
モードであれば、主スイッチング素子Ｑ１のドレイン・
ソース間電圧Ｖ_DSが、トランスの一次巻線Ｎ１と寄生容
量Ｃ０により共振する（）。そして、バイアス巻線Ｎ
３には次の電圧Ｖ_FBが誘起される。Ｖ_FB＝（ｎ３／ｎ１）ｘＶ_DS (1) なお、バイアス巻線電圧Ｖ_FBのグランドは、一次巻線Ｎ
１に印加される入力電圧Ｖinと、二次巻線Ｎ２の主出力
電圧Ｖoutの境界となっている（Ｓ１２）。

【００２８】続いて、トリガ信号と共振数変動幅信号τ
２の何れが先着するか比較される（Ｓ１３）。トリガ信
号は、共振による主スイッチング素子Ｑ１のドレイン・
ソース間電圧Ｖ_DSの最下点で零電圧検出部１０からが出
力されるもので、先着であれば不連続モードである。共
振数変動幅信号τ２は、コンデンサＣ６の充電電圧がし
きい値電圧Ｖref2に到達するとコンバレータＣＰ２から
出力されるもので、先着であれば連続モードである。

【００２９】トリガ信号が先着であれば、バイアス巻線
電圧Ｖ_FBが最小電圧になると（Ｓ１４）、零電圧検出部
１０によりトランジスタＱ２がオフする（Ｓ１６）。そ
して、零電圧検出部１０ではコンデンサＣ４と抵抗Ｒ６
の作用で、２π（Ｌ₁Ｃ₀)^1/2で表される共振周期の四半
分遅れて（）、トリガ信号がＤ型フリップフロップ３
１のクロック端子に入力される（Ｓ１８）。このとき、
Ｄ型フリップフロップ３１のＤ端子がＬ状態であればＳ
１１に戻り、不連続モードであればＨ状態になるまで待
機する（Ｓ２０）。マスク信号τ１のタイムアップは、
コンデンサＣ５の充電電圧がしきい値電圧Ｖref1に到達
するとコンバレータＣＰ１から出力されるもので、の
タイミングでＨ状態になる。ここで、トリガ信号がクロ
ック端子に入力されると、Ｄ型フリップフロップ３１の
Ｑ出力端子信号（ＯＵＴ）がＨとなり、主スイッチング
素子Ｑ１をオンする（Ｓ２２）。このとき、Ｄ端子はＨ
状態を維持する（）。

【００３０】のタイミングで、パルス幅制御回路４０
からパルスを止めるための信号が、Ｄ型フリップフロッ
プ３１のＲ端子に加わる（Ｓ２４）。すると、Ｄ型フリ
ップフロップ３１のＱ出力端子信号（ＯＵＴ）がＬとな
り（Ｓ２６）、Ｄ端子もＬ状態となって（Ｓ２８）、主
スイッチング素子Ｑ１がオフして（Ｓ３０）、１周期が
終了する。

【００３１】今度は、連続モードへの分岐について説明
する。Ｓ１１で連続モードに分岐すると、共振数変動幅
信号τ２がタイムアップしたか判断する（Ｓ３２）。こ
の判断は、コンデンサＣ６の充電電圧としきい値電圧Ｖ
ref2との比較による。次に、Ｄ型フリップフロップ３１
のＳ端子の電位が’のタイミングでＨに転ずる（Ｓ３
４）。すると、Ｑ出力端子信号（ＯＵＴ）がＨとなり、
主スイッチング素子Ｑ１がオンする（Ｓ３６）。なお、
Ｄ端子もＨ状態を維持する。続いて、バイアス巻線電圧
Ｖ_FBが零になると（Ｓ３８）、トランジスタＱ２がオフ
する（Ｓ４０）。そして、零電圧検出部１０ではコンデ
ンサＣ４と抵抗Ｒ６の作用で、２π（Ｌ ₁Ｃ₀)^1/2で表さ
れる共振周期の四半分遅れて（）、トリガ信号がＤ型
フリップフロップ３１のクロック端子に入力される（Ｓ
４２）。このとき、Ｄ型フリップフロップ３１のＤ端子
はＨ状態を維持しているので、Ｓ２４に移行する（Ｓ４
４）。

【００３２】図６は本発明の他の実施例を示す構成ブロ
ック図である。ここでは、図１の構成ではパルス幅制御
回路４０の出力電圧安定化にあたりバイアス巻線Ｎ３か
ら得られる補助電源電圧Ｖccを用いていたが、これに代
えて直接主出力電圧Ｖoutを帰還する構成としたもので
ある。ここでは、出力コンデンサＣ２の主出力電圧Ｖou
tを、分圧抵抗Ｒ８，Ｒ９で分圧してプログラマブル・
シャントレギュレータＵ２の制御端子に入力して、フォ
トカプラＯＣ１の発光ダイオード側を制御する。コンデ
ンサＣ８は、プログラマブル・シャントレギュレータＵ
２の位相補償のために用いる。すると、フォトカプラＯ
Ｃ１の受光トランジスタは、発光ダイオードの出力に応
じてコントロールＩＣのＦＢ端子に現れるエラーアンプ
４１の出力電圧を直接可変し、パルス幅を制御する。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
零電圧検出部１０によりスイッチング損失を極小化する
ターンオン時期に対応するトリガ信号を出力し、軽負荷
オン時設定部２１によりスイッチング素子とトランスの
ＬＣ共振数の最小値を定めるマスク信号を発生して、オ
ン期間制御部３０を介してマスク信号が有効な間はトリ
ガ信号を無効にしているので、発振周波数が徒に高くな
るのを防止できるという効果がある。また、重負荷オン
時設定部２２によりスイッチング素子とトランスのＬＣ
共振数の変動幅を定める共振数変動幅信号を発生し、こ
の範囲内での共振周波数の変動を許容して、通常の負荷
電流の供給にあっては不連続モードにより低損失のスイ
ッチングを実現している。

【００３４】さらに、重負荷オン時設定部２２とオン期
間制御部３０によって、共振数変動幅信号がタイムアッ
プしたときはトリガ信号の入力を待たずに主スイッチン
グ素子をターンオンしてるので、発振周波数が徒に低く
なるのを防止できると共に、連続モードに移行すること
で過負荷時のオン期間が極端に長くなる場合に生ずる主
スイッチング素子の損壊を防止できるという効果もあ
る。また、コンデンサＣ５，Ｃ６並びに抵抗Ｒ７の値を
選択することで、容易にトリガマスク期間と共振数変動
幅期間を調整できるので、共振型コンバータの発振周波
数や負荷の状況に適合させることが容易に行え、コント
ロールＩＣの汎用性が高まるという効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成ブロック図であ
る。

【図２】コントロールＩＣの詳細を説明する構成ブロッ
ク図である。

【図３】図２の装置の不連続モード並びに連続モードに
おける動作の説明図である。

【図４】図２の装置の不連続モードにおける波形図であ
る。

【図５】図２の装置の連続モードにおける波形図であ
る。

【図６】本発明の他の実施例を示す構成ブロック図であ
る。

【符号の説明】１０零電圧検出部２１軽負荷オン時設定部２３重負荷オン時設定部２４モード切替え部３０オン期間制御部４０パルス幅制御回路５０コントロールＩＣ

Claims

【特許請求の範囲】

【請求項１】一次巻線（Ｎ１）に印加される直流電圧を
主スイッチング素子（Ｑ１）によりオンオフし、二次巻
線（Ｎ２）に発生するスイッチング信号を整流平滑化し
て主出力電圧を発生すると共に、バイアス巻線（Ｎ３）
を有するフライバック形コンバータに用いられる制御装
置であって、当該バイアス巻線に発生するスイッチング信号を入力し
て、当該主スイッチング素子に印加される共振電圧の最
も低くなる時期に一致するトリガ信号を出力する零電圧
検出部（１０）と、当該主スイッチング素子の容量成分と前記一次巻線を有
するトランスのインダクタンスとの間で生じる共振数の
最小値を定める期間（τ１）のマスク信号を発生する軽
負荷オン時設定部（２１）と、当該共振数の最小値からの変動数を定める期間（τ２）
の共振数変動幅信号を出力する重負荷オン時設定部（２
３）と、この軽負荷オン時設定部の出力するマスク信号と当該重
負荷オン時設定部の出力する共振数変動幅信号を交互に
出力するモード切替え部（２４）と、この軽負荷オン時設定部の出力するマスク信号が有効な
間、当該トリガ信号を無効にすると共に、このマスク信
号が有効な期間の経過後は当該トリガ信号又は当該共振
数変動幅信号のタイムアップの何れか先に有効となる時
期に前記主スイッチング素子をターンオンさせるオン期
間制御部（３０）と、前記主出力電圧を基準電圧と比較して、当該主出力電圧
を所定電圧に安定化するように前記主スイッチング素子
がターンオフする時期を定めるパルス幅制御部（４０）
と、を具備すると共に、前記軽負荷オン時設定部の期間を定める第１の調整手段
（Ｒ７，Ｃ５）と、前記重負荷オン時設定部の期間を定める第２の調整手段
（Ｒ７，Ｃ６）と、備えることを特徴とする共振型コン
バータ用制御装置。