JPH09163746A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH09163746A JPH09163746A JP7317731A JP31773195A JPH09163746A JP H09163746 A JPH09163746 A JP H09163746A JP 7317731 A JP7317731 A JP 7317731A JP 31773195 A JP31773195 A JP 31773195A JP H09163746 A JPH09163746 A JP H09163746A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- active filter
- acf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】
【課題】 交流電源に対する力率の改善および高調波電
流抑制。ＡＣ／ＤＣ変換を高効率および低ノイズとす
る。 【解決手段】 ブリッジ整流回路Ｄ１；アクティブフィ
ルタ回路ＡＣＦ；およびＤＣ／ＤＣコンバータＤＣＣ；
を有する電源回路において、倍電圧整流回路ＤＲＥ；倍
電圧整流回路ＤＲＥとブリッジ整流回路Ｄ１を切り替え
るスイッチ回路（ＳＷｅ，ＳＷＤ）；および、アクティ
ブフィルタ回路ＡＣＦを作動／不作動とする手段（Ｓ１
／ＳＥＣ）；を備え、低負荷のときには、回路ＡＣＦを
不作動とし倍電圧整流回路ＤＲＥの倍電圧をＤＣＣに出
力し、高負荷のときは、回路ＡＣＦを作動して回路Ｄ１
の電圧を昇圧してＤＣＣに出力。
流抑制。ＡＣ／ＤＣ変換を高効率および低ノイズとす
る。 【解決手段】 ブリッジ整流回路Ｄ１；アクティブフィ
ルタ回路ＡＣＦ；およびＤＣ／ＤＣコンバータＤＣＣ；
を有する電源回路において、倍電圧整流回路ＤＲＥ；倍
電圧整流回路ＤＲＥとブリッジ整流回路Ｄ１を切り替え
るスイッチ回路（ＳＷｅ，ＳＷＤ）；および、アクティ
ブフィルタ回路ＡＣＦを作動／不作動とする手段（Ｓ１
／ＳＥＣ）；を備え、低負荷のときには、回路ＡＣＦを
不作動とし倍電圧整流回路ＤＲＥの倍電圧をＤＣＣに出
力し、高負荷のときは、回路ＡＣＦを作動して回路Ｄ１
の電圧を昇圧してＤＣＣに出力。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブフィル
タ回路およびＤＣ／ＤＣコンバ−タを用いる電源回路に
関する。この電源回路は例えば複写機，レーザプリン
タ，ファクシミリのようなＯＡ機器等に使用される。
タ回路およびＤＣ／ＤＣコンバ−タを用いる電源回路に
関する。この電源回路は例えば複写機，レーザプリン
タ，ファクシミリのようなＯＡ機器等に使用される。
【０００２】
【従来の技術】この種の電源回路のＤＣ／ＤＣコンバ−
タは、小型軽量，低コスト，高効率で優れた定電圧特性
を有する。ところで、ＯＡ機器の発達はめざましく多機
能化、高速化に伴って直流電源の出力容量の増加が著し
い。しかしながら、ＤＣ／ＤＣコンバータに交流電源か
らの入力を整流平滑してＤＣ電力を供給する整流平滑回
路として、一般的にコンデンサ入力型の平滑回路を用い
るため、入力電流波形がパルス状に歪み、高調波電流成
分が著しくなる。この高調波は商用電源ラインインピー
ダンスにより電源電圧歪みに変換され、これに接続され
る機器や配電設備に異音や焼損等の障害を発生させる。
そのため国際電気標準会議（ＩＥＣ）での規格化が予定
されており、高調波電流を多く発生するスイッチング電
源の大きな課題となっている。高調波電流成分を低下さ
せる方法としてアクティブフィルタ回路を用いた電源回
路が提案されている。
タは、小型軽量，低コスト，高効率で優れた定電圧特性
を有する。ところで、ＯＡ機器の発達はめざましく多機
能化、高速化に伴って直流電源の出力容量の増加が著し
い。しかしながら、ＤＣ／ＤＣコンバータに交流電源か
らの入力を整流平滑してＤＣ電力を供給する整流平滑回
路として、一般的にコンデンサ入力型の平滑回路を用い
るため、入力電流波形がパルス状に歪み、高調波電流成
分が著しくなる。この高調波は商用電源ラインインピー
ダンスにより電源電圧歪みに変換され、これに接続され
る機器や配電設備に異音や焼損等の障害を発生させる。
そのため国際電気標準会議（ＩＥＣ）での規格化が予定
されており、高調波電流を多く発生するスイッチング電
源の大きな課題となっている。高調波電流成分を低下さ
せる方法としてアクティブフィルタ回路を用いた電源回
路が提案されている。
【０００３】図３に、アクティブフィルタ回路を搭載し
た従来の一般的な電源回路を示す。この電源回路は、Ａ
Ｃ（交流）入力を整流するブリッジ整流回路Ｄ１の後
に、チョークコイルＬとスイッチング素子ＦＥＴ１とダ
イオードＤ２と平滑コンデンサＣ１によって構成された
ステップアップコンバータ方式のアクティブフィルタ回
路ＡＣＦと、ＤＣ／ＤＣコンバ−タＤＣＣを接続したも
のである。コンバ−タＤＣＣは、トランスＴと、その一
次巻線にアクティブフィルタ回路ＡＣＦの直流出力をチ
ョッピングして供給するためのスイッチング素子ＦＥＴ
２と、このＦＥＴ２をパルス状に繰返してＯＮ（導通）
／ＯＦＦ（非導通）とする駆動回路２と、トランスＴの
２次側の出力を整流するダイオードＤ３と、２次側の出
力を平滑する平滑コンデンサＣ３等、によって構成され
る。
た従来の一般的な電源回路を示す。この電源回路は、Ａ
Ｃ（交流）入力を整流するブリッジ整流回路Ｄ１の後
に、チョークコイルＬとスイッチング素子ＦＥＴ１とダ
イオードＤ２と平滑コンデンサＣ１によって構成された
ステップアップコンバータ方式のアクティブフィルタ回
路ＡＣＦと、ＤＣ／ＤＣコンバ−タＤＣＣを接続したも
のである。コンバ−タＤＣＣは、トランスＴと、その一
次巻線にアクティブフィルタ回路ＡＣＦの直流出力をチ
ョッピングして供給するためのスイッチング素子ＦＥＴ
２と、このＦＥＴ２をパルス状に繰返してＯＮ（導通）
／ＯＦＦ（非導通）とする駆動回路２と、トランスＴの
２次側の出力を整流するダイオードＤ３と、２次側の出
力を平滑する平滑コンデンサＣ３等、によって構成され
る。
【０００４】
【発明が解決しようとする課題】図３に示す、２コンバ
ータ方式の電源回路において、アクティブフィルタ回路
ＡＣＦの、駆動回路１によるスイッチング素子ＦＥＴ１
のパルス状の繰返しＯＮ（導通）／ＯＦＦ（非導通）駆
動が停止すると、すなわちアクティブフィルタ回路ＡＣ
Ｆが非作動になると、チョークコイルＬがチョークコイ
ルとして作用しなくなり、コンデンサ・インプット方式
のＤＣ／ＤＣコンバータ回路を用いる電源回路と同様に
なる。ただし、アクティブフィルタ回路ＡＣＦの動作が
停止すると、昇圧作用が実質上なくなるため、コンデン
サＣ１の電圧が低下する。すなわちトランスＴの１次巻
線にかかる電圧が低下する。したがってＤＣ／ＤＣコン
バ−タＤＣＣの出力電圧が低下してしまう。
ータ方式の電源回路において、アクティブフィルタ回路
ＡＣＦの、駆動回路１によるスイッチング素子ＦＥＴ１
のパルス状の繰返しＯＮ（導通）／ＯＦＦ（非導通）駆
動が停止すると、すなわちアクティブフィルタ回路ＡＣ
Ｆが非作動になると、チョークコイルＬがチョークコイ
ルとして作用しなくなり、コンデンサ・インプット方式
のＤＣ／ＤＣコンバータ回路を用いる電源回路と同様に
なる。ただし、アクティブフィルタ回路ＡＣＦの動作が
停止すると、昇圧作用が実質上なくなるため、コンデン
サＣ１の電圧が低下する。すなわちトランスＴの１次巻
線にかかる電圧が低下する。したがってＤＣ／ＤＣコン
バ−タＤＣＣの出力電圧が低下してしまう。
【０００５】図３に示すような、２コンバータ方式のア
クティブフィルタ回路ＡＣＦを搭載した電源回路は、コ
ンデンサ・インプット方式の電源回路と比較して大幅に
力率を改善することができるが、アクティブフィルタ回
路ＡＣＦでも、ＦＥＴ１が高速でＯＮ／ＯＦＦスイッチ
ング動作を行うために、アクティブフィルタ回路ＡＣＦ
（のＦＥＴ１，Ｄ２）がない電源回路と比較すると、ノ
イズの発生が多いことと、アクティブフィルタ回路ＡＣ
Ｆでの電力損失があるために電源としての効率が落ちる
ことが欠点として存在する。
クティブフィルタ回路ＡＣＦを搭載した電源回路は、コ
ンデンサ・インプット方式の電源回路と比較して大幅に
力率を改善することができるが、アクティブフィルタ回
路ＡＣＦでも、ＦＥＴ１が高速でＯＮ／ＯＦＦスイッチ
ング動作を行うために、アクティブフィルタ回路ＡＣＦ
（のＦＥＴ１，Ｄ２）がない電源回路と比較すると、ノ
イズの発生が多いことと、アクティブフィルタ回路ＡＣ
Ｆでの電力損失があるために電源としての効率が落ちる
ことが欠点として存在する。
【０００６】すなわち、、アクティブフィルタ回路を採
用することによって力率が改善され、高調波電流問題が
解消される一方、不要なノイズの増大や電源効率の低下
などの問題が発生することになる。図３に示すように、
アクティブフィルタ回路ＡＣＦは昇圧チョッパ方式が一
般的であるが、同方式の場合、アクティブフィルタ回路
ＡＣＦをＯＦＦ（不作動）にするとＤＣ／ＤＣコンバ−
タの１次側の電圧が低下するため出力電圧が低下する等
の問題を発生する場合がある。
用することによって力率が改善され、高調波電流問題が
解消される一方、不要なノイズの増大や電源効率の低下
などの問題が発生することになる。図３に示すように、
アクティブフィルタ回路ＡＣＦは昇圧チョッパ方式が一
般的であるが、同方式の場合、アクティブフィルタ回路
ＡＣＦをＯＦＦ（不作動）にするとＤＣ／ＤＣコンバ−
タの１次側の電圧が低下するため出力電圧が低下する等
の問題を発生する場合がある。
【０００７】本発明は、交流電源に対する力率の改善お
よび高調波電流抑制と、高効率および低ノイズと、を選
択しうる電源回路を提供することを第１の目的とし、自
動的に必要性が高い方を選択する電源回路を提供するこ
とを第２の目的とする。
よび高調波電流抑制と、高効率および低ノイズと、を選
択しうる電源回路を提供することを第１の目的とし、自
動的に必要性が高い方を選択する電源回路を提供するこ
とを第２の目的とする。
【０００８】
【課題を解決するための手段】本発明は、交流電源から
の入力を全波整流するブリッジ整流回路(D1)と、整流さ
れた電圧を昇圧するアクティブフィルタ回路(ACF)と、
整流された電流をスイッチングする素子(FET2)，スイッ
チングされた電流が１次巻線に流れることにより２次巻
線に電流を流す２次巻線を有するトランス(T)および２
次巻線に誘起される電力を２次整流平滑し２次直流電力
を出力する回路(D3,C3)からなるＤＣ／ＤＣコンバータ
(DCC)と、を有する電源回路において、交流電源からの
前記入力を倍電圧整流する倍電圧整流回路(DRE)と、こ
の倍電圧整流回路(DRE)と前記ブリッジ整流回路(D1)を
切り替えるスイッチ回路(SWe,SWD)と、前記アクティブ
フィルタ回路(ACF)を作動／不作動とする手段(S1/SEC)
と、を備えたことを特徴とする。なお、理解を容易にす
るためにカッコ内には、図面に示し後述する実施例の対
応要素又は対応事項に付した記号を、参考までに付記し
た。
の入力を全波整流するブリッジ整流回路(D1)と、整流さ
れた電圧を昇圧するアクティブフィルタ回路(ACF)と、
整流された電流をスイッチングする素子(FET2)，スイッ
チングされた電流が１次巻線に流れることにより２次巻
線に電流を流す２次巻線を有するトランス(T)および２
次巻線に誘起される電力を２次整流平滑し２次直流電力
を出力する回路(D3,C3)からなるＤＣ／ＤＣコンバータ
(DCC)と、を有する電源回路において、交流電源からの
前記入力を倍電圧整流する倍電圧整流回路(DRE)と、こ
の倍電圧整流回路(DRE)と前記ブリッジ整流回路(D1)を
切り替えるスイッチ回路(SWe,SWD)と、前記アクティブ
フィルタ回路(ACF)を作動／不作動とする手段(S1/SEC)
と、を備えたことを特徴とする。なお、理解を容易にす
るためにカッコ内には、図面に示し後述する実施例の対
応要素又は対応事項に付した記号を、参考までに付記し
た。
【０００９】これによれば、例えば、この電源回路に要
求される出力電流レベルが低いときには、手段(S1/SEC)
によりアクティブフィルタ回路(ACF)を不作動とするこ
とにより、高効率および低ノイズが実現する。この場
合、負荷電流レベルが低いので、交流電源に対する力率
の低下および高調波電流の増大等の影響は小さい。アク
ティブフィルタ回路(ACF)を不作動とすることによりＤ
Ｃ／ＤＣコンバ−タに与えられる電圧が下がる。このと
き、スイッチ回路(SWe,SWD)を倍電圧整流回路(DRE)に切
り替えることにより、ＤＣ／ＤＣコンバ−タ入力電圧の
低下が回避される。 この電源回路に要求される出力電
流レベルが高いときには、手段(S1/SEC)によりアクティ
ブフィルタ回路(ACF)を作動とすることにより、交流電
源に対する力率の低下および高調波電流の増大が回避さ
れる。この場合、負荷電流レベルが高いので、交流電源
に対する力率の低下および高調波電流の増大等を抑制す
る効果が大である。アクティブフィルタ回路(ACF)が作
動することにより、ＤＣ／ＤＣコンバ−タ入力電圧が昇
圧されるので、スイッチ回路(SWe,SWD)を倍電圧整流回
路(DRE)からブリッジ整流回路(D1)に切り替える。これ
により、アクティブフィルタ回路(ACF)の作動／不作動
による、ＤＣ／ＤＣコンバ−タ入力電圧の昇降が抑制さ
れる。
求される出力電流レベルが低いときには、手段(S1/SEC)
によりアクティブフィルタ回路(ACF)を不作動とするこ
とにより、高効率および低ノイズが実現する。この場
合、負荷電流レベルが低いので、交流電源に対する力率
の低下および高調波電流の増大等の影響は小さい。アク
ティブフィルタ回路(ACF)を不作動とすることによりＤ
Ｃ／ＤＣコンバ−タに与えられる電圧が下がる。このと
き、スイッチ回路(SWe,SWD)を倍電圧整流回路(DRE)に切
り替えることにより、ＤＣ／ＤＣコンバ−タ入力電圧の
低下が回避される。 この電源回路に要求される出力電
流レベルが高いときには、手段(S1/SEC)によりアクティ
ブフィルタ回路(ACF)を作動とすることにより、交流電
源に対する力率の低下および高調波電流の増大が回避さ
れる。この場合、負荷電流レベルが高いので、交流電源
に対する力率の低下および高調波電流の増大等を抑制す
る効果が大である。アクティブフィルタ回路(ACF)が作
動することにより、ＤＣ／ＤＣコンバ−タ入力電圧が昇
圧されるので、スイッチ回路(SWe,SWD)を倍電圧整流回
路(DRE)からブリッジ整流回路(D1)に切り替える。これ
により、アクティブフィルタ回路(ACF)の作動／不作動
による、ＤＣ／ＤＣコンバ−タ入力電圧の昇降が抑制さ
れる。
【００１０】
【発明の実施の形態】本発明の好ましい実施例では、手
段(SEC)によりＤＣ／ＤＣコンバ−タ(DCC)の出力電流レ
ベルを検知し、該レベルに応じて、それが低レベルであ
るとアクティブフィルタ回路(ACF)を不作動としてスイ
ッチ回路(SWe,SWD)を、倍電圧整流回路(DRE)を閉成しそ
の出力電圧をＤＣ／ＤＣコンバ−タ(DCC)に印加するよ
うに切り替え、高レベルであるとアクティブフィルタ回
路(ACF)を作動としてスイッチ回路(SWe,SWD)を、倍電圧
整流回路(DRE)を開いてブリッジ整流回路(D1)の出力電
圧をＤＣ／ＤＣコンバ−タ(DCC)に印加するように切り
替える。
段(SEC)によりＤＣ／ＤＣコンバ−タ(DCC)の出力電流レ
ベルを検知し、該レベルに応じて、それが低レベルであ
るとアクティブフィルタ回路(ACF)を不作動としてスイ
ッチ回路(SWe,SWD)を、倍電圧整流回路(DRE)を閉成しそ
の出力電圧をＤＣ／ＤＣコンバ−タ(DCC)に印加するよ
うに切り替え、高レベルであるとアクティブフィルタ回
路(ACF)を作動としてスイッチ回路(SWe,SWD)を、倍電圧
整流回路(DRE)を開いてブリッジ整流回路(D1)の出力電
圧をＤＣ／ＤＣコンバ−タ(DCC)に印加するように切り
替える。
【００１１】これによれば、本発明の電源回路の出力電
流レベルに応じて自動的にアクティブフィルタ回路(AC
F)の作動／不作動およびスイッチ回路(SWe,SWD)の切り
替えが行なわれる。すなわち、交流電源に対して力率の
低下および高調波電流の増大等を与える可能性が高い高
レベル負荷の場合には、それを回避するように、アクテ
ィブフィルタ回路(ACF)が作動し、この作動によるＤＣ
／ＤＣコンバ−タ(DCC)の入力電圧の上昇を回避するよ
うにスイッチ回路(SWe,SWD)が、倍電圧整流回路(DRE)を
開いてブリッジ整流回路(D1)の出力電圧をＤＣ／ＤＣコ
ンバ−タ(DCC)に印加する。交流電源に対して力率の低
下および高調波電流の増大等が小さい低レベル負荷の場
合には、アクティブフィルタ回路(ACF)が不作動にされ
て本発明の電源回路は高効率および低ノイズとなる。該
不作動によるＤＣ／ＤＣコンバ−タ(DCC)の入力電圧の
低下は、スイッチ回路(SWe,SWD)が、倍電圧整流回路(DR
E)を閉成してその出力電圧をＤＣ／ＤＣコンバ−タ(DC
C)に印加するので、自動的に回避される。
流レベルに応じて自動的にアクティブフィルタ回路(AC
F)の作動／不作動およびスイッチ回路(SWe,SWD)の切り
替えが行なわれる。すなわち、交流電源に対して力率の
低下および高調波電流の増大等を与える可能性が高い高
レベル負荷の場合には、それを回避するように、アクテ
ィブフィルタ回路(ACF)が作動し、この作動によるＤＣ
／ＤＣコンバ−タ(DCC)の入力電圧の上昇を回避するよ
うにスイッチ回路(SWe,SWD)が、倍電圧整流回路(DRE)を
開いてブリッジ整流回路(D1)の出力電圧をＤＣ／ＤＣコ
ンバ−タ(DCC)に印加する。交流電源に対して力率の低
下および高調波電流の増大等が小さい低レベル負荷の場
合には、アクティブフィルタ回路(ACF)が不作動にされ
て本発明の電源回路は高効率および低ノイズとなる。該
不作動によるＤＣ／ＤＣコンバ−タ(DCC)の入力電圧の
低下は、スイッチ回路(SWe,SWD)が、倍電圧整流回路(DR
E)を閉成してその出力電圧をＤＣ／ＤＣコンバ−タ(DC
C)に印加するので、自動的に回避される。
【００１２】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明より明らかになろう。
照した以下の実施例の説明より明らかになろう。
【００１３】
−第１実施例− 図１に、本発明の第１実施例の構成を示す。この第１実
施例は、図３に示す従来の電源回路の構成に加えて、倍
電圧整流回路ＤＲＥを構成するためのコンデンサＣ２お
よびスイッチング素子ＳＷｅが付加されている。スイッ
チング素子ＳＷｅはスイッチングドライバＳＷＤによ
り、ＯＮ（導通：倍電圧回路を閉成）又はＯＦＦ（非導
通：倍電圧回路開）とされる。スイッチングドライバＳ
ＷＤは、外部からの信号Ｓ２に応答してそれが高レベル
Ｈのときには、スイッチング素子ＳＷｅをＯＦＦ（倍電
圧回路開）とし、低レベルＬのときにはＯＮ（倍電圧回
路を閉成）とするものである。
施例は、図３に示す従来の電源回路の構成に加えて、倍
電圧整流回路ＤＲＥを構成するためのコンデンサＣ２お
よびスイッチング素子ＳＷｅが付加されている。スイッ
チング素子ＳＷｅはスイッチングドライバＳＷＤによ
り、ＯＮ（導通：倍電圧回路を閉成）又はＯＦＦ（非導
通：倍電圧回路開）とされる。スイッチングドライバＳ
ＷＤは、外部からの信号Ｓ２に応答してそれが高レベル
Ｈのときには、スイッチング素子ＳＷｅをＯＦＦ（倍電
圧回路開）とし、低レベルＬのときにはＯＮ（倍電圧回
路を閉成）とするものである。
【００１４】なお、スイッチング素子ＳＷｅがＯＦＦ
（倍電圧回路開）のときには、ブリッジ整流回路Ｄ１の
１対の直流出力端子間にコンデンサＣ１とＣ２が直列接
続となるので、コンデンサＣ１とＣ２の直列回路の電圧
が、ブリッジ整流回路Ｄ１の出力電圧（の略ピ−ク値）
となる。スイッチング素子ＳＷｅがＯＮ（倍電圧回路を
閉成）のときには、ブリッジ整流回路Ｄ１およびスイッ
チング素子ＳＷｅを介して、交流電圧の正半波でコンデ
ンサＣ１が充電され負半波でコンデンサＣ２が充電され
て、コンデンサＣ１とＣ２の直列回路の電圧は、ブリッ
ジ整流回路Ｄ１の出力電圧の略２倍となる。
（倍電圧回路開）のときには、ブリッジ整流回路Ｄ１の
１対の直流出力端子間にコンデンサＣ１とＣ２が直列接
続となるので、コンデンサＣ１とＣ２の直列回路の電圧
が、ブリッジ整流回路Ｄ１の出力電圧（の略ピ−ク値）
となる。スイッチング素子ＳＷｅがＯＮ（倍電圧回路を
閉成）のときには、ブリッジ整流回路Ｄ１およびスイッ
チング素子ＳＷｅを介して、交流電圧の正半波でコンデ
ンサＣ１が充電され負半波でコンデンサＣ２が充電され
て、コンデンサＣ１とＣ２の直列回路の電圧は、ブリッ
ジ整流回路Ｄ１の出力電圧の略２倍となる。
【００１５】アクティブフィルタ回路ＡＣＦの、スイッ
チング素子ＦＥＴ１をパルス状に繰返しＯＮ（導通）／
ＯＦＦ（非導通）駆動する駆動回路１は、外部からの信
号Ｓ１に応答してそれが高レベルＨのときには、該繰返
しＯＮ／ＯＦＦを行ない、低レベルＬのときには該繰返
しＯＮ／ＯＦＦを停止（不作動）しＦＥＴ１をＯＦＦに
拘束するものである。
チング素子ＦＥＴ１をパルス状に繰返しＯＮ（導通）／
ＯＦＦ（非導通）駆動する駆動回路１は、外部からの信
号Ｓ１に応答してそれが高レベルＨのときには、該繰返
しＯＮ／ＯＦＦを行ない、低レベルＬのときには該繰返
しＯＮ／ＯＦＦを停止（不作動）しＦＥＴ１をＯＦＦに
拘束するものである。
【００１６】この第１実施例は、スイッチング素子ＳＷ
ｅとアクティブフィルタ回路ＡＣＦの作動／不作動の制
御を外部信号Ｓ２，Ｓ１によりコントロール可能であ
り、上記の、ブリッジ整流回路Ｄ１の出力をＦＥＴ１の
繰返しＯＮ／ＯＦＦで昇圧してＤＣ／ＤＣコンバ−タＤ
ＣＣに加える第１モ−ドと、ＦＥＴ１をＯＦＦに拘束し
倍電圧整流回路ＤＲＥの出力をＤＣ／ＤＣコンバ−タＤ
ＣＣに加える第２モ−ドの切り替えを任意のタイミング
で実行可能である。また、整流回路の切り替え（ＳＷｅ
のＯＮ／ＯＦＦ切替え）と、アクティブフィルタ回路Ａ
ＣＦの作動／不作動の切替えの相対的なタイミングが任
意に設定でき、モード切り厚え時の入力電圧の安定化が
図れる。
ｅとアクティブフィルタ回路ＡＣＦの作動／不作動の制
御を外部信号Ｓ２，Ｓ１によりコントロール可能であ
り、上記の、ブリッジ整流回路Ｄ１の出力をＦＥＴ１の
繰返しＯＮ／ＯＦＦで昇圧してＤＣ／ＤＣコンバ−タＤ
ＣＣに加える第１モ−ドと、ＦＥＴ１をＯＦＦに拘束し
倍電圧整流回路ＤＲＥの出力をＤＣ／ＤＣコンバ−タＤ
ＣＣに加える第２モ−ドの切り替えを任意のタイミング
で実行可能である。また、整流回路の切り替え（ＳＷｅ
のＯＮ／ＯＦＦ切替え）と、アクティブフィルタ回路Ａ
ＣＦの作動／不作動の切替えの相対的なタイミングが任
意に設定でき、モード切り厚え時の入力電圧の安定化が
図れる。
【００１７】−第２実施例− 図２に、本発明の第２実施例の構成を示す。この第２実
施例は、図１に示す第１実施例の電源回路の構成に加え
て、選択回路ＳＥＣが付加されている。選択回路ＳＥＣ
は、ＤＣ／ＤＣコンバ−タＤＣＣの出力電流Ｉｏを検出
するための検出抵抗Ｒｓと、検出抵抗Ｒｓの両端の電圧
を入力とする作動増幅回路３と、トランスＴに関して１
次側の電気回路と２次側の電気回路の間を絶縁するため
のフォトカプラＰＣと、フォトカプラＰＣをＯＮ／ＯＦ
ＦするためのトランジスタＴｒ１と、アクティブフィル
タ回路ＡＣＦへ動作電圧を供給するための抵抗Ｒfと、
により構成されている。
施例は、図１に示す第１実施例の電源回路の構成に加え
て、選択回路ＳＥＣが付加されている。選択回路ＳＥＣ
は、ＤＣ／ＤＣコンバ−タＤＣＣの出力電流Ｉｏを検出
するための検出抵抗Ｒｓと、検出抵抗Ｒｓの両端の電圧
を入力とする作動増幅回路３と、トランスＴに関して１
次側の電気回路と２次側の電気回路の間を絶縁するため
のフォトカプラＰＣと、フォトカプラＰＣをＯＮ／ＯＦ
ＦするためのトランジスタＴｒ１と、アクティブフィル
タ回路ＡＣＦへ動作電圧を供給するための抵抗Ｒfと、
により構成されている。
【００１８】この第２実施例では、ＤＣ／ＤＣコンバ−
タＤＣＣの出力電流Ｉｏが低レベルのときは、ブリッジ
整流回路Ｄ１に交流電圧を与える交流電源に対して、高
調波電流および電圧歪みを生じさせることが実質上無い
か、又は、極く軽度であるので、アクティブフィルタ回
路ＡＣＦを不作動として電源回路の効率を良くしノイズ
発生を回避するが、フィルタ回路ＡＣＦによる昇圧が無
いので、これを補うために、スイッチング素子ＳＷｅを
ＯＮにして倍電圧整流回路ＤＲＥを閉成して、倍電圧を
ＤＣ／ＤＣコンバ−タＤＣＣに与えるようにしている。
すなわち、ＤＣ／ＤＣコンバ−タＤＣＣの出力電流Ｉｏ
が低レベルであると、電流検出抵抗Ｒｓの電圧（電圧降
下）が低いため差動増幅器３の出力電圧が低く、トラン
ジスタＴｒ１が実質上ＯＦＦで、フォトカプラＰＣの発
光ダイオ−ドＬＥＤが消灯であり、フォトカプラＰＣの
フォトトランジスタＰＴｒが実質上ＯＦＦで、抵抗器Ｒ
fには実質上電圧が印加されない。すなわち駆動回路１
には動作電圧が加わらない。したがって駆動回路１はＦ
ＥＴ１を連続ＯＦＦにしており、スイッチングドライバ
ＳＷＤには低レベルＬが与えられるので、該ドライバＳ
ＷＤはスイッチング素子ＳＷｅをＯＮに留める。
タＤＣＣの出力電流Ｉｏが低レベルのときは、ブリッジ
整流回路Ｄ１に交流電圧を与える交流電源に対して、高
調波電流および電圧歪みを生じさせることが実質上無い
か、又は、極く軽度であるので、アクティブフィルタ回
路ＡＣＦを不作動として電源回路の効率を良くしノイズ
発生を回避するが、フィルタ回路ＡＣＦによる昇圧が無
いので、これを補うために、スイッチング素子ＳＷｅを
ＯＮにして倍電圧整流回路ＤＲＥを閉成して、倍電圧を
ＤＣ／ＤＣコンバ−タＤＣＣに与えるようにしている。
すなわち、ＤＣ／ＤＣコンバ−タＤＣＣの出力電流Ｉｏ
が低レベルであると、電流検出抵抗Ｒｓの電圧（電圧降
下）が低いため差動増幅器３の出力電圧が低く、トラン
ジスタＴｒ１が実質上ＯＦＦで、フォトカプラＰＣの発
光ダイオ−ドＬＥＤが消灯であり、フォトカプラＰＣの
フォトトランジスタＰＴｒが実質上ＯＦＦで、抵抗器Ｒ
fには実質上電圧が印加されない。すなわち駆動回路１
には動作電圧が加わらない。したがって駆動回路１はＦ
ＥＴ１を連続ＯＦＦにしており、スイッチングドライバ
ＳＷＤには低レベルＬが与えられるので、該ドライバＳ
ＷＤはスイッチング素子ＳＷｅをＯＮに留める。
【００１９】ＤＣ／ＤＣコンバ−タＤＣＣの出力電流Ｉ
ｏが高レベルであると、電流検出抵抗Ｒｓの電圧（電圧
降下）が高いため差動増幅器３の出力電圧が高く、トラ
ンジスタＴｒ１がＯＮで、フォトカプラＰＣの発光ダイ
オ−ドＬＥＤが点灯しフォトトランジスタＰＴｒがＯＮ
で、抵抗器Ｒfに、駆動回路１を動作させるに十分な電
圧が印加される。したがって駆動回路１はＦＥＴ１を繰
返しＯＮ／ＯＦＦする。すなわちアクティブフィルタ回
路ＡＣＦが作動する。抵抗器Ｒfの電圧がスイッチング
ドライバＳＷＤに加わるので、該ドライバＳＷＤがスイ
ッチング素子ＳＷｅをＯＦＦにしている。ＳＷｅのＯＦ
Ｆにより、コンデンサＣ１とＣ２の直列回路には、ブリ
ッジ整流回路Ｄ１の整流出力電圧を、チョ−クコイルＬ
とＦＥＴ１の繰返しＯＮ／ＯＦＦにより昇圧した電圧が
加わる。このときには、アクティブフィルタ回路ＡＣＦ
が動作しているので、負荷電流Ｉｏが大きいにもかかわ
らず、ブリッジ整流回路Ｄ１に交流電圧を与える交流電
源に対して、高調波電流および電圧歪みを生じさせるこ
とがない。
ｏが高レベルであると、電流検出抵抗Ｒｓの電圧（電圧
降下）が高いため差動増幅器３の出力電圧が高く、トラ
ンジスタＴｒ１がＯＮで、フォトカプラＰＣの発光ダイ
オ−ドＬＥＤが点灯しフォトトランジスタＰＴｒがＯＮ
で、抵抗器Ｒfに、駆動回路１を動作させるに十分な電
圧が印加される。したがって駆動回路１はＦＥＴ１を繰
返しＯＮ／ＯＦＦする。すなわちアクティブフィルタ回
路ＡＣＦが作動する。抵抗器Ｒfの電圧がスイッチング
ドライバＳＷＤに加わるので、該ドライバＳＷＤがスイ
ッチング素子ＳＷｅをＯＦＦにしている。ＳＷｅのＯＦ
Ｆにより、コンデンサＣ１とＣ２の直列回路には、ブリ
ッジ整流回路Ｄ１の整流出力電圧を、チョ−クコイルＬ
とＦＥＴ１の繰返しＯＮ／ＯＦＦにより昇圧した電圧が
加わる。このときには、アクティブフィルタ回路ＡＣＦ
が動作しているので、負荷電流Ｉｏが大きいにもかかわ
らず、ブリッジ整流回路Ｄ１に交流電圧を与える交流電
源に対して、高調波電流および電圧歪みを生じさせるこ
とがない。
【図１】 本発明の第１実施例の構成を示す電気回路図
である。
である。
【図２】 本発明の第２実施例の構成を示す電気回路図
である。
である。
【図３】 従来の電源回路の１つの構成を示す電気回路
図である。
図である。
Ｄ１：ブリッジ整流回路 Ｌ：チョークコイ
ル ＦＥＴ１，ＦＥＴ２，ＳＷｅ：スイッチング素子 Ｄ２，Ｄ３：ダイオード Ｃ１，Ｃ３：平滑
コンデンサ １，２：ＯＮ／ＯＦＦ駆動回路 Ｔ：トランス ＳＷＤ：スイッチングドライバ Ｒｓ：電流検出抵
抗 ３：差動増幅回路 ＰＣ：フォトカプ
ラ Ｔｒ１：トランジスタ ＬＥＤ：発光ダイ
オ−ド ＰＴｒ：フォトトランジスタ Ｒｆ：抵抗器
ル ＦＥＴ１，ＦＥＴ２，ＳＷｅ：スイッチング素子 Ｄ２，Ｄ３：ダイオード Ｃ１，Ｃ３：平滑
コンデンサ １，２：ＯＮ／ＯＦＦ駆動回路 Ｔ：トランス ＳＷＤ：スイッチングドライバ Ｒｓ：電流検出抵
抗 ３：差動増幅回路 ＰＣ：フォトカプ
ラ Ｔｒ１：トランジスタ ＬＥＤ：発光ダイ
オ−ド ＰＴｒ：フォトトランジスタ Ｒｆ：抵抗器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 7/217 8726−5Ｈ Ｈ０２Ｍ 7/217
Claims (2)
- 【請求項１】 交流電源からの入力を全波整流するブリ
ッジ整流回路と、整流された電圧を昇圧するアクティブ
フィルタ回路と、整流された電流をスイッチングする素
子，スイッチングされた電流が１次巻線に流れることに
より２次巻線に電流を流す２次巻線を有するトランスお
よび２次巻線に誘起される電力を２次整流平滑し２次直
流電力を出力する回路からなるＤＣ／ＤＣコンバータ
と、を有する電源回路において、 交流電源からの前記入力を倍電圧整流する倍電圧整流回
路と、この倍電圧整流回路と前記ブリッジ整流回路を切
り替えるスイッチ回路と、前記アクティブフィルタ回路
を作動／不作動とする手段と、を備えたことを特徴とす
る電源回路。 - 【請求項２】 作動／不作動とする手段は、ＤＣ／ＤＣ
コンバータの出力電流に応じて、それが低レベルである
とアクティブフィルタ回路を不作動として前記スイッチ
回路を倍電圧整流回路に切り替え、高レベルであるとア
クティブフィルタ回路を作動として前記スイッチ回路を
前記ブリッジ整流回路に切り替える、請求項１記載の電
源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317731A JPH09163746A (ja) | 1995-12-06 | 1995-12-06 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317731A JPH09163746A (ja) | 1995-12-06 | 1995-12-06 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09163746A true JPH09163746A (ja) | 1997-06-20 |
Family
ID=18091417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7317731A Pending JPH09163746A (ja) | 1995-12-06 | 1995-12-06 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09163746A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006111044A1 (fr) * | 2005-04-20 | 2006-10-26 | Weilun Chen | Alimentation a decoupage integree et son procede de fonctionnement |
| JP2013150535A (ja) * | 2012-01-20 | 2013-08-01 | Phihong Technology Co Ltd | 発光ダイオードを駆動する電源回路 |
| CN110212748A (zh) * | 2019-06-06 | 2019-09-06 | 宁波三星医疗电气股份有限公司 | 一种宽电压电源输入电路 |
-
1995
- 1995-12-06 JP JP7317731A patent/JPH09163746A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006111044A1 (fr) * | 2005-04-20 | 2006-10-26 | Weilun Chen | Alimentation a decoupage integree et son procede de fonctionnement |
| CN100409555C (zh) * | 2005-04-20 | 2008-08-06 | 陈威伦 | 一种集成开关电源及其工作方法 |
| JP2013150535A (ja) * | 2012-01-20 | 2013-08-01 | Phihong Technology Co Ltd | 発光ダイオードを駆動する電源回路 |
| CN110212748A (zh) * | 2019-06-06 | 2019-09-06 | 宁波三星医疗电气股份有限公司 | 一种宽电压电源输入电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2767781B2 (ja) | Ａｃ−ｄｃコンバータ | |
| US5898581A (en) | Active snubber for buck-based converters and method of operation thereof | |
| EP0658968B1 (en) | Switching regulator | |
| EP0601858A1 (en) | High frequency power supply using a non-saturating magnetic amplifier controller | |
| US20080175024A1 (en) | Power converter with isolated and regulation stages | |
| JP2004524788A (ja) | 同期整流変換器回路内の逆電流を減少させる方法と回路 | |
| WO2007049898A1 (en) | Digital audio amplifier and digital audio amplifying method therefor | |
| US5822198A (en) | Single stage power converter and method of operation thereof | |
| EP1102387A2 (en) | DC power supply apparatus | |
| JP4166219B2 (ja) | 複共振ｄｃ−ｄｃコンバータ | |
| JPH09163746A (ja) | 電源回路 | |
| CN215734041U (zh) | Zvs型反激开关电源及其控制芯片 | |
| JP4288702B2 (ja) | スイッチング電源装置 | |
| JP3143847B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2988252B2 (ja) | スイッチング電源装置 | |
| JP2000350460A (ja) | 電源装置 | |
| JPH08273865A (ja) | ランプ点灯装置及び電気装置 | |
| JPH09201051A (ja) | 直流電源装置 | |
| JPH09163737A (ja) | スイッチングレギュレータ | |
| JPH10248247A (ja) | 昇圧チョッパ回路 | |
| JP3392997B2 (ja) | スイッチングレギュレータ | |
| JPH03251076A (ja) | スイッチング電源回路 | |
| JPH01313884A (ja) | 高周波加熱装置 | |
| JPH06284713A (ja) | スイッチング電源回路 | |
| JP3252347B2 (ja) | アクティブフィルタ |