JPH0916281A - Ｉｃチップ動作抑止装置 - Google Patents
Ｉｃチップ動作抑止装置Info
- Publication number
- JPH0916281A JPH0916281A JP7159503A JP15950395A JPH0916281A JP H0916281 A JPH0916281 A JP H0916281A JP 7159503 A JP7159503 A JP 7159503A JP 15950395 A JP15950395 A JP 15950395A JP H0916281 A JPH0916281 A JP H0916281A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- chip
- signal
- reference frequency
- detecting means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】
【目的】 チップの所定の基準クロックレートを超過す
るクロックレートを有するシステムでのＩＣチップの動
作を防ぐＩＣチップ動作抑止装置を提供する。 【構成】 抑止装置は少なくとも１つの基準周波数を生
成する周波数検出装置を有している。それはシステムク
ロックを基準周波数と比較し、システムクロック周波数
が基準周波数以上であればチップの作動を防ぐ。本発明
には周波数検出装置に接続して比較許可信号を生成して
周波数検出装置の比較機能を作動し、システム発振周波
数と比較する内蔵基準周波数の１つを選択する周波数選
択信号を生成する外部作動装置を含めることができる。
外部作動装置はシステム発振周波数が確実に基準周波数
以下の場合は周波数検出装置の比較機能を作動しないた
めにオフにすることができる。
るクロックレートを有するシステムでのＩＣチップの動
作を防ぐＩＣチップ動作抑止装置を提供する。 【構成】 抑止装置は少なくとも１つの基準周波数を生
成する周波数検出装置を有している。それはシステムク
ロックを基準周波数と比較し、システムクロック周波数
が基準周波数以上であればチップの作動を防ぐ。本発明
には周波数検出装置に接続して比較許可信号を生成して
周波数検出装置の比較機能を作動し、システム発振周波
数と比較する内蔵基準周波数の１つを選択する周波数選
択信号を生成する外部作動装置を含めることができる。
外部作動装置はシステム発振周波数が確実に基準周波数
以下の場合は周波数検出装置の比較機能を作動しないた
めにオフにすることができる。
Description
【０００１】
【産業上の利用分野】本発明は集積回路チップ（以下Ｉ
Ｃチップと記す。）の動作を抑止する装置に関し、特に
本発明はＩＣチップが所定の周波数以上のクロックレー
トを有するシステムで作動されることを防ぐ装置に関す
る。更に本発明はＩＣチップが作動しているシステムの
クロックレートを検出し、それをＩＣチップを作動する
最大周波数を規定するチップで生成した基準周波数と比
較する装置に関する。システムのクロックレートが基準
周波数を越える場合はＩＣチップの作動を防ぐ。
Ｃチップと記す。）の動作を抑止する装置に関し、特に
本発明はＩＣチップが所定の周波数以上のクロックレー
トを有するシステムで作動されることを防ぐ装置に関す
る。更に本発明はＩＣチップが作動しているシステムの
クロックレートを検出し、それをＩＣチップを作動する
最大周波数を規定するチップで生成した基準周波数と比
較する装置に関する。システムのクロックレートが基準
周波数を越える場合はＩＣチップの作動を防ぐ。
【０００２】
【従来の技術】ＩＣチップは所定の作動条件下の特定の
環境で作動するように設計されている。それらの条件に
は動作周波数（クロックレート）、供給電圧（Ｖcc）、
周囲温度（ＴＡ）、ＡＣ、ＤＣ条件等がある。ＩＣチッ
プはそのＩＣチップ用に特定された範囲内で作動させて
適切に作動するようにする必要がある。しかし一部のＩ
Ｃはその精度が意図されたもの以下となってもその設計
条件以上の周波数で作動することがある。
環境で作動するように設計されている。それらの条件に
は動作周波数（クロックレート）、供給電圧（Ｖcc）、
周囲温度（ＴＡ）、ＡＣ、ＤＣ条件等がある。ＩＣチッ
プはそのＩＣチップ用に特定された範囲内で作動させて
適切に作動するようにする必要がある。しかし一部のＩ
Ｃはその精度が意図されたもの以下となってもその設計
条件以上の周波数で作動することがある。
【０００３】ＩＣチップに対する市場の制約や特別な顧
客の要件により例えば高いクロックレートの高い仕様の
ものとして製造されたＩＣチップが、それが設計された
もの以下の低い仕様で作動しようとする顧客に販売され
ることがある。例えば33ＭＨｚのクロックレートチップ
を必要とする顧客に50ＭＨｚクロックレートチップが販
売されることがある。言い替えれば高い仕様のチップが
低い仕様のＩＣチップとして販売されることがある。そ
のような状況は問題とはならない。しかし逆の状況では
問題が生じる。
客の要件により例えば高いクロックレートの高い仕様の
ものとして製造されたＩＣチップが、それが設計された
もの以下の低い仕様で作動しようとする顧客に販売され
ることがある。例えば33ＭＨｚのクロックレートチップ
を必要とする顧客に50ＭＨｚクロックレートチップが販
売されることがある。言い替えれば高い仕様のチップが
低い仕様のＩＣチップとして販売されることがある。そ
のような状況は問題とはならない。しかし逆の状況では
問題が生じる。
【０００４】一部の無法な業者は低い仕様のＩＣチップ
を低い価格で購入し、それを高い仕様のＩＣチップとし
て表示してそれが本来販売されるべき価格以上の高い価
格で販売することがある。そのような業者は実際にはＩ
Ｃチップのラベルを変えたり、高い仕様を持つように刻
印して不公平な利益を得ている。これはＩＣチップ製造
業者の評判を大きく傷つけ相当な市場の破壊を生じるこ
とがある。
を低い価格で購入し、それを高い仕様のＩＣチップとし
て表示してそれが本来販売されるべき価格以上の高い価
格で販売することがある。そのような業者は実際にはＩ
Ｃチップのラベルを変えたり、高い仕様を持つように刻
印して不公平な利益を得ている。これはＩＣチップ製造
業者の評判を大きく傷つけ相当な市場の破壊を生じるこ
とがある。
【０００５】この問題はＣＰＵ（中央演算処理装置）Ｉ
Ｃチップ市場にしばしば生じる。例えば一般的に使用さ
れているパソコンのＣＰＵの動作周波数は33ＭＨＺない
し40ＭＨｚであるが、一部の業者は33ＭＨｚＣＰＵを低
価格で購入し、それを40ＭＨｚあるいはそれ以上のＣＰ
Ｕとして再刻印して高い価格で販売している。
Ｃチップ市場にしばしば生じる。例えば一般的に使用さ
れているパソコンのＣＰＵの動作周波数は33ＭＨＺない
し40ＭＨｚであるが、一部の業者は33ＭＨｚＣＰＵを低
価格で購入し、それを40ＭＨｚあるいはそれ以上のＣＰ
Ｕとして再刻印して高い価格で販売している。
【０００６】
【発明が解決しようとする課題】今までの所、この問題
を解決するため、本質的に３つの方法が取られている。 (1) ＩＣチップ製造業者はその製品を信頼できる卸業者
ないし顧客のみに販売する。残念ながらこの方法では下
辺の販売（販売後）を制御できない。再販業者には長い
つながりがあり、その誰かがＩＣチップを再刻印して
「品質向上」を試みることができる。 (2) ＩＣチップ製品の安全動作範囲を削減する。この方
法は一般にＩＣチップ市場全体の質を低下させる。特定
のユーザには可能な最も強力で高い仕様のＩＣチップに
対する需要がある。それらのＩＣチップを市場の低い仕
様のＩＣチップと区別する必要がある。 (3) 従来のＩＣチップ製品上の印刷ラベルを改変が難し
いレーザ光学的ラベルに変える。この方法も有効ではな
い。ラベルは改変が難しくても、依然改変が可能であ
る。更に改変が非常に難しいラベルを刻印することは非
常にコストがかかり、皆に対してＩＣチップの価格が上
昇することになる。
を解決するため、本質的に３つの方法が取られている。 (1) ＩＣチップ製造業者はその製品を信頼できる卸業者
ないし顧客のみに販売する。残念ながらこの方法では下
辺の販売（販売後）を制御できない。再販業者には長い
つながりがあり、その誰かがＩＣチップを再刻印して
「品質向上」を試みることができる。 (2) ＩＣチップ製品の安全動作範囲を削減する。この方
法は一般にＩＣチップ市場全体の質を低下させる。特定
のユーザには可能な最も強力で高い仕様のＩＣチップに
対する需要がある。それらのＩＣチップを市場の低い仕
様のＩＣチップと区別する必要がある。 (3) 従来のＩＣチップ製品上の印刷ラベルを改変が難し
いレーザ光学的ラベルに変える。この方法も有効ではな
い。ラベルは改変が難しくても、依然改変が可能であ
る。更に改変が非常に難しいラベルを刻印することは非
常にコストがかかり、皆に対してＩＣチップの価格が上
昇することになる。
【０００７】従って本発明の主要な目的はＩＣチップを
設計された高い性能基準以上の基準に不適切にアップグ
レードすることを防ぐ方法を提供することである。
設計された高い性能基準以上の基準に不適切にアップグ
レードすることを防ぐ方法を提供することである。
【０００８】
【課題を解決するための手段】本発明はこの目的を、設
計されたもの以上のクロックレートで作動されるのを防
ぐＩＣチップ内の回路を提供することで達成する。本発
明が提供する装置は、基板上の基準周波数生成器とシス
テムクロック周波数を基板上で生成した基準周波数と比
較する手段を有する。所定の基準にしたがって禁止され
た不整合があれば、ＩＣチップの作動を電子的に抑止す
る。定格速度以上の速度で作動するＩＣチップを入手で
きない業者は、実際よりも高い仕様のものとしてＩＣチ
ップを出廻せることは少なくなると思われる。
計されたもの以上のクロックレートで作動されるのを防
ぐＩＣチップ内の回路を提供することで達成する。本発
明が提供する装置は、基板上の基準周波数生成器とシス
テムクロック周波数を基板上で生成した基準周波数と比
較する手段を有する。所定の基準にしたがって禁止され
た不整合があれば、ＩＣチップの作動を電子的に抑止す
る。定格速度以上の速度で作動するＩＣチップを入手で
きない業者は、実際よりも高い仕様のものとしてＩＣチ
ップを出廻せることは少なくなると思われる。
【０００９】例えばＣＰＵが本発明により「保護」され
ているとする。更にＣＰＵは33ＭＨｚのクロックレート
を有するシステムで作動するように設計されているとす
る。ＣＰＵを33ＭＨｚクロックを有するシステムに差し
込むと、本発明はシステムクロックを33ＭＨｚのオンボ
ード生成基準周波数と比較し、問題がないと知らせる。
ＩＣチップの動作はどの様な形でも妨げられることはな
い。しかしＣＰＵを40ＭＨｚクロックを有するシステム
に差し込むと、本発明はシステムクロックを基板上で生
成した33ＭＨｚ基準周波数と比較して、ＩＣチップを設
計されたもの以上の高い性能仕様で作動しようとしてい
ると判定する。そこで自動的にＩＣチップの動作を防
ぐ。
ているとする。更にＣＰＵは33ＭＨｚのクロックレート
を有するシステムで作動するように設計されているとす
る。ＣＰＵを33ＭＨｚクロックを有するシステムに差し
込むと、本発明はシステムクロックを33ＭＨｚのオンボ
ード生成基準周波数と比較し、問題がないと知らせる。
ＩＣチップの動作はどの様な形でも妨げられることはな
い。しかしＣＰＵを40ＭＨｚクロックを有するシステム
に差し込むと、本発明はシステムクロックを基板上で生
成した33ＭＨｚ基準周波数と比較して、ＩＣチップを設
計されたもの以上の高い性能仕様で作動しようとしてい
ると判定する。そこで自動的にＩＣチップの動作を防
ぐ。
【００１０】本発明の概念はその動作モードに依って複
数クロックレートで作動するように設計したＩＣチップ
やシステムに拡張することができる。例えばあるＣＰＵ
は33ＭＨｚないし50ＭＨｚで作動するように設計される
ことがある。本発明は複数のクロックレートを検出する
のに用いることができる周波数検出装置を提供する。よ
り詳しくは、本発明はＩＣチップ内で、基準周波数信号
を生成する手段と、基準周波数をシステムクロックと比
較する手段と、システムクロックレートが基準周波数の
もの以上の場合はＩＣチップの動作を抑制する手段を備
える。
数クロックレートで作動するように設計したＩＣチップ
やシステムに拡張することができる。例えばあるＣＰＵ
は33ＭＨｚないし50ＭＨｚで作動するように設計される
ことがある。本発明は複数のクロックレートを検出する
のに用いることができる周波数検出装置を提供する。よ
り詳しくは、本発明はＩＣチップ内で、基準周波数信号
を生成する手段と、基準周波数をシステムクロックと比
較する手段と、システムクロックレートが基準周波数の
もの以上の場合はＩＣチップの動作を抑制する手段を備
える。
【００１１】作動装置は比較許可信号を生成する。比較
許可信号があるときには、少なくとも１つの内部基準周
波数源を有し、作動装置に接続された周波数検出器は、
システムクロック周波数を基準周波数と比較する。シス
テムクロック周波数が基準周波数以上であればＩＣチッ
プ動作は抑止される。システムクロック周波数信号の周
波数がチップの基板上で生成された基準周波数以下であ
ればＩＣチップは通常に作動可能となる。
許可信号があるときには、少なくとも１つの内部基準周
波数源を有し、作動装置に接続された周波数検出器は、
システムクロック周波数を基準周波数と比較する。シス
テムクロック周波数が基準周波数以上であればＩＣチッ
プ動作は抑止される。システムクロック周波数信号の周
波数がチップの基板上で生成された基準周波数以下であ
ればＩＣチップは通常に作動可能となる。
【００１２】本発明の１つの態様によれば、システムク
ロックの周波数が確実に基準周波数以下の場合は周波数
検出手段の比較機能を作動しないように作動装置をオフ
にすることができる。周波数検出手段には複数の基準周
波数を生成する手段を含めることができる。そのような
場合は、作動装置は基準周波数の１つをシステムクロッ
ク周波数と比較する所定の基準周波数として選択する周
波数選択信号を生成できるようにする。
ロックの周波数が確実に基準周波数以下の場合は周波数
検出手段の比較機能を作動しないように作動装置をオフ
にすることができる。周波数検出手段には複数の基準周
波数を生成する手段を含めることができる。そのような
場合は、作動装置は基準周波数の１つをシステムクロッ
ク周波数と比較する所定の基準周波数として選択する周
波数選択信号を生成できるようにする。
【００１３】本発明の１実施例では、周波数検出手段
は、システムクロックに基づく信号を受信し、それを第
１のパターン出力信号に変換する第１のカウンタを含
む。作動装置は発振器に所定の基準周波数のパルス信号
を生成させる信号を出す。発振器と接続された第２のカ
ウンタは、基準周波数パルス信号を第２のパターン出力
信号に変換する。第１及び第２のカウンタに接続された
パターン認識装置は、第１と第２のパターン出力信号を
比較してＩＣチップの動作を停止するかどうかを判定す
る。
は、システムクロックに基づく信号を受信し、それを第
１のパターン出力信号に変換する第１のカウンタを含
む。作動装置は発振器に所定の基準周波数のパルス信号
を生成させる信号を出す。発振器と接続された第２のカ
ウンタは、基準周波数パルス信号を第２のパターン出力
信号に変換する。第１及び第２のカウンタに接続された
パターン認識装置は、第１と第２のパターン出力信号を
比較してＩＣチップの動作を停止するかどうかを判定す
る。
【００１４】第１と第２のカウンタは好ましくは同一の
事前にセットしたカウントを有する減算カウンタとす
る。パターン認識装置は好ましくはラッチ機能を有する
フリップフロップとする。パターン認識装置はシステム
クロックの周波数が基準周波数より高い場合はＩＣチッ
プを停止するためにシステムクロックのチップへの印加
を抑止する。周波数検出手段には更に第１と第２の減算
カウンタをセットするセット信号とシステムが最初にオ
ンにされたときにパターン認識装置をリセットするリセ
ット信号を生成するリセット回路を含めることができ
る。
事前にセットしたカウントを有する減算カウンタとす
る。パターン認識装置は好ましくはラッチ機能を有する
フリップフロップとする。パターン認識装置はシステム
クロックの周波数が基準周波数より高い場合はＩＣチッ
プを停止するためにシステムクロックのチップへの印加
を抑止する。周波数検出手段には更に第１と第２の減算
カウンタをセットするセット信号とシステムが最初にオ
ンにされたときにパターン認識装置をリセットするリセ
ット信号を生成するリセット回路を含めることができ
る。
【００１５】発振器は周波数選択信号により制御されて
所定の内蔵基準周波数の基準周波数パルス信号を生成す
る。本発明はシステムクロック信号で作動するチップの
周波数検出器を提供する。周波数検出器は少なくとも１
つの基準周波数を生成する手段を含む周波数検出手段か
らなる。それはシステムクロック周波数を基準周波数と
比較し、システムクロック周波数が基準周波数以上の場
合はＩＣチップの機能を停止する。システムクロックの
周波数が基準周波数以下の場合はＩＣチップに通常に作
動させる。
所定の内蔵基準周波数の基準周波数パルス信号を生成す
る。本発明はシステムクロック信号で作動するチップの
周波数検出器を提供する。周波数検出器は少なくとも１
つの基準周波数を生成する手段を含む周波数検出手段か
らなる。それはシステムクロック周波数を基準周波数と
比較し、システムクロック周波数が基準周波数以上の場
合はＩＣチップの機能を停止する。システムクロックの
周波数が基準周波数以下の場合はＩＣチップに通常に作
動させる。
【００１６】本発明では、あるシステムクロック周波数
で作動するあらゆるＩＣチップ装置の周波数検出器を提
供する。それは比較許可信号を生成する作動装置と周波
数検出手段からなる。周波数検出手段は少なくとも１つ
の内蔵基準周波数を生成し、作動装置と接続されて、比
較許可信号により作動された時にシステムクロック周波
数を基準周波数と比較し、システムクロック周波数が基
準周波数以上の場合は製品を機能停止し、システムクロ
ック周波数が基準周波数以下の場合はＩＣチップを通常
に作動させる手段を含む。
で作動するあらゆるＩＣチップ装置の周波数検出器を提
供する。それは比較許可信号を生成する作動装置と周波
数検出手段からなる。周波数検出手段は少なくとも１つ
の内蔵基準周波数を生成し、作動装置と接続されて、比
較許可信号により作動された時にシステムクロック周波
数を基準周波数と比較し、システムクロック周波数が基
準周波数以上の場合は製品を機能停止し、システムクロ
ック周波数が基準周波数以下の場合はＩＣチップを通常
に作動させる手段を含む。
【００１７】
【実施例】図１は本発明の実施例のＩＣチップ動作抑止
装置の概略的なブロック図である。動作を制御しようと
するＩＣチップ30は外部作動装置20と共にＩＣパッケー
ジ10内に実装されている。ＩＣチップ30は作動のためＩ
Ｃチップ30を配置したシステムから来るシステムクロッ
ク信号50により作動する。ＩＣチップ30は１つないしそ
れ以上の基準クロックから様々な所定の基準周波数を生
成する能力を有することができる１つないしそれ以上の
内蔵式基準周波数源を有する集積周波数検出手段40を有
する。外部作動装置20は信号を周波数検出手段40に提供
してそれを作動する。外部作動装置20からの信号は周波
数検出手段40に、複数の利用可能な基準周波数のどれを
システムクロック信号50と比較する所定の周波数として
使用するかを示すことができる。周波数検出手段40は外
部作動装置20により作動すると、システムクロック信号
50を所定の基準周波数と比較して制御信号60を生成す
る。制御信号60は周波数検出手段40の比較結果によりシ
ステム機能70の作動を許可ないし抑止する。
装置の概略的なブロック図である。動作を制御しようと
するＩＣチップ30は外部作動装置20と共にＩＣパッケー
ジ10内に実装されている。ＩＣチップ30は作動のためＩ
Ｃチップ30を配置したシステムから来るシステムクロッ
ク信号50により作動する。ＩＣチップ30は１つないしそ
れ以上の基準クロックから様々な所定の基準周波数を生
成する能力を有することができる１つないしそれ以上の
内蔵式基準周波数源を有する集積周波数検出手段40を有
する。外部作動装置20は信号を周波数検出手段40に提供
してそれを作動する。外部作動装置20からの信号は周波
数検出手段40に、複数の利用可能な基準周波数のどれを
システムクロック信号50と比較する所定の周波数として
使用するかを示すことができる。周波数検出手段40は外
部作動装置20により作動すると、システムクロック信号
50を所定の基準周波数と比較して制御信号60を生成す
る。制御信号60は周波数検出手段40の比較結果によりシ
ステム機能70の作動を許可ないし抑止する。
【００１８】ＩＣチップをその最初に設計された周波数
仕様で販売する場合、ＩＣチップ製造業者は例えば外部
作動装置20の電源接続を切断ないし周波数検出手段40を
外部作動装置20から切断することで外部作動装置20を永
続的にオフにすることができる。かくして周波数検出手
段40は作動せず、従ってシステム機能70の実行は周波数
検出手段40に影響されない。外部作動装置20をオフにす
ることは、ＩＣチップが製造された後及びそれが最初の
顧客に配送される前にいつでも可能であることに留意す
る。
仕様で販売する場合、ＩＣチップ製造業者は例えば外部
作動装置20の電源接続を切断ないし周波数検出手段40を
外部作動装置20から切断することで外部作動装置20を永
続的にオフにすることができる。かくして周波数検出手
段40は作動せず、従ってシステム機能70の実行は周波数
検出手段40に影響されない。外部作動装置20をオフにす
ることは、ＩＣチップが製造された後及びそれが最初の
顧客に配送される前にいつでも可能であることに留意す
る。
【００１９】ＩＣチップが最初に設計された周波数仕様
以下の仕様で販売されると、配送前に外部作動装置20を
オンにして周波数検出手段40を作動することができる。
ＩＣチップ30を最初に販売された周波数仕様以上の高い
周波数で作動するために用いる場合は、周波数検出手段
40がいつでも制御信号60を生成してシステム機能70の実
行を中断する。
以下の仕様で販売されると、配送前に外部作動装置20を
オンにして周波数検出手段40を作動することができる。
ＩＣチップ30を最初に販売された周波数仕様以上の高い
周波数で作動するために用いる場合は、周波数検出手段
40がいつでも制御信号60を生成してシステム機能70の実
行を中断する。
【００２０】図２に図１に示す周波数検出手段40として
使用できる周波数検出器をより詳細に示す。周波数検出
手段40はシステム発振周波数回路 500、基準周波数回路
400、比較回路 300、リセット回路 200を含んでいる。
システム発振周波数回路 500はシステムクロックパルス
信号を受信するように回線Ｃ１を通してシステムのシス
テムクロック生成器41に接続された第１減算カウンタ42
がある。第１減算カウンタ42は一方で第１のパターンを
回線Ｄ１を通して比較回路 300のパターン認識装置43に
送る。第１減算カウンタ42の作動を以下の真理表１に列
挙する。
使用できる周波数検出器をより詳細に示す。周波数検出
手段40はシステム発振周波数回路 500、基準周波数回路
400、比較回路 300、リセット回路 200を含んでいる。
システム発振周波数回路 500はシステムクロックパルス
信号を受信するように回線Ｃ１を通してシステムのシス
テムクロック生成器41に接続された第１減算カウンタ42
がある。第１減算カウンタ42は一方で第１のパターンを
回線Ｄ１を通して比較回路 300のパターン認識装置43に
送る。第１減算カウンタ42の作動を以下の真理表１に列
挙する。
【００２１】
【表１】
【００２２】基準周波数回路 400には外部作動装置20
（図１）に接続した発振器46と発振器46から基準周波数
Ｆ２を受信するように接続した第２減算カウンタ44があ
る。発振器46は外部作動装置20から周波数選択信号Ｆ１
と発振器許可信号ＦＥＮの両方を受け取る。周波数選択
信号Ｆ１は内蔵基準周波数の１つを比較を行う所定の基
準周波数Ｆ２として選択するために用いる。発振器許可
信号ＦＥＮは発振器46を作動して所定の基準周波数Ｆ２
のパルス信号を第２減算カウンタ44に送るのに用いる。
第２減算カウンタ44は一方で第２のパターンＤ２を比較
回路 300のパターン認識装置43に送る。第２減算カウン
タ44の作動は上記の真理表１に記載されているように第
１減算カウンタ42のものと同様である。第１減算カウン
タ42と第２減算カウンタ44の構造、段階数、カウント数
は同一である。
（図１）に接続した発振器46と発振器46から基準周波数
Ｆ２を受信するように接続した第２減算カウンタ44があ
る。発振器46は外部作動装置20から周波数選択信号Ｆ１
と発振器許可信号ＦＥＮの両方を受け取る。周波数選択
信号Ｆ１は内蔵基準周波数の１つを比較を行う所定の基
準周波数Ｆ２として選択するために用いる。発振器許可
信号ＦＥＮは発振器46を作動して所定の基準周波数Ｆ２
のパルス信号を第２減算カウンタ44に送るのに用いる。
第２減算カウンタ44は一方で第２のパターンＤ２を比較
回路 300のパターン認識装置43に送る。第２減算カウン
タ44の作動は上記の真理表１に記載されているように第
１減算カウンタ42のものと同様である。第１減算カウン
タ42と第２減算カウンタ44の構造、段階数、カウント数
は同一である。
【００２３】比較回路 300のパターン認識装置43はＤ１
を通してパターンを第１減算カウンタ42から受取り、Ｄ
２を通してパターンを第２減算カウンタ44から受け取
る。パターン認識装置43は更にシステムクロック生成器
41のクロック低許可入力ＣＥＮに接続されたマルチプレ
クサ45にＤ３を通して信号を出す。パターン認識装置43
はラッチ機能を有するフリップフロップにより構成する
ことができる。パターン認識装置43の動作を以下の真理
表２に詳述する。
を通してパターンを第１減算カウンタ42から受取り、Ｄ
２を通してパターンを第２減算カウンタ44から受け取
る。パターン認識装置43は更にシステムクロック生成器
41のクロック低許可入力ＣＥＮに接続されたマルチプレ
クサ45にＤ３を通して信号を出す。パターン認識装置43
はラッチ機能を有するフリップフロップにより構成する
ことができる。パターン認識装置43の動作を以下の真理
表２に詳述する。
【００２４】
【表２】
【００２５】パターン認識装置43は第１と第２のパター
ンを受け取ると、以下の比較機能を行う。 (1) システム発振周波数が所定の基準周波数より高い場
合、第１減算カウンタ42のカウント速度は第２減算カウ
ンタ44のものよりも早いので第１のパターンは「１」か
ら「０」に変わる。これが起こると、パターン認識装置
43は上記の真理表２に従ってその出力端子Ｑで制御信号
「１」を生成する。制御信号「１」は接続回線Ｄ３とマ
ルチプレクサ45を介してシステムクロック生成器41のク
ロック低許可入力ＣＥＮに送られる。それによりシステ
ムクロック生成器41は連続的に「１」を出力する。シス
テムクロック生成器41の動作を以下の真理表３に列挙す
る。その結果、システムクロック信号がなくなりシステ
ムは停止する。パターン認識装置43の制御信号「１」は
パターン認識装置43がリセット信号を受け取るときまで
ラッチされる。
ンを受け取ると、以下の比較機能を行う。 (1) システム発振周波数が所定の基準周波数より高い場
合、第１減算カウンタ42のカウント速度は第２減算カウ
ンタ44のものよりも早いので第１のパターンは「１」か
ら「０」に変わる。これが起こると、パターン認識装置
43は上記の真理表２に従ってその出力端子Ｑで制御信号
「１」を生成する。制御信号「１」は接続回線Ｄ３とマ
ルチプレクサ45を介してシステムクロック生成器41のク
ロック低許可入力ＣＥＮに送られる。それによりシステ
ムクロック生成器41は連続的に「１」を出力する。シス
テムクロック生成器41の動作を以下の真理表３に列挙す
る。その結果、システムクロック信号がなくなりシステ
ムは停止する。パターン認識装置43の制御信号「１」は
パターン認識装置43がリセット信号を受け取るときまで
ラッチされる。
【００２６】
【表３】
【００２７】(2) システム発振周波数が所定の基準周波
数より低い場合、第１減算カウンタ42のカウント速度は
第２減算カウンタ44のものよりも遅いため、第２のパタ
ーンは「１」から「０」に変わる。これが起こると、パ
ターン認識装置43は上記の真理表２に従ってそのＱ出力
で制御信号「０」（ラッチされない）を生成する。制御
信号「０」は接続回線Ｄ３とマルチプレクサ45を介して
システムクロック生成器41のクロック低許可入力ＣＥＮ
に送られ、それにより上記の真理表３にしたがってシス
テムクロック生成器41にシステムクロックを出力させ
る。その結果、システムは通常に機能する。
数より低い場合、第１減算カウンタ42のカウント速度は
第２減算カウンタ44のものよりも遅いため、第２のパタ
ーンは「１」から「０」に変わる。これが起こると、パ
ターン認識装置43は上記の真理表２に従ってそのＱ出力
で制御信号「０」（ラッチされない）を生成する。制御
信号「０」は接続回線Ｄ３とマルチプレクサ45を介して
システムクロック生成器41のクロック低許可入力ＣＥＮ
に送られ、それにより上記の真理表３にしたがってシス
テムクロック生成器41にシステムクロックを出力させ
る。その結果、システムは通常に機能する。
【００２８】(3) システム発振周波数が所定の基準周波
数と等しい場合は、第１と第２のパターンは「１」から
「０」に同時に変わる。そのような条件では、パターン
認識装置43の出力は先の状態、即ち信号「０」に留ま
る。システムはこの場合も通常に機能する。リセット回
路 200にはインバータ47及びＮＡＮＤゲート48がある。
ＮＡＮＤゲート48はＲ２を介してインバータ47の出力端
子に接続された１つの入力端子を有し、その出力端子は
それぞれ回線Ｓ２とＳ１を介して第１と第２の減算カウ
ンタ42、44のセット端子に接続されている。別のＮＡＮ
Ｄゲート49はそれぞれ回線Ｑ１とＱ２を介して第１と第
２の減算カウンタ42、44の逆出力端子に接続された入力
端子と、ＮＡＮＤゲート48の別の入力端子に接続された
出力端子を有している。インバータ47の出力端子は更に
Ｒ３を介してパターン認識装置43のリセット端子に接続
されている。システムがオンになると、接続回線Ｒ１を
介してインバータ47の入力端子に接続されたリセット信
号端子でリセット信号＝「１」が現れる。インバータ47
の出力信号「０」は上記の真理表２にしたがって接続回
線Ｒ３を介してパターン認識装置43をリセットする。こ
の状態で、ＮＡＮＤゲート48の出力は「１」で上記の真
理表１にしたがってそれぞれ回線Ｓ１、Ｓ２を介して第
１と第２の減算カウンタ42、44をセットする。
数と等しい場合は、第１と第２のパターンは「１」から
「０」に同時に変わる。そのような条件では、パターン
認識装置43の出力は先の状態、即ち信号「０」に留ま
る。システムはこの場合も通常に機能する。リセット回
路 200にはインバータ47及びＮＡＮＤゲート48がある。
ＮＡＮＤゲート48はＲ２を介してインバータ47の出力端
子に接続された１つの入力端子を有し、その出力端子は
それぞれ回線Ｓ２とＳ１を介して第１と第２の減算カウ
ンタ42、44のセット端子に接続されている。別のＮＡＮ
Ｄゲート49はそれぞれ回線Ｑ１とＱ２を介して第１と第
２の減算カウンタ42、44の逆出力端子に接続された入力
端子と、ＮＡＮＤゲート48の別の入力端子に接続された
出力端子を有している。インバータ47の出力端子は更に
Ｒ３を介してパターン認識装置43のリセット端子に接続
されている。システムがオンになると、接続回線Ｒ１を
介してインバータ47の入力端子に接続されたリセット信
号端子でリセット信号＝「１」が現れる。インバータ47
の出力信号「０」は上記の真理表２にしたがって接続回
線Ｒ３を介してパターン認識装置43をリセットする。こ
の状態で、ＮＡＮＤゲート48の出力は「１」で上記の真
理表１にしたがってそれぞれ回線Ｓ１、Ｓ２を介して第
１と第２の減算カウンタ42、44をセットする。
【００２９】基準周波数の選択とチップ上の周波数検出
器の動作条件を以下の例を用いて説明する。チップ30の
周波数仕様が40ＭＨｚで、何等かの理由でそのチップが
低価格の33ＭＨｚ仕様で販売されているとする。ＩＣチ
ップ製造業者は以下の手順にしたがってチップ上の周波
数検出器の動作条件を選択することができる。
器の動作条件を以下の例を用いて説明する。チップ30の
周波数仕様が40ＭＨｚで、何等かの理由でそのチップが
低価格の33ＭＨｚ仕様で販売されているとする。ＩＣチ
ップ製造業者は以下の手順にしたがってチップ上の周波
数検出器の動作条件を選択することができる。
【００３０】(1) 30、32、34、36ＭＨｚの４つの基準周
波数を周波数検出手段40に内蔵する。 (2) 上記の周波数仕様の動作条件はＶcc＝4.5 ボルト、
Ｔ（Ｐ／Ｎ）＝100 Ｃ# である。 (3) 周波数検出手段40のカウンタ段階数を用いて検出感
度を判定することができる。検出感度が 2.5％であると
すると、40ＭＨｚシステムクロック入力から依然区別可
能な最高基準周波数は39ＭＨｚで、システム動作を誤っ
て停止しない最低基準周波数は34ＭＨｚである。
波数を周波数検出手段40に内蔵する。 (2) 上記の周波数仕様の動作条件はＶcc＝4.5 ボルト、
Ｔ（Ｐ／Ｎ）＝100 Ｃ# である。 (3) 周波数検出手段40のカウンタ段階数を用いて検出感
度を判定することができる。検出感度が 2.5％であると
すると、40ＭＨｚシステムクロック入力から依然区別可
能な最高基準周波数は39ＭＨｚで、システム動作を誤っ
て停止しない最低基準周波数は34ＭＨｚである。
【００３１】(4) チップのプロセス変動が−５％から10
％の場合、４つの基準周波数の１つを表４に掲載したプ
ロセス変動率及び動作温度範囲にしたがって所定の基準
周波数として適切に選択してチップ上の周波数検出器の
正確な作動を確保することができる。これは複数の内蔵
基準周波数を設けることでプロセス変動作用のバランス
を容易にすることができることを意味する。
％の場合、４つの基準周波数の１つを表４に掲載したプ
ロセス変動率及び動作温度範囲にしたがって所定の基準
周波数として適切に選択してチップ上の周波数検出器の
正確な作動を確保することができる。これは複数の内蔵
基準周波数を設けることでプロセス変動作用のバランス
を容易にすることができることを意味する。
【００３２】
【表４】
【００３３】本発明を現在最も実用的で好ましいと思わ
れる実施例に関して説明したが、本発明は開示した実施
例に制限されないことを理解すべきである。逆に添付し
た特許請求項の趣旨と範囲内に含まれる様々な変形や類
似の構成をカバーすることを意図するものであり、その
範囲はそのような変形や類似の構成をすべて包含するよ
うに最も広範な解釈と一致すべきものである。
れる実施例に関して説明したが、本発明は開示した実施
例に制限されないことを理解すべきである。逆に添付し
た特許請求項の趣旨と範囲内に含まれる様々な変形や類
似の構成をカバーすることを意図するものであり、その
範囲はそのような変形や類似の構成をすべて包含するよ
うに最も広範な解釈と一致すべきものである。
【図１】本発明の実施例のＩＣチップ動作抑止装置の概
略的なブロック図である。
略的なブロック図である。
【図２】図１のオンチップ周波数検出器で使用すること
ができる周波数検出器の概略図である。
ができる周波数検出器の概略図である。
１０…ＩＣパッケージ ２０…外部作動装置 ３０…ＩＣチップ ４０…周波数検出手段 ５０…システムクロック信号 ６０…制御信号 ７０…システム機能
Claims (33)
- 【請求項１】 ある発振周波数を有するシステムクロッ
クで作動するＩＣチップの動作を抑止するＩＣチップ動
作抑止装置であって、 比較許可信号を生成する作動装置と、 前記作動装置に対応し、(1) 基準周波数を生成し、(2)
比較許可信号により作動された時にシステムクロックの
周波数を基準周波数と比較し、(3) システムクロックの
周波数が基準周波数以上の場合はＩＣチップの作動を停
止し、(4) システムクロックの周波数が基準周波数以下
の場合はＩＣチップを通常に作動させる手段を含む周波
数検出手段とからなるＩＣチップ動作抑止装置。 - 【請求項２】 前記作動装置はＩＣチップ外にあり、前
記周波数検出手段はチップ内にある請求項１のＩＣチッ
プ動作抑止装置。 - 【請求項３】 システム発振周波数信号の周波数が確実
に基準周波数以下の場合は前記周波数検出手段の比較機
能が作動しないように作動装置をオフにする手段からな
る請求項２のＩＣチップ動作抑止装置。 - 【請求項４】 前記周波数検出手段は複数の基準周波数
を生成する手段を含み、 前記作動装置は基準周波数の１つをシステムのクロック
周波数と比較する所定の基準周波数として選択する周波
数選択信号を生成する手段からなる請求項３のＩＣチッ
プ動作抑止装置。 - 【請求項５】 前記周波数検出手段は、 システムクロック信号を受信し、それを第１のパターン
出力信号に変換する第１のカウンタと、 作動装置と接続され、比較許可信号により作動されて所
定の周波数の基準周波数パルス信号を生成する発振器
と、 前記発振器と接続され、基準周波数パルス信号を第２の
パターン出力信号に変換する第２のカウンタと、 前記第１及び第２のカウンタに接続され、第１と第２の
パターン出力信号を比較してチップを停止するかどうか
を判定するパターン認識装置とを含む請求項１のＩＣチ
ップ動作抑止装置。 - 【請求項６】 前記第１と第２のカウンタは同一の事前
にセットしたカウントを有する減算カウンタである請求
項５のＩＣチップ動作抑止装置。 - 【請求項７】 前記パターン認識装置はシステム発振周
波数信号の周波数が基準周波数より高い場合はチップを
停止するためにシステム発振周波数信号を抑止する手段
からなる請求項６のＩＣチップ動作抑止装置。 - 【請求項８】 前記パターン認識装置はラッチ機能を有
するフリップフロップからなる請求項７のＩＣチップ動
作抑止装置。 - 【請求項９】 前記周波数検出手段は更に、前記第１と
第２の減算カウンタをセットするセット信号とシステム
が最初にオンにされた時に前記フリップフロップをリセ
ットするリセット信号とを生成するリセット回路を含む
請求項８のＩＣチップ動作抑止装置。 - 【請求項１０】 前記周波数検出手段は、 システムクロック信号を受信し、それを第１のパターン
出力信号に変換する第１のカウンタと、 作動装置と接続され、比較許可信号と周波数選択信号に
より作動されて所定の内蔵基準周波数の基準周波数パル
ス信号を生成する発振器と、 前記発振器と接続され、基準周波数パルス信号を第２の
パターン出力信号に変換する第２のカウンタと、 前記第１及び第２のカウンタに接続され、第１と第２の
パターン出力信号を比較してチップを停止するかどうか
を判定するパターン認識装置とを含む請求項４のＩＣチ
ップ動作抑止装置。 - 【請求項１１】 前記第１と第２のカウンタは同一の事
前にセットしたカウントを有する減算カウンタであり、
前記パターン認識装置はラッチ機能を有するフリップフ
ロップである請求項１０の周波数検出器。 - 【請求項１２】 前記フリップフロップはラッチ機能に
よりシステム発振周波数信号の周波数が基準周波数より
高い場合にチップを停止するためにシステム発振周波数
信号を抑止する請求項１１のＩＣチップ動作抑止装置。 - 【請求項１３】 前記周波数検出手段は更に、前記第１
と第２の減算カウンタをセットするセット信号と、シス
テムが最初にオンにされた時に前記パターン認識装置を
リセットするリセット信号を生成するリセット回路を含
む請求項１２のＩＣチップ動作抑止装置。 - 【請求項１４】 所定の発振周波数を有するシステムク
ロックで作動するＩＣチップの動作を抑止するＩＣチッ
プ動作抑止装置であって、 (1) 基準周波数を生成し、(2) システム発振周波数信号
の周波数を基準周波数と比較し、(3) システム発振周波
数信号の周波数が基準周波数以上の場合はＩＣチップの
作動を停止し、(4) システム発振周波数信号の周波数が
基準周波数以下の場合はＩＣチップを通常に作動させる
手段を含む周波数検出手段からなるＩＣチップ動作抑止
装置。 - 【請求項１５】 更にＩＣチップ外に取り付けられ、周
波数検出手段に接続して前記周波数検出手段の比較機能
を作動する比較許可信号を生成する外部作動装置を含む
請求項１４のＩＣチップ動作抑止装置。 - 【請求項１６】 前記周波数検出手段はＩＣチップ内に
搭載される請求項１５の周波数検出器。 - 【請求項１７】 システム発振周波数信号の周波数が確
実に基準周波数以下の場合は前記周波数検出手段の比較
機能が作動しないように作動装置をオフにする手段から
なる請求項１６のＩＣチップ動作抑止装置。 - 【請求項１８】 前記周波数検出手段は複数の基準周波
数を生成する手段を含み、 前記作動装置は基準周波数の１つをシステムのクロック
周波数と比較する所定の基準周波数として選択する周波
数選択信号を生成する手段からなる請求項１７のＩＣチ
ップ動作抑止装置。 - 【請求項１９】 前記周波数検出手段は、 システムクロック信号を受信し、それを第１のパターン
出力信号に変換する第１のカウンタと、 前記作動装置と接続され、比較許可信号により作動され
て基準周波数の基準周波数パルス信号を生成する発振器
と、 前記発振器と接続され、基準周波数パルス信号を第２の
パターン出力信号に変換する第２のカウンタと、 前記第１及び第２のカウンタに接続され、第１と第２の
パターン出力信号を比較してチップの作動を停止するか
どうかを判定するパターン認識装置とを含む請求項１４
のＩＣチップ動作抑止装置。 - 【請求項２０】 前記第１と第２のカウンタは同一の事
前にセットしたカウントを有する減算カウンタである請
求項１９のＩＣチップ動作抑止装置。 - 【請求項２１】 前記パターン認識装置はシステムクロ
ックの周波数が基準周波数より高い場合はチップの作動
を停止するためにシステムクロック信号を抑止する請求
項２０のＩＣチップ動作抑止装置。 - 【請求項２２】 前記パターン認識装置はラッチ機能を
有するフリップフロップである請求項２１のＩＣチップ
動作抑止装置。 - 【請求項２３】 前記周波数検出手段は更に、前記第１
と第２の減算カウンタをセットするセット信号と、シス
テムが最初にオンにされた時に前記パターン認識装置を
リセットするリセット信号を生成するリセット回路を含
む請求項２２のＩＣチップ動作抑止装置。 - 【請求項２４】 前記周波数検出手段は、 システム発振信号を受信し、それを第１のパターン出力
信号に変換する第１のカウンタと、 作動装置と接続され、比較許可信号と周波数選択信号に
より作動されて所定の内蔵基準周波数の基準周波数パル
ス信号を生成する発振器と、 前記発振器と接続され、基準周波数パルス信号を第２の
パターン出力信号に変換する第２のカウンタと、 前記第１及び第２のカウンタに接続され、第１と第２の
パターン出力信号を比較してチップの作動を停止するか
どうかを判定するパターン認識装置とを含む請求項１８
のＩＣチップ動作抑止装置。 - 【請求項２５】 前記第１と第２のカウンタは同一の事
前にセットしたカウントを有する減算カウンタであり、
前記パターン認識装置はラッチ機能を有するフリップフ
ロップである請求項２４のＩＣチップ動作抑止装置。 - 【請求項２６】 前記フリップフロップはラッチ機能に
よりシステムクロック周波数信号の周波数が基準周波数
より高い場合にＩＣチップの作動を停止するためにシス
テムクロック信号を抑止する請求項２５のＩＣチップ動
作抑止装置。 - 【請求項２７】 前記周波数検出手段は更に、前記第１
と第２の減算カウンタをセットするセット信号と、シス
テムが最初にオンにされた時に前記フリップフロップを
リセットするリセット信号とを生成するリセット回路を
含む請求項２６のＩＣチップ動作抑止装置。 - 【請求項２８】 あるシステム発振周波数で作動するＩ
Ｃチップの動作を抑止するＩＣチップ動作抑止装置であ
って、 比較許可信号を生成する作動装置と、 少なくとも１つの内蔵基準周波数を生成し、前記作動装
置と接続されて、比較許可信号により作動された時にシ
ステム発振周波数を内蔵基準周波数と比較し、システム
発振周波数が基準周波数以上の場合はＩＣチップの作動
を停止し、システム発振周波数が基準周波数以下の場合
はＩＣチップを通常に作動させる手段を含む周波数検出
手段とからなるＩＣチップ動作抑止装置。 - 【請求項２９】 あるシステム発振周波数で作動するＩ
Ｃチップの動作を抑止するＩＣチップ動作抑止装置であ
って、 少なくとも１つの内蔵基準周波数を生成し、システム発
振周波数を内蔵基準周波数と比較し、システム発振周波
数が基準周波数以上の場合はＩＣチップの作動を停止
し、システム発振周波数が基準周波数以下の場合はＩＣ
チップを通常に作動させる手段を含む周波数検出手段か
らなるＩＣチップ動作抑止装置。 - 【請求項３０】 あるシステム内で作動しているＩＣチ
ップの動作を抑止するＩＣチップ動作抑止装置であっ
て、 前記ＩＣチップが作動している前記システムからシステ
ムクロック周波数を受信する手段と、 基準周波数を生成する手段と、 比較許可信号を生成する作動装置と、 前記作動装置に対応して前記基準周波数を前記システム
クロック周波数と比較する手段と、 前記比較手段に対応して、前記システムクロック周波数
が前記基準周波数以上である場合には前記ＩＣチップの
動作を抑止する手段とからなるＩＣチップ動作抑止装
置。 - 【請求項３１】 前記作動装置はチップ外にあり、前記
周波数検出手段はチップ内にある請求項３０のＩＣチッ
プ動作抑止装置。 - 【請求項３２】 更に前記作動装置の動作を抑止して前
記ＩＣチップ動作抑止装置が作動して前記ＩＣチップの
動作を抑止しないようにする手段からなる請求項３１の
ＩＣチップ動作抑止装置。 - 【請求項３３】 前記基準周波数生成手段は複数の基準
周波数を生成する手段を含み、 前記作動装置は基準周波数の１つをシステムクロック周
波数と比較する所定の基準周波数として選択する周波数
選択信号を生成する手段からなる請求項３２のＩＣチッ
プ動作抑止装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/460,225 US5619155A (en) | 1995-06-02 | 1995-06-02 | IC-chip operation inhibitor |
| JP7159503A JP2828929B2 (ja) | 1995-06-02 | 1995-06-26 | Ｉｃチップ動作抑止装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/460,225 US5619155A (en) | 1995-06-02 | 1995-06-02 | IC-chip operation inhibitor |
| JP7159503A JP2828929B2 (ja) | 1995-06-02 | 1995-06-26 | Ｉｃチップ動作抑止装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0916281A true JPH0916281A (ja) | 1997-01-17 |
| JP2828929B2 JP2828929B2 (ja) | 1998-11-25 |
Family
ID=26486286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7159503A Expired - Fee Related JP2828929B2 (ja) | 1995-06-02 | 1995-06-26 | Ｉｃチップ動作抑止装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5619155A (ja) |
| JP (1) | JP2828929B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1237282A1 (en) * | 2001-02-23 | 2002-09-04 | Nec Corporation | Circuit for the detection of clock signal period abnormalities |
| US7504865B2 (en) | 2004-03-09 | 2009-03-17 | Panasonic Corporation | Frequency sensor and semiconductor device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838995A (en) * | 1995-12-18 | 1998-11-17 | International Business Machines Corporation | System and method for high frequency operation of I/O bus |
| GB2347566A (en) | 1999-03-01 | 2000-09-06 | Motorola Ltd | Detection of excessive clock frequency |
| DE19923231C1 (de) * | 1999-05-20 | 2001-01-11 | Beta Res Gmbh | Digitale Analysierung von Frequenzen bei Chipkarten |
| CN1207595C (zh) * | 2000-05-31 | 2005-06-22 | 古河电气工业株式会社 | 半导体激光器模块 |
| FR2911979A1 (fr) * | 2007-01-29 | 2008-08-01 | St Microelectronics Sa | Procede et dispositif de verification de l'integrite d'un signal logique,notamment un signal d'horloge |
| KR100863533B1 (ko) * | 2007-03-29 | 2008-10-15 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 구동방법 |
| KR102161821B1 (ko) | 2014-08-26 | 2020-10-06 | 삼성전자주식회사 | 클록 모니터 및 이를 포함하는 시스템 온 칩 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132221A (ja) * | 1983-12-20 | 1985-07-15 | Yamatake Honeywell Co Ltd | クロツクパルスの異常検出方法 |
| JPH04326410A (ja) * | 1991-04-26 | 1992-11-16 | Mitsubishi Electric Corp | クロック監視装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4024414A (en) * | 1973-10-31 | 1977-05-17 | Bertram Frederick McCarthy | Electrical circuit means for detecting the frequency of input signals |
| JPS57111120A (en) * | 1980-12-26 | 1982-07-10 | Canon Inc | Reset pulse generator |
| US5371417A (en) * | 1993-07-02 | 1994-12-06 | Tandem Computers Incorporated | Multiple frequency output clock generator system |
-
1995
- 1995-06-02 US US08/460,225 patent/US5619155A/en not_active Expired - Fee Related
- 1995-06-26 JP JP7159503A patent/JP2828929B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132221A (ja) * | 1983-12-20 | 1985-07-15 | Yamatake Honeywell Co Ltd | クロツクパルスの異常検出方法 |
| JPH04326410A (ja) * | 1991-04-26 | 1992-11-16 | Mitsubishi Electric Corp | クロック監視装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1237282A1 (en) * | 2001-02-23 | 2002-09-04 | Nec Corporation | Circuit for the detection of clock signal period abnormalities |
| US7504865B2 (en) | 2004-03-09 | 2009-03-17 | Panasonic Corporation | Frequency sensor and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2828929B2 (ja) | 1998-11-25 |
| US5619155A (en) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW298630B (en) | Method and apparatus for enhancing performance of a processor | |
| US8949478B2 (en) | Intelligent serial interface | |
| US7690843B2 (en) | Failsafe mechanism for preventing an integrated circuit from overheating | |
| JP2828929B2 (ja) | Ｉｃチップ動作抑止装置 | |
| US5526364A (en) | Apparatus for entering and executing test mode operations for memory | |
| US6754840B2 (en) | Over-clocking detection system utilizing a reference signal and thereafter preventing over-clocking by reducing clock rate | |
| US7516347B2 (en) | Electronic device having power-down mode and method of reducing power consumption | |
| US20040128260A1 (en) | Method and system for protecting against unauthorized modification of products | |
| US10228736B2 (en) | Reset isolation for an embedded safety island in a system on a chip | |
| JPH0210847A (ja) | 集積回路チップの動作速度を測定する方法およびその装置 | |
| IE20060844A1 (en) | System and method for configuring information handling system integrated circuits | |
| US8228099B2 (en) | System for detecting a reset condition in an electronic circuit | |
| JPH04178114A (ja) | 電子機器 | |
| US7159144B2 (en) | Firmware code profiling | |
| KR20090084221A (ko) | 스마트 카드 시스템 및 그것의 동작 방법 | |
| US5706256A (en) | Clock frequency coordination for electromagnetic compatibility | |
| EP3430627A1 (en) | Controlling a transition between a functional mode and a test mode | |
| CN116126095A (zh) | 时钟安全检测方法及装置、芯片 | |
| US20110231932A1 (en) | Security intrusion detection and response | |
| US6615344B1 (en) | System and method for tracking selectively enabling modules used in an integrated processor using a tracking register providing configuration information to an external pin | |
| US10430206B1 (en) | Multi-user hidden feature enablement in firmware | |
| Intel | Intel® Desktop Board D815EGEW Technical Product Specification | |
| US20080150570A1 (en) | Over clocking detector | |
| CN109918920B (zh) | 可保护机密资料的电子装置 | |
| US20060242518A1 (en) | Method for verification of electronic circuit units, and an apparatus for carrying out the method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |