JPH09153608A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ソース寄生抵抗が小さくかつゲート−ドレイ
ン間容量が小さい高周波特性に優れた半導体装置の製造
方法を提供する。 【解決手段】 半絶縁性ＧａＡｓ基板１上に、バッファ
層２とＨＥＭＴ活性層３とを堆積する。ＨＥＭＴ活性層
３の最上層のｎ+ ＧａＡｓ層３ａの上にソース・ドレイ
ン電極４ａ，４ｂを形成した後、ゲート電極形成領域に
第１開口部５ａを有しドレイン電極上方に第２の開口部
５ｂを有するフォトレジスト膜５を形成する。フォトレ
ジスト膜５をマスクとしてリセスエッチングを行い、形
成されたゲートリセス領域７の上にゲート電極８を形成
する。リセスエッチングの際、ドレイン電極４ｂとｎ+
ＧａＡｓ層３ａとの電位差に基づく電気化学的エッチン
グ作用を利用して、ゲート電極８に対するゲートリセス
領域７の形状を非対称とし、ソース寄生抵抗を低減し、
ゲート−ドレイン間容量を低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するもので、特に高周波用ＨＥＭＴ（Ｈｉｇｈ
Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉ
ｓｔｏｒ）の製造方法に関するものである。

【０００２】

【従来の技術】近年、情報化社会の発展により、各種電
子システムの使用周波数の高周波化が積極的に進められ
ている。例えばオフィース内の無線ＬＡＮや自動車衝突
防止装置には６０ＧHz帯が割り当てられることが決まっ
ている。しかし、これらのシステムに用いる高周波デバ
イスはまだ開発段階であり、各所で盛んに研究開発され
ているものの、未だ実用化には至っていない。６０ＧHz
帯における動作が可能なデバイスとしては、ＧａＡｓに
代表される化合物半導体を用いたデバイスがあり、代表
的なものとしてＨＥＭＴやＨＢＴがある。特に、ＨＥＭ
Ｔでは活性層にＩｎＧａＡｓを用いたInGaAs/AlGaAs Ｐ
(Pseudomolphic) −ＨＥＭＴ（以下、Ｐ−ＨＥＭＴとい
う）が実用化にあと一歩のところまで来ている。

【０００３】ここで、ＨＥＭＴをはじめとするＦＥＴの
高周波特性を向上させるためには、ｇm （相互コンダク
タンス）の増大と寄生容量の低減とが有効であり、斯か
る観点から、ＨＥＭＴではｇm の向上のためにゲート長
を短縮し、ソース寄生抵抗の低減のために活性層の最上
層を高濃度ｎ型層とするような技術が積極的に取り入れ
られている。以下、高濃度ｎ型層と短いゲート長とを有
する従来のＨＥＭＴの製造工程について、図１５（ａ）
〜（ｅ）を参照しながら説明する。

【０００４】図１５（ａ）〜（ｅ）は従来のＰ−ＨＥＭ
Ｔ製造工程を示す断面図である。図１５（ａ）〜（ｅ）
において、各符号と部材名との関係は以下の通りであ
る。３１はＧａＡｓ基板、３２はバッファ層、３３はＨ
ＥＭＴ活性層、３３ａはＨＥＭＴ活性層３３内の高濃度
ｎ型層、３３ｂはＨＥＭＴ活性層３３内の多層部、３４
はソース・ドレイン電極、３５はフォトレジスト膜、３
６はゲートリセス領域、３７はゲート電極を示す。

【０００５】まず、図１５（ａ）に示すように、半絶縁
性ＧａＡｓ基板３１にＭＢＥ成長法を用いて、バッファ
層となるノンドープＧａＡｓ層３２と、ＨＥＭＴ活性層
３３とを形成する。このＨＥＭＴ活性層３３の最上層は
高濃度ｎ型層３３ａとなっており、その下方にチャネル
層や電子供給層を積層した多層部３３ｂが設けられてい
る。ただし、同図には単純化のために単層のように表さ
れている。このような構成を有するＨＥＭＴ活性層３３
を形成した後、メサエッチングにより、各ＨＥＭＴ活性
層間を分離する。

【０００６】次に、図１５（ｂ）に示すように、ゲート
電極形成領域の両側の高濃度ｎ型層３３ａの上に、高濃
度ｎ型層３３ａにオーミック接触するソース電極３４ａ
とドレイン電極３４ｂとを形成する。

【０００７】その後、図１５（ｃ）に示すように、ゲー
ト電極形成領域となる開口部３５ａを有し、さらにこの
開口部３５ａの上にＴ型ゲート電極形成のための段部を
有するように形成されたフォトレジスト膜３５をＥＢ露
光により形成する。ここで、図示しないが、製造工程に
おけるＦＥＴの特性等を検出するためのモニター用ＨＥ
ＭＴにおいては、リセスエッチングの終了時を検出する
ためにフォトレジスト膜３５のソース・ドレイン電極上
方に開口部が設けられている。

【０００８】次に、図１５（ｄ）に示すように、モニタ
ー用ＨＥＭＴにおけるソース・ドレイン電極間の電流が
所望の電流値になるまで、リセスエッチングを行って、
上記高濃度ｎ型層３３ａを完全に除去し、上記ＨＥＭＴ
活性層３３の多層部３３ｂの一部まで堀込んでなるゲー
トリセス領域３７を形成する。

【０００９】その後、図１５（ｅ）に示すように、全面
にゲート電極形成用金属膜を形成した後、リフトオフ法
でゲートリセス領域３７の活性層３３表面にショットキ
接触するＴ型ゲート電極３３を形成する。

【００１０】

【発明が解決しようとする課題】しかしながら、前述す
るようなＰ−ＨＥＭＴの製造方法では、例えばｇm 向上
のためにゲートリセス領域のサイドエッチング量を極力
抑えようとすると、ゲートと高濃度ｎ型層３３ａのドレ
イン側の側端との距離が小さくなるためゲート−ドレイ
ン間容量が大きくなり高周波特性のｆMAX の向上が期待
できない。逆に、ゲート−ドレイン間容量を低減するた
めゲートリセス領域のサイドエッチング量を十分にとる
と、ソース寄生抵抗が大きくなり高周波特性のｆT が低
くなる。以上のような現象によって、ｆMAX ，ｆT 等の
総合的な高周波特性の高いＦＥＴを形成するのは極めて
困難であった。

【００１１】また、例えば同じ基板上に互いにしきい値
の異なる複数種のＰ−ＨＥＭＴを搭載しようとすると、
各Ｐ−ＨＥＭＴの能動層における不純物濃度を変える必
要があり、工程の複雑化や工程数の増大による製造コス
トの増大を回避できないという問題があった。

【００１２】本発明の第１の目的は、ゲートリセス領域
の形状及びゲートリセス領域とゲート電極との位置関係
を容易に変更しうる手段を講ずることにより、ｆMAX ，
ｆT等の高周波特性の良好な半導体装置を容易に実現で
きる製造方法を提供することにある。

【００１３】本発明の第２の目的は、複数の半導体装置
を同一半導体基板上に搭載する場合に、ゲートリセス領
域の形状を各半導体装置間で変更しうる手段を講ずるこ
とにより、同一半導体基板上に互いにしきい値の異なる
複数の半導体装置を容易に形成しうる製造方法を提供す
ることにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、リセスエッチング時にゲート
リセス領域となる活性層表面だけでなくドレイン電極等
の電極の上方を開口したエッチング用マスクを用いるこ
とにより、活性層の電位とドレイン電極等の電極の電位
の差によって生じる電気化学的エッチング作用を化学的
エッチング作用に付加し、ゲートリセス領域の形状を制
御することにある。

【００１５】具体的には、上記第１の目的を達成するた
めに本発明では請求項１〜９に記載される手段を講じて
いる。

【００１６】本発明に係る第１の半導体装置の製造方法
は、請求項１に記載されるように、半導体基板の一部の
上に活性層を形成する第１の工程と、上記活性層の上
に、互いに所定の距離を隔てて相対向し上記活性層にオ
ーミック接触するソース電極及びドレイン電極を形成す
る第２の工程と、上記ソース電極−ドレイン電極間の一
部であるゲート電極形成領域の上方に第１の開口部を有
し、上記ソース電極及びドレイン電極のうち少なくとも
いずれか一方の上方に第２の開口部を有するエッチング
用マスクを形成する第３の工程と、上記エッチング用マ
スクの各開口部をエッチング液中に浸漬し、上記活性層
を上記第１の開口部から深さ方向と横方向とにエッチン
グしてゲートリセス領域を形成する第４の工程と、上記
ゲートリセス領域の上に、上記活性層にショットキ接触
するゲート電極を形成する第５の工程とを備えている。

【００１７】上記第１の半導体装置の製造方法におい
て、請求項２に記載されるように、上記第３の工程で
は、上記エッチング用マスクの上記第２の開口部を上記
ドレイン電極の上方のみに形成することができる。

【００１８】上記第１の半導体装置の製造方法におい
て、請求項３に記載されるように、上記第３の工程で
は、上記エッチング用マスクの第２の開口部を上記ソー
ス電極及びドレイン電極の上方に形成することができ
る。

【００１９】請求項１，２又は３の方法により、第４の
工程において、エッチング用マスクには、ゲート形成領
域である第１の開口部とともに、ソース・ドレイン電極
のうち少なくともいずれか一方の上方に第２の開口部が
形成されているので、エッチング液内でソース電極又は
ドレイン電極とゲート電極形成領域に露出した活性層と
の電位差に基づく電気化学的エッチング作用が生じる。
そして、この電気化学的エッチング作用によって、活性
層の横方向へのエッチングが促進され、ゲートリセス領
域が横方向に拡大された形状となる。したがって、単な
る化学的エッチング作用のみでリセスエッチングを行う
場合に比べ、ゲートリセス領域の形状を変更しうる自由
度が拡大し、使用目的に応じたしきい値，耐圧，高周波
特性等を有する半導体装置を容易に形成することが可能
となる。

【００２０】特に、請求項２の方法により、リセスエッ
チング中、ゲートリセス領域のドレイン側の側端には上
述の電気化学的エッチング作用がエッチング液の化学的
エッチング作用に付加される。一方、ソース電極の表面
は露出されていないので、ゲートリセス領域のソース側
の側端にはエッチング液の化学的エッチング作用のみが
作用する。したがって、ゲートリセス領域の形状は、エ
ッチング用マスクの開口部の中心に対してドレイン側の
長さがソース側の長さよりも大きい非対称形となる。し
たがって、第５の工程で形成されたゲート電極がゲート
リセス領域内でソース側にオフセットした形状となり、
ソース寄生抵抗の小さい，かつゲート−ドレイン間容量
の小さい半導体装置が得られることになる。

【００２１】上記第１の半導体装置の製造方法におい
て、請求項４に記載されるように、上記エッチング用マ
スクの上記２つの第２の開口部のうち上記ドレイン電極
上方の開口部の面積を上記ソース電極上方の開口部の面
積よりも大きくすることができる。

【００２２】請求項４の方法により、エッチング用マス
クのドレイン電極上方の開口部の面積とソース電極上方
の開口部の面積とが異なることで、ゲートリセス領域に
おけるドレイン側の側端とソース側の側端とに付加され
る上述の電気化学的エッチング作用の強弱が異なる。し
たがって、請求項２と同様の作用が得られる上記第１の
半導体装置の製造方法において、請求項５に記載される
ように、上記第１の工程では、上記活性層内に、高濃度
のｎ型不純物を含む第１の半導体で構成される最上層を
形成することができる。

【００２３】請求項５の方法により、リセスエッチング
の際、高濃度のｎ型不純物を含む第１の半導体はソース
・ドレイン電極との電位差によりイオン化してエッチン
グ液中に溶けやすいので、最上層で特に上述の電気化学
的エッチング作用が大きくなる。したがって、リセスエ
ッチング中にゲートリセス領域内で最上層の除去が完了
すると、横方向に大きく拡大した形状を有するゲートリ
セス領域が形成される。また、高濃度のｎ型不純物を含
む低抵抗の最上層の上にソース・ドレイン電極が接触す
ることになるので、ソース・ドレイン電極間における抵
抗に対して最上層の抵抗値が占める割合が小さくなり、
ゲートリセス領域の形状が半導体装置の抵抗値や容量に
与える影響が強くなって、上述のような半導体装置の特
性の制御幅が拡大する。

【００２４】また、請求項５において、請求項６に記載
されるように、上記第１の工程では、上記活性層内の上
記高濃度ｎ型層からなる最上層の直下方に上記第４の工
程におけるエッチング速度が上記第１の半導体よりも小
さい第２の半導体で構成される第２層を形成することが
できる。

【００２５】請求項６の方法により、リセスエッチング
中にゲートリセス領域内で最上層の除去が完了すると、
ゲートリセス領域の深さ方向へのエッチングがほとんど
進行しなくなるので、ゲートリセス領域の形状は、最上
層のみが除去されかつ上述の電気化学的作用によって横
方向が拡大したものとなる。したがって、上記請求項１
の作用が顕著になる。

【００２６】請求項６において、請求項７に記載される
ように、上記第１の工程では、上記第１の半導体をＧａ
Ａｓとし、上記第２の半導体をＡｌＧａＡｓとすること
ができる。

【００２７】請求項７の方法により、エッチング液を適
宜選択すれば、高濃度ｎ型ＧａＡｓで構成される最上層
をＡｌＧａＡｓ層で構成される第２層に対して高い選択
比でエッチングできるので、請求項６の作用を容易に得
ることができる。

【００２８】請求項５において、請求項８に記載される
ように、上記第１の工程では、上記第１の半導体をＧａ
Ａｓとし、上記第２の工程では、上記ドレイン電極及び
ソース電極の少なくとも表面層をＡｕで構成することが
できる。

【００２９】請求項８の方法により、リセスエッチング
の際、エッチング液中における電位の差によってＧａＡ
ｓで構成される活性層はアノードとなり、Ａｕを表面層
に有するソース・ドレイン電極がカソードとなるので、
電気化学的エッチング作用を確実に生ぜしめることが可
能となる。

【００３０】請求項５において、請求項９に記載される
ように、上記第４の工程では、少なくとも燐酸を含む液
をエッチング液として用いることができる。

【００３１】請求項９の方法により、ＧａＡｓに対する
化学的エッチング作用の大きい燐酸を使用することで、
短時間でリセスエッチング工程を終了させることが可能
となる。

【００３２】第１の半導体装置の製造方法において、請
求項１０に記載されるように、上記第２の工程では、上
記ソ−ス電極及びドレイン電極の少なくとも表面部を互
いに異なる第１の金属及び第２の金属でそれぞれ構成
し、上記第１の金属と上記第２の金属とを、上記第４の
工程において上記ソース電極及びドレイン電極の上方に
それぞれ第２の開口部を形成した場合にエッチング液を
介してゲート電極形成領域の下地となる活性層との間に
それぞれ発生する電位差が互いに異なる材料で構成する
とができる。

【００３３】請求項１０の方法により、第１の金属と第
２の金属との種類を適宜選択すると、ゲートリセス領域
においてソース電極側とドレイン電極側とで電気化学的
エッチング作用の強弱が変わってくる。したがって、ゲ
ートリセス領域の形状を各電極の開口面積とは別のパラ
メータによって調整することが可能となる。

【００３４】上記第１の半導体装置の製造方法におい
て、請求項１１に記載されるように、上記半導体基板の
裏面上に裏面電極を形成し、この裏面電極に電圧印加手
段を介設した配線を接続し、かつ上記配線の他端に対向
電極を接続する工程をさらに備え、上記第４の工程で
は、上記エッチング液中に対向電極を浸漬させて、上記
裏面電極と上記対向電極との間に上記電圧印加手段によ
り電圧を印可しながらエッチングすることができる。

【００３５】請求項１１の方法により、電圧印加手段に
よる電圧の方向や強弱を変えることで、リセスエッチン
グの際における電気化学的エッチング作用が大きく変化
する。したがって、ゲートリセス領域の深さ、横方向の
広がり、非対称性等を大きく調整することが可能とな
る。

【００３６】上記第２の目的を達成するために本発明に
係る第２の半導体装置の製造方法は、請求項１２に記載
されるように、半導体基板の上に第１，第２の活性層を
形成する第１の工程と、上記第１，第２の活性層の上
に、互いに所定の距離を隔てて相対向し上記各活性層に
オーミック接触するソース電極及びドレイン電極をそれ
ぞれ形成する第２の工程と、上記第１の活性層上では、
上記ソース電極−ドレイン電極間の一部であるゲート電
極形成領域の上方に第１の開口部を有し上記ソース電極
及びドレイン電極のうち少なくともいずれか一方の上方
に第２の開口部を有する一方、上記第２の活性層上で
は、上記第１の開口部のみを有するエッチング用マスク
を形成する第３の工程と、上記エッチング用マスクの開
口部をエッチング液中に浸漬し、上記第１，第２の活性
層を上記エッチング用マスクの上記第１の開口部から深
さ方向と横方向とにエッチングしてゲートリセス領域を
それぞれ形成する第４の工程と、上記第１，第２の活性
層の各ゲートリセス領域の上に、上記各活性層にショッ
トキ接触するゲート電極をそれぞれ形成する第５の工程
とを備えている。

【００３７】請求項１２の方法により、リセスエッチン
グの際、第１の活性層では上述のような電気化学的エッ
チング作用が化学的エッチング作用に付加されるが、第
２の活性層では電気化学的エッチング作用は生じないの
で、２つのゲートリセス領域の形状が異なるものとな
る。したがって、同じ半導体基板上において、第１の活
性層上と第２の活性層上とには互いにしきい値が異なる
半導体装置が容易に形成されることになる。

【００３８】本発明に係る第３の半導体装置の製造方法
は、請求項１３に記載されるように、半導体基板の一部
の上に活性層を形成する第１の工程と、上記活性層の上
に、互いに所定の距離を隔てて相対向し上記活性層にオ
ーミック接触するソース電極及びドレイン電極を形成す
る第２の工程と、上記半導体基板の一部の上に上記半導
体基板にオーミック接触するダミー電極を形成する第３
の工程と、上記ソース電極−ドレイン電極間の一部であ
るゲート電極形成領域の上方に第１の開口部を有し、上
記ダミー電極の上方に第２の開口部を有するエッチング
用マスクを形成する第４の工程と、上記エッチング用マ
スクマスクの各開口部をエッチング液中に浸漬し、上記
活性層を上記第１の開口部から深さ方向と横方向とに除
去してゲートリセス領域を形成する第５の工程とを備え
ている。

【００３９】上記第３の半導体装置の製造方法におい
て、請求項１４に記載されるように、上記第１の工程で
は、上記半導体基板上の上記第１の活性層が形成されて
いる領域とは別の領域に第２の活性層を形成し、上記第
３の工程では、上記ダミー電極を上記第２の活性層にオ
ーミック接触させるように形成することができる。

【００４０】請求項１３又は１４の方法により、ダミー
電極の大きさを変えるとリセスエッチングの際における
ゲートリセス領域の深さが変化する。また、ダミー電極
とソース電極及びドレイン電極との位置関係を変える
と、ゲートリセス領域の形状が変化する。したがって、
エッチング用マスクにおいてソース電極及びドレイン電
極の上を開口しなくてもゲートリセス領域領域の形状を
制御することができる。特に、１つの半導体基板上に多
数のトランジスタを形成する場合にも、各トランジスタ
に共通の大きいダミー電極を設けることで、各ゲートリ
セス領域の深さが横方向の形状を制御することが可能と
なる。

【００４１】上記第３の半導体装置の製造方法におい
て、請求項１５に記載されるように、上記第３の工程で
は、上記ダミー電極を上記ドレイン電極を挟んで上記ソ
ース電極に対向する側に形成することができる。

【００４２】請求項１５の方法により、ダミー電極がド
レイン電極側に近付くので、リセスエッチングの際ゲー
トリセス領域のドレイン側が大きく除去される。したが
って、ソース抵抗が小さくドレイン耐圧の高い半導体装
置が得られることになる。

【００４３】上記第３の半導体装置の製造方法におい
て、請求項１６に記載されるように、上記第４の工程で
は、上記エッチング用マスクの開口部を上記ドレイン電
極の上方にも形成することができる。

【００４４】請求項１６の方法により、ドレイン電極と
ゲート電極形成領域の活性層との間の電位差に起因する
電気化学的エッチング作用と、ダミー電極とゲート電極
形成領域との間における電位差に起因する電気化学的エ
ッチング作用とが併せて得られる。例えば、ダミー電極
の存在により主としてゲートリセス領域の深さを、ドレ
イン電極の存在によってゲートリセス領域の非対称性を
自由に調整することができる。

【００４５】上記第３の半導体装置の製造方法におい
て、請求項１７に記載されるように、上記第２の工程で
は、上記ダミー電極の少なくとも表面部と上記ソ−ス電
極及びドレイン電極の少なくとも表面部とを互いに異な
る第１金属及び第２の金属でそれぞれ構成し、上記第１
の金属と上記第２の金属とを、上記第４の工程において
上記ソース電極，ドレイン電極及びダミー電極の上方に
それぞれ第２の開口部を形成した場合に、エッチング液
を介してゲート電極形成領域の下地となる活性層との間
にそれぞれ発生する電位差が互いに異なる材料で構成す
ることができる。

【００４６】請求項１７の方法により、上述の請求項１
０と基本的に同じ作用が得られる。上記第３の半導体装
置の製造方法において、請求項１８に記載されるよう
に、上記半導体基板の裏面上に裏面電極を形成し、この
裏面電極に電圧印加手段を介設した配線を接続して、こ
の配線の他端に対向電極を接続する工程をさらに備え、
上記第４の工程では、上記エッチング液中に対向電極を
浸漬させて、上記裏面電極と上記対向電極との間に上記
電圧印加手段により電圧を印可しながらエッチングする
ことができる。

【００４７】請求項１８の方法により、上述の請求項１
１と基本的に同じ作用が得られることになる。

【００４８】

【発明の実施の形態】

（第１の実施形態）まず、第１の実施形態に係る半導体
装置の製造工程について、図１（ａ）〜（ｅ）及び図２
（ａ）〜（ｄ）を参照しながら説明する。図１（ａ）〜
（ｅ）及び図２（ａ）〜（ｄ）は、それぞれ第１の実施
形態に係るＰ−ＨＥＭＴの製造工程を示す断面図及び平
面図である。図１（ａ）〜（ｅ）及び図２（ａ）〜
（ｄ）において、符号と部材名との関係は以下の通りで
ある。１はＧａＡｓ基板、２はバッファ層、３はＨＥＭ
Ｔ活性層、３ａはＨＥＭＴ活性層３内の最上層であるｎ
+ＧａＡｓ層（高濃度ｎ型層）、３ｂはＨＥＭＴ活性層
３内の多層部、４ａはソース電極、４ｂはドレイン電
極、５はフォトレジスト膜、７はゲートリセス領域、８
はゲート電極をそれぞれ示す。

【００４９】まず、図１（ａ）及び図２（ａ）に示すよ
うに、ＧａＡｓ基板１にＭＢＥ成長法によってバッファ
層２とＨＥＭＴ活性層３とを形成し、メサエッチングに
より各ＨＥＭＴ活性層間を分離する。ただし、ＨＥＭＴ
活性層３は、最上層の高濃度ｎ型層であるｎ+ ＧａＡｓ
層３ａとその下方の多層部３ｂとからなり、図１（ａ）
〜（ｅ）では図示を省略するが、多層部３ｂは、図３に
示すように構成されている。

【００５０】次に、図１（ｂ）及び図２（ｂ）に示すよ
うに、ｎ+ ＧａＡｓ層３ａの上に、ｎ+ ＧａＡｓ層３ａ
にオーミック接触するソース電極４ａとドレイン電極４
ｂとをそれぞれを形成する。

【００５１】その後、図１（ｃ）及び図２（ｃ）に示す
ように、基板の全面上にフォトレジスト膜５を形成し、
フォトレジスト膜５のゲート電極形成領域の上方部分に
は第１の開口部５ａを、フォトレジスト膜５のドレイン
電極４ｂの上方部分には第２の開口部５ｂをそれぞれ形
成する。このとき、本実施形態では、第１の開口部５ａ
はリフトオフ法によるＴ型ゲート電極を形成するため
に、フォトレジスト膜５を２層膜とし、第１の開口部５
ａを段付形状としているが、フォトレジスト膜を１層膜
として第１の開口部をストレート形状としてもよい。な
お、図示しないが、モニター用ＨＥＭＴの上方では、フ
ォトレジスト膜５には、ドレイン電極だけでなくソース
電極の上方部分にも開口部が形成されており、プローブ
によりモニター用ＨＥＭＴのソース・ドレイン間の電流
を測定可能としている。

【００５２】次に、図１（ｄ）に示すように、低抵抗の
ｎ+ ＧａＡｓ層３ａが除去されてソース・ドレイン間の
抵抗が増大し、モニター用ＨＥＭＴにおけるソース・ド
レイン間の電流が所望の電流値に低減するまで，ｎ+ Ｇ
ａＡｓ層３ａと多層部３ｂの表面付近とをリセスエッチ
ングし、ゲートリセス領域７を形成する。このとき、エ
ッチング液としては、例えば燐酸（Ｈ3 ＰＯ4 ）と過酸
化水素（Ｈ2 Ｏ2 ）との水溶液を用いる。

【００５３】その後、図１（ｅ）及び図２（ｄ）に示す
ように、フォトレジスト膜５の上からゲート電極形成用
金属膜を堆積し、リフトオフ法により、ゲートリセス領
域７のＨＥＭＴ活性層３の多層部３ｂにショットキー接
触するＴ型ゲート電極８を形成する。その際、フォトレ
ジスト膜３の第２の開口部５ｂ内に露出しているドレイ
ン電極４ｂの上にもゲート電極用金属膜が堆積される
が、そのことによる不具合は生じない。その後の工程の
図示は省略するが、配線や保護用絶縁膜等を形成して、
Ｐ−ＨＥＭＴが完成されることになる。

【００５４】図３は、本実施形態の製造工程によって形
成されるＰ−ＨＥＭＴの断面図である。半絶縁性ＧａＡ
ｓ基板１の上には、ノンドープＧａＡｓからなるバッフ
ァ層２（厚み５００ｎｍ程度）と、ＨＥＭＴ活性層３と
が形成されている。このＨＥＭＴ活性層３は、不純物濃
度が２×１０¹⁸ｃｍ^-3程度のＧａＡｓからなるｎ+ Ｇａ
Ａｓ層３ａ（厚み１００ｎｍ程度）（高濃度ｎ型層）
と、その下方の多層部３ｂとからなる。さらに、この多
層部３ｂは、バッファ層２の上に形成されたチャネル層
として機能するノンドープＩｎＧａＡｓ層３ｅ（厚み１
０ｎｍ程度）と、このノンドープＩｎＧａＡｓ層３ｅの
上に形成されたスペーサ層として機能するノンドープＡ
ｌＧａＡｓ層３ｄ（厚み５ｎｍ程度）と、該ノンドープ
ＡｌＧａＡｓ層３ｄの上に形成された不純物濃度が３×
１０¹⁷ｃｍ^-3程度のＧａＡｓからなる電子供給層として
機能するｎ- ＡｌＧａＡｓ層３ｃ（厚み５０ｎｍ程度）
とを積層した多層構造となっている。すなわち、ＩｎＧ
ａＡｓ層３ｅとｎ- ＡｌＧａＡｓ層３ｃとの間でヘテロ
接合を形成するようになされている。

【００５５】そして、ゲートリセス領域７において、Ｈ
ＥＭＴ活性層３の最上層であるｎ+ＧａＡｓ層３ａは除
去され、ｎ- ＡｌＧａＡｓ層３ｃの表面が露出してお
り、このｎ- ＡｌＧａＡｓ層３ｃの上にＴｉ／Ｐｔ／Ａ
ｕ膜からなるＴ型ゲート電極８がショットキ接触して形
成されている。すなわち、ＨＥＭＴ活性層３内のヘテロ
接合部に形成される電子の蓄積層内を高速で移動する２
次元電子ガスの動作をゲート電極８への印加電圧によっ
て制御するようにしている。一方、低抵抗のｎ+ＧａＡ
ｓ層３ａの上にＡｕＧｅ／Ｎｉ／Ａｕ膜からなるソース
電極４ａ及びドレイン電極４ｂがオーミック接触するよ
うに形成されている。ただし、ドレイン電極４ｂは、Ａ
ｕＧｅ／Ｎｉ／Ａｕ膜の上にさらにＴ型ゲート電極を構
成するＴｉ／Ｐｔ／Ａｕ膜が積層された構造となってい
る。

【００５６】本実施形態に係るＰ−ＨＥＭＴの製造工程
では、リセスエッチングを行う工程において、エッチン
グ用マスクとなるフォトレジスト膜５にドレイン電極４
ａ上方の第２の開口部５ｂが形成されているので、下記
の作用が生じる。すなわち、エッチング液中にｎ+ Ｇａ
Ａｓ層３とドレイン電極４ｂとの表面が露出しているた
めに、ｎ+ ＧａＡｓ層３ａの電位とドレイン電極４ｂの
電位との差により、ｎ+ ＧａＡｓ層３ａがアノードとな
りドレイン電極がカソードとなる。そして、ｎ+ ＧａＡ
ｓ層３ａを構成するＧａＡｓイオンがエッチング液中に
溶解するという電気化学的エッチング作用が生じる。こ
の電気化学的エッチング作用がエッチング液本来の化学
的なエッチングに付加され、かつ電気化学的エッチング
作用はドレイン電極４ｂに近いほど強くなるので、ゲー
トリセス領域７においてドレイン側の側端におけるエッ
チング速度がソース側の側端よりも大きくなる。したが
って、リセスエッチングが進行すると、フォトレジスト
膜５の第１の開口部５ａの下端から徐々に深さ方向及び
横方向に拡大して行くゲートリセス領域７においてドレ
イン側の方が多く除去される。つまり、ゲートリセス領
域７の形状がフォトレジスト膜５の第１の開口部５ａの
中心位置に対して非対称となる。一方、ゲート電極８は
フォトレジスト幕５の第１の開口部５ａの形状に沿って
形成される。その結果、図３に示すように、後に形成さ
れるゲート電極８がゲートリセス領域７においてソース
側にオフセットした構造となっているのである。

【００５７】したがって、本実施形態の製造工程を採用
すると、ゲートリセス領域７上のゲート電極７とｎ+ Ｇ
ａＡｓ層３ａのドレイン側の側端との距離を長くするこ
とにより、ゲート−ドレイン間容量を小さくでき、Ｐ−
ＨＥＭＴのｆMAX 等が向上する。一方、ゲートリセス領
域７上のゲート電極７とｎ+ ＧａＡｓ層３ａのソース側
の側端との距離を小さくすることで、ソース寄生抵抗を
低減でき、ｆT の向上を図ることができる。よって、優
れた高周波特性を有するＰ−ＨＥＭＴを容易に形成する
ことができるのである。

【００５８】次に、本実施形態に係るＰ−ＨＥＭＴの諸
特性について説明する。図４は、本実施形態により作製
したＰ−ＨＥＭＴと従来のＰ−ＨＥＭＴとのソース・ド
レイン耐圧特性を比較した図である。同図において、実
線曲線Ａｓ，Ａｄはそれぞれ本実施形態に係るＰ−ＨＥ
ＭＴのソース−ゲート間，ドレイン−ゲート間のショッ
トキ逆方向電圧（Ｖ）に対するショットキ逆方向電流
（ｍＡ）の変化を示し、破線曲線Ｂｓ，Ｂｄはそれぞれ
従来のＰ−ＨＥＭＴのソース−ゲート間，ドレイン−ゲ
ート間のショットキ逆方向電圧（Ｖ）に対するショット
キ逆方向電流（ｍＡ）の変化に関するデータを示す図で
ある。従来のＰ−ＨＥＭＴでは、ソース・ドレイン耐圧
はゲート電極に対するゲートリセス領域の形状が対称な
ためソース電極側とドレイン電極側とでショットキ逆方
向電圧が５Ｖ程度でほぼ等しい。一方、本実施形態に係
るＰ−ＨＥＭＴでは、リセスエッチング形状が非対称な
ためソース電極側耐圧が３Ｖと低いにもかかわらずドレ
イン電極側耐圧は８Ｖと大きくなっている。

【００５９】また、図５は、本実施形態において、ｎ+
ＧａＡｓ層３ａのシート抵抗を変化させたときのソース
電極側耐圧とドレイン電極側耐圧との比の変化特性を示
した図である。ｎ+ ＧａＡｓ層３ａのシート抵抗が低く
なるにつれ両者の耐圧比が大きくなっていることがわか
る。これは、ｎ+ ＧａＡｓ層３ａのシート抵抗を減少さ
せるとドレイン側での電気化学的なエッチング作用が強
くなりエッチング速度が増加するために、ゲートリセス
領域７のドレイン側の側端がドレイン側にさらに大きく
拡大するからである。従って、ｎ+ ＧａＡｓ層３ａのシ
ート抵抗つまり不純物濃度を調節することによってドレ
イン側の耐圧を制御することが可能であることがわか
る。

【００６０】（第２の実施形態）上記第１の実施形態で
は、リセスエッチング時のエッチング用マスクとなるフ
ォトレジスト膜に、ゲート電極形成領域となる第１の開
口部と、ドレイン電極上方の第２の開口部とを形成した
場合について説明したが、第２の実施形態では、フォト
レジスト膜の第２の開口部を、ドレイン電極上方とソー
ス電極上方とに形成する。ただし、第２の実施形態の各
工程における半導体装置の断面構造は、リセスエッチン
グの際にエッチング用マスクのソース電極上方が開口さ
れていること以外は、基本的に上記第１の実施形態にお
ける断面図（図１（ａ）〜（ｅ）参照）と同じであるの
で、図示を省略する。

【００６１】このように、フォトレジスト膜の第２の開
口部をソース電極上方にも形成することで、ゲート−ソ
ース間の耐圧を制御することもできる。すなわち、リセ
スエッチングの横方向の進行長さをドレイン電極側，ソ
ース電極側双方で制御できることで、Ｐ−ＨＥＭＴのし
きい値電圧に対して耐圧が制御できることになる。図６
は、しきい値電圧を一定とし、フォトレジスト膜のソー
ス電極上とドレイン電極上の開口部の面積が等しい場合
の開口部の面積の変化に対するソース・ドレイン耐圧の
変化を示す図である。しきい値電圧がほぼ一定になるよ
うに設定すると、開口部の面積が大きくなるにつれて耐
圧が大きくなっている。これは開口部の面積が大きいほ
どリセスエッチング時の電気化学的作用がソースおよび
ドレイン側で促進され、ゲートリセス領域７が横方向に
拡大するためである。

【００６２】また、図７は、フォトレジスト膜５のドレ
イン電極上方の開口部の面積とソース電極上方の開口部
の面積との比を変化させたときのソース側耐圧とドレイ
ン側耐圧との比の変化特性を示したものである。開口部
の面積比を大きくすることにより耐圧比も大きくなって
いることがわかる。以上のことにより、リセスエッチン
グ時のソース・ドレイン電極上の開口部の面積を制御す
ることにより、しきい値電圧およびソース・ドレイン耐
圧を所望の値に調節でき、優れた高周波特性を発揮する
Ｐ−ＨＥＭＴを実現することができる。

【００６３】（第３の実施形態）次に、第３の実施形態
に係るＰ−ＨＥＭＴの製造方法について説明する。図８
（ａ）〜（ｅ）は、第３の実施形態に係るＰ−ＨＥＭＴ
の製造工程を示す断面図である。図８（ａ）〜（ｅ）に
おいて、上記図１（ａ）〜（ｅ）に示す符号と同じ符号
を付した部材は、第１の実施形態で説明した部材と同じ
部材である。ただし、本実施形態では、ＨＥＭＴ活性層
３の最上層であるｎ+ ＧａＡｓ層３ａの直下方がＡｌＧ
ａＡｓストッパ層３ｆとなっている。

【００６４】本実施形態では、図８（ａ）に示すよう
に、ＧａＡｓ基板１の上にバッファ層２と、ＨＥＭＴ活
性層３とを形成している点は上記実施形態と同様であ
る。ただし、本実施形態では、ＨＥＭＴ活性層３内にお
いて、第１の半導体であるＧａＡｓからなるｎ+ ＧａＡ
ｓ層３ａの直下方に第２の半導体であるＡｌＧａＡｓか
らなりＡｌＧａＡｓストッパ層３ｆを形成している。つ
まり、本実施形態では、活性層３内の最上層でｎ+ Ｇａ
Ａｓ層３ａと多層部３ｂとの間にＡｌＧａＡｓストッパ
層３ｆを介設した構造となっている。このＡｌＧａＡｓ
ストッパ層３ｆは、多層部３ｂの最上層にあるｎ- Ａｌ
ＧａＡｓ層３ｃ（電子供給層）とは各元素の組成比が異
なっていて、燐酸等のＧａＡｓのエッチング剤に対する
高いエッチングストッパ機能を有するように調整されて
いる。ただし、多少エッチングストッパ機能は劣るもの
の多層部３ｂの最上層であるｎ- ＡｌＧａＡｓ層３ｃを
そのままエッチングストッパとして機能させることも可
能である。

【００６５】その後、図８（ｂ）〜図８（ｄ）に示す工
程で、上記第１の実施形態における図１（ｂ）〜（ｄ）
に示す工程と同様の処理を行う。

【００６６】本実施形態では、図８（ｄ）に示す工程に
おいて、ＨＥＭＴ活性層３の最上層を構成する第１の半
導体からなるｎ+ ＧａＡｓ層３ａの直下方に、燐酸及び
過酸化水素の水溶液からなるエッチング液によるエッチ
ング速度が極めて小さい第２の半導体であるＡｌＧａＡ
ｓからなるＡｌＧａＡｓストッパ層３ｆが設けられてい
る。このＡｌＧａＡｓストッパ層３ｆがリセスエッチン
グに対するエッチングストッパとして機能するので、ゲ
ートリセス領域７の深さがほぼ一定となる。

【００６７】その後、図８（ｅ）に示す工程で、上記第
１の実施形態における図１（ｅ）に示す工程と同様の処
理を行う。

【００６８】本実施形態の製造方法では、下記のような
格別な効果を発揮することができる。すなわち、第１の
実施形態では、ＨＥＭＴ活性層３内において、低抵抗の
最上層である第１の半導体で構成されるｎ+ ＧａＡｓ層
３ａの直下方が同じ第１の半導体で構成されるｎ- Ｇａ
Ａｓ層３ｃなので、燐酸を含むエッチング液によってｎ
- ＡｌＧａＡｓ層３ｃも多少の化学的エッチング作用を
受ける。したがって、ゲートリセス領域７においてｎ-
ＡｌＧａＡｓ層３ｃがある程度深さ方向にエッチングさ
れるが、その化学的エッチング作用に電気化学的エッチ
ング作用が付加されると、条件によっては、ゲートリセ
ス領域７の形状がいびつとなり、Ｐ−ＨＥＭＴのしきい
値電圧がばらつくこともあり得る。それに対し、本実施
形態におけるリセスエッチング工程では、最上層のｎ+
ＧａＡｓ層３ａの直下方のＡｌＧａＡｓストッパ層３ｆ
がエッチングストッパとして機能する。したがって、ゲ
ートリセス領域７の深さをほぼ一定に制御でき、Ｐ−Ｈ
ＥＭＴのしきい値電圧を所定値に制御することが容易と
なるのである。

【００６９】図９は、本実施形態のリセスエッチング工
程において、エッチング時間の変化に対するＰ−ＨＥＭ
Ｔのしきい値電圧の変化及びソース・ドレイン耐圧の変
化を示す図である。同図に示すように、エッチングを１
分間以上行ってもしきい値電圧はほぼ一定であり、この
しきい値電圧がほぼ飽和する時間は、ＡｌＧａＡｓスト
ッパ層３ｆが露出する直に対応している。すなわち、Ａ
ｌＧａＡｓストッパ層３ｆがエッチングストッパとして
機能していることが示されている。一方、エッチングを
長く行うほど、ソース・ドレイン耐圧はいずれもほぼリ
ニアに増大し、特に、ドレイン耐圧はソース耐圧に比べ
て時間に対する増大率が大きいことがわかる。これは、
フォトレジスト膜５にはドレイン電極４ｂの上方に第２
の開口部５ｂが設けられているが、ソース電極４ａの上
方には開口部がないために、上記第１の実施形態で説明
した電気化学的エッチング効果がもっぱらドレイン側で
生じ、ゲートリセス領域７のドレイン側の側端における
エッチングが促進されるためである。よって、エッチン
グ時間を調節することにより、Ｐ−ＨＥＭＴのソース・
ドレイン耐圧の制御が可能となり、ソース寄生抵抗が小
さくかつゲート−ドレイン間容量が小さい優れた高周波
特性を有するＰ−ＨＥＭＴが実現できる。

【００７０】なお、本実施形態ではフォトレジスト膜の
第２の開口部がドレイン電極の上方のみにある場合につ
いて説明したが、フォトレジスト膜の第２の開口部がソ
ース電極の上方にもあっても差し支えない。ソース電極
の上方にも第２の開口部を設け、さらに第２の開口部の
面積をドレイン電極の上方とソース電極の上方とで異な
るようにすればソース耐圧およびドレイン耐圧をそれぞ
れ制御することが可能となる。

【００７１】（第４の実施形態）次に、互いにしきい値
電圧の異なる複数のＨＥＭＴを同一基板上に搭載するた
めの製造工程に係る第４の実施形態について説明する。
図１０（ａ）〜（ｅ）は、第４の実施形態に係るＰ−Ｈ
ＥＭＴの製造工程を示す断面図である。本実施形態にお
いても、個々のＨＥＭＴの基本的な構造は上記第１の実
施形態に係るＰ−ＨＥＭＴの構造と同じであるので、図
１０（ａ）〜（ｅ）において、上記第１の実施形態にお
ける部材と同じ部材には同じ符号を付している。

【００７２】まず、図１０（ａ）に示すように、本実施
形態では、ＧａＡｓ基板１の上に、ＭＢＥ成長法により
バッファ層２とＨＥＭＴ活性層３を形成し、メサエッチ
ングにより第１のＰ−ＨＥＭＴ形成領域Ｒhem1（第１の
活性層）と、第２のＰ−ＨＥＭＴ形成領域Ｒhem2（第２
の活性層）とを分離する。ただし、本実施形態における
ＨＥＭＴ活性層３は単層ではなく、上記第１又は第２の
実施形態に示すような多層構造をしている。

【００７３】次に、図１０（ｂ）に示すように、それぞ
れのＰ−ＨＥＭＴ形成領域Ｒhem1，Ｒhem2におけるＨＥ
ＭＴ活性層３の上に、ＨＥＭＴ活性層３にソース・ドレ
イン電極４ａ，４ｂをそれぞれ形成する。このとき、上
記ＨＥＭＴ活性層３の最上層は低抵抗膜で構成されてい
るので、ソース・ドレイン電極４ａ，４ｂはいずれもＨ
ＥＭＴ活性層３とオーミック接触している。

【００７４】その後、図１０（ｃ）に示すように、基板
の全面上に２層のフォトレジスト膜５を堆積し、第１の
Ｐ−ＨＥＭＴ形成領域Ｒhem1においては、フォトレジス
ト膜５のゲート電極形成領域の上方部分に第１の開口部
５ａを，ドレイン電極の上及びソース電極の上方部分に
２つの第２の開口部５ｂ，５ｃをそれぞれ形成する。一
方、第２のＰ−ＨＥＭＴ形成領域Ｒhem2においては、フ
ォトレジスト膜５のゲート電極形成領域の上のみに第１
の開口部５ａを形成する。なお、各Ｐ−ＨＥＭＴ形成領
域Ｒhem1，Ｒhem2におけるゲート形成領域の開口部５ａ
は、いずれもＴ型ゲート電極をリフトオフ法で形成する
ための段付形状となっている。

【００７５】次に、図１０（ｄ）に示すように、燐酸及
び過酸化水素の水溶液をエッチング液として用いてリセ
スエッチングを行い、フォトレジスト膜５の開口部５
ａ，５ｄ内で露出したＨＥＭＴ活性層３を深さ方向及び
横方向にエッチングするリセスエッチングを行う。その
際、第１の実施形態と同様に、モニター用ＨＥＭＴにお
けるソース・ドレイン間の電流値が所定値に達するまで
エッチングを行う。このとき、各ＨＥＭＴ形成領域Ｒhe
m1，Ｒhem2において、ＨＥＭＴ活性層の低抵抗の最上層
を除去し、比較的抵抗の高い層（例えば第１実施形態の
ようなｎ- ＡｌＧａＡｓ層や第３の実施形態のようなＡ
ｌＧａＡｓストッパ層）が露出するまでリセスエッチン
グが行われる。

【００７６】その後、図１０（ｅ）に示すように、全面
にゲート電極用金属膜を形成し、リフトオフ法により、
各ＨＥＭＴ形成領域Ｒhem1，Ｒhem2においてショットキ
Ｔ型ゲート電極８を形成する。その後の工程は図示を省
略するが、配線や絶縁膜等を形成して、第１及び第２の
Ｐ−ＨＥＭＴを完成する。

【００７７】本実施形態では、図１０（ｄ）に示すリセ
スエッチング工程において、第１のＰ−ＨＥＭＴ形成領
域Ｒhem1では、フォトレジスト膜５のソース・ドレイン
電極４ａ，４ｂの上方に開口部５ｂ，５ｃを形成してい
るために、エッチング液による本来の化学的エッチング
作用に上述の電気化学的エッチング作用が付加されてゲ
ートリセス領域７が横方向に拡大する。一方、第２のＰ
−ＨＥＭＴ形成領域Ｒhem2においては、図１０（ｄ）に
示す工程において、フォトレジスト膜５のソース・ドレ
イン電極４ａ，４ｂの上方に開口部が設けられていない
ので、リセスエッチングに際しては電気化学的エッチン
グ作用は生じず、エッチング液による本来の化学的エッ
チング作用のみでリセスが行われ、ゲートリセス領域７
の横方向の寸法は、第１のＰ−ＨＥＭＴに比べ狭く，か
つ浅くなる。

【００７８】以上のことから、第１のＰ−ＨＥＭＴのし
きい値電圧は第２のＰ−ＨＥＭＴのしきい値電圧より浅
くなる。図１１は、リセスエッチングの時間の変化に対
する第１及び第２のＰ−ＨＥＭＴのしきい値電圧の変化
を示す。リセスエッチング時間の制御によりしきい値電
圧の異なるＰ−ＨＥＭＴを同時に作製することができ
る。

【００７９】また、しきい値電圧の制御は、開口部の面
積の調整によっても可能である。例えば、本実施形態に
おける第２のＰ−ＨＥＭＴ形成領域Ｒhem2のフォトレジ
スト膜５のソース・ドレイン電極上方にも開口を形成
し、その開口部の面積を第１のＰ−ＨＥＭＴ形成領域Ｒ
hem1における第２開口部５ｂ，５ｃの面積と異ならせる
ことによって、各ＨＥＭＴのしきい値電圧を異ならせる
ことができる。

【００８０】また、本実施形態では個々のＰ−ＨＥＭＴ
におけるソース電極およびドレイン電極上の開口部の面
積については説明していないが、これは耐圧制御のため
面積が異なっても何ら問題はない。また、本実施形態で
はしきい値電圧が互いに異なる２種のＨＥＭＴを形成す
る場合について説明したが、３種類以上のしきい値電圧
が異なるＨＥＭＴを同一基板上に搭載することもでき
る。フォトレジスト膜のソース・ドレイン電極上の開口
部の面積を種々変えることにより、ＨＥＭＴのしきい値
を何種類にでも制御は可能である。

【００８１】（第５の実施形態）次に，第５の実施形態
に係るＰ−ＨＥＭＴの製造方法について説明する。図１
２（ａ）〜（ｅ）は、第５の実施形態に係るＰ−ＨＥＭ
Ｔの製造工程を示す断面図である。図１２（ａ）〜
（ｅ）において、上記図１（ａ）〜（ｅ）に示す符号と
同じ符号を付した部材は、第１の実施形態で説明した部
材と同じ部材である。

【００８２】図１２（ａ）に示す工程において、本実施
形態においてもＧａＡｓ基板１上にバッファ層とＨＥＭ
Ｔ活性層３とを形成している点は上記第１の実施形態と
同様である。ただし、本実施形態では、ＧａＡｓ基板１
上にＭＢＥ成長法によってバッファ層とＨＥＭＴ活性層
とを形成した後、メサエッチングにより各ＨＥＭＴ活性
層間を分離し、Ｐ−ＨＥＭＴを形成する領域内のＨＥＭ
Ｔ活性層３及びバッファ層２と、ダミー電極を形成する
領域内の第２のＨＥＭＴ活性層９及び第２のバッファ層
１０とを形成する。ただし、各ＨＥＭＴ活性層３，９の
構造は、それぞれ図３に示した構造と同じであり、最上
層のｎ＋ＧａＡｓ層３ａ，９ａとその下方の多層部３
ｂ，９ｂからなる。

【００８３】次に、図１２（ｂ）に示すように、各活性
層３，９のｎ＋ＧａＡｓ層３ａ，９ａにオ−ミック接触
するソース電極４ａ及びドレイン電極４ｂと、ダミー電
極１１とをそれぞれ形成する。ここで、上記ダミー電極
１１は、少なくとも１つ設けられていればよく、多数設
けられていてもよい。

【００８４】次に、図１２（ｃ）に示すように、基板の
全面上にフォトレジスト膜５を形成し、フォトレジスト
膜５のゲート電極形成領域の上方部分に第１の開口部５
ａを、ダミー電極１１の上方部分に第２の開口部５ｃを
それぞれ形成する。

【００８５】その後の工程は、上記第１の実施形態にお
ける図１（ｄ），（ｅ）に示す工程と同じである。すな
わち、図１２（ｄ）に示す工程でリセスエッチングを行
い、ゲートリセス領域７を形成する。その後、図１２
（ｅ）に示すように、フォトレジスト膜５の上からゲー
ト電極形成用金属膜を堆積し、リフトオフ法によりＴ型
ゲートを形成する。このとき、本実施形態では、ダミー
電極１１がドレイン電極４ｂを挟んでソース電極４ａに
対向するように形成されているので、ゲートリセス領域
７を形成する際にソース側よりもドレイン側の方が電気
化学的エッチング作用が強くなり、ゲートリセス領域７
はソース側よりもドレイン側が広くなった非対称な形状
となる。

【００８６】なお、Ｐ−ＨＥＭＴを形成した後にも、ダ
ミー電極１１やその下の第２のＨＥＭＴ活性層９等はそ
のまま残存することになるが、Ｐ−ＨＥＭＴの動作に支
障をきたすことはない。

【００８７】本実施形態に係るＰ−ＨＥＭＴの製造工程
では、リセスエッチングを行う工程において、エッチン
グ用のマスクとなるフォトレジスト膜５のダミー電極１
１の上に第２の開口部５ｃを形成しているために下記の
作用が生じる。

【００８８】すなわち、エッチング液に接触しているゲ
ートリセス領域のｎ＋ＧａＡｓ層３ａとダミー電極１１
との間でＧａＡｓ基板１及びバッファ層２，１０を介し
て電位差が生じ、上記第１の実施形態で説明したような
電気化学的エッチング作用が生じる。そして、この電気
化学的エッチング作用により、図１２（ｅ）に示す状態
では、ゲート電極８のゲートリセス領域７がゲート電極
８との関係で非対称な形状とすることができる。言い換
えると、オフセットゲート構造が形成可能となる。特
に、本実施形態では、ダミー電極１１がドレイン電極４
ｂを挟んでソース電極４ａに対向する側に形成されてい
るので、エッチング時にゲートリセス領域７のドレイン
側が広くなるような非対称構造となる。

【００８９】その際に、ダミー電極１１の上方の第２の
開口部５ｃの面積を変えることにより電気化学エッチン
グ作用の強弱を制御することができ、第２の開口部５ｃ
の面積を大きくすれば電気化学的エッチング作用は大き
くなる。また、ドレイン電極４ｂ下方のＨＥＭＴ活性層
３と第２のＨＥＭＴ活性層９との間の距離を変えること
によっても電気化学的エッチング作用の強弱を制御でき
る。すなわち、両者間の距離を近くすることで電気化学
的エッチング作用は促進され、両者間の距離を狭くする
ことで、電気化学的エッチング作用は弱くなる。

【００９０】なお、本実施形態ではゲート電極をソース
電極側にオフセットした構造を実現するために、第２の
ＨＥＭＴ活性層９をドレイン電極４ｂに隣接する側に形
成し、ダミー電極１１をドレイン電極４ｂを挟んでソー
ス電極４ａと対向するように設ける例を示したが、本発
明はかかる実施形態に限定されるものではない。例えば
第４の実施形態に示すように、互いにしきい値電圧の異
なる複数のＨＥＭＴを同一基板上に形成するため、特定
のＨＥＭＴ形成領域においてリセスエッチングの深さを
深くし、しきい値電圧を浅くすることを目的とするので
あれば、ダミー電極を形成する場所はＧａＡｓ基板１の
任意の領域でよい。また、ダミー電極の下が活性層でな
くてもよい。さらに、ダミー電極の数も１つに限定する
必要はなく、その形状も第１のＨＥＭＴ活性層を取り囲
む形状であってもよい。

【００９１】また、ダミー電極１１は、ソース電極４
ａ，ドレイン電極４ｂと共通のＨＥＭＴ活性層３上に形
成されていてもよい。言い換えると、図１３（ａ）に示
す工程で、ＨＥＭＴ活性層及びバッファ層を分離しなく
てもない。

【００９２】（第６の実施形態）次に、第６の実施形態
に係るＰ−ＨＥＭＴの製造方法について説明する。図１
３（ａ）〜（ｅ）は、第６の実施形態に係るＰ−ＨＥＭ
Ｔの製造工程を示す断面図である。図１３（ａ）〜
（ｅ）において、上記図１（ａ）〜（ｅ）に示す符号と
同じ符号を付した部材は、第１の実施形態で説明した部
材と同じ部材である。

【００９３】図１３（ａ）に示す工程では、上記第１の
実施形態における図１（ａ）に示す工程と同じ処理を行
なう。

【００９４】図１３（ｂ）に示す工程では、上記第１の
実施形態と同様にソース電極４ａとドレイン電極４ｂと
を形成するが、上記第１の実施形態とは異なり、ＧａＡ
ｓ基板１の裏面全面に裏面電極１２を形成する。この裏
面電極１１は、例えばＴｉ／Ａｕ積層膜を全面に蒸着し
て形成される。

【００９５】そして、図１３（ｃ）に示すように、裏面
電極１２の全面をフォトレジスト膜１４により被い、上
記フォトレジスト膜１４の一部に開口を形成して、裏面
電極１２に配線１３を接続しておく。

【００９６】図１３（ｄ）に示す工程では、ゲート電極
形成領域においてリセスエッチングを行う際に、図１５
に示すように、容器１６内のエッチング液１５内に対向
電極１８を浸漬しておき、ＧａＡｓ基板１の裏面電極１
２と対向電極１８とを配線１３で接続しこの配線１３の
間に電源１７を介設して、裏面電極１２と対向電極１８
との間に電圧を加えながらリセスエッチングを行う。エ
ッチング液に浸漬する対向電極１８としては、使用する
エッチング液によって侵されないＡｕやＰｔなどの材料
からなる電極を用いることが好ましい。

【００９７】そして、図１３（ｅ）に示す工程で、リフ
トオフ法によるゲート電極８を形成することにより、上
記第１の実施形態と同様に、ゲート電極８に対して非対
称なゲートリセス領域７を有するＰ−ＨＥＭＴが形成さ
れることになる。

【００９８】本実施形態に係る方法によれば、ＧａＡｓ
基板１の裏面電極１２とエッチング液１５内に浸漬した
対向電極１８との間に加える電界の方向を変えることに
よりエッチング液本来の化学的エッチング作用及び電気
化学的エッチング作用を強めるまたは弱めることが可能
である。すなわち、ゲートリセス領域の深さの調整が可
能である。

【００９９】さらに、裏面電極を基板の全面ではなく局
部的に形成するようにした場合、裏面電極の配置部位と
ソース領域，ドレイン領域との位置関係により、ゲート
リセス領域の形状特に非対称性を調整することができ
る。

【０１００】なお、図１４に示す配線１３の裏面電極１
２への接続方法は、図１４に示す方法に限定されるもの
ではない。例えば配線１３に接続されるリング状ばね部
材により基板を挟みつけることによって、裏面電極１２
に配線１３を接続させるようにしてもよい。また、基板
の裏面ではなく表面側に電極を形成し、配線１３と接続
するようにしてもよい。

【０１０１】（その他の実施形態）上記各実施形態にお
いては、Ｐ−ＨＥＭＴのソース電極４ａ及びドレイン電
極４ｂをいずれもＡｕＧｅ／Ｎｉ／Ａｕ膜により構成し
たが、本発明はかかる実施形態に限定されるものではな
く、ソース電極とドレイン電極とで異なる材料を用いて
もよい。例えばソース電極をＡｕＧｅ／Ｎｉ／Ａｕ膜に
より構成する一方、ドレイン電極の少なくとも表面部分
をＭｏ，Ｗ，Ｐｔ等のＡｕＧｅ／Ｎｉ／Ａｕよりも貴な
金属で構成することができる。このように構成すること
により、ゲートリセス領域のｎ+ ＧａＡｓ層３ａとドレ
イン電極４ｂとの間で生じる電位差が、ＡｕＧｅ／Ｎｉ
／Ａｕ膜で構成されるソース電極４ａとｎ+ ＧａＡｓ層
３ａとの電位差よりも大きくなる。したがって、例えば
第１の実施形態において、ソース電極４ａの上にも第２
の開口部を形成しておいて、ゲートリセスエッチングを
行なうことにより、ドレイン側が広くなったゲートリセ
ス領域を形成することができる。また、ソース電極の上
方にフォトレジスト膜の開口を設けない場合でも、ドレ
イン電極とゲートリセス領域を構成する材料との電極電
位の差が大きくなるので、ドレイン電極をＡｕＧｅ／Ｎ
ｉ／Ａｕ膜により構成した場合に比べ電気化学的エッチ
ング作用を増大させることができる。

【０１０２】上記各実施形態では、Ｐ−ＨＥＭＴとして
機能するトランジスタを半導体基板上に搭載する場合に
ついて説明したが、本発明におけるトランジスタはＰ−
ＨＥＭＴに限らず、通常のＭＥＳＦＥＴやＨＥＭＴであ
ってもよい。また、半導体基板もＧａＡｓに限らずＩｎ
Ｐ等の基板であってもよい。

【０１０３】

【実施例】次に、上記第２の実施形態を利用して行なっ
た実施例について説明する。

【０１０４】本実施例におけるＰ−ＨＥＭＴの製造工程
の手順は、上記第２の実施形態の手順つまり第１の実施
形態における手順とほぼ同様である。本実施形態では、
図１（ｃ）に示すリセスエッチングを行なう工程におい
て、フォトレジスト膜にはソース電極及びドレイン電極
の上方に第２の開口部が設けられている。

【０１０５】図１６は、本実施例に係るＰ−ＨＥＭＴの
断面構造を模式的に示す図である。すなわち、ＧａＡｓ
基板１の上に厚み５００ｎｍのＧａＡｓ膜からなるバッ
ファ層２を形成し、さらにこのバッファ層２の上に、厚
み１０ｎｍのノンドープＩｎＧａＡｓ層３ｅと、スペー
サ層として機能する厚み３ｎｍのノンドープＡｌＧａＡ
ｓ層３ｄと、電子供給層として機能する厚み３０ｎｍの
ＡｌＧａＡｓ層３ｃとからなる多層部３ｂを形成し、さ
らにこの多層部３ｂの上に、不純物濃度が６×１０¹⁸ｃ
ｍ^-3のＧａＡｓからなる厚み５０ｎｍのｎ+ ＧａＡｓ層
３ａを形成して構成されている。そして、ノンドープＡ
ｌＧａＡｓ層３ｄとＡｌＧａＡｓ層３ｃとの間と、Ａｌ
ＧａＡｓ層３ｃとｎ+ ＧａＡｓ層３ａとの間には、それ
ぞれ濃度５×１０¹²ｃｍ^-3程度のシリコンをドープして
なる低抵抗層（プレーナドープ層）が介設されている。
なお、ソース電極，ドレイン電極，ゲート電極の基本構
造は上記第１の実施形態に示す通りである。そして、ゲ
ート幅Ｗｇは２０μｍとしている。

【０１０６】図１７は、フォトレジスト膜におけるドレ
イン電極上の開口面積とソース電極上の開口面積とを変
えたときのドレイン耐圧とソース耐圧とを示すデータで
ある。曲線Ｌ500d，Ｌ10d ，Ｌ1dはそれぞれドレイン電
極上の開口面積をソース電極上の開口面積に対して５０
０倍，１０倍，１倍にしたときのゲート−ドレイン間電
圧Ｖｇｄ（Ｖ）に対するゲート−ドレイン間電流Ｉｇｄ
（μＡ）の変化を示す。同図に示すように、ドレイン電
極上の開口面積を大きくするほど、ドレイン耐圧は大き
くなっており、非対称形のゲートリセス構造つまりオフ
セットゲート構造による効果がはっきりと表れている。
一方、ソース−ゲート間電圧Ｖｇｓに対するソース−ゲ
ート間電流Ｉｇｓの変化はドレイン電極上の開口面積を
変えてもほとんど変わらず、ほぼ曲線Ｌs だけで代表さ
れる変化特性を示している。つまり、ソース耐圧はほと
んど変化していない。

【０１０７】図１８は、ドレイン電極とソース電極との
開口面積比の変化に対するドレイン耐圧ＢＶｇｄの変化
を直接示すデータであり、ドレイン電極・ソース電極の
開口面積比の増大につれてドレイン耐圧ＢＶｇｄが向上
していることがわかる。

【０１０８】図１９は、ドレイン電極・ソース電極の開
口面積比の変化に対するしきい値Ｖｔｈの変化を示すデ
ータである。ただし、このしきい値Ｖｔｈの値は、ウエ
ハ状態で測定して得られたデータであり、最終的なＰ−
ＨＥＭＴのしきい値ではない。図１９に示されているよ
うに、ドレン電極の開口面積が増大するほどしきい値Ｖ
ｔｈが浅くなっており、ドレン電極の開口面積が増大す
るほどゲートリセス領域の深さが深くなることを示して
いる。つまり、ドレイン電極・ソース電極の開口面積比
の調整によってしきい値の調整を行なうことが可能であ
ることが実証されている。

【０１０９】なお、本実施例では、ソース・ドレイン電
極の開口面積を変えているが、各電極と基板のソース・
ドレイン領域となるｎ+ ＧａＡｓ領域との間の接触面積
は変化させていない。例えばドレイン領域となるｎ+ Ｇ
ａＡｓ領域の面積は狭いままでその上のドレイン電極の
面積のみを大きくして得られたデータである。ドレイン
電極の開口面積の増大と共にドレイン領域の面積も同時
に拡大すると、さらにしきい値の調整作用が顕著になる
と思われる。

【０１１０】

【発明の効果】請求項１〜１１によれば、半導体装置の
製造方法として、半導体基板の活性層の上にソース電極
及びドレイン電極を形成した後、ゲート電極形成領域に
第１の開口部を有しソース電極及びドレイン電極のうち
少なくともいずれか一方の上方に第２の開口部を有する
エッチング用マスクを用いてリセスエッチングを行って
ゲートリセス領域を形成するようにしたので、エッチン
グ液内でソース電極又はドレイン電極とゲート電極形成
領域に露出した活性層との電位差に基づく電気化学的エ
ッチング作用を生ぜしめることができ、かつソース電極
・ドレイン電極上の開口の有無、ドレイン電極・ソース
電極の上の開口面積比の調整、各電極材料の選択等によ
って、エッチング液の電気化学的作用の強弱を調整する
ことにより、ゲートリセス領域の形状を変更しうる自由
度の拡大を図ることができ、よって、使用目的に応じた
しきい値，耐圧，高周波特性等を有する半導体装置を容
易に形成することが可能となる。

【０１１１】請求項１２によれば、半導体装置の製造方
法として、半導体基板上の第１，第２の活性層の上にソ
ース電極及びドレイン電極をそれぞれ形成した後、第１
の活性層上では第１の開口部及び第２の開口部を有する
一方、第２の活性層上では第１の開口部のみを有するエ
ッチング用マスクを用いて、リセスエッチングを行うよ
うにしたので、同じ半導体基板上に互いにしきい値が異
なる複数の半導体装置を容易に形成することができる。

【０１１２】請求項１３〜１８によれば、半導体装置の
製造方法として、半導体基板の活性層の上にソース電極
及びドレイン電極を形成し、半導体基板の一部の上にダ
ミー電極を形成した後、ゲート電極形成領域の上に第１
の開口部を有し、ダミー電極の上に第２の開口部を有す
るエッチング用マスクを用いてリセスエッチングを行な
ってゲートリセス領域を形成するようにしたので、エッ
チング液内でダミー電極とゲート電極形成領域に露出し
た活性層との電位差に基づく電気化学的エッチング作用
を生ぜしめることができ、よって、リセスエッチング工
程においてソース電極，ドレイン電極上を開口しなくて
も、上述の請求項１〜１１と同様の効果を得ることがで
きる。

【図面の簡単な説明】

【図１】第１の実施形態に係るＰ−ＨＥＭＴの製造工程
を示す断面図である。

【図２】第１の実施形態に係るＰ−ＨＥＭＴの製造工程
を示す平面図である。

【図３】第１の実施形態に係る製造工程により形成され
るＰ−ＨＥＭＴの構造を示す断面図である。

【図４】第１の実施形態に係るＰ−ＨＥＭＴのソース・
ドレインのショットキ逆方向電圧特性を従来の製造方法
により形成されるＰ−ＨＥＭＴのショットキ逆方向電圧
との相違を示す特性図である。

【図５】第１の実施形態に係るＰ−ＨＥＭＴのｎ+ Ｇａ
Ａｓ層のシート抵抗の変化に対するドレイン側耐圧とソ
ース側耐圧との比の変化を示す特性図である。

【図６】第２の実施形態に係る製造工程中のエッチング
用マスクのソース・ドレイン電極上方の開口の面積の変
化に対するソース・ドレイン耐圧の変化を示す特性図で
ある。

【図７】第２の実施形態に係る製造工程中のエッチング
用マスクのソース・ドレイン電極上方の開口の面積の比
の変化に対するドレイン耐圧とソース耐圧との比の変化
を示す特性図である。

【図８】第３の実施形態に係るＰ−ＨＥＭＴの製造工程
を示す断面図である。

【図９】第３の実施形態に係る製造工程中のエッチング
時間の変化に対するソース・ドレイン間耐圧の変化を示
す特性図である。

【図１０】第４の実施形態に係るＰ−ＨＥＭＴの製造工
程を示す断面図である。

【図１１】第４の実施形態に係る製造工程中のリセスエ
ッチング時間の変化に対する第１のＨＥＭＴと第２のＨ
ＥＭＴとのしきい値電圧の変化を示す特性図である。

【図１２】第５の実施形態に係るＰ−ＨＥＭＴの製造工
程を示す断面図である。

【図１３】第６の実施形態に係るＰ−ＨＥＭＴの製造工
程を示す断面図である。

【図１４】第６の実施形態に係るＰ−ＨＥＭＴの製造工
程におけるリセスエッチング方法を示した図である。

【図１５】従来のＰ−ＨＥＭＴの製造工程を示す断面図
である。

【図１６】実施例に使用したＰ−ＨＥＭＴの断面構造を
模式的に示す図である。

【図１７】実施例に係るＰ−ＨＥＭＴのドレイン電極・
ソース電極の面積比の変化に対するドレイン耐圧及びソ
ース耐圧の変化に関するデータを示す図である。

【図１８】実施例に係るＰ−ＨＥＭＴのドレイン電極・
ソース電極の面積比の変化に対するドレイン耐圧の変化
に関するデータを示す図である。

【図１９】実施例に係るＰ−ＨＥＭＴのドレイン電極・
ソース電極の面積比の変化に対するしきい値の変化に関
するデータを示す図である。

【符号の説明】

１ ＧａＡｓ基板（半導体基板） ２ バッファ層 ３ ＨＥＭＴ活性層 ３ａ ｎ+ ＧａＡｓ層（高濃度ｎ型層） ３ｂ 多層部 ３ｃ ｎ- ＡｌＧａＡｓ層 ３ｄ ノンドープＡｌＧａＡｓ層 ３ｅ ＩｎＧａＡｓ層 ３ｆ ＡｌＧａＡｓストッパ層 ４ａ ソース電極 ４ｂ ドレイン電極 ５ フォトレジスト膜（エッチング用マスク） ５ａ，５ｂ 開口部 ７ ゲートリセス領域 ８ ゲート電極 ９ 第２のＨＥＭＴ活性層 １０ 第２のバッファ層 １１ 開口部 １２ 裏面電極 １３ 配線 １４ フォトレジスト膜 １５ エッチング液 １６ 容器 １７ 対向電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田邊 充 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (18)

【特許請求の範囲】
1. 【請求項１】 半導体基板の一部の上に活性層を形成す
   る第１の工程と、 上記活性層の上に、互いに所定の距離を隔てて相対向し
   上記活性層にオーミック接触するソース電極及びドレイ
   ン電極を形成する第２の工程と、 上記ソース電極−ドレイン電極間の一部であるゲート電
   極形成領域の上方に第１の開口部を有し、上記ソース電
   極及びドレイン電極のうち少なくともいずれか一方の上
   方に第２の開口部を有するエッチング用マスクを形成す
   る第３の工程と、 上記エッチング用マスクの各開口部をエッチング液中に
   浸漬し、上記活性層を上記第１の開口部から深さ方向と
   横方向とにエッチングしてゲートリセス領域を形成する
   第４の工程と、 上記ゲートリセス領域の上に、上記活性層にショットキ
   接触するゲート電極を形成する第５の工程とを備えてい
   ることを特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 上記第３の工程では、上記エッチング用マスクの上記第
   ２の開口部を上記ドレイン電極の上方のみに形成するこ
   とを特徴とする半導体装置の製造方法。
3. 【請求項３】 請求項１記載の半導体装置の製造方法に
   おいて、 上記第３の工程では、上記エッチング用マスクの第２の
   開口部を上記ソース電極及びドレイン電極の上方に形成
   することを特徴とする半導体装置の製造方法。
4. 【請求項４】 請求項３記載の半導体装置の製造方法に
   おいて、 上記エッチング用マスクの上記２つの第２の開口部のう
   ち上記ドレイン電極上方の開口部の面積は上記ソース電
   極上方の開口部の面積よりも大きいことを特徴とする半
   導体装置の製造方法。
5. 【請求項５】 請求項１，２又は３記載の半導体装置の
   製造方法において、 上記第１の工程では、上記活性層内に、高濃度のｎ型不
   純物を含む第１の半導体で構成される最上層を形成する
   ことを特徴とする半導体装置の製造方法。
6. 【請求項６】 請求項５記載の半導体装置の製造方法に
   おいて、 上記第１の工程では、上記活性層内の上記高濃度ｎ型層
   からなる最上層の直下方に上記第４の工程におけるエッ
   チング速度が上記第１の半導体よりも小さい第２の半導
   体で構成される第２層を形成することを特徴とする半導
   体装置の製造方法。
7. 【請求項７】 請求項６記載の半導体装置の製造方法に
   おいて、 上記第１の工程では、上記第１の半導体をＧａＡｓと
   し、上記第２の半導体をＡｌＧａＡｓとすることを特徴
   とする半導体装置の製造方法。
8. 【請求項８】 請求項５記載の半導体装置の製造方法に
   おいて、 上記第１の工程では、上記第１の半導体をＧａＡｓと
   し、 上記第２の工程では、上記ドレイン電極及びソース電極
   の少なくとも表面層をＡｕで構成することを特徴とする
   半導体装置の製造方法。
9. 【請求項９】 請求項５記載の半導体装置の製造方法に
   おいて、 上記第４の工程では、少なくとも燐酸を含む液をエッチ
   ング液として用いることを特徴とする半導体装置の製造
   方法。
10. 【請求項１０】 請求項１記載の半導体装置の製造方法
    において、 上記第２の工程では、上記ソ−ス電極及びドレイン電極
    の少なくとも表面部を互いに異なる第１の金属及び第２
    の金属でそれぞれ構成し、 上記第１の金属と上記第２の金属とは、上記第４の工程
    において上記ソース電極及びドレイン電極の上方にそれ
    ぞれ第２の開口部を形成した場合に、エッチング液を介
    してゲート電極形成領域の下地となる活性層との間にそ
    れぞれ発生する電位差が互いに異なる材料であることを
    特徴とする半導体装置の製造方法。
11. 【請求項１１】 請求項１記載の半導体装置の製造方法
    において、 上記半導体基板の裏面上に裏面電極を形成し、この裏面
    電極に電圧印加手段を介設した配線を接続し、かつ上記
    配線の他端に対向電極を接続する工程をさらに備え、 上記第４の工程では、上記エッチング液中に対向電極を
    浸漬させて、上記裏面電極と上記対向電極との間に上記
    電圧印加手段により電圧を印可しながらエッチングする
    ことを特徴とする半導体装置の製造方法。
12. 【請求項１２】 半導体基板の上に第１，第２の活性層
    を形成する第１の工程と、 上記第１，第２の活性層の上に、互いに所定の距離を隔
    てて相対向し上記各活性層にオーミック接触するソース
    電極及びドレイン電極をそれぞれ形成する第２の工程
    と、 上記第１の活性層上では、上記ソース電極−ドレイン電
    極間の一部であるゲート電極形成領域の上方に第１の開
    口部を有し上記ソース電極及びドレイン電極のうち少な
    くともいずれか一方の上方に第２の開口部を有する一
    方、上記第２の活性層上では、上記第１の開口部のみを
    有するエッチング用マスクを形成する第３の工程と、 上記エッチング用マスクの開口部をエッチング液中に浸
    漬し、上記第１，第２の活性層を上記エッチング用マス
    クの上記第１の開口部から深さ方向と横方向とにエッチ
    ングしてゲートリセス領域をそれぞれ形成する第４の工
    程と、 上記第１，第２の活性層の各ゲートリセス領域の上に、
    上記各活性層にショットキ接触するゲート電極をそれぞ
    れ形成する第５の工程とを備えていることを特徴とする
    半導体装置の製造方法。
13. 【請求項１３】 半導体基板の一部の上に活性層を形成
    する第１の工程と、 上記活性層の上に、互いに所定の距離を隔てて相対向し
    上記活性層にオーミック接触するソース電極及びドレイ
    ン電極を形成する第２の工程と、 上記半導体基板の一部の上に上記半導体基板にオーミッ
    ク接触するダミー電極を形成する第３の工程と、 上記ソース電極−ドレイン電極間の一部であるゲート電
    極形成領域の上方に第１の開口部を有し、上記ダミー電
    極の上方に第２の開口部を有するエッチング用マスクを
    形成する第４の工程と、 上記エッチング用マスクマスクの各開口部をエッチング
    液中に浸漬し、上記活性層を上記第１の開口部から深さ
    方向と横方向とに除去してゲートリセス領域を形成する
    第５の工程とを備えていることを特徴とする半導体装置
    の製造方法。
14. 【請求項１４】 請求項１３記載の半導体装置の製造方
    法において、 上記第１の工程では、上記半導体基板上の上記第１の活
    性層が形成されている領域とは別の領域に第２の活性層
    を形成し、 上記第３の工程では、上記ダミー電極を上記第２の活性
    層にオーミック接触させるように形成することを特徴と
    する半導体装置の製造方法。
15. 【請求項１５】 請求項１３又は１４記載の半導体装置
    の製造方法において、 上記第３の工程では、上記ダミー電極を上記ドレイン電
    極を挟んで上記ソース電極に対向する側に形成すること
    を特徴とする半導体装置の製造方法。
16. 【請求項１６】 請求項１３又は１４記載の半導体装置
    の製造方法において、 上記第４の工程では、上記エッチング用マスクの開口部
    を上記ドレイン電極の上方にも形成することを特徴とす
    る半導体装置の製造方法。
17. 【請求項１７】 請求項１３又は１４記載の半導体装置
    の製造方法において、 上記第２の工程では、上記ダミー電極の少なくとも表面
    部と上記ソ−ス電極及びドレイン電極の少なくとも表面
    部とを互いに異なる第１金属及び第２の金属でそれぞれ
    構成し、 上記第１の金属と上記第２の金属とは、上記第４の工程
    において上記ソース電極，ドレイン電極及びダミー電極
    の上方にそれぞれ第２の開口部を形成した場合に、エッ
    チング液を介してゲート電極形成領域の下地となる活性
    層との間にそれぞれ発生する電位差が互いに異なる材料
    であることを特徴とする半導体装置の製造方法。
18. 【請求項１８】 請求項１３又は１４記載の半導体装置
    の製造方法において、 上記半導体基板の裏面上に裏面電極を形成し、この裏面
    電極に電圧印加手段を介設した配線を接続して、この配
    線の他端に対向電極を接続する工程をさらに備え、 上記第４の工程では、上記エッチング液中に対向電極を
    浸漬させて、上記裏面電極と上記対向電極との間に上記
    電圧印加手段により電圧を印可しながらエッチングする
    ことを特徴とする半導体装置の製造方法。