JPH09153608A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09153608A JPH09153608A JP12145196A JP12145196A JPH09153608A JP H09153608 A JPH09153608 A JP H09153608A JP 12145196 A JP12145196 A JP 12145196A JP 12145196 A JP12145196 A JP 12145196A JP H09153608 A JPH09153608 A JP H09153608A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- manufacturing
- semiconductor device
- etching
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ソース寄生抵抗が小さくかつゲート−ドレイ
ン間容量が小さい高周波特性に優れた半導体装置の製造
方法を提供する。 【解決手段】 半絶縁性GaAs基板1上に、バッファ
層2とHEMT活性層3とを堆積する。HEMT活性層
3の最上層のn+ GaAs層3aの上にソース・ドレイ
ン電極4a,4bを形成した後、ゲート電極形成領域に
第1開口部5aを有しドレイン電極上方に第2の開口部
5bを有するフォトレジスト膜5を形成する。フォトレ
ジスト膜5をマスクとしてリセスエッチングを行い、形
成されたゲートリセス領域7の上にゲート電極8を形成
する。リセスエッチングの際、ドレイン電極4bとn+
GaAs層3aとの電位差に基づく電気化学的エッチン
グ作用を利用して、ゲート電極8に対するゲートリセス
領域7の形状を非対称とし、ソース寄生抵抗を低減し、
ゲート−ドレイン間容量を低減する。
ン間容量が小さい高周波特性に優れた半導体装置の製造
方法を提供する。 【解決手段】 半絶縁性GaAs基板1上に、バッファ
層2とHEMT活性層3とを堆積する。HEMT活性層
3の最上層のn+ GaAs層3aの上にソース・ドレイ
ン電極4a,4bを形成した後、ゲート電極形成領域に
第1開口部5aを有しドレイン電極上方に第2の開口部
5bを有するフォトレジスト膜5を形成する。フォトレ
ジスト膜5をマスクとしてリセスエッチングを行い、形
成されたゲートリセス領域7の上にゲート電極8を形成
する。リセスエッチングの際、ドレイン電極4bとn+
GaAs層3aとの電位差に基づく電気化学的エッチン
グ作用を利用して、ゲート電極8に対するゲートリセス
領域7の形状を非対称とし、ソース寄生抵抗を低減し、
ゲート−ドレイン間容量を低減する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するもので、特に高周波用HEMT(High
Electron Mobility Transi
stor)の製造方法に関するものである。
方法に関するもので、特に高周波用HEMT(High
Electron Mobility Transi
stor)の製造方法に関するものである。
【0002】
【従来の技術】近年、情報化社会の発展により、各種電
子システムの使用周波数の高周波化が積極的に進められ
ている。例えばオフィース内の無線LANや自動車衝突
防止装置には60GHz帯が割り当てられることが決まっ
ている。しかし、これらのシステムに用いる高周波デバ
イスはまだ開発段階であり、各所で盛んに研究開発され
ているものの、未だ実用化には至っていない。60GHz
帯における動作が可能なデバイスとしては、GaAsに
代表される化合物半導体を用いたデバイスがあり、代表
的なものとしてHEMTやHBTがある。特に、HEM
Tでは活性層にInGaAsを用いたInGaAs/AlGaAs P
(Pseudomolphic) −HEMT(以下、P−HEMTとい
う)が実用化にあと一歩のところまで来ている。
子システムの使用周波数の高周波化が積極的に進められ
ている。例えばオフィース内の無線LANや自動車衝突
防止装置には60GHz帯が割り当てられることが決まっ
ている。しかし、これらのシステムに用いる高周波デバ
イスはまだ開発段階であり、各所で盛んに研究開発され
ているものの、未だ実用化には至っていない。60GHz
帯における動作が可能なデバイスとしては、GaAsに
代表される化合物半導体を用いたデバイスがあり、代表
的なものとしてHEMTやHBTがある。特に、HEM
Tでは活性層にInGaAsを用いたInGaAs/AlGaAs P
(Pseudomolphic) −HEMT(以下、P−HEMTとい
う)が実用化にあと一歩のところまで来ている。
【0003】ここで、HEMTをはじめとするFETの
高周波特性を向上させるためには、gm (相互コンダク
タンス)の増大と寄生容量の低減とが有効であり、斯か
る観点から、HEMTではgm の向上のためにゲート長
を短縮し、ソース寄生抵抗の低減のために活性層の最上
層を高濃度n型層とするような技術が積極的に取り入れ
られている。以下、高濃度n型層と短いゲート長とを有
する従来のHEMTの製造工程について、図15(a)
〜(e)を参照しながら説明する。
高周波特性を向上させるためには、gm (相互コンダク
タンス)の増大と寄生容量の低減とが有効であり、斯か
る観点から、HEMTではgm の向上のためにゲート長
を短縮し、ソース寄生抵抗の低減のために活性層の最上
層を高濃度n型層とするような技術が積極的に取り入れ
られている。以下、高濃度n型層と短いゲート長とを有
する従来のHEMTの製造工程について、図15(a)
〜(e)を参照しながら説明する。
【0004】図15(a)〜(e)は従来のP−HEM
T製造工程を示す断面図である。図15(a)〜(e)
において、各符号と部材名との関係は以下の通りであ
る。31はGaAs基板、32はバッファ層、33はH
EMT活性層、33aはHEMT活性層33内の高濃度
n型層、33bはHEMT活性層33内の多層部、34
はソース・ドレイン電極、35はフォトレジスト膜、3
6はゲートリセス領域、37はゲート電極を示す。
T製造工程を示す断面図である。図15(a)〜(e)
において、各符号と部材名との関係は以下の通りであ
る。31はGaAs基板、32はバッファ層、33はH
EMT活性層、33aはHEMT活性層33内の高濃度
n型層、33bはHEMT活性層33内の多層部、34
はソース・ドレイン電極、35はフォトレジスト膜、3
6はゲートリセス領域、37はゲート電極を示す。
【0005】まず、図15(a)に示すように、半絶縁
性GaAs基板31にMBE成長法を用いて、バッファ
層となるノンドープGaAs層32と、HEMT活性層
33とを形成する。このHEMT活性層33の最上層は
高濃度n型層33aとなっており、その下方にチャネル
層や電子供給層を積層した多層部33bが設けられてい
る。ただし、同図には単純化のために単層のように表さ
れている。このような構成を有するHEMT活性層33
を形成した後、メサエッチングにより、各HEMT活性
層間を分離する。
性GaAs基板31にMBE成長法を用いて、バッファ
層となるノンドープGaAs層32と、HEMT活性層
33とを形成する。このHEMT活性層33の最上層は
高濃度n型層33aとなっており、その下方にチャネル
層や電子供給層を積層した多層部33bが設けられてい
る。ただし、同図には単純化のために単層のように表さ
れている。このような構成を有するHEMT活性層33
を形成した後、メサエッチングにより、各HEMT活性
層間を分離する。
【0006】次に、図15(b)に示すように、ゲート
電極形成領域の両側の高濃度n型層33aの上に、高濃
度n型層33aにオーミック接触するソース電極34a
とドレイン電極34bとを形成する。
電極形成領域の両側の高濃度n型層33aの上に、高濃
度n型層33aにオーミック接触するソース電極34a
とドレイン電極34bとを形成する。
【0007】その後、図15(c)に示すように、ゲー
ト電極形成領域となる開口部35aを有し、さらにこの
開口部35aの上にT型ゲート電極形成のための段部を
有するように形成されたフォトレジスト膜35をEB露
光により形成する。ここで、図示しないが、製造工程に
おけるFETの特性等を検出するためのモニター用HE
MTにおいては、リセスエッチングの終了時を検出する
ためにフォトレジスト膜35のソース・ドレイン電極上
方に開口部が設けられている。
ト電極形成領域となる開口部35aを有し、さらにこの
開口部35aの上にT型ゲート電極形成のための段部を
有するように形成されたフォトレジスト膜35をEB露
光により形成する。ここで、図示しないが、製造工程に
おけるFETの特性等を検出するためのモニター用HE
MTにおいては、リセスエッチングの終了時を検出する
ためにフォトレジスト膜35のソース・ドレイン電極上
方に開口部が設けられている。
【0008】次に、図15(d)に示すように、モニタ
ー用HEMTにおけるソース・ドレイン電極間の電流が
所望の電流値になるまで、リセスエッチングを行って、
上記高濃度n型層33aを完全に除去し、上記HEMT
活性層33の多層部33bの一部まで堀込んでなるゲー
トリセス領域37を形成する。
ー用HEMTにおけるソース・ドレイン電極間の電流が
所望の電流値になるまで、リセスエッチングを行って、
上記高濃度n型層33aを完全に除去し、上記HEMT
活性層33の多層部33bの一部まで堀込んでなるゲー
トリセス領域37を形成する。
【0009】その後、図15(e)に示すように、全面
にゲート電極形成用金属膜を形成した後、リフトオフ法
でゲートリセス領域37の活性層33表面にショットキ
接触するT型ゲート電極33を形成する。
にゲート電極形成用金属膜を形成した後、リフトオフ法
でゲートリセス領域37の活性層33表面にショットキ
接触するT型ゲート電極33を形成する。
【0010】
【発明が解決しようとする課題】しかしながら、前述す
るようなP−HEMTの製造方法では、例えばgm 向上
のためにゲートリセス領域のサイドエッチング量を極力
抑えようとすると、ゲートと高濃度n型層33aのドレ
イン側の側端との距離が小さくなるためゲート−ドレイ
ン間容量が大きくなり高周波特性のfMAX の向上が期待
できない。逆に、ゲート−ドレイン間容量を低減するた
めゲートリセス領域のサイドエッチング量を十分にとる
と、ソース寄生抵抗が大きくなり高周波特性のfT が低
くなる。以上のような現象によって、fMAX ,fT 等の
総合的な高周波特性の高いFETを形成するのは極めて
困難であった。
るようなP−HEMTの製造方法では、例えばgm 向上
のためにゲートリセス領域のサイドエッチング量を極力
抑えようとすると、ゲートと高濃度n型層33aのドレ
イン側の側端との距離が小さくなるためゲート−ドレイ
ン間容量が大きくなり高周波特性のfMAX の向上が期待
できない。逆に、ゲート−ドレイン間容量を低減するた
めゲートリセス領域のサイドエッチング量を十分にとる
と、ソース寄生抵抗が大きくなり高周波特性のfT が低
くなる。以上のような現象によって、fMAX ,fT 等の
総合的な高周波特性の高いFETを形成するのは極めて
困難であった。
【0011】また、例えば同じ基板上に互いにしきい値
の異なる複数種のP−HEMTを搭載しようとすると、
各P−HEMTの能動層における不純物濃度を変える必
要があり、工程の複雑化や工程数の増大による製造コス
トの増大を回避できないという問題があった。
の異なる複数種のP−HEMTを搭載しようとすると、
各P−HEMTの能動層における不純物濃度を変える必
要があり、工程の複雑化や工程数の増大による製造コス
トの増大を回避できないという問題があった。
【0012】本発明の第1の目的は、ゲートリセス領域
の形状及びゲートリセス領域とゲート電極との位置関係
を容易に変更しうる手段を講ずることにより、fMAX ,
fT等の高周波特性の良好な半導体装置を容易に実現で
きる製造方法を提供することにある。
の形状及びゲートリセス領域とゲート電極との位置関係
を容易に変更しうる手段を講ずることにより、fMAX ,
fT等の高周波特性の良好な半導体装置を容易に実現で
きる製造方法を提供することにある。
【0013】本発明の第2の目的は、複数の半導体装置
を同一半導体基板上に搭載する場合に、ゲートリセス領
域の形状を各半導体装置間で変更しうる手段を講ずるこ
とにより、同一半導体基板上に互いにしきい値の異なる
複数の半導体装置を容易に形成しうる製造方法を提供す
ることにある。
を同一半導体基板上に搭載する場合に、ゲートリセス領
域の形状を各半導体装置間で変更しうる手段を講ずるこ
とにより、同一半導体基板上に互いにしきい値の異なる
複数の半導体装置を容易に形成しうる製造方法を提供す
ることにある。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、リセスエッチング時にゲート
リセス領域となる活性層表面だけでなくドレイン電極等
の電極の上方を開口したエッチング用マスクを用いるこ
とにより、活性層の電位とドレイン電極等の電極の電位
の差によって生じる電気化学的エッチング作用を化学的
エッチング作用に付加し、ゲートリセス領域の形状を制
御することにある。
に本発明が講じた手段は、リセスエッチング時にゲート
リセス領域となる活性層表面だけでなくドレイン電極等
の電極の上方を開口したエッチング用マスクを用いるこ
とにより、活性層の電位とドレイン電極等の電極の電位
の差によって生じる電気化学的エッチング作用を化学的
エッチング作用に付加し、ゲートリセス領域の形状を制
御することにある。
【0015】具体的には、上記第1の目的を達成するた
めに本発明では請求項1〜9に記載される手段を講じて
いる。
めに本発明では請求項1〜9に記載される手段を講じて
いる。
【0016】本発明に係る第1の半導体装置の製造方法
は、請求項1に記載されるように、半導体基板の一部の
上に活性層を形成する第1の工程と、上記活性層の上
に、互いに所定の距離を隔てて相対向し上記活性層にオ
ーミック接触するソース電極及びドレイン電極を形成す
る第2の工程と、上記ソース電極−ドレイン電極間の一
部であるゲート電極形成領域の上方に第1の開口部を有
し、上記ソース電極及びドレイン電極のうち少なくとも
いずれか一方の上方に第2の開口部を有するエッチング
用マスクを形成する第3の工程と、上記エッチング用マ
スクの各開口部をエッチング液中に浸漬し、上記活性層
を上記第1の開口部から深さ方向と横方向とにエッチン
グしてゲートリセス領域を形成する第4の工程と、上記
ゲートリセス領域の上に、上記活性層にショットキ接触
するゲート電極を形成する第5の工程とを備えている。
は、請求項1に記載されるように、半導体基板の一部の
上に活性層を形成する第1の工程と、上記活性層の上
に、互いに所定の距離を隔てて相対向し上記活性層にオ
ーミック接触するソース電極及びドレイン電極を形成す
る第2の工程と、上記ソース電極−ドレイン電極間の一
部であるゲート電極形成領域の上方に第1の開口部を有
し、上記ソース電極及びドレイン電極のうち少なくとも
いずれか一方の上方に第2の開口部を有するエッチング
用マスクを形成する第3の工程と、上記エッチング用マ
スクの各開口部をエッチング液中に浸漬し、上記活性層
を上記第1の開口部から深さ方向と横方向とにエッチン
グしてゲートリセス領域を形成する第4の工程と、上記
ゲートリセス領域の上に、上記活性層にショットキ接触
するゲート電極を形成する第5の工程とを備えている。
【0017】上記第1の半導体装置の製造方法におい
て、請求項2に記載されるように、上記第3の工程で
は、上記エッチング用マスクの上記第2の開口部を上記
ドレイン電極の上方のみに形成することができる。
て、請求項2に記載されるように、上記第3の工程で
は、上記エッチング用マスクの上記第2の開口部を上記
ドレイン電極の上方のみに形成することができる。
【0018】上記第1の半導体装置の製造方法におい
て、請求項3に記載されるように、上記第3の工程で
は、上記エッチング用マスクの第2の開口部を上記ソー
ス電極及びドレイン電極の上方に形成することができ
る。
て、請求項3に記載されるように、上記第3の工程で
は、上記エッチング用マスクの第2の開口部を上記ソー
ス電極及びドレイン電極の上方に形成することができ
る。
【0019】請求項1,2又は3の方法により、第4の
工程において、エッチング用マスクには、ゲート形成領
域である第1の開口部とともに、ソース・ドレイン電極
のうち少なくともいずれか一方の上方に第2の開口部が
形成されているので、エッチング液内でソース電極又は
ドレイン電極とゲート電極形成領域に露出した活性層と
の電位差に基づく電気化学的エッチング作用が生じる。
そして、この電気化学的エッチング作用によって、活性
層の横方向へのエッチングが促進され、ゲートリセス領
域が横方向に拡大された形状となる。したがって、単な
る化学的エッチング作用のみでリセスエッチングを行う
場合に比べ、ゲートリセス領域の形状を変更しうる自由
度が拡大し、使用目的に応じたしきい値,耐圧,高周波
特性等を有する半導体装置を容易に形成することが可能
となる。
工程において、エッチング用マスクには、ゲート形成領
域である第1の開口部とともに、ソース・ドレイン電極
のうち少なくともいずれか一方の上方に第2の開口部が
形成されているので、エッチング液内でソース電極又は
ドレイン電極とゲート電極形成領域に露出した活性層と
の電位差に基づく電気化学的エッチング作用が生じる。
そして、この電気化学的エッチング作用によって、活性
層の横方向へのエッチングが促進され、ゲートリセス領
域が横方向に拡大された形状となる。したがって、単な
る化学的エッチング作用のみでリセスエッチングを行う
場合に比べ、ゲートリセス領域の形状を変更しうる自由
度が拡大し、使用目的に応じたしきい値,耐圧,高周波
特性等を有する半導体装置を容易に形成することが可能
となる。
【0020】特に、請求項2の方法により、リセスエッ
チング中、ゲートリセス領域のドレイン側の側端には上
述の電気化学的エッチング作用がエッチング液の化学的
エッチング作用に付加される。一方、ソース電極の表面
は露出されていないので、ゲートリセス領域のソース側
の側端にはエッチング液の化学的エッチング作用のみが
作用する。したがって、ゲートリセス領域の形状は、エ
ッチング用マスクの開口部の中心に対してドレイン側の
長さがソース側の長さよりも大きい非対称形となる。し
たがって、第5の工程で形成されたゲート電極がゲート
リセス領域内でソース側にオフセットした形状となり、
ソース寄生抵抗の小さい,かつゲート−ドレイン間容量
の小さい半導体装置が得られることになる。
チング中、ゲートリセス領域のドレイン側の側端には上
述の電気化学的エッチング作用がエッチング液の化学的
エッチング作用に付加される。一方、ソース電極の表面
は露出されていないので、ゲートリセス領域のソース側
の側端にはエッチング液の化学的エッチング作用のみが
作用する。したがって、ゲートリセス領域の形状は、エ
ッチング用マスクの開口部の中心に対してドレイン側の
長さがソース側の長さよりも大きい非対称形となる。し
たがって、第5の工程で形成されたゲート電極がゲート
リセス領域内でソース側にオフセットした形状となり、
ソース寄生抵抗の小さい,かつゲート−ドレイン間容量
の小さい半導体装置が得られることになる。
【0021】上記第1の半導体装置の製造方法におい
て、請求項4に記載されるように、上記エッチング用マ
スクの上記2つの第2の開口部のうち上記ドレイン電極
上方の開口部の面積を上記ソース電極上方の開口部の面
積よりも大きくすることができる。
て、請求項4に記載されるように、上記エッチング用マ
スクの上記2つの第2の開口部のうち上記ドレイン電極
上方の開口部の面積を上記ソース電極上方の開口部の面
積よりも大きくすることができる。
【0022】請求項4の方法により、エッチング用マス
クのドレイン電極上方の開口部の面積とソース電極上方
の開口部の面積とが異なることで、ゲートリセス領域に
おけるドレイン側の側端とソース側の側端とに付加され
る上述の電気化学的エッチング作用の強弱が異なる。し
たがって、請求項2と同様の作用が得られる上記第1の
半導体装置の製造方法において、請求項5に記載される
ように、上記第1の工程では、上記活性層内に、高濃度
のn型不純物を含む第1の半導体で構成される最上層を
形成することができる。
クのドレイン電極上方の開口部の面積とソース電極上方
の開口部の面積とが異なることで、ゲートリセス領域に
おけるドレイン側の側端とソース側の側端とに付加され
る上述の電気化学的エッチング作用の強弱が異なる。し
たがって、請求項2と同様の作用が得られる上記第1の
半導体装置の製造方法において、請求項5に記載される
ように、上記第1の工程では、上記活性層内に、高濃度
のn型不純物を含む第1の半導体で構成される最上層を
形成することができる。
【0023】請求項5の方法により、リセスエッチング
の際、高濃度のn型不純物を含む第1の半導体はソース
・ドレイン電極との電位差によりイオン化してエッチン
グ液中に溶けやすいので、最上層で特に上述の電気化学
的エッチング作用が大きくなる。したがって、リセスエ
ッチング中にゲートリセス領域内で最上層の除去が完了
すると、横方向に大きく拡大した形状を有するゲートリ
セス領域が形成される。また、高濃度のn型不純物を含
む低抵抗の最上層の上にソース・ドレイン電極が接触す
ることになるので、ソース・ドレイン電極間における抵
抗に対して最上層の抵抗値が占める割合が小さくなり、
ゲートリセス領域の形状が半導体装置の抵抗値や容量に
与える影響が強くなって、上述のような半導体装置の特
性の制御幅が拡大する。
の際、高濃度のn型不純物を含む第1の半導体はソース
・ドレイン電極との電位差によりイオン化してエッチン
グ液中に溶けやすいので、最上層で特に上述の電気化学
的エッチング作用が大きくなる。したがって、リセスエ
ッチング中にゲートリセス領域内で最上層の除去が完了
すると、横方向に大きく拡大した形状を有するゲートリ
セス領域が形成される。また、高濃度のn型不純物を含
む低抵抗の最上層の上にソース・ドレイン電極が接触す
ることになるので、ソース・ドレイン電極間における抵
抗に対して最上層の抵抗値が占める割合が小さくなり、
ゲートリセス領域の形状が半導体装置の抵抗値や容量に
与える影響が強くなって、上述のような半導体装置の特
性の制御幅が拡大する。
【0024】また、請求項5において、請求項6に記載
されるように、上記第1の工程では、上記活性層内の上
記高濃度n型層からなる最上層の直下方に上記第4の工
程におけるエッチング速度が上記第1の半導体よりも小
さい第2の半導体で構成される第2層を形成することが
できる。
されるように、上記第1の工程では、上記活性層内の上
記高濃度n型層からなる最上層の直下方に上記第4の工
程におけるエッチング速度が上記第1の半導体よりも小
さい第2の半導体で構成される第2層を形成することが
できる。
【0025】請求項6の方法により、リセスエッチング
中にゲートリセス領域内で最上層の除去が完了すると、
ゲートリセス領域の深さ方向へのエッチングがほとんど
進行しなくなるので、ゲートリセス領域の形状は、最上
層のみが除去されかつ上述の電気化学的作用によって横
方向が拡大したものとなる。したがって、上記請求項1
の作用が顕著になる。
中にゲートリセス領域内で最上層の除去が完了すると、
ゲートリセス領域の深さ方向へのエッチングがほとんど
進行しなくなるので、ゲートリセス領域の形状は、最上
層のみが除去されかつ上述の電気化学的作用によって横
方向が拡大したものとなる。したがって、上記請求項1
の作用が顕著になる。
【0026】請求項6において、請求項7に記載される
ように、上記第1の工程では、上記第1の半導体をGa
Asとし、上記第2の半導体をAlGaAsとすること
ができる。
ように、上記第1の工程では、上記第1の半導体をGa
Asとし、上記第2の半導体をAlGaAsとすること
ができる。
【0027】請求項7の方法により、エッチング液を適
宜選択すれば、高濃度n型GaAsで構成される最上層
をAlGaAs層で構成される第2層に対して高い選択
比でエッチングできるので、請求項6の作用を容易に得
ることができる。
宜選択すれば、高濃度n型GaAsで構成される最上層
をAlGaAs層で構成される第2層に対して高い選択
比でエッチングできるので、請求項6の作用を容易に得
ることができる。
【0028】請求項5において、請求項8に記載される
ように、上記第1の工程では、上記第1の半導体をGa
Asとし、上記第2の工程では、上記ドレイン電極及び
ソース電極の少なくとも表面層をAuで構成することが
できる。
ように、上記第1の工程では、上記第1の半導体をGa
Asとし、上記第2の工程では、上記ドレイン電極及び
ソース電極の少なくとも表面層をAuで構成することが
できる。
【0029】請求項8の方法により、リセスエッチング
の際、エッチング液中における電位の差によってGaA
sで構成される活性層はアノードとなり、Auを表面層
に有するソース・ドレイン電極がカソードとなるので、
電気化学的エッチング作用を確実に生ぜしめることが可
能となる。
の際、エッチング液中における電位の差によってGaA
sで構成される活性層はアノードとなり、Auを表面層
に有するソース・ドレイン電極がカソードとなるので、
電気化学的エッチング作用を確実に生ぜしめることが可
能となる。
【0030】請求項5において、請求項9に記載される
ように、上記第4の工程では、少なくとも燐酸を含む液
をエッチング液として用いることができる。
ように、上記第4の工程では、少なくとも燐酸を含む液
をエッチング液として用いることができる。
【0031】請求項9の方法により、GaAsに対する
化学的エッチング作用の大きい燐酸を使用することで、
短時間でリセスエッチング工程を終了させることが可能
となる。
化学的エッチング作用の大きい燐酸を使用することで、
短時間でリセスエッチング工程を終了させることが可能
となる。
【0032】第1の半導体装置の製造方法において、請
求項10に記載されるように、上記第2の工程では、上
記ソ−ス電極及びドレイン電極の少なくとも表面部を互
いに異なる第1の金属及び第2の金属でそれぞれ構成
し、上記第1の金属と上記第2の金属とを、上記第4の
工程において上記ソース電極及びドレイン電極の上方に
それぞれ第2の開口部を形成した場合にエッチング液を
介してゲート電極形成領域の下地となる活性層との間に
それぞれ発生する電位差が互いに異なる材料で構成する
とができる。
求項10に記載されるように、上記第2の工程では、上
記ソ−ス電極及びドレイン電極の少なくとも表面部を互
いに異なる第1の金属及び第2の金属でそれぞれ構成
し、上記第1の金属と上記第2の金属とを、上記第4の
工程において上記ソース電極及びドレイン電極の上方に
それぞれ第2の開口部を形成した場合にエッチング液を
介してゲート電極形成領域の下地となる活性層との間に
それぞれ発生する電位差が互いに異なる材料で構成する
とができる。
【0033】請求項10の方法により、第1の金属と第
2の金属との種類を適宜選択すると、ゲートリセス領域
においてソース電極側とドレイン電極側とで電気化学的
エッチング作用の強弱が変わってくる。したがって、ゲ
ートリセス領域の形状を各電極の開口面積とは別のパラ
メータによって調整することが可能となる。
2の金属との種類を適宜選択すると、ゲートリセス領域
においてソース電極側とドレイン電極側とで電気化学的
エッチング作用の強弱が変わってくる。したがって、ゲ
ートリセス領域の形状を各電極の開口面積とは別のパラ
メータによって調整することが可能となる。
【0034】上記第1の半導体装置の製造方法におい
て、請求項11に記載されるように、上記半導体基板の
裏面上に裏面電極を形成し、この裏面電極に電圧印加手
段を介設した配線を接続し、かつ上記配線の他端に対向
電極を接続する工程をさらに備え、上記第4の工程で
は、上記エッチング液中に対向電極を浸漬させて、上記
裏面電極と上記対向電極との間に上記電圧印加手段によ
り電圧を印可しながらエッチングすることができる。
て、請求項11に記載されるように、上記半導体基板の
裏面上に裏面電極を形成し、この裏面電極に電圧印加手
段を介設した配線を接続し、かつ上記配線の他端に対向
電極を接続する工程をさらに備え、上記第4の工程で
は、上記エッチング液中に対向電極を浸漬させて、上記
裏面電極と上記対向電極との間に上記電圧印加手段によ
り電圧を印可しながらエッチングすることができる。
【0035】請求項11の方法により、電圧印加手段に
よる電圧の方向や強弱を変えることで、リセスエッチン
グの際における電気化学的エッチング作用が大きく変化
する。したがって、ゲートリセス領域の深さ、横方向の
広がり、非対称性等を大きく調整することが可能とな
る。
よる電圧の方向や強弱を変えることで、リセスエッチン
グの際における電気化学的エッチング作用が大きく変化
する。したがって、ゲートリセス領域の深さ、横方向の
広がり、非対称性等を大きく調整することが可能とな
る。
【0036】上記第2の目的を達成するために本発明に
係る第2の半導体装置の製造方法は、請求項12に記載
されるように、半導体基板の上に第1,第2の活性層を
形成する第1の工程と、上記第1,第2の活性層の上
に、互いに所定の距離を隔てて相対向し上記各活性層に
オーミック接触するソース電極及びドレイン電極をそれ
ぞれ形成する第2の工程と、上記第1の活性層上では、
上記ソース電極−ドレイン電極間の一部であるゲート電
極形成領域の上方に第1の開口部を有し上記ソース電極
及びドレイン電極のうち少なくともいずれか一方の上方
に第2の開口部を有する一方、上記第2の活性層上で
は、上記第1の開口部のみを有するエッチング用マスク
を形成する第3の工程と、上記エッチング用マスクの開
口部をエッチング液中に浸漬し、上記第1,第2の活性
層を上記エッチング用マスクの上記第1の開口部から深
さ方向と横方向とにエッチングしてゲートリセス領域を
それぞれ形成する第4の工程と、上記第1,第2の活性
層の各ゲートリセス領域の上に、上記各活性層にショッ
トキ接触するゲート電極をそれぞれ形成する第5の工程
とを備えている。
係る第2の半導体装置の製造方法は、請求項12に記載
されるように、半導体基板の上に第1,第2の活性層を
形成する第1の工程と、上記第1,第2の活性層の上
に、互いに所定の距離を隔てて相対向し上記各活性層に
オーミック接触するソース電極及びドレイン電極をそれ
ぞれ形成する第2の工程と、上記第1の活性層上では、
上記ソース電極−ドレイン電極間の一部であるゲート電
極形成領域の上方に第1の開口部を有し上記ソース電極
及びドレイン電極のうち少なくともいずれか一方の上方
に第2の開口部を有する一方、上記第2の活性層上で
は、上記第1の開口部のみを有するエッチング用マスク
を形成する第3の工程と、上記エッチング用マスクの開
口部をエッチング液中に浸漬し、上記第1,第2の活性
層を上記エッチング用マスクの上記第1の開口部から深
さ方向と横方向とにエッチングしてゲートリセス領域を
それぞれ形成する第4の工程と、上記第1,第2の活性
層の各ゲートリセス領域の上に、上記各活性層にショッ
トキ接触するゲート電極をそれぞれ形成する第5の工程
とを備えている。
【0037】請求項12の方法により、リセスエッチン
グの際、第1の活性層では上述のような電気化学的エッ
チング作用が化学的エッチング作用に付加されるが、第
2の活性層では電気化学的エッチング作用は生じないの
で、2つのゲートリセス領域の形状が異なるものとな
る。したがって、同じ半導体基板上において、第1の活
性層上と第2の活性層上とには互いにしきい値が異なる
半導体装置が容易に形成されることになる。
グの際、第1の活性層では上述のような電気化学的エッ
チング作用が化学的エッチング作用に付加されるが、第
2の活性層では電気化学的エッチング作用は生じないの
で、2つのゲートリセス領域の形状が異なるものとな
る。したがって、同じ半導体基板上において、第1の活
性層上と第2の活性層上とには互いにしきい値が異なる
半導体装置が容易に形成されることになる。
【0038】本発明に係る第3の半導体装置の製造方法
は、請求項13に記載されるように、半導体基板の一部
の上に活性層を形成する第1の工程と、上記活性層の上
に、互いに所定の距離を隔てて相対向し上記活性層にオ
ーミック接触するソース電極及びドレイン電極を形成す
る第2の工程と、上記半導体基板の一部の上に上記半導
体基板にオーミック接触するダミー電極を形成する第3
の工程と、上記ソース電極−ドレイン電極間の一部であ
るゲート電極形成領域の上方に第1の開口部を有し、上
記ダミー電極の上方に第2の開口部を有するエッチング
用マスクを形成する第4の工程と、上記エッチング用マ
スクマスクの各開口部をエッチング液中に浸漬し、上記
活性層を上記第1の開口部から深さ方向と横方向とに除
去してゲートリセス領域を形成する第5の工程とを備え
ている。
は、請求項13に記載されるように、半導体基板の一部
の上に活性層を形成する第1の工程と、上記活性層の上
に、互いに所定の距離を隔てて相対向し上記活性層にオ
ーミック接触するソース電極及びドレイン電極を形成す
る第2の工程と、上記半導体基板の一部の上に上記半導
体基板にオーミック接触するダミー電極を形成する第3
の工程と、上記ソース電極−ドレイン電極間の一部であ
るゲート電極形成領域の上方に第1の開口部を有し、上
記ダミー電極の上方に第2の開口部を有するエッチング
用マスクを形成する第4の工程と、上記エッチング用マ
スクマスクの各開口部をエッチング液中に浸漬し、上記
活性層を上記第1の開口部から深さ方向と横方向とに除
去してゲートリセス領域を形成する第5の工程とを備え
ている。
【0039】上記第3の半導体装置の製造方法におい
て、請求項14に記載されるように、上記第1の工程で
は、上記半導体基板上の上記第1の活性層が形成されて
いる領域とは別の領域に第2の活性層を形成し、上記第
3の工程では、上記ダミー電極を上記第2の活性層にオ
ーミック接触させるように形成することができる。
て、請求項14に記載されるように、上記第1の工程で
は、上記半導体基板上の上記第1の活性層が形成されて
いる領域とは別の領域に第2の活性層を形成し、上記第
3の工程では、上記ダミー電極を上記第2の活性層にオ
ーミック接触させるように形成することができる。
【0040】請求項13又は14の方法により、ダミー
電極の大きさを変えるとリセスエッチングの際における
ゲートリセス領域の深さが変化する。また、ダミー電極
とソース電極及びドレイン電極との位置関係を変える
と、ゲートリセス領域の形状が変化する。したがって、
エッチング用マスクにおいてソース電極及びドレイン電
極の上を開口しなくてもゲートリセス領域領域の形状を
制御することができる。特に、1つの半導体基板上に多
数のトランジスタを形成する場合にも、各トランジスタ
に共通の大きいダミー電極を設けることで、各ゲートリ
セス領域の深さが横方向の形状を制御することが可能と
なる。
電極の大きさを変えるとリセスエッチングの際における
ゲートリセス領域の深さが変化する。また、ダミー電極
とソース電極及びドレイン電極との位置関係を変える
と、ゲートリセス領域の形状が変化する。したがって、
エッチング用マスクにおいてソース電極及びドレイン電
極の上を開口しなくてもゲートリセス領域領域の形状を
制御することができる。特に、1つの半導体基板上に多
数のトランジスタを形成する場合にも、各トランジスタ
に共通の大きいダミー電極を設けることで、各ゲートリ
セス領域の深さが横方向の形状を制御することが可能と
なる。
【0041】上記第3の半導体装置の製造方法におい
て、請求項15に記載されるように、上記第3の工程で
は、上記ダミー電極を上記ドレイン電極を挟んで上記ソ
ース電極に対向する側に形成することができる。
て、請求項15に記載されるように、上記第3の工程で
は、上記ダミー電極を上記ドレイン電極を挟んで上記ソ
ース電極に対向する側に形成することができる。
【0042】請求項15の方法により、ダミー電極がド
レイン電極側に近付くので、リセスエッチングの際ゲー
トリセス領域のドレイン側が大きく除去される。したが
って、ソース抵抗が小さくドレイン耐圧の高い半導体装
置が得られることになる。
レイン電極側に近付くので、リセスエッチングの際ゲー
トリセス領域のドレイン側が大きく除去される。したが
って、ソース抵抗が小さくドレイン耐圧の高い半導体装
置が得られることになる。
【0043】上記第3の半導体装置の製造方法におい
て、請求項16に記載されるように、上記第4の工程で
は、上記エッチング用マスクの開口部を上記ドレイン電
極の上方にも形成することができる。
て、請求項16に記載されるように、上記第4の工程で
は、上記エッチング用マスクの開口部を上記ドレイン電
極の上方にも形成することができる。
【0044】請求項16の方法により、ドレイン電極と
ゲート電極形成領域の活性層との間の電位差に起因する
電気化学的エッチング作用と、ダミー電極とゲート電極
形成領域との間における電位差に起因する電気化学的エ
ッチング作用とが併せて得られる。例えば、ダミー電極
の存在により主としてゲートリセス領域の深さを、ドレ
イン電極の存在によってゲートリセス領域の非対称性を
自由に調整することができる。
ゲート電極形成領域の活性層との間の電位差に起因する
電気化学的エッチング作用と、ダミー電極とゲート電極
形成領域との間における電位差に起因する電気化学的エ
ッチング作用とが併せて得られる。例えば、ダミー電極
の存在により主としてゲートリセス領域の深さを、ドレ
イン電極の存在によってゲートリセス領域の非対称性を
自由に調整することができる。
【0045】上記第3の半導体装置の製造方法におい
て、請求項17に記載されるように、上記第2の工程で
は、上記ダミー電極の少なくとも表面部と上記ソ−ス電
極及びドレイン電極の少なくとも表面部とを互いに異な
る第1金属及び第2の金属でそれぞれ構成し、上記第1
の金属と上記第2の金属とを、上記第4の工程において
上記ソース電極,ドレイン電極及びダミー電極の上方に
それぞれ第2の開口部を形成した場合に、エッチング液
を介してゲート電極形成領域の下地となる活性層との間
にそれぞれ発生する電位差が互いに異なる材料で構成す
ることができる。
て、請求項17に記載されるように、上記第2の工程で
は、上記ダミー電極の少なくとも表面部と上記ソ−ス電
極及びドレイン電極の少なくとも表面部とを互いに異な
る第1金属及び第2の金属でそれぞれ構成し、上記第1
の金属と上記第2の金属とを、上記第4の工程において
上記ソース電極,ドレイン電極及びダミー電極の上方に
それぞれ第2の開口部を形成した場合に、エッチング液
を介してゲート電極形成領域の下地となる活性層との間
にそれぞれ発生する電位差が互いに異なる材料で構成す
ることができる。
【0046】請求項17の方法により、上述の請求項1
0と基本的に同じ作用が得られる。上記第3の半導体装
置の製造方法において、請求項18に記載されるよう
に、上記半導体基板の裏面上に裏面電極を形成し、この
裏面電極に電圧印加手段を介設した配線を接続して、こ
の配線の他端に対向電極を接続する工程をさらに備え、
上記第4の工程では、上記エッチング液中に対向電極を
浸漬させて、上記裏面電極と上記対向電極との間に上記
電圧印加手段により電圧を印可しながらエッチングする
ことができる。
0と基本的に同じ作用が得られる。上記第3の半導体装
置の製造方法において、請求項18に記載されるよう
に、上記半導体基板の裏面上に裏面電極を形成し、この
裏面電極に電圧印加手段を介設した配線を接続して、こ
の配線の他端に対向電極を接続する工程をさらに備え、
上記第4の工程では、上記エッチング液中に対向電極を
浸漬させて、上記裏面電極と上記対向電極との間に上記
電圧印加手段により電圧を印可しながらエッチングする
ことができる。
【0047】請求項18の方法により、上述の請求項1
1と基本的に同じ作用が得られることになる。
1と基本的に同じ作用が得られることになる。
【0048】
(第1の実施形態)まず、第1の実施形態に係る半導体
装置の製造工程について、図1(a)〜(e)及び図2
(a)〜(d)を参照しながら説明する。図1(a)〜
(e)及び図2(a)〜(d)は、それぞれ第1の実施
形態に係るP−HEMTの製造工程を示す断面図及び平
面図である。図1(a)〜(e)及び図2(a)〜
(d)において、符号と部材名との関係は以下の通りで
ある。1はGaAs基板、2はバッファ層、3はHEM
T活性層、3aはHEMT活性層3内の最上層であるn
+GaAs層(高濃度n型層)、3bはHEMT活性層
3内の多層部、4aはソース電極、4bはドレイン電
極、5はフォトレジスト膜、7はゲートリセス領域、8
はゲート電極をそれぞれ示す。
装置の製造工程について、図1(a)〜(e)及び図2
(a)〜(d)を参照しながら説明する。図1(a)〜
(e)及び図2(a)〜(d)は、それぞれ第1の実施
形態に係るP−HEMTの製造工程を示す断面図及び平
面図である。図1(a)〜(e)及び図2(a)〜
(d)において、符号と部材名との関係は以下の通りで
ある。1はGaAs基板、2はバッファ層、3はHEM
T活性層、3aはHEMT活性層3内の最上層であるn
+GaAs層(高濃度n型層)、3bはHEMT活性層
3内の多層部、4aはソース電極、4bはドレイン電
極、5はフォトレジスト膜、7はゲートリセス領域、8
はゲート電極をそれぞれ示す。
【0049】まず、図1(a)及び図2(a)に示すよ
うに、GaAs基板1にMBE成長法によってバッファ
層2とHEMT活性層3とを形成し、メサエッチングに
より各HEMT活性層間を分離する。ただし、HEMT
活性層3は、最上層の高濃度n型層であるn+ GaAs
層3aとその下方の多層部3bとからなり、図1(a)
〜(e)では図示を省略するが、多層部3bは、図3に
示すように構成されている。
うに、GaAs基板1にMBE成長法によってバッファ
層2とHEMT活性層3とを形成し、メサエッチングに
より各HEMT活性層間を分離する。ただし、HEMT
活性層3は、最上層の高濃度n型層であるn+ GaAs
層3aとその下方の多層部3bとからなり、図1(a)
〜(e)では図示を省略するが、多層部3bは、図3に
示すように構成されている。
【0050】次に、図1(b)及び図2(b)に示すよ
うに、n+ GaAs層3aの上に、n+ GaAs層3a
にオーミック接触するソース電極4aとドレイン電極4
bとをそれぞれを形成する。
うに、n+ GaAs層3aの上に、n+ GaAs層3a
にオーミック接触するソース電極4aとドレイン電極4
bとをそれぞれを形成する。
【0051】その後、図1(c)及び図2(c)に示す
ように、基板の全面上にフォトレジスト膜5を形成し、
フォトレジスト膜5のゲート電極形成領域の上方部分に
は第1の開口部5aを、フォトレジスト膜5のドレイン
電極4bの上方部分には第2の開口部5bをそれぞれ形
成する。このとき、本実施形態では、第1の開口部5a
はリフトオフ法によるT型ゲート電極を形成するため
に、フォトレジスト膜5を2層膜とし、第1の開口部5
aを段付形状としているが、フォトレジスト膜を1層膜
として第1の開口部をストレート形状としてもよい。な
お、図示しないが、モニター用HEMTの上方では、フ
ォトレジスト膜5には、ドレイン電極だけでなくソース
電極の上方部分にも開口部が形成されており、プローブ
によりモニター用HEMTのソース・ドレイン間の電流
を測定可能としている。
ように、基板の全面上にフォトレジスト膜5を形成し、
フォトレジスト膜5のゲート電極形成領域の上方部分に
は第1の開口部5aを、フォトレジスト膜5のドレイン
電極4bの上方部分には第2の開口部5bをそれぞれ形
成する。このとき、本実施形態では、第1の開口部5a
はリフトオフ法によるT型ゲート電極を形成するため
に、フォトレジスト膜5を2層膜とし、第1の開口部5
aを段付形状としているが、フォトレジスト膜を1層膜
として第1の開口部をストレート形状としてもよい。な
お、図示しないが、モニター用HEMTの上方では、フ
ォトレジスト膜5には、ドレイン電極だけでなくソース
電極の上方部分にも開口部が形成されており、プローブ
によりモニター用HEMTのソース・ドレイン間の電流
を測定可能としている。
【0052】次に、図1(d)に示すように、低抵抗の
n+ GaAs層3aが除去されてソース・ドレイン間の
抵抗が増大し、モニター用HEMTにおけるソース・ド
レイン間の電流が所望の電流値に低減するまで,n+ G
aAs層3aと多層部3bの表面付近とをリセスエッチ
ングし、ゲートリセス領域7を形成する。このとき、エ
ッチング液としては、例えば燐酸(H3 PO4 )と過酸
化水素(H2 O2 )との水溶液を用いる。
n+ GaAs層3aが除去されてソース・ドレイン間の
抵抗が増大し、モニター用HEMTにおけるソース・ド
レイン間の電流が所望の電流値に低減するまで,n+ G
aAs層3aと多層部3bの表面付近とをリセスエッチ
ングし、ゲートリセス領域7を形成する。このとき、エ
ッチング液としては、例えば燐酸(H3 PO4 )と過酸
化水素(H2 O2 )との水溶液を用いる。
【0053】その後、図1(e)及び図2(d)に示す
ように、フォトレジスト膜5の上からゲート電極形成用
金属膜を堆積し、リフトオフ法により、ゲートリセス領
域7のHEMT活性層3の多層部3bにショットキー接
触するT型ゲート電極8を形成する。その際、フォトレ
ジスト膜3の第2の開口部5b内に露出しているドレイ
ン電極4bの上にもゲート電極用金属膜が堆積される
が、そのことによる不具合は生じない。その後の工程の
図示は省略するが、配線や保護用絶縁膜等を形成して、
P−HEMTが完成されることになる。
ように、フォトレジスト膜5の上からゲート電極形成用
金属膜を堆積し、リフトオフ法により、ゲートリセス領
域7のHEMT活性層3の多層部3bにショットキー接
触するT型ゲート電極8を形成する。その際、フォトレ
ジスト膜3の第2の開口部5b内に露出しているドレイ
ン電極4bの上にもゲート電極用金属膜が堆積される
が、そのことによる不具合は生じない。その後の工程の
図示は省略するが、配線や保護用絶縁膜等を形成して、
P−HEMTが完成されることになる。
【0054】図3は、本実施形態の製造工程によって形
成されるP−HEMTの断面図である。半絶縁性GaA
s基板1の上には、ノンドープGaAsからなるバッフ
ァ層2(厚み500nm程度)と、HEMT活性層3と
が形成されている。このHEMT活性層3は、不純物濃
度が2×1018cm-3程度のGaAsからなるn+ Ga
As層3a(厚み100nm程度)(高濃度n型層)
と、その下方の多層部3bとからなる。さらに、この多
層部3bは、バッファ層2の上に形成されたチャネル層
として機能するノンドープInGaAs層3e(厚み1
0nm程度)と、このノンドープInGaAs層3eの
上に形成されたスペーサ層として機能するノンドープA
lGaAs層3d(厚み5nm程度)と、該ノンドープ
AlGaAs層3dの上に形成された不純物濃度が3×
1017cm-3程度のGaAsからなる電子供給層として
機能するn- AlGaAs層3c(厚み50nm程度)
とを積層した多層構造となっている。すなわち、InG
aAs層3eとn- AlGaAs層3cとの間でヘテロ
接合を形成するようになされている。
成されるP−HEMTの断面図である。半絶縁性GaA
s基板1の上には、ノンドープGaAsからなるバッフ
ァ層2(厚み500nm程度)と、HEMT活性層3と
が形成されている。このHEMT活性層3は、不純物濃
度が2×1018cm-3程度のGaAsからなるn+ Ga
As層3a(厚み100nm程度)(高濃度n型層)
と、その下方の多層部3bとからなる。さらに、この多
層部3bは、バッファ層2の上に形成されたチャネル層
として機能するノンドープInGaAs層3e(厚み1
0nm程度)と、このノンドープInGaAs層3eの
上に形成されたスペーサ層として機能するノンドープA
lGaAs層3d(厚み5nm程度)と、該ノンドープ
AlGaAs層3dの上に形成された不純物濃度が3×
1017cm-3程度のGaAsからなる電子供給層として
機能するn- AlGaAs層3c(厚み50nm程度)
とを積層した多層構造となっている。すなわち、InG
aAs層3eとn- AlGaAs層3cとの間でヘテロ
接合を形成するようになされている。
【0055】そして、ゲートリセス領域7において、H
EMT活性層3の最上層であるn+GaAs層3aは除
去され、n- AlGaAs層3cの表面が露出してお
り、このn- AlGaAs層3cの上にTi/Pt/A
u膜からなるT型ゲート電極8がショットキ接触して形
成されている。すなわち、HEMT活性層3内のヘテロ
接合部に形成される電子の蓄積層内を高速で移動する2
次元電子ガスの動作をゲート電極8への印加電圧によっ
て制御するようにしている。一方、低抵抗のn+GaA
s層3aの上にAuGe/Ni/Au膜からなるソース
電極4a及びドレイン電極4bがオーミック接触するよ
うに形成されている。ただし、ドレイン電極4bは、A
uGe/Ni/Au膜の上にさらにT型ゲート電極を構
成するTi/Pt/Au膜が積層された構造となってい
る。
EMT活性層3の最上層であるn+GaAs層3aは除
去され、n- AlGaAs層3cの表面が露出してお
り、このn- AlGaAs層3cの上にTi/Pt/A
u膜からなるT型ゲート電極8がショットキ接触して形
成されている。すなわち、HEMT活性層3内のヘテロ
接合部に形成される電子の蓄積層内を高速で移動する2
次元電子ガスの動作をゲート電極8への印加電圧によっ
て制御するようにしている。一方、低抵抗のn+GaA
s層3aの上にAuGe/Ni/Au膜からなるソース
電極4a及びドレイン電極4bがオーミック接触するよ
うに形成されている。ただし、ドレイン電極4bは、A
uGe/Ni/Au膜の上にさらにT型ゲート電極を構
成するTi/Pt/Au膜が積層された構造となってい
る。
【0056】本実施形態に係るP−HEMTの製造工程
では、リセスエッチングを行う工程において、エッチン
グ用マスクとなるフォトレジスト膜5にドレイン電極4
a上方の第2の開口部5bが形成されているので、下記
の作用が生じる。すなわち、エッチング液中にn+ Ga
As層3とドレイン電極4bとの表面が露出しているた
めに、n+ GaAs層3aの電位とドレイン電極4bの
電位との差により、n+ GaAs層3aがアノードとな
りドレイン電極がカソードとなる。そして、n+ GaA
s層3aを構成するGaAsイオンがエッチング液中に
溶解するという電気化学的エッチング作用が生じる。こ
の電気化学的エッチング作用がエッチング液本来の化学
的なエッチングに付加され、かつ電気化学的エッチング
作用はドレイン電極4bに近いほど強くなるので、ゲー
トリセス領域7においてドレイン側の側端におけるエッ
チング速度がソース側の側端よりも大きくなる。したが
って、リセスエッチングが進行すると、フォトレジスト
膜5の第1の開口部5aの下端から徐々に深さ方向及び
横方向に拡大して行くゲートリセス領域7においてドレ
イン側の方が多く除去される。つまり、ゲートリセス領
域7の形状がフォトレジスト膜5の第1の開口部5aの
中心位置に対して非対称となる。一方、ゲート電極8は
フォトレジスト幕5の第1の開口部5aの形状に沿って
形成される。その結果、図3に示すように、後に形成さ
れるゲート電極8がゲートリセス領域7においてソース
側にオフセットした構造となっているのである。
では、リセスエッチングを行う工程において、エッチン
グ用マスクとなるフォトレジスト膜5にドレイン電極4
a上方の第2の開口部5bが形成されているので、下記
の作用が生じる。すなわち、エッチング液中にn+ Ga
As層3とドレイン電極4bとの表面が露出しているた
めに、n+ GaAs層3aの電位とドレイン電極4bの
電位との差により、n+ GaAs層3aがアノードとな
りドレイン電極がカソードとなる。そして、n+ GaA
s層3aを構成するGaAsイオンがエッチング液中に
溶解するという電気化学的エッチング作用が生じる。こ
の電気化学的エッチング作用がエッチング液本来の化学
的なエッチングに付加され、かつ電気化学的エッチング
作用はドレイン電極4bに近いほど強くなるので、ゲー
トリセス領域7においてドレイン側の側端におけるエッ
チング速度がソース側の側端よりも大きくなる。したが
って、リセスエッチングが進行すると、フォトレジスト
膜5の第1の開口部5aの下端から徐々に深さ方向及び
横方向に拡大して行くゲートリセス領域7においてドレ
イン側の方が多く除去される。つまり、ゲートリセス領
域7の形状がフォトレジスト膜5の第1の開口部5aの
中心位置に対して非対称となる。一方、ゲート電極8は
フォトレジスト幕5の第1の開口部5aの形状に沿って
形成される。その結果、図3に示すように、後に形成さ
れるゲート電極8がゲートリセス領域7においてソース
側にオフセットした構造となっているのである。
【0057】したがって、本実施形態の製造工程を採用
すると、ゲートリセス領域7上のゲート電極7とn+ G
aAs層3aのドレイン側の側端との距離を長くするこ
とにより、ゲート−ドレイン間容量を小さくでき、P−
HEMTのfMAX 等が向上する。一方、ゲートリセス領
域7上のゲート電極7とn+ GaAs層3aのソース側
の側端との距離を小さくすることで、ソース寄生抵抗を
低減でき、fT の向上を図ることができる。よって、優
れた高周波特性を有するP−HEMTを容易に形成する
ことができるのである。
すると、ゲートリセス領域7上のゲート電極7とn+ G
aAs層3aのドレイン側の側端との距離を長くするこ
とにより、ゲート−ドレイン間容量を小さくでき、P−
HEMTのfMAX 等が向上する。一方、ゲートリセス領
域7上のゲート電極7とn+ GaAs層3aのソース側
の側端との距離を小さくすることで、ソース寄生抵抗を
低減でき、fT の向上を図ることができる。よって、優
れた高周波特性を有するP−HEMTを容易に形成する
ことができるのである。
【0058】次に、本実施形態に係るP−HEMTの諸
特性について説明する。図4は、本実施形態により作製
したP−HEMTと従来のP−HEMTとのソース・ド
レイン耐圧特性を比較した図である。同図において、実
線曲線As,Adはそれぞれ本実施形態に係るP−HE
MTのソース−ゲート間,ドレイン−ゲート間のショッ
トキ逆方向電圧(V)に対するショットキ逆方向電流
(mA)の変化を示し、破線曲線Bs,Bdはそれぞれ
従来のP−HEMTのソース−ゲート間,ドレイン−ゲ
ート間のショットキ逆方向電圧(V)に対するショット
キ逆方向電流(mA)の変化に関するデータを示す図で
ある。従来のP−HEMTでは、ソース・ドレイン耐圧
はゲート電極に対するゲートリセス領域の形状が対称な
ためソース電極側とドレイン電極側とでショットキ逆方
向電圧が5V程度でほぼ等しい。一方、本実施形態に係
るP−HEMTでは、リセスエッチング形状が非対称な
ためソース電極側耐圧が3Vと低いにもかかわらずドレ
イン電極側耐圧は8Vと大きくなっている。
特性について説明する。図4は、本実施形態により作製
したP−HEMTと従来のP−HEMTとのソース・ド
レイン耐圧特性を比較した図である。同図において、実
線曲線As,Adはそれぞれ本実施形態に係るP−HE
MTのソース−ゲート間,ドレイン−ゲート間のショッ
トキ逆方向電圧(V)に対するショットキ逆方向電流
(mA)の変化を示し、破線曲線Bs,Bdはそれぞれ
従来のP−HEMTのソース−ゲート間,ドレイン−ゲ
ート間のショットキ逆方向電圧(V)に対するショット
キ逆方向電流(mA)の変化に関するデータを示す図で
ある。従来のP−HEMTでは、ソース・ドレイン耐圧
はゲート電極に対するゲートリセス領域の形状が対称な
ためソース電極側とドレイン電極側とでショットキ逆方
向電圧が5V程度でほぼ等しい。一方、本実施形態に係
るP−HEMTでは、リセスエッチング形状が非対称な
ためソース電極側耐圧が3Vと低いにもかかわらずドレ
イン電極側耐圧は8Vと大きくなっている。
【0059】また、図5は、本実施形態において、n+
GaAs層3aのシート抵抗を変化させたときのソース
電極側耐圧とドレイン電極側耐圧との比の変化特性を示
した図である。n+ GaAs層3aのシート抵抗が低く
なるにつれ両者の耐圧比が大きくなっていることがわか
る。これは、n+ GaAs層3aのシート抵抗を減少さ
せるとドレイン側での電気化学的なエッチング作用が強
くなりエッチング速度が増加するために、ゲートリセス
領域7のドレイン側の側端がドレイン側にさらに大きく
拡大するからである。従って、n+ GaAs層3aのシ
ート抵抗つまり不純物濃度を調節することによってドレ
イン側の耐圧を制御することが可能であることがわか
る。
GaAs層3aのシート抵抗を変化させたときのソース
電極側耐圧とドレイン電極側耐圧との比の変化特性を示
した図である。n+ GaAs層3aのシート抵抗が低く
なるにつれ両者の耐圧比が大きくなっていることがわか
る。これは、n+ GaAs層3aのシート抵抗を減少さ
せるとドレイン側での電気化学的なエッチング作用が強
くなりエッチング速度が増加するために、ゲートリセス
領域7のドレイン側の側端がドレイン側にさらに大きく
拡大するからである。従って、n+ GaAs層3aのシ
ート抵抗つまり不純物濃度を調節することによってドレ
イン側の耐圧を制御することが可能であることがわか
る。
【0060】(第2の実施形態)上記第1の実施形態で
は、リセスエッチング時のエッチング用マスクとなるフ
ォトレジスト膜に、ゲート電極形成領域となる第1の開
口部と、ドレイン電極上方の第2の開口部とを形成した
場合について説明したが、第2の実施形態では、フォト
レジスト膜の第2の開口部を、ドレイン電極上方とソー
ス電極上方とに形成する。ただし、第2の実施形態の各
工程における半導体装置の断面構造は、リセスエッチン
グの際にエッチング用マスクのソース電極上方が開口さ
れていること以外は、基本的に上記第1の実施形態にお
ける断面図(図1(a)〜(e)参照)と同じであるの
で、図示を省略する。
は、リセスエッチング時のエッチング用マスクとなるフ
ォトレジスト膜に、ゲート電極形成領域となる第1の開
口部と、ドレイン電極上方の第2の開口部とを形成した
場合について説明したが、第2の実施形態では、フォト
レジスト膜の第2の開口部を、ドレイン電極上方とソー
ス電極上方とに形成する。ただし、第2の実施形態の各
工程における半導体装置の断面構造は、リセスエッチン
グの際にエッチング用マスクのソース電極上方が開口さ
れていること以外は、基本的に上記第1の実施形態にお
ける断面図(図1(a)〜(e)参照)と同じであるの
で、図示を省略する。
【0061】このように、フォトレジスト膜の第2の開
口部をソース電極上方にも形成することで、ゲート−ソ
ース間の耐圧を制御することもできる。すなわち、リセ
スエッチングの横方向の進行長さをドレイン電極側,ソ
ース電極側双方で制御できることで、P−HEMTのし
きい値電圧に対して耐圧が制御できることになる。図6
は、しきい値電圧を一定とし、フォトレジスト膜のソー
ス電極上とドレイン電極上の開口部の面積が等しい場合
の開口部の面積の変化に対するソース・ドレイン耐圧の
変化を示す図である。しきい値電圧がほぼ一定になるよ
うに設定すると、開口部の面積が大きくなるにつれて耐
圧が大きくなっている。これは開口部の面積が大きいほ
どリセスエッチング時の電気化学的作用がソースおよび
ドレイン側で促進され、ゲートリセス領域7が横方向に
拡大するためである。
口部をソース電極上方にも形成することで、ゲート−ソ
ース間の耐圧を制御することもできる。すなわち、リセ
スエッチングの横方向の進行長さをドレイン電極側,ソ
ース電極側双方で制御できることで、P−HEMTのし
きい値電圧に対して耐圧が制御できることになる。図6
は、しきい値電圧を一定とし、フォトレジスト膜のソー
ス電極上とドレイン電極上の開口部の面積が等しい場合
の開口部の面積の変化に対するソース・ドレイン耐圧の
変化を示す図である。しきい値電圧がほぼ一定になるよ
うに設定すると、開口部の面積が大きくなるにつれて耐
圧が大きくなっている。これは開口部の面積が大きいほ
どリセスエッチング時の電気化学的作用がソースおよび
ドレイン側で促進され、ゲートリセス領域7が横方向に
拡大するためである。
【0062】また、図7は、フォトレジスト膜5のドレ
イン電極上方の開口部の面積とソース電極上方の開口部
の面積との比を変化させたときのソース側耐圧とドレイ
ン側耐圧との比の変化特性を示したものである。開口部
の面積比を大きくすることにより耐圧比も大きくなって
いることがわかる。以上のことにより、リセスエッチン
グ時のソース・ドレイン電極上の開口部の面積を制御す
ることにより、しきい値電圧およびソース・ドレイン耐
圧を所望の値に調節でき、優れた高周波特性を発揮する
P−HEMTを実現することができる。
イン電極上方の開口部の面積とソース電極上方の開口部
の面積との比を変化させたときのソース側耐圧とドレイ
ン側耐圧との比の変化特性を示したものである。開口部
の面積比を大きくすることにより耐圧比も大きくなって
いることがわかる。以上のことにより、リセスエッチン
グ時のソース・ドレイン電極上の開口部の面積を制御す
ることにより、しきい値電圧およびソース・ドレイン耐
圧を所望の値に調節でき、優れた高周波特性を発揮する
P−HEMTを実現することができる。
【0063】(第3の実施形態)次に、第3の実施形態
に係るP−HEMTの製造方法について説明する。図8
(a)〜(e)は、第3の実施形態に係るP−HEMT
の製造工程を示す断面図である。図8(a)〜(e)に
おいて、上記図1(a)〜(e)に示す符号と同じ符号
を付した部材は、第1の実施形態で説明した部材と同じ
部材である。ただし、本実施形態では、HEMT活性層
3の最上層であるn+ GaAs層3aの直下方がAlG
aAsストッパ層3fとなっている。
に係るP−HEMTの製造方法について説明する。図8
(a)〜(e)は、第3の実施形態に係るP−HEMT
の製造工程を示す断面図である。図8(a)〜(e)に
おいて、上記図1(a)〜(e)に示す符号と同じ符号
を付した部材は、第1の実施形態で説明した部材と同じ
部材である。ただし、本実施形態では、HEMT活性層
3の最上層であるn+ GaAs層3aの直下方がAlG
aAsストッパ層3fとなっている。
【0064】本実施形態では、図8(a)に示すよう
に、GaAs基板1の上にバッファ層2と、HEMT活
性層3とを形成している点は上記実施形態と同様であ
る。ただし、本実施形態では、HEMT活性層3内にお
いて、第1の半導体であるGaAsからなるn+ GaA
s層3aの直下方に第2の半導体であるAlGaAsか
らなりAlGaAsストッパ層3fを形成している。つ
まり、本実施形態では、活性層3内の最上層でn+ Ga
As層3aと多層部3bとの間にAlGaAsストッパ
層3fを介設した構造となっている。このAlGaAs
ストッパ層3fは、多層部3bの最上層にあるn- Al
GaAs層3c(電子供給層)とは各元素の組成比が異
なっていて、燐酸等のGaAsのエッチング剤に対する
高いエッチングストッパ機能を有するように調整されて
いる。ただし、多少エッチングストッパ機能は劣るもの
の多層部3bの最上層であるn- AlGaAs層3cを
そのままエッチングストッパとして機能させることも可
能である。
に、GaAs基板1の上にバッファ層2と、HEMT活
性層3とを形成している点は上記実施形態と同様であ
る。ただし、本実施形態では、HEMT活性層3内にお
いて、第1の半導体であるGaAsからなるn+ GaA
s層3aの直下方に第2の半導体であるAlGaAsか
らなりAlGaAsストッパ層3fを形成している。つ
まり、本実施形態では、活性層3内の最上層でn+ Ga
As層3aと多層部3bとの間にAlGaAsストッパ
層3fを介設した構造となっている。このAlGaAs
ストッパ層3fは、多層部3bの最上層にあるn- Al
GaAs層3c(電子供給層)とは各元素の組成比が異
なっていて、燐酸等のGaAsのエッチング剤に対する
高いエッチングストッパ機能を有するように調整されて
いる。ただし、多少エッチングストッパ機能は劣るもの
の多層部3bの最上層であるn- AlGaAs層3cを
そのままエッチングストッパとして機能させることも可
能である。
【0065】その後、図8(b)〜図8(d)に示す工
程で、上記第1の実施形態における図1(b)〜(d)
に示す工程と同様の処理を行う。
程で、上記第1の実施形態における図1(b)〜(d)
に示す工程と同様の処理を行う。
【0066】本実施形態では、図8(d)に示す工程に
おいて、HEMT活性層3の最上層を構成する第1の半
導体からなるn+ GaAs層3aの直下方に、燐酸及び
過酸化水素の水溶液からなるエッチング液によるエッチ
ング速度が極めて小さい第2の半導体であるAlGaA
sからなるAlGaAsストッパ層3fが設けられてい
る。このAlGaAsストッパ層3fがリセスエッチン
グに対するエッチングストッパとして機能するので、ゲ
ートリセス領域7の深さがほぼ一定となる。
おいて、HEMT活性層3の最上層を構成する第1の半
導体からなるn+ GaAs層3aの直下方に、燐酸及び
過酸化水素の水溶液からなるエッチング液によるエッチ
ング速度が極めて小さい第2の半導体であるAlGaA
sからなるAlGaAsストッパ層3fが設けられてい
る。このAlGaAsストッパ層3fがリセスエッチン
グに対するエッチングストッパとして機能するので、ゲ
ートリセス領域7の深さがほぼ一定となる。
【0067】その後、図8(e)に示す工程で、上記第
1の実施形態における図1(e)に示す工程と同様の処
理を行う。
1の実施形態における図1(e)に示す工程と同様の処
理を行う。
【0068】本実施形態の製造方法では、下記のような
格別な効果を発揮することができる。すなわち、第1の
実施形態では、HEMT活性層3内において、低抵抗の
最上層である第1の半導体で構成されるn+ GaAs層
3aの直下方が同じ第1の半導体で構成されるn- Ga
As層3cなので、燐酸を含むエッチング液によってn
- AlGaAs層3cも多少の化学的エッチング作用を
受ける。したがって、ゲートリセス領域7においてn-
AlGaAs層3cがある程度深さ方向にエッチングさ
れるが、その化学的エッチング作用に電気化学的エッチ
ング作用が付加されると、条件によっては、ゲートリセ
ス領域7の形状がいびつとなり、P−HEMTのしきい
値電圧がばらつくこともあり得る。それに対し、本実施
形態におけるリセスエッチング工程では、最上層のn+
GaAs層3aの直下方のAlGaAsストッパ層3f
がエッチングストッパとして機能する。したがって、ゲ
ートリセス領域7の深さをほぼ一定に制御でき、P−H
EMTのしきい値電圧を所定値に制御することが容易と
なるのである。
格別な効果を発揮することができる。すなわち、第1の
実施形態では、HEMT活性層3内において、低抵抗の
最上層である第1の半導体で構成されるn+ GaAs層
3aの直下方が同じ第1の半導体で構成されるn- Ga
As層3cなので、燐酸を含むエッチング液によってn
- AlGaAs層3cも多少の化学的エッチング作用を
受ける。したがって、ゲートリセス領域7においてn-
AlGaAs層3cがある程度深さ方向にエッチングさ
れるが、その化学的エッチング作用に電気化学的エッチ
ング作用が付加されると、条件によっては、ゲートリセ
ス領域7の形状がいびつとなり、P−HEMTのしきい
値電圧がばらつくこともあり得る。それに対し、本実施
形態におけるリセスエッチング工程では、最上層のn+
GaAs層3aの直下方のAlGaAsストッパ層3f
がエッチングストッパとして機能する。したがって、ゲ
ートリセス領域7の深さをほぼ一定に制御でき、P−H
EMTのしきい値電圧を所定値に制御することが容易と
なるのである。
【0069】図9は、本実施形態のリセスエッチング工
程において、エッチング時間の変化に対するP−HEM
Tのしきい値電圧の変化及びソース・ドレイン耐圧の変
化を示す図である。同図に示すように、エッチングを1
分間以上行ってもしきい値電圧はほぼ一定であり、この
しきい値電圧がほぼ飽和する時間は、AlGaAsスト
ッパ層3fが露出する直に対応している。すなわち、A
lGaAsストッパ層3fがエッチングストッパとして
機能していることが示されている。一方、エッチングを
長く行うほど、ソース・ドレイン耐圧はいずれもほぼリ
ニアに増大し、特に、ドレイン耐圧はソース耐圧に比べ
て時間に対する増大率が大きいことがわかる。これは、
フォトレジスト膜5にはドレイン電極4bの上方に第2
の開口部5bが設けられているが、ソース電極4aの上
方には開口部がないために、上記第1の実施形態で説明
した電気化学的エッチング効果がもっぱらドレイン側で
生じ、ゲートリセス領域7のドレイン側の側端における
エッチングが促進されるためである。よって、エッチン
グ時間を調節することにより、P−HEMTのソース・
ドレイン耐圧の制御が可能となり、ソース寄生抵抗が小
さくかつゲート−ドレイン間容量が小さい優れた高周波
特性を有するP−HEMTが実現できる。
程において、エッチング時間の変化に対するP−HEM
Tのしきい値電圧の変化及びソース・ドレイン耐圧の変
化を示す図である。同図に示すように、エッチングを1
分間以上行ってもしきい値電圧はほぼ一定であり、この
しきい値電圧がほぼ飽和する時間は、AlGaAsスト
ッパ層3fが露出する直に対応している。すなわち、A
lGaAsストッパ層3fがエッチングストッパとして
機能していることが示されている。一方、エッチングを
長く行うほど、ソース・ドレイン耐圧はいずれもほぼリ
ニアに増大し、特に、ドレイン耐圧はソース耐圧に比べ
て時間に対する増大率が大きいことがわかる。これは、
フォトレジスト膜5にはドレイン電極4bの上方に第2
の開口部5bが設けられているが、ソース電極4aの上
方には開口部がないために、上記第1の実施形態で説明
した電気化学的エッチング効果がもっぱらドレイン側で
生じ、ゲートリセス領域7のドレイン側の側端における
エッチングが促進されるためである。よって、エッチン
グ時間を調節することにより、P−HEMTのソース・
ドレイン耐圧の制御が可能となり、ソース寄生抵抗が小
さくかつゲート−ドレイン間容量が小さい優れた高周波
特性を有するP−HEMTが実現できる。
【0070】なお、本実施形態ではフォトレジスト膜の
第2の開口部がドレイン電極の上方のみにある場合につ
いて説明したが、フォトレジスト膜の第2の開口部がソ
ース電極の上方にもあっても差し支えない。ソース電極
の上方にも第2の開口部を設け、さらに第2の開口部の
面積をドレイン電極の上方とソース電極の上方とで異な
るようにすればソース耐圧およびドレイン耐圧をそれぞ
れ制御することが可能となる。
第2の開口部がドレイン電極の上方のみにある場合につ
いて説明したが、フォトレジスト膜の第2の開口部がソ
ース電極の上方にもあっても差し支えない。ソース電極
の上方にも第2の開口部を設け、さらに第2の開口部の
面積をドレイン電極の上方とソース電極の上方とで異な
るようにすればソース耐圧およびドレイン耐圧をそれぞ
れ制御することが可能となる。
【0071】(第4の実施形態)次に、互いにしきい値
電圧の異なる複数のHEMTを同一基板上に搭載するた
めの製造工程に係る第4の実施形態について説明する。
図10(a)〜(e)は、第4の実施形態に係るP−H
EMTの製造工程を示す断面図である。本実施形態にお
いても、個々のHEMTの基本的な構造は上記第1の実
施形態に係るP−HEMTの構造と同じであるので、図
10(a)〜(e)において、上記第1の実施形態にお
ける部材と同じ部材には同じ符号を付している。
電圧の異なる複数のHEMTを同一基板上に搭載するた
めの製造工程に係る第4の実施形態について説明する。
図10(a)〜(e)は、第4の実施形態に係るP−H
EMTの製造工程を示す断面図である。本実施形態にお
いても、個々のHEMTの基本的な構造は上記第1の実
施形態に係るP−HEMTの構造と同じであるので、図
10(a)〜(e)において、上記第1の実施形態にお
ける部材と同じ部材には同じ符号を付している。
【0072】まず、図10(a)に示すように、本実施
形態では、GaAs基板1の上に、MBE成長法により
バッファ層2とHEMT活性層3を形成し、メサエッチ
ングにより第1のP−HEMT形成領域Rhem1(第1の
活性層)と、第2のP−HEMT形成領域Rhem2(第2
の活性層)とを分離する。ただし、本実施形態における
HEMT活性層3は単層ではなく、上記第1又は第2の
実施形態に示すような多層構造をしている。
形態では、GaAs基板1の上に、MBE成長法により
バッファ層2とHEMT活性層3を形成し、メサエッチ
ングにより第1のP−HEMT形成領域Rhem1(第1の
活性層)と、第2のP−HEMT形成領域Rhem2(第2
の活性層)とを分離する。ただし、本実施形態における
HEMT活性層3は単層ではなく、上記第1又は第2の
実施形態に示すような多層構造をしている。
【0073】次に、図10(b)に示すように、それぞ
れのP−HEMT形成領域Rhem1,Rhem2におけるHE
MT活性層3の上に、HEMT活性層3にソース・ドレ
イン電極4a,4bをそれぞれ形成する。このとき、上
記HEMT活性層3の最上層は低抵抗膜で構成されてい
るので、ソース・ドレイン電極4a,4bはいずれもH
EMT活性層3とオーミック接触している。
れのP−HEMT形成領域Rhem1,Rhem2におけるHE
MT活性層3の上に、HEMT活性層3にソース・ドレ
イン電極4a,4bをそれぞれ形成する。このとき、上
記HEMT活性層3の最上層は低抵抗膜で構成されてい
るので、ソース・ドレイン電極4a,4bはいずれもH
EMT活性層3とオーミック接触している。
【0074】その後、図10(c)に示すように、基板
の全面上に2層のフォトレジスト膜5を堆積し、第1の
P−HEMT形成領域Rhem1においては、フォトレジス
ト膜5のゲート電極形成領域の上方部分に第1の開口部
5aを,ドレイン電極の上及びソース電極の上方部分に
2つの第2の開口部5b,5cをそれぞれ形成する。一
方、第2のP−HEMT形成領域Rhem2においては、フ
ォトレジスト膜5のゲート電極形成領域の上のみに第1
の開口部5aを形成する。なお、各P−HEMT形成領
域Rhem1,Rhem2におけるゲート形成領域の開口部5a
は、いずれもT型ゲート電極をリフトオフ法で形成する
ための段付形状となっている。
の全面上に2層のフォトレジスト膜5を堆積し、第1の
P−HEMT形成領域Rhem1においては、フォトレジス
ト膜5のゲート電極形成領域の上方部分に第1の開口部
5aを,ドレイン電極の上及びソース電極の上方部分に
2つの第2の開口部5b,5cをそれぞれ形成する。一
方、第2のP−HEMT形成領域Rhem2においては、フ
ォトレジスト膜5のゲート電極形成領域の上のみに第1
の開口部5aを形成する。なお、各P−HEMT形成領
域Rhem1,Rhem2におけるゲート形成領域の開口部5a
は、いずれもT型ゲート電極をリフトオフ法で形成する
ための段付形状となっている。
【0075】次に、図10(d)に示すように、燐酸及
び過酸化水素の水溶液をエッチング液として用いてリセ
スエッチングを行い、フォトレジスト膜5の開口部5
a,5d内で露出したHEMT活性層3を深さ方向及び
横方向にエッチングするリセスエッチングを行う。その
際、第1の実施形態と同様に、モニター用HEMTにお
けるソース・ドレイン間の電流値が所定値に達するまで
エッチングを行う。このとき、各HEMT形成領域Rhe
m1,Rhem2において、HEMT活性層の低抵抗の最上層
を除去し、比較的抵抗の高い層(例えば第1実施形態の
ようなn- AlGaAs層や第3の実施形態のようなA
lGaAsストッパ層)が露出するまでリセスエッチン
グが行われる。
び過酸化水素の水溶液をエッチング液として用いてリセ
スエッチングを行い、フォトレジスト膜5の開口部5
a,5d内で露出したHEMT活性層3を深さ方向及び
横方向にエッチングするリセスエッチングを行う。その
際、第1の実施形態と同様に、モニター用HEMTにお
けるソース・ドレイン間の電流値が所定値に達するまで
エッチングを行う。このとき、各HEMT形成領域Rhe
m1,Rhem2において、HEMT活性層の低抵抗の最上層
を除去し、比較的抵抗の高い層(例えば第1実施形態の
ようなn- AlGaAs層や第3の実施形態のようなA
lGaAsストッパ層)が露出するまでリセスエッチン
グが行われる。
【0076】その後、図10(e)に示すように、全面
にゲート電極用金属膜を形成し、リフトオフ法により、
各HEMT形成領域Rhem1,Rhem2においてショットキ
T型ゲート電極8を形成する。その後の工程は図示を省
略するが、配線や絶縁膜等を形成して、第1及び第2の
P−HEMTを完成する。
にゲート電極用金属膜を形成し、リフトオフ法により、
各HEMT形成領域Rhem1,Rhem2においてショットキ
T型ゲート電極8を形成する。その後の工程は図示を省
略するが、配線や絶縁膜等を形成して、第1及び第2の
P−HEMTを完成する。
【0077】本実施形態では、図10(d)に示すリセ
スエッチング工程において、第1のP−HEMT形成領
域Rhem1では、フォトレジスト膜5のソース・ドレイン
電極4a,4bの上方に開口部5b,5cを形成してい
るために、エッチング液による本来の化学的エッチング
作用に上述の電気化学的エッチング作用が付加されてゲ
ートリセス領域7が横方向に拡大する。一方、第2のP
−HEMT形成領域Rhem2においては、図10(d)に
示す工程において、フォトレジスト膜5のソース・ドレ
イン電極4a,4bの上方に開口部が設けられていない
ので、リセスエッチングに際しては電気化学的エッチン
グ作用は生じず、エッチング液による本来の化学的エッ
チング作用のみでリセスが行われ、ゲートリセス領域7
の横方向の寸法は、第1のP−HEMTに比べ狭く,か
つ浅くなる。
スエッチング工程において、第1のP−HEMT形成領
域Rhem1では、フォトレジスト膜5のソース・ドレイン
電極4a,4bの上方に開口部5b,5cを形成してい
るために、エッチング液による本来の化学的エッチング
作用に上述の電気化学的エッチング作用が付加されてゲ
ートリセス領域7が横方向に拡大する。一方、第2のP
−HEMT形成領域Rhem2においては、図10(d)に
示す工程において、フォトレジスト膜5のソース・ドレ
イン電極4a,4bの上方に開口部が設けられていない
ので、リセスエッチングに際しては電気化学的エッチン
グ作用は生じず、エッチング液による本来の化学的エッ
チング作用のみでリセスが行われ、ゲートリセス領域7
の横方向の寸法は、第1のP−HEMTに比べ狭く,か
つ浅くなる。
【0078】以上のことから、第1のP−HEMTのし
きい値電圧は第2のP−HEMTのしきい値電圧より浅
くなる。図11は、リセスエッチングの時間の変化に対
する第1及び第2のP−HEMTのしきい値電圧の変化
を示す。リセスエッチング時間の制御によりしきい値電
圧の異なるP−HEMTを同時に作製することができ
る。
きい値電圧は第2のP−HEMTのしきい値電圧より浅
くなる。図11は、リセスエッチングの時間の変化に対
する第1及び第2のP−HEMTのしきい値電圧の変化
を示す。リセスエッチング時間の制御によりしきい値電
圧の異なるP−HEMTを同時に作製することができ
る。
【0079】また、しきい値電圧の制御は、開口部の面
積の調整によっても可能である。例えば、本実施形態に
おける第2のP−HEMT形成領域Rhem2のフォトレジ
スト膜5のソース・ドレイン電極上方にも開口を形成
し、その開口部の面積を第1のP−HEMT形成領域R
hem1における第2開口部5b,5cの面積と異ならせる
ことによって、各HEMTのしきい値電圧を異ならせる
ことができる。
積の調整によっても可能である。例えば、本実施形態に
おける第2のP−HEMT形成領域Rhem2のフォトレジ
スト膜5のソース・ドレイン電極上方にも開口を形成
し、その開口部の面積を第1のP−HEMT形成領域R
hem1における第2開口部5b,5cの面積と異ならせる
ことによって、各HEMTのしきい値電圧を異ならせる
ことができる。
【0080】また、本実施形態では個々のP−HEMT
におけるソース電極およびドレイン電極上の開口部の面
積については説明していないが、これは耐圧制御のため
面積が異なっても何ら問題はない。また、本実施形態で
はしきい値電圧が互いに異なる2種のHEMTを形成す
る場合について説明したが、3種類以上のしきい値電圧
が異なるHEMTを同一基板上に搭載することもでき
る。フォトレジスト膜のソース・ドレイン電極上の開口
部の面積を種々変えることにより、HEMTのしきい値
を何種類にでも制御は可能である。
におけるソース電極およびドレイン電極上の開口部の面
積については説明していないが、これは耐圧制御のため
面積が異なっても何ら問題はない。また、本実施形態で
はしきい値電圧が互いに異なる2種のHEMTを形成す
る場合について説明したが、3種類以上のしきい値電圧
が異なるHEMTを同一基板上に搭載することもでき
る。フォトレジスト膜のソース・ドレイン電極上の開口
部の面積を種々変えることにより、HEMTのしきい値
を何種類にでも制御は可能である。
【0081】(第5の実施形態)次に,第5の実施形態
に係るP−HEMTの製造方法について説明する。図1
2(a)〜(e)は、第5の実施形態に係るP−HEM
Tの製造工程を示す断面図である。図12(a)〜
(e)において、上記図1(a)〜(e)に示す符号と
同じ符号を付した部材は、第1の実施形態で説明した部
材と同じ部材である。
に係るP−HEMTの製造方法について説明する。図1
2(a)〜(e)は、第5の実施形態に係るP−HEM
Tの製造工程を示す断面図である。図12(a)〜
(e)において、上記図1(a)〜(e)に示す符号と
同じ符号を付した部材は、第1の実施形態で説明した部
材と同じ部材である。
【0082】図12(a)に示す工程において、本実施
形態においてもGaAs基板1上にバッファ層とHEM
T活性層3とを形成している点は上記第1の実施形態と
同様である。ただし、本実施形態では、GaAs基板1
上にMBE成長法によってバッファ層とHEMT活性層
とを形成した後、メサエッチングにより各HEMT活性
層間を分離し、P−HEMTを形成する領域内のHEM
T活性層3及びバッファ層2と、ダミー電極を形成する
領域内の第2のHEMT活性層9及び第2のバッファ層
10とを形成する。ただし、各HEMT活性層3,9の
構造は、それぞれ図3に示した構造と同じであり、最上
層のn+GaAs層3a,9aとその下方の多層部3
b,9bからなる。
形態においてもGaAs基板1上にバッファ層とHEM
T活性層3とを形成している点は上記第1の実施形態と
同様である。ただし、本実施形態では、GaAs基板1
上にMBE成長法によってバッファ層とHEMT活性層
とを形成した後、メサエッチングにより各HEMT活性
層間を分離し、P−HEMTを形成する領域内のHEM
T活性層3及びバッファ層2と、ダミー電極を形成する
領域内の第2のHEMT活性層9及び第2のバッファ層
10とを形成する。ただし、各HEMT活性層3,9の
構造は、それぞれ図3に示した構造と同じであり、最上
層のn+GaAs層3a,9aとその下方の多層部3
b,9bからなる。
【0083】次に、図12(b)に示すように、各活性
層3,9のn+GaAs層3a,9aにオ−ミック接触
するソース電極4a及びドレイン電極4bと、ダミー電
極11とをそれぞれ形成する。ここで、上記ダミー電極
11は、少なくとも1つ設けられていればよく、多数設
けられていてもよい。
層3,9のn+GaAs層3a,9aにオ−ミック接触
するソース電極4a及びドレイン電極4bと、ダミー電
極11とをそれぞれ形成する。ここで、上記ダミー電極
11は、少なくとも1つ設けられていればよく、多数設
けられていてもよい。
【0084】次に、図12(c)に示すように、基板の
全面上にフォトレジスト膜5を形成し、フォトレジスト
膜5のゲート電極形成領域の上方部分に第1の開口部5
aを、ダミー電極11の上方部分に第2の開口部5cを
それぞれ形成する。
全面上にフォトレジスト膜5を形成し、フォトレジスト
膜5のゲート電極形成領域の上方部分に第1の開口部5
aを、ダミー電極11の上方部分に第2の開口部5cを
それぞれ形成する。
【0085】その後の工程は、上記第1の実施形態にお
ける図1(d),(e)に示す工程と同じである。すな
わち、図12(d)に示す工程でリセスエッチングを行
い、ゲートリセス領域7を形成する。その後、図12
(e)に示すように、フォトレジスト膜5の上からゲー
ト電極形成用金属膜を堆積し、リフトオフ法によりT型
ゲートを形成する。このとき、本実施形態では、ダミー
電極11がドレイン電極4bを挟んでソース電極4aに
対向するように形成されているので、ゲートリセス領域
7を形成する際にソース側よりもドレイン側の方が電気
化学的エッチング作用が強くなり、ゲートリセス領域7
はソース側よりもドレイン側が広くなった非対称な形状
となる。
ける図1(d),(e)に示す工程と同じである。すな
わち、図12(d)に示す工程でリセスエッチングを行
い、ゲートリセス領域7を形成する。その後、図12
(e)に示すように、フォトレジスト膜5の上からゲー
ト電極形成用金属膜を堆積し、リフトオフ法によりT型
ゲートを形成する。このとき、本実施形態では、ダミー
電極11がドレイン電極4bを挟んでソース電極4aに
対向するように形成されているので、ゲートリセス領域
7を形成する際にソース側よりもドレイン側の方が電気
化学的エッチング作用が強くなり、ゲートリセス領域7
はソース側よりもドレイン側が広くなった非対称な形状
となる。
【0086】なお、P−HEMTを形成した後にも、ダ
ミー電極11やその下の第2のHEMT活性層9等はそ
のまま残存することになるが、P−HEMTの動作に支
障をきたすことはない。
ミー電極11やその下の第2のHEMT活性層9等はそ
のまま残存することになるが、P−HEMTの動作に支
障をきたすことはない。
【0087】本実施形態に係るP−HEMTの製造工程
では、リセスエッチングを行う工程において、エッチン
グ用のマスクとなるフォトレジスト膜5のダミー電極1
1の上に第2の開口部5cを形成しているために下記の
作用が生じる。
では、リセスエッチングを行う工程において、エッチン
グ用のマスクとなるフォトレジスト膜5のダミー電極1
1の上に第2の開口部5cを形成しているために下記の
作用が生じる。
【0088】すなわち、エッチング液に接触しているゲ
ートリセス領域のn+GaAs層3aとダミー電極11
との間でGaAs基板1及びバッファ層2,10を介し
て電位差が生じ、上記第1の実施形態で説明したような
電気化学的エッチング作用が生じる。そして、この電気
化学的エッチング作用により、図12(e)に示す状態
では、ゲート電極8のゲートリセス領域7がゲート電極
8との関係で非対称な形状とすることができる。言い換
えると、オフセットゲート構造が形成可能となる。特
に、本実施形態では、ダミー電極11がドレイン電極4
bを挟んでソース電極4aに対向する側に形成されてい
るので、エッチング時にゲートリセス領域7のドレイン
側が広くなるような非対称構造となる。
ートリセス領域のn+GaAs層3aとダミー電極11
との間でGaAs基板1及びバッファ層2,10を介し
て電位差が生じ、上記第1の実施形態で説明したような
電気化学的エッチング作用が生じる。そして、この電気
化学的エッチング作用により、図12(e)に示す状態
では、ゲート電極8のゲートリセス領域7がゲート電極
8との関係で非対称な形状とすることができる。言い換
えると、オフセットゲート構造が形成可能となる。特
に、本実施形態では、ダミー電極11がドレイン電極4
bを挟んでソース電極4aに対向する側に形成されてい
るので、エッチング時にゲートリセス領域7のドレイン
側が広くなるような非対称構造となる。
【0089】その際に、ダミー電極11の上方の第2の
開口部5cの面積を変えることにより電気化学エッチン
グ作用の強弱を制御することができ、第2の開口部5c
の面積を大きくすれば電気化学的エッチング作用は大き
くなる。また、ドレイン電極4b下方のHEMT活性層
3と第2のHEMT活性層9との間の距離を変えること
によっても電気化学的エッチング作用の強弱を制御でき
る。すなわち、両者間の距離を近くすることで電気化学
的エッチング作用は促進され、両者間の距離を狭くする
ことで、電気化学的エッチング作用は弱くなる。
開口部5cの面積を変えることにより電気化学エッチン
グ作用の強弱を制御することができ、第2の開口部5c
の面積を大きくすれば電気化学的エッチング作用は大き
くなる。また、ドレイン電極4b下方のHEMT活性層
3と第2のHEMT活性層9との間の距離を変えること
によっても電気化学的エッチング作用の強弱を制御でき
る。すなわち、両者間の距離を近くすることで電気化学
的エッチング作用は促進され、両者間の距離を狭くする
ことで、電気化学的エッチング作用は弱くなる。
【0090】なお、本実施形態ではゲート電極をソース
電極側にオフセットした構造を実現するために、第2の
HEMT活性層9をドレイン電極4bに隣接する側に形
成し、ダミー電極11をドレイン電極4bを挟んでソー
ス電極4aと対向するように設ける例を示したが、本発
明はかかる実施形態に限定されるものではない。例えば
第4の実施形態に示すように、互いにしきい値電圧の異
なる複数のHEMTを同一基板上に形成するため、特定
のHEMT形成領域においてリセスエッチングの深さを
深くし、しきい値電圧を浅くすることを目的とするので
あれば、ダミー電極を形成する場所はGaAs基板1の
任意の領域でよい。また、ダミー電極の下が活性層でな
くてもよい。さらに、ダミー電極の数も1つに限定する
必要はなく、その形状も第1のHEMT活性層を取り囲
む形状であってもよい。
電極側にオフセットした構造を実現するために、第2の
HEMT活性層9をドレイン電極4bに隣接する側に形
成し、ダミー電極11をドレイン電極4bを挟んでソー
ス電極4aと対向するように設ける例を示したが、本発
明はかかる実施形態に限定されるものではない。例えば
第4の実施形態に示すように、互いにしきい値電圧の異
なる複数のHEMTを同一基板上に形成するため、特定
のHEMT形成領域においてリセスエッチングの深さを
深くし、しきい値電圧を浅くすることを目的とするので
あれば、ダミー電極を形成する場所はGaAs基板1の
任意の領域でよい。また、ダミー電極の下が活性層でな
くてもよい。さらに、ダミー電極の数も1つに限定する
必要はなく、その形状も第1のHEMT活性層を取り囲
む形状であってもよい。
【0091】また、ダミー電極11は、ソース電極4
a,ドレイン電極4bと共通のHEMT活性層3上に形
成されていてもよい。言い換えると、図13(a)に示
す工程で、HEMT活性層及びバッファ層を分離しなく
てもない。
a,ドレイン電極4bと共通のHEMT活性層3上に形
成されていてもよい。言い換えると、図13(a)に示
す工程で、HEMT活性層及びバッファ層を分離しなく
てもない。
【0092】(第6の実施形態)次に、第6の実施形態
に係るP−HEMTの製造方法について説明する。図1
3(a)〜(e)は、第6の実施形態に係るP−HEM
Tの製造工程を示す断面図である。図13(a)〜
(e)において、上記図1(a)〜(e)に示す符号と
同じ符号を付した部材は、第1の実施形態で説明した部
材と同じ部材である。
に係るP−HEMTの製造方法について説明する。図1
3(a)〜(e)は、第6の実施形態に係るP−HEM
Tの製造工程を示す断面図である。図13(a)〜
(e)において、上記図1(a)〜(e)に示す符号と
同じ符号を付した部材は、第1の実施形態で説明した部
材と同じ部材である。
【0093】図13(a)に示す工程では、上記第1の
実施形態における図1(a)に示す工程と同じ処理を行
なう。
実施形態における図1(a)に示す工程と同じ処理を行
なう。
【0094】図13(b)に示す工程では、上記第1の
実施形態と同様にソース電極4aとドレイン電極4bと
を形成するが、上記第1の実施形態とは異なり、GaA
s基板1の裏面全面に裏面電極12を形成する。この裏
面電極11は、例えばTi/Au積層膜を全面に蒸着し
て形成される。
実施形態と同様にソース電極4aとドレイン電極4bと
を形成するが、上記第1の実施形態とは異なり、GaA
s基板1の裏面全面に裏面電極12を形成する。この裏
面電極11は、例えばTi/Au積層膜を全面に蒸着し
て形成される。
【0095】そして、図13(c)に示すように、裏面
電極12の全面をフォトレジスト膜14により被い、上
記フォトレジスト膜14の一部に開口を形成して、裏面
電極12に配線13を接続しておく。
電極12の全面をフォトレジスト膜14により被い、上
記フォトレジスト膜14の一部に開口を形成して、裏面
電極12に配線13を接続しておく。
【0096】図13(d)に示す工程では、ゲート電極
形成領域においてリセスエッチングを行う際に、図15
に示すように、容器16内のエッチング液15内に対向
電極18を浸漬しておき、GaAs基板1の裏面電極1
2と対向電極18とを配線13で接続しこの配線13の
間に電源17を介設して、裏面電極12と対向電極18
との間に電圧を加えながらリセスエッチングを行う。エ
ッチング液に浸漬する対向電極18としては、使用する
エッチング液によって侵されないAuやPtなどの材料
からなる電極を用いることが好ましい。
形成領域においてリセスエッチングを行う際に、図15
に示すように、容器16内のエッチング液15内に対向
電極18を浸漬しておき、GaAs基板1の裏面電極1
2と対向電極18とを配線13で接続しこの配線13の
間に電源17を介設して、裏面電極12と対向電極18
との間に電圧を加えながらリセスエッチングを行う。エ
ッチング液に浸漬する対向電極18としては、使用する
エッチング液によって侵されないAuやPtなどの材料
からなる電極を用いることが好ましい。
【0097】そして、図13(e)に示す工程で、リフ
トオフ法によるゲート電極8を形成することにより、上
記第1の実施形態と同様に、ゲート電極8に対して非対
称なゲートリセス領域7を有するP−HEMTが形成さ
れることになる。
トオフ法によるゲート電極8を形成することにより、上
記第1の実施形態と同様に、ゲート電極8に対して非対
称なゲートリセス領域7を有するP−HEMTが形成さ
れることになる。
【0098】本実施形態に係る方法によれば、GaAs
基板1の裏面電極12とエッチング液15内に浸漬した
対向電極18との間に加える電界の方向を変えることに
よりエッチング液本来の化学的エッチング作用及び電気
化学的エッチング作用を強めるまたは弱めることが可能
である。すなわち、ゲートリセス領域の深さの調整が可
能である。
基板1の裏面電極12とエッチング液15内に浸漬した
対向電極18との間に加える電界の方向を変えることに
よりエッチング液本来の化学的エッチング作用及び電気
化学的エッチング作用を強めるまたは弱めることが可能
である。すなわち、ゲートリセス領域の深さの調整が可
能である。
【0099】さらに、裏面電極を基板の全面ではなく局
部的に形成するようにした場合、裏面電極の配置部位と
ソース領域,ドレイン領域との位置関係により、ゲート
リセス領域の形状特に非対称性を調整することができ
る。
部的に形成するようにした場合、裏面電極の配置部位と
ソース領域,ドレイン領域との位置関係により、ゲート
リセス領域の形状特に非対称性を調整することができ
る。
【0100】なお、図14に示す配線13の裏面電極1
2への接続方法は、図14に示す方法に限定されるもの
ではない。例えば配線13に接続されるリング状ばね部
材により基板を挟みつけることによって、裏面電極12
に配線13を接続させるようにしてもよい。また、基板
の裏面ではなく表面側に電極を形成し、配線13と接続
するようにしてもよい。
2への接続方法は、図14に示す方法に限定されるもの
ではない。例えば配線13に接続されるリング状ばね部
材により基板を挟みつけることによって、裏面電極12
に配線13を接続させるようにしてもよい。また、基板
の裏面ではなく表面側に電極を形成し、配線13と接続
するようにしてもよい。
【0101】(その他の実施形態)上記各実施形態にお
いては、P−HEMTのソース電極4a及びドレイン電
極4bをいずれもAuGe/Ni/Au膜により構成し
たが、本発明はかかる実施形態に限定されるものではな
く、ソース電極とドレイン電極とで異なる材料を用いて
もよい。例えばソース電極をAuGe/Ni/Au膜に
より構成する一方、ドレイン電極の少なくとも表面部分
をMo,W,Pt等のAuGe/Ni/Auよりも貴な
金属で構成することができる。このように構成すること
により、ゲートリセス領域のn+ GaAs層3aとドレ
イン電極4bとの間で生じる電位差が、AuGe/Ni
/Au膜で構成されるソース電極4aとn+ GaAs層
3aとの電位差よりも大きくなる。したがって、例えば
第1の実施形態において、ソース電極4aの上にも第2
の開口部を形成しておいて、ゲートリセスエッチングを
行なうことにより、ドレイン側が広くなったゲートリセ
ス領域を形成することができる。また、ソース電極の上
方にフォトレジスト膜の開口を設けない場合でも、ドレ
イン電極とゲートリセス領域を構成する材料との電極電
位の差が大きくなるので、ドレイン電極をAuGe/N
i/Au膜により構成した場合に比べ電気化学的エッチ
ング作用を増大させることができる。
いては、P−HEMTのソース電極4a及びドレイン電
極4bをいずれもAuGe/Ni/Au膜により構成し
たが、本発明はかかる実施形態に限定されるものではな
く、ソース電極とドレイン電極とで異なる材料を用いて
もよい。例えばソース電極をAuGe/Ni/Au膜に
より構成する一方、ドレイン電極の少なくとも表面部分
をMo,W,Pt等のAuGe/Ni/Auよりも貴な
金属で構成することができる。このように構成すること
により、ゲートリセス領域のn+ GaAs層3aとドレ
イン電極4bとの間で生じる電位差が、AuGe/Ni
/Au膜で構成されるソース電極4aとn+ GaAs層
3aとの電位差よりも大きくなる。したがって、例えば
第1の実施形態において、ソース電極4aの上にも第2
の開口部を形成しておいて、ゲートリセスエッチングを
行なうことにより、ドレイン側が広くなったゲートリセ
ス領域を形成することができる。また、ソース電極の上
方にフォトレジスト膜の開口を設けない場合でも、ドレ
イン電極とゲートリセス領域を構成する材料との電極電
位の差が大きくなるので、ドレイン電極をAuGe/N
i/Au膜により構成した場合に比べ電気化学的エッチ
ング作用を増大させることができる。
【0102】上記各実施形態では、P−HEMTとして
機能するトランジスタを半導体基板上に搭載する場合に
ついて説明したが、本発明におけるトランジスタはP−
HEMTに限らず、通常のMESFETやHEMTであ
ってもよい。また、半導体基板もGaAsに限らずIn
P等の基板であってもよい。
機能するトランジスタを半導体基板上に搭載する場合に
ついて説明したが、本発明におけるトランジスタはP−
HEMTに限らず、通常のMESFETやHEMTであ
ってもよい。また、半導体基板もGaAsに限らずIn
P等の基板であってもよい。
【0103】
【実施例】次に、上記第2の実施形態を利用して行なっ
た実施例について説明する。
た実施例について説明する。
【0104】本実施例におけるP−HEMTの製造工程
の手順は、上記第2の実施形態の手順つまり第1の実施
形態における手順とほぼ同様である。本実施形態では、
図1(c)に示すリセスエッチングを行なう工程におい
て、フォトレジスト膜にはソース電極及びドレイン電極
の上方に第2の開口部が設けられている。
の手順は、上記第2の実施形態の手順つまり第1の実施
形態における手順とほぼ同様である。本実施形態では、
図1(c)に示すリセスエッチングを行なう工程におい
て、フォトレジスト膜にはソース電極及びドレイン電極
の上方に第2の開口部が設けられている。
【0105】図16は、本実施例に係るP−HEMTの
断面構造を模式的に示す図である。すなわち、GaAs
基板1の上に厚み500nmのGaAs膜からなるバッ
ファ層2を形成し、さらにこのバッファ層2の上に、厚
み10nmのノンドープInGaAs層3eと、スペー
サ層として機能する厚み3nmのノンドープAlGaA
s層3dと、電子供給層として機能する厚み30nmの
AlGaAs層3cとからなる多層部3bを形成し、さ
らにこの多層部3bの上に、不純物濃度が6×1018c
m-3のGaAsからなる厚み50nmのn+ GaAs層
3aを形成して構成されている。そして、ノンドープA
lGaAs層3dとAlGaAs層3cとの間と、Al
GaAs層3cとn+ GaAs層3aとの間には、それ
ぞれ濃度5×1012cm-3程度のシリコンをドープして
なる低抵抗層(プレーナドープ層)が介設されている。
なお、ソース電極,ドレイン電極,ゲート電極の基本構
造は上記第1の実施形態に示す通りである。そして、ゲ
ート幅Wgは20μmとしている。
断面構造を模式的に示す図である。すなわち、GaAs
基板1の上に厚み500nmのGaAs膜からなるバッ
ファ層2を形成し、さらにこのバッファ層2の上に、厚
み10nmのノンドープInGaAs層3eと、スペー
サ層として機能する厚み3nmのノンドープAlGaA
s層3dと、電子供給層として機能する厚み30nmの
AlGaAs層3cとからなる多層部3bを形成し、さ
らにこの多層部3bの上に、不純物濃度が6×1018c
m-3のGaAsからなる厚み50nmのn+ GaAs層
3aを形成して構成されている。そして、ノンドープA
lGaAs層3dとAlGaAs層3cとの間と、Al
GaAs層3cとn+ GaAs層3aとの間には、それ
ぞれ濃度5×1012cm-3程度のシリコンをドープして
なる低抵抗層(プレーナドープ層)が介設されている。
なお、ソース電極,ドレイン電極,ゲート電極の基本構
造は上記第1の実施形態に示す通りである。そして、ゲ
ート幅Wgは20μmとしている。
【0106】図17は、フォトレジスト膜におけるドレ
イン電極上の開口面積とソース電極上の開口面積とを変
えたときのドレイン耐圧とソース耐圧とを示すデータで
ある。曲線L500d,L10d ,L1dはそれぞれドレイン電
極上の開口面積をソース電極上の開口面積に対して50
0倍,10倍,1倍にしたときのゲート−ドレイン間電
圧Vgd(V)に対するゲート−ドレイン間電流Igd
(μA)の変化を示す。同図に示すように、ドレイン電
極上の開口面積を大きくするほど、ドレイン耐圧は大き
くなっており、非対称形のゲートリセス構造つまりオフ
セットゲート構造による効果がはっきりと表れている。
一方、ソース−ゲート間電圧Vgsに対するソース−ゲ
ート間電流Igsの変化はドレイン電極上の開口面積を
変えてもほとんど変わらず、ほぼ曲線Ls だけで代表さ
れる変化特性を示している。つまり、ソース耐圧はほと
んど変化していない。
イン電極上の開口面積とソース電極上の開口面積とを変
えたときのドレイン耐圧とソース耐圧とを示すデータで
ある。曲線L500d,L10d ,L1dはそれぞれドレイン電
極上の開口面積をソース電極上の開口面積に対して50
0倍,10倍,1倍にしたときのゲート−ドレイン間電
圧Vgd(V)に対するゲート−ドレイン間電流Igd
(μA)の変化を示す。同図に示すように、ドレイン電
極上の開口面積を大きくするほど、ドレイン耐圧は大き
くなっており、非対称形のゲートリセス構造つまりオフ
セットゲート構造による効果がはっきりと表れている。
一方、ソース−ゲート間電圧Vgsに対するソース−ゲ
ート間電流Igsの変化はドレイン電極上の開口面積を
変えてもほとんど変わらず、ほぼ曲線Ls だけで代表さ
れる変化特性を示している。つまり、ソース耐圧はほと
んど変化していない。
【0107】図18は、ドレイン電極とソース電極との
開口面積比の変化に対するドレイン耐圧BVgdの変化
を直接示すデータであり、ドレイン電極・ソース電極の
開口面積比の増大につれてドレイン耐圧BVgdが向上
していることがわかる。
開口面積比の変化に対するドレイン耐圧BVgdの変化
を直接示すデータであり、ドレイン電極・ソース電極の
開口面積比の増大につれてドレイン耐圧BVgdが向上
していることがわかる。
【0108】図19は、ドレイン電極・ソース電極の開
口面積比の変化に対するしきい値Vthの変化を示すデ
ータである。ただし、このしきい値Vthの値は、ウエ
ハ状態で測定して得られたデータであり、最終的なP−
HEMTのしきい値ではない。図19に示されているよ
うに、ドレン電極の開口面積が増大するほどしきい値V
thが浅くなっており、ドレン電極の開口面積が増大す
るほどゲートリセス領域の深さが深くなることを示して
いる。つまり、ドレイン電極・ソース電極の開口面積比
の調整によってしきい値の調整を行なうことが可能であ
ることが実証されている。
口面積比の変化に対するしきい値Vthの変化を示すデ
ータである。ただし、このしきい値Vthの値は、ウエ
ハ状態で測定して得られたデータであり、最終的なP−
HEMTのしきい値ではない。図19に示されているよ
うに、ドレン電極の開口面積が増大するほどしきい値V
thが浅くなっており、ドレン電極の開口面積が増大す
るほどゲートリセス領域の深さが深くなることを示して
いる。つまり、ドレイン電極・ソース電極の開口面積比
の調整によってしきい値の調整を行なうことが可能であ
ることが実証されている。
【0109】なお、本実施例では、ソース・ドレイン電
極の開口面積を変えているが、各電極と基板のソース・
ドレイン領域となるn+ GaAs領域との間の接触面積
は変化させていない。例えばドレイン領域となるn+ G
aAs領域の面積は狭いままでその上のドレイン電極の
面積のみを大きくして得られたデータである。ドレイン
電極の開口面積の増大と共にドレイン領域の面積も同時
に拡大すると、さらにしきい値の調整作用が顕著になる
と思われる。
極の開口面積を変えているが、各電極と基板のソース・
ドレイン領域となるn+ GaAs領域との間の接触面積
は変化させていない。例えばドレイン領域となるn+ G
aAs領域の面積は狭いままでその上のドレイン電極の
面積のみを大きくして得られたデータである。ドレイン
電極の開口面積の増大と共にドレイン領域の面積も同時
に拡大すると、さらにしきい値の調整作用が顕著になる
と思われる。
【0110】
【発明の効果】請求項1〜11によれば、半導体装置の
製造方法として、半導体基板の活性層の上にソース電極
及びドレイン電極を形成した後、ゲート電極形成領域に
第1の開口部を有しソース電極及びドレイン電極のうち
少なくともいずれか一方の上方に第2の開口部を有する
エッチング用マスクを用いてリセスエッチングを行って
ゲートリセス領域を形成するようにしたので、エッチン
グ液内でソース電極又はドレイン電極とゲート電極形成
領域に露出した活性層との電位差に基づく電気化学的エ
ッチング作用を生ぜしめることができ、かつソース電極
・ドレイン電極上の開口の有無、ドレイン電極・ソース
電極の上の開口面積比の調整、各電極材料の選択等によ
って、エッチング液の電気化学的作用の強弱を調整する
ことにより、ゲートリセス領域の形状を変更しうる自由
度の拡大を図ることができ、よって、使用目的に応じた
しきい値,耐圧,高周波特性等を有する半導体装置を容
易に形成することが可能となる。
製造方法として、半導体基板の活性層の上にソース電極
及びドレイン電極を形成した後、ゲート電極形成領域に
第1の開口部を有しソース電極及びドレイン電極のうち
少なくともいずれか一方の上方に第2の開口部を有する
エッチング用マスクを用いてリセスエッチングを行って
ゲートリセス領域を形成するようにしたので、エッチン
グ液内でソース電極又はドレイン電極とゲート電極形成
領域に露出した活性層との電位差に基づく電気化学的エ
ッチング作用を生ぜしめることができ、かつソース電極
・ドレイン電極上の開口の有無、ドレイン電極・ソース
電極の上の開口面積比の調整、各電極材料の選択等によ
って、エッチング液の電気化学的作用の強弱を調整する
ことにより、ゲートリセス領域の形状を変更しうる自由
度の拡大を図ることができ、よって、使用目的に応じた
しきい値,耐圧,高周波特性等を有する半導体装置を容
易に形成することが可能となる。
【0111】請求項12によれば、半導体装置の製造方
法として、半導体基板上の第1,第2の活性層の上にソ
ース電極及びドレイン電極をそれぞれ形成した後、第1
の活性層上では第1の開口部及び第2の開口部を有する
一方、第2の活性層上では第1の開口部のみを有するエ
ッチング用マスクを用いて、リセスエッチングを行うよ
うにしたので、同じ半導体基板上に互いにしきい値が異
なる複数の半導体装置を容易に形成することができる。
法として、半導体基板上の第1,第2の活性層の上にソ
ース電極及びドレイン電極をそれぞれ形成した後、第1
の活性層上では第1の開口部及び第2の開口部を有する
一方、第2の活性層上では第1の開口部のみを有するエ
ッチング用マスクを用いて、リセスエッチングを行うよ
うにしたので、同じ半導体基板上に互いにしきい値が異
なる複数の半導体装置を容易に形成することができる。
【0112】請求項13〜18によれば、半導体装置の
製造方法として、半導体基板の活性層の上にソース電極
及びドレイン電極を形成し、半導体基板の一部の上にダ
ミー電極を形成した後、ゲート電極形成領域の上に第1
の開口部を有し、ダミー電極の上に第2の開口部を有す
るエッチング用マスクを用いてリセスエッチングを行な
ってゲートリセス領域を形成するようにしたので、エッ
チング液内でダミー電極とゲート電極形成領域に露出し
た活性層との電位差に基づく電気化学的エッチング作用
を生ぜしめることができ、よって、リセスエッチング工
程においてソース電極,ドレイン電極上を開口しなくて
も、上述の請求項1〜11と同様の効果を得ることがで
きる。
製造方法として、半導体基板の活性層の上にソース電極
及びドレイン電極を形成し、半導体基板の一部の上にダ
ミー電極を形成した後、ゲート電極形成領域の上に第1
の開口部を有し、ダミー電極の上に第2の開口部を有す
るエッチング用マスクを用いてリセスエッチングを行な
ってゲートリセス領域を形成するようにしたので、エッ
チング液内でダミー電極とゲート電極形成領域に露出し
た活性層との電位差に基づく電気化学的エッチング作用
を生ぜしめることができ、よって、リセスエッチング工
程においてソース電極,ドレイン電極上を開口しなくて
も、上述の請求項1〜11と同様の効果を得ることがで
きる。
【図1】第1の実施形態に係るP−HEMTの製造工程
を示す断面図である。
を示す断面図である。
【図2】第1の実施形態に係るP−HEMTの製造工程
を示す平面図である。
を示す平面図である。
【図3】第1の実施形態に係る製造工程により形成され
るP−HEMTの構造を示す断面図である。
るP−HEMTの構造を示す断面図である。
【図4】第1の実施形態に係るP−HEMTのソース・
ドレインのショットキ逆方向電圧特性を従来の製造方法
により形成されるP−HEMTのショットキ逆方向電圧
との相違を示す特性図である。
ドレインのショットキ逆方向電圧特性を従来の製造方法
により形成されるP−HEMTのショットキ逆方向電圧
との相違を示す特性図である。
【図5】第1の実施形態に係るP−HEMTのn+ Ga
As層のシート抵抗の変化に対するドレイン側耐圧とソ
ース側耐圧との比の変化を示す特性図である。
As層のシート抵抗の変化に対するドレイン側耐圧とソ
ース側耐圧との比の変化を示す特性図である。
【図6】第2の実施形態に係る製造工程中のエッチング
用マスクのソース・ドレイン電極上方の開口の面積の変
化に対するソース・ドレイン耐圧の変化を示す特性図で
ある。
用マスクのソース・ドレイン電極上方の開口の面積の変
化に対するソース・ドレイン耐圧の変化を示す特性図で
ある。
【図7】第2の実施形態に係る製造工程中のエッチング
用マスクのソース・ドレイン電極上方の開口の面積の比
の変化に対するドレイン耐圧とソース耐圧との比の変化
を示す特性図である。
用マスクのソース・ドレイン電極上方の開口の面積の比
の変化に対するドレイン耐圧とソース耐圧との比の変化
を示す特性図である。
【図8】第3の実施形態に係るP−HEMTの製造工程
を示す断面図である。
を示す断面図である。
【図9】第3の実施形態に係る製造工程中のエッチング
時間の変化に対するソース・ドレイン間耐圧の変化を示
す特性図である。
時間の変化に対するソース・ドレイン間耐圧の変化を示
す特性図である。
【図10】第4の実施形態に係るP−HEMTの製造工
程を示す断面図である。
程を示す断面図である。
【図11】第4の実施形態に係る製造工程中のリセスエ
ッチング時間の変化に対する第1のHEMTと第2のH
EMTとのしきい値電圧の変化を示す特性図である。
ッチング時間の変化に対する第1のHEMTと第2のH
EMTとのしきい値電圧の変化を示す特性図である。
【図12】第5の実施形態に係るP−HEMTの製造工
程を示す断面図である。
程を示す断面図である。
【図13】第6の実施形態に係るP−HEMTの製造工
程を示す断面図である。
程を示す断面図である。
【図14】第6の実施形態に係るP−HEMTの製造工
程におけるリセスエッチング方法を示した図である。
程におけるリセスエッチング方法を示した図である。
【図15】従来のP−HEMTの製造工程を示す断面図
である。
である。
【図16】実施例に使用したP−HEMTの断面構造を
模式的に示す図である。
模式的に示す図である。
【図17】実施例に係るP−HEMTのドレイン電極・
ソース電極の面積比の変化に対するドレイン耐圧及びソ
ース耐圧の変化に関するデータを示す図である。
ソース電極の面積比の変化に対するドレイン耐圧及びソ
ース耐圧の変化に関するデータを示す図である。
【図18】実施例に係るP−HEMTのドレイン電極・
ソース電極の面積比の変化に対するドレイン耐圧の変化
に関するデータを示す図である。
ソース電極の面積比の変化に対するドレイン耐圧の変化
に関するデータを示す図である。
【図19】実施例に係るP−HEMTのドレイン電極・
ソース電極の面積比の変化に対するしきい値の変化に関
するデータを示す図である。
ソース電極の面積比の変化に対するしきい値の変化に関
するデータを示す図である。
1 GaAs基板(半導体基板) 2 バッファ層 3 HEMT活性層 3a n+ GaAs層(高濃度n型層) 3b 多層部 3c n- AlGaAs層 3d ノンドープAlGaAs層 3e InGaAs層 3f AlGaAsストッパ層 4a ソース電極 4b ドレイン電極 5 フォトレジスト膜(エッチング用マスク) 5a,5b 開口部 7 ゲートリセス領域 8 ゲート電極 9 第2のHEMT活性層 10 第2のバッファ層 11 開口部 12 裏面電極 13 配線 14 フォトレジスト膜 15 エッチング液 16 容器 17 対向電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田邊 充 大阪府高槻市幸町1番1号 松下電子工業 株式会社内
Claims (18)
- 【請求項1】 半導体基板の一部の上に活性層を形成す
る第1の工程と、 上記活性層の上に、互いに所定の距離を隔てて相対向し
上記活性層にオーミック接触するソース電極及びドレイ
ン電極を形成する第2の工程と、 上記ソース電極−ドレイン電極間の一部であるゲート電
極形成領域の上方に第1の開口部を有し、上記ソース電
極及びドレイン電極のうち少なくともいずれか一方の上
方に第2の開口部を有するエッチング用マスクを形成す
る第3の工程と、 上記エッチング用マスクの各開口部をエッチング液中に
浸漬し、上記活性層を上記第1の開口部から深さ方向と
横方向とにエッチングしてゲートリセス領域を形成する
第4の工程と、 上記ゲートリセス領域の上に、上記活性層にショットキ
接触するゲート電極を形成する第5の工程とを備えてい
ることを特徴とする半導体装置の製造方法。 - 【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 上記第3の工程では、上記エッチング用マスクの上記第
2の開口部を上記ドレイン電極の上方のみに形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項3】 請求項1記載の半導体装置の製造方法に
おいて、 上記第3の工程では、上記エッチング用マスクの第2の
開口部を上記ソース電極及びドレイン電極の上方に形成
することを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、 上記エッチング用マスクの上記2つの第2の開口部のう
ち上記ドレイン電極上方の開口部の面積は上記ソース電
極上方の開口部の面積よりも大きいことを特徴とする半
導体装置の製造方法。 - 【請求項5】 請求項1,2又は3記載の半導体装置の
製造方法において、 上記第1の工程では、上記活性層内に、高濃度のn型不
純物を含む第1の半導体で構成される最上層を形成する
ことを特徴とする半導体装置の製造方法。 - 【請求項6】 請求項5記載の半導体装置の製造方法に
おいて、 上記第1の工程では、上記活性層内の上記高濃度n型層
からなる最上層の直下方に上記第4の工程におけるエッ
チング速度が上記第1の半導体よりも小さい第2の半導
体で構成される第2層を形成することを特徴とする半導
体装置の製造方法。 - 【請求項7】 請求項6記載の半導体装置の製造方法に
おいて、 上記第1の工程では、上記第1の半導体をGaAsと
し、上記第2の半導体をAlGaAsとすることを特徴
とする半導体装置の製造方法。 - 【請求項8】 請求項5記載の半導体装置の製造方法に
おいて、 上記第1の工程では、上記第1の半導体をGaAsと
し、 上記第2の工程では、上記ドレイン電極及びソース電極
の少なくとも表面層をAuで構成することを特徴とする
半導体装置の製造方法。 - 【請求項9】 請求項5記載の半導体装置の製造方法に
おいて、 上記第4の工程では、少なくとも燐酸を含む液をエッチ
ング液として用いることを特徴とする半導体装置の製造
方法。 - 【請求項10】 請求項1記載の半導体装置の製造方法
において、 上記第2の工程では、上記ソ−ス電極及びドレイン電極
の少なくとも表面部を互いに異なる第1の金属及び第2
の金属でそれぞれ構成し、 上記第1の金属と上記第2の金属とは、上記第4の工程
において上記ソース電極及びドレイン電極の上方にそれ
ぞれ第2の開口部を形成した場合に、エッチング液を介
してゲート電極形成領域の下地となる活性層との間にそ
れぞれ発生する電位差が互いに異なる材料であることを
特徴とする半導体装置の製造方法。 - 【請求項11】 請求項1記載の半導体装置の製造方法
において、 上記半導体基板の裏面上に裏面電極を形成し、この裏面
電極に電圧印加手段を介設した配線を接続し、かつ上記
配線の他端に対向電極を接続する工程をさらに備え、 上記第4の工程では、上記エッチング液中に対向電極を
浸漬させて、上記裏面電極と上記対向電極との間に上記
電圧印加手段により電圧を印可しながらエッチングする
ことを特徴とする半導体装置の製造方法。 - 【請求項12】 半導体基板の上に第1,第2の活性層
を形成する第1の工程と、 上記第1,第2の活性層の上に、互いに所定の距離を隔
てて相対向し上記各活性層にオーミック接触するソース
電極及びドレイン電極をそれぞれ形成する第2の工程
と、 上記第1の活性層上では、上記ソース電極−ドレイン電
極間の一部であるゲート電極形成領域の上方に第1の開
口部を有し上記ソース電極及びドレイン電極のうち少な
くともいずれか一方の上方に第2の開口部を有する一
方、上記第2の活性層上では、上記第1の開口部のみを
有するエッチング用マスクを形成する第3の工程と、 上記エッチング用マスクの開口部をエッチング液中に浸
漬し、上記第1,第2の活性層を上記エッチング用マス
クの上記第1の開口部から深さ方向と横方向とにエッチ
ングしてゲートリセス領域をそれぞれ形成する第4の工
程と、 上記第1,第2の活性層の各ゲートリセス領域の上に、
上記各活性層にショットキ接触するゲート電極をそれぞ
れ形成する第5の工程とを備えていることを特徴とする
半導体装置の製造方法。 - 【請求項13】 半導体基板の一部の上に活性層を形成
する第1の工程と、 上記活性層の上に、互いに所定の距離を隔てて相対向し
上記活性層にオーミック接触するソース電極及びドレイ
ン電極を形成する第2の工程と、 上記半導体基板の一部の上に上記半導体基板にオーミッ
ク接触するダミー電極を形成する第3の工程と、 上記ソース電極−ドレイン電極間の一部であるゲート電
極形成領域の上方に第1の開口部を有し、上記ダミー電
極の上方に第2の開口部を有するエッチング用マスクを
形成する第4の工程と、 上記エッチング用マスクマスクの各開口部をエッチング
液中に浸漬し、上記活性層を上記第1の開口部から深さ
方向と横方向とに除去してゲートリセス領域を形成する
第5の工程とを備えていることを特徴とする半導体装置
の製造方法。 - 【請求項14】 請求項13記載の半導体装置の製造方
法において、 上記第1の工程では、上記半導体基板上の上記第1の活
性層が形成されている領域とは別の領域に第2の活性層
を形成し、 上記第3の工程では、上記ダミー電極を上記第2の活性
層にオーミック接触させるように形成することを特徴と
する半導体装置の製造方法。 - 【請求項15】 請求項13又は14記載の半導体装置
の製造方法において、 上記第3の工程では、上記ダミー電極を上記ドレイン電
極を挟んで上記ソース電極に対向する側に形成すること
を特徴とする半導体装置の製造方法。 - 【請求項16】 請求項13又は14記載の半導体装置
の製造方法において、 上記第4の工程では、上記エッチング用マスクの開口部
を上記ドレイン電極の上方にも形成することを特徴とす
る半導体装置の製造方法。 - 【請求項17】 請求項13又は14記載の半導体装置
の製造方法において、 上記第2の工程では、上記ダミー電極の少なくとも表面
部と上記ソ−ス電極及びドレイン電極の少なくとも表面
部とを互いに異なる第1金属及び第2の金属でそれぞれ
構成し、 上記第1の金属と上記第2の金属とは、上記第4の工程
において上記ソース電極,ドレイン電極及びダミー電極
の上方にそれぞれ第2の開口部を形成した場合に、エッ
チング液を介してゲート電極形成領域の下地となる活性
層との間にそれぞれ発生する電位差が互いに異なる材料
であることを特徴とする半導体装置の製造方法。 - 【請求項18】 請求項13又は14記載の半導体装置
の製造方法において、 上記半導体基板の裏面上に裏面電極を形成し、この裏面
電極に電圧印加手段を介設した配線を接続して、この配
線の他端に対向電極を接続する工程をさらに備え、 上記第4の工程では、上記エッチング液中に対向電極を
浸漬させて、上記裏面電極と上記対向電極との間に上記
電圧印加手段により電圧を印可しながらエッチングする
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12145196A JPH09153608A (ja) | 1995-09-28 | 1996-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25048995 | 1995-09-28 | ||
JP7-250489 | 1995-09-28 | ||
JP12145196A JPH09153608A (ja) | 1995-09-28 | 1996-05-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09153608A true JPH09153608A (ja) | 1997-06-10 |
Family
ID=26458804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12145196A Withdrawn JPH09153608A (ja) | 1995-09-28 | 1996-05-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09153608A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100315423B1 (ko) * | 1999-12-22 | 2001-11-26 | 오길록 | 광 리소그래피 공정과 희생절연막을 사용한 미세티형(감마형) 게이트 형성방법 |
KR100348902B1 (ko) * | 1999-11-30 | 2002-08-14 | 한국전자통신연구원 | 에이치이엠티의 감마게이트 제조방법 |
KR100403674B1 (ko) * | 2002-01-19 | 2003-10-30 | 한국전자통신연구원 | 급속 냉각에 의한 고출력 고주파수 고전자이동도트랜지스터 제조방법 |
JP2009105120A (ja) * | 2007-10-22 | 2009-05-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1996
- 1996-05-16 JP JP12145196A patent/JPH09153608A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100348902B1 (ko) * | 1999-11-30 | 2002-08-14 | 한국전자통신연구원 | 에이치이엠티의 감마게이트 제조방법 |
KR100315423B1 (ko) * | 1999-12-22 | 2001-11-26 | 오길록 | 광 리소그래피 공정과 희생절연막을 사용한 미세티형(감마형) 게이트 형성방법 |
KR100403674B1 (ko) * | 2002-01-19 | 2003-10-30 | 한국전자통신연구원 | 급속 냉각에 의한 고출력 고주파수 고전자이동도트랜지스터 제조방법 |
JP2009105120A (ja) * | 2007-10-22 | 2009-05-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4984036A (en) | Field effect transistor with multiple grooves | |
US5153683A (en) | Field effect transistor | |
JP2001144110A (ja) | 半導体装置及びその製造方法 | |
JPH05275463A (ja) | 半導体装置 | |
US6507051B1 (en) | Semiconductor integrated circuit device | |
JPH03292744A (ja) | 化合物半導体装置およびその製造方法 | |
JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
WO2014134444A1 (en) | Tunnel junction field effect transistors having self-aligned source and gate electrodes | |
JP2000174260A (ja) | 半導体装置 | |
JPH09153608A (ja) | 半導体装置の製造方法 | |
JPH10199896A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH10178024A (ja) | 電界効果型トランジスタ及びその製造方法 | |
US6255673B1 (en) | Hetero-junction field effect transistor | |
JPH1140578A (ja) | 半導体装置及びその製造方法 | |
US5824575A (en) | Semiconductor device and method of manufacturing the same | |
JPH11163316A (ja) | 電界効果トランジスタおよびその製造方法 | |
EP0585942A1 (en) | Dual gate MESFET | |
JP2689960B2 (ja) | 半導体装置 | |
JP3443034B2 (ja) | 電界効果トランジスタ | |
JP3381694B2 (ja) | 半導体装置及びその製造方法 | |
JP3082401B2 (ja) | 選択エッチング液および半導体装置の製造方法 | |
JPH11176839A (ja) | 半導体装置及びその製造方法 | |
JPS62190772A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2000243917A (ja) | 半導体装置およびその製造方法 | |
JP2507030B2 (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |