JPH09149088A - Fsk信号復調装置 - Google Patents
Fsk信号復調装置Info
- Publication number
- JPH09149088A JPH09149088A JP7326195A JP32619595A JPH09149088A JP H09149088 A JPH09149088 A JP H09149088A JP 7326195 A JP7326195 A JP 7326195A JP 32619595 A JP32619595 A JP 32619595A JP H09149088 A JPH09149088 A JP H09149088A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- fsk
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 通信ラインがFSK信号でドライブされてい
ない無信号期間にノイズが存在する場合でも確実にベー
スバンド信号を復調できるFSK信号復調装置を提供す
る。 【解決手段】 波形整形したFSK信号を検波するFS
K復調装置において、このFSK信号を監視し、FSK
信号が一定の条件を満たすとき検出信号を出力するゲー
ト制御手段4と、ゲート制御手段の出力が所定の状態に
ある間、波形整形されたFSK信号をクロック信号に同
期して出力する第一ゲート手段5と、第一ゲート手段の
出力をクロック信号によってベースバンド信号に復調す
る検波手段6とを設ける。通信ラインがFSK信号でド
ライブされている状態をゲート制御手段が検出し、この
状態を検出している間のFSK信号は第一ゲート手段か
ら出力されてベースバンド信号に復調される。一方、通
信ラインがFSK信号でドライブされていない時に現れ
たノイズは第一ゲート手段で遮断される。
ない無信号期間にノイズが存在する場合でも確実にベー
スバンド信号を復調できるFSK信号復調装置を提供す
る。 【解決手段】 波形整形したFSK信号を検波するFS
K復調装置において、このFSK信号を監視し、FSK
信号が一定の条件を満たすとき検出信号を出力するゲー
ト制御手段4と、ゲート制御手段の出力が所定の状態に
ある間、波形整形されたFSK信号をクロック信号に同
期して出力する第一ゲート手段5と、第一ゲート手段の
出力をクロック信号によってベースバンド信号に復調す
る検波手段6とを設ける。通信ラインがFSK信号でド
ライブされている状態をゲート制御手段が検出し、この
状態を検出している間のFSK信号は第一ゲート手段か
ら出力されてベースバンド信号に復調される。一方、通
信ラインがFSK信号でドライブされていない時に現れ
たノイズは第一ゲート手段で遮断される。
Description
【0001】
【発明の属する技術分野】本発明は、非同期デジタル通
信において使用されるFSK変調信号を復調する装置に
関し、特に、通信ライン上のノイズによる誤動作を少な
くし、より確実にベースバンド信号を復調できるように
したものである。
信において使用されるFSK変調信号を復調する装置に
関し、特に、通信ライン上のノイズによる誤動作を少な
くし、より確実にベースバンド信号を復調できるように
したものである。
【0002】
【従来の技術】デジタル通信では、搬送波の周波数をデ
ジタル情報に応じて変化させるFSK(周波数シフトキ
ーイング)方式が広く用いられている。2進のFSKで
は、1、0の信号に対してそれぞれ異なる周波数f1、
f0が割り当てられる。FSK信号は変調の仕方により
高調波成分を減らして狭帯域化を図ることができる。
ジタル情報に応じて変化させるFSK(周波数シフトキ
ーイング)方式が広く用いられている。2進のFSKで
は、1、0の信号に対してそれぞれ異なる周波数f1、
f0が割り当てられる。FSK信号は変調の仕方により
高調波成分を減らして狭帯域化を図ることができる。
【0003】このFSK信号を受信する受信機には、F
SK信号をベースバンド信号に復調する復調回路が必要
になる。従来のFSK信号復調装置は、図11に示すよ
うに、受信したFSK信号1を波形整形する波形整形回
路3と、波形整形回路3の出力をクロック信号2を用い
てNRZ信号に復調する遅延検波回路6と、遅延検波回
路6の出力をクロック信号2を用いてRZ信号11に変換
するRZ信号変換回路8とを備えている。
SK信号をベースバンド信号に復調する復調回路が必要
になる。従来のFSK信号復調装置は、図11に示すよ
うに、受信したFSK信号1を波形整形する波形整形回
路3と、波形整形回路3の出力をクロック信号2を用い
てNRZ信号に復調する遅延検波回路6と、遅延検波回
路6の出力をクロック信号2を用いてRZ信号11に変換
するRZ信号変換回路8とを備えている。
【0004】FSK信号1は、クロック信号2の8周期
間をデータの単位としており、例えば、f/16(fは
クロック信号2の周波数)の変調周波数をクロック信号
2の8周期間続けることによってデータの1を表示し、
f/8の変調周波数をクロック信号2の8周期間続ける
ことによってデータの0を表示する。波形整形回路3
は、このFSK信号1を図12に示すように波形整形す
る。
間をデータの単位としており、例えば、f/16(fは
クロック信号2の周波数)の変調周波数をクロック信号
2の8周期間続けることによってデータの1を表示し、
f/8の変調周波数をクロック信号2の8周期間続ける
ことによってデータの0を表示する。波形整形回路3
は、このFSK信号1を図12に示すように波形整形す
る。
【0005】この波形整形回路3の出力は遅延検波回路
6に入力し、遅延検波回路6は、この出力に基づいてN
RZ信号を生成する。波形整形回路1の出力及び遅延検
波回路6の出力のタイミングチャートを図13に示して
いる。遅延検波回路6は、波形整形回路3の出力をクロ
ック信号2に同期させることにより信号(a)を生成
し、次いで、この信号(a)をクロック信号2の8周期
間遅延させて信号(b)を生成し、これらの信号(aと
b)を内部のEX−ORゲートに入力する。遅延検波回
路6の出力は、このEX−ORゲートの出力であり、N
RZ信号を得ることができる。なお、図13中の不要信
号は、遅延検波の原理上必ず生じる信号である。
6に入力し、遅延検波回路6は、この出力に基づいてN
RZ信号を生成する。波形整形回路1の出力及び遅延検
波回路6の出力のタイミングチャートを図13に示して
いる。遅延検波回路6は、波形整形回路3の出力をクロ
ック信号2に同期させることにより信号(a)を生成
し、次いで、この信号(a)をクロック信号2の8周期
間遅延させて信号(b)を生成し、これらの信号(aと
b)を内部のEX−ORゲートに入力する。遅延検波回
路6の出力は、このEX−ORゲートの出力であり、N
RZ信号を得ることができる。なお、図13中の不要信
号は、遅延検波の原理上必ず生じる信号である。
【0006】波形整形回路3から出力されたNRZ信号
はRZ信号変換回路8に入力し、RZ信号変換回路8
は、このNRZ信号をサンプルするための内部クロック
信号(c)を発生する。この内部クロック信号は、遅延
検波回路6の出力の最初の立ち上がりエッジを検出して
計時を開始し、NRZ信号の中心点がサンプルできるよ
うに、f/8の周波数でHIGHレベルを繰り返す。そ
して、このサンプルクロック信号(c)がHIGHレベ
ルのときのNRZ信号をサンプリングし、そのデータが
1であれば、クロック信号2の4周期間LOWを出力
し、その後HIGHを出力する。また、サンプリングし
たデータが0であれば、HIGH出力を維持する。この
ようにして、RZ信号変換回路8はRZ信号11を出力す
る。
はRZ信号変換回路8に入力し、RZ信号変換回路8
は、このNRZ信号をサンプルするための内部クロック
信号(c)を発生する。この内部クロック信号は、遅延
検波回路6の出力の最初の立ち上がりエッジを検出して
計時を開始し、NRZ信号の中心点がサンプルできるよ
うに、f/8の周波数でHIGHレベルを繰り返す。そ
して、このサンプルクロック信号(c)がHIGHレベ
ルのときのNRZ信号をサンプリングし、そのデータが
1であれば、クロック信号2の4周期間LOWを出力
し、その後HIGHを出力する。また、サンプリングし
たデータが0であれば、HIGH出力を維持する。この
ようにして、RZ信号変換回路8はRZ信号11を出力す
る。
【0007】このように、サンプルクロック信号(c)
を用いてNRZ信号をサンプリングするのは、遅延検波
回路6の出力であるNRZ信号にジッタが含まれる場合
でも、RZ信号11の正しい復調を可能にするためであ
る。それには、常に、サンプルクロック信号(c)によ
ってNRZ信号のデータの中心がサンプルできる状態を
保たなければならない。そこで、RZ信号変換回路8
は、NRZ信号の変化点を検出する度に、サンプルクロ
ック信号(c)をNRZ信号に同期させるように調整す
る。
を用いてNRZ信号をサンプリングするのは、遅延検波
回路6の出力であるNRZ信号にジッタが含まれる場合
でも、RZ信号11の正しい復調を可能にするためであ
る。それには、常に、サンプルクロック信号(c)によ
ってNRZ信号のデータの中心がサンプルできる状態を
保たなければならない。そこで、RZ信号変換回路8
は、NRZ信号の変化点を検出する度に、サンプルクロ
ック信号(c)をNRZ信号に同期させるように調整す
る。
【0008】こうして、FSK信号1からRZ信号11が
復調される。
復調される。
【0009】
【発明が解決しようとする課題】しかし、従来のFSK
信号復調装置では、通信ラインがFSK信号でドライブ
されていない無信号期間のノイズにより、誤動作を引き
起こす。図14はその事例を示している。このようなノ
イズが存在する場合に、波形整形回路3はノイズをも含
めて波形整形した信号を出力する。遅延検波回路6は、
波形整形回路出力に現れた信号を全てクロック信号2に
同期させて信号(a)を生成し、また、信号(a)をク
ロック信号2の8周期間遅延させて信号(b)を生成
し、これらの信号(a)と信号(b)とのEX−ORを
出力する。従って、この遅延検波回路6の出力には、至
る所にNRZ信号以外の変化点が現れる。そのため、R
Z信号変換回路8は、NRZ信号以外の誤った変化点に
同期するサンプルクロック信号(c)を発生することに
なり、その結果、NRZ信号の適切なサンプリングがで
きなくなる。
信号復調装置では、通信ラインがFSK信号でドライブ
されていない無信号期間のノイズにより、誤動作を引き
起こす。図14はその事例を示している。このようなノ
イズが存在する場合に、波形整形回路3はノイズをも含
めて波形整形した信号を出力する。遅延検波回路6は、
波形整形回路出力に現れた信号を全てクロック信号2に
同期させて信号(a)を生成し、また、信号(a)をク
ロック信号2の8周期間遅延させて信号(b)を生成
し、これらの信号(a)と信号(b)とのEX−ORを
出力する。従って、この遅延検波回路6の出力には、至
る所にNRZ信号以外の変化点が現れる。そのため、R
Z信号変換回路8は、NRZ信号以外の誤った変化点に
同期するサンプルクロック信号(c)を発生することに
なり、その結果、NRZ信号の適切なサンプリングがで
きなくなる。
【0010】さらに、このような状態が継続した場合に
は、FSK信号復調装置に続く装置にもノイズの影響が
伝搬し、その結果、通信が一切行なえなくなる。
は、FSK信号復調装置に続く装置にもノイズの影響が
伝搬し、その結果、通信が一切行なえなくなる。
【0011】そのため、この復調装置は、外来ノイズを
受けやすい場所での通信や、厳しい車載環境での通信に
おいて誤動作が多発し、受信不能になるという問題点を
有している。
受けやすい場所での通信や、厳しい車載環境での通信に
おいて誤動作が多発し、受信不能になるという問題点を
有している。
【0012】本発明は、こうした従来の問題点を解決す
るものであり、通信ラインがFSK信号でドライブされ
ていない無信号期間にノイズが存在する場合でも、確実
にベースバンド信号を復調することができ、また、回路
規模を増大することなく、安定した動作を行なうことが
できるFSK信号復調装置を提供することを目的として
いる。
るものであり、通信ラインがFSK信号でドライブされ
ていない無信号期間にノイズが存在する場合でも、確実
にベースバンド信号を復調することができ、また、回路
規模を増大することなく、安定した動作を行なうことが
できるFSK信号復調装置を提供することを目的として
いる。
【0013】
【課題を解決するための手段】そこで、本発明では、F
SK信号復調装置に、波形整形されたFSK信号を監視
し、このFSK信号が所定の条件を満たすときに検出信
号を出力するゲート制御手段と、ゲート制御手段の出力
が所定の状態にある間、波形整形されたFSK信号を検
波手段に出力する第一ゲート手段とを設けている。
SK信号復調装置に、波形整形されたFSK信号を監視
し、このFSK信号が所定の条件を満たすときに検出信
号を出力するゲート制御手段と、ゲート制御手段の出力
が所定の状態にある間、波形整形されたFSK信号を検
波手段に出力する第一ゲート手段とを設けている。
【0014】そのため、通信ラインがFSK信号でドラ
イブされている状態をゲート制御手段が検出し、その間
のFSK信号だけが復調される。通信ラインがFSK信
号でドライブされていない無信号期間に出現した信号は
第一ゲート手段が遮断し、従って、この間のノイズの影
響が除去できる。
イブされている状態をゲート制御手段が検出し、その間
のFSK信号だけが復調される。通信ラインがFSK信
号でドライブされていない無信号期間に出現した信号は
第一ゲート手段が遮断し、従って、この間のノイズの影
響が除去できる。
【0015】
【発明の実施の形態】本発明の請求項1に記載の発明
は、波形整形したFSK信号を検波するFSK復調装置
において、波形整形されたFSK信号を監視し、このF
SK信号が所定の条件を満たすとき検出信号を出力する
ゲート制御手段と、ゲート制御手段の出力が所定の状態
にある間、波形整形されたFSK信号をクロック信号に
同期して出力する第一ゲート手段と、第一ゲート手段の
出力をクロック信号によってベースバンド信号に復調す
る検波手段とを設けたものであり、通信ラインがFSK
信号でドライブされている状態をゲート制御手段が検出
し、この状態が検出されている間のFSK信号は第一ゲ
ート手段から出力されてベースバンド信号に復調され
る。一方、通信ラインがFSK信号でドライブされてい
ないときに現れた信号は第一ゲート手段で遮断される。
は、波形整形したFSK信号を検波するFSK復調装置
において、波形整形されたFSK信号を監視し、このF
SK信号が所定の条件を満たすとき検出信号を出力する
ゲート制御手段と、ゲート制御手段の出力が所定の状態
にある間、波形整形されたFSK信号をクロック信号に
同期して出力する第一ゲート手段と、第一ゲート手段の
出力をクロック信号によってベースバンド信号に復調す
る検波手段とを設けたものであり、通信ラインがFSK
信号でドライブされている状態をゲート制御手段が検出
し、この状態が検出されている間のFSK信号は第一ゲ
ート手段から出力されてベースバンド信号に復調され
る。一方、通信ラインがFSK信号でドライブされてい
ないときに現れた信号は第一ゲート手段で遮断される。
【0016】請求項2に記載の発明は、このFSK信号
復調装置に、さらに、検波手段の出力をクロック信号で
RZ信号に変換するRZ信号変換手段と、RZ信号変換
手段の出力をクロック信号で遅延して出力する遅延手段
と、遅延手段の出力をゲート制御手段の出力で制御して
出力する第二ゲート手段とを設けたものであり、RZ信
号への変換の終了段階で発生する誤信号を第二ゲート手
段により取り除くことができる。
復調装置に、さらに、検波手段の出力をクロック信号で
RZ信号に変換するRZ信号変換手段と、RZ信号変換
手段の出力をクロック信号で遅延して出力する遅延手段
と、遅延手段の出力をゲート制御手段の出力で制御して
出力する第二ゲート手段とを設けたものであり、RZ信
号への変換の終了段階で発生する誤信号を第二ゲート手
段により取り除くことができる。
【0017】以下、本発明の実施の形態について、図面
を用いて説明する。
を用いて説明する。
【0018】(実施の形態1)第1の実施形態のFSK
信号復調装置は、図1に示すように、受信したFSK信
号1を波形整形する波形整形回路3と、波形整形回路3
から出力されたデータの並び具合に基づいて通信ライン
でのFSK信号のドライブ開始を判断し、検出信号を出
力するゲート制御回路4と、ゲート制御回路4から検出
信号が出力された以降の波形整形回路3の出力をクロッ
ク信号2に同期させて出力する第一ゲート回路5と、第
一ゲート回路5の出力をクロック信号2でNRZ信号7
へ復調する遅延検波回路6とを備えている。
信号復調装置は、図1に示すように、受信したFSK信
号1を波形整形する波形整形回路3と、波形整形回路3
から出力されたデータの並び具合に基づいて通信ライン
でのFSK信号のドライブ開始を判断し、検出信号を出
力するゲート制御回路4と、ゲート制御回路4から検出
信号が出力された以降の波形整形回路3の出力をクロッ
ク信号2に同期させて出力する第一ゲート回路5と、第
一ゲート回路5の出力をクロック信号2でNRZ信号7
へ復調する遅延検波回路6とを備えている。
【0019】なお、FSK信号1は、クロック信号2の
8周期間をデータの1単位とし、データ1に対する変調
周波数はf/16(fはクロック信号2の周波数)、デ
ータ0に対する変調周波数はf/8であるとする。ま
た、復調したNRZ信号7には、出力信号がHIGHの
ときにデータ1を割り当て、出力信号がLOWのときに
データ0を割り当てるものとする。
8周期間をデータの1単位とし、データ1に対する変調
周波数はf/16(fはクロック信号2の周波数)、デ
ータ0に対する変調周波数はf/8であるとする。ま
た、復調したNRZ信号7には、出力信号がHIGHの
ときにデータ1を割り当て、出力信号がLOWのときに
データ0を割り当てるものとする。
【0020】次に、このFSK信号復調装置の動作につ
いて説明する。図2、図3は、この復調装置の各部のタ
イミングを示している。
いて説明する。図2、図3は、この復調装置の各部のタ
イミングを示している。
【0021】まず、波形整形回路3にFSK信号1が入
力すると、波形整形回路3は、図2、図3に示すよう
に、ノイズをも含めてこの信号を波形整形し、波形整形
回路3出力を出力する。
力すると、波形整形回路3は、図2、図3に示すよう
に、ノイズをも含めてこの信号を波形整形し、波形整形
回路3出力を出力する。
【0022】この波形整形回路3出力はゲート制御回路
4に入力する。ゲート制御回路4は、波形整形回路3出
力をクロック信号2でサンプルし、そのサンプルした一
連のデータが図4に示すような条件(d)または(e)
に一致したとき、つまり、クロック信号2の周期を単位
として、LOWが4周期間以上続いた後、HIGHが4
周期間続いたとき、または、HIGHが4周期間以上続
いた後、LOWが4周期間続いたとき、HIGHレベル
の検出信号を第一ゲート回路5に出力する。このとき、
ゲート制御回路4は、後述するように、第一ゲート回路
5がFSK信号パルスを完全な形で出力できるように、
検出信号の出力時期を調整する。
4に入力する。ゲート制御回路4は、波形整形回路3出
力をクロック信号2でサンプルし、そのサンプルした一
連のデータが図4に示すような条件(d)または(e)
に一致したとき、つまり、クロック信号2の周期を単位
として、LOWが4周期間以上続いた後、HIGHが4
周期間続いたとき、または、HIGHが4周期間以上続
いた後、LOWが4周期間続いたとき、HIGHレベル
の検出信号を第一ゲート回路5に出力する。このとき、
ゲート制御回路4は、後述するように、第一ゲート回路
5がFSK信号パルスを完全な形で出力できるように、
検出信号の出力時期を調整する。
【0023】第一ゲート回路5は、例えば、2入力AN
Dゲートと、クロック信号2で動作するDフリップフロ
ップとで構成する。2入力ANDゲートは、図5に示す
ように、その一方に波形整形回路3の出力を入力し、も
う一方にゲート制御回路4の出力を入力する。そして、
この2入力ANDゲートの出力をクロック信号2で動作
するDフリップフロップに入力し、Dフリップフロップ
の出力を第一ゲート回路5の出力とする。
Dゲートと、クロック信号2で動作するDフリップフロ
ップとで構成する。2入力ANDゲートは、図5に示す
ように、その一方に波形整形回路3の出力を入力し、も
う一方にゲート制御回路4の出力を入力する。そして、
この2入力ANDゲートの出力をクロック信号2で動作
するDフリップフロップに入力し、Dフリップフロップ
の出力を第一ゲート回路5の出力とする。
【0024】従って、第一ゲート回路5は、図2、図3
に示すように、ゲート制御回路4出力がHIGH状態の
ときの波形整形回路3出力をクロック信号2に同期させ
て出力する。ゲート制御回路4の出力がLOWであれ
ば、波形整形回路3出力の如何に関わらず第一ゲート回
路5の出力はLOWとなる。そのため、波形整形回路3
出力に含まれるノイズの影響がここで断ち切られる。な
お、図2は条件(d)を検出した場合のタイミングチャ
ートであり、図3は条件(e)を検出した場合のタイミ
ングチャートである。
に示すように、ゲート制御回路4出力がHIGH状態の
ときの波形整形回路3出力をクロック信号2に同期させ
て出力する。ゲート制御回路4の出力がLOWであれ
ば、波形整形回路3出力の如何に関わらず第一ゲート回
路5の出力はLOWとなる。そのため、波形整形回路3
出力に含まれるノイズの影響がここで断ち切られる。な
お、図2は条件(d)を検出した場合のタイミングチャ
ートであり、図3は条件(e)を検出した場合のタイミ
ングチャートである。
【0025】第一ゲート回路5の出力は遅延検波回路6
に入力し、遅延検波回路6は、従来例で説明した手順で
NRZ信号を生成する。
に入力し、遅延検波回路6は、従来例で説明した手順で
NRZ信号を生成する。
【0026】ところで、図2の場合、図4中の条件
(d)を検出して、直ぐにゲート制御回路4出力をHI
GHにすると、図5に示すように、第一ゲート回路5の
ANDゲート出力がFSK信号パルスの途中からHIG
Hになり、第一ゲート回路5の出力信号は波形整形した
FSK信号のHIGHパルスの一部を削ることになって
しまう。こうした事態を避けるため、ゲート制御回路4
は、条件(d)を検出した場合には、波形整形回路3の
出力が次に立ち下がった後に検出信号をHIGHにする
ように動作する。
(d)を検出して、直ぐにゲート制御回路4出力をHI
GHにすると、図5に示すように、第一ゲート回路5の
ANDゲート出力がFSK信号パルスの途中からHIG
Hになり、第一ゲート回路5の出力信号は波形整形した
FSK信号のHIGHパルスの一部を削ることになって
しまう。こうした事態を避けるため、ゲート制御回路4
は、条件(d)を検出した場合には、波形整形回路3の
出力が次に立ち下がった後に検出信号をHIGHにする
ように動作する。
【0027】一方、図4中の条件(e)を検出したとき
には、図6に示すように、直ぐにゲート制御回路4の出
力信号をHIGHにしても、波形整形したFSK信号の
パルスの一部を削ることは無い。そのため、この場合に
は、ゲート制御回路4は、次に波形整形回路3の出力が
HIGHに立ち上がる前に、検出信号出力をHIGHに
する。
には、図6に示すように、直ぐにゲート制御回路4の出
力信号をHIGHにしても、波形整形したFSK信号の
パルスの一部を削ることは無い。そのため、この場合に
は、ゲート制御回路4は、次に波形整形回路3の出力が
HIGHに立ち上がる前に、検出信号出力をHIGHに
する。
【0028】但し、このFSK信号復調装置では、図
2、図3から明らかなように、NRZ信号7の復調に際
して、少なくとも送信されたFSK信号1の先頭2ビッ
トのデータ1が除かれてしまう。そのため、このFSK
信号復調装置を用いる場合には、送信側で送信すべきデ
ータの先頭にスタートビット列としてデータ1を2ビッ
ト以上付加してデータを送信するようにする。
2、図3から明らかなように、NRZ信号7の復調に際
して、少なくとも送信されたFSK信号1の先頭2ビッ
トのデータ1が除かれてしまう。そのため、このFSK
信号復調装置を用いる場合には、送信側で送信すべきデ
ータの先頭にスタートビット列としてデータ1を2ビッ
ト以上付加してデータを送信するようにする。
【0029】このようにして復調したNRZ信号7は、
FSK信号で動作する前の通信ラインにノイズがあって
も、そのノイズの影響がNRZ信号7に及ばない。ま
た、NRZ信号7には、NRZ信号以外の変化点を含ま
ないため、このNRZ信号7に対して信号処理を施して
も、この復調装置以降へのノイズの影響の伝搬は一切な
くなる。
FSK信号で動作する前の通信ラインにノイズがあって
も、そのノイズの影響がNRZ信号7に及ばない。ま
た、NRZ信号7には、NRZ信号以外の変化点を含ま
ないため、このNRZ信号7に対して信号処理を施して
も、この復調装置以降へのノイズの影響の伝搬は一切な
くなる。
【0030】なお、第1の実施形態では、受信データの
基本周期をクロック信号の8周期間、FSK信号の変調
周波数をクロック信号の周波数の1/16及び1/8と
しているが、受信データの基本周期は、mを任意の整数
として、クロック信号のm周期間とすることができ、ま
た、FSK変調周波数は、x,yを任意の整数としてx
f/2m,yf/2m(x≠y,f:クロック信号周波
数)とすることができる。
基本周期をクロック信号の8周期間、FSK信号の変調
周波数をクロック信号の周波数の1/16及び1/8と
しているが、受信データの基本周期は、mを任意の整数
として、クロック信号のm周期間とすることができ、ま
た、FSK変調周波数は、x,yを任意の整数としてx
f/2m,yf/2m(x≠y,f:クロック信号周波
数)とすることができる。
【0031】また、ゲート制御回路4において通信ライ
ンがFSK信号でドライブされていると判断する条件
は、図4に示したものだけに限定される訳ではない。ま
た、第一ゲート回路5は、2入力ANDゲート及びDフ
リップフロップ以外のもので構成してもよい。ゲート制
御回路4の出力がLOWのときに、第一ゲート回路5が
波形整形したFSK信号を遮断する、という関係は固定
的ではなく、第一ゲート回路5の構成に合わせて、ゲー
ト制御回路4の出力を変えることができる。
ンがFSK信号でドライブされていると判断する条件
は、図4に示したものだけに限定される訳ではない。ま
た、第一ゲート回路5は、2入力ANDゲート及びDフ
リップフロップ以外のもので構成してもよい。ゲート制
御回路4の出力がLOWのときに、第一ゲート回路5が
波形整形したFSK信号を遮断する、という関係は固定
的ではなく、第一ゲート回路5の構成に合わせて、ゲー
ト制御回路4の出力を変えることができる。
【0032】また、遅延検波回路6は、遅延検波以外の
方式を用いてもよく、NRZ信号以外のベースバンド信
号を復調するようにしてもよい。また、波形整形回路3
の出力を遮断しているときの第一ゲート回路5の出力
は、ハザードを出力せず、第一ゲート回路5から出力す
るべきパルスの一部が削られなければ、LOWでなくて
もよい。
方式を用いてもよく、NRZ信号以外のベースバンド信
号を復調するようにしてもよい。また、波形整形回路3
の出力を遮断しているときの第一ゲート回路5の出力
は、ハザードを出力せず、第一ゲート回路5から出力す
るべきパルスの一部が削られなければ、LOWでなくて
もよい。
【0033】また、この実施形態では、FSK変調周波
数の低周波数をデータ1に対して割り当てたが、データ
1、データ0のどちらに対してそれを割り当ててもよ
い。
数の低周波数をデータ1に対して割り当てたが、データ
1、データ0のどちらに対してそれを割り当ててもよ
い。
【0034】(実施の形態2)第2の実施形態のFSK
信号復調装置は、RZ信号を復調するとともに、RZ信
号復調の終了時に発生する誤信号を排除する構成を備え
ている。
信号復調装置は、RZ信号を復調するとともに、RZ信
号復調の終了時に発生する誤信号を排除する構成を備え
ている。
【0035】この装置は、図7に示すように、通信ライ
ンでのFSK信号のドライブ開始とともに、ドライブ終
了を検出するゲート制御回路4と、クロック信号2を用
いて遅延検波回路6の出力をRZ信号に変換するRZ信
号変換回路8と、RZ信号変換回路8の出力を遅延させ
る遅延回路9と、ゲート制御回路4の検出信号がHIG
Hの間の遅延回路9の出力をRZ信号11として出力する
第二ゲート回路10とを備えている。その他の構成は第1
の実施形態の装置(図1)と変わりがない。
ンでのFSK信号のドライブ開始とともに、ドライブ終
了を検出するゲート制御回路4と、クロック信号2を用
いて遅延検波回路6の出力をRZ信号に変換するRZ信
号変換回路8と、RZ信号変換回路8の出力を遅延させ
る遅延回路9と、ゲート制御回路4の検出信号がHIG
Hの間の遅延回路9の出力をRZ信号11として出力する
第二ゲート回路10とを備えている。その他の構成は第1
の実施形態の装置(図1)と変わりがない。
【0036】次に、このFSK信号復調装置の動作につ
いて説明する。図8は、この復調装置が図4中の条件
(e)を検出したときの各部のタイミングを示してい
る。FSK信号1は、第1の実施形態と同じ条件であ
る。復調したRZ信号11は、データ1に対しては出力信
号が一度LOWになってからHIGHに切り替わる信号
を割り当て、データ0に対しては出力信号が切り替わら
ずにHIGHを維持する信号を割り当てるものとする。
また、FSK信号1の無信号期間は、RZ信号11ではデ
ータ0に対応させる。
いて説明する。図8は、この復調装置が図4中の条件
(e)を検出したときの各部のタイミングを示してい
る。FSK信号1は、第1の実施形態と同じ条件であ
る。復調したRZ信号11は、データ1に対しては出力信
号が一度LOWになってからHIGHに切り替わる信号
を割り当て、データ0に対しては出力信号が切り替わら
ずにHIGHを維持する信号を割り当てるものとする。
また、FSK信号1の無信号期間は、RZ信号11ではデ
ータ0に対応させる。
【0037】遅延検波回路6で復調されたNRZ信号7
がRZ信号変換回路8に入力すると、RZ信号変換回路
8は、従来例の回路と同様に、f/8の周波数でサンプ
ルクロック信号(c)を発生し、このサンプルクロック
信号(c)がHIGHのときにNRZ信号をサンプルす
る。そして、サンプルした結果がデータ1であれば、ク
ロック信号2の4周期間LOWを出力した後HIGHに
戻り、また、サンプルした結果がデータ0であれば、H
IGH出力を維持し、そうすることによって、RZ信号
11の原型を出力する。
がRZ信号変換回路8に入力すると、RZ信号変換回路
8は、従来例の回路と同様に、f/8の周波数でサンプ
ルクロック信号(c)を発生し、このサンプルクロック
信号(c)がHIGHのときにNRZ信号をサンプルす
る。そして、サンプルした結果がデータ1であれば、ク
ロック信号2の4周期間LOWを出力した後HIGHに
戻り、また、サンプルした結果がデータ0であれば、H
IGH出力を維持し、そうすることによって、RZ信号
11の原型を出力する。
【0038】RZ信号変換回路8の出力は、遅延回路9
で4ビット分遅延された後、第二ゲート回路10に入力す
る。
で4ビット分遅延された後、第二ゲート回路10に入力す
る。
【0039】第二ゲート回路10は、例えば、2入力OR
ゲートで構成され、この2入力ORゲートの一方には遅
延回路9の出力が入力し、もう一方にはゲート制御回路
4の出力が反転して入力する。従って、ゲート制御回路
4の検出信号がHIGHの場合には、第二ゲート回路10
から、遅延回路9の出力がそのままRZ信号11として出
力される。
ゲートで構成され、この2入力ORゲートの一方には遅
延回路9の出力が入力し、もう一方にはゲート制御回路
4の出力が反転して入力する。従って、ゲート制御回路
4の検出信号がHIGHの場合には、第二ゲート回路10
から、遅延回路9の出力がそのままRZ信号11として出
力される。
【0040】次に、通信が終了するときのFSK信号復
調装置の動作を説明する。図9に示すように、通信が終
了すると、FSK信号1を波形整形した波形整形回路3
の出力は、無信号期間の定常状態になる。ゲート制御回
路4は、図10に示すように、波形整形回路3出力がク
ロック信号2の13周期間に渡ってHIGHまたはLO
Wを維持しているとき、この定常状態を検出して、検出
信号をLOWに変更する。
調装置の動作を説明する。図9に示すように、通信が終
了すると、FSK信号1を波形整形した波形整形回路3
の出力は、無信号期間の定常状態になる。ゲート制御回
路4は、図10に示すように、波形整形回路3出力がク
ロック信号2の13周期間に渡ってHIGHまたはLO
Wを維持しているとき、この定常状態を検出して、検出
信号をLOWに変更する。
【0041】これを受けて、第一ゲート回路5の出力は
LOWになる。また、2入力ORゲートで構成される第
二ゲート回路10は、検出信号が反転して入力するためH
IGHになる。
LOWになる。また、2入力ORゲートで構成される第
二ゲート回路10は、検出信号が反転して入力するためH
IGHになる。
【0042】波形整形回路3の出力が図10に示す定常
状態検出条件を満たす定常状態になると、遅延検波回路
6出力のNRZ信号の最後には不要信号が必ず発生す
る。RZ信号変換回路8は、この不要信号によって誤動
作を引き起こす。このRZ信号変換回路8の誤動作出力
の影響を防ぐために、まず送信側から、送信すべきデー
タの後にデータ0を例えば4ビット送信し、RZ信号変
換回路8に出力する誤信号発生時間を遅らせる。さら
に、遅延回路9でRZ信号変換回路8の出力を4ビット
の通信時間分遅延させる。このようにすると、RZ信号
変換回路8が誤動作を引き起こして出力した誤信号が第
二ゲート回路10に入力する時点では、ゲート制御回路4
の反転出力が既にHIGHになっているため、誤信号が
マスクされ、RZ信号11に誤動作の影響が現れない。
状態検出条件を満たす定常状態になると、遅延検波回路
6出力のNRZ信号の最後には不要信号が必ず発生す
る。RZ信号変換回路8は、この不要信号によって誤動
作を引き起こす。このRZ信号変換回路8の誤動作出力
の影響を防ぐために、まず送信側から、送信すべきデー
タの後にデータ0を例えば4ビット送信し、RZ信号変
換回路8に出力する誤信号発生時間を遅らせる。さら
に、遅延回路9でRZ信号変換回路8の出力を4ビット
の通信時間分遅延させる。このようにすると、RZ信号
変換回路8が誤動作を引き起こして出力した誤信号が第
二ゲート回路10に入力する時点では、ゲート制御回路4
の反転出力が既にHIGHになっているため、誤信号が
マスクされ、RZ信号11に誤動作の影響が現れない。
【0043】また、第一ゲート回路5、第二ゲート回路
10がともに、それぞれの入力信号を遮断するため、FS
K信号でドライブしていないときの通信ラインのノイズ
の影響は、復調したRZ信号11に伝搬しない。
10がともに、それぞれの入力信号を遮断するため、FS
K信号でドライブしていないときの通信ラインのノイズ
の影響は、復調したRZ信号11に伝搬しない。
【0044】従って、復調されたRZ信号11には、通信
ラインをFSK信号でドライブする前後のノイズ(遅延
検波回路6から出力される不要信号もこれに含む)の影
響が一切含まれない。
ラインをFSK信号でドライブする前後のノイズ(遅延
検波回路6から出力される不要信号もこれに含む)の影
響が一切含まれない。
【0045】なお、通信が終了し、通信ラインが無信号
期間の定常状態になったことをゲート制御回路4が判断
する条件は、遅延検波回路6出力の不要信号の影響を受
けなければ、図10に示した通りでなくてもよい。ま
た、遅延回路9の遅延時間は、第二ゲート回路10出力
が、遅延検波回路6出力の不要信号や通信ラインのノイ
ズの影響を受けなければ、4ビット分の通信時間以外の
時間を設定することも可能である。この場合、クロック
信号2の1/fの整形倍の適当な遅延時間に設定する。
期間の定常状態になったことをゲート制御回路4が判断
する条件は、遅延検波回路6出力の不要信号の影響を受
けなければ、図10に示した通りでなくてもよい。ま
た、遅延回路9の遅延時間は、第二ゲート回路10出力
が、遅延検波回路6出力の不要信号や通信ラインのノイ
ズの影響を受けなければ、4ビット分の通信時間以外の
時間を設定することも可能である。この場合、クロック
信号2の1/fの整形倍の適当な遅延時間に設定する。
【0046】また、第二ゲート回路10は、復調するRZ
信号によってハザードが出力されず、また第二ゲート回
路10の出力が遅延検波回路6出力の不要信号の影響を受
けなければ、2入力ORゲート以外の構成を取ることが
できる。
信号によってハザードが出力されず、また第二ゲート回
路10の出力が遅延検波回路6出力の不要信号の影響を受
けなければ、2入力ORゲート以外の構成を取ることが
できる。
【0047】また、RZ信号変換回路8の出力を遮断し
ているときの第二ゲート回路10の出力は、ハザードが出
力されず、第二ゲート回路10から出力するべきパルスを
削らなければ、HIGHでなくてもよい。また、RZ信
号変換回路8内部のNRZ信号をサンプルするサンプル
クロック信号(c)の周波数は、NRZ信号からRZ信
号の原型へ変換が可能であれば、f/8でなくてもよ
い。
ているときの第二ゲート回路10の出力は、ハザードが出
力されず、第二ゲート回路10から出力するべきパルスを
削らなければ、HIGHでなくてもよい。また、RZ信
号変換回路8内部のNRZ信号をサンプルするサンプル
クロック信号(c)の周波数は、NRZ信号からRZ信
号の原型へ変換が可能であれば、f/8でなくてもよ
い。
【0048】
【発明の効果】以上の説明から明らかなように、本発明
のFSK信号復調装置は、FSK信号でドライブされて
いない無信号状態の通信ラインにノイズの影響があって
も、FSK信号からクロック信号に同期したベースバン
ド信号を正しく復調することができる。この復調に際し
て、波形整形装置以外の装置の動作はクロック信号に同
期して行なわれるため、復調動作が安定しており、遅延
の発生も避けられる。さらに回路構成が単純なために、
回路規模を増加する必要がない。
のFSK信号復調装置は、FSK信号でドライブされて
いない無信号状態の通信ラインにノイズの影響があって
も、FSK信号からクロック信号に同期したベースバン
ド信号を正しく復調することができる。この復調に際し
て、波形整形装置以外の装置の動作はクロック信号に同
期して行なわれるため、復調動作が安定しており、遅延
の発生も避けられる。さらに回路構成が単純なために、
回路規模を増加する必要がない。
【0049】また、本発明の回路の論理回路部を、FP
GA等のユーザが自由に書き込むことが可能な論理回路
にプログラムして利用する場合にも、本発明のFSK信
号復調回路はクロック信号に同期して動作するため、各
デバイス特有の遅延に依存することが少ない。そのた
め、回路構成に変更を加える必要がなく、どのようなデ
バイスから成っていても、それに対応可能で、書き込ん
だデバイスの性能を最大限に発揮することができる。
GA等のユーザが自由に書き込むことが可能な論理回路
にプログラムして利用する場合にも、本発明のFSK信
号復調回路はクロック信号に同期して動作するため、各
デバイス特有の遅延に依存することが少ない。そのた
め、回路構成に変更を加える必要がなく、どのようなデ
バイスから成っていても、それに対応可能で、書き込ん
だデバイスの性能を最大限に発揮することができる。
【図1】本発明の第1の実施形態を示すFSK信号復調
装置のブロック図、
装置のブロック図、
【図2】前記FSK信号復調装置が図4中の条件(d)
を満たしたときの動作を示すタイミングチャート、
を満たしたときの動作を示すタイミングチャート、
【図3】前記FSK信号復調装置が図4中の条件(e)
を満たしたときの動作を示すタイミングチャート、
を満たしたときの動作を示すタイミングチャート、
【図4】前記FSK信号復調装置のゲート制御回路の検
出条件を示す図、
出条件を示す図、
【図5】前記FSK信号復調装置のゲート制御回路が条
件(d)を検出して検出信号を出力するときのタイミン
グを説明する図、
件(d)を検出して検出信号を出力するときのタイミン
グを説明する図、
【図6】前記FSK信号復調装置のゲート制御回路が条
件(e)を検出して検出信号を出力するときのタイミン
グを説明する図、
件(e)を検出して検出信号を出力するときのタイミン
グを説明する図、
【図7】本発明の第2の実施形態を示すFSK信号復調
装置のブロック図、
装置のブロック図、
【図8】前記FSK信号復調装置の復調開始時の動作を
示すタイミングチャート、
示すタイミングチャート、
【図9】前記FSK信号復調装置の復調終了時の動作を
示すタイミングチャート、
示すタイミングチャート、
【図10】前記FSK信号復調装置のゲート制御回路が
通信ラインの定常状態を検出する条件を示す図、
通信ラインの定常状態を検出する条件を示す図、
【図11】従来のFSK信号復調装置の構成を示すブロ
ック図、
ック図、
【図12】FSK信号復調装置の波形整形回路への入力
信号と出力信号とを示す波形図、
信号と出力信号とを示す波形図、
【図13】通信ラインが無信号期間にノイズの影響を受
けない場合の従来のFSK信号復調装置の動作を示すタ
イミングチャート、
けない場合の従来のFSK信号復調装置の動作を示すタ
イミングチャート、
【図14】通信ラインが無信号期間にノイズの影響を受
けた場合の従来のFSK信号復調装置の動作を示すタイ
ミングチャートである。
けた場合の従来のFSK信号復調装置の動作を示すタイ
ミングチャートである。
1 FSK信号 2 クロック信号 3 波形整形回路 4 ゲート制御回路 5 第一ゲート回路 6 遅延検波回路 7 NRZ信号 8 RZ信号変換回路 9 遅延回路 10 第二ゲート回路 11 RZ信号
Claims (2)
- 【請求項1】 波形整形した周波数シフトキーイング
(FSK)信号を検波するFSK復調装置において、 波形整形されたFSK信号を監視し、このFSK信号が
所定の条件を満たすとき検出信号を出力するゲート制御
手段と、 前記ゲート制御手段の出力が所定の状態にある間、前記
波形整形されたFSK信号をクロック信号に同期して出
力する第一ゲート手段と、 前記第一ゲート手段の出力を前記クロック信号によって
ベースバンド信号に復調する検波手段とを備えることを
特徴とするFSK信号復調装置。 - 【請求項2】 前記検波手段の出力を前記クロック信号
でRZ信号に変換するRZ信号変換手段と、前記RZ信
号変換手段の出力を前記クロック信号で遅延して出力す
る遅延手段と、前記遅延手段の出力を前記ゲート制御手
段の出力で制御して出力する第二ゲート手段とを備える
ことを特徴とする請求項1に記載のFSK信号復調装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7326195A JPH09149088A (ja) | 1995-11-22 | 1995-11-22 | Fsk信号復調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7326195A JPH09149088A (ja) | 1995-11-22 | 1995-11-22 | Fsk信号復調装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09149088A true JPH09149088A (ja) | 1997-06-06 |
Family
ID=18185085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7326195A Pending JPH09149088A (ja) | 1995-11-22 | 1995-11-22 | Fsk信号復調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09149088A (ja) |
-
1995
- 1995-11-22 JP JP7326195A patent/JPH09149088A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003526984A (ja) | データクロックト回復回路 | |
US6714612B1 (en) | Method and device for synchronization of phase mismatch in communication systems employing a common clock period | |
US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
EP0998084B1 (en) | Phase-shift-keying demodulator and demodulation method using a period-width windowing technique | |
EP0666662A1 (en) | Serial data clock receiver circuit and method therefor | |
JP4070823B2 (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
JPH09149088A (ja) | Fsk信号復調装置 | |
US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
JPS61127243A (ja) | ビツト位相同期回路 | |
KR0176139B1 (ko) | 비트 동기회로 | |
JPS6235731A (ja) | デ−タ信号伝送方式 | |
US4327442A (en) | Clock recovery device | |
JPH098671A (ja) | バス伝送システム | |
JP2848229B2 (ja) | 受信回路 | |
JPH01309447A (ja) | 単線同期式通信方式 | |
SU1658401A1 (ru) | Приемник биимпульсного сигнала с обнаружением ошибок | |
KR910006000B1 (ko) | 고속 데이타-클럭동기프로세서 | |
JPH08204767A (ja) | Fsk信号復調装置 | |
KR910005316B1 (ko) | 유도 과반수 검출방법에 의한 디지탈 전화기와 데이타 터미날간의 데이타 통신회로 | |
JP2953872B2 (ja) | 高速信号伝送装置 | |
JPH0352699B2 (ja) | ||
JP3838301B2 (ja) | ディジタル信号受信回路 | |
JPH05102956A (ja) | 非同期シリアル通信におけるフレーム同期検出装置 | |
KR950002305B1 (ko) | 수신데이타에 의한 동기클록발생회로 |