JPH09148930A - Offset voltage correction circuit for operational amplifier - Google Patents
Offset voltage correction circuit for operational amplifierInfo
- Publication number
- JPH09148930A JPH09148930A JP7308672A JP30867295A JPH09148930A JP H09148930 A JPH09148930 A JP H09148930A JP 7308672 A JP7308672 A JP 7308672A JP 30867295 A JP30867295 A JP 30867295A JP H09148930 A JPH09148930 A JP H09148930A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- operational amplifier
- output
- inverting
- digital processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、オペアンプのオフ
セット電圧補正回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an offset voltage correction circuit for an operational amplifier.
【０００２】[0002]
【従来の技術】従来のオペアンプのオフセット電圧補正
回路を図３及び４に基づいて説明する。図３は、非反転
増幅回路を用いたオペアンプのオフセット電圧補正回路
であり、図中、１はセレクタ、２はバイアス電圧、３は
入力信号、４はオペアンプ、５はA/D変換器、６はディ
ジタル処理部、７はD/A変換器である。2. Description of the Related Art A conventional offset voltage correction circuit for an operational amplifier will be described with reference to FIGS. FIG. 3 shows an offset voltage correction circuit for an operational amplifier using a non-inverting amplifier circuit. In the figure, 1 is a selector, 2 is a bias voltage, 3 is an input signal, 4 is an operational amplifier, 5 is an A / D converter, 6 Is a digital processing unit, and 7 is a D / A converter.
【０００３】セレクタ１はバイアス電圧２によってレベ
ルシフトされた入力信号３とバイアス電圧２との切り替
えを、前者はA側、後者はB側にスイッチを倒すことによ
って行う。その出力はオペアンプ４の非反転入力端子に
つながれている。オペアンプ４の出力はA/D変換器５を
経てディジタル処理部６につながれている。ディジタル
処理部６からの出力はD/A変換器７を通り、抵抗R１を通
してオペアンプ４の反転入力端子につながれている。オ
ペアンプ４の反転入力端子は、さらに、抵抗R２を介し
てオペアンプ４の出力とつながれている。The selector 1 switches between the input signal 3 level-shifted by the bias voltage 2 and the bias voltage 2 by turning the switch to the A side for the former and to the B side for the latter. Its output is connected to the non-inverting input terminal of the operational amplifier 4. The output of the operational amplifier 4 is connected to the digital processing unit 6 via the A / D converter 5. The output from the digital processing unit 6 passes through the D / A converter 7 and is connected to the inverting input terminal of the operational amplifier 4 through the resistor R1. The inverting input terminal of the operational amplifier 4 is further connected to the output of the operational amplifier 4 via the resistor R2.
【０００４】以上のように構成された非反転増幅回路を
用いたオペアンプのオフセット電圧補正回路は以下のよ
うに動作する。まず、D/A変換器７の出力がバイアス電
圧２と同じ大きさとなるように、ディジタル処理部６か
らD/A変換器７へディジタル値が出力される。次に、セ
レクタ１がスイッチB側に選択されることにより、オペ
アンプ４の非反転入力端子にバイアス電圧２が入力され
る。その結果、オペアンプ４の非反転入力端子と反転入
力端子との間のオフセット電圧は(1+R2/R1)倍に増幅さ
れ、この電圧はA/D変換器５を経てディジタル処理部６
に入力される。The offset voltage correction circuit of the operational amplifier using the non-inverting amplifier circuit configured as described above operates as follows. First, a digital value is output from the digital processing unit 6 to the D / A converter 7 so that the output of the D / A converter 7 has the same magnitude as the bias voltage 2. Next, when the selector 1 is selected on the switch B side, the bias voltage 2 is input to the non-inverting input terminal of the operational amplifier 4. As a result, the offset voltage between the non-inverting input terminal and the inverting input terminal of the operational amplifier 4 is amplified by (1 + R2 / R1) times, and this voltage is passed through the A / D converter 5 and the digital processing unit 6
Is input to
【０００５】ディジタル処理部６では、オペアンプ４の
オフセット電圧が最小限になるようにデータを演算し、
その結果をD/A変換器７に出力する。このようにして、
オフセットによる影響を最小限にしたのちにセレクタが
スイッチA側に選択され、これによって通常の信号が非
反転増幅回路で増幅され、A/D変換されるという通常の
動作が行われる。The digital processing section 6 calculates data so that the offset voltage of the operational amplifier 4 is minimized,
The result is output to the D / A converter 7. In this way,
After minimizing the influence of the offset, the selector is selected on the side of the switch A, whereby the normal signal is amplified by the non-inverting amplifier circuit and A / D converted, which is a normal operation.
【０００６】なお、nビットのD/A変換器を用いていると
き、D/A変換器の出力電圧のステップ（最小単位電圧）
は、D/A変換器７のリファレンス電圧をVref1、Vref2
（但し、Vref1＞Vref2）とすると、(Vref1-Vref2)/2nと
なる。When an n-bit D / A converter is used, the output voltage step of the D / A converter (minimum unit voltage)
Is the reference voltage of the D / A converter 7 is Vref1, Vref2
(However, if Vref1> Vref2), then (Vref1-Vref2) / 2n .
【０００７】次に、図４は、反転増幅回路を用いたオペ
アンプのオフセット電圧補正回路であり、８が対象のオ
ペアンプである。セレクタ１はバイアス電圧２によって
レベルシフトされた入力信号３とバイアス電圧２との切
り替え切り替えを、前者はA側、後者はB側にスイッチを
倒すことによって行い、その出力はオペアンプ８の反転
入力端子に抵抗R3を通してつながれている。オペアンプ
８の出力はA/D変換器５を経てディジタル処理部６につ
ながれている。ディジタル処理部６からの出力はD/A変
換器７を通ってオペアンプ８の非反転入力端子につなが
れている。オペアンプ８の反転入力端子は、さらに、抵
抗R４を介してオペアンプ８の出力とつながれている。Next, FIG. 4 shows an offset voltage correction circuit of an operational amplifier using an inverting amplifier circuit, and 8 is a target operational amplifier. The selector 1 switches the input signal 3 level-shifted by the bias voltage 2 and the bias voltage 2 by switching the switch to the A side for the former and the B side for the latter, and the output is the inverting input terminal of the operational amplifier 8. Is connected through a resistor R3. The output of the operational amplifier 8 is connected to the digital processing unit 6 via the A / D converter 5. The output from the digital processing unit 6 passes through the D / A converter 7 and is connected to the non-inverting input terminal of the operational amplifier 8. The inverting input terminal of the operational amplifier 8 is further connected to the output of the operational amplifier 8 via the resistor R4.
【０００８】以上のように構成された反転増幅回路を用
いたオペアンプのオフセット電圧補正回路は以下のよう
に動作する。まず、D/A変換器７の出力がバイアス電圧
２と同じ大きさとなるように、ディジタル処理部６から
D/A変換器７へディジタル値が出力される。次に、セレ
クタ１がスイッチB側に選択されることにより、オペア
ンプ８の反転入力端子は抵抗R3を介してバイアス電圧２
に接続される。その結果、オペアンプ８の非反転入力端
子と反転入力端子との間のオフセット電圧は、(-R４/R
３)倍に増幅され、この電圧はA/D変換器５を経てディジ
タル処理部６に入力される。The offset voltage correction circuit of the operational amplifier using the inverting amplifier circuit configured as described above operates as follows. First, from the digital processing unit 6 so that the output of the D / A converter 7 has the same magnitude as the bias voltage 2.
The digital value is output to the D / A converter 7. Next, when the selector 1 is selected on the switch B side, the inverting input terminal of the operational amplifier 8 is bias voltage 2 via the resistor R3.
Connected to. As a result, the offset voltage between the non-inverting input terminal and the inverting input terminal of the operational amplifier 8 is (-R4 / R
3) It is amplified by a factor of 2 and this voltage is input to the digital processing unit 6 via the A / D converter 5.
【０００９】ディジタル処理部６では、オペアンプ８の
オフセット電圧が最小限になるようにデータを演算し、
それをD/A変換器７に出力する。このようにして、オフ
セットによる影響を最小限にしたのちにセレクタがスイ
ッチA側に選択され、これによって通常の信号が反転増
幅回路で増幅され、A/D変換されるという通常の動作が
行われる。The digital processing unit 6 calculates data so that the offset voltage of the operational amplifier 8 is minimized,
It is output to the D / A converter 7. In this way, after the influence of the offset is minimized, the selector is selected on the switch A side, whereby the normal signal is amplified by the inverting amplifier circuit, and the normal operation of A / D conversion is performed. .
【００１０】この場合も、nビットD/A変換器を用いてい
るとき、D/A変換器の出力電圧のステップは、D/A変換器
７のリファレンス電圧をVref1、Vref2（但し、Vref1＞V
ref2）とすると、(Vref1-Vref2)/2nとなる。Also in this case, when the n-bit D / A converter is used, the step of the output voltage of the D / A converter is to change the reference voltage of the D / A converter 7 to Vref1, Vref2 (where Vref1> V
ref2) becomes (Vref1-Vref2) / 2 n .
【００１１】[0011]
【発明が解決しようとする課題】上記のような従来の構
成では、バイアス電圧のずれを補正する精度を上げるべ
くD/A変換器の出力電圧のステップを小さくするために
は、D/A変換器のビット数を多くするか、D/A変換器に入
力される２つのリファレンス電圧の差を小さくするしか
ない。ビット数の増加はコストとの関係で自ずと限界が
あり、リファレンス電圧の差を小さくするには、２つの
リファレンス電圧として、通常の電源電圧とは別の高精
度の専用電源を用意する必要があるという問題があっ
た。In the conventional configuration as described above, in order to reduce the step of the output voltage of the D / A converter in order to improve the accuracy of correcting the deviation of the bias voltage, the D / A conversion is performed. There is no choice but to increase the number of bits of the device or reduce the difference between the two reference voltages input to the D / A converter. The increase in the number of bits is naturally limited in terms of cost, and in order to reduce the difference in reference voltage, it is necessary to prepare a high-precision dedicated power supply, which is different from the normal power supply voltage, as the two reference voltages. There was a problem.
【００１２】本発明は上記のような従来の問題を解決す
べく、専用電源を別途必要としないオペアンプのオフセ
ット電圧補正回路を提供することを目的とする。SUMMARY OF THE INVENTION In order to solve the above conventional problems, it is an object of the present invention to provide an offset voltage correction circuit for an operational amplifier which does not require a dedicated power supply.
【００１３】[0013]
【課題を解決するための手段】この目的を達成するため
に、本発明によるオペアンプのオフセット電圧補正回路
は、入力信号を増幅する反転又は非反転増幅回路と、ア
ナログ信号をディジタル信号に変換するA/D変換器と、
ディジタル信号をアナログ信号に変換するA/D変換器
と、ディジタル信号を演算処理するディジタル処理部
と、入力信号を減衰するアッテネータ部とを備え、前記
反転又は非反転増幅回路の出力が前記A/D変換器を介し
て前記ディジタル処理部に入力され、前記ディジタル処
理部からの補正用出力がD/A変換器を通り、さらに前記
アッテネータ部を経て前記反転又は非反転増幅回路のバ
イアス電圧に帰還されていることを特徴とする。In order to achieve this object, an offset voltage correction circuit for an operational amplifier according to the present invention comprises an inverting or non-inverting amplifier circuit for amplifying an input signal, and an A / A converter for converting an analog signal into a digital signal. / D converter,
An A / D converter that converts a digital signal into an analog signal, a digital processing unit that processes the digital signal, and an attenuator unit that attenuates the input signal are provided, and the output of the inverting or non-inverting amplifier circuit is the A / D converter. Input to the digital processing unit via the D converter, the correction output from the digital processing unit passes through the D / A converter, and further returns to the bias voltage of the inverting or non-inverting amplifier circuit via the attenuator unit. It is characterized by being.
【００１４】このような構成によれば、D/A変換器の２
つのレファレンス電圧に専用電源を用いてその電圧差を
小さくする必要はない。つまり、本発明の構成によれ
ば、D/A変換器の出力電圧のステップをアッテネータ部
によって実質的に小さくすることができる。その結果、
バイアス電圧のずれを補正するための精度を上げること
ができる。According to this structure, the D / A converter 2
It is not necessary to use a dedicated power supply for the two reference voltages to reduce the voltage difference. That is, according to the configuration of the present invention, the step of the output voltage of the D / A converter can be substantially reduced by the attenuator unit. as a result,
The accuracy for correcting the bias voltage deviation can be increased.
【００１５】[0015]
【発明の実施の形態】以下、本発明の好ましい実施形態
について図１及び２を参照しながら説明する。まず、第
１の実施形態として、非反転増幅回路を用いたオペアン
プのオフセット電圧補正回路を図１に示す。図１におい
て、９は非反転増幅回路のリファレンス端子、１０はア
ッテネータ部である。先に述べた従来例の回路（図３）
と同じ構成部品については同じ番号を付している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to FIGS. First, as the first embodiment, FIG. 1 shows an offset voltage correction circuit for an operational amplifier using a non-inverting amplifier circuit. In FIG. 1, 9 is a reference terminal of the non-inverting amplifier circuit, and 10 is an attenuator section. The circuit of the conventional example described above (FIG. 3)
The same number is attached to the same component as.
【００１６】セレクタ１はバイアス電圧２によってレベ
ルシフトされた入力信号３とバイアス電圧２との切り替
えを、前者はA側、後者はB側にスイッチを倒すことによ
って行い、その出力はオペアンプ４の非反転入力端子に
つながれている。オペアンプ４の出力はA/D変換器５を
経てディジタル処理部６につながれている。ディジタル
処理部６からの出力はD/A変換器７を通り、アッテネー
タ部１０に入る。アッテネータ部１０の出力は非反転増
幅回路のリファレンス端子９に接続され、この端子９は
抵抗R１を介してオペアンプ４の反転入力端子につなが
れている。オペアンプ４の反転入力端子は、さらに、抵
抗R２を介してオペアンプ４の出力とつながれている。The selector 1 switches between the input signal 3 level-shifted by the bias voltage 2 and the bias voltage 2 by inverting the switch to the A side for the former and the B side for the latter, and the output thereof is the non-operation of the operational amplifier 4. It is connected to the inverting input terminal. The output of the operational amplifier 4 is connected to the digital processing unit 6 via the A / D converter 5. The output from the digital processing unit 6 passes through the D / A converter 7 and enters the attenuator unit 10. The output of the attenuator unit 10 is connected to the reference terminal 9 of the non-inverting amplifier circuit, and this terminal 9 is connected to the inverting input terminal of the operational amplifier 4 via the resistor R1. The inverting input terminal of the operational amplifier 4 is further connected to the output of the operational amplifier 4 via the resistor R2.
【００１７】アッテネータ部１０はオペアンプ１１を用
いて構成されており、アッテネータ部１０への入力は抵
抗R５を経て、オペアンプ１１の反転入力端子につなが
れている。オペアンプ１１の反転入力端子と出力端子は
抵抗R６でつながれている。また、非反転入力端子には
バイアス電圧２がつながれている。The attenuator section 10 is composed of an operational amplifier 11, and the input to the attenuator section 10 is connected to the inverting input terminal of the operational amplifier 11 via the resistor R5. The inverting input terminal and output terminal of the operational amplifier 11 are connected by a resistor R6. A bias voltage 2 is connected to the non-inverting input terminal.
【００１８】以上のように構成された非反転増幅回路を
用いたオペアンプのオフセット電圧補正回路は次のよう
に動作する。まず、D/A変換器７の出力がバイアス電圧
２と同じ大きさとなるように、ディジタル処理部６から
D/A変換器７へディジタル値が出力される。D/A変換器７
の出力はアッテネータ部１０に入り、バイアス電圧２に
近い値が非反転増幅回路のリファレンス端子９に出力さ
れることになる。次に、オペアンプ４の非反転入力端子
は、セレクタ１がスイッチB側に選択されることによ
り、バイアス電圧２に接続される。その結果、オペアン
プ４の非反転入力端子と反転入力端子との間のオフセッ
ト電圧は(1+R2/R1)倍に増幅され、その電圧がA/D変換器
５を経てディジタル処理部６に入力される。The offset voltage correction circuit of the operational amplifier using the non-inverting amplifier circuit configured as described above operates as follows. First, from the digital processing unit 6 so that the output of the D / A converter 7 has the same magnitude as the bias voltage 2.
The digital value is output to the D / A converter 7. D / A converter 7
Will enter the attenuator unit 10, and a value close to the bias voltage 2 will be output to the reference terminal 9 of the non-inverting amplifier circuit. Next, the non-inverting input terminal of the operational amplifier 4 is connected to the bias voltage 2 when the selector 1 is selected on the switch B side. As a result, the offset voltage between the non-inverting input terminal and the inverting input terminal of the operational amplifier 4 is amplified by (1 + R2 / R1) times, and the voltage is input to the digital processing unit 6 via the A / D converter 5. To be done.
【００１９】ディジタル処理部６は、オペアンプ４のオ
フセット電圧が最小限になるようにデータを演算し、そ
の結果をD/A変換器７に出力する。この出力はアッテネ
ータ部１０を経て非反転増幅回路のリファレンス電圧９
に帰還することになる。このようにして、オフセットに
よる影響を最小限にしたのちにセレクタをスイッチA側
に切り替える。これによって、通常の信号が非反転増幅
回路で増幅されA/D変換されるという通常の動作が行わ
れることになる。The digital processing section 6 calculates data so that the offset voltage of the operational amplifier 4 is minimized, and outputs the result to the D / A converter 7. This output passes through the attenuator unit 10 and the reference voltage 9 of the non-inverting amplifier circuit.
Will be returned to. In this way, the selector is switched to the switch A side after the influence of the offset is minimized. As a result, the normal operation is performed in which the normal signal is amplified by the non-inverting amplifier circuit and A / D converted.
【００２０】なお、R６<R５で、nビットD/A変換器７を
用いているとき、D/A変換器７の２つのリファレンス電
圧として通常の電源電圧VDD及び基準電圧VSSを用いる
と、D/A変換器７の出力電圧のステップは(VDD-VSS)/2n
となり、アッテネータ部１０の出力電圧のステップは(V
DD-VSS)/2n×(R６/R５)となる。When R6 <R5 and the n-bit D / A converter 7 is used, if the normal power supply voltage VDD and the reference voltage VSS are used as the two reference voltages of the D / A converter 7, D The output voltage step of the / A converter 7 is (VDD-VSS) / 2 n
And the output voltage step of the attenuator unit 10 is (V
DD-VSS) / 2n × (R6 / R5).
【００２１】次に、第２の実施形態として、反転増幅回
路を用いたオペアンプのオフセット電圧補正回路を図２
に示す。図２において、１２は非反転増幅回路のリファ
レンス端子、１０はアッテネータ部である。先に述べた
従来例の回路（図４）と同じ構成部品については同じ番
号を付している。Next, as a second embodiment, an offset voltage correction circuit for an operational amplifier using an inverting amplifier circuit is shown in FIG.
Shown in In FIG. 2, reference numeral 12 is a reference terminal of the non-inverting amplifier circuit, and 10 is an attenuator section. The same components as those in the conventional circuit (FIG. 4) described above are designated by the same reference numerals.
【００２２】セレクタ１はバイアス電圧２によってレベ
ルシフトされた入力信号３とバイアス電圧２との切り替
えを、前者はA側、後者はB側にスイッチを倒すことによ
って行い、その出力は抵抗R3を介してオペアンプ８の反
転入力端子につながれている。オペアンプ８の出力はA/
D変換器５を経てディジタル処理部６につながれてい
る。ディジタル処理部６からの出力はD/A変換器７を通
り、アッテネータ部１０に入る。。アッテネータ部１０
の出力は非反転増幅回路のリファレンス端子１２に接続
され、この端子１２はオペアンプ８の非反転入力端子に
つながれている。オペアンプ８の反転入力端子と出力端
子は抵抗R４によって接続されている。The selector 1 switches the input signal 3 level-shifted by the bias voltage 2 and the bias voltage 2 by inverting the switch to the A side for the former and the B side for the latter, and its output is output via the resistor R3. Is connected to the inverting input terminal of the operational amplifier 8. The output of operational amplifier 8 is A /
It is connected to the digital processing unit 6 via the D converter 5. The output from the digital processing unit 6 passes through the D / A converter 7 and enters the attenuator unit 10. . Attenuator part 10
Is connected to the reference terminal 12 of the non-inverting amplifier circuit, and this terminal 12 is connected to the non-inverting input terminal of the operational amplifier 8. The inverting input terminal and the output terminal of the operational amplifier 8 are connected by the resistor R4.
【００２３】アッテネータ部１０はオペアンプ１１を用
いて構成されており、アッテネータ部１０への入力は抵
抗R５を経て、オペアンプ１１の反転入力端子につなが
れている。オペアンプ１１の反転入力端子と出力端子は
抵抗R６でつながれている。また、非反転入力端子には
バイアス電圧２がつながれている。The attenuator unit 10 is composed of an operational amplifier 11, and the input to the attenuator unit 10 is connected to the inverting input terminal of the operational amplifier 11 via the resistor R5. The inverting input terminal and output terminal of the operational amplifier 11 are connected by a resistor R6. A bias voltage 2 is connected to the non-inverting input terminal.
【００２４】以上のように構成された反転増幅回路を用
いたオペアンプのオフセット電圧補正回路は次のように
動作する。まず、D/A変換器７の出力がバイアス電圧２
と同じ大きさとなるように、ディジタル処理部６からD/
A変換器７へディジタル値が出力される。D/A変換器７の
出力はアッテネータ部１０に入り、バイアス電圧２に近
い値が反転増幅回路のリファレンス端子１２に出力され
ることになる。次に、セレクタ１がスイッチB側に選択
されることにより、オペアンプ８の反転入力端子は抵抗
R3を介してバイアス電圧２に接続される。その結果、オ
ペアンプ８の非反転入力端子と反転入力端子との間のオ
フセット電圧は、(-R４/R３)倍に増幅され、その電圧が
A/D変換器５を経てディジタル処理部６に入力される。The offset voltage correction circuit of the operational amplifier using the inverting amplifier circuit configured as described above operates as follows. First, the output of the D / A converter 7 is the bias voltage 2
To the same size as D /
The digital value is output to the A converter 7. The output of the D / A converter 7 enters the attenuator unit 10, and a value close to the bias voltage 2 is output to the reference terminal 12 of the inverting amplifier circuit. Next, when the selector 1 is selected on the switch B side, the inverting input terminal of the operational amplifier 8 is a resistor.
Connected to bias voltage 2 via R3. As a result, the offset voltage between the non-inverting input terminal and the inverting input terminal of the operational amplifier 8 is amplified by (-R4 / R3) times, and the voltage is increased.
It is input to the digital processing unit 6 via the A / D converter 5.
【００２５】ディジタル処理部６は、オペアンプ８のオ
フセット電圧が最小限になるようにデータを演算し、そ
の結果をD/A変換器７に出力する。この出力はアッテネ
ータ部１０を経て反転増幅回路のリファレンス電圧１２
に帰還することになる。このようにして、オフセットに
よる影響を最小限にしたのちにセレクタをスイッチA側
に切り替える。これによって、通常の信号が反転増幅回
路で増幅されA/D変換されるという通常の動作が行われ
ることになる。The digital processing unit 6 calculates data so that the offset voltage of the operational amplifier 8 is minimized, and outputs the result to the D / A converter 7. This output passes through the attenuator unit 10 and the reference voltage 12 of the inverting amplifier circuit.
Will be returned to. In this way, the selector is switched to the switch A side after the influence of the offset is minimized. As a result, a normal operation is performed in which a normal signal is amplified by the inverting amplifier circuit and A / D converted.
【００２６】R６<R５で、nビットD/A変換器７を用いて
いるとき、D/A変換器７の２つのリファレンス電圧とし
て通常の電源電源VDD及び基準電圧VSSを用いると、D/A
変換器７の出力電圧のステップは(VDD-VSS)/2nとなり、
アッテネータ部１０の後の出力ステップは(VDD-VSS)/2n
×(R６/R５)となる。When R6 <R5 and the n-bit D / A converter 7 is used, if the normal power supply VDD and the reference voltage VSS are used as the two reference voltages of the D / A converter 7, the D / A
The output voltage step of the converter 7 is (VDD-VSS) / 2 n ,
The output step after the attenuator section 10 is (VDD-VSS) / 2 n
X (R6 / R5).
【００２７】なお、上記の各実施形態において説明した
アッテネータ部１０の構成は一例であって、本発明はこ
の構成に限るものではない。これに限らない。The configuration of the attenuator section 10 described in each of the above embodiments is an example, and the present invention is not limited to this configuration. Not limited to this.
【００２８】[0028]
【発明の効果】以上説明したように、本発明のオフセッ
ト電圧補正回路によれば、D/A変換器の出力を減衰させ
るアッテネータを設けることにより、D/A変換器のレフ
ァレンス電圧のための専用電源を別途設けることなし
に、バイアス電圧のずれの補正の精度を上げることがで
きる。As described above, according to the offset voltage correction circuit of the present invention, by providing the attenuator for attenuating the output of the D / A converter, the offset voltage correction circuit is dedicated for the reference voltage of the D / A converter. The accuracy of correcting the deviation of the bias voltage can be increased without separately providing a power source.
【図１】本発明の第１実施形態に係る非反転増幅回路を
用いたオペアンプのオフセット電圧補正回路を示す回路
図FIG. 1 is a circuit diagram showing an offset voltage correction circuit for an operational amplifier using a non-inverting amplifier circuit according to a first embodiment of the present invention.
【図２】本発明の第２実施形態に係る反転増幅回路を用
いたオペアンプのオフセット電圧補正回路を示す回路図FIG. 2 is a circuit diagram showing an offset voltage correction circuit for an operational amplifier using an inverting amplifier circuit according to a second embodiment of the present invention.
【図３】従来の非反転増幅回路を用いたオペアンプのオ
フセット電圧補正回路を示す回路図FIG. 3 is a circuit diagram showing an offset voltage correction circuit for an operational amplifier using a conventional non-inverting amplifier circuit.
【図４】従来の反転増幅回路を用いたオペアンプのオフ
セット電圧補正回路を示す回路図FIG. 4 is a circuit diagram showing an offset voltage correction circuit for an operational amplifier using a conventional inverting amplifier circuit.
１ セレクタ ２ バイアス電圧 ３ 入力信号 ４，８ オペアンプ ５ A/D変換器 ６ ディジタル処理部 ７ D/A変換器 ９，１２ リファレンス端子 １０ アッテネータ部 １１ アッテネータ用オペアンプ 1 selector 2 bias voltage 3 input signal 4,8 operational amplifier 5 A / D converter 6 digital processing section 7 D / A converter 9,12 reference terminal 10 attenuator section 11 attenuator operational amplifier
Claims (2)
アナログ信号をディジタル信号に変換するA/D変換器
と、ディジタル出力をアナログ信号に変換するA/D変換
器と、ディジタル信号を演算処理するディジタル処理部
と、入力信号を減衰するアッテネータ部とを備え、前記
非反転増幅回路の出力が前記A/D変換器を介して前記デ
ィジタル処理部に入力され、前記ディジタル処理部から
の補正用出力がD/A変換器を通り、さらに前記アッテネ
ータ部を経て前記非反転幅回路のバイアス電圧に帰還さ
れていることを特徴とするオペアンプのオフセット電圧
補正回路。1. A non-inverting amplifier circuit for amplifying an input signal,
An A / D converter that converts an analog signal into a digital signal, an A / D converter that converts a digital output into an analog signal, a digital processing unit that performs arithmetic processing on the digital signal, and an attenuator unit that attenuates the input signal. The output of the non-inverting amplifier circuit is input to the digital processing unit via the A / D converter, the correction output from the digital processing unit passes through the D / A converter, and the attenuator unit is further provided. An offset voltage correction circuit for an operational amplifier, which is fed back to the bias voltage of the non-inversion width circuit.
ナログ信号をディジタル信号に変換するA/D変換器と、
ディジタル信号をアナログ信号に変換するA/D変換器
と、ディジタル信号を演算処理するディジタル処理部
と、入力信号を減衰するアッテネータ部とを備え、前記
反転増幅回路の出力が前記A/D変換器を介して前記ディ
ジタル処理部に入力され、前記ディジタル処理部からの
補正用出力がD/A変換器を通り、さらに前記アッテネー
タ部を経て前記反転増幅回路のバイアス電圧に帰還され
ていることを特徴とするオペアンプのオフセット電圧補
正回路。2. An inverting amplifier circuit for amplifying an input signal, an A / D converter for converting an analog signal into a digital signal,
An A / D converter for converting a digital signal into an analog signal, a digital processing unit for arithmetically processing the digital signal, and an attenuator unit for attenuating an input signal are provided, and the output of the inverting amplifier circuit is the A / D converter. Is input to the digital processing unit via the D / A converter, and is further fed back to the bias voltage of the inverting amplifier circuit via the attenuator unit. Offset voltage correction circuit for operational amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7308672A JPH09148930A (en) | 1995-11-28 | 1995-11-28 | Offset voltage correction circuit for operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7308672A JPH09148930A (en) | 1995-11-28 | 1995-11-28 | Offset voltage correction circuit for operational amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148930A true JPH09148930A (en) | 1997-06-06 |
Family
ID=17983902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7308672A Pending JPH09148930A (en) | 1995-11-28 | 1995-11-28 | Offset voltage correction circuit for operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148930A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184628A (en) * | 2003-12-22 | 2005-07-07 | Yokogawa Electric Corp | Input circuit |
| US7459966B2 (en) | 2005-04-28 | 2008-12-02 | Sharp Kabushiki Kaisha | Offset adjusting circuit and operational amplifier circuit |
| JP2014120840A (en) * | 2012-12-14 | 2014-06-30 | Renesas Electronics Corp | Semiconductor device, and method for correcting offset voltage |
| US20170111735A1 (en) * | 2015-10-14 | 2017-04-20 | Rohm Co., Ltd. | Audio circuit |
-
1995
- 1995-11-28 JP JP7308672A patent/JPH09148930A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184628A (en) * | 2003-12-22 | 2005-07-07 | Yokogawa Electric Corp | Input circuit |
| US7459966B2 (en) | 2005-04-28 | 2008-12-02 | Sharp Kabushiki Kaisha | Offset adjusting circuit and operational amplifier circuit |
| JP2014120840A (en) * | 2012-12-14 | 2014-06-30 | Renesas Electronics Corp | Semiconductor device, and method for correcting offset voltage |
| US8854126B2 (en) | 2012-12-14 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device and offset voltage correcting method |
| US20170111735A1 (en) * | 2015-10-14 | 2017-04-20 | Rohm Co., Ltd. | Audio circuit |
| US10110179B2 (en) * | 2015-10-14 | 2018-10-23 | Rohm Co., Ltd. | Audio circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983969A (en) | Successive approximation analog to digital converter | |
| US6111533A (en) | CMOS analog-to-digital converter and temperature sensing device using the same | |
| JPH09148930A (en) | Offset voltage correction circuit for operational amplifier | |
| JP2824837B2 (en) | Analog-to-digital converter | |
| JP2710715B2 (en) | comparator | |
| JPH08307273A (en) | D/a converter circuit | |
| KR100282443B1 (en) | Digital / Analog Converter | |
| JPH031709A (en) | Variable resistance circuit and variable gain amplifier | |
| US4647904A (en) | Folding-type analog-to-digital converter | |
| JP3070809B2 (en) | Function Generator | |
| JP3261590B2 (en) | Analog signal input device | |
| JPH0918290A (en) | Switched capacitor circuit | |
| JP3100457B2 (en) | Analog / digital conversion circuit for multiple inputs | |
| JP2002374130A (en) | Photoelectric current amplifying circuit | |
| JPH0846515A (en) | D/a converter | |
| JP2841401B2 (en) | Current switch circuit | |
| JPH0227401A (en) | Offsetting control circuit | |
| JP3303839B2 (en) | High precision D / A converter and control method thereof | |
| JPH0514200A (en) | High accuracy a/d converter | |
| JPH0670460A (en) | Reference voltage generator in power supply apparatus | |
| JPH029508B2 (en) | ||
| JPH08125538A (en) | Digital/analog converter | |
| JPS6236147Y2 (en) | ||
| JPH01309417A (en) | Pre-stage circuit for ad converter | |
| JPH04326806A (en) | Programmable-gain amplifier |