JPH09146555A - 波形メモリ音源装置 - Google Patents

Abstract

(57)【要約】 【課題】時分割チャンネル動作で複数チャンネル分の楽
音を同時に発生する波形メモリ読み出し方式の音源にお
いて、チャンネルごとに必要なときに必要な分だけ効率
よく波形メモリをアクセスすることができるようにする
ことを目的とする。 【解決手段】所定サンプリング周期で複数チャンネル時
分割で動作することにより、該複数チャンネルの楽音を
生成する波形メモリ音源装置において、波形メモリの読
み出しに先立って、各チャンネルのアドレスを作成し、
前記アドレス記憶手段に記憶しておき、さらに各チャン
ネルのアドレスの進み量に基づいて、各チャンネルにつ
いての前記波形メモリのアクセス回数を算出する。そし
て、アドレス記憶手段に記憶された各チャンネルのアド
レスに基づき、各チャンネルのアクセス回数ずつ、波形
メモリを連続的にアクセスし、読み出した各チャンネル
の波形サンプルを波形サンプル記憶手段に記憶する。波
形サンプル記憶手段に記憶された各チャンネルの波形サ
ンプルに基づき、各チャンネルのサンプリング周期ごと
の楽音を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタル楽音
波形データを生成出力する音源装置に関し、詳しくは、
時分割複数チャンネルで波形メモリを読み出すタイプの
音源装置において波形メモリを必要なときに必要な分だ
けアクセスできるようにした波形メモリ音源装置に関す
る。

【０００２】

【従来の技術】従来より、時分割チャンネル動作で複数
チャンネル分の楽音を同時に発生する波形メモリ音源が
知られている。このような音源では、１サンプリング周
期を均等に分割した各チャンネルのタイムスロットにお
いてそれぞれのチャンネルの楽音生成動作を行なってい
る。波形メモリのアクセスについても同様に、時分割チ
ャンネル動作であり、各チャンネルごとに、そのチャン
ネルに対応するタイムスロットで一定の決められた回数
のアクセスを行なうようになっている。

【０００３】さらに、波形メモリ読み出し方式の音源で
は、補間回路を備え、各チャンネルについて連続する何
点かのサンプル（波形データ）を用いて補間演算して１
点分の楽音波形データを得るものがある。また、補間回
路にサンプルバッファを有し、少ないアクセス回数で、
高次の補間演算を可能にした波形メモリ音源がある。こ
れは、波形メモリから読み出した波形データをサンプル
バッファに記憶しておき、波形メモリを読み出していく
際に、アドレスの進みが少ない場合には、サンプルバッ
ファに記憶されている波形データと新たに読み出した波
形データを用いて補間を行なうものである。

【０００４】

【発明が解決しようとする課題】上述したように、時分
割チャンネル動作で複数チャンネル分の楽音を同時に発
生する波形メモリ音源では、波形メモリのアクセスが各
チャンネルごとに一定の決められた回数に定められてい
る。一般に、各チャンネルの波形読み出し速度（Ｆナン
バ）などに応じて、しかも各サンプリング周期ごとに、
必要な波形メモリアクセス回数は異なるが、従来技術で
はそれに対応するようなことは行なっておらず、波形メ
モリの限られた動作速度（アクセス可能回数）を有効に
利用できていなかった。

【０００５】また、サンプルバッファを用いる方式で
は、アドレスの進みが少ない場合にはサンプルバッファ
のデータを有効に使って補間が可能だが、アドレスの進
みが大きい場合には必要な波形データをすべて読み出す
ことができずに補間次数を下げる（例えば、４点補間を
２点補間にする）こともあった。

【０００６】この発明は、時分割チャンネル動作で複数
チャンネル分の楽音を同時に発生する波形メモリ読み出
し方式の音源において、チャンネルごとに必要なときに
必要な分だけ効率よく波形メモリをアクセスすることが
できるようにすることを目的とする。

【０００７】

【課題を解決するための手段】本発明の請求項１に係る
発明は、所定サンプリング周期で複数チャンネル時分割
で動作することにより、該複数チャンネルの楽音を生成
する波形メモリ音源装置において、波形サンプルを記憶
した波形メモリであって、前記所定サンプリング周期内
に所定回数のアクセスが可能なものと、各チャンネルの
アドレスを記憶するためのアドレス記憶手段と、各チャ
ンネルの波形サンプルを記憶するための波形サンプル記
憶手段と、前記波形メモリの読み出しに先立って、各チ
ャンネルのアドレスを作成し、前記アドレス記憶手段に
記憶させるアドレス作成手段と、各チャンネルのアドレ
スの進み量に基づいて、各チャンネルについての前記波
形メモリのアクセス回数を算出するアクセス回数算出手
段と、前記アドレス記憶手段に記憶された各チャンネル
のアドレスに基づき、前記アクセス回数算出手段で算出
された各チャンネルのアクセス回数ずつ、前記波形メモ
リを連続的にアクセスし、読み出した各チャンネルの波
形サンプルを前記波形サンプル記憶手段に記憶する第１
アクセス手段と、前記波形サンプル記憶手段に記憶され
た各チャンネルの波形サンプルに基づき、各チャンネル
のサンプリング周期ごとの楽音を生成する楽音生成手段
とを備えたことを特徴とする。

【０００８】請求項２に係る発明は、所定サンプリング
周期で複数チャンネル時分割で動作することにより、該
複数チャンネルの楽音を生成する波形メモリ音源装置に
おいて、波形サンプルを記憶した波形メモリであって、
前記所定サンプリング周期内に所定回数のアクセスが可
能なものと、各チャンネルのアドレスを記憶するための
アドレス記憶手段と、各チャンネルごとにｎ個（ｎは２
以上の整数）の波形サンプルを記憶するための波形サン
プル記憶手段と、前記波形メモリの読み出しに先立っ
て、各チャンネルのアドレスを作成し、前記アドレス記
憶手段に記憶させるアドレス作成手段と、各チャンネル
のアドレスの進み量に基づいて、各チャンネルについて
の前記波形メモリへの必要なアクセス回数を算出するア
クセス回数算出手段と、前記アドレス記憶手段に記憶さ
れた各チャンネルのアドレスに基づき、前記アクセス回
数算出手段で算出された各チャンネルのアクセス回数ず
つ、前記波形メモリを連続的にアクセスし、前記波形サ
ンプル記憶手段に既に記憶されている各チャンネルのｎ
個の波形サンプルのうちアドレスが小さい波形サンプル
から順に、前記連続的なアクセスにより読み出した各チ
ャンネルの波形サンプルに置き換える第１アクセス手段
と、前記波形サンプル記憶手段に記憶された各チャンネ
ルのｎ個の波形サンプルを用いて補間処理を行なうこと
により、各チャンネルのサンプリング周期ごとの楽音を
生成する楽音生成手段とを備えたことを特徴とする。

【０００９】請求項３に係る発明は、請求項１または２
に記載の波形メモリ音源装置において、前記サンプリン
グ周期をｍ個（ｍは２以上の整数）の区間に分割し、前
記第１アクセス手段は、該分割した各区間ごとに、該区
間において処理すべき複数チャンネルについて前記波形
メモリの連続的なアクセスを行なうこととしたものであ
る。サンプリング周期の分割は、前半と後半の２つに等
分割するのが望ましい。

【００１０】請求項４に係る発明は、請求項１または２
に記載の波形メモリ音源装置において、前記波形メモリ
の波形データは、アタック部とループ部とから構成さ
れ、前記アドレス作成手段は、作成したアドレスが当該
チャンネルで読み出すべき波形データのアタック部から
ループ部に入ったときは、その波形データのループ部の
周期ごとに、進行するアドレスを逆方向に戻してループ
部内の同じアドレスを繰り返し作成し、前記アクセス回
数算出手段は、前記アドレスの戻りが実行された場合、
当該チャンネルに関しては、アドレスの進み量にかかわ
らず所定回数のアクセス回数を指定することとしたもの
である。

【００１１】請求項５に係る発明は、請求項１または２
に記載の波形メモリ音源装置において、前記波形メモリ
の読み出しまたは書き込みの少なくとも一方を行なう第
２アクセス手段をさらに備え、該第２アクセス手段は、
前記第１アクセス手段による前記波形メモリのアクセス
後の余り時間を利用して、前記波形メモリのアクセスを
行なうこととしたものである。第２アクセス手段は、例
えば、波形メモリがＤＲＡＭ構成であるときのリフレッ
シュ、あるいはＣＰＵによる波形メモリのアクセスを行
なうものである。

【００１２】請求項６に係る発明は、所定サンプリング
周期で複数チャンネル時分割で動作することにより、該
複数チャンネルの楽音を生成する波形メモリ音源装置に
おいて、波形サンプルを記憶した波形メモリであって、
前記所定サンプリング周期内に所定回数のアクセスが可
能なものと、各チャンネルのアドレスを記憶するための
アドレス記憶手段と、各チャンネルの波形サンプルを記
憶するための波形サンプル記憶手段と、前記波形メモリ
の読み出しに先立って、各チャンネルのアドレスを作成
し、前記アドレス記憶手段に記憶させるアドレス作成手
段と、各チャンネルのアドレスの進み量に基づいて、各
チャンネルについての前記波形メモリのアクセス回数を
算出するアクセス回数算出手段と、所定数のチャンネル
について、前記アクセス回数算出手段で算出したアクセ
ス回数を累算し、累算回数を出力する累算手段と、前記
所定数のチャンネルに対応したアクセス期間内に、前記
累算回数分のアクセスが可能かどうかを判定する判定手
段と、前記判定手段が可能と判定した場合、前記アドレ
ス記憶手段に記憶された各チャンネルのアドレスに基づ
き、前記アクセス回数算出手段で算出した各チャンネル
のアクセス回数ずつ、前記波形メモリを連続的にアクセ
スし、読み出した各チャンネルの波形サンプルを前記波
形サンプル記憶手段に記憶する第１アクセス手段と、前
記波形サンプル記憶手段に記憶された各チャンネルの波
形サンプルに基づき、各チャンネルのサンプリング周期
ごとの楽音を生成する楽音生成手段とを備えたことを特
徴とする。

【００１３】請求項７に係る発明は、請求項６に記載の
波形メモリ音源装置において、前記サンプリング周期を
ｍ個（ｍは２以上の整数）の区間に分割し、前記累算手
段は、該分割した各区間ごとに、該区間において処理す
べき複数チャンネルについてアクセス回数の累算を行な
い、前記判定手段は、該分割した各区間ごとに、該区間
を前記アクセス期間として前記判定を行ない、前記第１
アクセス手段は、該分割した各区間ごとに、該区間にお
いて処理すべき複数チャンネルについて前記波形メモリ
の連続的なアクセスを行なうこととしたものである。サ
ンプリング周期の分割は、前半と後半の２つに等分割す
るのが望ましい。

【００１４】請求項８に係る発明は、請求項６に記載の
波形メモリ音源装置において、前記判定手段は、前記判
定において不可能と判定した場合、前記所定数のチャン
ネルの何れかのチャンネルについてアクセス回数を減少
させることとしたものである。

【００１５】請求項９に係る発明は、請求項６に記載の
波形メモリ音源装置において、前記波形メモリの読み出
しまたは書き込みの少なくとも一方を行なう第２アクセ
ス手段をさらに備え、前記判定手段により可能と判定さ
れた場合、該第２アクセス手段は、前記アクセス期間内
の全アクセス回数のうち、前記第１アクセス手段による
アクセスで使用されなかった分を利用して、前記波形メ
モリのアクセスを行なうこととしたものである。第２ア
クセス手段は、例えば、波形メモリがＤＲＡＭ構成であ
るときのリフレッシュ、あるいはＣＰＵによる波形メモ
リのアクセスを行なうものである。

【００１６】

【発明の実施の形態】以下、図面を用いて、この発明の
実施の形態を説明する。

【００１７】図２は、この発明に係る音源装置を適用し
た電子楽器の全体のブロック構成を示す。図１は、図２
の電子楽器の音源部のブロック構成を示す。図１および
図２において、同一の番号は同一のものを示すものとす
る。

【００１８】まず、図２を参照して、この電子楽器の全
体構成を説明する。この電子楽器は、鍵盤２０１、表示
部２０２、スイッチ群（ＳＷ）２０３、中央処理装置
（ＣＰＵ）２０４、リードオンリメモリ（ＲＯＭ）２０
５、ランダムアクセスメモリ（ＲＡＭ）２０６、音源部
２０７、波形メモリ２０８、ディジタルアナログ変換器
（ＤＡＣ）２１０、サウンドシステム（ＳＳ）２１１、
外部記憶装置２１２、およびバス２１３を備えている。
鍵盤２０１、表示部２０２、スイッチ群２０３、ＣＰＵ
２０４、ＲＯＭ２０５、ＲＡＭ２０６、音源部２０７、
および外部記憶装置２１２は、バス２１３により相互に
接続されている。

【００１９】鍵盤２０１は、ユーザが演奏操作するため
の複数の鍵を備えた鍵盤である。表示部２０２は、電子
楽器のパネル上に設けられており、各種の情報を表示す
る。スイッチ群２０３は、パネル上に設けられており、
ユーザはこれを操作することにより電子楽器に対して各
種の指示を与えることができる。ＣＰＵ２０４は、この
電子楽器全体の動作を制御する。特に、通常の演奏時に
は、鍵盤２０１の操作を検出し、その操作に応じて音源
部２０７に発音の指示を出す。ＲＯＭ２０５は、ＣＰＵ
が実行するプログラム（音源部２０７を制御するための
音源コントロールプログラムなど）や各種の定数データ
などを格納する。ＲＡＭ２０６は、ワークレジスタなど
に用いる。外部記憶装置２１２には、後述するＤＲＡＭ
構成の波形メモリ２０８にロードする波形データなどが
格納されている。

【００２０】音源部２０７は、ＣＰＵ２０４の指示に応
じて、波形メモリ２０８から波形データを読み出し、補
間、エンベロープ付与、チャンネル累算、および効果付
与などの加工を施して、楽音波形データとして出力す
る。音源部２０７から出力された楽音波形データは、Ｄ
ＡＣ２１０によりアナログ信号に変換され、サウンドシ
ステム２１１により放音される。

【００２１】波形メモリ２０８は、ＤＲＡＭ（ダイナミ
ックＲＡＭ）により構成されている。波形メモリ２０８
には、所定のレートでサンプリングされた波形サンプル
データが格納されている。その波形サンプルデータは、
楽音の発音に先立って外部記憶装置２１２から読み出し
て波形メモリ２０８に格納してもよいが、特にこの実施
の形態例の音源では、複数チャンネル分の楽音発生の動
作を行なう際に使用されなかった空きタイムスロットを
別の用途に用いることができるようになっているので、
楽音発生の動作中にその空きタイムスロットを用いて波
形データを外部記憶装置２１２から読み出して波形メモ
リ２０８に格納してもよい。

【００２２】次に、音源部２０７について詳しく説明す
る。図１において、音源部２０７は、制御レジスタ１０
１、アドレス発生器１０２、補間器１０３、デコーダ１
０４、音量変化制御部１０５、チャンネル（ｃｈ）累算
器１０６、効果回路１０７、リフレッシュカウンタ１０
８、ＣＰＵアクセス制御部１０９、セレクタ１１０、セ
レクタ１１１、システムクロック発生部１１２、および
チャンネル（ｃｈ）カウンタ１１３を備えている。

【００２３】制御レジスタ１０１は、ＣＰＵ２０４から
送出された複数チャンネル分の指定情報（音源部２０７
に対する命令やパラメータ情報）を格納するための制御
レジスタである。ＣＰＵ２０４は、各発音チャンネル別
に制御レジスタ１０１に所定の指定情報をセットして発
音の開始指示を出す。セットする指定情報としては、メ
モリ読み出しピッチ（周波数ナンバ）、メモリ読み出し
区間、波形データの圧縮方式、エンベロープ、およびエ
フェクト用係数などの指定情報がある。

【００２４】発音開始指示を受けると、音源部２０７は
楽音波形の発生の動作を開始する。まず、アドレス発生
器１０２は、波形メモリ２０８の読み出しアドレスを順
次発生する。読み出しアドレスは、指定された読み出し
区間の先頭から、指定された読み出しピッチを順次累算
した値である。特に、この音源部２０７は、デコーダ１
０４中にサンプルバッファであるサンプルＲＡＭを備
え、波形メモリ２０８からはチャンネルごとに必要な数
の波形サンプル（波形データ）のみを読み出すようにな
っており、各チャンネルにおける波形メモリアクセス回
数は可変できるようになっている。そこで、アドレス発
生器１０２は、各チャンネルのアクセス回数に応じた波
形メモリのアドレスを、時分割チャンネルタイミングと
は異なるタイミングで、順次連続して出力するようにな
っている。

【００２５】アドレス発生器１０２からのアドレス出力
が時分割チャンネルタイミングとは異なるタイミングで
行なわれることにより、空きタイムスロットが得られ
る。リフレッシュカウンタ１０８およびＣＰＵアクセス
制御部１０９は、この空きタイムスロットにおいて、波
形メモリ２０８のリフレッシュを行ない、あるいはＣＰ
Ｕ２０４から波形メモリ２０８へのアクセスを行なうた
めのものである。セレクタ１１０，１１１は、空きタイ
ムスロットにおいてリフレッシュカウンタ１０８やＣＰ
Ｕアクセス制御部１０９を波形メモリ２０８に接続する
ように制御される。

【００２６】アドレス発生器１０２で発生した読み出し
アドレスは、セレクタ１１０を介して波形メモリ２０８
に入力し、これにより波形データが波形メモリ２０８か
ら読み出される。デコーダ１０４は、セレクタ１１１を
介して、アドレス発生器１０２がアドレスを送り出すタ
イミングで、波形データを受け取る。この実施の形態例
では、波形データの圧縮方式は、１６ビット非圧縮、８
ビット非圧縮、または８ビット圧縮の何れかである。そ
こで、デコーダ１０４は、非圧縮波形の場合はそのま
ま、圧縮波形の場合はデコードして、サンプルＲＡＭに
記憶しておく。

【００２７】補間器１０３は、デコーダ１０４内のサン
プルＲＡＭから各チャンネルの波形データを読み出し、
補間処理（基本的には４点補間を行ない、４点分の波形
データが確保できないときのみ２点補間）を行なう。音
量変化制御回路１０５は、各チャンネルの楽音波形デー
タにエンベロープを付与する。チャンネル累算器１０６
は、各チャンネルの楽音波形データをチャンネル累算す
る。効果回路１０７は、チャンネル累算した結果に各種
のエフェクト（効果）を付与する。効果付与された楽音
波形データは、図２のＤＡＣ２１０に入力してアナログ
信号に変換され、サウンドシステム２１１により放音さ
れる。

【００２８】この音源部２０７は時分割３２チャンネル
で動作する。システムクロック１１２は、音源部２０７
内の各部に時分割動作を行なうための基準信号となる制
御クロック信号Φを供給する。チャンネルカウンタ１１
３は、時分割チャンネル動作を行なうためのチャンネル
カウント値ＣＨＣをカウントし（具体的には０〜３１を
繰り返しカウント）、音源部２０７内の各ブロックに供
給する。

【００２９】次に、図３および図４を参照して、本形態
例の音源部２０７内の要部のタイミングの概要について
説明する。図３において、「処理Ａ」は、アドレス発生
器１０２で行なう処理のうち、各チャンネルのアドレス
を作成する処理を行なう区間を示す。「処理Ｂ」は、ア
ドレス発生器１０２で行なう処理のうち、アドレスを波
形メモリ２０８に向けて送り出す処理を行なう区間を示
す。「デコード」は、デコーダ１０４の処理区間、特に
波形メモリ２０８から出力される波形データを受け取る
処理を行なう区間を示す。「補間」は、補間器１０３の
処理区間を示す。各処理区間は、１サンプリング周期を
前半と後半に分け、前半で第０〜第１５チャンネルの処
理を行ない、後半で第１６〜第３１チャンネルの処理を
行なうようになっている。

【００３０】図４は、図３の各処理中のチャンネルの様
子を示す。図４の「処理Ａ前半ｃｈ」は、図３の区間３
０１におけるチャンネルの様子を示す。図４の「処理Ｂ
前半ｃｈ」は、図３の区間３０２におけるチャンネルの
様子を示す。図４の「デコード前半ｃｈ」は、図３の区
間３０３におけるチャンネルの様子を示す。図４の「補
間前半ｃｈ」は、図３の区間３０４におけるチャンネル
の様子を示す。なお、図４では各チャンネルタイミング
を縦に並べて揃えて記載しているが、実際には各処理の
タイミングは図３に示すようにずれている。

【００３１】本形態例では、図４からも分かるように、
アドレス発生器１０２によるアドレス作成の処理Ａと補
間器１０３による補間の処理は、それぞれ、音源内の時
分割チャンネルタイミングに同期して動作する。一方、
アドレス発生器１０２からのアドレス送り出しの処理Ｂ
とデコーダ１０４による波形データの受け取りの処理
は、時分割チャンネルタイミングとは独立したタイミン
グ（具体的には、後述する図５の中の処理Ｂ制御部の制
御による）で動作する。

【００３２】例えば、図３および図４において、処理Ａ
前半の区間３０１では、アドレス発生器１０２により、
第０〜第１５チャンネルについて時分割チャンネルタイ
ミングにしたがって順番に各チャンネルのアドレスを作
成している。処理Ｂ前半の区間３０２では、アドレス発
生器１０２により、時分割チャンネルタイミングとは異
なるタイミングで、第０チャンネルのアドレスを１つ、
第２チャンネルのアドレスを３つ、第５チャンネルのア
ドレスを１つ、…というように、第０〜第１５チャンネ
ルのアドレスの送り出しを行なっている。１アドレス送
り出しを行なう区間の時間幅は、時分割チャンネルタイ
ミングで１チャンネル分の処理を行なう区間の時間幅の
半分である。各チャンネルで送り出すアドレスの個数が
区々であるのは、デコーダ１０４内のサンプルＲＡＭに
過去の波形データが保持されており各チャンネルごとに
必要な個数の波形データのみ読み出せば充分なため、あ
るいは発音する必要がなくアドレスの送り出しが不要な
チャンネルがあるためである。ここ（図４）では、それ
ぞれ、第０チャンネルは１アクセス、第２チャンネルは
３アクセス、第５チャンネルは１アクセス、第７チャン
ネルは２アクセス分の波形メモリからの読み出しが必要
な場合を示している。その他のチャンネルは、発音して
いないか、既に読み出して波形バッファ３０７に記憶さ
れたサンプルのみで楽音が生成できるチャンネルであ
る。なお、発音していないチャンネルとは、ＥＧ等、音
量レベルの下げられたチャンネルであり、そのチャンネ
ルに関しては処理Ｂにおける波形メモリのアクセスタイ
ミングを使用しないように、制御がなされている。

【００３３】デコード前半の区間３０３では、処理Ｂ前
半の区間３０２のアドレス送り出しのタイミングにした
がって波形メモリ２０８から読み出された波形データを
受け取っている。詳しくは後述するが、デコーダ１０４
は、受け取った波形データが圧縮波形であるときはデコ
ードを行ない、非圧縮波形であるときはそのまま、内部
のサンプルＲＡＭに書き込む。補間器１０３は、補間前
半の区間３０４で時分割チャンネルタイミングにしたが
って、サンプルＲＡＭのデータを用いて第０〜第１５チ
ャンネルに関する補間処理を行なう。あるチャンネルに
ついて補間を行なう時点で、補間を行なうために必要な
当該チャンネルの波形データはサンプルＲＡＭに用意さ
れているようになっている。

【００３４】以上のようにして、第０〜第１５チャンネ
ルの楽音波形データが生成される。後半の区間を用いて
処理される第１６〜第３１チャンネルについても同様で
ある。

【００３５】アドレス発生器１０２におけるアドレス送
り出しの処理Ｂおよびデコーダ１０４における波形デー
タ受け取りの処理が時分割チャンネルタイミングとは異
なるタイミングで行なわれることにより、空きタイムス
ロットが出現する。図４の区間３０２，３０３中、「−
ｃｈ」は何れのチャンネルのサンプル読み出しにも使用
されていない空きタイムスロットを示す。この空きタイ
ムスロットの区間は、任意に使用可能である。本形態例
では、この空きタイムスロットの区間で、図１のリフレ
ッシュカウンタ１０８による波形メモリ２０８のリフレ
ッシュ処理、またはＣＰＵアクセス制御部１０９による
波形メモリ２０８へのアクセス処理を行なうようになっ
ている。

【００３６】次に、アドレス発生器１０２について詳し
く説明する。図５は、アドレス発生器１０２のブロック
構成を示す。アドレス発生器１０２は、セレクタ５０
１，５０２，５０３、加算器５０４、シフタ５０５、ビ
ブラート変調器５０６、オクターブ（ＯＣＴ）シフタ５
０７、読み出し用整数部ラッチ５０８、整数部ラッチ
（ＩＬＡＴ）５０９、小数部ラッチ（ＦＬＡＴ）５１
０、アドレスＲＡＭ５１１、整数部合成部５１２、補間
用小数部ラッチ５１３、制御部Ａ５１４、処理Ｂ制御部
５１５、および制御ＲＡＭ５１７を備えている。処理Ｂ
制御部５１５の内部にはアキュムレータ（ＡＣＣ）５１
６が備えられている。

【００３７】図５において、セレクタ５０１，５０２，
５０３は、それぞれ、時分割の各タイムスロットで所定
の入力を選択出力するためのセレクタである。加算器５
０４は、２３ビットの加算器であり、セレクタ５０１の
選択出力データとセレクタ５０２の選択出力データとを
入力して加算を実行する。この加算器５０４では、加算
結果が出力されるまでに２クロック分の遅延があるので
「２Ｄ」と表記してある。シフタ５０５は、加算器５０
４の加算結果または小数部ラッチ５１０の小数部データ
をシフトして出力する。シフタ５０５のシフト量は可変
である。整数部ラッチ（ＩＬＡＴ）５０９は２３ビット
のラッチ、小数部ラッチ（ＦＬＡＴ）５１０は９ビット
のラッチである。

【００３８】図６は、図５のアドレスＲＡＭ５１１のメ
モリマップを示す。アドレスＲＡＭ５１１は、第０〜第
３１チャンネルの各チャンネルごとの領域からなり、こ
れらの領域に各チャンネルの現在のアドレス値を記憶す
る。各チャンネルの領域はアドレス上位ＡＤＨ、および
アドレス下位ＡＤＬからなる。ＡＤＨおよびＡＤＬの領
域の大きさはそれぞれ１６ビットである。アドレス上位
ＡＤＨとアドレス下位ＡＤＬとを合わせた３２ビットの
アドレス値は、整数部と小数部とに分けられる。アドレ
ス整数部は、波形メモリ２０８のアドレスと対応してい
る。すなわち、アドレス整数部の１つの値に対応して、
波形メモリ２０８のサンプル（波形データ）が１つ存在
する。アドレス小数部は、それよりも細かい単位を示
し、何点かの波形データを用いた補間処理で用いる情報
である。アドレス整数部は２３ビット、アドレス小数部
は９ビットである。したがって、アドレスＲＡＭ５１１
の各チャンネルのＡＤＨは２３ビットのアドレス整数部
のうち上位の１６ビットを示し、ＡＤＬは２３ビットの
アドレス整数部の下位７ビットとアドレス小数部の９ビ
ットとを合わせた１６ビットを示すこととなる。

【００３９】なお、領域に付した記号はその領域そのも
のを示すとともに、その領域に格納されたデータをも示
すものとする。例えばアドレス下位ＡＤＬと言うとき
は、現在のアドレス値の下位１６ビットを格納する領域
そのものを示すとともに、その領域に格納されているア
ドレス値の下位データをも示すものとする。以下、各領
域に付した記号も同様である。

【００４０】図５において、整数部合成部５１２は、ア
ドレスＲＡＭ５１１の任意のチャンネルのアドレス値を
読み出してその小数部または整数部を出力する。具体的
には、アドレス小数部を出力する場合は、アドレスＲＡ
Ｍ５１１の下位ＡＤＬを読み出し、その下位９ビットを
アドレス小数部として出力する。アドレス整数部を出力
する場合は、先にＡＤＬの上位７ビットすなわちアドレ
ス整数部の下位７ビットを取り込み、その後ＡＤＨのア
ドレス整数部上位１６ビットを取り込み、それらを合成
して完全な２３ビットのアドレス整数部を生成し出力す
る。

【００４１】制御部Ａ５１４は、クロックΦおよびチャ
ンネルカウント値ＣＨＣを入力して、処理Ａの全動作と
処理Ｂの基本動作（図８で後述）を制御するための制御
信号を作成し、各ブロックへ供給する。処理Ｂ制御部５
１５は、図３，４で説明した処理Ｂを行なうために各ブ
ロックの制御を行なう。特に、処理Ｂ制御部５１５は、
処理Ｂ前半の区間（図３の３０２）で第０〜第１５の１
６チャンネル分のアクセス回数を累算し、処理Ｂ後半の
区間（図３の３０６）で第１６〜第３１の１６チャンネ
ル分のアクセス回数を累算する処理を行なうが、アキュ
ムレータ５１６はそのアクセス回数累算値を記憶するた
めのものである。処理Ｂ制御部５１５の動作およびアキ
ュムレータ５１６については、後に詳述する。

【００４２】図８は、図５のアドレス発生器１０２のタ
イミングチャートを示す。縦に引かれた点線により区切
られた各区間が１クロックのタイムスロットを示す。図
８は、１ＤＡＣ周期３８４クロック（１２クロック×時
分割３２チャンネル分）動作のうちの２チャンネル時間
分を取りだした図である。１チャンネル分の１２クロッ
クの各区間には順にスロット番号（０〜１１）をつけ
る。図８では、一連のスロット番号０〜１１を四角で囲
んだ区間が１チャンネル分の区間である。

【００４３】「処理Ａ」と記載された行の１〜６の数字
は下記の処理番号に対応しており、その処理番号が記載
されたタイムスロットで当該処理番号の処理が行なわれ
る。例えば、処理Ａに関してスロット番号０の位置には
「１」と記載されており、スロット番号２の位置には
「２」と記載されているが、これはスロット番号０のス
ロットで下記の処理番号１の処理を行ない、スロット番
号２のスロットで下記の処理番号２の処理を行なうとい
うことを示している。処理Ａに関しては、６クロックで
１チャンネル分のアドレス作成を行なうことになる。以
下、図８および図５，６を参照して、アドレス発生器１
０２におけるアドレスを作成する処理Ａの処理番号１〜
６の処理を説明する。

【００４４】１．処理番号１では、セレクタ５０１はＰ
ＩＴＣＨを選択出力し、セレクタ５０２はＬＴＵＮＥを
選択出力する。ＰＩＴＣＨはオクターブ内のピッチを示
し、ＣＰＵ２０４が制御レジスタ１０１を介して指定す
る。ＬＴＵＮＥは、ループチューンを示す。波形メモリ
２０８に格納されている波形データはアタック部とルー
プ部に分けられるが、アタック部を読み出している間は
ＬＴＵＮＥは０である。アタック部からループ部に入っ
たとき、アタック部とループ部とでピッチの値が異なる
場合があるため、オフセットとしてのループチューンＬ
ＴＵＮＥをピッチＰＩＴＣＨに加算してピッチの調整を
行なう。ＬＴＵＮＥは、ＣＰＵ２０４が制御レジスタ１
０１を介して指定する。

【００４５】加算器５０４は、ＰＩＴＣＨ＋ＬＴＵＮＥ
を計算する。加算結果ＶＩＢＭは、２クロック後に出力
され、ビブラート変調器５０６に入力する。ビブラート
変調器５０６は、楽音にゆっくりした時間的な周波数の
揺れをつけるためにその揺れ分を加算する処理を行な
う。ビブラート変調された結果は、オクターブシフタ５
０７に入力し、オクターブ分のシフトを行なう。オクタ
ーブシフタ５０７に入力するＯＣＴは、オクターブ分の
シフト量を示し、ＣＰＵ２０４が制御レジスタ１０１を
介して指定する。

【００４６】オクターブシフタ５０７の出力は、ピッチ
ＰＩＴＸとしてセレクタ５０１に入力する。このピッチ
ＰＩＴＸが、当該チャンネルにおけるアドレスの進み値
（周波数ナンバ）である。なお実際には、前のチャンネ
ルタイミングの処理番号１のスロットで算出された加算
結果ＶＩＢＭがビブラート変調器５０６およびオクター
ブシフタ５０７で加工され、当該チャンネルタイミング
の処理番号２のピッチＰＩＴＸとして用いられる。

【００４７】２．処理番号２では、セレクタ５０１はオ
クターブシフタ５０７から出力されるピッチＰＩＴＸを
選択出力し、セレクタ５０２はアドレスＲＡＭ５１１か
ら当該チャンネルのアドレス小数部ＡＲＡＭ（ＡＤＦ）
を選択出力する。ＡＲＡＭ（ＡＤＦ）は、整数部合成部
５１２が用意する。すなわち、整数部合成部５１２は、
アドレスＲＡＭ５１１の当該チャンネルに関するＡＤＬ
を読み出し、その下位９ビットのアドレス小数部のみを
取り出し、アドレス小数部ＡＲＡＭ（ＡＤＦ）としてセ
レクタ５０２に入力する。同時に、整数部合成部５１２
は、該ＡＤＬに含まれるアドレス整数部ＡＲＡＭ（ＡＤ
Ｉ）の下位ビットを内部レジスタに取得する。

【００４８】加算器５０４は、ＡＲＡＭ（ＡＤＦ）＋Ｐ
ＩＴＸを計算し出力する。加算結果ＵＤは、２クロック
後に出力され、シフタ５０５を介して次の処理番号３で
使われる。さらにこの加算結果は、小数部ラッチ（ＦＬ
ＡＴ）５１０に入力し、下位９ビットがラッチされる。
これが新たなアドレス小数部のデータである。小数部ラ
ッチ５１０のアドレス小数部のデータは、後にセレクタ
５０３を介して、アドレスＲＡＭ５１１の当該アドレス
のＡＤＬ下位９ビットに書き込まれる。また、このとき
のＵＤの整数部（溢れ値）は、新たなアドレスに応じて
読み出すべきサンプル数として処理Ｂ制御部５１５に取
り込まれる。

【００４９】３．処理番号３では、上記処理番号２の加
算結果ＵＤがシフタ５０５で９ビットダウンシフトされ
たデータＵＤ↓９（＊ビットダウンシフトされたデータ
をＵＤ↓＊と表記するものとする）がセレクタ５０１に
入力し、セレクタ５０１はこのデータＵＤ↓９を選択出
力する。セレクタ５０２は、アドレスＲＡＭ５１１の当
該チャンネルのアドレス整数部ＡＲＡＭ（ＡＤＩ）を選
択出力する。ＡＲＡＭ（ＡＤＩ）は、整数部合成部５１
２が用意する。すなわち、整数部合成部５１２は、先に
処理番号２でアドレスＲＡＭ５１１の当該チャンネルの
ＡＤＬを読み出して上位７ビットを取り出しておき、次
に処理番号３で当該チャンネルのＡＤＨを読み出し、Ａ
ＤＨの１６ビットと先に取り出しておいたＡＤＬ上位７
ビットとを合成して、アドレス整数部ＡＲＡＭ（ＡＤ
Ｉ）を得る。整数部合成部５１２は、前もってアドレス
整数部を合成する処理を行ない、本処理番号３のタイミ
ングでＡＲＡＭ（ＡＤＩ）を出力する。

【００５０】加算器５０４は、ＡＲＡＭ（ＡＤＩ）＋Ｕ
Ｄ↓９を計算する。ＵＤ↓９（先述した整数部＝溢れ
値）は、処理番号２でアドレス小数部にピッチＰＩＴＸ
（アドレスの進み値）を加算した加算結果のうち、アド
レス小数部の９ビットよりも上位に溢れた分に相当する
から、ＡＲＡＭ（ＡＤＩ）＋ＵＤ↓９はアドレス整数部
にその溢れ分を加算する計算である。この加算結果ＵＤ
は、２クロック後に出力され、シフタ５０５を介して次
の処理番号４で使われる。さらにこの加算結果は、整数
部ラッチ（ＩＬＡＴ）５０９に入力しラッチされる。こ
れが新たなアドレス整数部のデータである。整数部ラッ
チ５０９のアドレス整数部のデータは、後にセレクタ５
０３を介して、アドレスＲＡＭ５１１の当該アドレスの
ＡＤＨおよびＡＤＬ上位７ビットに書き込まれる。

【００５１】４．処理番号４では、上記処理番号３の加
算結果ＵＤがそのままセレクタ５０２に入力し（シフタ
５０５のシフト量は０）、セレクタ５０２はこのデータ
ＵＤを選択出力する。セレクタ５０１は、−ＬＰＬＥＮ
を選択出力する。−ＬＰＬＥＮは、読み出すべき波形デ
ータのループ部のデータ長ＬＰＬＥＮにマイナスを付け
て負数にしたものである。−ＬＰＬＥＮは、ＣＰＵ２０
４が制御レジスタ１０１を介して指定する。加算器２０
８は、−ＬＰＬＥＮ＋ＵＤを計算し、２クロック後に加
算結果を出力する。

【００５２】波形メモリ２０８上の波形データはアタッ
ク部とそれに引き続くループ部とから構成されるが、波
形データをアクセスする際には、ループ部の先頭位置
（すなわちアタック部の最終位置）をアドレス０の基準
としている。したがって、−ＬＰＬＥＮ＋ＵＤが正（キ
ャリー非発生時）になったとき、アドレス値がループ部
最終位置を超えたことになり、この場合、アドレスをル
ープ部の先頭に戻す必要がある。そこで、処理番号４の
加算でキャリーが発生したときは以下の処理番号５，６
の処理は行なわず、キャリーが発生しなかったときはル
ープ部の先頭付近のアドレスに戻るために以下の処理番
号５，６の処理を行なう。

【００５３】５．処理番号５では、上記処理番号４の加
算結果ＵＤ（新たなアドレス整数部）と小数部ラッチ
（ＦＬＡＴ）５１０のアドレス小数部とを合成した３２
ビットのアドレス値ＵＤ（Ｉ＆ＦＬＡＴ）を生成し（こ
のデータ生成はシフタ５０５で行なう）、セレクタ５０
２はこのデータＵＤ（Ｉ＆ＦＬＡＴ）を選択出力するよ
うにする。また、セレクタ５０１はループ小数部データ
ＬＰＦＲを選択出力する。ＬＰＦＲは、ＣＰＵ２０４が
制御レジスタ１０１を介して指定する。加算器２０８
は、ＵＤ（Ｉ＆ＦＬＡＴ）＋ＬＰＦＲを計算し、２クロ
ック後に加算結果を出力する。

【００５４】ループ小数部データＬＰＦＲは、ループ部
先頭付近に戻る場合の補正用オフセットデータである。
処理番号４でアドレス整数部に−ＬＰＬＥＮを加算して
整数部については戻りアドレスが算出されたが、ループ
部先頭付近に戻る場合は小数部の調整も必要であるの
で、整数部と小数部とを合成したアドレス値ＵＤ（Ｉ＆
ＦＬＡＴ）にループ小数部データＬＰＦＲを加算して、
微妙な戻りアドレスの調整を行なっている。

【００５５】本処理番号５の加算結果は、小数部ラッチ
（ＦＬＡＴ）５１０に入力し、下位９ビットがラッチさ
れる。これが新たなアドレス小数部のデータである。小
数部ラッチ５１０のアドレス小数部のデータは、セレク
タ５０３を介して、アドレスＲＡＭ５１１の当該アドレ
スのＡＤＬ下位９ビットに書き込まれる。

【００５６】６．処理番号６では、上記処理番号５の加
算結果ＵＤがシフタ５０５で９ビットダウンシフトされ
たデータＵＤ↓９がセレクタ５０２に入力し、セレクタ
５０２はこのデータＵＤ↓９を選択出力する。セレクタ
５０１は、−ＡＳを選択出力する。−ＡＳは、ノートオ
ン立ち上がり時はアドレス整数部の初期値であり、それ
以外では０となるデータを示す。−ＡＳは、ＣＰＵ２０
４が制御レジスタ１０１を介して指定する。加算器５０
４は、−ＡＳ＋ＵＤ↓９を計算し、２クロック後に加算
結果を出力する。この加算結果は、整数部ラッチ（ＩＬ
ＡＴ）５０９に入力しラッチされる。これが新たなアド
レス整数部のデータである。整数部ラッチ５０９のアド
レス整数部のデータは、セレクタ５０３を介して、アド
レスＲＡＭ５１１の当該アドレスのＡＤＨおよびＡＤＬ
上位７ビットに書き込まれる。

【００５７】要するに処理番号６では、ノートオン立ち
上がり時以外の場合は、処理番号５の加算結果ＵＤ（新
たなアドレス値）を９ビットダウンシフトしたアドレス
整数部を整数部ラッチ５０９およびアドレスＲＡＭ５１
１に書き込む。そして、ノートオン立ち上がり時に処理
番号６を実行した場合（このときＵＤは０）は、整数部
ラッチ５０９を介してアドレスＲＡＭ５１１にアドレス
整数部の初期値を書き込む。上述したように、波形デー
タはループ部の先頭を基準のアドレス０としているか
ら、アタック部の先頭アドレスは負数−ＡＳになる。そ
こで、ノートオン立ち上がり時にこの初期値をアドレス
ＲＡＭ５１１に書き込む必要がある。

【００５８】その後、サンプリング周期で上述した処理
番号１〜処理番号６が実行されることにより、ＲＡＭ５
１１に書き込まれるアドレスはアタック部先頭アドレス
からループ部の先頭アドレスに徐々に変化した後、ルー
プ部の先頭アドレスからループ部の終了アドレスへかけ
ての変化を繰り返し行なう。

【００５９】以上のようにして、図８の処理Ａに示すタ
イミングで処理番号１〜６を実行し、各チャンネルのア
ドレス値をアドレスＲＡＭ５１１上で作成する。上述の
処理Ａの概要を下記に式のみで処理番号別に示す。

【００６０】 １．ＰＩＴＣＨ＋（ＬＴＵＮＥ）→ＶＩＢＭ ２．ＡＲＡＭ（ＡＤＦ）＋ＰＩＴＸ→ＵＤ，ＦＬＡＴ→
ＡＲＡＭ ３．ＡＲＡＭ（ＡＤＩ）＋ＵＤ↓９→ＵＤ，ＩＬＡＴ→
ＡＲＡＭ ４．−ＬＰＬＥＮ＋ＵＤ→ＵＤ（Ｉ＆ＦＬＡＴ） ５．（ＵＤ（Ｉ＆ＦＬＡＴ）＋ＬＰＦＲ→ＵＤ，ＦＬＡ
Ｔ→ＡＲＡＭ） ６．（（−ＡＳ）＋ＵＤ↓９→ＩＬＡＴ→ＡＲＡＭ）

【００６１】ただし、処理番号１のＬＴＵＮＥは、ルー
プ部以外（アタック部）では０であることを示すため括
弧を付けてある。同様に、処理番号６の−ＡＳは、ノー
トオン立ち上がり時以外は０であることを示すため括弧
を付けてある。処理番号５，６は、処理番号４でキャリ
ー非発生時のみ実行されるので全体に括弧を付けてあ
る。

【００６２】次に、処理Ｂのアドレス送り出しの動作に
ついて説明する。実際に図５のアドレス発生器１０２か
ら図８の処理Ｂに示すタイミングでアドレスを送り出す
処理を行なう前に、処理Ｂ制御部５１５は、アドレス送
り出しの前処理を行なっている。図１０は、その前処理
の動作を示すフローチャートである。アドレス発生器１
０２が前半の第０〜第１５チャンネルに関する処理Ａを
実行しているとき（図３の区間３０１）、処理Ｂ制御部
５１５は、当該第０〜第１５チャンネルのアドレスを送
り出す前処理として図１０の動作を行なう。また、アド
レス発生器１０２が後半の第１６〜第３１チャンネルに
関する処理Ａを実行しているとき（図３の区間３０
５）、処理Ｂ制御部５１５は、当該第１６〜第３１チャ
ンネルのアドレスを送り出す前処理として図１０の動作
を行なう。以下では、第０〜第１５チャンネルに係る処
理を前半処理、第１６〜第３１チャンネルに係る処理を
後半処理と呼ぶ。

【００６３】図１０において、ステップ１００１では、
処理Ｂ制御部５１５の内部にある前半／後半のアキュム
レータ（ＡＣＣ）５１６を初期設定（ゼロクリア）す
る。アキュムレータ（ＡＣＣ）５１６としては、第０〜
第１５チャンネルに関する波形メモリアクセス回数を累
算するための前半アキュムレータと、第１６〜第３１チ
ャンネルに関する波形メモリアクセス回数を累算するた
めの後半アキュムレータとが、独立に設けられている。
いま並行して実行されている処理Ａが、前半の第０〜第
１５チャンネルのアドレスを作成する処理を行なってい
るのであれば前半アキュムレータを初期設定し、後半の
第１６〜第３１チャンネルのアドレスを作成する処理を
行なっているのであれば後半アキュムレータを初期設定
する。以下の図１０の説明では、単に「アキュムレータ
ＡＣＣ」というときは、前半処理では前半アキュムレー
タ、後半処理では後半アキュムレータのことを指すもの
とする。

【００６４】ステップ１００２は、特に何かの処理を行
なうものではないが、次のステップ１００３〜１００８
を行なう対象のチャンネル（以下、対象チャンネルとい
う）として最初のチャンネルに着目するということであ
る。最初のチャンネルというのは、前半処理では第０チ
ャンネル、後半処理では第１６チャンネルである。

【００６５】次に、ステップ１００３では、対象チャン
ネルについて、そのチャンネル番号、圧縮方式、サンプ
ル数、およびアドレス最下位ビットを受け取る。チャン
ネル番号は、チャンネルカウンタ１１３からのカウント
値ＣＨＣから分かる。

【００６６】ステップ１００３で受け取る圧縮方式と
は、読み出すべき対象チャンネルの波形データの圧縮方
式であり、１６ビット非圧縮、８ビット非圧縮、または
８ビット圧縮の何れかである。圧縮方式は、チャンネル
ごとに異なっていてもかまわない。チャンネルごとの圧
縮方式は、ＣＰＵ２０４が制御レジスタ１０１に設定し
た情報を参照することで分かる。

【００６７】図９（ａ）に、波形メモリ２０８内の１６
ビット非圧縮の波形データのフォーマットを示す。９０
１〜９０６は、それぞれ、１６ビットの非圧縮の波形デ
ータの１サンプルを示す。アドレスはサンプル単位に付
けられるので、サンプル９０１をアドレス０の基準位置
とすると、サンプル９０２，９０３，９０４，…のアド
レスはそれぞれ１，２，３，…である。図９（ｂ）に、
波形メモリ２０８内の８ビット非圧縮または８ビット圧
縮の波形データのフォーマットを示す。９１１〜９２２
は、それぞれ、８ビットの非圧縮または圧縮の波形デー
タの１サンプルを示す。アドレスはサンプル単位に付け
られるので、サンプル９１１をアドレス０の基準位置と
すると、サンプル９１２，９１３，９１４，…のアドレ
スはそれぞれ１，２，３，…である。波形メモリ２０８
の波形データのアクセスは、圧縮方式にかかわりなく、
１６ビット単位で行なわれる。したがって、１６ビット
非圧縮の方式では、読み出すサンプル数と波形メモリへ
のアクセス回数とは一致する。８ビット非圧縮または圧
縮の方式では、読み出すサンプル数と波形メモリへのア
クセス回数とが一致するとは限らない。

【００６８】ステップ１００３で受け取るサンプル数
は、対象チャンネルにおいて読み出すべきサンプルの数
である。このサンプル数は、上述の処理Ａの処理番号２
の加算結果のうちアドレス小数部の９ビットよりも上位
に溢れた分（溢れ値）を、加算器５０４から処理Ｂ制御
部５１５に取り込むことにより分かる。なお、処理Ａの
処理番号４の加算でキャリーが発生しなかったときは、
ループ部の先頭付近のアドレスに戻るが、この場合、サ
ンプルＲＡＭ１２０５（図１３）中の過去のサンプルは
使用できない。そこで、処理Ｂ制御部５１５は、処理Ａ
の処理番号４におけるキャリー非発生を検出したとき
は、補間用の全４サンプルを読み出すように、読み出す
べきサンプル数を強制的に４と指定するものとする。

【００６９】ステップ１００３で受け取るアドレス最下
位ビットは、対象チャンネルのアドレス整数部の最下位
ビットである。このアドレス最下位ビットは、上述の処
理Ａの処理番号３または処理番号６の加算結果（特にそ
の最下位ビット）を、加算器５０４から処理Ｂ制御部５
１５に取り込むことにより分かる。

【００７０】次に、ステップ１００４で、サンプル数が
０であるか否か判定する。サンプル数が０なら、この対
象チャンネルでは波形メモリ２０８から新たなサンプル
を読み出す必要が無いから、ステップ１００９に進む。
サンプル数が０でないなら、ステップ１００５で書き込
みポインタをインクリメントし、ステップ１００６で対
象チャンネルに関するチャンネル番号とサンプル数とを
制御ＲＡＭ５１７に書き込む。

【００７１】図７は、制御ＲＡＭ５１７の構成を示す。
制御ＲＡＭ５１７は、チャンネル番号とそのチャンネル
において読み出すべきサンプル数を格納する領域が複数
用意されて構成される。処理Ｂ制御部５１５内には書き
込みポインタおよび読み出しポインタが備えられてお
り、各チャンネルにおいて読み出すべきサンプル数を制
御ＲＡＭ５１７に書き込むときは書き込みポインタをす
すめ（上記ステップ１００５）、制御ＲＡＭ５１７から
チャンネル番号とサンプル数を読み出して当該チャンネ
ルに関する読み出しアドレスを送出するときは読み出し
ポインタを進める（後述する図１１のステップ１１０
２）。制御ＲＡＭ５１７は、リング状に使用するように
なっており、書き込みまたは読み出しポインタが制御Ｒ
ＡＭ５１７の一方の端に至った場合、その次のポインタ
の位置は制御ＲＡＭ５１７の他方の端になる。また、読
み出しポインタの指す位置が書き込みポインタの指す位
置を追いかけるように書き込みおよび読み出しが行なわ
れるが、書き込みポインタが読み出しポインタを追い越
さない程度の領域の大きさが確保されているものとす
る。書き込みポインタおよび読み出しポインタは、アキ
ュムレータＡＣＣと同様に、それぞれ、前半処理用のも
のと後半処理用のものとが別々に設けられている。単
に、書き込みポインタおよび読み出しポインタと呼ぶと
きは、前半処理では前半処理用のもの、後半処理では後
半処理用のものを指すものとする。なお、図７のような
構成のほか、各チャンネルに１つずつアドレスを対応さ
せ、そこに必要サンプル数を書き込むようにしてもよ
い。

【００７２】再び図１０に戻って、ステップ１００７で
は、対象チャンネルに関して必要な波形メモリアクセス
回数を計算し、ワークレジスタＡＴに格納する。このア
クセス回数は、ステップ１００３で得た圧縮方式、サン
プル数、およびアドレス最下位ビットから求める。１６
ビット非圧縮方式では、「アクセス回数＝サンプル数」
である。８ビット非圧縮または圧縮方式では、図９
（ｃ）のような１６ビットバウンダリの位置から８ビッ
トサンプルの読み出しを開始する場合は「アクセス回数
＝サンプル数／２」となり、図９（ｄ）のような１６ビ
ットバウンダリでない８ビットバウンダリの位置から８
ビットサンプルの読み出しを開始する場合は「アクセス
回数＝サンプル数／２＋１」となる（ただし、サンプル
数／２は小数点以下切り捨て）。なお、図９（ｃ）およ
び図９（ｄ）では、０，１，２，３と記載した順に４サ
ンプルを読み出す例を記載した。図９（ｃ）の場合か、
図９（ｄ）の場合かは、アドレス最下位ビットにより判
別できる。アドレス最下位ビットが、０のときは図９
（ｃ）の場合、１のときは図９（ｄ）の場合である。

【００７３】先述した図４は、必要な波形メモリアクセ
ス回数が、第０チャンネルで１、第２チャンネルで３、
第５チャンネルで１、第７チャンネルで２の場合であ
る。なお、その他のチャンネルは、発音していない、ま
たは、前述した溢れ値が０（すなわち、波形メモリから
のサンプル読み出しが不要な）のチャンネルである。

【００７４】ステップ１００８では、アキュムレータＡ
ＣＣにアクセス回数ＡＴを累算する。ステップ１００９
では、対象チャンネルが最終のチャンネル（前半処理で
は第１５チャンネルが最終、後半処理では第３１チャン
ネルが最終）であるか否かを判定し、最終チャンネルで
ないときは、ステップ１０１０で対象チャンネルを次の
チャンネル（チャンネル数を＋１）にしてステップ１０
０３に戻る。

【００７５】ステップ１００９で最終チャンネルに至っ
たときは、ステップ１０１１で、アキュムレータＡＣＣ
のアクセス回数累算値が、実際にアクセスを実行する処
理Ｂ前半区間または後半区間における最大アクセス可能
数を超えていないか判定し、各チャンネルごとのアクセ
ス回数および補間次数を決定する。本形態例では、この
最大アクセス可能数は３２である。図４で述べたように
処理Ｂで１アドレス送り出しを行なう区間の時間幅は時
分割チャンネルタイミングで１チャンネル分の処理を行
なう区間の時間幅の半分であり、処理Ｂ前半区間および
処理Ｂ後半区間ではそれぞれ３２アクセスが可能だから
である。したがって、アキュムレータＡＣＣのアクセス
回数累算値が３２を超えていないなら、制御ＲＡＭ５１
７に書き込んだ前半または後半の各チャンネルのサンプ
ル数はすべてアクセスできるから、そのサンプル数に応
じて各チャンネルのアクセス数および補間次数を決定す
る。この場合は、前半または後半の全１６チャンネルで
４点補間が可能であるということである。一方、アキュ
ムレータＡＣＣのアクセス回数累算値が３２を超えてい
たなら、制御ＲＡＭ５１７に書き込んだ各チャンネルの
サンプル数をすべてアクセスすることはできないので、
何れかのチャンネルのアクセス回数を削減し補間次数を
落とす。アクセス回数を削減するチャンネルの決定方法
としては、例えば下記の〜のような方法がある。

【００７６】チャンネル順に片端からアクセス回数を
削減する。 １６ビット波形を再生しているチャンネルからアクセ
ス回数を削減する。１６ビット波形なので、削減効果が
大きい。 その時点で音量レベルの小さいチャンネルからアクセ
ス回数を削減する。このようにすると楽音への影響が小
さい。各チャンネルの音量レベルは、エンベロープ値か
ら分かる。

【００７７】なお、本形態例では各チャンネルで基本的
に４点補間を行なうが、アクセス回数を削減する際に
は、最低限２点補間ができるようにサンプル数を確保す
るものとする。したがって、２点補間ができなくなるほ
どのアクセス回数削減は行なわない。また、圧縮波形の
場合は、途中のサンプルを読み飛ばすと再生ができなく
なるので、アクセス回数削減の対象から外す。

【００７８】図１４に、本形態例におけるアクセス回数
削減の具体例（削減しない例も含む）を示す。図１４
（ａ）〜（ｇ）において、進み量とは、波形メモリサン
プルアドレス（詳しくはアドレスＲＡＭ５１１に記録さ
れた個々のサンプルを指すサンプルアドレス整数部）の
進み量であり、ステップ１００３で得たサンプル数のこ
とである。下向きの矢印↓は、アドレス進み量を示すた
めの便宜的な基準位置（前回の同チャンネルの処理Ｂで
読み込み完了した位置）を示す。×、○、および●は、
波形データの１サンプルを示す。●は既にサンプルＲＡ
Ｍ内に存在するサンプルを示し、○はこれから読み出す
べきサンプルを示す。

【００７９】図１４（ａ）は、アドレスの進み量が０の
場合を示す。４点補間に必要な４点分のサンプルはサン
プルＲＡＭ内に存在するので、新たな読み出しは不要で
ありアクセス回数は０である。当然、アクセス回数の削
減は行なわれない。

【００８０】図１４（ｂ）は、アドレスの進み量が１の
場合を示す。必要な４点分のサンプルのうち３点は既に
サンプルＲＡＭ内に存在するから、１サンプルのみ読み
出す。そのため、圧縮形式にかかわらずアクセス回数は
１回必要である。この場合、アクセス回数の削減は行な
わない。

【００８１】図１４（ｃ）は、アドレスの進み量が２の
場合を示す。必要な４点分のサンプルのうち２点は既に
サンプルＲＡＭ内に存在するから、２サンプルのみ読み
出す。１６ビット非圧縮の形式のときはアクセス回数が
２回、８ビット圧縮または非圧縮の形式のときはアクセ
ス回数が１または２回必要である。この場合、アクセス
回数の削減は行なわない。

【００８２】図１４（ｄ）は、アドレスの進み量が３の
場合を示す。必要な４点分のサンプルのうち１点は既に
サンプルＲＡＭ内に存在するから、３サンプルのみ読み
出す。１６ビット非圧縮の形式のときはアクセス回数が
３回、８ビット圧縮または非圧縮の形式のときはアクセ
ス回数が２回必要である。この場合にアクセス回数の削
減を行なうときは（非圧縮の形式に限る）、図１４
（ｄ）の下側に記載したように、２点補間に必要な２サ
ンプルを新たに読み出すこととしてアクセス回数を削減
する。

【００８３】図１４（ｅ）は、アドレスの進み量が４の
場合を示す。必要な４点分のサンプルはサンプルＲＡＭ
内に存在しないから、４サンプルをすべて読み出す。１
６ビット非圧縮の形式のときはアクセス回数が４回、８
ビット圧縮または非圧縮の形式のときはアクセス回数が
２または３回必要である。この場合にアクセス回数の削
減を行なうときは（非圧縮の形式に限る）、図１４
（ｅ）の下側に記載したように、２点補間に必要な２サ
ンプルを新たに読み出すこととしてアクセス回数を削減
する。

【００８４】図１４（ｆ）は、波形データが非圧縮の形
式で、アドレスの進み量が５の場合（５以上の場合も同
じ）を示す。必要な４点分のサンプルはサンプルＲＡＭ
内に存在しないから、４サンプルをすべて読み出す。１
６ビット非圧縮の形式のときはアクセス回数が４回、８
ビット非圧縮の形式のときはアクセス回数が２または３
回必要である。この場合にアクセス回数の削減を行なう
ときは、図１４（ｆ）の下側に記載したように、２点補
間に必要な２サンプルを新たに読み出すこととしてアク
セス回数を削減する。

【００８５】図１４（ｇ）は、波形データが８ビット圧
縮形式で、アドレスの進み量が５の場合を示す。必要な
４点分のサンプルはサンプルＲＡＭ内に存在しないか
ら、４点補間に必要な４サンプルをすべて読み出すが、
圧縮形式であるので途中のサンプルを読み飛ばすことが
できないため、合せて５サンプルを読み出す。アクセス
回数は３回必要である。なお、圧縮波形の場合は、進み
量を制限して図１４（ｇ）のような場合が起こらないよ
うにしてもよい。

【００８６】次に、図８を参照して、アドレス発生器１
０２による処理Ｂの動作について説明する。図８から分
かるように、処理Ｂでは、スロット番号１，３，５で下
記の処理番号１，２，３の処理を行なうことによりアド
レスが１つ送り出される。これにより、波形メモリ２０
８が１回アクセスされる。スロット番号７，９，１１で
も同じ処理が為され１アクセスが実行されるので、３ク
ロックで１アクセス分の処理が可能であり、時分割チャ
ンネルタイミングの１チャンネル当りの時間内で２アク
セスが可能である。処理Ｂの波形メモリのアクセス処理
は、処理Ａの時分割チャンネルタイミングにしたがった
処理とは関係がなく、読み出しが必要な各チャンネルに
ついて順次行なわれる。読み出しが必要なチャンネルと
サンプル数は、上述の図１０の前処理で決定されてい
る。また、図３で説明したように、あるチャンネルにつ
いて処理Ｂを行なうときには既に当該チャンネルに関す
る処理Ａは実行済みであるから、下記の処理番号１〜３
を実行するときには既に当該チャンネルのアドレス値が
アドレスＲＡＭ５１１にセットされている。以下、図８
および図５，６を参照して処理Ｂの処理番号１〜３の処
理を説明する。

【００８７】１．処理番号１では、セレクタ５０１はＯ
ＦＳを選択出力し、セレクタ５０２はＡＲＡＭ（ＡＤ
Ｉ）を選択出力する。ＡＲＡＭ（ＡＤＩ）は、アドレス
ＲＡＭ５１１内の処理対象のチャンネル（アドレス送り
出しを行なうチャンネルの順番は処理Ｂ制御部５１５の
制御に基づいて決められるが、詳しくは図１２で後述す
る）のアドレス整数部であり、上記処理Ａの処理番号３
で説明したのと同様に整数部合成部５１２が用意する。
ＯＦＳは、処理Ｂ制御部５１５が生成出力するオフセッ
トであり、必要なサンプル数のサンプル（８ビットサン
プルの形式のときは必要なサンプルを含む１６ビットの
データ）を順次アクセスするための加算値である。図４
における各アクセスタイミングのオフセットＯＦＳは、
例えば、第０チャンネルでは０、第２チャンネルの１回
目が−２（８ビットサンプルの場合は−４←後で１／２
される）、２回目が−１（同−２）、３回目が０、第５
チャンネルの１回目が−１（同−２）、２回目が０等
で、結果として先に説明した図１４の○に対応するサン
プルが、順次読み出されるように制御される。処理Ｂ制
御部５１５は、ステップ１００３で各チャンネルに関す
る圧縮方式、読み出すべきサンプル数、およびアドレス
最下位ビットを取得済みであるので、順次、ＯＦＳを作
成して出力できる。加算器５０４は、ＡＲＡＭ（ＡＤ
Ｉ）＋ＯＦＳを計算し出力する。加算結果ＵＤは、２ク
ロック後に出力され、シフタ５０５を介して次の処理番
号２で使われる。

【００８８】２．処理番号２では、上記処理番号１の加
算結果ＵＤがシフタ５０５で１ビットダウンシフトされ
たデータＵＤ↓１がセレクタ５０１に入力し、セレクタ
５０１はこのデータＵＤ↓１を選択出力する。セレクタ
５０２は、波形データが１６ビットサンプルの形式のと
きはセレクタ５０１と同じＵＤ↓１を選択出力し、８ビ
ットサンプルの形式のときは０を出力する。加算器５０
４は、これらのデータを加算し、２クロック後に加算結
果を出力する。

【００８９】要するに、波形データが１６ビットサンプ
ルの形式のときは加算を行なわないで処理番号１の加算
結果をスルーしたのと同じことになり、波形データが８
ビットサンプルの形式のときは処理番号１の加算結果を
１／２にして出力することになる。サンプルのアドレス
はサンプル単位で付けられているので、８ビットサンプ
ルの形式のときは、アドレスを１／２すると当該サンプ
ルが含まれる１６ビットバウンダリの波形データの位置
が算出されることになる。なお、１６ビットサンプルの
形式のときは、処理番号１の加算結果の最下位ビットが
捨てられるように見えるが、処理番号２でセレクタ５０
１，５０２に入力するＵＤ↓１は小数点以下１ビットを
含むデータであり、加算器５０４はこの小数点以下１ビ
ットも含めて加算を行なうので、最下位ビットが捨てら
れることにはならない。本処理番号２により、アクセス
する波形データアドレスが算出できたことになる。

【００９０】３．処理番号３では、セレクタ５０１はア
ドレス基準値ＷＡＤと選択出力し、セレクタ５０２は処
理番号２の加算結果ＵＤを選択出力する。加算器５０４
は、これらのデータを加算し、２クロック後に加算結果
ＭＡＬＡＴを出力する。処理番号２で求めたアドレスは
ループ部の先頭位置をアドレス０の基準としたアドレス
である。一方、実際には、波形データは波形メモリ２０
８内の所定のアドレスに格納されている。そこで、波形
データのアドレス基準値ＷＡＤ（当該波形データのルー
プ部先頭位置の波形メモリ２０８上でのアドレス）を加
算して、読み出しアドレスを波形メモリ２０８上のアド
レスに変換するものである。

【００９１】加算結果ＭＡＬＡＴは、読み出し用整数部
ラッチ５０８を介して波形メモリ２０８のアドレス端子
に供給され、これにより当該アドレスの波形データが読
み出される。

【００９２】以上の処理Ｂの動作は、処理Ｂ制御部５１
５の制御のもとで行なわれる。以下、処理Ｂ制御部５１
５の動作を説明する。図１１は、アドレス発生器１０２
が上述の処理Ｂのアドレス送り出しの動作を行なう際の
処理Ｂ制御部５１５の動作を示すフローチャートであ
る。なお、図１１の動作は図１０の前処理の動作と並行
して実行される。例えば、アドレス発生器１０２が前半
の第０〜第１５チャンネルに関する処理Ａを実行してい
るとき、処理Ｂ制御部５１５は当該第０〜第１５チャン
ネルのアドレスを送り出す前処理として図１０の動作を
行なうが、それと並行して、処理Ｂ制御部５１５は既に
前処理が終わっている第１６〜第３１チャンネルに関す
る図１１のアドレス送り出し処理を行なう。

【００９３】図１１において、ステップ１１０１では、
図７に示す制御ＲＡＭ５１７を指す読み出しポインタの
値と書き込みポインタの値とが一致しているか否か判定
する。この書き込みポインタの値とは、直前に実行され
た図１０の処理で更新された書き込みポインタの値のこ
とを言う。ステップ１１０１で読み出しポインタの値と
書き込みポインタの値とが異なるときは、ステップ１１
０２で読み出しポインタをインクリメントし、ステップ
１１０３で読み出しポインタが指すチャンネル番号とサ
ンプル数を制御ＲＡＭ５１７から読み出す。

【００９４】次に、ステップ１１０４で、読み出したチ
ャンネル番号のチャンネルに関する圧縮方式、およびア
ドレス最下位ビットを受け取る。これらは、図１０のス
テップ１００３と同様に取得すればよいが、図１０で求
めたものを処理Ｂ制御部５１５内のワークレジスタに保
持しておき使用するようにしてもよい。ステップ１１０
５は、特に何かの処理を行なうものではないが、次のス
テップ１１０６で行なうアドレス送り出し処理が１アク
セス目であることを示すものである。ステップ１１０６
で、１アクセス目の読み出しアドレス作成をアドレス発
生器１０２の各ブロックに指示する。これにより、上述
した処理Ｂの処理番号１〜３の動作が実行され、１アク
セス目のアドレス送り出しが行なわれる。

【００９５】さらに、ステップ１１０７で当該チャンネ
ルのアクセス回数が完了したか否か判定する。アクセス
回数が完了していないときは、ステップ１１０８を経て
（ステップ１１０８は特に何かの処理を行なうものでは
ないが、ステップ１１０６で次のアクセスを行なうこと
を示す）、ステップ１１０６で次のアドレス送り出しを
行なう。ステップ１１０７で当該チャンネルのアクセス
回数が完了したなら、ステップ１１０１に戻る。

【００９６】ステップ１１０１で読み出しポインタの値
と書き込みポインタの値とが一致していたなら、波形メ
モリ２０８に向けて送り出すアドレスはもう無いという
ことであるから、ステップ１１０９に進む。ステップ１
１０９では、アクセス余り時間があるか否か判定する。
アクセス余り時間があれば、その空きタイムスロットを
使用して、ステップ１１１０で波形メモリ２０８のリフ
レッシュやＣＰＵ２０４からの波形メモリ２０８のアク
セス処理などを実行し、ステップ１１０９に戻る。アク
セス余り時間が無くなったら、処理を終了する。

【００９７】次に、図１のデコーダ１０４について詳し
く説明する。図１２は、デコーダ１０４および補間器１
０３のブロック構成を示す。デコーダ１０４は、セレク
タ１２０１、加算器１２０２、遅延回路１２０３、セレ
クタ１２０４、サンプルＲＡＭ１２０５、伸張係数発生
部１２０６、乗算器１２０７，１２０８、および制御部
Ｄ１２０９を備えている。

【００９８】図１３は、サンプルＲＡＭ１２０５の構成
を示す。サンプルＲＡＭ１２０５は、各チャンネルごと
の４つのサンプル格納領域からなる。４つのサンプル格
納領域はリング状に使用する。すなわち、各チャンネル
ごとにポインタを設け、サンプルを書き込むときは、そ
のポインタで指す位置に書き込み、ポインタを１つ進め
る。ポインタは、例えば図１３の第ｉチャンネルなら、
サンプル１→２→３→４→１→２→…というように進め
る。図１２のサンプルＲＡＭ１２０５で、「１Ｄ」およ
び「２Ｄ」と記載された端子は、それぞれ現ポインタ位
置から１つ前のサンプルおよび２つ前のサンプルを読み
出すための端子である。

【００９９】図１２および図１３を参照して、デコーダ
１０４の動作について詳しく説明する。上述の処理Ｂに
より送り出されたアドレスにより波形メモリ２０８から
読み出された波形データは、セレクタ１２０１および遅
延回路１２０３に入力する。この波形データの大きさは
１６ビットであり、その形式は、１６ビット非圧縮、８
ビット非圧縮、または８ビット圧縮の何れかである。ま
た、８ビット圧縮または非圧縮のデータである場合は、
入力した１６ビットの上位８ビットか下位８ビットの何
れか一方のみが所望のサンプルであるので、セレクタ１
２０１で上位８ビットまたは下位８ビットの何れか所望
のサンプルを選択する。

【０１００】セレクタ１２０１の選択制御信号は、制御
部Ｄ１２０９が出力する。制御部Ｄ１２０９は、処理Ｂ
制御部５１５がアドレス送り出しと同期して出力するデ
コーダ制御データ（アドレス送り出しを行っているチャ
ンネルに係るチャンネル番号、圧縮形式、８ビットサン
プルの場合に所望のサンプルが上位８ビットか下位８ビ
ットかを示す情報など）により、入力した波形データの
上位８ビットまたは下位８ビットの何れかを選択すべき
か決定する。

【０１０１】セレクタ１２０１から出力された非圧縮ま
たは圧縮形式の８ビットサンプルは、加算器１２０２に
入力する。さらに、加算器１２０２には、サンプルＲＡ
Ｍ１２０５から現ポインタ位置より１つ前および２つ前
のサンプルを読み出し乗算器１２０７，１２０８でそれ
ぞれに伸張係数発生部１２０６からの伸張係数を乗算し
た乗算結果が入力する。加算器１２０２は、セレクタ１
２０１からの現サンプル、および乗算器１２０７，１２
０８からの乗算結果を加算し、加算結果をセレクタ１２
０４に入力する。現在処理中の波形データが８ビット圧
縮波形であるときは、伸張係数発生部１２０６から所定
の伸張係数が出力され、圧縮されたサンプルから１サン
プルが再生され加算器１２０２から出力される。現在処
理中の波形データが８ビット非圧縮波形であるときは、
伸張係数発生部１２０６から伸張係数として０が出力さ
れ、非圧縮のサンプルが加算器１２０２をスルーして出
力される。

【０１０２】一方、波形メモリ２０８から読み出したサ
ンプルが１６ビット非圧縮データであるときは、遅延回
路１２０３で所定時間遅延した後、当該サンプルをセレ
クタ１２０４に入力する。遅延回路１２０３で遅延させ
るのは、８ビットサンプルが加算器１２０２を介してセ
レクタ１２０４に入力するので、そのタイミングと合せ
るためである。

【０１０３】セレクタ１２０４は、制御部Ｄ１２０９か
らの選択制御信号に基づいて、１６ビットサンプルのと
きは遅延回路１２０３からのサンプルを選択出力し、８
ビットサンプルのときは加算器１２０２からのサンプル
を選択出力する。セレクタ１２０４から出力されたサン
プルは、サンプルＲＡＭ１２０９の当該チャンネルのポ
インタが指す位置に書き込まれ、ポインタが１つ進めら
れる。

【０１０４】上記の動作を、アドレス発生器１０２が処
理Ｂでアドレスを送り出すタイミングに同期して各チャ
ンネルの各サンプルについて行なう。図３のデコード前
半チャンネルの区間３０３では、第０〜第１５チャンネ
ルについて上記の動作を行ない、これによりサンプルＲ
ＡＭ１２０５の第０〜第１５チャンネルのサンプル格納
領域にサンプルが設定される。後半の第１６〜第３１チ
ャンネルも同様である。基本的には４点補間であるの
で、各チャンネルについて（既に保持されていたサンプ
ルも含めて）４サンプルがサンプルＲＡＭ１２０５内に
用意されたことになる。ただし、上述した波形メモリの
アクセス回数削減により補間次数を４点から２点に落と
したチャンネルは、２サンプルになる。

【０１０５】次に、図１の補間器１０３について詳しく
説明する。図１２において、補間器１０３は、乗算器１
２１０、補間係数発生部１２１１、補間用累算器１２１
２、および制御部Ｉ１２１３を備えている。

【０１０６】補間器１０３が前半処理すなわち第０〜第
１５チャンネルに関する各チャンネルの補間を開始する
ときには、補間に用いるそれら各チャンネルの４サンプ
ルはすべてサンプルＲＡＭ１２０９内に設定されてい
る。後半の第１６〜第３１チャンネルも同様である。補
間器１０３では、時分割チャンネルタイミングにしたが
って、前半なら第０〜第１５チャンネルについて、後半
なら第１６〜第３１チャンネルについて、順に補間処理
を行なう。制御部Ｉ１２１３は、制御クロックΦ、チャ
ンネルカウント値ＣＨＣ、および補間次数（処理Ｂ制御
部５１５が各チャンネルに対応して出力する）を入力
し、時分割チャンネルタイミングにしたがった処理を行
なうように各ブロックを制御する。１つのチャンネルに
関する補間処理は以下のとおりである。

【０１０７】まず、制御部Ｉ１２１３の制御のもとで、
サンプルＲＡＭ１２０５から当該チャンネルの４サンプ
ルを順次読み出す。読み出したサンプルは、順次、乗算
器１２１０に入力する。４サンプルが入力するのに同期
して、補間係数発生部１２１１から各サンプルに乗算す
べき補間係数が乗算器１２１０に順次入力する。補間係
数発生部１２１１は、アドレス発生器１０２から出力さ
れた当該チャンネルのアドレス小数部に基づいて、各サ
ンプルに対応する補間係数を生成出力する。このアドレ
ス小数部は、図５のアドレス発生器１０２のアドレスＲ
ＡＭ５１１から、補間用小数部ラッチ５１３を介して出
力されたものである。乗算器１２１０は、上記各サンプ
ルとそれに対応する補間係数とを乗算し、乗算結果を補
間用累算器１２１２で累算する。これにより、補間済み
の楽音波形データが生成出力される。なお、上述した波
形メモリのアクセス回数削減により補間次数を４点から
２点に落としたチャンネルについては、４サンプルでな
く２サンプルを用いて２点補間を行ない補間済みの楽音
波形データを得る。

【０１０８】なお、上記実施の形態例では、図１０のス
テップ１０１１でアキュムレータＡＣＣのアクセス回数
累算値が最大アクセス可能数である３２を超えていない
かどうかを判定して、各チャンネルの読み出しサンプル
数、アクセス回数、および補間次数を決定しているが、
他の処理を行なう分を優先して最大アクセス可能数を決
めてもよい。例えば、あらかじめ波形メモリのリフレッ
シュやＣＰＵによるアクセスを行なうことが分かってい
る場合は、それらの処理のためのアクセス回数はあらか
じめ確保しておき、その残りの分を最大アクセス可能数
としてステップ１０１１の判定を行なうようにしてもよ
い。

【０１０９】特に、波形メモリとしてＤＲＡＭを用いた
場合は、必ずリフレッシュが必要であるので、リフレッ
シュの分のアクセス回数は優先して確保するとよい。ま
た、ＣＰＵからの波形メモリの読み出し／書き込みは、
その緊急度に応じて対応するとよい。例えば、ＣＰＵか
らの波形メモリアクセスの緊急度が低いときは、音源チ
ャンネルで使用されなかった空きタイムスロットを用い
てアクセスを行なう。また、緊急度が高いときは、始め
にＣＰＵからの波形メモリアクセスの分を確保し、残り
を音源チャンネルで使用する。

【０１１０】また、上記実施の形態例では、図４に示し
たように処理Ｂおよびデコードを行なう前半および後半
の区間の前側のスロットで連続した波形メモリのアクセ
スを行なっているが、前側でなくてもよい。例えば、上
述の優先して確保されたリフレッシュあるいはＣＰＵか
らのアクセスについては、区間内の前側のスロットでそ
れらの処理を行ない、後側のスロットで各チャンネルに
ついての連続した波形メモリのアクセスを行なうように
してもよい。ただしその場合、図３のデコード前半区間
３０３の処理が終了して、サンプルＲＡＭに補間に必要
な全サンプルが用意された後に、補間前半区間３０４の
補間処理が始まるようにする必要がある（後半処理も同
様）。そのため、補間を行なう区間をずらす必要がある
（デコード前半処理が終了した後に補間前半処理を開始
し、デコード後半処理が終了した後に補間後半処理を開
始すれば十分）。

【０１１１】さらに、上記実施の形態例では、１サンプ
リング周期を１／２（前半と後半）に分割し、前半処理
と後半処理とを交互に行なうようにしているが、区間の
分け方はこれに限らない。例えば、１サンプリング周期
を１／３，１／４，…に分割し、それらの区間を単位に
して処理を行なってもよい。また、等分割でなく、変則
的な区間の分割を行なってもよい（例えば、第０〜第１
４チャンネルと、第１５〜第３１チャンネルに分割）。
さらに、区間を分けずに、１サンプリング周期を単位と
してもよい。ただし、処理Ｂでアドレス送り出しを行な
って波形メモリをアクセスする前に、処理Ａによるアド
レスＲＡＭの書き換えが行なわれることがないことを、
保証する必要がある。そのためには、例えば区間を分け
ない場合は、アドレスＲＡＭを２セット用意し、処理Ａ
によるアドレスの書き換えと処理Ｂによるアドレスの送
り出しとで、２セットのアドレスＲＡＭを交互に使用す
るなどの方法を採る必要がある。なお、１サンプリング
周期を前半と後半に分けて処理するようにすれば、１セ
ットのアドレスＲＡＭで処理Ａと処理Ｂとを交互に行な
うことができるので、回路構成が簡易にでき合理的とい
える。

【０１１２】

【発明の効果】請求項１または２に係る発明によれば、
波形メモリの読み出しに先立って、各チャンネルのアド
レスを作成してアドレス記憶手段に一旦格納しておき、
さらに各チャンネルのアドレスの進み量に基づいてアク
セス回数を算出し、そのアクセス回数ずつ波形メモリを
連続的にアクセスする。また、波形メモリから読み出し
た波形サンプルは、一旦波形サンプル記憶手段に記憶さ
れ、楽音生成手段は、波形サンプル記憶手段に記憶され
た各チャンネルの波形サンプルに基づき、各チャンネル
のサンプリング周期ごとの楽音を生成する。アドレスお
よび波形サンプルがアドレス記憶手段およびサンプル記
憶手段にバッファリングされるので、波形サンプルの読
み出しのタイミングを適宜調整することができ、波形メ
モリのスピードに合せた連続したアクセスが可能にな
る。したがって、あるチャンネルで波形サンプルを読み
出さなくても済む場合、あるいはあるチャンネルでバッ
ファリングされている波形サンプルを使用することがで
きるために少ない数の波形サンプルのみ読み出せばよい
場合などにおいて、余りのタイムスロットを、他の処理
に回すことができる。また、余りのタイムスロットを他
のチャンネルにおけるアクセスに回せることになるの
で、そのようなチャンネル間の関係から、補間次数を下
げなければならない場合が減少する。

【０１１３】請求項６に係る発明によれば、請求項１の
構成にさらに累算手段と判定手段を加え、所定数のチャ
ンネルについてアクセス回数を累算し、その所定数のチ
ャンネルに対応したアクセス期間にその累算回数分のア
クセスが可能かどうかを判定するようにしているので、
上述の発明の効果に加え、あらかじめ波形メモリアクセ
スを開始する前に、前記所定数のチャンネルについての
必要なアクセスが可能かどうかを知ることができ、それ
対処することができる。特に請求項８に係る発明では、
判定手段で不可能と判定された場合、前記所定数のチャ
ンネルの何れかのチャンネルについてアクセス回数を減
少させる（補間次数を減少させることになる）ようにし
ているので、結果的にはアクセス回数を減少させる場合
を最小限にすることができる。

【０１１４】請求項３または７に係る発明によれば、サ
ンプリング周期を複数の区間に分割し、区間単位で処理
を行なうので、アドレス記憶手段などの回路構成を簡単
にすることができる。特に、サンプリング周期を１／２
に分割し、前半処理と後半処理に分ければ、アドレス記
憶手段は１セットで済む。

【０１１５】請求項４に係る発明によれば、ループ部の
先頭付近に戻る場合でも適正な波形サンプルの再生が可
能である。請求項５または９に係る発明によれば、第１
アクセス手段によるアクセスの余り時間を利用して、第
２アクセス手段による他の処理（例えば、ＤＲＡＭ構成
の波形メモリのリフレッシュ処理やＣＰＵによる波形メ
モリのアクセス）が可能である。

【０１１６】以上のように、本発明によれば、時分割チ
ャンネル動作で複数チャンネル分の楽音を同時に発生す
る波形メモリ読み出し方式の音源において、チャンネル
ごとに必要なときに必要な分だけ効率よく波形メモリを
アクセスすることができるようになる。

【図面の簡単な説明】

【図１】この発明に係る音源装置を適用した音源部のブ
ロック構成図

【図２】実施形態例の音源装置を適用した電子楽器の全
体のブロック構成図

【図３】本実施形態例の音源部内の要部のタイミングを
示す図

【図４】図３の各処理中のチャンネルの様子を示す図

【図５】アドレス発生器のブロック構成図

【図６】図５のアドレスＲＡＭのメモリマップを示す図

【図７】制御ＲＡＭの構成図

【図８】アドレス発生器におけるタイミングチャート図

【図９】波形データの圧縮方式を示す図

【図１０】処理Ａ中の処理Ｂ制御部の動作を示すフロー
チャート図

【図１１】処理Ｂ中の処理Ｂ制御部の動作を示すフロー
チャート図

【図１２】デコーダの構成図

【図１３】サンプルＲＡＭの構成図

【図１４】本実施形態例におけるアクセス回数削減の具
体例を示す図

【符号の説明】

１０１…制御レジスタ、１０２…アドレス発生器、１０
３…補間器、１０４…デコーダ、１０５…音量変化制御
部、１０６…チャンネル（ｃｈ）累算器、１０７…効果
回路、１０８…リフレッシュカウンタ、１０９…ＣＰＵ
アクセス制御部、１１０，１１１…セレクタ、１１２…
システムクロック発生部、１１３…チャンネル（ｃｈ）
カウンタ、２０４…中央処理装置（ＣＰＵ）、２０７…
音源部、２０８…波形メモリ、２１０…ディジタルアナ
ログ変換器（ＤＡＣ）、２１１…サウンドシステム（Ｓ
Ｓ）、２１２…外部記憶装置、２１３…バス、５０１，
５０２，５０３…セレクタ、５０４…加算器、５０５…
シフタ、５０６…ビブラート変調器、５０７…オクター
ブ（ＯＣＴ）シフタ、５０８…読み出し用整数部ラッ
チ、５０９…整数部ラッチ（ＩＬＡＴ）、５１０…小数
部ラッチ（ＦＬＡＴ）、５１１…アドレスＲＡＭ、５１
２…整数部合成部、５１３…補間用小数部ラッチ、５１
４…制御部Ａ、５１５…処理Ｂ制御部、５１７…制御Ｒ
ＡＭ、５１６…アキュムレータ（ＡＣＣ）。

Claims (9)

【特許請求の範囲】
1. 【請求項１】所定サンプリング周期で複数チャンネル時
   分割で動作することにより、該複数チャンネルの楽音を
   生成する波形メモリ音源装置において、 波形サンプルを記憶した波形メモリであって、前記所定
   サンプリング周期内に所定回数のアクセスが可能なもの
   と、 各チャンネルのアドレスを記憶するためのアドレス記憶
   手段と、 各チャンネルの波形サンプルを記憶するための波形サン
   プル記憶手段と、 前記波形メモリの読み出しに先立って、各チャンネルの
   アドレスを作成し、前記アドレス記憶手段に記憶させる
   アドレス作成手段と、 各チャンネルのアドレスの進み量に基づいて、各チャン
   ネルについての前記波形メモリのアクセス回数を算出す
   るアクセス回数算出手段と、 前記アドレス記憶手段に記憶された各チャンネルのアド
   レスに基づき、前記アクセス回数算出手段で算出された
   各チャンネルのアクセス回数ずつ、前記波形メモリを連
   続的にアクセスし、読み出した各チャンネルの波形サン
   プルを前記波形サンプル記憶手段に記憶する第１アクセ
   ス手段と、 前記波形サンプル記憶手段に記憶された各チャンネルの
   波形サンプルに基づき、各チャンネルのサンプリング周
   期ごとの楽音を生成する楽音生成手段とを備えたことを
   特徴とする波形メモリ音源装置。
2. 【請求項２】所定サンプリング周期で複数チャンネル時
   分割で動作することにより、該複数チャンネルの楽音を
   生成する波形メモリ音源装置において、 波形サンプルを記憶した波形メモリであって、前記所定
   サンプリング周期内に所定回数のアクセスが可能なもの
   と、 各チャンネルのアドレスを記憶するためのアドレス記憶
   手段と、 各チャンネルごとにｎ個（ｎは２以上の整数）の波形サ
   ンプルを記憶するための波形サンプル記憶手段と、 前記波形メモリの読み出しに先立って、各チャンネルの
   アドレスを作成し、前記アドレス記憶手段に記憶させる
   アドレス作成手段と、 各チャンネルのアドレスの進み量に基づいて、各チャン
   ネルについての前記波形メモリへの必要なアクセス回数
   を算出するアクセス回数算出手段と、 前記アドレス記憶手段に記憶された各チャンネルのアド
   レスに基づき、前記アクセス回数算出手段で算出された
   各チャンネルのアクセス回数ずつ、前記波形メモリを連
   続的にアクセスし、前記波形サンプル記憶手段に既に記
   憶されている各チャンネルのｎ個の波形サンプルのうち
   アドレスが小さい波形サンプルから順に、前記連続的な
   アクセスにより読み出した各チャンネルの波形サンプル
   に置き換える第１アクセス手段と、 前記波形サンプル記憶手段に記憶された各チャンネルの
   ｎ個の波形サンプルを用いて補間処理を行なうことによ
   り、各チャンネルのサンプリング周期ごとの楽音を生成
   する楽音生成手段とを備えたことを特徴とする波形メモ
   リ音源装置。
3. 【請求項３】前記サンプリング周期をｍ個（ｍは２以上
   の整数）の区間に分割し、前記第１アクセス手段は、該
   分割した各区間ごとに、該区間において処理すべき複数
   チャンネルについて前記波形メモリの連続的なアクセス
   を行なう請求項１または２に記載の波形メモリ音源装
   置。
4. 【請求項４】前記波形メモリの波形データは、アタック
   部とループ部とから構成され、 前記アドレス作成手段は、作成したアドレスが当該チャ
   ンネルで読み出すべき波形データのアタック部からルー
   プ部に入ったときは、その波形データのループ部の周期
   ごとに、進行するアドレスを逆方向に戻してループ部内
   の同じアドレスを繰り返し作成し、 前記アクセス回数算出手段は、前記アドレスの戻りが実
   行された場合、当該チャンネルに関しては、アドレスの
   進み量にかかわらず所定回数のアクセス回数を指定する
   請求項１または２に記載の波形メモリ音源装置。
5. 【請求項５】前記波形メモリの読み出しまたは書き込み
   の少なくとも一方を行なう第２アクセス手段をさらに備
   え、該第２アクセス手段は、前記第１アクセス手段によ
   る前記波形メモリのアクセス後の余り時間を利用して、
   前記波形メモリのアクセスを行なう請求項１または２に
   記載の波形メモリ音源装置。
6. 【請求項６】所定サンプリング周期で複数チャンネル時
   分割で動作することにより、該複数チャンネルの楽音を
   生成する波形メモリ音源装置において、 波形サンプルを記憶した波形メモリであって、前記所定
   サンプリング周期内に所定回数のアクセスが可能なもの
   と、 各チャンネルのアドレスを記憶するためのアドレス記憶
   手段と、 各チャンネルの波形サンプルを記憶するための波形サン
   プル記憶手段と、 前記波形メモリの読み出しに先立って、各チャンネルの
   アドレスを作成し、前記アドレス記憶手段に記憶させる
   アドレス作成手段と、 各チャンネルのアドレスの進み量に基づいて、各チャン
   ネルについての前記波形メモリのアクセス回数を算出す
   るアクセス回数算出手段と、 所定数のチャンネルについて、前記アクセス回数算出手
   段で算出したアクセス回数を累算し、累算回数を出力す
   る累算手段と、 前記所定数のチャンネルに対応したアクセス期間内に、
   前記累算回数分のアクセスが可能かどうかを判定する判
   定手段と、 前記判定手段が可能と判定した場合、前記アドレス記憶
   手段に記憶された各チャンネルのアドレスに基づき、前
   記アクセス回数算出手段で算出した各チャンネルのアク
   セス回数ずつ、前記波形メモリを連続的にアクセスし、
   読み出した各チャンネルの波形サンプルを前記波形サン
   プル記憶手段に記憶する第１アクセス手段と、 前記波形サンプル記憶手段に記憶された各チャンネルの
   波形サンプルに基づき、各チャンネルのサンプリング周
   期ごとの楽音を生成する楽音生成手段とを備えたことを
   特徴とする波形メモリ音源装置。
7. 【請求項７】前記サンプリング周期をｍ個（ｍは２以上
   の整数）の区間に分割し、 前記累算手段は、該分割した各区間ごとに、該区間にお
   いて処理すべき複数チャンネルについてアクセス回数の
   累算を行ない、 前記判定手段は、該分割した各区間ごとに、該区間を前
   記アクセス期間として前記判定を行ない、 前記第１アクセス手段は、該分割した各区間ごとに、該
   区間において処理すべき複数チャンネルについて前記波
   形メモリの連続的なアクセスを行なう請求項６に記載の
   波形メモリ音源装置。
8. 【請求項８】前記判定手段は、前記判定において不可能
   と判定した場合、前記所定数のチャンネルの何れかのチ
   ャンネルについてアクセス回数を減少させる請求項６に
   記載の波形メモリ音源装置。
9. 【請求項９】前記波形メモリの読み出しまたは書き込み
   の少なくとも一方を行なう第２アクセス手段をさらに備
   え、前記判定手段により可能と判定された場合、該第２
   アクセス手段は、前記アクセス期間内の全アクセス回数
   のうち、前記第１アクセス手段によるアクセスで使用さ
   れなかった分を利用して、前記波形メモリのアクセスを
   行なう請求項６に記載の波形メモリ音源装置。