JPH09145867A - Am-fm receiver - Google Patents

Am-fm receiver

Info

Publication number
JPH09145867A
JPH09145867A JP32501695A JP32501695A JPH09145867A JP H09145867 A JPH09145867 A JP H09145867A JP 32501695 A JP32501695 A JP 32501695A JP 32501695 A JP32501695 A JP 32501695A JP H09145867 A JPH09145867 A JP H09145867A
Authority
JP
Japan
Prior art keywords
circuit
time
signal
broadcast
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32501695A
Other languages
Japanese (ja)
Inventor
Yasuhiro Terayama
康浩 寺山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32501695A priority Critical patent/JPH09145867A/en
Publication of JPH09145867A publication Critical patent/JPH09145867A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electromechanical Clocks (AREA)
  • Circuits Of Receivers In General (AREA)
  • Electric Clocks (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize positive time setting with simple constitution in an AM-FM receiver. SOLUTION: An AM-FM receiver is provided with an FM receiving circuit 10, an AM receiving circuit 30, a detecting circuit 48 for detecting a time signal, a clock circuit 60 for clocking present time, and a display element 83 for displaying the time. According to the time clocked by the clock circuit 60, an audio signal from the FM receiving circuit 10 is supplied to the detecting circuit 48 at the first predetermined time in a day. According to the time clocked by the clock circuit 60, an audio signal from the AM receiving circuit 30 is supplied to the detecting circuit 48 at the second predetermined time in a day. The time of the clock circuit 60 is set to the correct time by a detection signal S48 of the detecting circuit 48.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、時計機能を有す
るAM・FM受信機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AM / FM receiver having a clock function.

【0002】[0002]

【従来の技術】テレビ受像機、家庭用VTR、ラジオ受
信機などにおいて、時計回路を内蔵している場合、時報
が検出されたら、その時計回路を正時(0分0秒)にセ
ットすることにより、時計回路の時刻合わせを自動化す
ることが考えられている。
2. Description of the Related Art In a television receiver, a domestic VTR, a radio receiver, etc., when a clock circuit is built in, when the time signal is detected, the clock circuit is set to the hour (0 minutes 0 seconds). Therefore, it is considered to automate the time adjustment of the clock circuit.

【0003】[0003]

【発明が解決しようとする課題】ところが、そのように
時報を利用して時刻合わせを行うには、 どの地域でも、同じ時報音の放送を選局できること 項の放送の受信状況が、ある程度良好であること
が必要である。
However, in order to adjust the time by using the time signal in this way, it is possible to select the same time signal sound broadcast in any region. It is necessary to be.

【0004】そして、テレビ受像機あるいは家庭用VT
Rなどの場合には、NHKがプリセットされているのが
普通であるから、項については問題がない。また、テ
レビ受像機あるいは家庭用VTRなどは、一般に一定の
場所に置かれるとともに、外部アンテナが接続され、テ
レビ放送を良好に受信できるように設定されているの
で、項についても問題ない。
Then, a television receiver or a home VT
In the case of R or the like, NHK is usually preset, so there is no problem with the term. In addition, since the television receiver or the VTR for home use is generally placed at a fixed place and an external antenna is connected to the television receiver so that the television broadcast can be properly received, there is no problem with the item.

【0005】しかし、ラジオ受信機の場合には、項を
満足することはできるが、ユーザによっては、NHKを
プリセットしていないことがある。また、ラジオ受信機
は、一定の場所で使用されないことがあるとともに、ア
ンテナも内蔵のバーアンテナやロッドアンテナであった
りするので、項を満足できないことがある。
However, in the case of a radio receiver, although the term can be satisfied, some users do not preset NHK. Further, the radio receiver may not be used in a certain place, and the antenna may be a built-in bar antenna or rod antenna, so that the term may not be satisfied.

【0006】この発明は、このような問題点を解決しよ
うとするものである。
[0006] The present invention is to solve such a problem.

【0007】[0007]

【課題を解決するための手段】このため、この発明にお
いては、シンセサイザ方式に構成され、FM放送の受信
を行うFM受信回路と、シンセサイザ方式に構成され、
AM放送の受信を行うAM受信回路と、上記FM受信回
路から出力されるオーディオ信号と、上記AM受信回路
から出力されるオーディオ信号とから、時報の信号を検
出する検出回路と、現在時刻の計時を行う時計回路と、
この時計回路の計時する時刻を表示する表示素子とを有
し、上記時計回路の計時する時刻にしたがって、1日の
うち、定められた第1の時刻に、上記FM受信回路から
のオーディオ信号を上記検出回路に供給し、上記時計回
路の計時する時刻にしたがって、上記1日のうち、定め
られた第2の時刻に、上記AM受信回路からのオーディ
オ信号を上記検出回路に供給し、上記検出回路の検出信
号により、上記時計回路の時刻を正時に合わせるように
したAM・FM受信機とするものである。
Therefore, according to the present invention, a synthesizer system is used, and an FM receiving circuit for receiving an FM broadcast and a synthesizer system are provided.
An AM receiving circuit that receives an AM broadcast, an audio signal output from the FM receiving circuit, and a detection circuit that detects a time signal from the audio signal output from the AM receiving circuit, and clocking of the current time. And a clock circuit that
A display element for displaying the time measured by the clock circuit, and according to the time measured by the clock circuit, an audio signal from the FM receiving circuit is output at a predetermined first time of the day. The audio signal from the AM reception circuit is supplied to the detection circuit at the second predetermined time of the day according to the time measured by the clock circuit. This is an AM / FM receiver in which the time of the clock circuit is adjusted to the hour on the basis of the detection signal of the circuit.

【0008】[0008]

【発明の実施の形態】図1に示す受信機においては、F
M局およびAM局をそれぞれ10局までプリセットできる
場合であり、回路10はFM放送の受信回路、回路30
はAM放送の受信回路、回路50はシステム制御用のマ
イクロコンピュータを示す。
BEST MODE FOR CARRYING OUT THE INVENTION In the receiver shown in FIG.
This is a case where up to 10 stations each of M station and AM station can be preset.
Is a receiving circuit for AM broadcasting, and circuit 50 is a microcomputer for system control.

【0009】そして、FM受信回路10は、例えば図2
に示すように、アンテナ入力回路からFM復調回路まで
を有してシンセサイザ方式に構成されている。すなわ
ち、アンテナ11からの受信信号が、電子同調方式のア
ンテナ同調回路12に供給されて目的とする周波数fRX
の放送波信号SRXが取り出される。
The FM receiving circuit 10 is shown in FIG.
As shown in (1), it has a synthesizer system including an antenna input circuit and an FM demodulation circuit. That is, the received signal from the antenna 11 is supplied to the antenna tuning circuit 12 of the electronic tuning system to obtain the target frequency fRX.
The broadcast wave signal SRX of is extracted.

【0010】そして、この信号SRXが、高周波アンプ1
3を通じてミキサ回路14に供給されるとともに、VC
O21から周波数fLOが、例えば、 fLO=fRX−fIF〔kHz〕 ・・・ (1) fIFは中間周波数で、例えば、fIF=10.7MHz の発振信号SLOが取り出され、この信号SLOがミキサ回
路14に局部発振信号として供給され、信号SRXは中間
周波信号SIF(中間周波数fIF)に周波数変換される。
そして、この中間周波信号SIFが、中間周波回路15を
通じてFM復調回路16に供給されてオーディオ信号が
復調される。
This signal SRX is the high frequency amplifier 1
3 to the mixer circuit 14 and
From O21, the frequency fLO is, for example, fLO = fRX-fIF [kHz] (1) fIF is an intermediate frequency, for example, an oscillation signal SLO of fIF = 10.7 MHz is taken out, and this signal SLO is supplied to the mixer circuit 14. The signal SRX is supplied as a local oscillation signal, and is frequency-converted to an intermediate frequency signal SIF (intermediate frequency fIF).
Then, the intermediate frequency signal SIF is supplied to the FM demodulation circuit 16 through the intermediate frequency circuit 15 to demodulate the audio signal.

【0011】また、このとき、VCO21は、回路22
〜25とともに、PLL30を構成している。すなわ
ち、VCO21からの信号SLOが、可変分周回路22に
供給されて1/Nの周波数に分周され、この分周信号が
位相比較回路23に供給されるとともに、発振回路24
から基準周波数、例えば周波数100kHzの発振信号が取
り出され、この発振信号が比較回路23に供給され、そ
の比較出力がローパスフィルタ25を通じてVCO21
にその制御電圧として供給される。また、フィルタ25
の出力電圧が、同調回路12に選局電圧として供給され
る。
At this time, the VCO 21 is connected to the circuit 22.
25 to 25 constitute a PLL 30. That is, the signal SLO from the VCO 21 is supplied to the variable frequency dividing circuit 22 to divide the frequency into 1 / N, and the frequency-divided signal is supplied to the phase comparing circuit 23 and the oscillation circuit 24
An oscillation signal having a reference frequency, for example, a frequency of 100 kHz is taken out from the VCO 21 through a low-pass filter 25.
Is supplied as the control voltage. Also, the filter 25
Is supplied to the tuning circuit 12 as a tuning voltage.

【0012】したがって、定常状態においては、分周回
路22からの分周信号と、発振回路24の発振信号とは
周波数が等しいので、このときの発振信号SLOの周波数
fLOは、 fLO=N×0.1〔MHz〕 ・・・ (2) となり、(1)、(2)式から fRX=fLO+fIF =N×0.1+10.7〔MHz〕 となる。
Therefore, in the steady state, the frequency of the frequency-divided signal from the frequency-dividing circuit 22 and the frequency of the oscillation signal of the oscillation circuit 24 are equal, and the frequency fLO of the oscillation signal SLO at this time is fLO = N × 0.1 [MHz] (2), and from equations (1) and (2), fRX = fLO + fIF = N × 0.1 + 10.7 [MHz].

【0013】したがって、分周比Nを、653〜973の間に
おいて「1」ずつ変化させれば、局部発振周波数fLO
が、65.3MHz〜97.3MHzの間を100kHzの周波数ステッ
プで変化するので、受信周波数fRXは、76MHz〜108MH
zの周波数帯、すなわち、FM放送波帯およびテレビ放
送の第1〜第3チャンネルを、100kHzの周波数ステッ
プで、かつ、分周比Nに対応して変化することになる。
Therefore, if the frequency division ratio N is changed by "1" between 653 and 973, the local oscillation frequency fLO
However, since it changes in a frequency step of 100 kHz between 65.3 MHz and 97.3 MHz, the reception frequency fRX is 76 MHz to 108 MH.
The frequency band of z, that is, the FM broadcast wave band and the first to third channels of television broadcast are changed in a frequency step of 100 kHz and corresponding to the frequency division ratio N.

【0014】さらに、AM受信回路30もFM受信回路
10と同様にシンセサイザ方式に構成される。ただし、
AM受信回路30の場合には、同調回路12のコイルが
バーアンテナコイルとされる。また、FM受信回路10
の場合には、周波数変換がローアーヘテロダインである
が、AM受信回路30の場合には、アッパーヘテロダイ
ンとされるとともに、中間周波数fIFは450kHzとされ
る。
Further, the AM receiving circuit 30 is also constructed in the synthesizer system like the FM receiving circuit 10. However,
In the case of the AM receiving circuit 30, the coil of the tuning circuit 12 is a bar antenna coil. In addition, the FM receiving circuit 10
In the case of, the frequency conversion is lower heterodyne, but in the case of the AM receiving circuit 30, the frequency is converted to upper heterodyne and the intermediate frequency fIF is set to 450 kHz.

【0015】したがって、AM受信回路30のPLL2
0の可変分周回路22における分周比Nを、109〜230の
間において「1」ずつ変化させれば、局部発振周波数f
LOが、981kHz〜2070kHzの間を9kHzの間隔で変化す
るので、受信周波数fRXは、531kHz〜1620kHzの周波
数帯を9kHzの周波数ステップで、かつ、分周比Nに対
応して変化することになる。
Therefore, the PLL 2 of the AM receiving circuit 30
If the frequency division ratio N in the variable frequency divider 22 of 0 is changed by "1" between 109 and 230, the local oscillation frequency f
Since the LO changes from 981 kHz to 2070 kHz at 9 kHz intervals, the reception frequency fRX changes in the 531 kHz to 1620 kHz frequency band in 9 kHz frequency steps and corresponding to the division ratio N. .

【0016】そして、図1に示すように、受信回路1
0、30からのオーディオ信号が、バンド切り換え用の
スイッチ回路41を通じて選択的に取り出され、この取
り出されたオーディオ信号が、音量調整用の可変アッテ
ネータ回路(レベル制御回路)42を通じて出力切り換
え用のスイッチ回路43に供給される。
Then, as shown in FIG. 1, the receiving circuit 1
Audio signals from 0 and 30 are selectively taken out through a band switching switch circuit 41, and the taken out audio signals are output switching switches through a volume adjusting variable attenuator circuit (level control circuit) 42. It is supplied to the circuit 43.

【0017】そして、スピーカを使用するときには、ス
イッチ回路43が図の状態に接続され、スイッチ回路4
3に供給されたオーディオ信号が、パワーアンプ44を
通じてスピーカ45に供給される。また、ヘッドホン
(イヤホン)を使用するときには、スイッチ回路43が
図とは逆の状態に接続され、スイッチ回路43に供給さ
れたオーディオ信号が、ヘッドホンアンプ46を通じて
ヘッドホンジャック47に出力される。
When the speaker is used, the switch circuit 43 is connected in the state shown in the figure, and the switch circuit 4
The audio signal supplied to the speaker 3 is supplied to the speaker 45 through the power amplifier 44. When using headphones (earphones), the switch circuit 43 is connected in a state opposite to that shown in the drawing, and the audio signal supplied to the switch circuit 43 is output to the headphone jack 47 through the headphone amplifier 46.

【0018】また、ヘッドホンアンプ46からのオーデ
ィオ信号が、NHKの時報の予鈴音を検出する検出回路
48に供給される。
Further, the audio signal from the headphone amplifier 46 is supplied to the detection circuit 48 for detecting the pre-bell sound of the NHK time signal.

【0019】ここで、NHKの時報は、図6Aに示すよ
うに、その予鈴音が、59分57秒から1秒ごとに3回放送
されるとともに、その継続期間が100m秒とされてい
る。そして、59分59秒の予鈴音の開始時点から1秒後
に、正時(0分0秒)を告げる時報音が放送される。そ
して、このとき、予鈴音の周波数は440Hz、時報音の周
波数は880Hzである。
Here, in the NHK time signal, as shown in FIG. 6A, the pre-bell sound is broadcast three times every one second from 59 minutes 57 seconds, and the duration is 100 ms. Then, 1 second after the start of the pre-bell sound at 59 minutes 59 seconds, a time signal sound that announces the hour (0 minutes 0 seconds) is broadcast. At this time, the frequency of the pre-bell sound is 440 Hz and the frequency of the time signal sound is 880 Hz.

【0020】また、図7に示すように、NHKのFM放
送(およびテレビ放送)は、少なくとも7時、12時およ
び19時に時報を放送し、NHKのAM放送は、少なくと
も0時および15時に時報を放送している。
As shown in FIG. 7, NHK FM broadcasts (and television broadcasts) broadcast at least 7:00, 12:00, and 19:00, and NHK AM broadcasts at least at 0:00 and 15:00. Is being broadcast.

【0021】そこで、図1の受信機においては、検出回
路48は、PLLにより構成されるとともに、そのVC
Oの発振中心周波数が440Hzとされ、PLLのロックの
判別信号が、440Hzの信号の有無を示す検出信号として
取り出される。したがって、検出回路48に、NHKの
時報のオーディオ信号が供給されると、図6Bに示すよ
うに、予鈴音のとき“1”となり、他の状態のときには
“0”となる検出信号(PLLのロック信号)S48が出
力される。
Therefore, in the receiver shown in FIG. 1, the detection circuit 48 is constituted by a PLL and its VC is
The oscillation center frequency of O is set to 440 Hz, and the PLL lock determination signal is extracted as a detection signal indicating the presence or absence of the 440 Hz signal. Therefore, when the NHK time signal audio signal is supplied to the detection circuit 48, as shown in FIG. 6B, the detection signal becomes "1" in the pre-bell sound and becomes "0" in other states (PLL signal). A lock signal) S48 is output.

【0022】また、ACプラグ51からの商用交流電圧
が電源回路52に供給されて所定の直流電圧に変換され
る。そして、この直流電圧が、スイッチ回路53を通じ
て回路10、30、41〜43、46、48にそれらの
電源電圧として供給される。さらに、電源回路52から
の直流電圧が、スイッチ回路54を通じてアンプ44に
その電源電圧として供給される。また、図示はしない
が、マイクロコンピュータ60には、電源回路52から
の直流電圧が動作電圧として常に供給される。
The commercial AC voltage from the AC plug 51 is supplied to the power supply circuit 52 and converted into a predetermined DC voltage. Then, this DC voltage is supplied to the circuits 10, 30, 41 to 43, 46, 48 as their power supply voltage through the switch circuit 53. Further, the DC voltage from the power supply circuit 52 is supplied to the amplifier 44 as its power supply voltage through the switch circuit 54. Although not shown, the DC voltage from the power supply circuit 52 is always supplied to the microcomputer 60 as an operating voltage.

【0023】そして、マイクロコンピュータ60は、C
PU61と、各種の処理ルーチンの書き込まれているR
OM62と、ワークエリア用のRAM63と、各種のデ
ータを記憶するためのメモリ64とを有し、これらメモ
リ62〜64はシステムバス69を通じてCPU61に
接続されている。
Then, the microcomputer 60 has a C
PU 61 and R in which various processing routines are written
It has an OM 62, a work area RAM 63, and a memory 64 for storing various data, and these memories 62 to 64 are connected to the CPU 61 through a system bus 69.

【0024】そして、ROM62には、処理ルーチンの
一部として、例えば、図3および図4に示す時刻合わせ
ルーチン100が用意される。このルーチン100の詳
細については後述するが、このルーチン100は、例え
ば割り込みにより1秒ごとに実行される。
The ROM 62 is provided with a time adjustment routine 100 shown in FIGS. 3 and 4, for example, as part of the processing routine. Although details of this routine 100 will be described later, this routine 100 is executed every one second by, for example, an interrupt.

【0025】また、メモリ64は、データの消去および
書き込みを電気的に行うことのできるROMとされ、あ
るいは、図示はしないが、電池によりバックアップされ
たRAMとされ、すなわち、メモリ64は不揮発性メモ
リとされ、電源をオフにしたときでも、書き込まれたデ
ータを保持できるようにされている。
The memory 64 is a ROM capable of electrically erasing and writing data, or a RAM backed up by a battery (not shown), that is, the memory 64 is a non-volatile memory. The written data can be held even when the power is turned off.

【0026】そして、メモリ64には、例えば図5に示
すように、データエリアMF1〜MF10、MA1〜MA10、M
DT、MCLKが用意される。この場合、エリアMF1〜MF10
には、選局キーにプリセットされるFM局の周波数デー
タとして、受信回路10のPLL20の可変分周回路2
2の分周比Nが書き込まれる。また、エリアMA1〜MA1
0には、選局キーにプリセットされるAM局の周波数デ
ータとして、受信回路30のPLL20の可変分周回路
22の分周比Nが書き込まれる。
The memory 64 has data areas MF1 to MF10, MA1 to MA10, M as shown in FIG.
DT and MCLK are prepared. In this case, areas MF1 to MF10
Is the variable frequency dividing circuit 2 of the PLL 20 of the receiving circuit 10 as frequency data of the FM station preset in the tuning key.
The division ratio N of 2 is written. In addition, areas MA1 to MA1
The frequency division ratio N of the variable frequency dividing circuit 22 of the PLL 20 of the receiving circuit 30 is written in 0 as the frequency data of the AM station preset in the tuning key.

【0027】さらに、エリアMDTには、この受信機の状
態を示すデータ、すなわち、受信バンド、受信周波数、
音量、スピーカ45とヘッドホン(イヤホン)との切り
換えなどを行うごとに、その状態を示すデータが記憶さ
れ、電源をオフにして次に電源をオンにしたとき、その
記憶されたデータにより各回路が電源をオフにしたとき
の状態に復帰できるようにされている。
Further, in the area MDT, data indicating the state of the receiver, that is, the reception band, the reception frequency,
Every time the volume, the speaker 45 and the headphones (earphones) are switched, data indicating the state is stored, and when the power is turned off and then the power is turned on again, the stored data causes each circuit to operate. It is designed so that it can be restored to the state it was in when the power was turned off.

【0028】また、エリアMCLKは、その値をソフトウ
エアにより例えば1秒ごとにインクリメントして24時間
式の時計を実現するためのものである。なお、以下の説
明においては、このソフトウエアおよびエリアMCLKに
より実現される時計を、「時計MCLK」と呼ぶものとす
る。
The area MCLK is used to realize a 24-hour clock by incrementing its value by software, for example, every 1 second. In the following description, the clock realized by this software and the area MCLK will be referred to as "clock MCLK".

【0029】さらに、図1において、システムバス69
に、出力ポート71〜76および入力ポート77が接続
され、ポート71〜76はそれぞれの制御対象となる回
路に接続されるとともに、検出回路48の検出信号S48
がポート77供給される。
Further, in FIG. 1, the system bus 69
Are connected to the output ports 71 to 76 and the input port 77, the ports 71 to 76 are connected to the circuits to be controlled, and the detection signal S48 of the detection circuit 48 is detected.
Is supplied to port 77.

【0030】なお、この場合、CPU61からポート7
1を通じてFM受信回路10あるいはAM受信回路30
のPLL20の可変分周回路22に分周比Nが供給され
てセットされ、したがって、その分周比Nに対応したF
M放送あるいはAM放送が選局される。また、CPU6
1からポート73を通じてアッテネータ回路42に制御
信号が供給されてアッテネータ回路42の減衰量が制御
され、この結果、音量が制御される。
In this case, from the CPU 61 to the port 7
1 through FM receiving circuit 10 or AM receiving circuit 30
The frequency dividing ratio N is supplied to the variable frequency dividing circuit 22 of the PLL 20 and is set. Therefore, F corresponding to the frequency dividing ratio N is set.
M broadcast or AM broadcast is selected. Also, the CPU 6
A control signal is supplied from 1 to the attenuator circuit 42 through the port 73 to control the attenuation amount of the attenuator circuit 42, and as a result, the volume is controlled.

【0031】さらに、システムバス69には、インター
フェイス回路78を通じて、各種の操作キーKA〜KMお
よび10局分の選局キーK1〜K10が接続される。なお、
キーK1〜K10は、メモリ64のエリア(MF1、MA1)
〜(MF10、MA10)に対応する。また、キーKA〜K10
は、いずれもノンロックタイプのプッシュスイッチによ
り構成される。
Further, various operation keys KA to KM and ten station selection keys K1 to K10 are connected to the system bus 69 through an interface circuit 78. In addition,
Keys K1 to K10 are areas of memory 64 (MF1, MA1)
Corresponds to (MF10, MA10). Also, keys KA to K10
Are all composed of non-lock type push switches.

【0032】さらに、システムバス69には、ディスプ
レイコントローラ81を通じて表示用のメモリ82が接
続されるとともに、ディスプレイ素子、この例において
は、LCD83が接続される。
Further, to the system bus 69, a display memory 82 is connected through a display controller 81, and a display element, LCD 83 in this example, is connected.

【0033】そして、ディスプレイコントローラ81に
データが供給されると、コントローラ81により、その
データがメモリ82に書き込まれるとともに、所定の周
期で読み出され、その読み出されたデータが表示データ
に変換されてLCD83に供給され、LCD83には、
コントローラ81に供給されたデータに対応した文字
(数字および記号を含む)、例えば受信周波数や時刻が
表示される。
When data is supplied to the display controller 81, the controller 81 writes the data in the memory 82 and reads the data in a predetermined cycle, and the read data is converted into display data. Are supplied to the LCD 83, and the LCD 83
Characters (including numbers and symbols) corresponding to the data supplied to the controller 81, for example, the reception frequency and time are displayed.

【0034】このような構成によれば、マイクロコンピ
ュータ60により、以下のような処理あるいは動作が行
われる。
With such a configuration, the microcomputer 60 performs the following processing or operation.

【0035】〔電源のオン・オフ〕電源がオフのとき、
操作キーKA〜KMのうちの電源スイッチを押すと、ポー
ト75の出力信号によりスイッチ回路53がオンとさ
れ、回路10、30、41〜43、46、48に電源が
供給される。また、メモリ64のエリアMDTに記憶され
ているデータにより、各回路の状態が、電源をオフにし
たときの直前の状態に復帰させられる。さらに、このと
き、スピーカ45を使用する状態であれば、ポート76
の出力信号によりスイッチ回路54もオンとなってアン
プ44にも電源が供給される。
[Power On / Off] When the power is off,
When the power switch of the operation keys KA to KM is pressed, the switch circuit 53 is turned on by the output signal of the port 75, and power is supplied to the circuits 10, 30, 41 to 43, 46 and 48. Moreover, the state of each circuit is restored to the state immediately before the power was turned off by the data stored in the area MDT of the memory 64. Further, at this time, if the speaker 45 is being used, the port 76
The switch circuit 54 is turned on by the output signal of, and power is also supplied to the amplifier 44.

【0036】したがって、ジャック47に接続されたヘ
ッドホン(図示せず)あるいはスピーカ45により放送
を聴くことができる。
Therefore, the broadcast can be listened to by the headphones (not shown) connected to the jack 47 or the speaker 45.

【0037】また、電源がオンのとき、電源スイッチを
押すと、ポート75の出力信号によりスイッチ回路5
3、54がオフとされ、回路10、30、41〜44、
46、48の電源がオフとされる。
When the power switch is pressed when the power is on, the switch circuit 5 is activated by the output signal from the port 75.
3, 54 are turned off and circuits 10, 30, 41-44,
The power of 46 and 48 is turned off.

【0038】〔バンド切り換え〕操作キーKA〜KMのう
ちのバンド切り換えキーを押すと、その押すごとに、ポ
ート72の出力信号によりスイッチ回路41が、図の状
態と、図とは逆の状態とに切り換えられ、したがって、
受信バンドの切り換えを行うことができる。
[Band switching] When the band switching key among the operation keys KA to KM is pressed, the switch circuit 41 is switched between the state shown in the figure and the state opposite to that shown by the output signal of the port 72 each time the key is pushed. Is switched to
The reception band can be switched.

【0039】また、このとき、その切り換えられた受信
バンドが、メモリ64のエリアMDTに記憶される。
At this time, the switched reception band is stored in the area MDT of the memory 64.

【0040】〔プリセット〕操作キーKA〜KMのうちの
プリセットキーを押しながら、選局キーK1〜K10のう
ちの任意のキーKi(i=1〜10のどれか)を押すと、そ
のとき、受信している放送がFM放送であれば、メモリ
64のエリアMF1〜MF10のうち、押されたキーKiに対
応するエリアMFiに、そのときのFM受信回路10の可
変分周回路22の分周比Nが書き込まれる。
[Preset] When any of the tuning keys K1 to K10 is pressed while pressing a preset key of the operation keys KA to KM, at that time, If the broadcast being received is an FM broadcast, the frequency division of the variable frequency dividing circuit 22 of the FM receiving circuit 10 at that time is performed in the area MFi corresponding to the pressed key Ki among the areas MF1 to MF10 of the memory 64. The ratio N is written.

【0041】また、プリセットキーを押しながら、任意
のキーKiを押したとき、受信している放送がAM放送
であれば、メモリ64のエリアMA1〜MA10のうち、押
されたキーKiに対応するエリアMAiに、そのときのA
M受信回路30の可変分周回路22の分周比Nが書き込
まれる。
When any of the keys Ki is pressed while pressing the preset key, if the received broadcast is AM broadcast, it corresponds to the pressed key Ki among the areas MA1 to MA10 of the memory 64. Area MAi, A at that time
The frequency dividing ratio N of the variable frequency dividing circuit 22 of the M receiving circuit 30 is written.

【0042】したがって、任意の放送局を、任意の選局
キーにプリセットすることができる。
Therefore, any broadcasting station can be preset to any tuning key.

【0043】なお、後述する時計の時刻合わせを行うと
きには、選局キーK10にNHKをプリセットしておく。
すなわち、FM受信時の選局キーK10に、NHK−FM
(あるいはNHKのテレビ放送の音声チャンネル)をプ
リセットしておく。また、AM受信時の選局キーK10
に、NHK第1放送(あるいは第2放送)をプリセット
しておく。
When adjusting the time of the clock, which will be described later, NHK is preset in the tuning key K10.
That is, the NHK-FM is selected as the tuning key K10 when receiving the FM.
(Or NHK TV broadcast audio channel) is preset. Also, the tuning key K10 for AM reception
First, NHK first broadcast (or second broadcast) is preset.

【0044】〔選局キーによる選局〕選局キーK1〜K1
0のうちの任意のキーKiを押すと、そのとき、受信して
いるバンドがFM放送であれば、メモリ64のエリアM
F1〜MF10のうち、押されたキーKiに対応するエリアM
Fiから、そこに書き込まれている分周比Nが読み出さ
れ、この分周比Nがポート71を通じてFM受信回路1
0の可変分周回路22にセットされる。したがって、選
局キーKiにプリセットされているFM局が選局された
ことになる。
[Tuning by tuning key] Tuning keys K1 to K1
If you press any key Ki out of 0, if the band you are receiving at that time is FM broadcasting, area M of memory 64
Area M corresponding to the pressed key Ki among F1 to MF10
The frequency division ratio N written therein is read from Fi, and this frequency division ratio N is transmitted through the port 71 to the FM receiving circuit 1
It is set in the variable frequency dividing circuit 22 of 0. Therefore, the FM station preset in the tuning key Ki is selected.

【0045】また、任意のキーKiを押したとき、受信
しているバンドがAM放送であれば、メモリ64のエリ
アMA1〜MA10のうち、押されたキーKiに対応するエリ
アMAiから、そこに書き込まれている分周比Nが読み出
され、この分周比Nがポート71を通じてAM受信回路
30の可変分周回路22にセットされる。したがって、
選局キーKiにプリセットされているAM局が選局され
たことになる。
When an arbitrary key Ki is pressed and the band being received is an AM broadcast, the area MAi corresponding to the pressed key Ki among the areas MA1 to MA10 of the memory 64 is moved to that area. The written frequency division ratio N is read out, and this frequency division ratio N is set in the variable frequency division circuit 22 of the AM reception circuit 30 through the port 71. Therefore,
This means that the AM station preset in the tuning key Ki has been selected.

【0046】また、これらの選局を行ったとき、その分
周比Nが、メモリ64のエリアMDTに記憶される。
When these tunings are performed, the frequency division ratio N is stored in the area MDT of the memory 64.

【0047】〔音量の調整〕操作キーKA〜KMのうちの
音量のアップキーあるいはダウンキーを押すと、ポート
73を通じてアッテネータ回路42の減衰量が制御さ
れ、この結果、音量が調整される。また、このときのア
ッテネータ回路42の減衰量のデータが、メモリ64の
エリアMDTに記憶される。
[Adjustment of Volume] When the volume up or down key of the operation keys KA to KM is pressed, the attenuation amount of the attenuator circuit 42 is controlled through the port 73, and as a result, the volume is adjusted. Further, the attenuation amount data of the attenuator circuit 42 at this time is stored in the area MDT of the memory 64.

【0048】〔時計の時刻合わせ〕これは、ルーチン1
00が割り込み処理により例えば1秒ごとに実行される
ことにより実現される。なお、時刻合わせの対象となる
時計は、時計MCLKであり、これは、上記のように、メ
モリ64のエリアMCLKにソフトウエアにより実現され
ているものである。
[Time Adjustment of Clock] This is the routine 1
00 is executed by executing interrupt processing, for example, every one second. The clock that is the subject of time adjustment is the clock MCLK, which is realized by software in the area MCLK of the memory 64 as described above.

【0049】すなわち、CPU61に割り込みがかかる
と、CPU61の処理がルーチン100のステップ10
1からスタートし、次にステップ102において、時計
MCLKが1秒だけインクリメントされるとともに、この
時計MCLKの値がコントローラ81に供給され、時計MC
LKの計時している時刻がLCD83にデジタル表示され
る。
That is, when the CPU 61 is interrupted, the processing of the CPU 61 is step 10 of the routine 100.
Starting from 1, next, in step 102, the clock MCLK is incremented by 1 second, and the value of this clock MCLK is supplied to the controller 81, so that the clock MC
The time measured by LK is digitally displayed on the LCD 83.

【0050】次にステップ103において、電源がオン
であるかどうかがチェックされる。そして、電源がオン
のときには、NHK以外の放送を聴いている可能性があ
るので、その妨げとならないように、処理はステップ1
03からステップ107に進み、このルーチン100を
終了する。
Next, in step 103, it is checked whether the power is on. When the power is on, there is a possibility that you are listening to a broadcast other than NHK.
The routine proceeds from 03 to step 107, and this routine 100 is ended.

【0051】しかし、ステップ103において、電源が
オフのときには、放送の受信が行われていないので、N
HKを選局しても問題がない。
However, in step 103, when the power is off, no broadcast is being received, so N
There is no problem in selecting HK.

【0052】そこで、電源がオフのときには、処理はス
テップ103からステップ104に進み、このステップ
104において、タイマ機能あるいはアラーム機能がオ
ンであるかどうかがチェックされる。そして、どちらか
がオンのときには、処理はステップ104からルーチン
200に進み、このルーチン200においてそのタイマ
機能あるいはアラーム機能の処理が実行される。
Therefore, when the power is off, the process proceeds from step 103 to step 104, where it is checked whether the timer function or the alarm function is on. When either of them is on, the process proceeds from step 104 to the routine 200, and the process of the timer function or the alarm function is executed in this routine 200.

【0053】しかし、ステップ104において、タイマ
機能もアラーム機能もオンではないときには、処理はス
テップ104からステップ105に進み、このステップ
105において、時計MCLKの時刻の「分」および
「秒」のオーダーが、例えば57分0秒を過ぎているかど
うかどうか、すなわち、時計MCLKの計時している時刻
の正時に対して3分前の範囲内になったかどうかがチェ
ックされる。
However, in step 104, when neither the timer function nor the alarm function is on, the process proceeds from step 104 to step 105, and in this step 105, the order of "minute" and "second" of the time of the clock MCLK is set. For example, it is checked whether it is past 57 minutes and 0 seconds, that is, whether it is within the range of 3 minutes before the hour on the clock MCLK.

【0054】そして、正時に対して3分前の範囲内にな
っていないときには、処理はステップ105からステッ
プ107に進み、このルーチン100を終了する。
Then, when it is not within the range of 3 minutes before the hour, the process proceeds from step 105 to step 107, and this routine 100 is ended.

【0055】しかし、正時に対して3分前の範囲内にな
っているときには、処理はステップ105からステップ
106に進み、このステップ106において、時計MCL
Kの計時している時刻が、タイマ機能あるいはアラーム
機能のオンになる時刻に対して3分前の範囲内であるか
どうかがチェックされる。そして、3分前の範囲内のと
きには、処理はステップ106からステップ107に進
み、このルーチン100を終了する。
However, when it is within the range of 3 minutes before the hour, the process proceeds from step 105 to step 106, and in this step 106, the clock MCL
It is checked whether the time measured by K is within 3 minutes before the time when the timer function or the alarm function is turned on. If it is within the range of 3 minutes before, the process proceeds from step 106 to step 107, and this routine 100 is ended.

【0056】こうして、時計MCLKの時刻合わせを実行す
ると、各種の処理や動作に支障をきたすときには、ステ
ップ103〜106により、その時刻合わせの処理は無
視される。
In this way, if the time adjustment of the clock MCLK is hindered in various processes and operations, the time adjustment process is ignored in steps 103 to 106.

【0057】しかし、時刻合わせを実行しても支障のな
いときには、すなわち、処理がステップ102からステ
ップ106まで進み、このステップ106において、時
計MCLKの計時している時刻が、タイマ機能あるいはア
ラーム機能のオンになる時刻に対して3分前の範囲にな
いときには、処理はステップ106からステップ111
に進む。そして、このステップ111および続くステッ
プ112、113において、時計MCLKの時刻の「時」
のオーダーが、7時、12時および19時のどれかに該当す
るかどうかがチェックされる。この7時、12時および19
時の各正時は、上記のように、NHKのFM放送(およ
びテレビ放送)において、時報が放送される時刻であ
る。
However, when there is no problem even if the time adjustment is executed, that is, the processing proceeds from step 102 to step 106, and in this step 106, the time measured by the clock MCLK is the timer function or the alarm function. When it is not within the range of 3 minutes before the time when the power is turned on, the processing is from step 106 to step 111.
Proceed to. Then, in this step 111 and subsequent steps 112 and 113, the "hour" of the time of the clock MCLK is set.
Will be checked to see if the order falls under any of 7:00, 12:00 and 19:00. 7 o'clock, 12 o'clock and 19 o'clock
As described above, each hour of the hour is the time when the time signal is broadcast in the FM broadcast (and television broadcast) of NHK.

【0058】そして、時計MCLKの時刻の「時」のオー
ダーが、7時、12時および19時のどれでもないときに
は、処理はステップ113からステップ114に進み、
このステップ114および次のステップ115におい
て、時計MCLKの時刻の「時」のオーダーが、0時およ
び15時のどちらかに該当するかどうかがチェックされ
る。この0時および15時の各正時は、上記のようにNH
KのAM放送において、時報が放送される時刻である。
When the order of "hour" of the time of the clock MCLK is neither 7 o'clock, 12 o'clock or 19:00, the process proceeds from step 113 to step 114,
In this step 114 and the next step 115, it is checked whether the order of "hour" of the time of the clock MCLK corresponds to either 0:00 or 15:00. As described above, NH
This is the time when the time signal is broadcast in K's AM broadcast.

【0059】そして、時計MCLKの時刻の「時」のオー
ダーが、0時および15時のどちらでもないときには、処
理はステップ115からステップ107に進み、このル
ーチン100を終了する。
Then, when the order of "hour" of the time of the clock MCLK is neither 0 o'clock nor 15:00, the process proceeds from step 115 to step 107, and this routine 100 is ended.

【0060】しかし、ステップ111〜113におい
て、時計MCLKの時刻の「時」のオーダーが、7時、12
時および19時のどれかに該当するときには、処理はステ
ップ111〜113からステップ121に進む。そし
て、このステップ121において、スイッチ回路53が
オンとされて回路10、30、41〜43、46、48
に動作電圧が供給されるとともに、スイッチ回路41が
図のようにFM受信回路10に接続され、スイッチ回路
43が図とは逆にアンプ46に接続される。なお、スイ
ッチ回路54はオフのままである。
However, in steps 111 to 113, the order of "hour" of the time of the clock MCLK is 7:00, 12
When either of the hour and 19:00 is applicable, the process proceeds from step 111 to 113 to step 121. Then, in this step 121, the switch circuit 53 is turned on and the circuits 10, 30, 41 to 43, 46, 48 are turned on.
Is supplied with the operating voltage, the switch circuit 41 is connected to the FM receiving circuit 10 as shown in the figure, and the switch circuit 43 is connected to the amplifier 46, which is the reverse of the figure. The switch circuit 54 remains off.

【0061】続いて、処理はステップ122に進み、こ
のステップ122において、メモリ64のエリアMF10
から、ここに書き込まれている分周比N、すなわち、N
HKのFM放送局の分周比Nが読み出され、この分周比
Nがポート71を通じてFM受信回路10の可変分周回
路22にセットされる。したがって、この時点からNH
KのFM放送が受信されることになり、そのオーディオ
信号が検出回路48に供給されるようになる。
Subsequently, the process proceeds to step 122, and in this step 122, the area MF10 of the memory 64 is
From the division ratio N written here, that is, N
The frequency dividing ratio N of the FM broadcasting station of HK is read out, and this frequency dividing ratio N is set in the variable frequency dividing circuit 22 of the FM receiving circuit 10 through the port 71. Therefore, from this point NH
The K FM broadcast is received, and its audio signal is supplied to the detection circuit 48.

【0062】なお、このとき、ポート73を通じてアッ
テネータ回路42の減衰量が制御され、ユーザがFM放
送を聴いていたときの音量にかかわらず、検出回路48
に適切なレベルでオーディオ信号が供給される。そし
て、処理はステップ122に続いてステップ131に進
む。
At this time, the attenuation amount of the attenuator circuit 42 is controlled through the port 73, and the detection circuit 48 is irrespective of the volume when the user is listening to the FM broadcast.
The audio signal is supplied at an appropriate level. Then, the process proceeds from step 122 to step 131.

【0063】また、ステップ114、115において、
時計MCLKの時刻の「時」のオーダーが、0時および15
時のどちらかに該当するときには、処理はステップ11
4、115からステップ123に進む。そして、このス
テップ123において、スイッチ回路53がオンとされ
て回路10、30、41〜43、46、48に動作電圧
が供給されるとともに、スイッチ回路41がAM受信回
路30に接続され、スイッチ回路43がアンプ46に接
続される。なお、スイッチ回路54はオフのままであ
る。
In steps 114 and 115,
The order of "hour" of the time of clock MCLK is 0:00 and 15
If either of the times is true, the process proceeds to step 11.
The process proceeds from Steps 4 and 115 to Step 123. Then, in this step 123, the switch circuit 53 is turned on to supply the operating voltage to the circuits 10, 30, 41 to 43, 46, 48, and the switch circuit 41 is connected to the AM receiving circuit 30. 43 is connected to the amplifier 46. The switch circuit 54 remains off.

【0064】続いて、処理はステップ124に進み、こ
のステップ124において、メモリ64のエリアMA10
から、ここに書き込まれている分周比N、すなわち、N
HKのAM放送局の分周比Nが読み出され、この分周比
Nがポート71を通じてAM受信回路30の可変分周回
路22にセットされる。したがって、この時点からNH
KのAM放送が受信されることになり、そのオーディオ
信号が検出回路48に供給されるようになる。
Then, the process proceeds to step 124, where the area MA10 of the memory 64 is processed.
From the division ratio N written here, that is, N
The frequency division ratio N of the AM broadcasting station of HK is read and this frequency division ratio N is set in the variable frequency division circuit 22 of the AM reception circuit 30 through the port 71. Therefore, from this point NH
The K AM broadcast is received, and the audio signal thereof is supplied to the detection circuit 48.

【0065】なお、このとき、ポート73を通じてアッ
テネータ回路42の減衰量が制御され、ユーザがAM放
送を聴いていたときの音量にかかわらず、検出回路48
に適切なレベルでオーディオ信号が供給される。そし
て、処理はステップ124に続いてステップ131に進
む。
At this time, the attenuation amount of the attenuator circuit 42 is controlled through the port 73, and the detection circuit 48 is irrespective of the volume when the user is listening to the AM broadcast.
The audio signal is supplied at an appropriate level. Then, the process proceeds from step 124 to step 131.

【0066】そして、ステップ131において、予鈴音
の数をカウントするカウンタJCが0にリセットされ、次
にステップ132において、ソフトウエアによるタイマ
TMR6がスタートさせられる。このタイマTMR6は、時刻合
わせのために時報を検出する期間を、6分間、すなわ
ち、時計MCLKの計時している時刻から見て、正時±3
分に制限するためのものである。続いてステップ133
において、コントローラ81に所定のデータが供給され
てLCD83には、時刻の補正モードに入ったことを示
す記号などが表示される。
Then, in step 131, the counter JC for counting the number of pre-bell sounds is reset to 0, and then in step 132, the timer by software is reset.
TMR6 is started. This timer TMR6 is within ± 3 hours of the hour when the time period for detecting the time signal for time adjustment is seen from 6 minutes, that is, the time measured by the clock MCLK.
It is meant to be limited to minutes. Then step 133
At the time, predetermined data is supplied to the controller 81, and a symbol or the like indicating that the time correction mode has been entered is displayed on the LCD 83.

【0067】次にステップ141において、ポート77
に供給されている検出信号S48のレベルがチェックさ
れ、“0”のときには(予鈴音がないときには)、処理
はステップ141からステップ142に進む。そして、
このステップ142において、タイマ割り込みかどうか
がチェックされ、タイマ割り込みのないときには、処理
はステップ142からステップ141に戻り、ステップ
141、142が繰り返される。
Next, in step 141, the port 77
The level of the detection signal S48 supplied to is checked, and when it is "0" (when there is no pre-bell sound), the process proceeds from step 141 to step 142. And
In this step 142, it is checked whether it is a timer interrupt. If there is no timer interrupt, the process returns from step 142 to step 141, and steps 141 and 142 are repeated.

【0068】しかし、タイマ割り込みがあると、処理は
ステップ142からステップ143に進み、このステッ
プ143において、時計MCLKが1秒だけインクリメン
トされるとともに、この時計MCLKの値がコントローラ
81に供給され、時計MCLKの計時している時刻がLC
D83にデジタル表示される。
However, if there is a timer interrupt, the process proceeds from step 142 to step 143. In this step 143, the clock MCLK is incremented by 1 second, and the value of this clock MCLK is supplied to the controller 81. The time clocked by MCLK is LC
Digitally displayed on D83.

【0069】次に処理はステップ144に進み、このス
テップ144において、ステップ132によりスタート
した検出時間制限用のタイマTMR6が6分を経過したかど
うかがチェックされ、経過していないときには、処理は
ステップ144からステップ141に戻り、以後、ステ
ップ141〜144が繰り返される。
Next, the process proceeds to step 144. In step 144, it is checked whether the detection time limit timer TMR6 started in step 132 has passed 6 minutes. If not, the process goes to step 144. After returning from 144 to step 141, steps 141 to 144 are repeated thereafter.

【0070】しかし、6分を経過したときには、処理は
ステップ144からステップ151に進み、このステッ
プ151において、コントローラ81に所定のデータが
供給されてLCD83の表示は、このルーチン100が
実行される前の状態、すなわち、時刻合わせを行ってい
ることを表示しない状態とされる。そして、次にステッ
プ152において、スイッチ回路53がオフとされ、そ
の後、ステップ153により、このルーチンを終了す
る。
However, when 6 minutes have passed, the process proceeds from step 144 to step 151, in which predetermined data is supplied to the controller 81 and the display of the LCD 83 is displayed before the execution of this routine 100. State, that is, a state in which it is not displayed that time adjustment is being performed. Then, in step 152, the switch circuit 53 is turned off, and thereafter, in step 153, this routine ends.

【0071】こうして、図7に示すように、0時、7
時、12時、15時、19時の各3分前から6分の間、時報音
がモニタされ、時報音の信号S48が得られないときに
は、何も実行されない。
Thus, as shown in FIG.
The hourly sound is monitored for 3 to 6 hours before the hour, 12 o'clock, 15 o'clock, and 7 o'clock, and nothing is executed when the signal S48 of the hourly sound is not obtained.

【0072】しかし、その6分の間に、時報の予鈴音が
検出されると、S48=“1”になるとともに、これがス
テップ141において判別され、処理はステップ141
からステップ161に進む。そして、このステップ16
1において、カウンタJCが「1」だけインクリメントさ
れ、次にステップ162において、ソフトウエアによる
タイマTMR1がスタートされる。なお、このタイマTMR1
は、2つの予鈴音の周期を測定するためのものである。
However, when the pre-bell sound of the time signal is detected during the 6 minutes, S48 becomes "1" and this is judged in step 141, and the process is step 141.
To step 161. And this step 16
At 1, the counter JC is incremented by "1", then at step 162, the software timer TMR1 is started. This timer TMR1
Is for measuring the period of two pre-bell sounds.

【0073】そして、次にステップ163において、JC
=3であるかどうか、すなわち、予鈴音を3回カウント
したかどうかが判別され、3回になっていないときに
は、処理はステップ163からステップ164に進む。
そして、このステップ164において、検出信号S48が
チェックされ、S48=“1”のときには、ステップ14
1において判別したときのS48=“1”の状態が続いて
いるときなので、すなわち、1つの予鈴音が終了してい
ないときなので、処理はステップ164を繰り返し、S
48=“0”となること、すなわち、1つの予鈴音が終了
することを待機する。
Then, in step 163, JC
= 3, that is, whether the pre-bell sound has been counted three times, and when the number is not three, the process proceeds from step 163 to step 164.
Then, in this step 164, the detection signal S48 is checked, and when S48 = "1", step 14
Since the state of S48 = “1” when determined in step 1 continues, that is, when one pre-bell sound has not ended, the process repeats step 164, and S
Wait for 48 = “0”, that is, for one pre-bell sound to end.

【0074】そして、S48=“0”になると、処理はス
テップ164からステップ165に進み、このステップ
165において、ステップ162によりスタートさせら
れたタイマTMR1が1秒を経過したかどうか、すなわち、
ステップ141により検出された予鈴音の開始時点から
1秒が経過したかどうかがチェックされ、経過していな
いときには、ステップ165が繰り返される。
When S48 = "0", the process proceeds from step 164 to step 165. In step 165, whether the timer TMR1 started in step 162 has passed 1 second, that is,
It is checked whether or not one second has elapsed from the start time of the pre-bell sound detected in step 141, and if not, step 165 is repeated.

【0075】そして、1秒が経過すると、処理はステッ
プ165からステップ141に戻り、再び予鈴音の検出
状態となる。
When one second has passed, the process returns from step 165 to step 141, and the pre-bell sound detection state is entered again.

【0076】こうして、予鈴音が3回なると、このと
き、その検出信号S48をカウントしているカウンタJCが
「3」になるとともに、これがステップ163において
判別され、処理はステップ163からステップ166に
進む。そして、このステップ166において、ステップ
162でスタートしたタイマTMR1が1秒になるまで、す
なわち、3つ目の予鈴音である59分59秒の予鈴音の開始
時点から1秒が経過するまで、ステップ166が繰り返
される。
In this way, when the number of pre-bell sounds reaches three, the counter JC counting the detection signal S48 at this time becomes "3", and this is judged in step 163, and the processing advances from step 163 to step 166. . Then, in this step 166, until the timer TMR1 started in step 162 reaches 1 second, that is, until 1 second elapses from the start time of the pre-bell sound of 59 minutes 59 seconds, which is the third pre-bell sound, 166 is repeated.

【0077】そして、1秒が経過すると、このとき、ち
ょうど正時であるが、処理はステップ166からステッ
プ167に進み、このステップ167において、時計M
CLKの時刻合わせが行われ、時計MCLKの時刻は、そのと
きの時計MCLKの示している時刻に最も近い正時ちょう
どに修整される。そして、その後、処理はステップ15
1に進み、ステップ153により、このルーチン100
を終了する。
Then, when 1 second has elapsed, the process proceeds from step 166 to step 167 at this time, which is just on the hour, and in step 167, the clock M
CLK time adjustment is performed, and the time of the clock MCLK is adjusted to the exact hour closest to the time indicated by the clock MCLK at that time. Then, the process is step 15
1, the routine 100 is executed in step 153.
To end.

【0078】こうして、この受信機においては、時報を
利用して時計MCLKの時刻合わせが行われるが、この場
合、特にこの受信機においては、NHKのAM放送とF
M放送との2つ放送波帯の時報を使用して時刻合わせを
行うようにしたので、AM放送とFM放送との一方の受
信状態が悪くても、確実に時刻合わせを行うことができ
る。
In this way, in this receiver, the time of the clock MCLK is adjusted using the time signal. In this case, especially in this receiver, NHK AM broadcast and F
Since the time is adjusted by using the time signal of the two broadcast wave bands of the M broadcast, the time can be surely adjusted even if the reception state of one of the AM broadcast and the FM broadcast is poor.

【0079】また、選局キーK10にプリセットされてい
るNHKを時刻合わせのときに使用するようにしたの
で、時刻合わせのために特別の設定を行う必要がない。
さらに、予鈴音を1秒ごとに続けて3回検出したら、時
刻合わせを行うようにしているので、予鈴音以外の音に
よる誤動作が少なくなる。
Since NHK preset in the tuning key K10 is used for time adjustment, it is not necessary to make special settings for time adjustment.
Furthermore, when the pre-bell sound is detected three times in succession every second, the time is adjusted, so that malfunctions due to sounds other than the pre-bell sound are reduced.

【0080】また、検出回路48は、予鈴音だけを検出
すればよく、予鈴音とは周波数の異なる正時の時報音は
検出しなくてよいので、その構成を簡略化することがで
き、コストを低減できる。さらに、FM放送とAM放送
とでは、予鈴音(時報)の信号レベルが異なるが、時刻
合わせのときには、アッテネータ回路42の減衰量を制
御しているので、FM放送のときも、AM放送のとき
も、検出回路48に最適な信号レベルでオーディオ信号
を供給することができる。
Further, since the detection circuit 48 only needs to detect the pre-bell sound and does not have to detect the hourly time signal sound having a frequency different from that of the pre-bell sound, the structure can be simplified and the cost can be reduced. Can be reduced. Further, although the signal level of the pre-bell sound (time signal) is different between the FM broadcast and the AM broadcast, the attenuation amount of the attenuator circuit 42 is controlled at the time adjustment, so that the FM broadcast and the AM broadcast are also performed. Also, the audio signal can be supplied to the detection circuit 48 at an optimum signal level.

【0081】しかも、アッテネータ回路42およびアン
プ46は、もともと放送を聴くために必要な回路である
から、コストの上昇とはならない。
Moreover, since the attenuator circuit 42 and the amplifier 46 are originally necessary circuits for listening to the broadcast, the cost does not increase.

【0082】なお、上述においては時計MCLKを、メモ
リ64のエリアMCLKおよびソフトウエアにより実現し
たが、ハードウエアとすることもできる。
Although the clock MCLK is realized by the area MCLK of the memory 64 and software in the above description, it may be hardware.

【0083】[0083]

【発明の効果】この発明によれば、AM放送とFM放送
との2つ放送波帯の時報を使用して時刻合わせを行うよ
うにしたので、AM放送とFM放送との一方の受信状態
が悪くても、確実に時刻合わせを行うことができる。
According to the present invention, since the time is adjusted by using the time signal of the two broadcasting wave bands of AM broadcasting and FM broadcasting, one of the reception status of AM broadcasting and FM broadcasting is Even if it is bad, the time can be surely adjusted.

【0084】また、選局キーにプリセットされている放
送局を時刻合わせのときに使用するようにしたので、時
刻合わせのために特別の設定を行う必要がない。さら
に、予鈴音を所定の回数だけ検出したら、時刻合わせを
行うようにしているので、予鈴音以外の音による誤動作
が少なくなる。
Further, since the broadcasting station preset in the tuning key is used for time adjustment, it is not necessary to make a special setting for time adjustment. Furthermore, since the time is adjusted when the pre-bell sound is detected a predetermined number of times, malfunctions due to sounds other than the pre-bell sound are reduced.

【0085】また、時報のうち、予鈴音だけを検出すれ
ばよく、予鈴音とは周波数の異なる正時の時報音は検出
しなくてよいので、その構成を簡略化することができ、
コストを低減できる。さらに、FM放送とAM放送とで
は、予鈴音の信号レベルが異なるが、時刻合わせのとき
には、その信号レベルを制御しているので、FM放送の
ときも、AM放送のときも、最適な信号レベルで検出す
ることができる。
Further, among the time signals, only the pre-bell sound needs to be detected, and the hourly time signal sound having a frequency different from that of the pre-bell sound does not have to be detected. Therefore, the configuration can be simplified,
Cost can be reduced. Further, although the signal level of the pre-bell sound is different between the FM broadcast and the AM broadcast, the signal level is controlled during the time adjustment, so that the optimum signal level is achieved during both the FM broadcast and the AM broadcast. Can be detected with.

【0086】しかも、そのための回路は、もともと放送
を聴くために必要な回路であるから、コストの上昇とは
ならない。
Moreover, since the circuit for that is originally a circuit necessary for listening to the broadcast, the cost does not increase.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一形態を示す系統図である。FIG. 1 is a system diagram showing one embodiment of the present invention.

【図2】図1の回路の一部の一形態を示す系統図であ
る。
FIG. 2 is a system diagram showing one form of a part of the circuit of FIG.

【図3】この発明の一形態の一部を示すフローチャート
である。
FIG. 3 is a flowchart showing a part of one embodiment of the present invention.

【図4】図3の続きの一形態を示すフローチャートであ
る。
FIG. 4 is a flowchart showing one form of a continuation of FIG.

【図5】この発明を説明するための図である。FIG. 5 is a diagram for explaining the present invention.

【図6】この発明を説明するための波形図である。FIG. 6 is a waveform diagram for explaining the present invention.

【図7】この発明を説明するための図である。FIG. 7 is a diagram for explaining the present invention.

【符号の説明】[Explanation of symbols]

10 FM受信回路 14 ミキサ回路 16 FM復調回路 20 PLL 21 VCO 22 可変分周回路 30 AM受信回路 42 アッテネータ回路 48 検出回路 52 電源回路 60 マイクロコンピュータ 61 CPU 62 ROM 63 RAM 64 メモリ(データ記憶用) 81 ディスプレイコントローラ 82 メモリ(表示用) 83 LCD 100 時刻合わせルーチン 10 FM receiving circuit 14 Mixer circuit 16 FM demodulating circuit 20 PLL 21 VCO 22 Variable frequency dividing circuit 30 AM receiving circuit 42 Attenuator circuit 48 Detection circuit 52 Power supply circuit 60 Microcomputer 61 CPU 62 ROM 63 RAM 64 Memory (for data storage) 81 Display controller 82 Memory (for display) 83 LCD 100 Time adjustment routine

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】シンセサイザ方式に構成され、FM放送の
受信を行うFM受信回路と、 シンセサイザ方式に構成され、AM放送の受信を行うA
M受信回路と、 上記FM受信回路から出力されるオーディオ信号と、上
記AM受信回路から出力されるオーディオ信号とから、
時報の信号を検出する検出回路と、 現在時刻の計時を行う時計回路と、 この時計回路の計時する時刻を表示する表示素子とを有
し、 上記時計回路の計時する時刻にしたがって、1日のう
ち、定められた第1の時刻に、上記FM受信回路からの
オーディオ信号を上記検出回路に供給し、 上記時計回路の計時する時刻にしたがって、上記1日の
うち、定められた第2の時刻に、上記AM受信回路から
のオーディオ信号を上記検出回路に供給し、 上記検出回路の検出信号により、上記時計回路の時刻を
正時に合わせるようにしたAM・FM受信機。
1. An FM receiving circuit configured in a synthesizer system for receiving an FM broadcast, and an A receiving circuit configured in a synthesizer system for receiving an AM broadcast.
From the M receiving circuit, the audio signal output from the FM receiving circuit, and the audio signal output from the AM receiving circuit,
It has a detection circuit that detects a signal of a time signal, a clock circuit that measures the current time, and a display element that displays the time measured by this clock circuit. The audio signal from the FM receiving circuit is supplied to the detection circuit at a first time that is set, and the second time that is set in the one day is set according to the time measured by the clock circuit. In the AM / FM receiver, the audio signal from the AM receiving circuit is supplied to the detection circuit, and the time of the clock circuit is adjusted to the hour on the basis of the detection signal of the detection circuit.
【請求項2】請求項1に記載のAM・FM受信機におい
て、 上記第1の時刻には、上記FM受信回路において、NH
KのFM放送(テレビ放送の音声チャンネルを含む)を
受信し、 上記第2の時刻には、上記AM受信回路において、NH
KのAM放送を受信し、 上記検出回路は上記時報のうちの予鈴音のオーディオ信
号を検出するようにしたAM・FM受信機。
2. The AM / FM receiver according to claim 1, wherein at the first time, in the FM receiving circuit, NH
K FM broadcasts (including audio channels of television broadcasts) are received, and at the second time, in the AM reception circuit, NH
AM / FM receiver which receives K AM broadcast and the above detection circuit detects the pre-bell sound audio signal in the above time signal.
【請求項3】請求項2に記載のAM・FM受信機におい
て、 上記NHKを選局するための周波数データが、ユーザの
操作する選局キーにプリセットされるようにしたAM・
FM受信機。
3. The AM / FM receiver according to claim 2, wherein the frequency data for selecting the NHK is preset in a tuning key operated by a user.
FM receiver.
JP32501695A 1995-11-20 1995-11-20 Am-fm receiver Pending JPH09145867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32501695A JPH09145867A (en) 1995-11-20 1995-11-20 Am-fm receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32501695A JPH09145867A (en) 1995-11-20 1995-11-20 Am-fm receiver

Publications (1)

Publication Number Publication Date
JPH09145867A true JPH09145867A (en) 1997-06-06

Family

ID=18172205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32501695A Pending JPH09145867A (en) 1995-11-20 1995-11-20 Am-fm receiver

Country Status (1)

Country Link
JP (1) JPH09145867A (en)

Similar Documents

Publication Publication Date Title
EP0370797B1 (en) Radio receiver
KR100339798B1 (en) Wireless receiver
JP3287375B2 (en) Synthesizer receiver
JPH09145867A (en) Am-fm receiver
EP0509175B1 (en) Preset tuner
JP3252878B2 (en) Synthesizer receiver
JPH10335984A (en) High-frequency receiver
JPH06160551A (en) Radio receiver
JPH0528820Y2 (en)
JP2884595B2 (en) Receiving machine
JPS6119180B2 (en)
JPH0262060B2 (en)
JPH0434577Y2 (en)
JP2703056B2 (en) Double function switch
JP2790121B2 (en) Receiving machine
JPS597770Y2 (en) Tuning control method for frequency synthesizer receiver
JP3302111B2 (en) Specification change device for audio equipment
JPS6228893B2 (en)
JPH0553084B2 (en)
JPH0514132A (en) Radio receiver
JPH0974335A (en) Receiver
JPH0473885B2 (en)
JPH0455003B2 (en)
JPS63187721A (en) Traffic information station reception system
JPH0525206B2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040901