JPH09140142A - Control of pwm converter - Google Patents

Control of pwm converter

Info

Publication number
JPH09140142A
JPH09140142A JP7292674A JP29267495A JPH09140142A JP H09140142 A JPH09140142 A JP H09140142A JP 7292674 A JP7292674 A JP 7292674A JP 29267495 A JP29267495 A JP 29267495A JP H09140142 A JPH09140142 A JP H09140142A
Authority
JP
Japan
Prior art keywords
waveform
current
output
pwm
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7292674A
Other languages
Japanese (ja)
Other versions
JP3602229B2 (en
Inventor
Toshimasa Tanizaki
俊正 谷崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP29267495A priority Critical patent/JP3602229B2/en
Publication of JPH09140142A publication Critical patent/JPH09140142A/en
Application granted granted Critical
Publication of JP3602229B2 publication Critical patent/JP3602229B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Inverter Devices (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent unstable control and generation of waveform distortion and ripple by applying a sum of the waveform obtained by adding the part reduced by limiting the peak of the 3-phase sine wave to the other two phases and an output of a current control means to a PWM generating means. SOLUTION: A reference bias waveform generating means 64, a bias modulation rate calculator 62 and a multiplier 63 are added to a reference waveform generating means 6 and moreover an adder 11 is also added. The multiplier 63 obtains a product of an output of the reference bias waveform generator 64 and an output of the bias modulation rate calculator 62 to output bias voltage commands Vbr* to Vbt*. The PWM generator 8 is given, by the adder 11, the sum signal Vr* to Vt* of the bias voltage commands Vbr* to Vbt* of each phase as the outputs of the multiplier 63 and the converter voltages Vir* to Vit* of each phase as the output of the current controller 7 and then outputs the PWM signal depending on such output signals.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は三相交流と直流との
間の電力変換を行う、PWMコンバータの制御方法、特
に変調方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PWM converter control method for converting power between three-phase AC and DC, and more particularly to a modulation method.

【0002】[0002]

【従来の技術】電動機駆動装置、あるいは、無停電電源
装置等の電力変換装置の順変換部としてコンバータが用
いられている。特に、効率,力率,雑音発生防止の点か
ら、正弦波コンバータが用いられており、図3に従来の
正弦波コンバータを示す。
2. Description of the Related Art A converter is used as a forward converter of a power converter such as an electric motor drive or an uninterruptible power supply. In particular, a sine wave converter is used in terms of efficiency, power factor, and prevention of noise generation, and FIG. 3 shows a conventional sine wave converter.

【0003】図3中、1は交流電源、2はコンバータ主
回路を示し、コンバータ主回路2は電力用半導体素子か
ら成るコンバータ回路21と、直流平滑コンデンサ2
2、交流リアクトル23、及び電流検出器24から成っ
ている。3はコンバータ装置の負荷であり、例えば、電
動機駆動用のインバータ装置や無停電電源装置のインバ
ータ回路である。4は制御部を示す。
In FIG. 3, 1 is an AC power supply, 2 is a converter main circuit, and the converter main circuit 2 is a converter circuit 21 composed of power semiconductor elements and a DC smoothing capacitor 2.
2, an AC reactor 23, and a current detector 24. Reference numeral 3 denotes a load of the converter device, for example, an inverter device for driving an electric motor or an inverter circuit of an uninterruptible power supply device. Reference numeral 4 indicates a control unit.

【0004】制御部4は、直流電圧制御部5と、基準波
形発生部6と、電流制御部7と、PWM発生部8と、搬
送波発生部9、及びゲート増幅部10から構成される。
3相コンバータ装置では、基準波形発生部6は各相用の
3つの信号を発生するとともに、電流制御部7とPWM
発生部8とは3相各相毎に設けられる。
The controller 4 comprises a DC voltage controller 5, a reference waveform generator 6, a current controller 7, a PWM generator 8, a carrier generator 9, and a gate amplifier 10.
In the three-phase converter device, the reference waveform generator 6 generates three signals for each phase, and the current controller 7 and the PWM
The generator 8 is provided for each of the three phases.

【0005】各部の動作を説明する。直流電圧制御部5
は、加算器52と演算増幅器53とにより、直流電圧設
定器51の出力である直流電圧指令Vdc*とコンバータ
の出力である直流電圧Vdcとの誤差を演算増幅し、コン
バータ直流電流指令値Id*を出力する。
The operation of each unit will be described. DC voltage control unit 5
Is operated by the adder 52 and the operational amplifier 53 to amplify the error between the DC voltage command Vdc * which is the output of the DC voltage setting device 51 and the DC voltage Vdc which is the output of the converter, and the converter DC current command value Id *. Is output.

【0006】基準波形発生部6は、基準正弦波発生器6
1から成る。基準正弦波発生器61は、交流電源1の3
つの各相電圧Vr,Vs,Vtと位相が一致し、波高値
が1の基準正弦波信号Sr,Ss,Stを出力し、該信
号は各相の電流制御部7に与えられる。
The reference waveform generator 6 includes a reference sine wave generator 6
Consists of one. The reference sine wave generator 61 is the
The reference sine wave signals Sr, Ss, St having the same phase as the respective phase voltages Vr, Vs, Vt and having a peak value of 1 are output, and the signals are given to the current control section 7 for each phase.

【0007】電流制御部7は、掛け算器71と、加算器
72、及び演算増幅器73から成っている。掛け算器7
1は、直流電圧制御部5の出力であるコンバータ直流電
流指令値Id*と、基準正弦波発生器61の出力である
基準正弦波信号Sr,Ss,Stとを乗算し、コンバー
タ交流電流指令Icr*,Ics*,Ict*を出力する。該
コンバータ交流電流指令は、位相が交流電源電圧Vr,
Vs,Vtと一致し、振幅がコンバータ直流電流指令値
Id*に比例した波形となる。
The current control section 7 comprises a multiplier 71, an adder 72, and an operational amplifier 73. Multiplier 7
1 multiplies the converter DC current command value Id *, which is the output of the DC voltage control unit 5, by the reference sine wave signals Sr, Ss, St which are the outputs of the reference sine wave generator 61, and the converter AC current command Icr Outputs *, Ics *, Ict *. The converter AC current command has a phase of AC power supply voltage Vr,
The waveform is in agreement with Vs and Vt, and has an amplitude proportional to the converter direct current command value Id *.

【0008】加算器72と演算増幅器73とは、コンバ
ータ交流電流指令Icr*,Ics*,Ict*と、電流検出
器24で検出されたコンバータの交流電源電流Icr,I
cs,Ictとの誤差を演算増幅し、コンバータ電圧指令V
ir*,Vis*,Vit*を出力する。
The adder 72 and the operational amplifier 73 include converter AC current commands Icr *, Ics *, Ict * and converter AC power supply currents Icr, I detected by the current detector 24.
The error between cs and Ict is calculated and amplified, and the converter voltage command V
Outputs ir *, Vis *, and Vit *.

【0009】PWM発生部8は、比較器81から成る。
比較器81は、コンバータ電圧指令Vir*,Vis*,V
it*と、搬送波発生部9からの三角波TWとを比較し、
各相毎のPWM波形PWr,PWs,PWtを出力す
る。該PWM波形は、ゲート増幅部10を介して各半導
体素子に送られる。この時、ゲート増幅部10では、一
つの相のP側の素子とN側の素子との切り替わり時に、
両方の素子がともに消弧している期間、いわゆるデッド
タイムが設けられる。
The PWM generator 8 comprises a comparator 81.
The comparator 81 uses the converter voltage commands Vir *, Vis *, V
Compare it * with the triangular wave TW from the carrier wave generator 9,
The PWM waveforms PWr, PWs, PWt for each phase are output. The PWM waveform is sent to each semiconductor element via the gate amplifier 10. At this time, in the gate amplification unit 10, when switching between the P-side element and the N-side element of one phase,
A so-called dead time is provided during which both elements are extinguished.

【0010】図4はゲート増幅部10の例を一相分につ
いて示す。図4中、101は反転器であり、102,1
03はCK端子に入力されるクロック信号の立ち上がり
時点から一定期間Q端子にワンショットパルス“H”信
号を出力するモノマルチバイブレータである。104は
NORゲート、105,106はANDゲートであっ
て、107,108はゲート増幅器を示している。
FIG. 4 shows an example of the gate amplifier 10 for one phase. In FIG. 4, 101 is an inverter, and 102,1
Reference numeral 03 is a mono-multivibrator that outputs a one-shot pulse "H" signal to the Q terminal for a certain period from the rising time of the clock signal input to the CK terminal. Reference numeral 104 is a NOR gate, 105 and 106 are AND gates, and 107 and 108 are gate amplifiers.

【0011】PWM発生部8からのPWM波形PWr,
PWs,PWtはモノマルチバイブレータ102のCK
端子に与えられ、モノマルチバイブレータ102はPW
M波形の立ち上がりエッジでワンショットパルスを発生
する。同様に、PWM波形は反転器101を介してモノ
マルチバイブレータ103に与えられ、モノマルチバイ
ブレータ103はPWM波形の立ち下がりエッジでワン
ショットパルスを発生する。
PWM waveform PWr from PWM generator 8
PWs and PWt are CKs of the mono multivibrator 102
Is given to the terminal, and the mono multivibrator 102 is PW
A one-shot pulse is generated at the rising edge of the M waveform. Similarly, the PWM waveform is given to the mono-multivibrator 103 via the inverter 101, and the mono-multivibrator 103 generates a one-shot pulse at the falling edge of the PWM waveform.

【0012】NORゲート104は前記の2個のワンシ
ョットパルスのNOR論理を採る。従って、NORゲー
ト104の出力は、PWM波形の立ち上がりと立ち下が
りとの両エッジで“L”のワンショットパルスを発生す
る。該ワンショットパルスとPWM波形とのAND論理
をとることによって、P側素子のゲート波形が得られ
る。同様に、該ワンショットパルスとPWM波形の反転
波形とのAND論理をとることにより、N側素子のゲー
ト波形が得られる。
The NOR gate 104 adopts the NOR logic of the above two one-shot pulses. Therefore, the output of the NOR gate 104 generates "L" one-shot pulses at both the rising and falling edges of the PWM waveform. The gate waveform of the P-side element is obtained by taking the AND logic of the one-shot pulse and the PWM waveform. Similarly, the gate waveform of the N-side element is obtained by taking the AND logic of the one-shot pulse and the inverted waveform of the PWM waveform.

【0013】これら2つのゲート波形の変化時には、N
ORゲート104の出力により、必ず両方が“L”の期
間、すなわちデッドタイムが確保される。これら2つの
ゲート波形は、ゲート増幅器107,108を介してP
側,N側の各素子をドライブする。以上の構成により、
交流電源1の電圧位相と一致させるようにコンバータ回
路21の交流電流を制御しながら、直流電圧を一定に制
御することができる。
When these two gate waveforms change, N
The output of the OR gate 104 ensures a period in which both are "L", that is, a dead time. These two gate waveforms pass through the gate amplifiers 107 and 108 to P
Drive each element on the N and N sides. With the above configuration,
The DC voltage can be controlled to be constant while controlling the AC current of the converter circuit 21 so as to match the voltage phase of the AC power supply 1.

【0014】図5は図3の回路の動作波形を示してい
る。図5中、a)の実線は搬送波発生部9の出力TWを
示すもので、破線はPWM発生部に与えられるコンバー
タ電圧指令Vir*,Vis*,Vit*を示しており、
b),c),d)及びe)は、R相の各部の波形を示し
ている。すなわちb)はPWM発生部の出力PWrを示
し、c)はゲート増幅部10内のNORゲート104の
出力を示す。d)及びe)はゲート増幅部のR相の出力
を示し、d)はP側の素子、e)はN側の素子に与えら
れるゲート信号を示している。図中のTdはゲート増幅
部10において作られるデッドタイムを示す。
FIG. 5 shows operation waveforms of the circuit of FIG. In FIG. 5, the solid line in a) shows the output TW of the carrier wave generator 9, and the broken line shows the converter voltage commands Vir *, Vis *, Vit * given to the PWM generator.
b), c), d) and e) show the waveforms of each part of the R phase. That is, b) shows the output PWr of the PWM generator, and c) shows the output of the NOR gate 104 in the gate amplifier 10. d) and e) show the output of the R phase of the gate amplifier, d) shows the P-side element, and e) shows the gate signal given to the N-side element. Td in the figure represents a dead time created in the gate amplifier 10.

【0015】図6は図5の拡大図であって、コンバータ
電圧指令の1相分のみについて、各種の変調度の代表的
な時点を表したものであり、a),b),c),d),
e)ともに図5と同じものを示している。図6のTaの
期間は、コンバータ電圧指令Vir*が三角波TWのピー
クよりも小さい、すなわち変調度が1以下の場合を示し
ている。a)において実線で示された三角波TWとコン
バータ電圧指令Vir*とを比較した結果、b)に示した
ようにPWM波形PWrのパルス幅T1がデッドタイム
Tdよりも充分長い場合には、P側素子,N側素子と
も、充分な導通期間、あるいは消弧期間を有し、確実な
導通、あるいは消弧ができる。
FIG. 6 is an enlarged view of FIG. 5, showing typical time points of various modulation degrees for only one phase of the converter voltage command, a), b), c), d),
e) Both show the same thing as FIG. The period of Ta in FIG. 6 shows the case where the converter voltage command Vir * is smaller than the peak of the triangular wave TW, that is, the modulation degree is 1 or less. As a result of comparing the triangular wave TW indicated by the solid line in a) with the converter voltage command Vir *, as shown in b), when the pulse width T1 of the PWM waveform PWr is sufficiently longer than the dead time Td, the P side is detected. Both the element and the N-side element have a sufficient conduction period or arc extinction period, and reliable conduction or arc extinction can be performed.

【0016】しかし、パルス幅T1が短くなりデッドタ
イムTdに近づいた場合には、N側の素子の導通期間T
11が短くなり、ゲート増幅部の遅れや、素子のターン
オン時間、負荷状態の違いにより、素子が導通したり導
通できなかったりする。すなわち、N側の素子の導通期
間T11にパルスが出たり出なかったりする。このよう
な動作の不確定な要素が安定な制御を阻害する。
However, when the pulse width T1 becomes shorter and approaches the dead time Td, the conduction period T of the N-side element is reduced.
11 becomes short, and the element may or may not conduct due to the delay of the gate amplification section, the turn-on time of the element, and the difference in the load state. That is, a pulse may or may not be emitted during the conduction period T11 of the N-side element. The uncertain factor of such operation obstructs stable control.

【0017】図6に示したTcの期間は、コンバータ電
圧指令Vir*が三角波TWのピークよりも大きい、すな
わち変調度が1を超えている場合を示している。この場
合には、比較器の出力は変化せず、PWM波形も変化せ
ず、素子の導通,消弧の変化は起こらない。
During the period of Tc shown in FIG. 6, the converter voltage command Vir * is larger than the peak of the triangular wave TW, that is, the modulation degree exceeds 1. In this case, the output of the comparator does not change, the PWM waveform does not change, and the conduction and extinction of the element do not change.

【0018】図6に示したTbの期間のように、コンバ
ータ電圧指令Vir*が三角波TWのピーク値に近い時点
では、PWM波形PWrのパルス幅T2はTaの期間に
おけるパルス幅T1より更に短くなる。パルス幅T2が
デッドタイムTdよりも短くなると、図4中の2つのモ
ノマルチバイブレータ102と103との出力がラップ
し、N側の素子は消弧し続け、P側の素子はT2+Td
の期間消弧する。
As in the period of Tb shown in FIG. 6, when the converter voltage command Vir * is close to the peak value of the triangular wave TW, the pulse width T2 of the PWM waveform PWr becomes shorter than the pulse width T1 in the period of Ta. . When the pulse width T2 becomes shorter than the dead time Td, the outputs of the two mono-multivibrators 102 and 103 in FIG. 4 are overlapped, the N-side element continues to be extinguished, and the P-side element is T2 + Td.
Extinguish during the period.

【0019】更にパルス幅T1が短くなり、PWM波形
にT2のパルスが無くなると、図4中の2つのモノマル
チバイブレータ102と103とへのトリガが無くなっ
て、NORゲート104の出力は“H”のままになり、
P側の素子も導通し続ける。すなわち、PWM波形のパ
ルスが消滅する直前と消滅後とで、P側の素子の消弧期
間がTdから零に急変する。このようにゲート信号が不
連続に変わることは、電流,電圧の制御が不連続にな
り、安定した制御を阻害する。
When the pulse width T1 is further shortened and the pulse of T2 is eliminated in the PWM waveform, the trigger to the two mono-multivibrators 102 and 103 in FIG. 4 is eliminated and the output of the NOR gate 104 is "H". Remain
The element on the P side also continues to conduct. That is, the extinction period of the element on the P side suddenly changes from Td to zero immediately before and after the pulse of the PWM waveform disappears. When the gate signal changes discontinuously in this manner, the current and voltage control becomes discontinuous, which hinders stable control.

【0020】[0020]

【発明が解決しようとする課題】以上のように、変調率
が1を超えるような、あるいは、1付近のPWM変調で
は、変調度が1付近でゲートのパルス幅が不連続に変化
したり、発生が不規則になり、電流,電圧制御が不連続
になり、安定した制御を阻害したり、リップルを発生す
る。また、変調度が1を超えることにより、制御利得が
変化し、電源電流に波形歪を発生させる。
As described above, in the PWM modulation in which the modulation rate exceeds 1, or in the vicinity of 1, the pulse width of the gate changes discontinuously when the modulation degree is in the vicinity of 1, Generation becomes irregular, current and voltage control become discontinuous, stable control is hindered, and ripples occur. Further, when the modulation factor exceeds 1, the control gain changes, causing waveform distortion in the power supply current.

【0021】本発明においては、制御の不安定や、波形
歪,リップルの発生を防ぐことを目的とし、より低い変
調度にて所望の制御特性を得ることができ、変調度が1
あるいは過変調になりにくい方法を提供する。
In the present invention, for the purpose of preventing instability of control, generation of waveform distortion, and ripple, desired control characteristics can be obtained with a lower modulation degree, and the modulation degree is 1.
Alternatively, a method for preventing overmodulation is provided.

【0022】[0022]

【課題を解決するための手段】本発明によるPWMコン
バータ制御方法は、三相交流電源電圧と直流電圧とを相
互に変換するコンバータ部と、交流電源電流を指令する
電流指令信号と、該電流指令信号と交流電源電流との誤
差を演算増幅する電流制御部、及び該電流制御部の出力
が加えられ該出力に応じたPWM波形を発生するPWM
発生部を有し、該PWM発生部の出力信号をコンバータ
部に与えることにより交流電源電流を前記電流指令信号
に一致させる制御を行うコンバータの制御方法におい
て、バイアス波形を有し、該バイアス波形は三相交流電
源電圧に同期した三相正弦波の頭部をリミットするとと
もに、該リミット動作により減少した分を他の2相に加
減算して得た波形とし、該波形と前記電流制御部の出力
との和をPWM発生部に加えるようにしたことを特徴と
する。
A PWM converter control method according to the present invention includes a converter section for converting a three-phase AC power supply voltage and a DC voltage to each other, a current command signal for commanding an AC power supply current, and the current command. A current control unit that arithmetically amplifies an error between a signal and an AC power supply current, and a PWM that generates a PWM waveform in response to the output of the current control unit
In a control method of a converter that has a generator and performs control to match an AC power supply current with the current command signal by giving an output signal of the PWM generator to the converter, the converter has a bias waveform, and the bias waveform is The head of the three-phase sine wave synchronized with the three-phase AC power supply voltage is limited, and the amount reduced by the limit operation is added to and subtracted from the other two phases to obtain a waveform, and the waveform and the output of the current control unit Is added to the PWM generator.

【0023】すなわち、本発明によるPWMコンバータ
制御方法においては、基準波形発生部に基準バイアス発
生器を設けて、基準正弦波発生器と同様に位相が電源電
圧と一致した基準バイアス波形を出力する。またその波
形は、基準正弦波発生器の出力である基準正弦波信号S
r,Ss,Stのうちの最大である相の波形をピーク値
の0.866倍(=SIN60°)に制限するととも
に、最大である相の波形が0.866を超えた分を他の
2相の正弦波形から加減した波形とする。
That is, in the PWM converter control method according to the present invention, the reference waveform generator is provided with the reference bias generator to output the reference bias waveform whose phase matches the power supply voltage, like the reference sine wave generator. The waveform is the reference sine wave signal S which is the output of the reference sine wave generator.
The maximum phase waveform of r, Ss, and St is limited to 0.866 times the peak value (= SIN 60 °), and the maximum phase waveform exceeding 0.866 is divided into other two. The sine waveform of the phase is added or subtracted.

【0024】更に、基準波形発生部に、バイアス変調率
算出器と掛け算器とを追加する。ここで、バイアス変調
率算出器は、電源電圧と目標とする直流電圧との比に比
例したバイアス変調率を出力する。前記基準バイアス波
形発生器の出力にバイアス変調率を掛けたものをバイア
ス電圧指令とし、該バイアス電圧指令と電流制御部の出
力との和に応じたPWM波形をPWM発生部にて出力す
る。
Further, a bias modulation factor calculator and a multiplier are added to the reference waveform generator. Here, the bias modulation factor calculator outputs a bias modulation factor proportional to the ratio of the power supply voltage to the target DC voltage. A product obtained by multiplying the output of the reference bias waveform generator by a bias modulation rate is used as a bias voltage command, and a PWM waveform corresponding to the sum of the bias voltage command and the output of the current control unit is output by the PWM generation unit.

【0025】[0025]

【作用】前記の手段により、3相各相の基準バイアス波
形の振幅を正弦波の0.866倍(=SIN60°)に
制限することにより、従来の電流制御部の出力に現れて
いたコンバータ電圧指令に比べて、バイアス電圧指令の
最大値は約13%小さく抑えられ、広い範囲の直流電
圧,電源電圧に対して過変調にならないで制御ができ
る。従って、PWM波形PWr,PWs,PWtには必
ずパルスが現れ、ゲート増幅部10内のモノマルチバイ
ブレータの動作に基づくゲートパルスの不連続な動作は
生じない。
By the means described above, the amplitude of the reference bias waveform of each of the three phases is limited to 0.866 times the sine wave (= SIN 60 °), so that the converter voltage appearing in the output of the conventional current control unit The maximum value of the bias voltage command is suppressed to about 13% smaller than that of the command, and control can be performed without overmodulation for a wide range of DC voltage and power supply voltage. Therefore, pulses always appear in the PWM waveforms PWr, PWs, and PWt, and discontinuous gate pulse operation based on the operation of the mono-multivibrator in the gate amplification unit 10 does not occur.

【0026】また、3相のバイアス電圧指令の波形は頭
部が平らな波形であるため、電源電圧の中性点からみた
各相の電圧は頂部が平らな波形となり、正弦波とはなら
ないが、3相のバイアス電圧指令の相互の差の波形は従
来の電流制御部の出力と同等の正弦波となっているた
め、線間電圧としては正弦波となっており、波形の歪率
を損なうこともない。
Since the waveform of the three-phase bias voltage command is a waveform with a flat head, the voltage of each phase seen from the neutral point of the power supply voltage has a waveform with a flat top, and is not a sine wave. Since the waveform of the difference between the three-phase bias voltage commands is a sine wave equivalent to the output of the conventional current controller, the line voltage is a sine wave, and the distortion factor of the waveform is impaired. Nothing.

【0027】なお、前記の制限値は必ずしも0.866
倍である必要はなく、1未満であって0.866以上で
あればそれなりの効果はある。何となれば、この制限値
を小さくするほど変調率の最大値が小さくなるため、よ
り広い範囲の直流電圧や電源電圧に対して過変調となら
ずに制御できる。
The limit value is always 0.866.
It does not need to be doubled, and if it is less than 1 and 0.866 or more, there is some effect. What is more, the smaller the limit value is, the smaller the maximum value of the modulation rate is, so that it is possible to control a wider range of DC voltage and power supply voltage without overmodulation.

【0028】その制限値を0.866(=SIN60
°)以下にすると、三つの基準バイアス波形のうちの二
つの基準バイアス波形が同時に制限される帰還が生じ
る。二つの基準バイアス波形が制限されて一定値になっ
てしまうと、その期間中は当該線間電圧は一定になって
しまう。すなわち歪を発生する。他の一相基準バイアス
波形を修正するだけでは三相の電流を制御できない。か
ようにして、最も効果の大きい制限値は0.866とな
る。
The limit value is 0.866 (= SIN60
°) or less, feedback occurs in which two of the three reference bias waveforms are simultaneously limited. If the two reference bias waveforms are limited to a constant value, the line voltage becomes constant during that period. That is, distortion is generated. The current of three phases cannot be controlled only by modifying the other one-phase reference bias waveform. In this way, the maximum effective limit value is 0.866.

【0029】さらには、電源電圧と位相の一致したバイ
アス電圧指令により、PWM波形を発生しコンバータを
運転すれば、電流制御部の出力が零であっても直流電圧
は電源電圧に比例した電圧値に安定する。したがって、
バイアス電圧指令を電源電圧と目標とする直流電圧との
比に応じて変化させれば、電流制御部の出力が零であっ
てもほぼ直流電圧を一定値に保つことができる。このこ
とは、バイアス電圧指令があれば、さらにはバイアス電
圧指令を電源電圧と目標とする直流電圧との比に応じて
変化させれば、電流制御部のゲインは小さくてもよいこ
とを意味する。
Furthermore, if a PWM waveform is generated and a converter is operated by a bias voltage command whose phase matches the power supply voltage, the DC voltage is proportional to the power supply voltage even if the output of the current controller is zero. To be stable. Therefore,
If the bias voltage command is changed according to the ratio between the power supply voltage and the target DC voltage, the DC voltage can be maintained at a substantially constant value even if the output of the current control unit is zero. This means that if there is a bias voltage command, and further, if the bias voltage command is changed according to the ratio of the power supply voltage to the target DC voltage, the gain of the current control unit may be small. .

【0030】[0030]

【発明の実施の態様】図1に本発明の一実施例による正
弦波コンバータ装置の構造を示しており、従来例を示す
図3と同一の符号は同一の部分を示している。本発明で
は、基準波形発生部6に基準バイアス波形発生器64
と、バイアス変調率算出器62、および掛け算器63が
追加されており、また、加算器11が追加されている。
掛け算器63は、基準バイアス波形発生器64の出力と
バイアス変調率算出器62の出力との積をとり、バイア
ス電圧指令Vbr*,Vbs*,Vbt*を出力する。PWM
発生部8には、加算器11によって、掛け算器63の出
力である各相のバイアス電圧指令Vbr*,Vbs*,Vbt
*と、電流制御部7の出力である各相のコンバータ電圧
指令Vir*,Vis*,Vit*とのそれぞれの和信号Vr
*,Vs*,Vt*が与えられて、該信号に応じてPW
M波形を出力する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the structure of a sine wave converter device according to an embodiment of the present invention, and the same reference numerals as those in FIG. 3 showing a conventional example indicate the same parts. In the present invention, the reference bias waveform generator 64 is included in the reference waveform generator 6.
A bias modulation factor calculator 62 and a multiplier 63 are added, and an adder 11 is added.
The multiplier 63 takes the product of the output of the reference bias waveform generator 64 and the output of the bias modulation factor calculator 62, and outputs the bias voltage commands Vbr *, Vbs *, Vbt *. PWM
In the generator 8, the adder 11 outputs the bias voltage commands Vbr *, Vbs *, Vbt for each phase, which are the outputs of the multiplier 63.
The sum signal Vr of * and the converter voltage commands Vir *, Vis *, Vit * of each phase, which are the outputs of the current control unit 7,
*, Vs *, Vt * are given, and PW
Output M waveform.

【0031】図2は基準正弦波Sr,Ss,Stと、基
準バイアス発生器64の出力Sbr,Sbs,Sbtの波形を
示す。
FIG. 2 shows the waveforms of the reference sine waves Sr, Ss, St and the outputs Sbr, Sbs, Sbt of the reference bias generator 64.

【0032】まず、期間Teについて説明する。Sr,
Ss,Stは波高値1の正弦波である。期間TeではR
相の波形Srの瞬時値はS相およびT相の波形Ss,S
tの瞬時値と比べて最も大きい値となっている。R相の
波形Srが最も大きい絶対値を有する60度の期間Te
は、R相の基準バイアス波形Sbrは0.866一定とす
る。これはSIN60°の値である。また、この期間中
は、基準バイアス波形Sbrが基準正弦波Srより低下し
た分だけ、S相およびT相の基準バイアス波形Sbs,S
btも減少(絶対値としては増加)させる。
First, the period Te will be described. Sr,
Ss and St are sine waves having a peak value of 1. R during period Te
The instantaneous values of the phase waveform Sr are the S-phase and T-phase waveforms Ss, S.
It is the largest value as compared with the instantaneous value of t. Period Te of 60 degrees in which the R-phase waveform Sr has the largest absolute value
The R-phase reference bias waveform Sbr is fixed to 0.866. This is the value of SIN 60 °. During this period, the reference bias waveforms Sbr and Sbs of the S phase and the T phase are reduced by the amount of the reference bias waveform Sbr lower than the reference sine wave Sr.
Also decrease bt (increase in absolute value).

【0033】他の60度の期間においても、その期間中
に絶対値が最大の基準正弦波の相の基準バイアス波形を
0.866に固定するとともに、該相の基準バイアス波
形と基準正弦波との差を他の2相の基準正弦波から加減
算したものを基準バイアス波形とする。以上のような基
準バイアス波形は、電子回路によるリミッタ回路や加減
算回路によっても実現できるが、マイクロコンピュータ
を使用した制御回路では、メモリテーブルを設けること
により簡単に実現できる。
Also in the other 60 degree period, the reference bias waveform of the phase of the reference sine wave having the maximum absolute value is fixed to 0.866 during that period, and the reference bias waveform and the reference sine wave of the phase are fixed. The difference of is added and subtracted from the other two-phase reference sine waves to be the reference bias waveform. The reference bias waveform as described above can be realized by a limiter circuit or an adder / subtractor circuit using an electronic circuit, but in a control circuit using a microcomputer, it can be easily realized by providing a memory table.

【0034】バイアス変調率算出器62は、交流電源電
圧Vr,Vs,Vtの大きさ、例えば実効値Vrms と直
流電圧設定器51の出力である直流電圧指令Vdc*とか
ら、直流電圧が直流電圧指令とほぼ同じ値で交流電源電
圧と直流電圧が平衡するようなバイアス変調率Kbを算
出する。具体的には、KbはVrms /Vdc*に比例した
値となる。
The bias modulation factor calculator 62 calculates the DC voltage from the magnitudes of the AC power supply voltages Vr, Vs and Vt, for example, the effective value Vrms and the DC voltage command Vdc * output from the DC voltage setting unit 51. The bias modulation factor Kb is calculated so that the AC power supply voltage and the DC voltage are in equilibrium with almost the same value as the command. Specifically, Kb has a value proportional to Vrms / Vdc *.

【0035】掛け算器63は、基準バイアス波形発生器
64の出力Sbr,Sbs,Sbtとバイアス変調率Kbとを
乗算し、バイアス電圧指令Vbr*,Vbs*,Vbt*を出
力する。該バイアス電圧指令は基準バイアス波形Sbr,
Sbs,Sbtと同じ形状をし、基準正弦波発生器61の出
力Sr,Ss,Stと同じ位相で、且つ波高値がバイア
ス変調率Kbの0.866倍の波形である。
The multiplier 63 multiplies the outputs Sbr, Sbs, Sbt of the reference bias waveform generator 64 by the bias modulation rate Kb and outputs bias voltage commands Vbr *, Vbs *, Vbt *. The bias voltage command is a reference bias waveform Sbr,
The waveform has the same shape as Sbs, Sbt, the same phase as the outputs Sr, Ss, St of the reference sine wave generator 61, and the peak value is 0.866 times the bias modulation rate Kb.

【0036】PWM発生部8は、加算器11により演算
される、バイアス電圧指令Vbr*,Vbs*,Vbt*と、
電流制御部7の出力のコンバータ電圧指令Vir*,Vis
*,Vit*との和に応じたPWM波形を出力する。
The PWM generator 8 calculates the bias voltage commands Vbr *, Vbs *, Vbt * calculated by the adder 11,
Converter voltage commands Vir *, Vis of the output of the current control unit 7
The PWM waveform is output according to the sum of * and Vit *.

【0037】以上の構成では、バイアス電圧指令Vbr
*,Vbs*,Vbt*が、直流電圧から電源電圧に応じた
交流電圧を出力する変調率を持つため、電流制御部7の
出力のコンバータ電圧指令Vir*,Vis*,Vit*は、
制御すべき電源電流の交流リアクトル,電源インピーダ
ンスによる電圧降下分のみを制御すればよく、電流制御
部の出力の振幅はバイアス電圧指令に対してはごく小さ
くなり、変調度はほぼバイアス電圧指令で決まる。
In the above configuration, the bias voltage command Vbr
Since *, Vbs *, and Vbt * have a modulation rate that outputs an AC voltage corresponding to the power supply voltage from the DC voltage, the converter voltage commands Vir *, Vis *, and Vit * output from the current control unit 7 are
It is sufficient to control only the AC reactor of the power supply current to be controlled and the voltage drop due to the power supply impedance, the amplitude of the output of the current control unit becomes very small with respect to the bias voltage command, and the modulation factor is almost determined by the bias voltage command. .

【0038】また、基準バイアス波形及びバイアス電圧
指令は、波高値が従来の電流制御部の出力よりも13%
低い状態でも、3相の基準バイアス波形及びバイアス電
圧指令の相互の差は100%の波高値の正弦波となって
いるため、線間電圧には従来通りの電圧が出力される。
すなわち、従来よりも13%低い変調度にて従来通りの
線間電圧を出力することができ、しかも、線間電圧波形
は正弦波に保たれる。
The peak value of the reference bias waveform and the bias voltage command is 13% higher than that of the output of the conventional current controller.
Even in a low state, the difference between the three-phase reference bias waveform and the bias voltage command is a sine wave with a crest value of 100%, so that the conventional voltage is output as the line voltage.
That is, the line voltage as in the conventional case can be output with a modulation degree 13% lower than that in the conventional case, and the waveform of the line voltage is maintained as a sine wave.

【0039】以上の説明では、制御部4は、直流電圧制
御部5と、電流制御部7と、電流検出器24とによりコ
ンバータ交流電流を制御するループを構成している場合
で、しかも、交流電源電流を正弦波とする正弦波コンバ
ータの場合を示したが、本発明は電流制御ループを内部
に持ち、交流電源電流を電流指令に一致させるように制
御するように構成した制御回路に対して適用でき、電流
指令の形状や発生手段にかかわらず適用できる。
In the above description, the control unit 4 is a case where the DC voltage control unit 5, the current control unit 7, and the current detector 24 form a loop for controlling the converter AC current, and the AC Although the case of a sine wave converter in which the power supply current is a sine wave is shown, the present invention relates to a control circuit having a current control loop inside and configured to control the AC power supply current to match the current command. It can be applied regardless of the shape and generation means of the current command.

【0040】アクティブフィルタの制御回路に適用した
例を図7に示す。図7中の図1と同一の符号は同一の部
分を示している。図7では、電源1には歪電流を発生す
る負荷3aがつながれている。アクティブフィルタ2a
は負荷3aが発生する歪電流波形から歪電流成分を検出
し、該歪電流成分を発生して負荷に供給することによ
り、電源には歪の無い正弦波電流のみが流れるようにす
るものである。
An example applied to the control circuit of the active filter is shown in FIG. 7 that are the same as those in FIG. 1 indicate the same parts. In FIG. 7, the power supply 1 is connected to a load 3a that generates a distortion current. Active filter 2a
Is to detect a distorted current component from the distorted current waveform generated by the load 3a, generate the distorted current component, and supply the distorted current component to the load so that only a sinusoidal current without distortion flows through the power supply. .

【0041】図7では、負荷3aの電流を検出する電流
検出器31が設けられ、制御部4には、高調波検出器6
5と加算器74とが設けられている。高調波検出器65
は、電流検出器31で検出された負荷3aへの負荷電流
Ilr,Ils,Iltから高調波電流のみを検出して、高調
波補正指令Ihr*,Ihs*,Iht*を発生する。該高調
波補正指令は、掛け算器71の出力と加減算されて、コ
ンバータ交流電流指令Icr*,Ics*,Ict*となる。
従って、コンバータの電源電流はアクティブフィルタ内
のコンデンサ22の電圧を一定にするための電流に加え
て、負荷3aに流れる高調波電流を重畳させた電流に制
御される。
In FIG. 7, a current detector 31 for detecting the current of the load 3a is provided, and the control section 4 includes a harmonic detector 6
5 and an adder 74 are provided. Harmonic detector 65
Detects only the harmonic current from the load currents Ilr, Ils, Ilt to the load 3a detected by the current detector 31, and generates the harmonic correction commands Ihr *, Ihs *, Iht *. The harmonic correction command is added / subtracted to the output of the multiplier 71 to become converter AC current commands Icr *, Ics *, Ict *.
Therefore, the power supply current of the converter is controlled to a current in which the harmonic current flowing through the load 3a is superimposed in addition to the current for keeping the voltage of the capacitor 22 in the active filter constant.

【0042】前記の高調波電流が負荷3aへの高調波電
流を供給するために、電源1には高調波が流れない。以
上のように、図7の回路においても、基準バイアス波形
発生器64と、バイアス変調率算出器62と、掛け算器
63とによって得られるバイアス電圧指令Vbr*,Vbs
*,Vbt*の機能は有効に動作し、前記図1のコンバー
タの例と同様な効果を発揮する。
Since the above harmonic current supplies the harmonic current to the load 3a, no harmonic flows in the power source 1. As described above, also in the circuit of FIG. 7, the bias voltage commands Vbr * and Vbs obtained by the reference bias waveform generator 64, the bias modulation factor calculator 62, and the multiplier 63 are obtained.
The functions * and Vbt * operate effectively and exhibit the same effect as the example of the converter shown in FIG.

【0043】[0043]

【発明の効果】以上に詳細に説明したように、本発明に
よるPWMコンバータ制御方法によれば、従来よりも低
い変調率にて所望の制御をすることができるので、変調
率が1から離れて、変調率1付近で発生するゲート信号
や素子の不連続な動作や、不安定な動作に基づく制御の
不安定や波形歪を無くし、所望の制御を実現することが
できる。
As described in detail above, according to the PWM converter control method of the present invention, the desired control can be performed with a modulation rate lower than the conventional one, so that the modulation rate is away from 1. The desired control can be realized by eliminating the discontinuous operation of the gate signal or the element generated near the modulation factor of 1, or the instability of the control or the waveform distortion due to the unstable operation.

【0044】以上の説明では、制御部は、直流電圧制御
部5と、電流制御部7と、電流検出部24とによりコン
バータ交流電流を制御するループを構成している場合
で、しかも、交流電源電流を正弦波とする正弦波コンバ
ータの場合を示したが、本発明は電流制御ループを内部
に持ち、交流電源電流を正弦波とする場合に限らず、任
意の形状の電流に制御する場合にも適用できる。
In the above description, the control section forms a loop for controlling the converter AC current by the DC voltage control section 5, the current control section 7, and the current detection section 24, and the AC power supply is also used. Although the case of a sine wave converter in which a current is a sine wave is shown, the present invention is not limited to the case where the AC power supply current has a current control loop and the AC power supply current is a sine wave. Can also be applied.

【0045】また、基準バイアス波形の波高値を0.8
66(=SIN60°)に制限する場合について説明し
たが、該波高値は適用に応じて、1未満で0.866以
上の任意の値に設定しても効果が得られる。また、バイ
アス変調率算出器によるバイアス変調率の算出の仕方
も、適用によっては直流電圧や直流電圧指令のみや交流
電源電圧のみから求めることもできる。
The peak value of the reference bias waveform is 0.8
The case where the peak value is limited to 66 (= SIN 60 °) has been described, but the effect can be obtained even if the peak value is set to any value less than 1 and 0.866 or more depending on the application. Further, the method of calculating the bias modulation rate by the bias modulation rate calculator can also be calculated from only the DC voltage or the DC voltage command or only the AC power supply voltage depending on the application.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のPWMコンバータ制御方法の一実施例
における、正弦波コンバータ装置の構成を示すブロック
図である。
FIG. 1 is a block diagram showing a configuration of a sine wave converter device in an embodiment of a PWM converter control method of the present invention.

【図2】本発明のPWMコンバータ制御方法の一実施例
における、基準バイアス波形を示すグラフである。
FIG. 2 is a graph showing a reference bias waveform in an embodiment of the PWM converter control method of the present invention.

【図3】従来の正弦波コンバータ装置の構成の一例を示
すブロック図である。
FIG. 3 is a block diagram showing an example of a configuration of a conventional sine wave converter device.

【図4】正弦波コンバータ装置に使用されるゲート増幅
部の構成例を示すブロック図である。
FIG. 4 is a block diagram showing a configuration example of a gate amplification unit used in a sine wave converter device.

【図5】従来の正弦波コンバータ装置の動作波形を示す
グラフである。
FIG. 5 is a graph showing an operation waveform of a conventional sine wave converter device.

【図6】動作波形を詳細に説明するために図5を拡大し
て示した動作波形を示すグラフである。
FIG. 6 is a graph showing an operation waveform obtained by enlarging FIG. 5 to explain the operation waveform in detail.

【図7】本発明のPWMコンバータ制御方法の他の実施
例によるアクティブフィルタの構成を示すブロック図で
ある。
FIG. 7 is a block diagram showing a configuration of an active filter according to another embodiment of the PWM converter control method of the present invention.

【符号の説明】[Explanation of symbols]

1 交流電源 2 コンバータ主回路 2a アクティブフィルタ 3 コンバータ装置の負荷 3a 負荷 4 制御部 5 直流電圧制御部 6 基準波形発生部 7 電流制御部 8 PWM発生部 9 搬送波発生部 10 ゲート増幅部 11 加算器 21 コンバータ回路 22 直流平滑コンデンサ 23 交流リアクトル 24 電流検出器 31 電流検出器 51 直流電圧設定器 52 加算器 53 演算増幅器 61 基準正弦波発生器 62 バイアス変調率算出器 63 掛け算器 64 基準バイアス波形発生器 65 高調波検出器 71 掛け算器 72 加算器 73 演算増幅器 74 加算器 81 比較器 101 反転器 102,103 モノマルチバイブレータ 104 NORゲート 105,106 ANDゲート 107,108 ゲート増幅器 Icr,Ics,Ict コンバータの交流電源電流 Icr*,Ics*,Ict* コンバータ交流電流指令 Id* コンバータ直流電流指令値 Ihr*,Ihs*,Iht* 高調波補正指令 Ilr,Ils,Ilt 負荷電流 Kb バイアス変調率 PWr,PWs,PWt 各相毎のPWM波形 Sbr,Sbs,Sbt 基準バイアス発生器の出力 Sr,Ss,St 基準正弦波信号 T1,T2 パルス幅 T11 N側の素子の導通期間 Ta,Tb,Tc 期間 Td デッドタイム Te 期間 TW 三角波 Vbr*,Vbs*,Vbt* バイアス電圧指令 Vdc 直流電圧 Vdc* 直流電圧指令 Vir*,Vis*,Vit* コンバータ電圧指令 Vr,Vs,Vt 各相の交流電源電圧 Vr*,Vs*,Vt* バイアス電圧指令と電流制御
部の出力との和信号
DESCRIPTION OF SYMBOLS 1 AC power supply 2 Converter main circuit 2a Active filter 3 Converter device load 3a Load 4 Control part 5 DC voltage control part 6 Reference waveform generation part 7 Current control part 8 PWM generation part 9 Carrier wave generation part 10 Gate amplification part 11 Adder 21 Converter circuit 22 DC smoothing capacitor 23 AC reactor 24 Current detector 31 Current detector 51 DC voltage setting device 52 Adder 53 Operational amplifier 61 Reference sine wave generator 62 Bias modulation factor calculator 63 Multiplier 64 Reference bias waveform generator 65 Harmonic wave detector 71 Multiplier 72 Adder 73 Operational amplifier 74 Adder 81 Comparator 101 Inverter 102, 103 Mono multivibrator 104 NOR gate 105, 106 AND gate 107, 108 Gate amplifier Icr, Ics, Ict AC power of converter Source current Icr *, Ics *, Ict * Converter AC current command Id * Converter DC current command value Ihr *, Ihs *, Iht * Harmonic correction commands Ilr, Ils, Ilt Load current Kb Bias modulation rate PWr, PWs, PWt Each PWM waveform for each phase Sbr, Sbs, Sbt Reference bias generator output Sr, Ss, St Reference sine wave signal T1, T2 Pulse width T11 N-side element conduction period Ta, Tb, Tc period Td Dead time Te period TW Triangular wave Vbr *, Vbs *, Vbt * Bias voltage command Vdc DC voltage Vdc * DC voltage command Vir *, Vis *, Vit * Converter voltage command Vr, Vs, Vt AC power supply voltage Vr *, Vs *, Vt * for each phase Sum signal of bias voltage command and output of current controller

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 三相交流電源電圧と直流電圧とを相互に
変換するコンバータ部と、交流電源電流を指令する電流
指令信号と、該電流指令信号と交流電源電流との誤差を
演算増幅する電流制御部、及び該電流制御部の出力が加
えられ該出力に応じたPWM波形を発生するPWM発生
部を有し、該PWM発生部の出力信号をコンバータ部に
与えることにより交流電源電流を前記電流指令信号に一
致させる制御を行うコンバータの制御方法において、バ
イアス波形を有し、該バイアス波形は三相交流電源電圧
に同期した三相正弦波の頭部をリミットするとともに、
該リミット動作により減少した分を他の2相に加減算し
て得た波形とし、該波形と前記電流制御部の出力との和
をPWM発生部に加えるようにしたことを特徴とするP
WMコンバータ制御方法。
1. A converter section for mutually converting a three-phase AC power supply voltage and a DC voltage, a current command signal for commanding an AC power supply current, and a current for arithmetically amplifying an error between the current command signal and the AC power supply current. The controller includes a PWM generator that receives the output of the current controller and generates a PWM waveform corresponding to the output, and supplies an output signal of the PWM generator to the converter to supply the AC power supply current to the current. In a converter control method for performing control to match a command signal, a bias waveform is provided, and the bias waveform limits the head of a three-phase sine wave synchronized with a three-phase AC power supply voltage,
The amount reduced by the limit operation is added to or subtracted from the other two phases to obtain a waveform, and the sum of the waveform and the output of the current control unit is added to the PWM generation unit.
WM converter control method.
【請求項2】 請求項1記載のPWMコンバータ制御方
法において、請求項1におけるバイアス波形の代わり
に、三相交流電源電圧に同期した三相正弦波の頭部をリ
ミットするとともに、該リミット動作により減少した分
を他の2相に加減算して得た波形に対して、交流電源電
圧と直流電圧との双方またはいずれか一方に応じた計数
を掛けた波形をバイアス波形とするPWMコンバータ制
御方法。
2. The PWM converter control method according to claim 1, wherein instead of the bias waveform in claim 1, the head of a three-phase sine wave synchronized with the three-phase AC power supply voltage is limited and the limit operation is performed. A PWM converter control method in which a bias waveform is a waveform obtained by adding or subtracting a reduced amount to and from other two phases and multiplying the waveform according to either or both of an AC power supply voltage and a DC voltage.
【請求項3】 請求項1又は2記載のPWMコンバータ
制御方法において、三相正弦波の頭部のリミット値を1
未満であって且つ正弦波の電気角60度の値である0.
866以上に設定したPWMコンバータ制御方法。
3. The PWM converter control method according to claim 1, wherein the limit value of the head portion of the three-phase sine wave is 1
Is less than 0 and is a value of the electrical angle of the sine wave of 60 degrees.
PWM converter control method set to 866 or higher.
JP29267495A 1995-11-10 1995-11-10 PWM converter control method Expired - Fee Related JP3602229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29267495A JP3602229B2 (en) 1995-11-10 1995-11-10 PWM converter control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29267495A JP3602229B2 (en) 1995-11-10 1995-11-10 PWM converter control method

Publications (2)

Publication Number Publication Date
JPH09140142A true JPH09140142A (en) 1997-05-27
JP3602229B2 JP3602229B2 (en) 2004-12-15

Family

ID=17784838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29267495A Expired - Fee Related JP3602229B2 (en) 1995-11-10 1995-11-10 PWM converter control method

Country Status (1)

Country Link
JP (1) JP3602229B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005088822A1 (en) * 2004-03-17 2007-08-09 株式会社安川電機 MOTOR CONTROL DEVICE AND MODULATION WAVE COMMAND GENERATION METHOD FOR PWM INVERTER
WO2013161159A1 (en) * 2012-04-25 2013-10-31 パナソニック株式会社 Inverter device and pwm signal control method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005088822A1 (en) * 2004-03-17 2007-08-09 株式会社安川電機 MOTOR CONTROL DEVICE AND MODULATION WAVE COMMAND GENERATION METHOD FOR PWM INVERTER
US7304451B2 (en) 2004-03-17 2007-12-04 Kabushiki Kaisha Yasakawa Denki Motor control apparatus and method for generating modulation wave instruction of PWM inverter of the same motor control apparatus
WO2013161159A1 (en) * 2012-04-25 2013-10-31 パナソニック株式会社 Inverter device and pwm signal control method
JP2013229989A (en) * 2012-04-25 2013-11-07 Panasonic Corp Inverter device and pwm signal control method
US9621102B2 (en) 2012-04-25 2017-04-11 Panasonic Intellectual Property Management Co., Ltd. Inverter device and PWM signal control method

Also Published As

Publication number Publication date
JP3602229B2 (en) 2004-12-15

Similar Documents

Publication Publication Date Title
JPH0274192A (en) Power conversion device
US10158315B2 (en) Controller for AC rotating machine and controller for electric power steering
JP3681941B2 (en) Power harmonic suppressor
JPH1127951A (en) Pwm inverter controller
JPH09154280A (en) Pwm converter controller
JP3602229B2 (en) PWM converter control method
JPH07213067A (en) Control circuit for pwm converter
JP2002272117A (en) Power converter for linking of systems
JP3620755B2 (en) Inverter control device
JP2737299B2 (en) Active filter for power
JPH0646568A (en) Power converter
JPH0748951B2 (en) Power converter
JP2781602B2 (en) Power converter control device and system thereof
JPH02261059A (en) Dc voltage pulsation correcting power source device
JP3827286B2 (en) Power converter
JPH10201099A (en) Active filter
JPH0375893B2 (en)
JPS62181674A (en) Pulse width modulation type inverter apparatus
JP3269521B2 (en) Inverter control method and device
JP3394529B2 (en) Power converter
JPH09285128A (en) Electronic power converter
JP3396126B2 (en) Control device for power converter
JP3261998B2 (en) Inverter control device
JPH03164071A (en) Control of pulse width modulation inverter
JPH10164845A (en) Pwm rectifier

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees