JPH09139631A - フィードフォワード増幅装置及びフィードフォワード増幅装置付き基地局 - Google Patents
フィードフォワード増幅装置及びフィードフォワード増幅装置付き基地局Info
- Publication number
- JPH09139631A JPH09139631A JP7298763A JP29876395A JPH09139631A JP H09139631 A JPH09139631 A JP H09139631A JP 7298763 A JP7298763 A JP 7298763A JP 29876395 A JP29876395 A JP 29876395A JP H09139631 A JPH09139631 A JP H09139631A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- main
- signal
- auxiliary
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims abstract description 102
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 54
- 238000006243 chemical reaction Methods 0.000 claims description 43
- 230000003321 amplification Effects 0.000 claims description 40
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 40
- 230000001934 delay Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101150073536 FET3 gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
- H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 フィードフォワード増幅装置及びこれを用い
る基地局に関し、小型化及び高出力化を実現する。 【解決手段】 第１トランジスタ及び第１トランジスタ
の入力側又は出力側の少なくとも一方に設けられる第１
整合回路で構成されることにより、主信号系の主信号を
増幅する主増幅器１５をそなえ、主増幅器１５の出力の
うち主信号成分を相殺した歪み抽出信号を生成する歪み
抽出ループ回路部１０と、第１トランジスタよりも単体
では出力が小さい第２トランジスタ及び第２トランジス
タの入力側又は出力側の少なくとも一方に設けられる第
２整合回路で構成されることにより、歪み抽出ループ回
路部１０からの歪み抽出信号を増幅するとともに主増幅
器１５よりその通過遅延時間の短い補助増幅器２５をそ
なえ、補助増幅器２５で増幅した歪み抽出信号を使用し
て、主増幅器１５の後段側の主信号系の信号から主信号
成分のみを出力する歪み除去ループ回路部２０とを設け
るように構成する。
る基地局に関し、小型化及び高出力化を実現する。 【解決手段】 第１トランジスタ及び第１トランジスタ
の入力側又は出力側の少なくとも一方に設けられる第１
整合回路で構成されることにより、主信号系の主信号を
増幅する主増幅器１５をそなえ、主増幅器１５の出力の
うち主信号成分を相殺した歪み抽出信号を生成する歪み
抽出ループ回路部１０と、第１トランジスタよりも単体
では出力が小さい第２トランジスタ及び第２トランジス
タの入力側又は出力側の少なくとも一方に設けられる第
２整合回路で構成されることにより、歪み抽出ループ回
路部１０からの歪み抽出信号を増幅するとともに主増幅
器１５よりその通過遅延時間の短い補助増幅器２５をそ
なえ、補助増幅器２５で増幅した歪み抽出信号を使用し
て、主増幅器１５の後段側の主信号系の信号から主信号
成分のみを出力する歪み除去ループ回路部２０とを設け
るように構成する。
Description
【０００１】（目次） 発明の属する技術分野 従来の技術（図１２，図１３） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 ・第１実施形態の説明（図１，図２，図８〜図１１） ・第２実施形態の説明（図３） ・第３実施形態の説明（図４） ・第４実施形態の説明（図５） ・第５実施形態の説明（図６） ・第６実施形態の説明（図７） ・その他 発明の効果
【０００２】
【発明の属する技術分野】本発明は、ディジタル自動車
電話等の無線通信システムに用いて好適な、フィードフ
ォワード増幅装置及びフィードフォワード増幅装置付き
基地局に関する。
電話等の無線通信システムに用いて好適な、フィードフ
ォワード増幅装置及びフィードフォワード増幅装置付き
基地局に関する。
【０００３】
【従来の技術】ディジタル自動車電話システム等の無線
通信システムにおける基地局の無線装置では、移動機へ
の送信はマルチキャリア（使用される周波数帯におい
て、各移動機毎に選択された周波数成分を複数個有する
信号）を共通に増幅することが行なわれる。
通信システムにおける基地局の無線装置では、移動機へ
の送信はマルチキャリア（使用される周波数帯におい
て、各移動機毎に選択された周波数成分を複数個有する
信号）を共通に増幅することが行なわれる。
【０００４】図１２は、上述のディジタル自動車電話シ
ステム等の無線通信システムにおける、複数の移動機を
収容する基地局に設けられる送信装置を示すブロック図
であり、この図１２に示す送信装置２００は、例えば１
２種類の周波数信号を共通に増幅して送信することがで
きるものである。ここで、この送信装置２００におい
て、２０１は送信信号を搬送波毎に分離する分離器、２
０２−１〜２０２−１２は分離された搬送波毎に変調処
理を施すとともに高周波信号への周波数変換を行なう直
接変調部、２０３は直接変調部２０２−１〜２０２−１
２からの信号を合波するハイブリッド回路（Ｈ）であ
る。
ステム等の無線通信システムにおける、複数の移動機を
収容する基地局に設けられる送信装置を示すブロック図
であり、この図１２に示す送信装置２００は、例えば１
２種類の周波数信号を共通に増幅して送信することがで
きるものである。ここで、この送信装置２００におい
て、２０１は送信信号を搬送波毎に分離する分離器、２
０２−１〜２０２−１２は分離された搬送波毎に変調処
理を施すとともに高周波信号への周波数変換を行なう直
接変調部、２０３は直接変調部２０２−１〜２０２−１
２からの信号を合波するハイブリッド回路（Ｈ）であ
る。
【０００５】また、２０４は増幅装置であり、この増幅
装置２０４は、送信装置２００に収容される移動機２０
９に対する送信信号をマルチキャリア信号として共通に
増幅するためのものである。なお、２０７は増幅装置２
０６からの送信信号を後段のアンテナ２０８に出力する
送受共用器（ＤＵＰ）であり、移動機２０９からの信号
をアンテナ２０８にて受信すると、送受共用器２０７を
介して図示しない受信系に出力されるようになってい
る。
装置２０４は、送信装置２００に収容される移動機２０
９に対する送信信号をマルチキャリア信号として共通に
増幅するためのものである。なお、２０７は増幅装置２
０６からの送信信号を後段のアンテナ２０８に出力する
送受共用器（ＤＵＰ）であり、移動機２０９からの信号
をアンテナ２０８にて受信すると、送受共用器２０７を
介して図示しない受信系に出力されるようになってい
る。
【０００６】これにより、上述の図１２に示す送信装置
２００では、１２種類の周波数信号を有するマルチキャ
リア信号は、増幅装置２０４において信号電力に応じて
増幅されて送信される。また、この無線通信システムに
おける基地局の無線装置では、増幅装置２０４でマルチ
キャリア信号を同時に増幅する際に、低歪みに増幅する
ことが要求されているため、フィードフォワード方式の
歪み補償を行なうフィードフォワード増幅装置２０４が
用いられている。
２００では、１２種類の周波数信号を有するマルチキャ
リア信号は、増幅装置２０４において信号電力に応じて
増幅されて送信される。また、この無線通信システムに
おける基地局の無線装置では、増幅装置２０４でマルチ
キャリア信号を同時に増幅する際に、低歪みに増幅する
ことが要求されているため、フィードフォワード方式の
歪み補償を行なうフィードフォワード増幅装置２０４が
用いられている。
【０００７】ここで、フィードフォワード増幅装置２０
４の回路構成を図１３に示す。この図１３に示すフィー
ドフォワード増幅装置２０４において、主増幅器２１５
は、主信号系からのマルチキャリア信号としての主信号
を増幅し、増幅信号として出力するものであり、トラン
ジスタ及びトランジスタの入力側又は出力側の少なくと
も一方に設けられる整合回路で構成される。
４の回路構成を図１３に示す。この図１３に示すフィー
ドフォワード増幅装置２０４において、主増幅器２１５
は、主信号系からのマルチキャリア信号としての主信号
を増幅し、増幅信号として出力するものであり、トラン
ジスタ及びトランジスタの入力側又は出力側の少なくと
も一方に設けられる整合回路で構成される。
【０００８】また、主増幅器２１５の前段（ドライブ
段）には、主増幅器２１５を効果的に動作させるべく、
主増幅器２１５への入力信号を補助的に増幅する主増幅
器用駆動増幅器２１４が設けられており、この主増幅器
用駆動増幅器２１４も主増幅器２１５と同様に、トラン
ジスタ及びトランジスタの入力側又は出力側の少なくと
も一方に設けられる整合回路で構成される。
段）には、主増幅器２１５を効果的に動作させるべく、
主増幅器２１５への入力信号を補助的に増幅する主増幅
器用駆動増幅器２１４が設けられており、この主増幅器
用駆動増幅器２１４も主増幅器２１５と同様に、トラン
ジスタ及びトランジスタの入力側又は出力側の少なくと
も一方に設けられる整合回路で構成される。
【０００９】なお、主増幅器２１５及び主増幅器用駆動
増幅器２１４は、後述するＤＣ／ＤＣコンバータ（電圧
変換部）２３１から電源供給されている。ここで、２１
０は歪み抽出ループ回路部であり、この歪み抽出ループ
回路部２１０は、主増幅器２１５からの増幅信号につい
て、主信号系に供給するとともに主信号系の主信号と同
じ大きさで位相が反転した主信号相殺信号を生成する一
方、この主信号相殺信号を用いることにより、主増幅器
２１５から出力される主信号の歪み成分を抽出するもの
である。
増幅器２１４は、後述するＤＣ／ＤＣコンバータ（電圧
変換部）２３１から電源供給されている。ここで、２１
０は歪み抽出ループ回路部であり、この歪み抽出ループ
回路部２１０は、主増幅器２１５からの増幅信号につい
て、主信号系に供給するとともに主信号系の主信号と同
じ大きさで位相が反転した主信号相殺信号を生成する一
方、この主信号相殺信号を用いることにより、主増幅器
２１５から出力される主信号の歪み成分を抽出するもの
である。
【００１０】また、この歪み抽出ループ回路部２１０
は、上述の主増幅器２１５及び主増幅器用駆動増幅器２
１４のほかに、分岐部２１１，移相器２１２，減衰器２
１３，歪み抽出信号出力部２１６及び遅延線路（第１遅
延部）２１７をそなえて構成されている。ここで、分岐
部２１１は、主増幅器２１５に入力される主信号の前段
の信号を分岐するものであり、移相器２１２は、制御回
路２３３からの制御情報に基づき、分岐部２１１にて分
岐された一方の主信号の位相を変化させるものであり、
減衰器２１３は、制御回路２３３からの制御情報に基づ
き、移相器２１２からの主信号を減衰するものである。
は、上述の主増幅器２１５及び主増幅器用駆動増幅器２
１４のほかに、分岐部２１１，移相器２１２，減衰器２
１３，歪み抽出信号出力部２１６及び遅延線路（第１遅
延部）２１７をそなえて構成されている。ここで、分岐
部２１１は、主増幅器２１５に入力される主信号の前段
の信号を分岐するものであり、移相器２１２は、制御回
路２３３からの制御情報に基づき、分岐部２１１にて分
岐された一方の主信号の位相を変化させるものであり、
減衰器２１３は、制御回路２３３からの制御情報に基づ
き、移相器２１２からの主信号を減衰するものである。
【００１１】即ち、移相器２１２，減衰器２１３は、歪
み抽出信号出力部２１６から出力される信号が主信号成
分を最良に相殺された歪み抽出信号となるように、位
相，振幅を可変制御するものである。また、遅延線路２
１７は、分岐部２１１にて分岐された他方の主信号につ
いて、移相器２１２，減衰器２１３，主増幅器用駆動増
幅器２１４及び主増幅器２１５での通過時間を考慮した
所定時間だけ遅延させて、歪み抽出信号出力部２１６に
出力するものである。
み抽出信号出力部２１６から出力される信号が主信号成
分を最良に相殺された歪み抽出信号となるように、位
相，振幅を可変制御するものである。また、遅延線路２
１７は、分岐部２１１にて分岐された他方の主信号につ
いて、移相器２１２，減衰器２１３，主増幅器用駆動増
幅器２１４及び主増幅器２１５での通過時間を考慮した
所定時間だけ遅延させて、歪み抽出信号出力部２１６に
出力するものである。
【００１２】さらに、歪み抽出信号出力部２１６は、主
増幅器２１５の後段側に設けられ、主増幅器２１５から
の増幅された主信号を増幅前のレベルに減衰させて、遅
延線２１７からの主信号と合成し、これを歪み抽出信号
として後述する歪み除去ループ回路部２２０に出力する
とともに、主増幅器２１５からの信号を歪み除去ループ
回路部２２０に出力するようになっている。
増幅器２１５の後段側に設けられ、主増幅器２１５から
の増幅された主信号を増幅前のレベルに減衰させて、遅
延線２１７からの主信号と合成し、これを歪み抽出信号
として後述する歪み除去ループ回路部２２０に出力する
とともに、主増幅器２１５からの信号を歪み除去ループ
回路部２２０に出力するようになっている。
【００１３】ここで、歪み除去ループ回路部２２０は、
主増幅器２１５の後段側に設けられ、主増幅器２１５の
出力の内の主信号成分を相殺した信号としての歪み抽出
信号を使用して、主増幅器２１５の後段側の主信号系の
信号から主信号分を出力するものであり、移相器２２
２，減衰器２２３，補助増幅器用駆動増幅器２２４，補
助増幅器２２５，歪み成分除去部２２６及び遅延線路
（第２遅延部）２２７をそなえている。なお、２３２は
インピーダンス整合をとるための終端器である。
主増幅器２１５の後段側に設けられ、主増幅器２１５の
出力の内の主信号成分を相殺した信号としての歪み抽出
信号を使用して、主増幅器２１５の後段側の主信号系の
信号から主信号分を出力するものであり、移相器２２
２，減衰器２２３，補助増幅器用駆動増幅器２２４，補
助増幅器２２５，歪み成分除去部２２６及び遅延線路
（第２遅延部）２２７をそなえている。なお、２３２は
インピーダンス整合をとるための終端器である。
【００１４】ここで、移相器２２２は、制御回路２３３
からの制御情報に基づいて、歪み抽出信号出力部２１６
からの歪み抽出信号の位相を変化させるものであり、減
衰器２２３は、制御回路２３３からの制御情報に基づい
て、歪み抽出信号出力部２１６からの歪み抽出信号の振
幅を変化させるものである。また、補助増幅器用駆動増
幅器２２４は、補助増幅器２２５の前段（ドライブ段）
に設けられ、補助増幅器２２５を効果的に動作させるた
めに、補助増幅器２２５への入力信号を補助的に増幅す
るものであり、この補助増幅器用駆動増幅器２２４も主
増幅器用駆動増幅器２１４，主増幅器２１５と同様に、
トランジスタ及びトランジスタの入力側又は出力側の少
なくとも一方に設けられる整合回路で構成される。
からの制御情報に基づいて、歪み抽出信号出力部２１６
からの歪み抽出信号の位相を変化させるものであり、減
衰器２２３は、制御回路２３３からの制御情報に基づい
て、歪み抽出信号出力部２１６からの歪み抽出信号の振
幅を変化させるものである。また、補助増幅器用駆動増
幅器２２４は、補助増幅器２２５の前段（ドライブ段）
に設けられ、補助増幅器２２５を効果的に動作させるた
めに、補助増幅器２２５への入力信号を補助的に増幅す
るものであり、この補助増幅器用駆動増幅器２２４も主
増幅器用駆動増幅器２１４，主増幅器２１５と同様に、
トランジスタ及びトランジスタの入力側又は出力側の少
なくとも一方に設けられる整合回路で構成される。
【００１５】また、補助増幅器２２５は、補助増幅器用
駆動増幅器２２４から入力された歪み抽出信号につい
て、所望の増幅率で増幅するものであり、この補助増幅
器２２５も主増幅器用駆動増幅器２１４，主増幅器２１
５，補助増幅器用駆動増幅器２２４と同様に、トランジ
スタ及びトランジスタの入力側又は出力側の少なくとも
一方に設けられる整合回路で構成される。
駆動増幅器２２４から入力された歪み抽出信号につい
て、所望の増幅率で増幅するものであり、この補助増幅
器２２５も主増幅器用駆動増幅器２１４，主増幅器２１
５，補助増幅器用駆動増幅器２２４と同様に、トランジ
スタ及びトランジスタの入力側又は出力側の少なくとも
一方に設けられる整合回路で構成される。
【００１６】なお、補助増幅器２２５及び補助増幅器用
駆動増幅器２２４も、上述した主増幅器２１５及び主増
幅器用駆動増幅器２１４と同様に、後述するＤＣ／ＤＣ
コンバータ（電圧変換部）２３１から電源供給されてい
る。さらに、遅延線路２２７は、主増幅器２１５からの
主信号及び主増幅器２１５で発生する歪み成分を入力さ
れ、これらの信号について、移相器２２２，減衰器２２
３，補助増幅器用駆動増幅器２２４及び補助増幅器２２
５での通過時間を考慮した所定時間だけ遅延させるもの
である。
駆動増幅器２２４も、上述した主増幅器２１５及び主増
幅器用駆動増幅器２１４と同様に、後述するＤＣ／ＤＣ
コンバータ（電圧変換部）２３１から電源供給されてい
る。さらに、遅延線路２２７は、主増幅器２１５からの
主信号及び主増幅器２１５で発生する歪み成分を入力さ
れ、これらの信号について、移相器２２２，減衰器２２
３，補助増幅器用駆動増幅器２２４及び補助増幅器２２
５での通過時間を考慮した所定時間だけ遅延させるもの
である。
【００１７】また、歪み成分除去部２２６は、遅延線路
２２７からの信号と補助増幅器２２５からの増幅信号と
を合成するものであり、これにより、主信号成分以外の
成分である主増幅器２１５で発生する歪み成分を相殺し
て、主信号成分のみを出力することができる。さらに、
２３０は電源部（１次電源）、２３１はＤＣ／ＤＣコン
バータ（電圧変換部）であり、この図１３に示すよう
に、主増幅器用駆動増幅器２１４，主増幅器２１５，補
助増幅器用駆動増幅器２２４及び補助増幅器２２５に
は、１種類の電源電圧を出力する電源部２３０から、Ｄ
Ｃ／ＤＣコンバータ２３１を介して電源供給されてい
る。
２２７からの信号と補助増幅器２２５からの増幅信号と
を合成するものであり、これにより、主信号成分以外の
成分である主増幅器２１５で発生する歪み成分を相殺し
て、主信号成分のみを出力することができる。さらに、
２３０は電源部（１次電源）、２３１はＤＣ／ＤＣコン
バータ（電圧変換部）であり、この図１３に示すよう
に、主増幅器用駆動増幅器２１４，主増幅器２１５，補
助増幅器用駆動増幅器２２４及び補助増幅器２２５に
は、１種類の電源電圧を出力する電源部２３０から、Ｄ
Ｃ／ＤＣコンバータ２３１を介して電源供給されてい
る。
【００１８】このような構成により、この図１３に示す
フィードフォワード増幅装置２０４では、歪み抽出ルー
プ回路部２１０において主信号としてのマルチキャリア
信号を入力され、相殺された主信号成分が最小となるよ
うに歪み抽出信号を出力する一方、歪み除去ループ回路
部２２０では、相殺された歪み信号成分が最小となるよ
うに主信号を出力しているのである。
フィードフォワード増幅装置２０４では、歪み抽出ルー
プ回路部２１０において主信号としてのマルチキャリア
信号を入力され、相殺された主信号成分が最小となるよ
うに歪み抽出信号を出力する一方、歪み除去ループ回路
部２２０では、相殺された歪み信号成分が最小となるよ
うに主信号を出力しているのである。
【００１９】また、図１３に示すフィードフォワード増
幅装置２０４において、主増幅器用駆動増幅器２１４，
主増幅器２１５，補助増幅器用駆動増幅器２２４，補助
増幅器２２５に用いられるトランジスタには、バイポー
ラトランジスタ，エンハンスメントタイプのＭＯＳ Ｆ
ＥＴ（Metal Oxide Semiconductor Field Effect Trans
istor ）及びディプレッションタイプのＧａＡｓ ＦＥ
Ｔ（ＧａＡｓ Field Effect Transistor）がある。
幅装置２０４において、主増幅器用駆動増幅器２１４，
主増幅器２１５，補助増幅器用駆動増幅器２２４，補助
増幅器２２５に用いられるトランジスタには、バイポー
ラトランジスタ，エンハンスメントタイプのＭＯＳ Ｆ
ＥＴ（Metal Oxide Semiconductor Field Effect Trans
istor ）及びディプレッションタイプのＧａＡｓ ＦＥ
Ｔ（ＧａＡｓ Field Effect Transistor）がある。
【００２０】バイポーラトランジスタ及びＭＯＳ ＦＥ
Ｔと、ＧａＡｓ ＦＥＴとでは、そのバイアス電圧が異
なるため、図１３に示すフィードフォワード増幅装置２
０４では、主増幅器用駆動増幅器２１４，主増幅器２１
５，補助増幅器用駆動増幅器２２４，補助増幅器２２５
は、全て同じタイプのトランジスタ（即ち、バイポーラ
トランジスタ及びＭＯＳ ＦＥＴ又はＧａＡｓ ＦＥＴ
のいずれか）を用いている。
Ｔと、ＧａＡｓ ＦＥＴとでは、そのバイアス電圧が異
なるため、図１３に示すフィードフォワード増幅装置２
０４では、主増幅器用駆動増幅器２１４，主増幅器２１
５，補助増幅器用駆動増幅器２２４，補助増幅器２２５
は、全て同じタイプのトランジスタ（即ち、バイポーラ
トランジスタ及びＭＯＳ ＦＥＴ又はＧａＡｓ ＦＥＴ
のいずれか）を用いている。
【００２１】ここで、バイポーラトランジスタやＭＯＳ
ＦＥＴは、例えば準マイクロ波帯で２０ｍｍ×２０ｍ
ｍ×５ｍｍのパッケージに収められた１素子当たり、８
０〜１５０Ｗの出力電力を得ることができるトランジス
タである。従って、このバイポーラトランジスタやＭＯ
Ｓ ＦＥＴを用いることにより、安価に小型で且つ高出
力のフィードフォワード増幅装置２０４を構成すること
ができる。
ＦＥＴは、例えば準マイクロ波帯で２０ｍｍ×２０ｍ
ｍ×５ｍｍのパッケージに収められた１素子当たり、８
０〜１５０Ｗの出力電力を得ることができるトランジス
タである。従って、このバイポーラトランジスタやＭＯ
Ｓ ＦＥＴを用いることにより、安価に小型で且つ高出
力のフィードフォワード増幅装置２０４を構成すること
ができる。
【００２２】また、ＧａＡｓ ＦＥＴは、ＭＯＳ ＦＥ
Ｔと同じ出力電力で比較した場合に、主信号が増幅器を
通過する際の遅延時間が短いトランジスタであり、この
ＧａＡｓ ＦＥＴを用いることにより、遅延線路２１
７，２２７が短いフィードフォワード増幅装置２０４を
構成することができる。
Ｔと同じ出力電力で比較した場合に、主信号が増幅器を
通過する際の遅延時間が短いトランジスタであり、この
ＧａＡｓ ＦＥＴを用いることにより、遅延線路２１
７，２２７が短いフィードフォワード増幅装置２０４を
構成することができる。
【００２３】
【発明が解決しようとする課題】しかしながら、フィー
ドフォワード増幅装置２０４において、バイポーラトラ
ンジスタ又はＭＯＳ ＦＥＴを用いた場合は、遅延線路
２１７，２２７での信号の伝送損失が大きくなり、主増
幅器用駆動増幅器２１４，主増幅器２１５の動作レベル
を大きくする必要があるため、フィードフォワード増幅
装置２０４の消費電力が大きくなるという課題がある。
ドフォワード増幅装置２０４において、バイポーラトラ
ンジスタ又はＭＯＳ ＦＥＴを用いた場合は、遅延線路
２１７，２２７での信号の伝送損失が大きくなり、主増
幅器用駆動増幅器２１４，主増幅器２１５の動作レベル
を大きくする必要があるため、フィードフォワード増幅
装置２０４の消費電力が大きくなるという課題がある。
【００２４】また、ＧａＡｓ ＦＥＴは、ＭＯＳ ＦＥ
Ｔと同程度のパッケージ１素子当たりの出力電力が最大
３０Ｗ程度であり、１００Ｗ以上の出力電力を得るため
には、主増幅器２１５に複数のＧａＡｓ ＦＥＴを設け
る必要がある（例えば４素子以上を並列に配設する必要
がある）ため、このＧａＡｓ ＦＥＴ用いると、フィー
ドフォワード増幅装置２０４の小型化が困難であるとい
う課題がある。
Ｔと同程度のパッケージ１素子当たりの出力電力が最大
３０Ｗ程度であり、１００Ｗ以上の出力電力を得るため
には、主増幅器２１５に複数のＧａＡｓ ＦＥＴを設け
る必要がある（例えば４素子以上を並列に配設する必要
がある）ため、このＧａＡｓ ＦＥＴ用いると、フィー
ドフォワード増幅装置２０４の小型化が困難であるとい
う課題がある。
【００２５】即ち、増幅器を全てバイポーラトランジス
タやＭＯＳ ＦＥＴを用いて構成した場合は、安価に小
型で且つ高出力のフィードフォワード増幅装置２０４を
構成することができるが、フィードフォワード増幅装置
２０４の消費電力が大きくなるという課題がある。ま
た、増幅器を全てＧａＡｓ ＦＥＴを用いて構成した場
合は、遅延線路２１７，２２７が短いフィードフォワー
ド増幅装置２０４を構成することができるが、フィード
フォワード増幅装置２０４の小型化が困難であるという
課題がある。
タやＭＯＳ ＦＥＴを用いて構成した場合は、安価に小
型で且つ高出力のフィードフォワード増幅装置２０４を
構成することができるが、フィードフォワード増幅装置
２０４の消費電力が大きくなるという課題がある。ま
た、増幅器を全てＧａＡｓ ＦＥＴを用いて構成した場
合は、遅延線路２１７，２２７が短いフィードフォワー
ド増幅装置２０４を構成することができるが、フィード
フォワード増幅装置２０４の小型化が困難であるという
課題がある。
【００２６】本発明は、このように二律背反する課題に
鑑み創案されたもので、トランジスタを単一種類ではな
くそれぞれの長所を活かせるよう複数種類のものを使用
し、且つ、簡素な回路構成のものを用いることにより、
小さい消費電力で信号の処理速度を大きくするととも
に、小型化及び高出力化を実現したフィードフォワード
増幅装置及びフィードフォワード増幅装置付き基地局を
提供することを目的とする。
鑑み創案されたもので、トランジスタを単一種類ではな
くそれぞれの長所を活かせるよう複数種類のものを使用
し、且つ、簡素な回路構成のものを用いることにより、
小さい消費電力で信号の処理速度を大きくするととも
に、小型化及び高出力化を実現したフィードフォワード
増幅装置及びフィードフォワード増幅装置付き基地局を
提供することを目的とする。
【００２７】
【課題を解決するための手段】このため、本発明のフィ
ードフォワード増幅装置は、第１トランジスタ及び第１
トランジスタの入力側又は出力側の少なくとも一方に設
けられる第１整合回路で構成されることにより、主信号
系の主信号を増幅する主増幅器をそなえ、主増幅器の出
力のうち主信号成分を相殺した歪み抽出信号を生成する
歪み抽出ループ回路部と、第１トランジスタよりも単体
では出力が小さい第２トランジスタ及び第２トランジス
タの入力側又は出力側の少なくとも一方に設けられる第
２整合回路で構成されることにより、歪み抽出ループ回
路部からの歪み抽出信号を増幅するとともに主増幅器よ
りその通過遅延時間の短い補助増幅器をそなえ、補助増
幅器で増幅した歪み抽出信号を使用して、主増幅器の後
段側の主信号系の信号から主信号成分のみを出力する歪
み除去ループ回路部とが設けられたことを特徴としてい
る（請求項１）。
ードフォワード増幅装置は、第１トランジスタ及び第１
トランジスタの入力側又は出力側の少なくとも一方に設
けられる第１整合回路で構成されることにより、主信号
系の主信号を増幅する主増幅器をそなえ、主増幅器の出
力のうち主信号成分を相殺した歪み抽出信号を生成する
歪み抽出ループ回路部と、第１トランジスタよりも単体
では出力が小さい第２トランジスタ及び第２トランジス
タの入力側又は出力側の少なくとも一方に設けられる第
２整合回路で構成されることにより、歪み抽出ループ回
路部からの歪み抽出信号を増幅するとともに主増幅器よ
りその通過遅延時間の短い補助増幅器をそなえ、補助増
幅器で増幅した歪み抽出信号を使用して、主増幅器の後
段側の主信号系の信号から主信号成分のみを出力する歪
み除去ループ回路部とが設けられたことを特徴としてい
る（請求項１）。
【００２８】また、本発明のフィードフォワード増幅装
置は、主信号系の主信号を分岐する分岐部と、第１トラ
ンジスタ及び第１トランジスタの入力側又は出力側の少
なくとも一方に設けられる第１整合回路で構成されるこ
とにより、分岐部で分岐された主信号を増幅する主増幅
器と、分岐部で主増幅器側とは別に分岐された主信号を
遅延させる第１遅延部と、第１遅延部からの信号と主増
幅器からの信号とを合成して歪み抽出信号を出力する歪
み抽出信号出力部とをそなえた歪み抽出ループ回路部
と、主増幅器で増幅された信号を遅延させる第２遅延部
と、第１トランジスタよりも単体では出力は小さい第２
トランジスタ及び第２トランジスタの入力側又は出力側
の少なくとも一方に設けられる第２整合回路で構成され
ることにより、歪み抽出信号出力部からの歪み抽出信号
を増幅するとともに主増幅器よりその通過遅延時間の短
い補助増幅器と、補助増幅器からの信号と第２遅延部か
らの信号とを合成して歪み成分を除去された主信号を出
力する歪み成分除去部とをそなえた歪み除去ループ回路
部とが設けられたことを特徴としている（請求項２）。
置は、主信号系の主信号を分岐する分岐部と、第１トラ
ンジスタ及び第１トランジスタの入力側又は出力側の少
なくとも一方に設けられる第１整合回路で構成されるこ
とにより、分岐部で分岐された主信号を増幅する主増幅
器と、分岐部で主増幅器側とは別に分岐された主信号を
遅延させる第１遅延部と、第１遅延部からの信号と主増
幅器からの信号とを合成して歪み抽出信号を出力する歪
み抽出信号出力部とをそなえた歪み抽出ループ回路部
と、主増幅器で増幅された信号を遅延させる第２遅延部
と、第１トランジスタよりも単体では出力は小さい第２
トランジスタ及び第２トランジスタの入力側又は出力側
の少なくとも一方に設けられる第２整合回路で構成され
ることにより、歪み抽出信号出力部からの歪み抽出信号
を増幅するとともに主増幅器よりその通過遅延時間の短
い補助増幅器と、補助増幅器からの信号と第２遅延部か
らの信号とを合成して歪み成分を除去された主信号を出
力する歪み成分除去部とをそなえた歪み除去ループ回路
部とが設けられたことを特徴としている（請求項２）。
【００２９】さらに、本発明のフィードフォワード増幅
装置は、第１トランジスタがバイポーラトランジスタ又
はＭＯＳ ＦＥＴであるとともに、第２トランジスタが
ＧａＡｓ ＦＥＴであることを特徴としており（請求項
３）、補助増幅器がハイブリッドを用いた平衡型増幅器
として構成されていることを特徴としていてもよい（請
求項４）。
装置は、第１トランジスタがバイポーラトランジスタ又
はＭＯＳ ＦＥＴであるとともに、第２トランジスタが
ＧａＡｓ ＦＥＴであることを特徴としており（請求項
３）、補助増幅器がハイブリッドを用いた平衡型増幅器
として構成されていることを特徴としていてもよい（請
求項４）。
【００３０】また、本発明のフィードフォワード増幅装
置は、主増幅器のためのバイアス電源として、１次電源
からの電圧を主増幅器に適した電圧に変換する第１電圧
変換部が使用されるとともに、補助増幅器のためのバイ
アス電源として、１次電源からの電圧を補助増幅器に適
した電圧に変換する第２電圧変換部が使用されているこ
とを特徴としている（請求項５）。
置は、主増幅器のためのバイアス電源として、１次電源
からの電圧を主増幅器に適した電圧に変換する第１電圧
変換部が使用されるとともに、補助増幅器のためのバイ
アス電源として、１次電源からの電圧を補助増幅器に適
した電圧に変換する第２電圧変換部が使用されているこ
とを特徴としている（請求項５）。
【００３１】さらに、本発明のフィードフォワード増幅
装置は、主増幅器のためのバイアス電源として、主増幅
器に適した電圧を供給する１次電源が使用されるととも
に、補助増幅器のためのバイアス電源として、１次電源
からの電圧を補助増幅器に適した電圧に変換する電圧変
換部が使用されていることを特徴としている（請求項
６）。
装置は、主増幅器のためのバイアス電源として、主増幅
器に適した電圧を供給する１次電源が使用されるととも
に、補助増幅器のためのバイアス電源として、１次電源
からの電圧を補助増幅器に適した電圧に変換する電圧変
換部が使用されていることを特徴としている（請求項
６）。
【００３２】また、本発明のフィードフォワード増幅装
置は、主増幅器の前段に、第３トランジスタ及び第３ト
ランジスタの入力側又は出力側の少なくとも一方に設け
られる第３整合回路で構成される主増幅器用駆動増幅器
が設けられていることを特徴としており（請求項７）、
第３トランジスタがＧａＡｓ ＦＥＴであることを特徴
としていてもよい（請求項８）。
置は、主増幅器の前段に、第３トランジスタ及び第３ト
ランジスタの入力側又は出力側の少なくとも一方に設け
られる第３整合回路で構成される主増幅器用駆動増幅器
が設けられていることを特徴としており（請求項７）、
第３トランジスタがＧａＡｓ ＦＥＴであることを特徴
としていてもよい（請求項８）。
【００３３】さらに、本発明のフィードフォワード増幅
装置は、補助増幅器の前段に、第３トランジスタと同じ
タイプのトランジスタである第４トランジスタ及び第４
トランジスタの入力側又は出力側の少なくとも一方に設
けられる第４整合回路で構成される補助増幅器用駆動増
幅器が設けられていることを特徴としており（請求項
９）、第４トランジスタがＧａＡｓ ＦＥＴであること
を特徴としており（請求項１０）、補助増幅器用駆動増
幅器が、補助増幅器の温度変化に対する利得を補正すべ
く、可変利得型増幅器として構成されていることを特徴
としていてもよい（請求項１１）。
装置は、補助増幅器の前段に、第３トランジスタと同じ
タイプのトランジスタである第４トランジスタ及び第４
トランジスタの入力側又は出力側の少なくとも一方に設
けられる第４整合回路で構成される補助増幅器用駆動増
幅器が設けられていることを特徴としており（請求項
９）、第４トランジスタがＧａＡｓ ＦＥＴであること
を特徴としており（請求項１０）、補助増幅器用駆動増
幅器が、補助増幅器の温度変化に対する利得を補正すべ
く、可変利得型増幅器として構成されていることを特徴
としていてもよい（請求項１１）。
【００３４】また、本発明のフィードフォワード増幅装
置は、主増幅器及び主増幅器用駆動増幅器のためのバイ
アス電源として、１次電源からの電圧を主増幅器及び主
増幅器用駆動増幅器に適した電圧に変換する第１電圧変
換部が使用されるとともに、補助増幅器及び補助増幅器
用駆動増幅器のためのバイアス電源として、１次電源か
らの電圧を補助増幅器及び補助増幅器用駆動増幅器に適
した電圧に変換する第２電圧変換部が使用されているこ
とを特徴としている（請求項１２）。
置は、主増幅器及び主増幅器用駆動増幅器のためのバイ
アス電源として、１次電源からの電圧を主増幅器及び主
増幅器用駆動増幅器に適した電圧に変換する第１電圧変
換部が使用されるとともに、補助増幅器及び補助増幅器
用駆動増幅器のためのバイアス電源として、１次電源か
らの電圧を補助増幅器及び補助増幅器用駆動増幅器に適
した電圧に変換する第２電圧変換部が使用されているこ
とを特徴としている（請求項１２）。
【００３５】さらに、本発明のフィードフォワード増幅
装置は、主増幅器のためのバイアス電源として、１次電
源からの電圧を主増幅器に適した電圧に変換する第１電
圧変換部が使用されるとともに、補助増幅器，主増幅器
用駆動増幅器及び補助増幅器用駆動増幅器のためのバイ
アス電源として、１次電源からの電圧を補助増幅器，主
増幅器用駆動増幅器及び補助増幅器用駆動増幅器に適し
た電圧に変換する第２電圧変換部が使用されていること
を特徴としている（請求項１３）。
装置は、主増幅器のためのバイアス電源として、１次電
源からの電圧を主増幅器に適した電圧に変換する第１電
圧変換部が使用されるとともに、補助増幅器，主増幅器
用駆動増幅器及び補助増幅器用駆動増幅器のためのバイ
アス電源として、１次電源からの電圧を補助増幅器，主
増幅器用駆動増幅器及び補助増幅器用駆動増幅器に適し
た電圧に変換する第２電圧変換部が使用されていること
を特徴としている（請求項１３）。
【００３６】また、本発明のフィードフォワード増幅装
置は、主増幅器及び主増幅器用駆動増幅器のためのバイ
アス電源として、主増幅器及び主増幅器用駆動増幅器に
適した電圧を供給する１次電源が使用されるとともに、
補助増幅器及び補助増幅器用駆動増幅器のためのバイア
ス電源として、１次電源からの電圧を補助増幅器及び補
助増幅器用駆動増幅器に適した電圧に変換する電圧変換
部が使用されていることを特徴としている（請求項１
４）。
置は、主増幅器及び主増幅器用駆動増幅器のためのバイ
アス電源として、主増幅器及び主増幅器用駆動増幅器に
適した電圧を供給する１次電源が使用されるとともに、
補助増幅器及び補助増幅器用駆動増幅器のためのバイア
ス電源として、１次電源からの電圧を補助増幅器及び補
助増幅器用駆動増幅器に適した電圧に変換する電圧変換
部が使用されていることを特徴としている（請求項１
４）。
【００３７】さらに、本発明のフィードフォワード増幅
装置は、主増幅器のためのバイアス電源として、主増幅
器に適した電圧を供給する１次電源が使用されるととも
に、補助増幅器，主増幅器用駆動増幅器及び補助増幅器
用駆動増幅器のためのバイアス電源として、１次電源か
らの電圧を補助増幅器，主増幅器用駆動増幅器及び補助
増幅器用駆動増幅器に適した電圧に変換する電圧変換部
が使用されていることを特徴としている（請求項１
５）。
装置は、主増幅器のためのバイアス電源として、主増幅
器に適した電圧を供給する１次電源が使用されるととも
に、補助増幅器，主増幅器用駆動増幅器及び補助増幅器
用駆動増幅器のためのバイアス電源として、１次電源か
らの電圧を補助増幅器，主増幅器用駆動増幅器及び補助
増幅器用駆動増幅器に適した電圧に変換する電圧変換部
が使用されていることを特徴としている（請求項１
５）。
【００３８】また、本発明のフィードフォワード増幅装
置付き基地局は、複数の移動局を収容する基地局におい
て、移動局に信号を送信する際には使用される周波数帯
において、各移動局毎に選択された周波数成分を複数有
する信号を共通に増幅して送信すべく、第１トランジス
タ及び第１トランジスタの入力側又は出力側の少なくと
も一方に設けられる第１整合回路で構成されることによ
り、主信号系の主信号を増幅する主増幅器をそなえ、主
増幅器の出力のうち主信号成分を相殺した歪み抽出信号
を生成する歪み抽出ループ回路部と、第１トランジスタ
よりも単体では出力が小さい第２トランジスタ及び第２
トランジスタの入力側又は出力側の少なくとも一方に設
けられる第２整合回路で構成されることにより、歪み抽
出ループ回路部からの歪み抽出信号を増幅するとともに
主増幅器よりその通過遅延時間の短い補助増幅器をそな
え、補助増幅器で増幅した歪み抽出信号を使用して、主
増幅器の後段側の主信号系の信号から主信号成分のみを
出力する歪み除去ループ回路部とをそなえてなるフィー
ドフォワード増幅装置が送信部に設けられたことを特徴
としている（請求項１６）。
置付き基地局は、複数の移動局を収容する基地局におい
て、移動局に信号を送信する際には使用される周波数帯
において、各移動局毎に選択された周波数成分を複数有
する信号を共通に増幅して送信すべく、第１トランジス
タ及び第１トランジスタの入力側又は出力側の少なくと
も一方に設けられる第１整合回路で構成されることによ
り、主信号系の主信号を増幅する主増幅器をそなえ、主
増幅器の出力のうち主信号成分を相殺した歪み抽出信号
を生成する歪み抽出ループ回路部と、第１トランジスタ
よりも単体では出力が小さい第２トランジスタ及び第２
トランジスタの入力側又は出力側の少なくとも一方に設
けられる第２整合回路で構成されることにより、歪み抽
出ループ回路部からの歪み抽出信号を増幅するとともに
主増幅器よりその通過遅延時間の短い補助増幅器をそな
え、補助増幅器で増幅した歪み抽出信号を使用して、主
増幅器の後段側の主信号系の信号から主信号成分のみを
出力する歪み除去ループ回路部とをそなえてなるフィー
ドフォワード増幅装置が送信部に設けられたことを特徴
としている（請求項１６）。
【００３９】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。 （ａ）第１実施形態の説明 図１は本発明の第１実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図１に示す
フィードフォワード増幅装置１についても、前述の図１
２に示すような、ディジタル自動車電話システム等の無
線通信システムにおける複数の移動機を収容する基地局
の増幅装置として適用されて、各移動機２０９に対する
送信信号をマルチキャリア信号として共通に増幅するこ
とができるものである。
施形態を説明する。 （ａ）第１実施形態の説明 図１は本発明の第１実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図１に示す
フィードフォワード増幅装置１についても、前述の図１
２に示すような、ディジタル自動車電話システム等の無
線通信システムにおける複数の移動機を収容する基地局
の増幅装置として適用されて、各移動機２０９に対する
送信信号をマルチキャリア信号として共通に増幅するこ
とができるものである。
【００４０】なお、このような複数の呼（トラヒック）
を同時に送信するマルチキャリア方式においては、キャ
リア数は呼に応じて制御されている。この図１に示す主
増幅器１５は、主信号系からのマルチキャリア信号とし
ての主信号を増幅し、増幅信号として出力するものであ
り、第１トランジスタ及び第１トランジスタの入力側又
は出力側の少なくとも一方に設けられる第１整合回路で
構成されている。この第１トランジスタとしては、遅延
時間は長いが高出力が得られるトランジスタであるバイ
ポーラトランジスタ又はエンハンスメントタイプのＭＯ
Ｓ ＦＥＴ（Metal Oxide Semiconductor Field Effect
Transistor ）が用いられる。
を同時に送信するマルチキャリア方式においては、キャ
リア数は呼に応じて制御されている。この図１に示す主
増幅器１５は、主信号系からのマルチキャリア信号とし
ての主信号を増幅し、増幅信号として出力するものであ
り、第１トランジスタ及び第１トランジスタの入力側又
は出力側の少なくとも一方に設けられる第１整合回路で
構成されている。この第１トランジスタとしては、遅延
時間は長いが高出力が得られるトランジスタであるバイ
ポーラトランジスタ又はエンハンスメントタイプのＭＯ
Ｓ ＦＥＴ（Metal Oxide Semiconductor Field Effect
Transistor ）が用いられる。
【００４１】また、主増幅器１５の前段（ドライブ段）
には、主増幅器１５を効果的に動作させるべく、主増幅
器１５への入力信号を補助的に増幅する主増幅器用駆動
増幅器１４が設けられている。この主増幅器用駆動増幅
器１４は、第３トランジスタ及び第３トランジスタの入
力側又は出力側の少なくとも一方に設けられる第３整合
回路で構成されている。本実施形態にかかるフィードフ
ォワード増幅装置１では、第３トランジスタも、第１ト
ランジスタと同様に、遅延時間は長いが高出力が得られ
るトランジスタであるバイポーラトランジスタ又はエン
ハンスメントタイプのＭＯＳ ＦＥＴで構成される。
には、主増幅器１５を効果的に動作させるべく、主増幅
器１５への入力信号を補助的に増幅する主増幅器用駆動
増幅器１４が設けられている。この主増幅器用駆動増幅
器１４は、第３トランジスタ及び第３トランジスタの入
力側又は出力側の少なくとも一方に設けられる第３整合
回路で構成されている。本実施形態にかかるフィードフ
ォワード増幅装置１では、第３トランジスタも、第１ト
ランジスタと同様に、遅延時間は長いが高出力が得られ
るトランジスタであるバイポーラトランジスタ又はエン
ハンスメントタイプのＭＯＳ ＦＥＴで構成される。
【００４２】なお、主増幅器１５及び主増幅器用駆動増
幅器１４は、後述するＤＣ／ＤＣコンバータ（第１電圧
変換部）３１−１から電源供給されている。ここで、図
８，図９を用いて主増幅器１５及び主増幅器用駆動増幅
器１４について説明する。図８は、第１トランジスタ及
び第３トランジスタとしてＭＯＳ ＦＥＴ３４を用いた
主増幅器１５及び主増幅器用駆動増幅器１４の回路構成
図であり、図９は、第１トランジスタ及び第３トランジ
スタとしてバイポーラトランジスタ３４′を用いた主増
幅器１５及び主増幅器用駆動増幅器１４の回路構成図で
ある。
幅器１４は、後述するＤＣ／ＤＣコンバータ（第１電圧
変換部）３１−１から電源供給されている。ここで、図
８，図９を用いて主増幅器１５及び主増幅器用駆動増幅
器１４について説明する。図８は、第１トランジスタ及
び第３トランジスタとしてＭＯＳ ＦＥＴ３４を用いた
主増幅器１５及び主増幅器用駆動増幅器１４の回路構成
図であり、図９は、第１トランジスタ及び第３トランジ
スタとしてバイポーラトランジスタ３４′を用いた主増
幅器１５及び主増幅器用駆動増幅器１４の回路構成図で
ある。
【００４３】図８，図９に示す主増幅器１５及び主増幅
器用駆動増幅器１４では、ＭＯＳＦＥＴ３４はソース接
地で使用され、バイポーラトランジスタ３４′はエミッ
タ接地で使用される。また、ＭＯＳ ＦＥＴ３４又はバ
イポーラトランジスタ３４′の入力側及び出力側には、
高周波等の不要波を減衰させるための整合回路３５−
１，３５−２が設けられている。この整合回路３５−
１，３５−２は、利得調整の容易さから並列容量を用い
たローパスタイプのものが用いられる。なお、３６−
１，３６−２はコンデンサである。
器用駆動増幅器１４では、ＭＯＳＦＥＴ３４はソース接
地で使用され、バイポーラトランジスタ３４′はエミッ
タ接地で使用される。また、ＭＯＳ ＦＥＴ３４又はバ
イポーラトランジスタ３４′の入力側及び出力側には、
高周波等の不要波を減衰させるための整合回路３５−
１，３５−２が設けられている。この整合回路３５−
１，３５−２は、利得調整の容易さから並列容量を用い
たローパスタイプのものが用いられる。なお、３６−
１，３６−２はコンデンサである。
【００４４】このバイポーラトランジスタ又はＭＯＳ
ＦＥＴは、準マイクロ波帯でデバイス単体で８０〜１５
０Ｗの出力が得られるトランジスタであり、主増幅器１
５及び主増幅器用駆動増幅器１４を、バイポーラトラン
ジスタ又はＭＯＳ ＦＥＴで構成することにより、本実
施形態にかかるフィードフォワード増幅装置１におい
て、小型化及び高出力化を実現するようにしているので
ある。
ＦＥＴは、準マイクロ波帯でデバイス単体で８０〜１５
０Ｗの出力が得られるトランジスタであり、主増幅器１
５及び主増幅器用駆動増幅器１４を、バイポーラトラン
ジスタ又はＭＯＳ ＦＥＴで構成することにより、本実
施形態にかかるフィードフォワード増幅装置１におい
て、小型化及び高出力化を実現するようにしているので
ある。
【００４５】さらに、信号の増幅用デバイスであるトラ
ンジスタには、上述のバイポーラトランジスタ及びエン
ハンスメントタイプのＭＯＳ ＦＥＴのほかに、ディプ
レッションタイプのＧａＡｓ ＦＥＴがあるが、このＧ
ａＡｓ ＦＥＴは、バイポーラトランジスタ及びエンハ
ンスメントタイプのＭＯＳ ＦＥＴよりも単体では出力
は小さく、バイアス電圧も異なるが、遅延時間は短いト
ランジスタである。
ンジスタには、上述のバイポーラトランジスタ及びエン
ハンスメントタイプのＭＯＳ ＦＥＴのほかに、ディプ
レッションタイプのＧａＡｓ ＦＥＴがあるが、このＧ
ａＡｓ ＦＥＴは、バイポーラトランジスタ及びエンハ
ンスメントタイプのＭＯＳ ＦＥＴよりも単体では出力
は小さく、バイアス電圧も異なるが、遅延時間は短いト
ランジスタである。
【００４６】ここで、図２にＭＯＳ ＦＥＴ及びＧａＡ
ｓ ＦＥＴの出力電力と消費電力との関係を示す。な
お、図２において、ＭはＭＯＳ ＦＥＴを表したもので
あり、ＧはＧａＡｓ ＦＥＴを表したものである。例え
ばＡＢ級にバイアスされたバイポーラトランジスタ又は
ＭＯＳ ＦＥＴにおける入力電力変動に対する消費電力
の変化は、同様にＡＢ級にバイアスされたＧａＡｓ Ｆ
ＥＴにおけるその変化よりも大きい。
ｓ ＦＥＴの出力電力と消費電力との関係を示す。な
お、図２において、ＭはＭＯＳ ＦＥＴを表したもので
あり、ＧはＧａＡｓ ＦＥＴを表したものである。例え
ばＡＢ級にバイアスされたバイポーラトランジスタ又は
ＭＯＳ ＦＥＴにおける入力電力変動に対する消費電力
の変化は、同様にＡＢ級にバイアスされたＧａＡｓ Ｆ
ＥＴにおけるその変化よりも大きい。
【００４７】具体的には、例えば図２に示すように、出
力電力が２０Ｗである場合、ＭＯＳＦＥＴの消費電力と
ＧａＡｓ ＦＥＴの消費電力とはほとんど同じである
が、出力電力が５Ｗ以下である場合、即ち、主信号の入
力がない又は主信号の入力が少ない場合は、ＭＯＳ Ｆ
ＥＴの消費電力のほうがＧａＡｓ ＦＥＴの消費電力よ
り約３０Ｗ少なくなる。
力電力が２０Ｗである場合、ＭＯＳＦＥＴの消費電力と
ＧａＡｓ ＦＥＴの消費電力とはほとんど同じである
が、出力電力が５Ｗ以下である場合、即ち、主信号の入
力がない又は主信号の入力が少ない場合は、ＭＯＳ Ｆ
ＥＴの消費電力のほうがＧａＡｓ ＦＥＴの消費電力よ
り約３０Ｗ少なくなる。
【００４８】したがって、主増幅部１５をバイポーラト
ランジスタ又はＭＯＳ ＦＥＴで構成することにより、
前述のごとく、本実施形態にかかるフィードフォワード
増幅装置１において、小型化及び高出力化を実現すると
ともに、例えば深夜などのように呼がほとんどない場合
にはフィードフォワード増幅装置１が低消費電力で動作
するようになっているのである。
ランジスタ又はＭＯＳ ＦＥＴで構成することにより、
前述のごとく、本実施形態にかかるフィードフォワード
増幅装置１において、小型化及び高出力化を実現すると
ともに、例えば深夜などのように呼がほとんどない場合
にはフィードフォワード増幅装置１が低消費電力で動作
するようになっているのである。
【００４９】また、図１に示すフィードフォワード増幅
装置１において、１０は歪み抽出ループ回路部であり、
この歪み抽出ループ回路部１０は、主増幅器１５の出力
のうち主信号成分を相殺した歪み抽出信号を生成するも
のであり、主増幅器１５からの増幅信号について、主増
幅器１５の後段側に設けられた歪み抽出信号出力部１６
を介することにより主信号系に供給するとともに主信号
系の主信号と同じ大きさで位相が反転した主信号相殺信
号を生成する一方、この主信号相殺信号を用いることに
より、主増幅器１５から出力される主信号の歪み成分を
抽出するものである。
装置１において、１０は歪み抽出ループ回路部であり、
この歪み抽出ループ回路部１０は、主増幅器１５の出力
のうち主信号成分を相殺した歪み抽出信号を生成するも
のであり、主増幅器１５からの増幅信号について、主増
幅器１５の後段側に設けられた歪み抽出信号出力部１６
を介することにより主信号系に供給するとともに主信号
系の主信号と同じ大きさで位相が反転した主信号相殺信
号を生成する一方、この主信号相殺信号を用いることに
より、主増幅器１５から出力される主信号の歪み成分を
抽出するものである。
【００５０】さらに、この歪み抽出ループ回路部１０
は、上述した主増幅器用駆動増幅器１４，主増幅器１５
及び歪み抽出信号出力部１６のほかに、分岐部１１，移
相器１２，減衰器１３及び遅延線路（第１遅延部）１７
をそなえて構成されている。ここで、分岐部１１は、主
増幅器１５に入力される主信号の前段の信号（主信号系
の主信号）を分岐するものであり、移相器１２は、制御
回路３３からの制御情報に基づき、分岐部１１からの主
信号の位相を変化させるものであり、減衰器１３は、制
御回路３３からの制御情報に基づき、移相器１２からの
主信号を減衰するものである。
は、上述した主増幅器用駆動増幅器１４，主増幅器１５
及び歪み抽出信号出力部１６のほかに、分岐部１１，移
相器１２，減衰器１３及び遅延線路（第１遅延部）１７
をそなえて構成されている。ここで、分岐部１１は、主
増幅器１５に入力される主信号の前段の信号（主信号系
の主信号）を分岐するものであり、移相器１２は、制御
回路３３からの制御情報に基づき、分岐部１１からの主
信号の位相を変化させるものであり、減衰器１３は、制
御回路３３からの制御情報に基づき、移相器１２からの
主信号を減衰するものである。
【００５１】即ち、移相器１２，減衰器１３は、歪み抽
出信号出力部１６から出力される信号が主信号成分を最
良に相殺された歪み抽出信号となるように、位相，振幅
を可変制御するものである。また、遅延線路１７は、分
岐部１１で主増幅器側とは別に分岐された主信号（分岐
部１１にて分岐された他方の主信号）を、移相器１２，
減衰器１３，主増幅器用駆動増幅器１４及び主増幅器１
５での通過時間を考慮した所定時間だけ遅延させて、歪
み抽出信号出力部１６に出力するものである。
出信号出力部１６から出力される信号が主信号成分を最
良に相殺された歪み抽出信号となるように、位相，振幅
を可変制御するものである。また、遅延線路１７は、分
岐部１１で主増幅器側とは別に分岐された主信号（分岐
部１１にて分岐された他方の主信号）を、移相器１２，
減衰器１３，主増幅器用駆動増幅器１４及び主増幅器１
５での通過時間を考慮した所定時間だけ遅延させて、歪
み抽出信号出力部１６に出力するものである。
【００５２】さらに、歪み抽出信号出力部１６は、遅延
線路１７からの信号と主増幅器１５からの信号とを合成
して歪み抽出信号を出力するものであり、この歪み抽出
信号出力部１６は、主増幅器１５からの増幅された主信
号を増幅前のレベルに減衰させて、遅延線路１７からの
主信号と合成し、これを歪み抽出信号として歪み除去ル
ープ回路部２０に出力するとともに、主増幅器１５から
の信号を歪み除去ループ回路部２０に出力するようにな
っている。
線路１７からの信号と主増幅器１５からの信号とを合成
して歪み抽出信号を出力するものであり、この歪み抽出
信号出力部１６は、主増幅器１５からの増幅された主信
号を増幅前のレベルに減衰させて、遅延線路１７からの
主信号と合成し、これを歪み抽出信号として歪み除去ル
ープ回路部２０に出力するとともに、主増幅器１５から
の信号を歪み除去ループ回路部２０に出力するようにな
っている。
【００５３】また、この図１において、２５は補助増幅
器であり、この補助増幅器２５は、歪み抽出ループ回路
部１０からの歪み抽出信号を所望の増幅率で増幅すると
ともに、主増幅器１５よりその通過遅延時間が短い増幅
器であり、第２トランジスタ及び第２トランジスタの入
力側又は出力側の少なくとも一方に設けられる第２整合
回路で構成されている。この第２トランジスタとして
は、主増幅器１５を構成する第１トランジスタよりも単
体では出力は小さくバイアス電圧も異なるが遅延時間は
短いトランジスタであるディプレッションタイプのＧａ
Ａｓ ＦＥＴが用いられる。
器であり、この補助増幅器２５は、歪み抽出ループ回路
部１０からの歪み抽出信号を所望の増幅率で増幅すると
ともに、主増幅器１５よりその通過遅延時間が短い増幅
器であり、第２トランジスタ及び第２トランジスタの入
力側又は出力側の少なくとも一方に設けられる第２整合
回路で構成されている。この第２トランジスタとして
は、主増幅器１５を構成する第１トランジスタよりも単
体では出力は小さくバイアス電圧も異なるが遅延時間は
短いトランジスタであるディプレッションタイプのＧａ
Ａｓ ＦＥＴが用いられる。
【００５４】また、補助増幅器２５の前段（ドライブ
段）には、補助増幅器２５を効果的に動作させるべく、
補助増幅器２５への入力信号を補助的に増幅する補助増
幅器用駆動増幅器２４が設けられている。この補助増幅
器用駆動増幅器２４は、第４トランジスタ及び第４トラ
ンジスタの入力側又は出力側の少なくとも一方に設けら
れる第４整合回路で構成されている。本実施形態にかか
るフィードフォワード増幅装置１では、第４トランジス
タも、第２トランジスタと同様に、主増幅器１５を構成
する第１トランジスタよりも単体では出力は小さくバイ
アス電圧も異なるが遅延時間は短いトランジスタである
ディプレッションタイプのＧａＡｓ ＦＥＴが用いられ
る。
段）には、補助増幅器２５を効果的に動作させるべく、
補助増幅器２５への入力信号を補助的に増幅する補助増
幅器用駆動増幅器２４が設けられている。この補助増幅
器用駆動増幅器２４は、第４トランジスタ及び第４トラ
ンジスタの入力側又は出力側の少なくとも一方に設けら
れる第４整合回路で構成されている。本実施形態にかか
るフィードフォワード増幅装置１では、第４トランジス
タも、第２トランジスタと同様に、主増幅器１５を構成
する第１トランジスタよりも単体では出力は小さくバイ
アス電圧も異なるが遅延時間は短いトランジスタである
ディプレッションタイプのＧａＡｓ ＦＥＴが用いられ
る。
【００５５】なお、補助増幅器２５及び補助増幅器用駆
動増幅器２４は、後述するＤＣ／ＤＣコンバータ（第２
電圧変換部）３１−２から電源供給されている。ここ
で、図１０を用いて補助増幅器２５及び補助増幅器用駆
動増幅器２４について説明する。図１０は、第２トラン
ジスタ及び第４トランジスタとしてＧａＡｓ ＦＥＴ３
４′′を用いた補助増幅器２５及び補助増幅器用駆動増
幅器２４の回路構成図であり、図１０に示す補助増幅器
２５及び補助増幅器用駆動増幅器２４では、ＧａＡｓ
ＦＥＴ３４′′はソース接地で使用され、ＧａＡｓ Ｆ
ＥＴ３４′′の入力側及び出力側には、高周波等の不要
波を減衰させるための整合回路３５−１，３５−２が設
けられている。この整合回路３５−１，３５−２は、利
得調整の容易さから並列容量を用いたローパスタイプの
ものが用いられる。なお、３６−１，３６−２はコンデ
ンサである。
動増幅器２４は、後述するＤＣ／ＤＣコンバータ（第２
電圧変換部）３１−２から電源供給されている。ここ
で、図１０を用いて補助増幅器２５及び補助増幅器用駆
動増幅器２４について説明する。図１０は、第２トラン
ジスタ及び第４トランジスタとしてＧａＡｓ ＦＥＴ３
４′′を用いた補助増幅器２５及び補助増幅器用駆動増
幅器２４の回路構成図であり、図１０に示す補助増幅器
２５及び補助増幅器用駆動増幅器２４では、ＧａＡｓ
ＦＥＴ３４′′はソース接地で使用され、ＧａＡｓ Ｆ
ＥＴ３４′′の入力側及び出力側には、高周波等の不要
波を減衰させるための整合回路３５−１，３５−２が設
けられている。この整合回路３５−１，３５−２は、利
得調整の容易さから並列容量を用いたローパスタイプの
ものが用いられる。なお、３６−１，３６−２はコンデ
ンサである。
【００５６】また、図１１にＭＯＳ ＦＥＴ及びＧａＡ
ｓ ＦＥＴの周波数と利得との関係とＭＯＳ ＦＥＴ及
びＧａＡｓ ＦＥＴの周波数と遅延時間との関係とを示
す。なお、図１１において、Ｍ′，Ｍ′′はＭＯＳ Ｆ
ＥＴを表したものであり、Ｇ′，Ｇ′′はＧａＡｓ Ｆ
ＥＴを表したものである。図１１に示すように、ＭＯＳ
ＦＥＴの利得は、ＧａＡｓ ＦＥＴの利得より小さ
い。ＧａＡｓ ＦＥＴの利得は周波数の大きさに関係な
くほぼ一定であるのに対して、ＭＯＳ ＦＥＴの利得は
周波数が大きくなるとともに徐々に大きくなってその後
最大となり、さらに周波数が大きくなるとＭＯＳ ＦＥ
Ｔの利得は小さくなる。
ｓ ＦＥＴの周波数と利得との関係とＭＯＳ ＦＥＴ及
びＧａＡｓ ＦＥＴの周波数と遅延時間との関係とを示
す。なお、図１１において、Ｍ′，Ｍ′′はＭＯＳ Ｆ
ＥＴを表したものであり、Ｇ′，Ｇ′′はＧａＡｓ Ｆ
ＥＴを表したものである。図１１に示すように、ＭＯＳ
ＦＥＴの利得は、ＧａＡｓ ＦＥＴの利得より小さ
い。ＧａＡｓ ＦＥＴの利得は周波数の大きさに関係な
くほぼ一定であるのに対して、ＭＯＳ ＦＥＴの利得は
周波数が大きくなるとともに徐々に大きくなってその後
最大となり、さらに周波数が大きくなるとＭＯＳ ＦＥ
Ｔの利得は小さくなる。
【００５７】さらに、図１１に示すように、ＭＯＳ Ｆ
ＥＴの遅延時間は、ＧａＡｓ ＦＥＴの遅延時間より大
きい。ＧａＡｓ ＦＥＴの遅延時間は周波数の大きさに
関係なくほぼ一定であり、ある周波数より大きくなると
ＧａＡｓ ＦＥＴの遅延時間は大きくなるのに対して、
ＭＯＳ ＦＥＴの遅延時間は周波数が大きくなるととも
に徐々に大きくなってその後最大となり、さらに周波数
が大きくなるとＭＯＳＦＥＴの遅延時間は小さくなる。
ＥＴの遅延時間は、ＧａＡｓ ＦＥＴの遅延時間より大
きい。ＧａＡｓ ＦＥＴの遅延時間は周波数の大きさに
関係なくほぼ一定であり、ある周波数より大きくなると
ＧａＡｓ ＦＥＴの遅延時間は大きくなるのに対して、
ＭＯＳ ＦＥＴの遅延時間は周波数が大きくなるととも
に徐々に大きくなってその後最大となり、さらに周波数
が大きくなるとＭＯＳＦＥＴの遅延時間は小さくなる。
【００５８】このため、信号出力の大きいＭＯＳ ＦＥ
Ｔを使用して主増幅器１５及び主増幅器用駆動増幅器１
４を構成すると、利得を大きくするために入力信号の周
波数帯域が使用帯域Ｂとなるように狭帯域に整合する必
要があり、このようにすると、使用帯域ＢではＭＯＳ
ＦＥＴの遅延時間は大きくなるため主増幅器１５及び主
増幅器用駆動増幅器１４の遅延時間も大きくなる（バイ
ポーラトランジスタもＭＯＳ ＦＥＴと同様である）。
Ｔを使用して主増幅器１５及び主増幅器用駆動増幅器１
４を構成すると、利得を大きくするために入力信号の周
波数帯域が使用帯域Ｂとなるように狭帯域に整合する必
要があり、このようにすると、使用帯域ＢではＭＯＳ
ＦＥＴの遅延時間は大きくなるため主増幅器１５及び主
増幅器用駆動増幅器１４の遅延時間も大きくなる（バイ
ポーラトランジスタもＭＯＳ ＦＥＴと同様である）。
【００５９】また、位相をψ，角周波数をω（＝２π
ｆ）とすると、遅延時間τはτ＝−∂ψ／∂ωで表さ
れ、ＧａＡｓ ＦＥＴを使用して補助増幅器２５及び補
助増幅器用駆動増幅器２４を構成すると、前述のごと
く、利得の大きさは周波数の大きさに関係ないため、位
相の変化量が小さい周波数を使用帯域とでき、この使用
帯域は図１１に示す使用帯域Ｂであってもよいため、使
用帯域ＢではＧａＡｓ ＦＥＴの遅延時間は小さくな
り、補助増幅器２５及び補助増幅器用駆動増幅器２４の
遅延時間も小さくなる。
ｆ）とすると、遅延時間τはτ＝−∂ψ／∂ωで表さ
れ、ＧａＡｓ ＦＥＴを使用して補助増幅器２５及び補
助増幅器用駆動増幅器２４を構成すると、前述のごと
く、利得の大きさは周波数の大きさに関係ないため、位
相の変化量が小さい周波数を使用帯域とでき、この使用
帯域は図１１に示す使用帯域Ｂであってもよいため、使
用帯域ＢではＧａＡｓ ＦＥＴの遅延時間は小さくな
り、補助増幅器２５及び補助増幅器用駆動増幅器２４の
遅延時間も小さくなる。
【００６０】このように、補助増幅器２５及び補助増幅
器用駆動増幅器２４をＧａＡｓ ＦＥＴで構成すること
により、バイポーラトランジスタ又はＭＯＳ ＦＥＴで
構成した場合と比べて、遅延時間を約３ｎｓｅｃ短くす
るとともに、後述する遅延線路２７を短くすることがで
き、これにより、遅延線路２７による出力の損失を小さ
くすることができ、本実施形態にかかるフィードフォワ
ード増幅装置１において、消費電力を低減することがで
きるのである。
器用駆動増幅器２４をＧａＡｓ ＦＥＴで構成すること
により、バイポーラトランジスタ又はＭＯＳ ＦＥＴで
構成した場合と比べて、遅延時間を約３ｎｓｅｃ短くす
るとともに、後述する遅延線路２７を短くすることがで
き、これにより、遅延線路２７による出力の損失を小さ
くすることができ、本実施形態にかかるフィードフォワ
ード増幅装置１において、消費電力を低減することがで
きるのである。
【００６１】また、２０は歪み除去ループ回路部であ
り、この歪み除去ループ回路部２０は、補助増幅器２５
で増幅した歪み抽出信号を使用して、主増幅器１５の後
段側の主信号系の信号から主信号成分のみを出力するも
のである。即ち、歪み除去ループ回路部２０は、主増幅
器１５の後段側に設けられ、主増幅器１５の出力の内の
主信号成分を相殺した信号としての歪み抽出信号を使用
して、主増幅器１５の後段側の主信号系の信号から主信
号分を出力するものであり、上述した補助増幅器２５及
び補助増幅器用駆動増幅器２４のほかに、移相器２２，
減衰器２３，歪み成分除去部２６及び遅延線路（第２遅
延部）２７をそなえている。なお、３２はインピーダン
ス整合をとるための終端器である。
り、この歪み除去ループ回路部２０は、補助増幅器２５
で増幅した歪み抽出信号を使用して、主増幅器１５の後
段側の主信号系の信号から主信号成分のみを出力するも
のである。即ち、歪み除去ループ回路部２０は、主増幅
器１５の後段側に設けられ、主増幅器１５の出力の内の
主信号成分を相殺した信号としての歪み抽出信号を使用
して、主増幅器１５の後段側の主信号系の信号から主信
号分を出力するものであり、上述した補助増幅器２５及
び補助増幅器用駆動増幅器２４のほかに、移相器２２，
減衰器２３，歪み成分除去部２６及び遅延線路（第２遅
延部）２７をそなえている。なお、３２はインピーダン
ス整合をとるための終端器である。
【００６２】ここで、移相器２２は、制御回路３３から
の制御情報に基づいて、歪み抽出信号出力部１６からの
歪み抽出信号の位相を変化させるものであり、減衰器２
３は、制御回路３３からの制御情報に基づいて、歪み抽
出信号出力部１６からの歪み抽出信号の振幅を変化させ
るものである。また、遅延線路２７は、主増幅器１５で
増幅された信号を遅延させるものであり、主増幅器１５
からの主信号及び主増幅器１５で発生する歪み抽出信号
成分を入力され、これらの信号について、移相器２２，
減衰器２３，補助増幅器用駆動増幅器２４及び補助増幅
器２５での通過時間を考慮した所定時間だけ遅延させる
ものである。
の制御情報に基づいて、歪み抽出信号出力部１６からの
歪み抽出信号の位相を変化させるものであり、減衰器２
３は、制御回路３３からの制御情報に基づいて、歪み抽
出信号出力部１６からの歪み抽出信号の振幅を変化させ
るものである。また、遅延線路２７は、主増幅器１５で
増幅された信号を遅延させるものであり、主増幅器１５
からの主信号及び主増幅器１５で発生する歪み抽出信号
成分を入力され、これらの信号について、移相器２２，
減衰器２３，補助増幅器用駆動増幅器２４及び補助増幅
器２５での通過時間を考慮した所定時間だけ遅延させる
ものである。
【００６３】この場合、補助増幅器用駆動増幅器２４及
び補助増幅器２５にＧａＡｓ ＦＥＴを使用しているの
で、上記遅延時間を短縮することができ、これにより、
遅延線路２７を従来使用していたものより短くすること
ができる。さらに、歪み成分除去部２６は、補助増幅器
２５からの増幅信号と遅延線路２７からの信号とを合成
して、歪み成分を除去された主信号を出力するものであ
り、この歪み成分除去部２６においては、主信号成分以
外の成分（主増幅器１５で発生する歪み抽出信号成分）
が相殺されるようになっている。
び補助増幅器２５にＧａＡｓ ＦＥＴを使用しているの
で、上記遅延時間を短縮することができ、これにより、
遅延線路２７を従来使用していたものより短くすること
ができる。さらに、歪み成分除去部２６は、補助増幅器
２５からの増幅信号と遅延線路２７からの信号とを合成
して、歪み成分を除去された主信号を出力するものであ
り、この歪み成分除去部２６においては、主信号成分以
外の成分（主増幅器１５で発生する歪み抽出信号成分）
が相殺されるようになっている。
【００６４】また、この図１に示すように、主増幅器１
５及び主増幅器用駆動増幅器１４のためのバイアス電源
として、電源部（１次電源）３０からの電圧を主増幅器
１５及び主増幅器用駆動増幅器１４に適した電圧に変換
する第１電圧変換部としてのＤＣ／ＤＣコンバータ３１
−１が使用されるとともに、補助増幅器２５及び補助増
幅器用駆動増幅器２４のためのバイアス電源として、電
源部３０からの電圧を補助増幅器２５及び補助増幅器用
駆動増幅器２４に適した電圧に変換する第２電圧変換部
としてのＤＣ／ＤＣコンバータ３１−２が使用されてい
る。
５及び主増幅器用駆動増幅器１４のためのバイアス電源
として、電源部（１次電源）３０からの電圧を主増幅器
１５及び主増幅器用駆動増幅器１４に適した電圧に変換
する第１電圧変換部としてのＤＣ／ＤＣコンバータ３１
−１が使用されるとともに、補助増幅器２５及び補助増
幅器用駆動増幅器２４のためのバイアス電源として、電
源部３０からの電圧を補助増幅器２５及び補助増幅器用
駆動増幅器２４に適した電圧に変換する第２電圧変換部
としてのＤＣ／ＤＣコンバータ３１−２が使用されてい
る。
【００６５】即ち、バイポーラトランジスタ又はＭＯＳ
ＦＥＴで構成された主増幅器１５及び主増幅器用駆動
増幅器１４のバイアス電圧は２４Ｖ〜２８Ｖであり、Ｇ
ａＡｓ ＦＥＴで構成された補助増幅器２５及び補助増
幅器用駆動増幅器２４のバイアス電圧は８〜１０Ｖであ
るため、１種類の電源電圧を出力する電源部３０からの
電圧を、ＤＣ／ＤＣコンバータ３１−１で２４Ｖ〜２８
Ｖに変換して主増幅器１５及び主増幅器用駆動増幅器１
４に供給するとともに、ＤＣ／ＤＣコンバータ３１−２
で８〜１０Ｖに変換して補助増幅器２５及び補助増幅器
用駆動増幅器２４に供給するようになっているのであ
る。
ＦＥＴで構成された主増幅器１５及び主増幅器用駆動
増幅器１４のバイアス電圧は２４Ｖ〜２８Ｖであり、Ｇ
ａＡｓ ＦＥＴで構成された補助増幅器２５及び補助増
幅器用駆動増幅器２４のバイアス電圧は８〜１０Ｖであ
るため、１種類の電源電圧を出力する電源部３０からの
電圧を、ＤＣ／ＤＣコンバータ３１−１で２４Ｖ〜２８
Ｖに変換して主増幅器１５及び主増幅器用駆動増幅器１
４に供給するとともに、ＤＣ／ＤＣコンバータ３１−２
で８〜１０Ｖに変換して補助増幅器２５及び補助増幅器
用駆動増幅器２４に供給するようになっているのであ
る。
【００６６】上述の構成により、本発明の第１実施形態
にかかるフィードフォワード増幅装置１では、主信号と
してのマルチキャリア信号が入力されると、歪み抽出ル
ープ回路部１０では、相殺された主信号成分が最小とな
るように歪み抽出信号を出力する一方、歪み除去ループ
回路部２０では、相殺された歪み信号成分を最小となる
ように主信号を出力する。
にかかるフィードフォワード増幅装置１では、主信号と
してのマルチキャリア信号が入力されると、歪み抽出ル
ープ回路部１０では、相殺された主信号成分が最小とな
るように歪み抽出信号を出力する一方、歪み除去ループ
回路部２０では、相殺された歪み信号成分を最小となる
ように主信号を出力する。
【００６７】このように、本発明の第１実施形態にかか
るフィードフォワード増幅装置１によれば、主増幅器１
５及び主増幅器用駆動増幅器１４を、バイポーラトラン
ジスタ又はＭＯＳ ＦＥＴで構成することにより、主増
幅器１５を多段のトランジスタで構成する必要がなくな
り、装置の小型化をはかりながら高出力化を実現するこ
とができる利点がある。
るフィードフォワード増幅装置１によれば、主増幅器１
５及び主増幅器用駆動増幅器１４を、バイポーラトラン
ジスタ又はＭＯＳ ＦＥＴで構成することにより、主増
幅器１５を多段のトランジスタで構成する必要がなくな
り、装置の小型化をはかりながら高出力化を実現するこ
とができる利点がある。
【００６８】また、本実施形態にかかるフィードフォワ
ード増幅装置１においては、補助増幅器２５及び補助増
幅器用駆動増幅器２４をＧａＡｓ ＦＥＴで構成してい
るので、例えば８００ＭＨｚ帯での遅延時間を約５ｎｓ
ｅｃとすることができる。なお、従来のように、補助増
幅器２５及び補助増幅器用駆動増幅器２４をバイポーラ
トランジスタ又はＭＯＳ ＦＥＴで構成した場合には、
その遅延時間は約８ｎｓｅｃとなり、補助増幅器２５及
び補助増幅器用駆動増幅器２４をＧａＡｓＦＥＴで構成
したものよりも長い。
ード増幅装置１においては、補助増幅器２５及び補助増
幅器用駆動増幅器２４をＧａＡｓ ＦＥＴで構成してい
るので、例えば８００ＭＨｚ帯での遅延時間を約５ｎｓ
ｅｃとすることができる。なお、従来のように、補助増
幅器２５及び補助増幅器用駆動増幅器２４をバイポーラ
トランジスタ又はＭＯＳ ＦＥＴで構成した場合には、
その遅延時間は約８ｎｓｅｃとなり、補助増幅器２５及
び補助増幅器用駆動増幅器２４をＧａＡｓＦＥＴで構成
したものよりも長い。
【００６９】このように、遅延時間が従来のものよりも
約３ｎｓｅｃ短くなることにより、遅延線路２７を約６
０ｃｍ短くすることができ、遅延線路２７による出力の
損失を約０．２ｄＢ小さくすることができる。このよう
に、本実施形態にかかるフィードフォワード増幅装置１
によれば、主増幅器１５及び主増幅器用駆動増幅器１４
を、バイポーラトランジスタ又はＭＯＳ ＦＥＴで構成
することにより、装置の小型化をはかりながら高出力化
を実現することができるとともに、補助増幅器２５及び
補助増幅器用駆動増幅器２４をＧａＡｓ ＦＥＴで構成
することにより、装置を小型化するとともに、消費電力
を低減することができる利点がある。 （ｂ）第２実施形態の説明 図３は本発明の第２実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図３に示す
フィードフォワード増幅装置２においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
約３ｎｓｅｃ短くなることにより、遅延線路２７を約６
０ｃｍ短くすることができ、遅延線路２７による出力の
損失を約０．２ｄＢ小さくすることができる。このよう
に、本実施形態にかかるフィードフォワード増幅装置１
によれば、主増幅器１５及び主増幅器用駆動増幅器１４
を、バイポーラトランジスタ又はＭＯＳ ＦＥＴで構成
することにより、装置の小型化をはかりながら高出力化
を実現することができるとともに、補助増幅器２５及び
補助増幅器用駆動増幅器２４をＧａＡｓ ＦＥＴで構成
することにより、装置を小型化するとともに、消費電力
を低減することができる利点がある。 （ｂ）第２実施形態の説明 図３は本発明の第２実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図３に示す
フィードフォワード増幅装置２においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
【００７０】また、図３に示すフィードフォワード増幅
装置２は、前述の第１実施形態におけるものに対して、
主増幅器１５及び主増幅器用駆動増幅器１４のためのバ
イアス電源として、主増幅器１５及び主増幅器用駆動増
幅器１４に適した電圧を供給する１次電源としての電源
部３０が使用されるとともに、補助増幅器２５及び補助
増幅器用駆動増幅器２４のためのバイアス電源として、
電源部３０からの電圧を補助増幅器２５及び補助増幅器
用駆動増幅器２４に適した電圧に変換する電圧変換部と
してのＤＣ／ＤＣコンバータ３１が使用されている点が
異なり、それ以外の構成は基本的に前述の第１実施形態
と同様である。
装置２は、前述の第１実施形態におけるものに対して、
主増幅器１５及び主増幅器用駆動増幅器１４のためのバ
イアス電源として、主増幅器１５及び主増幅器用駆動増
幅器１４に適した電圧を供給する１次電源としての電源
部３０が使用されるとともに、補助増幅器２５及び補助
増幅器用駆動増幅器２４のためのバイアス電源として、
電源部３０からの電圧を補助増幅器２５及び補助増幅器
用駆動増幅器２４に適した電圧に変換する電圧変換部と
してのＤＣ／ＤＣコンバータ３１が使用されている点が
異なり、それ以外の構成は基本的に前述の第１実施形態
と同様である。
【００７１】即ち、バイポーラトランジスタ又はＭＯＳ
ＦＥＴで構成された主増幅器１５及び主増幅器用駆動
増幅器１４のバイアス電圧は２４Ｖ〜２８Ｖであり、Ｇ
ａＡｓ ＦＥＴで構成された補助増幅器２５及び補助増
幅器用駆動増幅器２４のバイアス電圧は８〜１０Ｖであ
るため、電源部３０の電圧を２４〜２８Ｖとして主増幅
器１５及び主増幅器用駆動増幅器１４に直接供給すると
ともに、電源部３０からの電圧をＤＣ／ＤＣコンバータ
３１で８〜１０Ｖに変換して補助増幅器２５及び補助増
幅器用駆動増幅器２４に供給するようになっているので
ある。
ＦＥＴで構成された主増幅器１５及び主増幅器用駆動
増幅器１４のバイアス電圧は２４Ｖ〜２８Ｖであり、Ｇ
ａＡｓ ＦＥＴで構成された補助増幅器２５及び補助増
幅器用駆動増幅器２４のバイアス電圧は８〜１０Ｖであ
るため、電源部３０の電圧を２４〜２８Ｖとして主増幅
器１５及び主増幅器用駆動増幅器１４に直接供給すると
ともに、電源部３０からの電圧をＤＣ／ＤＣコンバータ
３１で８〜１０Ｖに変換して補助増幅器２５及び補助増
幅器用駆動増幅器２４に供給するようになっているので
ある。
【００７２】なお、主増幅器１５及び主増幅器用駆動増
幅器１４は、図８，図９に示すように、バイポーラトラ
ンジスタ３４′又はＭＯＳ ＦＥＴ３４，整合回路３５
−１，３５−２，コンデンサ３６−１，３６−２をそな
えて構成されている。また、補助増幅器２５及び補助増
幅器用駆動増幅器２４は、図１０に示すように、ＧａＡ
ｓ ＦＥＴ３４′′，整合回路３５−１，３５−２，コ
ンデンサ３６−１，３６−２をそなえて構成されてい
る。
幅器１４は、図８，図９に示すように、バイポーラトラ
ンジスタ３４′又はＭＯＳ ＦＥＴ３４，整合回路３５
−１，３５−２，コンデンサ３６−１，３６−２をそな
えて構成されている。また、補助増幅器２５及び補助増
幅器用駆動増幅器２４は、図１０に示すように、ＧａＡ
ｓ ＦＥＴ３４′′，整合回路３５−１，３５−２，コ
ンデンサ３６−１，３６−２をそなえて構成されてい
る。
【００７３】上述の構成により、本発明の第２実施形態
にかかるフィードフォワード増幅装置２では、前述の第
１実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
にかかるフィードフォワード増幅装置２では、前述の第
１実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
【００７４】このように、本発明の第２実施形態にかか
るフィードフォワード増幅装置２によれば、前述の第１
実施形態の場合と同様の利点が得られるほか、電源部３
０の電圧を主増幅器１５及び主増幅器用駆動増幅器１４
に直接供給することにより、第１実施形態では２つ用い
ていた電圧変換部を１つに削減することができるため、
これにより電圧変換部の変換損失分の消費電力を削減す
ることができ、更にフィードフォワード増幅装置２を低
消費電力化できる利点がある。 （ｃ）第３実施形態の説明 図４は本発明の第３実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図４に示す
フィードフォワード増幅装置３においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
るフィードフォワード増幅装置２によれば、前述の第１
実施形態の場合と同様の利点が得られるほか、電源部３
０の電圧を主増幅器１５及び主増幅器用駆動増幅器１４
に直接供給することにより、第１実施形態では２つ用い
ていた電圧変換部を１つに削減することができるため、
これにより電圧変換部の変換損失分の消費電力を削減す
ることができ、更にフィードフォワード増幅装置２を低
消費電力化できる利点がある。 （ｃ）第３実施形態の説明 図４は本発明の第３実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図４に示す
フィードフォワード増幅装置３においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
【００７５】また、図３に示すフィードフォワード増幅
装置２は、前述の第１実施形態におけるものに対して、
主増幅器用駆動増幅器１４がＧａＡｓ ＦＥＴで構成さ
れている点と、主増幅器１５のためのバイアス電源とし
て、１次電源としての電源部３０からの電圧を主増幅器
１５に適した電圧に変換する第１電圧変換部としてのＤ
Ｃ／ＤＣコンバータ３１−１が使用されるとともに、補
助増幅器２５，主増幅器用駆動増幅器１４及び補助増幅
器用駆動増幅器２４のためのバイアス電源として、電源
部３０からの電圧を補助増幅器２５，主増幅器用駆動増
幅器１４及び補助増幅器用駆動増幅器２４に適した電圧
に変換する第２電圧変換部としてのＤＣ／ＤＣコンバー
タ３１−２が使用されている点が異なり、それ以外の構
成は基本的に前述の第１実施形態と同様である。
装置２は、前述の第１実施形態におけるものに対して、
主増幅器用駆動増幅器１４がＧａＡｓ ＦＥＴで構成さ
れている点と、主増幅器１５のためのバイアス電源とし
て、１次電源としての電源部３０からの電圧を主増幅器
１５に適した電圧に変換する第１電圧変換部としてのＤ
Ｃ／ＤＣコンバータ３１−１が使用されるとともに、補
助増幅器２５，主増幅器用駆動増幅器１４及び補助増幅
器用駆動増幅器２４のためのバイアス電源として、電源
部３０からの電圧を補助増幅器２５，主増幅器用駆動増
幅器１４及び補助増幅器用駆動増幅器２４に適した電圧
に変換する第２電圧変換部としてのＤＣ／ＤＣコンバー
タ３１−２が使用されている点が異なり、それ以外の構
成は基本的に前述の第１実施形態と同様である。
【００７６】即ち、バイポーラトランジスタ又はＭＯＳ
ＦＥＴで構成された主増幅器１５のバイアス電圧は２
４Ｖ〜２８Ｖであり、ＧａＡｓ ＦＥＴで構成された補
助増幅器２５，主増幅器用駆動増幅器１４及び補助増幅
器用駆動増幅器２４のバイアス電圧は８〜１０Ｖである
ため、１種類の電源電圧を出力する電源部３０からの電
圧を、ＤＣ／ＤＣコンバータ３１−１で２４〜２８Ｖに
変換して主増幅器１５に供給するとともに、ＤＣ／ＤＣ
コンバータ３１−２で８〜１０Ｖに変換して補助増幅器
２５，主増幅器用駆動増幅器１４及び補助増幅器用駆動
増幅器２４に供給するようになっているのである。
ＦＥＴで構成された主増幅器１５のバイアス電圧は２
４Ｖ〜２８Ｖであり、ＧａＡｓ ＦＥＴで構成された補
助増幅器２５，主増幅器用駆動増幅器１４及び補助増幅
器用駆動増幅器２４のバイアス電圧は８〜１０Ｖである
ため、１種類の電源電圧を出力する電源部３０からの電
圧を、ＤＣ／ＤＣコンバータ３１−１で２４〜２８Ｖに
変換して主増幅器１５に供給するとともに、ＤＣ／ＤＣ
コンバータ３１−２で８〜１０Ｖに変換して補助増幅器
２５，主増幅器用駆動増幅器１４及び補助増幅器用駆動
増幅器２４に供給するようになっているのである。
【００７７】なお、主増幅器１５は、図８，図９に示す
ように、バイポーラトランジスタ３４′又はＭＯＳ Ｆ
ＥＴ３４，整合回路３５−１，３５−２，コンデンサ３
６−１，３６−２をそなえて構成されている。また、主
増幅器用駆動増幅器１４，補助増幅器２５及び補助増幅
器用駆動増幅器２４は、図１０に示すように、ＧａＡｓ
ＦＥＴ３４′′，整合回路３５−１，３５−２，コン
デンサ３６−１，３６−２をそなえて構成されている。
ように、バイポーラトランジスタ３４′又はＭＯＳ Ｆ
ＥＴ３４，整合回路３５−１，３５−２，コンデンサ３
６−１，３６−２をそなえて構成されている。また、主
増幅器用駆動増幅器１４，補助増幅器２５及び補助増幅
器用駆動増幅器２４は、図１０に示すように、ＧａＡｓ
ＦＥＴ３４′′，整合回路３５−１，３５−２，コン
デンサ３６−１，３６−２をそなえて構成されている。
【００７８】上述の構成により、本発明の第３実施形態
にかかるフィードフォワード増幅装置３では、前述の第
１実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
にかかるフィードフォワード増幅装置３では、前述の第
１実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
【００７９】このように、本発明の第３実施形態にかか
るフィードフォワード増幅装置３によれば、主増幅器１
５をバイポーラトランジスタ又はＭＯＳ ＦＥＴで構成
することにより、主増幅器１５を多段のトランジスタで
構成する必要がなくなり、装置の小型化及び高出力化を
実現することができる利点がある。また、本発明の第３
実施形態にかかるフィードフォワード増幅装置３によれ
ば、補助増幅器２５，主増幅器用駆動増幅器１４及び補
助増幅器用駆動増幅器２４をＧａＡｓ ＦＥＴで構成す
ることにより、遅延線路２７を短くすることができるほ
か、遅延線路１７も短くすることができ、これにより、
更に、装置を小型化するとともに、消費電力を低減する
ことができる利点がある。 （ｄ）第４実施形態の説明 図５は本発明の第４実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図５に示す
フィードフォワード増幅装置４においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
るフィードフォワード増幅装置３によれば、主増幅器１
５をバイポーラトランジスタ又はＭＯＳ ＦＥＴで構成
することにより、主増幅器１５を多段のトランジスタで
構成する必要がなくなり、装置の小型化及び高出力化を
実現することができる利点がある。また、本発明の第３
実施形態にかかるフィードフォワード増幅装置３によれ
ば、補助増幅器２５，主増幅器用駆動増幅器１４及び補
助増幅器用駆動増幅器２４をＧａＡｓ ＦＥＴで構成す
ることにより、遅延線路２７を短くすることができるほ
か、遅延線路１７も短くすることができ、これにより、
更に、装置を小型化するとともに、消費電力を低減する
ことができる利点がある。 （ｄ）第４実施形態の説明 図５は本発明の第４実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図５に示す
フィードフォワード増幅装置４においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
【００８０】また、図５に示すフィードフォワード増幅
装置４は、前述の第３実施形態におけるものに対して、
主増幅器１５のためのバイアス電源として、主増幅器１
５に適した電圧を供給する１次電源としての電源部３０
が使用されるとともに、補助増幅器２５，主増幅器用駆
動増幅器１４及び補助増幅器用駆動増幅器２４のための
バイアス電源として、電源部３０からの電圧を補助増幅
器２５，主増幅器用駆動増幅器１４及び補助増幅器用駆
動増幅器２４に適した電圧に変換する電圧変換部として
のＤＣ／ＤＣコンバータ３１が使用されている点が異な
り、それ以外の構成は基本的に前述の第３実施形態と同
様である。
装置４は、前述の第３実施形態におけるものに対して、
主増幅器１５のためのバイアス電源として、主増幅器１
５に適した電圧を供給する１次電源としての電源部３０
が使用されるとともに、補助増幅器２５，主増幅器用駆
動増幅器１４及び補助増幅器用駆動増幅器２４のための
バイアス電源として、電源部３０からの電圧を補助増幅
器２５，主増幅器用駆動増幅器１４及び補助増幅器用駆
動増幅器２４に適した電圧に変換する電圧変換部として
のＤＣ／ＤＣコンバータ３１が使用されている点が異な
り、それ以外の構成は基本的に前述の第３実施形態と同
様である。
【００８１】即ち、バイポーラトランジスタ又はＭＯＳ
ＦＥＴで構成された主増幅器１５のバイアス電圧は２
４Ｖ〜２８Ｖであり、ＧａＡｓ ＦＥＴで構成された補
助増幅器２５，主増幅器用駆動増幅器１４及び補助増幅
器用駆動増幅器２４のバイアス電圧は８〜１０Ｖである
ため、電源部３０の電圧を２４〜２８Ｖとして主増幅器
１５に直接供給するとともに、電源部３０からの電圧を
ＤＣ／ＤＣコンバータ３１で８〜１０Ｖに変換して補助
増幅器２５，主増幅器用駆動増幅器１４及び補助増幅器
用駆動増幅器２４に供給するようになっているのであ
る。
ＦＥＴで構成された主増幅器１５のバイアス電圧は２
４Ｖ〜２８Ｖであり、ＧａＡｓ ＦＥＴで構成された補
助増幅器２５，主増幅器用駆動増幅器１４及び補助増幅
器用駆動増幅器２４のバイアス電圧は８〜１０Ｖである
ため、電源部３０の電圧を２４〜２８Ｖとして主増幅器
１５に直接供給するとともに、電源部３０からの電圧を
ＤＣ／ＤＣコンバータ３１で８〜１０Ｖに変換して補助
増幅器２５，主増幅器用駆動増幅器１４及び補助増幅器
用駆動増幅器２４に供給するようになっているのであ
る。
【００８２】なお、主増幅器１５は、図８，図９に示す
ように、バイポーラトランジスタ３４′又はＭＯＳ Ｆ
ＥＴ３４，整合回路３５−１，３５−２，コンデンサ３
６−１，３６−２をそなえて構成されている。また、主
増幅器用駆動増幅器１４，補助増幅器２５及び補助増幅
器用駆動増幅器２４は、図１０に示すように、ＧａＡｓ
ＦＥＴ３４′′，整合回路３５−１，３５−２，コン
デンサ３６−１，３６−２をそなえて構成されている。
ように、バイポーラトランジスタ３４′又はＭＯＳ Ｆ
ＥＴ３４，整合回路３５−１，３５−２，コンデンサ３
６−１，３６−２をそなえて構成されている。また、主
増幅器用駆動増幅器１４，補助増幅器２５及び補助増幅
器用駆動増幅器２４は、図１０に示すように、ＧａＡｓ
ＦＥＴ３４′′，整合回路３５−１，３５−２，コン
デンサ３６−１，３６−２をそなえて構成されている。
【００８３】上述の構成により、本発明の第４実施形態
にかかるフィードフォワード増幅装置４では、前述の第
３実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
にかかるフィードフォワード増幅装置４では、前述の第
３実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
【００８４】このように、本発明の第４実施形態にかか
るフィードフォワード増幅装置４によれば、前述の第３
実施形態の場合と同様の利点が得られるほか、電源部３
０の電圧を主増幅器１５に直接供給することにより、第
３実施形態では２つ用いていた電圧変換部を１つに削減
することができるため、これにより電圧変換部の変換損
失分の消費電力を削減することができ、更にフィードフ
ォワード増幅装置４を低消費電力化できる利点がある。 （ｅ）第５実施形態の説明 図６は本発明の第５実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図６に示す
フィードフォワード増幅装置５においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
るフィードフォワード増幅装置４によれば、前述の第３
実施形態の場合と同様の利点が得られるほか、電源部３
０の電圧を主増幅器１５に直接供給することにより、第
３実施形態では２つ用いていた電圧変換部を１つに削減
することができるため、これにより電圧変換部の変換損
失分の消費電力を削減することができ、更にフィードフ
ォワード増幅装置４を低消費電力化できる利点がある。 （ｅ）第５実施形態の説明 図６は本発明の第５実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図６に示す
フィードフォワード増幅装置５においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
【００８５】また、図６に示すフィードフォワード増幅
装置５は、前述の第１実施形態におけるものに対して、
補助増幅器用駆動増幅器２４を制御回路３３′からのゲ
ート電圧制御信号により利得を制御される可変利得型増
幅器として構成して、補助増幅器２５の温度変化に対す
る利得を補正するとともに、図１に示す減衰器２３を省
略して、減衰器２３での通過時間を考慮した遅延時間を
削減するようにした点が異なり、それ以外の構成は基本
的に前述の第１実施形態と同様である。
装置５は、前述の第１実施形態におけるものに対して、
補助増幅器用駆動増幅器２４を制御回路３３′からのゲ
ート電圧制御信号により利得を制御される可変利得型増
幅器として構成して、補助増幅器２５の温度変化に対す
る利得を補正するとともに、図１に示す減衰器２３を省
略して、減衰器２３での通過時間を考慮した遅延時間を
削減するようにした点が異なり、それ以外の構成は基本
的に前述の第１実施形態と同様である。
【００８６】即ち、図６に示すフィードフォワード増幅
装置５では、主増幅器１５及び主増幅器用駆動増幅器１
４はバイポーラトランジスタ又はＭＯＳ ＦＥＴで構成
されており、補助増幅器２５及び補助増幅器用駆動増幅
器２４はＧａＡｓ ＦＥＴで構成されているが、補助増
幅器２５及び補助増幅器用駆動増幅器２４に、利得の温
度特性がバイポーラトランジスタ及びＭＯＳ ＦＥＴよ
り小さいＧａＡｓ ＦＥＴを用いることにより、補助増
幅器２５及び補助増幅器用駆動増幅器２４の利得補正量
が小さくなるため、制御回路３３′からのゲート電圧制
御信号による補助増幅器用駆動増幅器２４の利得制御を
行なうようになっている。
装置５では、主増幅器１５及び主増幅器用駆動増幅器１
４はバイポーラトランジスタ又はＭＯＳ ＦＥＴで構成
されており、補助増幅器２５及び補助増幅器用駆動増幅
器２４はＧａＡｓ ＦＥＴで構成されているが、補助増
幅器２５及び補助増幅器用駆動増幅器２４に、利得の温
度特性がバイポーラトランジスタ及びＭＯＳ ＦＥＴよ
り小さいＧａＡｓ ＦＥＴを用いることにより、補助増
幅器２５及び補助増幅器用駆動増幅器２４の利得補正量
が小さくなるため、制御回路３３′からのゲート電圧制
御信号による補助増幅器用駆動増幅器２４の利得制御を
行なうようになっている。
【００８７】なお、主増幅器１５及び主増幅器用駆動増
幅器１４は、図８，図９に示すように、バイポーラトラ
ンジスタ３４′又はＭＯＳ ＦＥＴ３４，整合回路３５
−１，３５−２，コンデンサ３６−１，３６−２をそな
えて構成されている。また、補助増幅器２５及び補助増
幅器用駆動増幅器２４は、図１０に示すように、ＧａＡ
ｓ ＦＥＴ３４′′，整合回路３５−１，３５−２，コ
ンデンサ３６−１，３６−２をそなえて構成されてい
る。
幅器１４は、図８，図９に示すように、バイポーラトラ
ンジスタ３４′又はＭＯＳ ＦＥＴ３４，整合回路３５
−１，３５−２，コンデンサ３６−１，３６−２をそな
えて構成されている。また、補助増幅器２５及び補助増
幅器用駆動増幅器２４は、図１０に示すように、ＧａＡ
ｓ ＦＥＴ３４′′，整合回路３５−１，３５−２，コ
ンデンサ３６−１，３６−２をそなえて構成されてい
る。
【００８８】上述の構成により、本発明の第５実施形態
にかかるフィードフォワード増幅装置５では、前述の第
１実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
にかかるフィードフォワード増幅装置５では、前述の第
１実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
【００８９】このように、本発明の第５実施形態にかか
るフィードフォワード増幅装置５によれば、前述の第１
実施形態の場合と同様の利点が得られるほか、補助増幅
器用駆動増幅器２４を可変利得型増幅器として構成する
ことにより、補助増幅器２５の温度変化に対する利得を
補正するとともに、図１３に示す従来のフィードフォワ
ード増幅装置２０４で用いられていた減衰器２２３を省
略して、減衰器２２３での通過時間を考慮した遅延時間
を削減して、遅延線路２７を短くすることができる利点
がある。
るフィードフォワード増幅装置５によれば、前述の第１
実施形態の場合と同様の利点が得られるほか、補助増幅
器用駆動増幅器２４を可変利得型増幅器として構成する
ことにより、補助増幅器２５の温度変化に対する利得を
補正するとともに、図１３に示す従来のフィードフォワ
ード増幅装置２０４で用いられていた減衰器２２３を省
略して、減衰器２２３での通過時間を考慮した遅延時間
を削減して、遅延線路２７を短くすることができる利点
がある。
【００９０】また、補助増幅器２５及び補助増幅器用駆
動増幅器２４をＧａＡｓ ＦＥＴで構成することによ
り、これらの利得補正量を小さくして、制御回路３３′
からのゲート電圧制御信号による補助増幅器用駆動増幅
器２４の利得制御を行なうことができる利点がある。８
００ＭＨｚ帯でダイオードを用いた利得可変器は約０．
８ｎｓｅｃの遅延時間を有するため、制御回路３３′か
らのゲート電圧制御電圧による補助増幅器用駆動増幅器
２４の利得制御を行なうことにより、その遅延時間を削
減することができるため、更なる遅延線路２７の小型化
及び低損失化が可能となり、装置を小型化することがで
きる利点がある。
動増幅器２４をＧａＡｓ ＦＥＴで構成することによ
り、これらの利得補正量を小さくして、制御回路３３′
からのゲート電圧制御信号による補助増幅器用駆動増幅
器２４の利得制御を行なうことができる利点がある。８
００ＭＨｚ帯でダイオードを用いた利得可変器は約０．
８ｎｓｅｃの遅延時間を有するため、制御回路３３′か
らのゲート電圧制御電圧による補助増幅器用駆動増幅器
２４の利得制御を行なうことにより、その遅延時間を削
減することができるため、更なる遅延線路２７の小型化
及び低損失化が可能となり、装置を小型化することがで
きる利点がある。
【００９１】なお、上述した第２〜第４実施形態にかか
るフィードフォワード増幅装置２〜４においても、補助
増幅器用駆動増幅器２４を可変利得型増幅器として構成
して、減衰器２３を省略するようにしてもよい。 （ｆ）第６実施形態の説明 図７は本発明の第６実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図７に示す
フィードフォワード増幅装置６においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
るフィードフォワード増幅装置２〜４においても、補助
増幅器用駆動増幅器２４を可変利得型増幅器として構成
して、減衰器２３を省略するようにしてもよい。 （ｆ）第６実施形態の説明 図７は本発明の第６実施形態にかかるフィードフォワー
ド増幅装置を示すブロック図であるが、この図７に示す
フィードフォワード増幅装置６においても、前述の第１
実施形態におけるものと同様に、主信号系からのマルチ
キャリア信号を増幅するものである。
【００９２】また、図７に示すフィードフォワード増幅
装置６は、前述の第１実施形態におけるものに対して、
補助増幅器２５Ｂ−１，２５Ｂ−２がハイブリッド２５
Ａ−１，２５Ａ−２を用いた平衡型増幅器として構成さ
れている点が異なり、それ以外の構成は基本的に前述の
第１実施形態と同様である。即ち、図７に示すフィード
フォワード増幅装置６では、主増幅器１５及び主増幅器
用駆動増幅器１４はバイポーラトランジスタ又はＭＯＳ
ＦＥＴで構成されており、補助増幅器２５Ｂ−１，２
５Ｂ−２及び補助増幅器用駆動増幅器２４はＧａＡｓ
ＦＥＴで構成されているが、一般的にＧａＡｓ ＦＥＴ
の出力リターンロスは小さく、補助増幅器の出力リター
ンロスが小さい場合、歪み成分除去部２６で補助増幅器
からの信号と遅延線路２７からの信号とを合成する際に
リップルが生じるため、補助増幅器のリターンロスを大
きくする必要がある。
装置６は、前述の第１実施形態におけるものに対して、
補助増幅器２５Ｂ−１，２５Ｂ−２がハイブリッド２５
Ａ−１，２５Ａ−２を用いた平衡型増幅器として構成さ
れている点が異なり、それ以外の構成は基本的に前述の
第１実施形態と同様である。即ち、図７に示すフィード
フォワード増幅装置６では、主増幅器１５及び主増幅器
用駆動増幅器１４はバイポーラトランジスタ又はＭＯＳ
ＦＥＴで構成されており、補助増幅器２５Ｂ−１，２
５Ｂ−２及び補助増幅器用駆動増幅器２４はＧａＡｓ
ＦＥＴで構成されているが、一般的にＧａＡｓ ＦＥＴ
の出力リターンロスは小さく、補助増幅器の出力リター
ンロスが小さい場合、歪み成分除去部２６で補助増幅器
からの信号と遅延線路２７からの信号とを合成する際に
リップルが生じるため、補助増幅器のリターンロスを大
きくする必要がある。
【００９３】このため、本実施形態にかかるフィードフ
ォワード増幅装置６では、補助増幅器２５Ｂ−１，２５
Ｂ−２をハイブリッド２５Ａ−１，２５Ａ−２を用いて
平衡型増幅器として構成して、補助増幅器２５Ｂ−１，
２５Ｂ−２のリターンロスを大きくするようになってい
る。なお、主増幅器１５及び主増幅器用駆動増幅器１４
は、図８，図９に示すように、バイポーラトランジスタ
３４′又はＭＯＳ ＦＥＴ３４，整合回路３５−１，３
５−２，コンデンサ３６−１，３６−２をそなえて構成
されている。
ォワード増幅装置６では、補助増幅器２５Ｂ−１，２５
Ｂ−２をハイブリッド２５Ａ−１，２５Ａ−２を用いて
平衡型増幅器として構成して、補助増幅器２５Ｂ−１，
２５Ｂ−２のリターンロスを大きくするようになってい
る。なお、主増幅器１５及び主増幅器用駆動増幅器１４
は、図８，図９に示すように、バイポーラトランジスタ
３４′又はＭＯＳ ＦＥＴ３４，整合回路３５−１，３
５−２，コンデンサ３６−１，３６−２をそなえて構成
されている。
【００９４】また、補助増幅器２５Ｂ−１，２５Ｂ−２
及び補助増幅器用駆動増幅器２４は、図１０に示すよう
に、ＧａＡｓ ＦＥＴ３４′′，整合回路３５−１，３
５−２，コンデンサ３６−１，３６−２をそなえて構成
されている。上述の構成により、本発明の第６実施形態
にかかるフィードフォワード増幅装置６では、前述の第
１実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
及び補助増幅器用駆動増幅器２４は、図１０に示すよう
に、ＧａＡｓ ＦＥＴ３４′′，整合回路３５−１，３
５−２，コンデンサ３６−１，３６−２をそなえて構成
されている。上述の構成により、本発明の第６実施形態
にかかるフィードフォワード増幅装置６では、前述の第
１実施形態の場合と同様に、主信号としてのマルチキャ
リア信号が入力されると、歪み抽出ループ回路部１０で
は、相殺された主信号成分が最小となるように歪み抽出
信号を出力する一方、歪み除去ループ回路部２０では、
相殺された歪み信号成分を最小となるように主信号を出
力する。
【００９５】このように、本発明の第６実施形態にかか
るフィードフォワード増幅装置６によれば、前述の第１
実施形態の場合と同様の利点が得られるほか、補助増幅
器２５Ｂ−１，２５Ｂ−２のリターンロスを大きくし
て、歪み成分除去部２６で補助増幅器からの信号と遅延
線路２７からの信号とを合成する際に生じるリップルを
抑制することができる利点がある。
るフィードフォワード増幅装置６によれば、前述の第１
実施形態の場合と同様の利点が得られるほか、補助増幅
器２５Ｂ−１，２５Ｂ−２のリターンロスを大きくし
て、歪み成分除去部２６で補助増幅器からの信号と遅延
線路２７からの信号とを合成する際に生じるリップルを
抑制することができる利点がある。
【００９６】また、８００ＭＨｚ帯でアイソレータを用
いてリターンロスを大きくした場合には、遅延時間が約
１．５ｎｓｅｃ増加するが、本実施形態にかかるフィー
ドフォワード増幅装置６では遅延時間の増加は約０．８
ｎｓｅｃにとどまり、遅延線路２７の小型化及び低損失
化が可能となることから、更なる主増幅器１５の低消費
電力化が実現できる利点がある。
いてリターンロスを大きくした場合には、遅延時間が約
１．５ｎｓｅｃ増加するが、本実施形態にかかるフィー
ドフォワード増幅装置６では遅延時間の増加は約０．８
ｎｓｅｃにとどまり、遅延線路２７の小型化及び低損失
化が可能となることから、更なる主増幅器１５の低消費
電力化が実現できる利点がある。
【００９７】なお、上述した第１〜第５実施形態にかか
るフィードフォワード増幅装置２〜５においても、補助
増幅器２５を補助増幅器２５Ｂ−１，２５Ｂ−２をハイ
ブリッド２５Ａ−１，２５Ａ−２を用いて平衡型増幅器
として構成してもよい。また、本実施形態にかかるフィ
ードフォワード増幅装置６においても、補助増幅器用駆
動増幅器２４を可変利得型増幅器として構成して、減衰
器２３を省略するようにしてもよい。 （ｇ）その他 なお、本発明の第１〜第６実施形態にかかるフィードフ
ォワード増幅装置１〜６の主増幅器用駆動増幅器１４，
主増幅器１５，補助増幅器用駆動増幅器２４，補助増幅
器２５，２５Ｂ−１，２５Ｂ−２においては、いずれも
トランジスタの入力側及び出力側に整合回路３５−１，
３５−２を設けているが、これらの整合回路３５−１，
３５−２のいずれか一方を省略することもできる。
るフィードフォワード増幅装置２〜５においても、補助
増幅器２５を補助増幅器２５Ｂ−１，２５Ｂ−２をハイ
ブリッド２５Ａ−１，２５Ａ−２を用いて平衡型増幅器
として構成してもよい。また、本実施形態にかかるフィ
ードフォワード増幅装置６においても、補助増幅器用駆
動増幅器２４を可変利得型増幅器として構成して、減衰
器２３を省略するようにしてもよい。 （ｇ）その他 なお、本発明の第１〜第６実施形態にかかるフィードフ
ォワード増幅装置１〜６の主増幅器用駆動増幅器１４，
主増幅器１５，補助増幅器用駆動増幅器２４，補助増幅
器２５，２５Ｂ−１，２５Ｂ−２においては、いずれも
トランジスタの入力側及び出力側に整合回路３５−１，
３５−２を設けているが、これらの整合回路３５−１，
３５−２のいずれか一方を省略することもできる。
【００９８】また、上述した第１〜第６実施形態にかか
るフィードフォワード増幅装置１〜６は、前述のごと
く、図１２に示すような、ディジタル自動車電話システ
ム等の無線通信システムにおける複数の移動機を収容す
る基地局の増幅装置として適用されるものである。即
ち、本発明のフィードフォワード増幅装置付き基地局
は、複数の移動局を収容する基地局において、移動局に
信号を送信する際には使用される周波数帯において、各
移動局毎に選択された周波数成分を複数有する信号を共
通に増幅して送信すべく、遅延時間は長いが高出力が得
られるトランジスタで構成されることにより主信号系の
主信号を増幅する主増幅器をそなえ、主増幅器の出力の
うち主信号成分を相殺した歪み抽出信号を生成する歪み
抽出ループ回路部と、主増幅器を構成するトランジスタ
よりも単体では出力は小さくバイアス電圧も異なるが遅
延時間は短いトランジスタで構成されることにより歪み
抽出ループ回路部からの歪み抽出信号を増幅する補助増
幅器をそなえ、補助増幅器で増幅した歪み抽出信号を使
用して、主増幅器の後段側の主信号系の信号から主信号
成分のみを出力する歪み除去ループ回路部とをそなえて
なるフィードフォワード増幅装置が送信部に設けられて
いるのである。
るフィードフォワード増幅装置１〜６は、前述のごと
く、図１２に示すような、ディジタル自動車電話システ
ム等の無線通信システムにおける複数の移動機を収容す
る基地局の増幅装置として適用されるものである。即
ち、本発明のフィードフォワード増幅装置付き基地局
は、複数の移動局を収容する基地局において、移動局に
信号を送信する際には使用される周波数帯において、各
移動局毎に選択された周波数成分を複数有する信号を共
通に増幅して送信すべく、遅延時間は長いが高出力が得
られるトランジスタで構成されることにより主信号系の
主信号を増幅する主増幅器をそなえ、主増幅器の出力の
うち主信号成分を相殺した歪み抽出信号を生成する歪み
抽出ループ回路部と、主増幅器を構成するトランジスタ
よりも単体では出力は小さくバイアス電圧も異なるが遅
延時間は短いトランジスタで構成されることにより歪み
抽出ループ回路部からの歪み抽出信号を増幅する補助増
幅器をそなえ、補助増幅器で増幅した歪み抽出信号を使
用して、主増幅器の後段側の主信号系の信号から主信号
成分のみを出力する歪み除去ループ回路部とをそなえて
なるフィードフォワード増幅装置が送信部に設けられて
いるのである。
【００９９】これにより、本発明のフィードフォワード
増幅装置付き基地局では、基地局に収容される移動機に
対する送信信号をマルチキャリア信号として共通に増幅
する際に、小さい消費電力で信号の処理速度を大きくす
るとともに、小型化及び高出力化を実現しながら、送信
信号を低歪みに増幅することができる利点がある。
増幅装置付き基地局では、基地局に収容される移動機に
対する送信信号をマルチキャリア信号として共通に増幅
する際に、小さい消費電力で信号の処理速度を大きくす
るとともに、小型化及び高出力化を実現しながら、送信
信号を低歪みに増幅することができる利点がある。
【０１００】
【発明の効果】以上詳述したように、請求項１記載の本
発明のフィードフォワード増幅装置によれば、第１トラ
ンジスタ及び第１トランジスタの入力側又は出力側の少
なくとも一方に設けられる第１整合回路で構成されるこ
とにより、主信号系の主信号を増幅する主増幅器をそな
え、主増幅器の出力のうち主信号成分を相殺した歪み抽
出信号を生成する歪み抽出ループ回路部と、第１トラン
ジスタよりも単体では出力が小さい第２トランジスタ及
び第２トランジスタの入力側又は出力側の少なくとも一
方に設けられる第２整合回路で構成されることにより、
歪み抽出ループ回路部からの歪み抽出信号を増幅すると
ともに主増幅器よりその通過遅延時間の短い補助増幅器
をそなえ、補助増幅器で増幅した歪み抽出信号を使用し
て、主増幅器の後段側の主信号系の信号から主信号成分
のみを出力する歪み除去ループ回路部とが設けられるこ
とにより、消費電力を小さくしながら、フィードフォワ
ード増幅装置の小型化及び高出力化が容易になるという
利点がある。
発明のフィードフォワード増幅装置によれば、第１トラ
ンジスタ及び第１トランジスタの入力側又は出力側の少
なくとも一方に設けられる第１整合回路で構成されるこ
とにより、主信号系の主信号を増幅する主増幅器をそな
え、主増幅器の出力のうち主信号成分を相殺した歪み抽
出信号を生成する歪み抽出ループ回路部と、第１トラン
ジスタよりも単体では出力が小さい第２トランジスタ及
び第２トランジスタの入力側又は出力側の少なくとも一
方に設けられる第２整合回路で構成されることにより、
歪み抽出ループ回路部からの歪み抽出信号を増幅すると
ともに主増幅器よりその通過遅延時間の短い補助増幅器
をそなえ、補助増幅器で増幅した歪み抽出信号を使用し
て、主増幅器の後段側の主信号系の信号から主信号成分
のみを出力する歪み除去ループ回路部とが設けられるこ
とにより、消費電力を小さくしながら、フィードフォワ
ード増幅装置の小型化及び高出力化が容易になるという
利点がある。
【０１０１】また、請求項２記載の本発明のフィードフ
ォワード増幅装置によれば、主信号系の主信号を分岐す
る分岐部と、第１トランジスタ及び第１トランジスタの
入力側又は出力側の少なくとも一方に設けられる第１整
合回路で構成されることにより、分岐部で分岐された主
信号を増幅する主増幅器と、分岐部で主増幅器側とは別
に分岐された主信号を遅延させる第１遅延部と、第１遅
延部からの信号と主増幅器からの信号とを合成して歪み
抽出信号を出力する歪み抽出信号出力部とをそなえた歪
み抽出ループ回路部と、主増幅器で増幅された信号を遅
延させる第２遅延部と、第１トランジスタよりも単体で
は出力は小さい第２トランジスタ及び第２トランジスタ
の入力側又は出力側の少なくとも一方に設けられる第２
整合回路で構成されることにより、歪み抽出信号出力部
からの歪み抽出信号を増幅するとともに主増幅器よりそ
の通過遅延時間の短い補助増幅器と、補助増幅器からの
信号と第２遅延部からの信号とを合成して歪み成分を除
去された主信号を出力する歪み成分除去部とをそなえた
歪み除去ループ回路部とが設けられることにより、消費
電力を小さくしながら、フィードフォワード増幅装置の
小型化及び高出力化が容易になるという利点がある。
ォワード増幅装置によれば、主信号系の主信号を分岐す
る分岐部と、第１トランジスタ及び第１トランジスタの
入力側又は出力側の少なくとも一方に設けられる第１整
合回路で構成されることにより、分岐部で分岐された主
信号を増幅する主増幅器と、分岐部で主増幅器側とは別
に分岐された主信号を遅延させる第１遅延部と、第１遅
延部からの信号と主増幅器からの信号とを合成して歪み
抽出信号を出力する歪み抽出信号出力部とをそなえた歪
み抽出ループ回路部と、主増幅器で増幅された信号を遅
延させる第２遅延部と、第１トランジスタよりも単体で
は出力は小さい第２トランジスタ及び第２トランジスタ
の入力側又は出力側の少なくとも一方に設けられる第２
整合回路で構成されることにより、歪み抽出信号出力部
からの歪み抽出信号を増幅するとともに主増幅器よりそ
の通過遅延時間の短い補助増幅器と、補助増幅器からの
信号と第２遅延部からの信号とを合成して歪み成分を除
去された主信号を出力する歪み成分除去部とをそなえた
歪み除去ループ回路部とが設けられることにより、消費
電力を小さくしながら、フィードフォワード増幅装置の
小型化及び高出力化が容易になるという利点がある。
【０１０２】さらに、請求項３，４記載の本発明のフィ
ードフォワード増幅装置によれば、第１トランジスタが
バイポーラトランジスタ又はＭＯＳ ＦＥＴであるとと
もに、第２トランジスタがＧａＡｓ ＦＥＴであること
により、消費電力を小さくしながら、フィードフォワー
ド増幅装置の小型化及び高出力化が容易になるという利
点があり（請求項３）、補助増幅器がハイブリッドを用
いた平衡型増幅器として構成されることにより、低遅延
で歪み成分除去部でのリップルを抑制して、フィードフ
ォワード増幅装置の増幅の精度を向上できる利点がある
（請求項４）。
ードフォワード増幅装置によれば、第１トランジスタが
バイポーラトランジスタ又はＭＯＳ ＦＥＴであるとと
もに、第２トランジスタがＧａＡｓ ＦＥＴであること
により、消費電力を小さくしながら、フィードフォワー
ド増幅装置の小型化及び高出力化が容易になるという利
点があり（請求項３）、補助増幅器がハイブリッドを用
いた平衡型増幅器として構成されることにより、低遅延
で歪み成分除去部でのリップルを抑制して、フィードフ
ォワード増幅装置の増幅の精度を向上できる利点がある
（請求項４）。
【０１０３】また、請求項５記載の本発明のフィードフ
ォワード増幅装置によれば、主増幅器のためのバイアス
電源として、１次電源からの電圧を主増幅器に適した電
圧に変換する第１電圧変換部が使用されるとともに、補
助増幅器のためのバイアス電源として、１次電源からの
電圧を補助増幅器に適した電圧に変換する第２電圧変換
部が使用されていることにより、バイアス電圧の異なる
２種類の増幅器を用いることができ、高性能なフィード
フォワード増幅装置を構成できる利点がある。
ォワード増幅装置によれば、主増幅器のためのバイアス
電源として、１次電源からの電圧を主増幅器に適した電
圧に変換する第１電圧変換部が使用されるとともに、補
助増幅器のためのバイアス電源として、１次電源からの
電圧を補助増幅器に適した電圧に変換する第２電圧変換
部が使用されていることにより、バイアス電圧の異なる
２種類の増幅器を用いることができ、高性能なフィード
フォワード増幅装置を構成できる利点がある。
【０１０４】さらに、請求項６記載の本発明のフィード
フォワード増幅装置によれば、主増幅器のためのバイア
ス電源として、主増幅器に適した電圧を供給する１次電
源が使用されるとともに、補助増幅器のためのバイアス
電源として、１次電源からの電圧を補助増幅器に適した
電圧に変換する電圧変換部が使用されていることによ
り、主増幅器用の電圧変換部を削除できるとともに、こ
の電圧変換部による変換損失分の消費電力も削減でき、
フィードフォワード増幅装置の小型化及び低消費電力化
が更に容易になるという利点がある。
フォワード増幅装置によれば、主増幅器のためのバイア
ス電源として、主増幅器に適した電圧を供給する１次電
源が使用されるとともに、補助増幅器のためのバイアス
電源として、１次電源からの電圧を補助増幅器に適した
電圧に変換する電圧変換部が使用されていることによ
り、主増幅器用の電圧変換部を削除できるとともに、こ
の電圧変換部による変換損失分の消費電力も削減でき、
フィードフォワード増幅装置の小型化及び低消費電力化
が更に容易になるという利点がある。
【０１０５】また、請求項７，８記載の本発明のフィー
ドフォワード増幅装置によれば、主増幅器の前段に、第
３トランジスタ及び第３トランジスタの入力側又は出力
側の少なくとも一方に設けられる第３整合回路で構成さ
れる主増幅器用駆動増幅器が設けられることにより、主
増幅器を効果的に動作させることができるという利点が
あり（請求項７）、第３トランジスタがＧａＡｓ ＦＥ
Ｔであることにより、信号の遅延時間を短くすることが
できる利点がある（請求項８）。
ドフォワード増幅装置によれば、主増幅器の前段に、第
３トランジスタ及び第３トランジスタの入力側又は出力
側の少なくとも一方に設けられる第３整合回路で構成さ
れる主増幅器用駆動増幅器が設けられることにより、主
増幅器を効果的に動作させることができるという利点が
あり（請求項７）、第３トランジスタがＧａＡｓ ＦＥ
Ｔであることにより、信号の遅延時間を短くすることが
できる利点がある（請求項８）。
【０１０６】さらに、請求項９〜１１記載の本発明のフ
ィードフォワード増幅装置によれば、補助増幅器の前段
に、第３トランジスタと同じタイプのトランジスタであ
る第４トランジスタ及び第４トランジスタの入力側又は
出力側の少なくとも一方に設けられる第４整合回路で構
成される補助増幅器用駆動増幅器が設けられることによ
り、補助増幅器を効果的に動作させることができるとい
う利点があり（請求項９）、第４トランジスタがＧａＡ
ｓ ＦＥＴであることにより、信号の遅延時間を短くす
ることができる利点があり（請求項１０）、補助増幅器
用駆動増幅器が、可変利得型増幅器として構成されるこ
とにより、補助増幅器の温度変化に対する利得を補正す
ることができる利点がある（請求項１１）。
ィードフォワード増幅装置によれば、補助増幅器の前段
に、第３トランジスタと同じタイプのトランジスタであ
る第４トランジスタ及び第４トランジスタの入力側又は
出力側の少なくとも一方に設けられる第４整合回路で構
成される補助増幅器用駆動増幅器が設けられることによ
り、補助増幅器を効果的に動作させることができるとい
う利点があり（請求項９）、第４トランジスタがＧａＡ
ｓ ＦＥＴであることにより、信号の遅延時間を短くす
ることができる利点があり（請求項１０）、補助増幅器
用駆動増幅器が、可変利得型増幅器として構成されるこ
とにより、補助増幅器の温度変化に対する利得を補正す
ることができる利点がある（請求項１１）。
【０１０７】また、請求項１２記載の本発明のフィード
フォワード増幅装置によれば、主増幅器及び主増幅器用
駆動増幅器のためのバイアス電源として、１次電源から
の電圧を主増幅器及び主増幅器用駆動増幅器に適した電
圧に変換する第１電圧変換部が使用されるとともに、補
助増幅器及び補助増幅器用駆動増幅器のためのバイアス
電源として、１次電源からの電圧を補助増幅器及び補助
増幅器用駆動増幅器に適した電圧に変換する第２電圧変
換部が使用されていることにより、バイアス電圧の異な
る２種類の増幅器を用いることができ、高性能なフィー
ドフォワード増幅装置を構成できる利点がある。
フォワード増幅装置によれば、主増幅器及び主増幅器用
駆動増幅器のためのバイアス電源として、１次電源から
の電圧を主増幅器及び主増幅器用駆動増幅器に適した電
圧に変換する第１電圧変換部が使用されるとともに、補
助増幅器及び補助増幅器用駆動増幅器のためのバイアス
電源として、１次電源からの電圧を補助増幅器及び補助
増幅器用駆動増幅器に適した電圧に変換する第２電圧変
換部が使用されていることにより、バイアス電圧の異な
る２種類の増幅器を用いることができ、高性能なフィー
ドフォワード増幅装置を構成できる利点がある。
【０１０８】さらに、請求項１３記載の本発明のフィー
ドフォワード増幅装置によれば、主増幅器のためのバイ
アス電源として、１次電源からの電圧を主増幅器に適し
た電圧に変換する第１電圧変換部が使用されるととも
に、補助増幅器，主増幅器用駆動増幅器及び補助増幅器
用駆動増幅器のためのバイアス電源として、１次電源か
らの電圧を補助増幅器，主増幅器用駆動増幅器及び補助
増幅器用駆動増幅器に適した電圧に変換する第２電圧変
換部が使用されていることにより、消費電力を小さくし
ながら、フィードフォワード増幅装置の小型化及び高出
力化が容易になるという利点がある。
ドフォワード増幅装置によれば、主増幅器のためのバイ
アス電源として、１次電源からの電圧を主増幅器に適し
た電圧に変換する第１電圧変換部が使用されるととも
に、補助増幅器，主増幅器用駆動増幅器及び補助増幅器
用駆動増幅器のためのバイアス電源として、１次電源か
らの電圧を補助増幅器，主増幅器用駆動増幅器及び補助
増幅器用駆動増幅器に適した電圧に変換する第２電圧変
換部が使用されていることにより、消費電力を小さくし
ながら、フィードフォワード増幅装置の小型化及び高出
力化が容易になるという利点がある。
【０１０９】また、請求項１４記載の本発明のフィード
フォワード増幅装置によれば、主増幅器及び主増幅器用
駆動増幅器のためのバイアス電源として、主増幅器及び
主増幅器用駆動増幅器に適した電圧を供給する１次電源
が使用されるとともに、補助増幅器及び補助増幅器用駆
動増幅器のためのバイアス電源として、１次電源からの
電圧を補助増幅器及び補助増幅器用駆動増幅器に適した
電圧に変換する電圧変換部が使用されていることによ
り、主増幅器及び主増幅器用駆動増幅器用の電圧変換部
を削除できるとともに、この電圧変換部による変換損失
分の消費電力も削減でき、フィードフォワード増幅装置
の小型化及び低消費電力化が更に容易になるという利点
がある。
フォワード増幅装置によれば、主増幅器及び主増幅器用
駆動増幅器のためのバイアス電源として、主増幅器及び
主増幅器用駆動増幅器に適した電圧を供給する１次電源
が使用されるとともに、補助増幅器及び補助増幅器用駆
動増幅器のためのバイアス電源として、１次電源からの
電圧を補助増幅器及び補助増幅器用駆動増幅器に適した
電圧に変換する電圧変換部が使用されていることによ
り、主増幅器及び主増幅器用駆動増幅器用の電圧変換部
を削除できるとともに、この電圧変換部による変換損失
分の消費電力も削減でき、フィードフォワード増幅装置
の小型化及び低消費電力化が更に容易になるという利点
がある。
【０１１０】さらに、請求項１５記載の本発明のフィー
ドフォワード増幅装置によれば、主増幅器のためのバイ
アス電源として、主増幅器に適した電圧を供給する１次
電源が使用されるとともに、補助増幅器，主増幅器用駆
動増幅器及び補助増幅器用駆動増幅器のためのバイアス
電源として、１次電源からの電圧を補助増幅器，主増幅
器用駆動増幅器及び補助増幅器用駆動増幅器に適した電
圧に変換する電圧変換部が使用されていることにより、
主増幅器用の電圧変換部を削除できるとともに、この電
圧変換部による変換損失分の消費電力も削減でき、フィ
ードフォワード増幅装置の小型化及び高出力化が更に容
易になるという利点がある。
ドフォワード増幅装置によれば、主増幅器のためのバイ
アス電源として、主増幅器に適した電圧を供給する１次
電源が使用されるとともに、補助増幅器，主増幅器用駆
動増幅器及び補助増幅器用駆動増幅器のためのバイアス
電源として、１次電源からの電圧を補助増幅器，主増幅
器用駆動増幅器及び補助増幅器用駆動増幅器に適した電
圧に変換する電圧変換部が使用されていることにより、
主増幅器用の電圧変換部を削除できるとともに、この電
圧変換部による変換損失分の消費電力も削減でき、フィ
ードフォワード増幅装置の小型化及び高出力化が更に容
易になるという利点がある。
【０１１１】また、請求項１６記載の本発明のフィード
フォワード増幅装置付き基地局は、複数の移動局を収容
する基地局において、移動局に信号を送信する際には使
用される周波数帯において、各移動局毎に選択された周
波数成分を複数有する信号を共通に増幅して送信すべ
く、第１トランジスタ及び第１トランジスタの入力側又
は出力側の少なくとも一方に設けられる第１整合回路で
構成されることにより、主信号系の主信号を増幅する主
増幅器をそなえ、主増幅器の出力のうち主信号成分を相
殺した歪み抽出信号を生成する歪み抽出ループ回路部
と、第１トランジスタよりも単体では出力が小さい第２
トランジスタ及び第２トランジスタの入力側又は出力側
の少なくとも一方に設けられる第２整合回路で構成され
ることにより、歪み抽出ループ回路部からの歪み抽出信
号を増幅するとともに主増幅器よりその通過遅延時間の
短い補助増幅器をそなえ、補助増幅器で増幅した歪み抽
出信号を使用して、主増幅器の後段側の主信号系の信号
から主信号成分のみを出力する歪み除去ループ回路部と
をそなえてなるフィードフォワード増幅装置が送信部に
設けられることにより、消費電力を小さくしながら、フ
ィードフォワード増幅装置の小型化及び高出力化を容易
にして、高性能な基地局を構成することができる利点が
ある。
フォワード増幅装置付き基地局は、複数の移動局を収容
する基地局において、移動局に信号を送信する際には使
用される周波数帯において、各移動局毎に選択された周
波数成分を複数有する信号を共通に増幅して送信すべ
く、第１トランジスタ及び第１トランジスタの入力側又
は出力側の少なくとも一方に設けられる第１整合回路で
構成されることにより、主信号系の主信号を増幅する主
増幅器をそなえ、主増幅器の出力のうち主信号成分を相
殺した歪み抽出信号を生成する歪み抽出ループ回路部
と、第１トランジスタよりも単体では出力が小さい第２
トランジスタ及び第２トランジスタの入力側又は出力側
の少なくとも一方に設けられる第２整合回路で構成され
ることにより、歪み抽出ループ回路部からの歪み抽出信
号を増幅するとともに主増幅器よりその通過遅延時間の
短い補助増幅器をそなえ、補助増幅器で増幅した歪み抽
出信号を使用して、主増幅器の後段側の主信号系の信号
から主信号成分のみを出力する歪み除去ループ回路部と
をそなえてなるフィードフォワード増幅装置が送信部に
設けられることにより、消費電力を小さくしながら、フ
ィードフォワード増幅装置の小型化及び高出力化を容易
にして、高性能な基地局を構成することができる利点が
ある。
【図１】本発明の第１実施形態にかかるフィードフォワ
ード増幅装置の構成を示すブロック図である。
ード増幅装置の構成を示すブロック図である。
【図２】本発明の第１実施形態の動作を説明するための
図である。
図である。
【図３】本発明の第２実施形態にかかるフィードフォワ
ード増幅装置の構成を示すブロック図である。
ード増幅装置の構成を示すブロック図である。
【図４】本発明の第３実施形態にかかるフィードフォワ
ード増幅装置の構成を示すブロック図である。
ード増幅装置の構成を示すブロック図である。
【図５】本発明の第４実施形態にかかるフィードフォワ
ード増幅装置の構成を示すブロック図である。
ード増幅装置の構成を示すブロック図である。
【図６】本発明の第５実施形態にかかるフィードフォワ
ード増幅装置の構成を示すブロック図である。
ード増幅装置の構成を示すブロック図である。
【図７】本発明の第６実施形態にかかるフィードフォワ
ード増幅装置の構成を示すブロック図である。
ード増幅装置の構成を示すブロック図である。
【図８】ＭＯＳ ＦＥＴを用いた増幅器の構成を示すブ
ロック図である。
ロック図である。
【図９】バイポーラトランジスタを用いた増幅器の構成
を示すブロック図である。
を示すブロック図である。
【図１０】ＧａＡｓ ＦＥＴを用いた増幅器の構成を示
すブロック図である。
すブロック図である。
【図１１】本発明の第１実施形態の動作を説明するため
の図である。
の図である。
【図１２】基地局における送信装置の構成を示すブロッ
ク図である。
ク図である。
【図１３】従来のフィードフォワード増幅装置の構成を
示すブロック図である。
示すブロック図である。
１〜６ フィードフォワード増幅装置 １０ 歪み抽出ループ回路部 ２０ 歪み除去ループ回路部 １１ 分岐部 １２，２２ 移相器 １３，２３ 減衰器 １４ 主増幅器用駆動増幅器 １５ 主増幅器 １６ 歪み抽出信号出力部 １７ 遅延線路（第１遅延部） ２４ 補助増幅器用駆動増幅器 ２５，２５Ｂ−１，２５Ｂ−２ 補助増幅器 ２５Ａ−１，２５Ａ−２ ハイブリッド ２６ 歪み成分除去部 ２７ 遅延線路（第２遅延部） ３０ 電源部（１次電源） ３１ ＤＣ／ＤＣコンバータ（電圧変換部） ３１−１ ＤＣ／ＤＣコンバータ（第１電圧変換部） ３１−２ ＤＣ／ＤＣコンバータ（第２電圧変換部） ３２ 終端器 ３３，３３′ 制御回路 ３４ ＭＯＳ ＦＥＴ ３４′ バイポーラトランジスタ ３４′′ ＧａＡｓ ＦＥＴ ３５−１，３５−２ 整合回路 ３６−１，３６−２ コンデンサ ２００ 送信装置 ２０１ 分離器 ２０２−１〜２０２−１２ 直接変調部 ２０３ ハイブリッド回路（Ｈ） ２０４ フィードフォワード増幅装置 ２０７ 送受共用器 ２０８ アンテナ ２０９ 移動機 ２１０ 歪み抽出ループ回路部 ２２０ 歪み除去ループ回路部 ２１１ 分岐部 ２１２，２２２ 移相器 ２１３，２２３ 減衰器 ２１４ 主増幅器用駆動増幅器 ２１５ 主増幅器 ２１６ 歪み抽出信号出力部 ２１７ 遅延線路（第１遅延部） ２２４ 補助増幅器用駆動増幅器 ２２５ 補助増幅器 ２２６ 歪み成分除去部 ２２７ 遅延線路（第２遅延部） ２３０ 電源部（１次電源） ２３１ ＤＣ／ＤＣコンバータ（電圧変換部） ２３２ 終端器 ２３３ 制御回路
Claims (16)
- 【請求項１】 第１トランジスタ及び該第１トランジス
タの入力側又は出力側の少なくとも一方に設けられる第
１整合回路で構成されることにより、主信号系の主信号
を増幅する主増幅器をそなえ、該主増幅器の出力のうち
主信号成分を相殺した歪み抽出信号を生成する歪み抽出
ループ回路部と、 該第１トランジスタよりも単体では出力が小さい第２ト
ランジスタ及び該第２トランジスタの入力側又は出力側
の少なくとも一方に設けられる第２整合回路で構成され
ることにより、該歪み抽出ループ回路部からの該歪み抽
出信号を増幅するとともに該主増幅器よりその通過遅延
時間の短い補助増幅器をそなえ、該補助増幅器で増幅し
た該歪み抽出信号を使用して、該主増幅器の後段側の主
信号系の信号から主信号成分のみを出力する歪み除去ル
ープ回路部とが設けられたことを特徴とする、フィード
フォワード増幅装置。 - 【請求項２】 主信号系の主信号を分岐する分岐部と、
第１トランジスタ及び該第１トランジスタの入力側又は
出力側の少なくとも一方に設けられる第１整合回路で構
成されることにより、該分岐部で分岐された主信号を増
幅する主増幅器と、該分岐部で該主増幅器側とは別に分
岐された主信号を遅延させる第１遅延部と、該第１遅延
部からの信号と該主増幅器からの信号とを合成して歪み
抽出信号を出力する歪み抽出信号出力部とをそなえた歪
み抽出ループ回路部と、 該主増幅器で増幅された信号を遅延させる第２遅延部
と、該第１トランジスタよりも単体では出力は小さい第
２トランジスタ及び該第２トランジスタの入力側又は出
力側の少なくとも一方に設けられる第２整合回路で構成
されることにより、該歪み抽出信号出力部からの歪み抽
出信号を増幅するとともに該主増幅器よりその通過遅延
時間の短い補助増幅器と、該補助増幅器からの信号と該
第２遅延部からの信号とを合成して歪み成分を除去され
た主信号を出力する歪み成分除去部とをそなえた歪み除
去ループ回路部とが設けられたことを特徴とする、フィ
ードフォワード増幅装置。 - 【請求項３】 該第１トランジスタがバイポーラトラン
ジスタ又はＭＯＳＦＥＴであるとともに、該第２トラン
ジスタがＧａＡｓ ＦＥＴであることを特徴とする、請
求項１又は請求項２に記載のフィードフォワード増幅装
置。 - 【請求項４】 該補助増幅器がハイブリッドを用いた平
衡型増幅器として構成されていることを特徴とする、請
求項１又は請求項２に記載のフィードフォワード増幅装
置。 - 【請求項５】 該主増幅器のためのバイアス電源とし
て、１次電源からの電圧を該主増幅器に適した電圧に変
換する第１電圧変換部が使用されるとともに、該補助増
幅器のためのバイアス電源として、該１次電源からの電
圧を該補助増幅器に適した電圧に変換する第２電圧変換
部が使用されていることを特徴とする、請求項１〜４の
いずれかに記載のフィードフォワード増幅装置。 - 【請求項６】 該主増幅器のためのバイアス電源とし
て、該主増幅器に適した電圧を供給する１次電源が使用
されるとともに、該補助増幅器のためのバイアス電源と
して、該１次電源からの電圧を該補助増幅器に適した電
圧に変換する電圧変換部が使用されていることを特徴と
する、請求項１〜４のいずれかに記載のフィードフォワ
ード増幅装置。 - 【請求項７】 該主増幅器の前段に、第３トランジスタ
及び該第３トランジスタの入力側又は出力側の少なくと
も一方に設けられる第３整合回路で構成される主増幅器
用駆動増幅器が設けられていることを特徴とする、請求
項１又は請求項２に記載のフィードフォワード増幅装
置。 - 【請求項８】 該第３トランジスタがＧａＡｓ ＦＥＴ
であることを特徴とする、請求項７記載のフィードフォ
ワード増幅装置。 - 【請求項９】 該補助増幅器の前段に、該第３トランジ
スタと同じタイプのトランジスタである第４トランジス
タ及び該第４トランジスタの入力側又は出力側の少なく
とも一方に設けられる第４整合回路で構成される補助増
幅器用駆動増幅器が設けられていることを特徴とする、
請求項１又は請求項２に記載のフィードフォワード増幅
装置。 - 【請求項１０】 該第４トランジスタがＧａＡｓ ＦＥ
Ｔであることを特徴とする、請求項９記載のフィードフ
ォワード増幅装置。 - 【請求項１１】 該補助増幅器用駆動増幅器が、該補助
増幅器の温度変化に対する利得を補正すべく、可変利得
型増幅器として構成されていることを特徴とする、請求
項９記載のフィードフォワード増幅装置。 - 【請求項１２】 該主増幅器及び該主増幅器用駆動増幅
器のためのバイアス電源として、１次電源からの電圧を
該主増幅器及び該主増幅器用駆動増幅器に適した電圧に
変換する第１電圧変換部が使用されるとともに、該補助
増幅器及び該補助増幅器用駆動増幅器のためのバイアス
電源として、該１次電源からの電圧を該補助増幅器及び
該補助増幅器用駆動増幅器に適した電圧に変換する第２
電圧変換部が使用されていることを特徴とする、請求項
１〜４，７，９〜１１のいずれかに記載のフィードフォ
ワード増幅装置。 - 【請求項１３】 該主増幅器のためのバイアス電源とし
て、１次電源からの電圧を該主増幅器に適した電圧に変
換する第１電圧変換部が使用されるとともに、該補助増
幅器，該主増幅器用駆動増幅器及び該補助増幅器用駆動
増幅器のためのバイアス電源として、該１次電源からの
電圧を該補助増幅器，該主増幅器用駆動増幅器及び該補
助増幅器用駆動増幅器に適した電圧に変換する第２電圧
変換部が使用されていることを特徴とする、請求項８記
載のフィードフォワード増幅装置。 - 【請求項１４】 該主増幅器及び該主増幅器用駆動増幅
器のためのバイアス電源として、該主増幅器及び該主増
幅器用駆動増幅器に適した電圧を供給する１次電源が使
用されるとともに、該補助増幅器及び該補助増幅器用駆
動増幅器のためのバイアス電源として、該１次電源から
の電圧を該補助増幅器及び該補助増幅器用駆動増幅器に
適した電圧に変換する電圧変換部が使用されていること
を特徴とする、請求項１〜４，７，９〜１１のいずれか
に記載のフィードフォワード増幅装置。 - 【請求項１５】 該主増幅器のためのバイアス電源とし
て、該主増幅器に適した電圧を供給する１次電源が使用
されるとともに、該補助増幅器，該主増幅器用駆動増幅
器及び該補助増幅器用駆動増幅器のためのバイアス電源
として、該１次電源からの電圧を該補助増幅器，該主増
幅器用駆動増幅器及び該補助増幅器用駆動増幅器に適し
た電圧に変換する電圧変換部が使用されていることを特
徴とする、請求項８記載のフィードフォワード増幅装
置。 - 【請求項１６】 複数の移動局を収容する基地局におい
て、 該移動局に信号を送信する際には使用される周波数帯に
おいて、各移動局毎に選択された周波数成分を複数有す
る信号を共通に増幅して送信すべく、 第１トランジスタ及び該第１トランジスタの入力側又は
出力側の少なくとも一方に設けられる第１整合回路で構
成されることにより、主信号系の主信号を増幅する主増
幅器をそなえ、該主増幅器の出力のうち主信号成分を相
殺した歪み抽出信号を生成する歪み抽出ループ回路部
と、 該第１トランジスタよりも単体では出力が小さい第２ト
ランジスタ及び該第２トランジスタの入力側又は出力側
の少なくとも一方に設けられる第２整合回路で構成され
ることにより、該歪み抽出ループ回路部からの該歪み抽
出信号を増幅するとともに該主増幅器よりその通過遅延
時間の短い補助増幅器をそなえ、該補助増幅器で増幅し
た該歪み抽出信号を使用して、該主増幅器の後段側の主
信号系の信号から主信号成分のみを出力する歪み除去ル
ープ回路部とをそなえてなるフィードフォワード増幅装
置が送信部に設けられたことを特徴とする、フィードフ
ォワード増幅装置付き基地局。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298763A JPH09139631A (ja) | 1995-11-16 | 1995-11-16 | フィードフォワード増幅装置及びフィードフォワード増幅装置付き基地局 |
| US08/661,386 US5757231A (en) | 1995-11-16 | 1996-06-11 | Feed-forward amplifying device and base station with feed-forward amplifying device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298763A JPH09139631A (ja) | 1995-11-16 | 1995-11-16 | フィードフォワード増幅装置及びフィードフォワード増幅装置付き基地局 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139631A true JPH09139631A (ja) | 1997-05-27 |
Family
ID=17863914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7298763A Pending JPH09139631A (ja) | 1995-11-16 | 1995-11-16 | フィードフォワード増幅装置及びフィードフォワード増幅装置付き基地局 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5757231A (ja) |
| JP (1) | JPH09139631A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318919B1 (ko) * | 1998-07-07 | 2002-07-12 | 윤종용 | 자동이득조절회로를구비한전치보상기및이를이용한전치보상방법 |
| JP5528626B2 (ja) * | 2011-06-27 | 2014-06-25 | 三菱電機株式会社 | フィードフォワード増幅器、フィードバック増幅器および広帯域増幅器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6359509B1 (en) | 1999-04-29 | 2002-03-19 | Netcom, Inc. | Balanced error correction amplifier and method of removing distortion from an amplified signal |
| US6348838B1 (en) | 1999-04-29 | 2002-02-19 | Netcom, Inc. | Optimal power combining for balanced error correction amplifier |
| US6424213B1 (en) | 2000-04-22 | 2002-07-23 | Netcom, Inc. | Loss reduction using multiple amplifiers identically divided |
| US6812786B2 (en) | 2002-04-11 | 2004-11-02 | Andrew Corporation | Zero-bias bypass switching circuit using mismatched 90 degrees hybrid |
| US6700439B2 (en) | 2002-04-11 | 2004-03-02 | Andrew Corporation | Zero-bias bypass switch |
| US7132891B1 (en) * | 2004-08-17 | 2006-11-07 | Rf Micro Devices, Inc. | Power amplifier control using a switching power supply |
| US8026766B2 (en) * | 2009-03-30 | 2011-09-27 | Mediatek Inc. | Power circuits for power amplifiers and communication systems using the same |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276912A (ja) * | 1990-02-13 | 1991-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 線形送信装置 |
| JPH043625A (ja) * | 1990-04-20 | 1992-01-08 | Oki Electric Ind Co Ltd | 電力制御回路 |
| JPH05152978A (ja) * | 1991-07-19 | 1993-06-18 | Hitachi Ltd | 高周波電力増幅回路 |
| JPH05183349A (ja) * | 1991-12-26 | 1993-07-23 | Fujitsu Ltd | フィードフォワード増幅器 |
| JPH05199041A (ja) * | 1991-04-11 | 1993-08-06 | Hughes Aircraft Co | 増幅装置 |
| JPH05299944A (ja) * | 1991-05-30 | 1993-11-12 | Nec Corp | Ｒｆ電力増幅器 |
| JPH0637551A (ja) * | 1992-07-17 | 1994-02-10 | Fujitsu Ltd | 歪み補償回路 |
| JPH06224650A (ja) * | 1993-01-22 | 1994-08-12 | Fujitsu Ltd | 歪補償増幅器 |
| JPH06252657A (ja) * | 1993-02-22 | 1994-09-09 | Sumitomo Electric Ind Ltd | 低歪増幅器 |
| JPH0746064A (ja) * | 1993-07-29 | 1995-02-14 | Nec Corp | 負荷整合回路可変型高効率マイクロ波増幅器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4617522A (en) * | 1984-03-20 | 1986-10-14 | General Instrument Corporation | Temperature regulated feedforward amplifier |
| US5065110A (en) * | 1990-05-02 | 1991-11-12 | Teledyne Mec | Feed-forward amplifier including phase correction |
-
1995
- 1995-11-16 JP JP7298763A patent/JPH09139631A/ja active Pending
-
1996
- 1996-06-11 US US08/661,386 patent/US5757231A/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276912A (ja) * | 1990-02-13 | 1991-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 線形送信装置 |
| JPH043625A (ja) * | 1990-04-20 | 1992-01-08 | Oki Electric Ind Co Ltd | 電力制御回路 |
| JPH05199041A (ja) * | 1991-04-11 | 1993-08-06 | Hughes Aircraft Co | 増幅装置 |
| JPH05299944A (ja) * | 1991-05-30 | 1993-11-12 | Nec Corp | Ｒｆ電力増幅器 |
| JPH05152978A (ja) * | 1991-07-19 | 1993-06-18 | Hitachi Ltd | 高周波電力増幅回路 |
| JPH05183349A (ja) * | 1991-12-26 | 1993-07-23 | Fujitsu Ltd | フィードフォワード増幅器 |
| JPH0637551A (ja) * | 1992-07-17 | 1994-02-10 | Fujitsu Ltd | 歪み補償回路 |
| JPH06224650A (ja) * | 1993-01-22 | 1994-08-12 | Fujitsu Ltd | 歪補償増幅器 |
| JPH06252657A (ja) * | 1993-02-22 | 1994-09-09 | Sumitomo Electric Ind Ltd | 低歪増幅器 |
| JPH0746064A (ja) * | 1993-07-29 | 1995-02-14 | Nec Corp | 負荷整合回路可変型高効率マイクロ波増幅器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318919B1 (ko) * | 1998-07-07 | 2002-07-12 | 윤종용 | 자동이득조절회로를구비한전치보상기및이를이용한전치보상방법 |
| JP5528626B2 (ja) * | 2011-06-27 | 2014-06-25 | 三菱電機株式会社 | フィードフォワード増幅器、フィードバック増幅器および広帯域増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5757231A (en) | 1998-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708232B2 (ja) | 歪補償回路を有する送信装置 | |
| EP3422567A1 (en) | Load modulation amplifier | |
| US10483928B2 (en) | Power amplification module | |
| US20050206448A1 (en) | Apparatus, methods and articles of manufacture for electromagnetic processing | |
| EP1592126B1 (en) | Doherty amplifier and its distortion characteristic compensation method | |
| CA2204409A1 (en) | Amplifier circuit and method of tuning the amplifier circuit | |
| JPH09139631A (ja) | フィードフォワード増幅装置及びフィードフォワード増幅装置付き基地局 | |
| EP3334037A1 (en) | Amplifier devices with envelope signal shaping for gate bias modulation | |
| US20040247047A1 (en) | Electromagnetic wave transmitter systems, methods and articles of manufacture | |
| EP1667320B1 (en) | Amplifier | |
| KR100819307B1 (ko) | 델타-시그마 변조된 신호를 사용하는 전력 증폭기의 입력정합 장치 및 방법 | |
| US9843345B2 (en) | Transmitter with quantization noise compensation | |
| US20220311388A1 (en) | Power amplifier circuit, radio-frequency circuit, and communication device | |
| JP2002368716A (ja) | Ｏｆｄｍ高能率電力増幅器 | |
| EP1096700A1 (en) | Device for the simultaneous reception/transmission of signals comprising a low-noise amplifier | |
| EP2472718A1 (en) | Method and system to amplify a digital signal | |
| US20240235491A9 (en) | Power amplifier circuit | |
| US7733134B1 (en) | High speed low noise switch | |
| JP2001094359A (ja) | 歪み補償増幅器 | |
| KR0148454B1 (ko) | 선형증폭기 | |
| US7266388B2 (en) | Transmitting circuit and communication terminal unit therewith | |
| EP1550279A2 (en) | Electromagnetic wave trasmitter systems, methods and articles of manufacture | |
| EP2043258A1 (en) | A method for signal amplification, a switched mode amplifier system, a base station and a communication network therefor | |
| JPH10242770A (ja) | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 | |
| EP1750411B1 (en) | Electromagnetic wave transmitter systems, methods and articles of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031104 |