JPH09139408A - Method of sorting semiconductor substrate, having epitaxial growth semiconductor layer and manufacture of semiconductor device - Google Patents
Method of sorting semiconductor substrate, having epitaxial growth semiconductor layer and manufacture of semiconductor deviceInfo
- Publication number
- JPH09139408A JPH09139408A JP7298486A JP29848695A JPH09139408A JP H09139408 A JPH09139408 A JP H09139408A JP 7298486 A JP7298486 A JP 7298486A JP 29848695 A JP29848695 A JP 29848695A JP H09139408 A JPH09139408 A JP H09139408A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- substrate
- semiconductor layer
- epi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電荷結合素子いわ
ゆるＣＣＤ（チャージ・カプルド・デバイス）型固体撮
像素子による半導体装置等を得る場合に適用して好適な
エピタキシャル成長半導体層を有する半導体基板の選別
方法と半導体装置の製造方法。The present invention relates to a method of selecting a semiconductor substrate having an epitaxially grown semiconductor layer, which is suitable for obtaining a semiconductor device or the like using a charge coupled device, a so-called CCD (charge coupled device) type solid-state imaging device. And manufacturing method of semiconductor device.
【０００２】[0002]
【従来の技術】各種半導体装置においては、その半導体
素子が形成される半導体基板の特に半導体素子の動作領
域いわゆる活性領域に結晶欠陥や金属不純物汚染が存在
すると、素子の特性劣化、寿命の低下等を来す。特に、
電荷結合素子いわゆるＣＣＤ（チャージ・カプルド・デ
バイス）による固体撮像素子を構成する場合において
は、この欠陥や、金属不純物の存在は、暗電流の増加と
共に、撮像画像にいわゆる白傷欠陥を発生させる。2. Description of the Related Art In various semiconductor devices, if a crystal defect or metal impurity contamination is present in a semiconductor substrate on which the semiconductor element is formed, especially in an operation area of the semiconductor element, that is, an active area, the characteristics of the element are deteriorated and the life is shortened. Come on. Especially,
In the case of forming a solid-state image pickup device using a charge-coupled device so-called CCD (charge coupled device), the presence of this defect and metal impurities causes a so-called white defect in the captured image together with an increase in dark current.
【０００３】多くの半導体装置においては、ＣＺ法（Cz
ochralski 法）、ＭＣＺ法（Magnetic Field Applied C
Z 法) 、ＦＺ法（Float Zone法）、ＭＣＺ法によって成
長させた単結晶半導体から切り出して得た半導体サブス
トレイト上に所要の半導体層をエピタキシャル成長して
形成した半導体基板が用いられる。In many semiconductor devices, the CZ method (Cz
ochralski method), MCZ method (Magnetic Field Applied C)
Z method), FZ method (Float Zone method), and a semiconductor substrate formed by epitaxially growing a required semiconductor layer on a semiconductor substrate obtained by cutting out a single crystal semiconductor grown by the MCZ method.
【０００４】このエピタキシャル成長半導体層を有する
半導体基板を用いる場合、素子形成部下に埋め込み領域
の形成、あるいは低比抵抗半導体サブストレイトを用い
ることによって低抵抗領域を形成することができること
から、低電力駆動、低消費電力化を実現しやすいなどの
利点を有する。When a semiconductor substrate having this epitaxially grown semiconductor layer is used, a low resistance region can be formed by forming a buried region below the element formation portion or by using a low resistivity semiconductor substrate. It has advantages such as easy realization of low power consumption.
【０００５】また、例えば固体撮像装置においては、ド
ーパント濃度むらいわゆるストリエーション（Striatio
n)に起因する画像コントラストむらを低減するために、
その半導体基板としては、エピタキシャル成長半導体層
を有する半導体基板、一般にはシリコン単結晶半導体サ
ブストレイト上に、シリコン半導体層をエピタキシャル
成長して成る半導体基板が用いられている。Further, in a solid-state image pickup device, for example, dopant concentration unevenness is called so-called striation.
n) to reduce the image contrast unevenness caused by
As the semiconductor substrate, a semiconductor substrate having an epitaxially grown semiconductor layer, generally a semiconductor substrate obtained by epitaxially growing a silicon semiconductor layer on a silicon single crystal semiconductor substrate is used.
【０００６】このシリコン（Ｓｉ）のエピタキシャル成
長の実用的な方法としてはＣＶＤ(Chemical Vapor Depo
sition) 法が用いられている。このＣＶＤ法としては、
主として下記の４種類のソースガスが使用されている。
水素還元法としては、 ＳｉＣｌ4 を用いる方法。この場合下記の反応によ
ってＳｉのエピタキシャル成長がなされる。 ＳｉＣｌ4 ＋２Ｈ2 →Ｓｉ＋４ＨＣｌ ＳｉＨＣｌ3 を用いる方法。この場合下記の反応に
よってＳｉのエピタキシャル成長がなされる。 ＳｉＨＣｌ3 ＋Ｈ2 →Ｓｉ＋３ＨＣｌ 熱分解法としては、 ＳｉＨ2 Ｃｌ2 を用いる方法。この場合下記の熱分
解反応によってＳｉのエピタキシャル成長がなされる。 ＳｉＨ2 Ｃｌ2 →Ｓｉ＋２ＨＣｌ ＳｉＨ4 を用いる方法。この場合下記の熱分解反応
によってＳｉのエピタキシャル成長がなされる。 ＳｉＨ4 →Ｓｉ＋２Ｈ2 がある。As a practical method of epitaxial growth of this silicon (Si), CVD (Chemical Vapor Depo
sition) method is used. As this CVD method,
The following four types of source gas are mainly used.
The hydrogen reduction method is a method using SiCl 4 . In this case, Si is epitaxially grown by the following reaction. SiCl 4 + 2H 2 → Si + 4HCl A method using SiHCl 3 . In this case, Si is epitaxially grown by the following reaction. SiHCl 3 + H 2 → Si + 3HCl As the thermal decomposition method, a method using SiH 2 Cl 2 . In this case, Si is epitaxially grown by the following thermal decomposition reaction. A method using SiH 2 Cl 2 → Si + 2HCl SiH 4 . In this case, Si is epitaxially grown by the following thermal decomposition reaction. There is SiH 4 → Si + 2H 2 .
【０００７】このうち、固体撮像装置に用いられる半導
体基板としては、安価で成長速度が大きいすなわち厚膜
エピタキシーに適している上記の方法が一般に用いら
れている。Among them, as a semiconductor substrate used for a solid-state image pickup device, the above-mentioned method is generally used because it is inexpensive and has a high growth rate, that is, it is suitable for thick film epitaxy.
【０００８】しかしながら、上記〜のいづれの方法
においても、エピタキシャル成長中にそのソースガス中
に存在する不純物あるいはＣＶＤ装置に存在する不純物
がエピタキシャル成長中に混入し、暗電流による白傷欠
陥の発生をもたらす、すなわち不良品の発生もしくは品
質の低下をもたらす場合がある。However, in any of the above methods (1) to (3), the impurities present in the source gas during the epitaxial growth or the impurities present in the CVD apparatus are mixed during the epitaxial growth, resulting in the generation of white defects due to dark current. That is, defective products may be generated or quality may be deteriorated.
【０００９】そして、固体撮像装置をはじめとする半導
体装置においては、上述したように半導体サブストレイ
ト上に半導体層をエピタキシャル成長して形成された半
導体基板上に、例えばＣＣＤによる固体撮像素子等の半
導体素子を形成して目的とする半導体装置を作製して
後、その特性を測定もしくは観察、例えば固体撮像装置
においては、その撮像画像の白傷欠陥を観察することに
よって、装置としての良否の選別を行っている。したが
って、この場合、不良品に関しては無駄な製造過程を採
ったことになり、その製造作業に伴う労力、時間、経費
の無駄が甚だしく、結果的にコスト高を招来している。In a semiconductor device such as a solid-state image pickup device, a semiconductor element such as a solid-state image pickup device such as a CCD is formed on a semiconductor substrate formed by epitaxially growing a semiconductor layer on a semiconductor substrate as described above. After forming the desired semiconductor device by forming the, to measure or observe its characteristics, for example, in a solid-state imaging device, by observing the white flaw defect of the captured image, the quality of the device is selected. ing. Therefore, in this case, a defective manufacturing process is taken for a defective product, and the labor, time, and cost associated with the manufacturing work are extremely wasteful, resulting in a high cost.
【００１０】[0010]
【発明が解決しようとする課題】本発明は、半導体装置
例えば上述した固体撮像装置を製造するに、そのエピタ
キシャル成長半導体層が形成された半導体基板の状態
で、最終的に得る半導体装置の特性、すなわち結晶欠陥
や、不純物金属の存在等に基く白傷の発生等の特性の低
下を予測することができる方法を見出したことに基い
て、最終的に目的とするすぐれた特性を有する半導体装
置を得ることのできるエピタキシャル成長半導体層を有
する半導体基板の選別方法と半導体装置の製造方法を提
供するものである。SUMMARY OF THE INVENTION According to the present invention, when manufacturing a semiconductor device such as the above-described solid-state imaging device, the characteristics of the semiconductor device finally obtained in the state of the semiconductor substrate on which the epitaxially grown semiconductor layer is formed, that is, Based on the discovery of a method capable of predicting the deterioration of characteristics such as the occurrence of crystal defects and the occurrence of white scratches due to the presence of impurity metals, etc., a semiconductor device having the finally desired excellent characteristics is obtained. The present invention provides a method for selecting a semiconductor substrate having an epitaxially grown semiconductor layer that can be manufactured and a method for manufacturing a semiconductor device.
【００１１】すなわち、本発明によれば、半導体基板に
おいて、最終的に得る半導体装置に不良品が生じる半導
体基板を判別するものであって、これによってこの不良
品を生じる不適当な半導体基板を、半導体装置の製造の
初期の段階で排除することができるので、これ以後の無
駄な作業を除くことができ、これによって不良品の発生
率の改善、ひいてはコストの低減化、信頼性の向上をは
かることができるようにする。That is, according to the present invention, in a semiconductor substrate, a semiconductor substrate in which a finally obtained semiconductor device has a defective product is discriminated. Since it can be eliminated in the early stage of manufacturing a semiconductor device, unnecessary work after that can be eliminated, thereby improving the incidence of defective products, eventually reducing cost, and improving reliability. To be able to.
【００１２】[0012]
【課題を解決するための手段】本発明においては、半導
体サブストレイト上にエピタキシャル成長半導体層を有
する半導体基板が、半導体サブストレイトの再結合ライ
フタイムをτsub とし、エピタキシャル成長半導体層の
再結合ライフタイムをτepi とするとき、τep i ／τ
sub が所定の値となる半導体基板を選別する。In the present invention, a semiconductor substrate having an epitaxially grown semiconductor layer on a semiconductor substrate has a recombination lifetime of the semiconductor substrate as τ sub, and a recombination lifetime of the epitaxially grown semiconductor layer is When τ epi , τ ep i / τ
A semiconductor substrate whose sub has a predetermined value is selected.
【００１３】具体的には、τepi ／τsub が０．３以上
の半導体基板を選別し、この条件を満たす半導体基板に
関してのみ、目的とする半導体装置を形成する半導体基
板として用いる。Specifically, a semiconductor substrate having τ epi / τ sub of 0.3 or more is selected and only a semiconductor substrate satisfying this condition is used as a semiconductor substrate for forming a target semiconductor device.
【００１４】[0014]
【発明の実施の形態】本発明の実施の形態を説明する。
図１に工程図を示すように、例えばＣＺ法によって成長
させた単結晶Ｓｉインゴットから得た第１導電型例えば
ｎ型のＳｉサブストレイト１を作製する。そして、この
Ｓｉサブストレイトについて、その再結合ライフタイム
τsub を測定する。この再結合ライフタイムτsub の測
定は、サブストレイト表面にＳｉＯ2 膜を表面熱酸化に
よって形成し、表面での再結合を抑制した状態で、マイ
クロ波による電子−正孔対の再結合状態の測定から求め
た。Embodiments of the present invention will be described.
As shown in the process diagram of FIG. 1, a first conductivity type, for example, n-type Si substrate 1 obtained from a single crystal Si ingot grown by, for example, the CZ method is manufactured. Then, the recombination lifetime τ sub of this Si substrate is measured. This recombination lifetime τ sub is measured by forming a SiO 2 film on the surface of the substrate by surface thermal oxidation and suppressing recombination on the surface, and measuring the recombination state of electron-hole pairs by microwaves. Obtained from measurement.
【００１５】次に、このＳｉサブストレイト１上に、第
１導電型もしくは第２導電型図示においては、サブスト
レイト１と同導電型の例えばｎ型のＳｉ半導体層２を、
１０μｍ〜２０μｍ程度の厚さにエピタキシャル成長し
て、サブストレイト１上に半導体層２がエピタキシャル
成長された半導体基板３を作製する。この半導体基板３
のエピタキシャル成長半導体層２に対し、前述したと同
様の方法によってマイクロ波による再結合ライフタイム
の測定を行ってこのエピタキシャル成長半導体層の再結
合ライフタイムτepi を求めた。Next, on the Si substrate 1, for example, an n-type Si semiconductor layer 2 of the same conductivity type as that of the substrate 1 in the first conductivity type or the second conductivity type is shown.
A semiconductor substrate 3 in which the semiconductor layer 2 is epitaxially grown on the substrate 1 by epitaxial growth to a thickness of about 10 μm to 20 μm is manufactured. This semiconductor substrate 3
The recombination lifetime of the epitaxially grown semiconductor layer 2 was measured by a microwave in the same manner as described above to obtain the recombination lifetime τ epi of this epitaxially grown semiconductor layer.
【００１６】このようにして、この半導体基板３に関す
るτepi ／τsub を求める。この場合τepi ／τ
sub は、実際には１より小さくなる。本発明において
は、このτep i ／τsub を０．３以上のものを選別し、
このτepi ／τsub ≧０．３の半導体基板のみに関して
半導体素子例えばＣＣＤを形成した固体撮像装置、ある
いはバイポーラトランジスタ、ＤＲＡＭ（ダイナミック
・ランダム・アクセス・メモリ）等の等の半導体装置を
構成する。In this way, τ epi / τ sub for this semiconductor substrate 3 is obtained. In this case τ epi / τ
sub is actually smaller than 1. In the present invention, those having τ ep i / τ sub of 0.3 or more are selected,
Only with respect to the semiconductor substrate satisfying τ epi / τ sub ≧ 0.3, a semiconductor device such as a solid-state imaging device in which a CCD is formed, or a semiconductor device such as a bipolar transistor, a DRAM (dynamic random access memory), or the like is configured.
【００１７】このようにして選別された半導体基板によ
って作製された半導体装置は、優れた特性を有し、不良
品の発生率を格段に低下することができた。The semiconductor device manufactured by the semiconductor substrate selected in this manner has excellent characteristics and can significantly reduce the incidence of defective products.
【００１８】さらに、本発明を固体撮像装置の作製に適
用する実施例を説明する。この場合、図１で説明したよ
うに、Ｓｉサブストレイト１を用意する。この例では、
前述したと同様に、ＣＺ法によって成長させた単結晶Ｓ
ｉインゴットから直径４インチのサブストレイト１を作
製した。このサブストレイト１は、（１００）結晶面を
板面方向とし、ｎ型不純物のりん（Ｐ）がドープされた
比抵抗が１０Ωｃｍ程度のＳｉサブストレイトとした。Further, an embodiment in which the present invention is applied to manufacture of a solid-state image pickup device will be described. In this case, the Si substrate 1 is prepared as described with reference to FIG. In this example,
Similar to the above, the single crystal S grown by the CZ method
Substrate 1 having a diameter of 4 inches was produced from an i ingot. This substrate 1 was a Si substrate having a (100) crystal plane in the plate surface direction and doped with n-type impurity phosphorus (P) and having a specific resistance of about 10 Ωcm.
【００１９】そして、このサブストレイト１について、
上述したように、ライフタイムτsu b の測定を行う。Then, regarding this substrate 1,
As described above, the lifetime τ su b is measured.
【００２０】次に、このサブストレイト１の一主面であ
る鏡面上に半導体層２をエピタキシャル成長して半導体
基板３を構成する。この半導体層２は、例えば比抵抗が
４０〜５０Ωｃｍのｎ型の厚さ約１２μｍのＳｉ半導体
層とする。この半導体層２の形成は、例えば前記の方
法すなわちＳｉＨＣｌ3 をソースガスとし、ＰＨ3 を不
純物りん（Ｐ）のドープガスとして用いたＣＶＤ法によ
ってエピタキシャル成長する。Next, the semiconductor layer 2 is epitaxially grown on the mirror surface, which is one main surface of the substrate 1, to form the semiconductor substrate 3. The semiconductor layer 2 is, for example, an n-type Si semiconductor layer having a specific resistance of 40 to 50 Ωcm and a thickness of about 12 μm. The semiconductor layer 2 is formed by epitaxial growth, for example, by the above-described method, that is, a CVD method using SiHCl 3 as a source gas and PH 3 as a doping gas of an impurity phosphorus (P).
【００２１】この半導体層について、前述したと同様の
方法によってライフタイムτepi を測定してライフタイ
ムτepi ／τsub を算出する。そして、τepi ／τsub
≧０．３の半導体基板３のみに対して固体撮像装置の作
製を行う。The lifetime τ epi of this semiconductor layer is measured by the same method as described above to calculate the lifetime τ epi / τ sub . And τ epi / τ sub
The solid-state image pickup device is manufactured only for the semiconductor substrate 3 of ≧ 0.3.
【００２２】尚、実際には、マイクロ波測定による場
合、その測定深さは５０μｍ程度の深さに渡ることか
ら、半導体層２に対するライフタイムτepi の測定は、
サブストレイト１にも入り込んだ部分を含んだ領域に関
してのライフタイムが測定されるものであるが、本発明
においては、τepi ／τsub という半導体層２とサブス
トレイトの双方のライフタイムの相対的値を対象とする
ものであるので、厳密に半導体層２のみのライフタイム
をτepi として測定する必要はない。Actually, in the case of the microwave measurement, since the measurement depth extends to a depth of about 50 μm, the measurement of the lifetime τ epi for the semiconductor layer 2 is
Although the lifetime of the region including the portion that has also entered the substrate 1 is measured, in the present invention, the relative lifetime of both the semiconductor layer 2 and the substrate of τ epi / τ sub. Since the values are targeted, it is not necessary to strictly measure the lifetime of only the semiconductor layer 2 as τ epi .
【００２３】そして、上述したように、τepi ／τsub
≧０．３を有する半導体基板３のみに対して固体撮像装
置を作製するものであるが、この固体撮像装置は、図２
にその最終的に作製された構造の要部の概略断面図を示
すように、例えばＣＣＤ型固体撮像装置とする。この場
合、ｎ型の半導体層２に、ｐ型の不純物のＢ（ボロン）
を選択的にイオン注入して第１のウエル領域２１を形成
し、この第１のウエル領域２１上に受光部２２と、この
受光部２２によって受光量に応じて発生させた電荷を転
送するＣＣＤ構成による垂直シフトレジスタ部２３と、
受光部２２からシフトレジスタ部２３に電荷の読み出し
を行う読み出しゲート部２４とが形成される。Then, as described above, τ epi / τ sub
The solid-state imaging device is manufactured only for the semiconductor substrate 3 having ≧ 0.3.
As shown in the schematic sectional view of the main part of the finally manufactured structure, for example, a CCD type solid-state imaging device is used. In this case, p-type impurity B (boron) is added to the n-type semiconductor layer 2.
Are selectively ion-implanted to form a first well region 21, and a light receiving portion 22 is formed on the first well region 21 and a CCD for transferring charges generated by the light receiving portion 22 according to the amount of light received. A vertical shift register section 23 having a configuration,
A read gate section 24 for reading charges from the light receiving section 22 is formed in the shift register section 23.
【００２４】受光部２２は、ｐ型の第１のウエル領域２
１との間にｐ−ｎ接合を形成してフォトダイオードを形
成するｎ型の受光領域２５と、これの上に形成されたｐ
型の正電荷蓄積領域２６を形成する。この受光部２２
は、例えば図２において紙面と直交する方向いわゆる垂
直方向に複数配列形成されるとともに、この複数個配列
された受光部の列が複数列平行配列されてなる。The light receiving portion 22 is composed of the p-type first well region 2
1 and an n-type light receiving region 25 forming a pn junction to form a photodiode, and a p formed on the n type light receiving region 25.
A positive charge storage region 26 of the mold is formed. This light receiving section 22
2 are arranged in a direction orthogonal to the paper surface in FIG. 2, that is, a so-called vertical direction, and a plurality of rows of the light receiving portions are arranged in parallel.
【００２５】シフトレジスタ部２３は、受光部２２の各
列間に、各列に沿って形成される。シフトレジスタ部２
３は、ｐ型の第２のウエル領域２７が形成され、これの
上にｎ型の転送領域２８が形成される。The shift register section 23 is formed between each row of the light receiving sections 22 and along each row. Shift register unit 2
3, a p-type second well region 27 is formed, and an n-type transfer region 28 is formed thereon.
【００２６】半導体層２上には全面的に例えば表面熱酸
化によって形成した光透過性のＳｉＯ2 絶縁膜２９が形
成され、シフトレジスタ部２３および読み出しゲート部
２４上に跨がって絶縁膜２９上に例えばＳｉ3 Ｎ4 によ
る絶縁膜３１とＳｉＯ2 による絶縁膜３２が積層されて
ゲート絶縁膜１３が形成され、これの上に転送電極３０
が形成される。A light-transmissive SiO 2 insulating film 29 formed by, for example, surface thermal oxidation is formed on the entire surface of the semiconductor layer 2 and extends over the shift register section 23 and the read gate section 24. An insulating film 31 made of, for example, Si 3 N 4 and an insulating film 32 made of SiO 2 are laminated on the gate insulating film 13 to form the transfer electrode 30 thereon.
Is formed.
【００２７】そして、全面的に光透過性のＰＳＧ（リン
シリケートガラス）等の層間絶縁層３３が形成され、受
光部２２上を除いてＡｌ膜等よりなる遮光膜３４が形成
される。Then, a light-transmissive interlayer insulating layer 33 such as PSG (phosphosilicate glass) is formed on the entire surface, and a light-shielding film 34 made of an Al film or the like is formed except on the light receiving portion 22.
【００２８】各受光部間、シフトレジスタ部の外側等に
ｐ型のチャネルストッパ領域３５が形成される。A p-type channel stopper region 35 is formed between the light receiving portions and outside the shift register portion.
【００２９】この図２に示す固体撮像装置を製造する詳
細工程を、図３〜図６を参照して説明する。図３に示す
ように、上述の方法によって作製した半導体基板３の、
特にτepi／τsub ≧０．３の半導体基板の半導体層２
にｐ型の第１のウエル領域２１を形成し、半導体層２の
表面に熱酸化によってＳｉＯ2 による絶縁膜２９を形成
する。その後、ウエル領域２１に、それぞれイオン注入
によってｐ型の第２のウエル領域２７とｎ型の転送領域
２８を形成することによって垂直シフトレジスタ部２３
を形成しさらに同様にイオン注入によってｐ型のチャン
ネルストッパ領域３５を形成する。Detailed steps of manufacturing the solid-state image pickup device shown in FIG. 2 will be described with reference to FIGS. As shown in FIG. 3, the semiconductor substrate 3 manufactured by the above-described method,
Particularly, the semiconductor layer 2 of the semiconductor substrate with τ epi / τ sub ≧ 0.3
A p-type first well region 21 is formed on the surface of the semiconductor layer 2, and an insulating film 29 made of SiO 2 is formed on the surface of the semiconductor layer 2 by thermal oxidation. After that, the p-type second well region 27 and the n-type transfer region 28 are formed in the well region 21 by ion implantation, respectively, to thereby form the vertical shift register portion 23.
And a p-type channel stopper region 35 is formed by ion implantation.
【００３０】図４に示すように、絶縁膜２９上に全面的
にＳｉ3 Ｎ4 絶縁膜３１とＳｉ3 Ｎ 4 絶縁膜３２を被着
形成した後にこれら絶縁膜３２および３１を順次選択的
にエッチングして受光部を構成する部分を除去する。こ
のようにして絶縁膜２９、３１および３２によってゲー
ト絶縁膜１３を形成する。そして、更にこのゲート絶縁
膜１３上に低比抵抗の多結晶Ｓｉよりなる転送電極３０
を形成する。この転送電極３０の形成は、多結晶Ｓｉを
全面的にＣＶＤ法等によって形成し、フォトリソグラフ
ィによるパターン化によって形成し得る。As shown in FIG. 4, all over the insulating film 29.
To SiThreeNFourInsulating film 31 and SiThreeN FourInsulation film 32 is deposited
After forming, these insulating films 32 and 31 are sequentially and selectively selected.
Then, the portion forming the light receiving portion is removed by etching. This
The insulating films 29, 31 and 32 as described above.
The insulating film 13 is formed. And this gate insulation
A transfer electrode 30 made of polycrystalline Si having a low specific resistance is formed on the film 13.
To form The transfer electrode 30 is formed by using polycrystalline Si.
Photolithographically formed over the entire surface by CVD method
It can be formed by patterning with a mask.
【００３１】図５に示すように、転送電極３０をマスク
としてｎ型不純物のＰ（りん）を第１のウエル領域２１
内の特に半導体層２の表面からの深さが０．４μｍ程度
の深さにイオン注入して後Ｎ2 雰囲気中でのアニールを
行ってｎ型領域による受光領域２５を形成する。このよ
うにしてｐ型のウエル領域２１とｎ型の受光領域２５と
の間にｐ−ｎ接合によるフォトダイオードを構成して受
光部２２を構成する。As shown in FIG. 5, n-type impurity P (phosphorus) is added to the first well region 21 using the transfer electrode 30 as a mask.
In particular, ion implantation is performed to a depth of about 0.4 μm from the surface of the semiconductor layer 2, and annealing is then performed in an N 2 atmosphere to form a light receiving region 25 of an n-type region. In this way, a photodiode having a pn junction is formed between the p-type well region 21 and the n-type light receiving region 25 to form the light receiving portion 22.
【００３２】図６に示すように、さらに転送電極３０を
マスクとして受光領域２５の表面にｐ型不純物Ｂ（ボロ
ン）をイオン注入してＮ2 雰囲気中でのアニールを行っ
て正電荷蓄積領域２６を形成する。As shown in FIG. 6, a p-type impurity B (boron) is further ion-implanted into the surface of the light receiving region 25 using the transfer electrode 30 as a mask, and annealed in an N 2 atmosphere to perform positive charge accumulation region 26. To form.
【００３３】その後図２で示したように、転送電極３０
上を含んで全面的に例えばＰＳＧ（リンシリケートガラ
ス）による層間絶縁層３３を被着形成し、これの上に受
光部２２に開口を有する例えばＡｌ蒸着膜による遮光膜
３４を被着形成する。このようにして前述した構成によ
る固体撮像装置を構成する。Thereafter, as shown in FIG. 2, the transfer electrode 30
An interlayer insulating layer 33 made of, for example, PSG (phosphosilicate glass) is deposited over the entire surface including the above, and a light shielding film 34 made of, for example, an Al vapor deposition film having an opening in the light receiving portion 22 is deposited thereon. In this way, the solid-state imaging device having the above-described configuration is configured.
【００３４】このようにして形成された固体撮像装置
は、白傷欠陥に問題のないすなわち結晶欠陥や再結合中
心となる金属不純物によって不良品を作製したり、画質
に問題がある固体撮像装置の作製を効果的に排除するこ
とができた。The solid-state imaging device formed in this manner is a solid-state imaging device which has no problem in white defects, that is, a defective product is produced by a metal defect which becomes a crystal defect or a recombination center, or has a problem in image quality. The production could be effectively eliminated.
【００３５】図２〜図６で説明した構造による固体撮像
装置において、その半導体基板３として、Ｐ（りん）ド
ープの８〜１２Ωｃｍのサブストレイト１上に、同様に
Ｐ（りん）ドープの４０〜５０Ωｃｍのエピタキシャル
成長半導体層２を、そのエピタキシャル成膜条件すなわ
ちソースガスの選定、エピタキシャル成長の基体温度の
選定等によって変化させ、そのτepi ／τsub が０．１
〜０．７７の範囲で異なる値を有する複数の半導体基板
３を用いて、各固体撮像装置を作製し、その白傷欠陥と
τepi ／τsub の関係を測定した。図７はその測定結果
を示す図で、これより明らかなように、τepi ／τsub
≧０．３で急激に白傷欠陥が減少している。つまり、τ
epi ／τsub ≧０．３の半導体基板３を選別して用いる
本発明方法にれば、白傷欠陥が殆ど生じることのないす
なわち不良品発生率を効果的に抑制できることがわか
る。In the solid-state imaging device having the structure described with reference to FIGS. 2 to 6, as the semiconductor substrate 3, the P (phosphorus) -doped substrate 1 of 8 to 12 Ωcm is similarly provided. The 50 Ωcm epitaxial growth semiconductor layer 2 is changed by the epitaxial film forming conditions, that is, the selection of the source gas, the selection of the substrate temperature for the epitaxial growth, etc., and τ epi / τ sub is 0.1.
Each solid-state imaging device was manufactured by using a plurality of semiconductor substrates 3 having different values in the range of to 0.77, and the relationship between white defect and τ epi / τ sub was measured. FIG. 7 is a diagram showing the measurement results. As is clear from this, τ epi / τ sub
When ≧ 0.3, the number of white defects is sharply reduced. That is, τ
It can be seen that according to the method of the present invention in which the semiconductor substrate 3 having epi / τ sub ≧ 0.3 is selected and used, white defect hardly occurs, that is, the defective product generation rate can be effectively suppressed.
【００３６】尚、上述した例では、半導体サブストレイ
ト１とエピタキシャル成長半導体層２とがともに第１導
電型とし、この第１導電型がｎ型としたが、第１導電型
をｐ型とすることもできるし、半導体サブストレイト１
と半導体層２を互いに異なる導電型とすることもでき
る。In the above example, the semiconductor substrate 1 and the epitaxially grown semiconductor layer 2 are both of the first conductivity type, and the first conductivity type is the n type. However, the first conductivity type is the p type. You can do it, and semiconductor substrate 1
And the semiconductor layer 2 may have different conductivity types.
【００３７】また、図２〜図６で示したＣＣＤ型固体撮
像装置において、各部の導電型を逆導電型とすることも
できる。Further, in the CCD type solid-state image pickup device shown in FIGS. 2 to 6, the conductivity type of each part may be opposite conductivity type.
【００３８】また、半導体サブストレイト１は、通常Ｃ
Ｚ法、ＭＣＺ法によって形成した単結晶インゴットから
切り出して構成されるが、ＦＺ法等によって構成するこ
ともできる。The semiconductor substrate 1 is usually C
Although it is formed by cutting out from a single crystal ingot formed by the Z method or the MCZ method, it may be formed by the FZ method or the like.
【００３９】また、本発明方法は、上述の固体撮像装置
に限られるものではなく、ＭＯＳトランジスタ（絶縁ゲ
ート電界効果型トランジスタ）、バイポーラトランジス
タもしくはそれらの半導体集積回路を始めとして種々の
半導体装置を構成する半導体基板および半導体装置を得
る場合に適用できるものである。Further, the method of the present invention is not limited to the above-mentioned solid-state image pickup device, and various semiconductor devices including MOS transistors (insulated gate field effect transistors), bipolar transistors or semiconductor integrated circuits thereof can be formed. The present invention can be applied when obtaining a semiconductor substrate and a semiconductor device which are to
【００４０】尚、本発明による半導体基板の選別は、例
えば同一インゴットから得たサブストレイト１を用いて
同一工程を採る複数のエピタキシャル成長半導体層を有
する基板において、その一部の基板をサンプリングして
τepi ／τsub の測定を行い、他の基板に関してτepi
／τsub を推測する方法を採ることもできる。In the selection of the semiconductor substrate according to the present invention, for example, in a substrate having a plurality of epitaxially grown semiconductor layers in which the same process is performed by using the substrate 1 obtained from the same ingot, a part of the substrate is sampled to obtain τ. Measure epi / τ sub , and measure τ epi for other substrates
It is also possible to adopt a method of estimating / τ sub .
【００４１】[0041]
【発明の効果】上述したように、本発明によれば、半導
体基板において、最終的に得る半導体装置に不良品が生
じる半導体基板を判別するものであって、これによって
この不良品を生じる不適当な半導体基板を、半導体装置
の製造の初期の段階で排除することができるので、これ
以後の無駄な作業を除くことができ、これによって不良
品の発生率の改善、ひいてはコストの低減化、信頼性の
向上をはかることができる。As described above, according to the present invention, in a semiconductor substrate, a semiconductor substrate in which a finally obtained semiconductor device has a defective product is discriminated. It is possible to eliminate unnecessary semiconductor substrates at an early stage of manufacturing a semiconductor device, so that unnecessary work after that can be eliminated, thereby improving the defective product rate, eventually reducing cost, and improving reliability. It is possible to improve the sex.
【図１】本発明による半導体基板の選別方法の工程図で
ある。FIG. 1 is a process diagram of a method for selecting a semiconductor substrate according to the present invention.
【図２】本発明方法によって選別された半導体基板によ
る半導体装置の一例の要部の概略断面図である。FIG. 2 is a schematic cross-sectional view of a main part of an example of a semiconductor device using a semiconductor substrate selected by the method of the present invention.
【図３】本発明方法によって選別された半導体基板によ
る半導体装置の一例の一製造工程における概略断面図で
ある。FIG. 3 is a schematic cross-sectional view in one manufacturing process of a semiconductor device using a semiconductor substrate selected by the method of the present invention.
【図４】本発明方法によって選別された半導体基板によ
る半導体装置の一例の一製造工程における概略断面図で
ある。FIG. 4 is a schematic cross-sectional view in one manufacturing process of a semiconductor device using a semiconductor substrate selected by the method of the present invention.
【図５】本発明方法によって選別された半導体基板によ
る半導体装置の一例の一製造工程における概略断面図で
ある。FIG. 5 is a schematic cross-sectional view in one manufacturing process of a semiconductor device using a semiconductor substrate selected by the method of the present invention.
【図６】本発明方法によって選別された半導体基板によ
る半導体装置の一例の一製造工程における概略断面図で
ある。FIG. 6 is a schematic cross-sectional view in one manufacturing process of a semiconductor device using a semiconductor substrate selected by the method of the present invention.
【図７】本発明による半導体基板の選別方法の説明に供
する固体撮像装置における白傷欠陥数の再結合ライフタ
イム比の依存性を示す図である。FIG. 7 is a diagram showing the dependency of the number of white defects in the solid-state imaging device on the recombination lifetime ratio used for explaining the method for selecting semiconductor substrates according to the present invention.
１ サブストレイト ２ 半導体層 ３ 半導体基板 ２２ 受光部 ２３ シフトレジスタ部 1 Substrate 2 Semiconductor Layer 3 Semiconductor Substrate 22 Light Receiving Section 23 Shift Register Section
Claims (4)
ル成長半導体層を有する半導体基板が、 上記半導体サブストレイトの再結合ライフタイムをτ
sub とし、上記エピタキシャル成長半導体層の再結合ラ
イフタイムをτepi とするとき、 τepi ／τsub が所定の値となる半導体基板を選別して
目的とする半導体装置を形成する半導体基板として用い
ることを特徴とするエピタキシャル成長半導体層を有す
る半導体基板の選別方法。1. A semiconductor substrate having an epitaxially grown semiconductor layer on a semiconductor substrate has a recombination lifetime τ of the semiconductor substrate.
and sub, when the recombination lifetime of the epitaxial semiconductor layer and tau epi, the use as a semiconductor substrate τ epi / τ sub form a semiconductor device of interest by selecting a semiconductor substrate to be a predetermined value A method for selecting a semiconductor substrate having a characteristic epitaxially grown semiconductor layer.
体基板を選別することを特徴とする請求項１に記載のエ
ピタキシャル成長半導体層を有する半導体基板の選別方
法。2. The method for selecting a semiconductor substrate having an epitaxially grown semiconductor layer according to claim 1, wherein the semiconductor substrate having τ epi / τ sub of 0.3 or more is selected.
ル成長半導体層を有する半導体基板が、 上記半導体サブストレイトの再結合ライフタイムをτ
sub とし、上記エピタキシャル成長半導体層の再結合ラ
イフタイムをτepi とするとき、 τepi ／τsub が所定の値となる半導体基板を選別し、 この選別された半導体基板に半導体素子を形成すること
を特徴とする半導体装置の製造方法。3. A semiconductor substrate having an epitaxially grown semiconductor layer on a semiconductor substrate has a recombination lifetime τ of the semiconductor substrate.
Let sub be the sub -recombination lifetime of the epitaxially grown semiconductor layer be τ epi , select a semiconductor substrate for which τ epi / τ sub has a predetermined value, and form a semiconductor element on this selected semiconductor substrate. A method for manufacturing a characteristic semiconductor device.
ル成長半導体層を有する半導体基板が、 上記半導体サブストレイトの再結合ライフタイムをτ
sub とし、上記エピタキシャル成長半導体層の再結合ラ
イフタイムをτepi とするとき、 τepi ／τsub が０．３以上の半導体基板を選別し、 この選別された半導体基板に固体撮像素子を形成するこ
とを特徴とする半導体装置の製造方法。4. A semiconductor substrate having an epitaxially grown semiconductor layer on a semiconductor substrate has a recombination lifetime of the semiconductor substrate of τ.
When the recombination lifetime of the epitaxially grown semiconductor layer is defined as sub , and τ epi is defined as τ epi , a semiconductor substrate having τ epi / τ sub of 0.3 or more is selected, and a solid-state imaging device is formed on the selected semiconductor substrate. A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298486A JPH09139408A (en) | 1995-11-16 | 1995-11-16 | Method of sorting semiconductor substrate, having epitaxial growth semiconductor layer and manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7298486A JPH09139408A (en) | 1995-11-16 | 1995-11-16 | Method of sorting semiconductor substrate, having epitaxial growth semiconductor layer and manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139408A true JPH09139408A (en) | 1997-05-27 |
Family
ID=17860332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7298486A Pending JPH09139408A (en) | 1995-11-16 | 1995-11-16 | Method of sorting semiconductor substrate, having epitaxial growth semiconductor layer and manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139408A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949689A3 (en) * | 1998-04-07 | 2000-06-14 | Sony Corporation | Epitaxial semiconductor substrate and manufacturing method thereof; manufacturing method of semiconductor device and of solid-state imaging device |
| JP2004165225A (en) * | 2002-11-08 | 2004-06-10 | Sony Corp | Manufacturing method of semiconductor substrate, manufacturing method of solid state imaging device, and screening method for solid state imaging devices |
| JP2013093406A (en) * | 2011-10-25 | 2013-05-16 | Shin Etsu Handotai Co Ltd | Method for evaluating cleanliness of vapor growth apparatus |
-
1995
- 1995-11-16 JP JP7298486A patent/JPH09139408A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949689A3 (en) * | 1998-04-07 | 2000-06-14 | Sony Corporation | Epitaxial semiconductor substrate and manufacturing method thereof; manufacturing method of semiconductor device and of solid-state imaging device |
| US6344092B1 (en) | 1998-04-07 | 2002-02-05 | Sony Corporation | Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device |
| KR100536930B1 (en) * | 1998-04-07 | 2005-12-14 | 소니 가부시끼 가이샤 | Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device |
| JP2004165225A (en) * | 2002-11-08 | 2004-06-10 | Sony Corp | Manufacturing method of semiconductor substrate, manufacturing method of solid state imaging device, and screening method for solid state imaging devices |
| JP2013093406A (en) * | 2011-10-25 | 2013-05-16 | Shin Etsu Handotai Co Ltd | Method for evaluating cleanliness of vapor growth apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100642627B1 (en) | Method for producing a polycrystalline silicon structure | |
| US6342436B1 (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid-state image-pickup device | |
| US5506176A (en) | Method of making a semiconductor device having a process of hydrogen annealing | |
| US20030170928A1 (en) | Production method for solid imaging device | |
| US5951755A (en) | Manufacturing method of semiconductor substrate and inspection method therefor | |
| KR100536930B1 (en) | Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device | |
| US5956570A (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid state imaging device | |
| JPH1050715A (en) | Silicon wafer and manufacture thereof | |
| JPH09139408A (en) | Method of sorting semiconductor substrate, having epitaxial growth semiconductor layer and manufacture of semiconductor device | |
| JPH08139295A (en) | Soi substrate | |
| JPH09283529A (en) | Manufacture and inspection of semiconductor substrate | |
| US5702973A (en) | Method for forming epitaxial semiconductor wafer for CMOS integrated circuits | |
| JP2004165225A (en) | Manufacturing method of semiconductor substrate, manufacturing method of solid state imaging device, and screening method for solid state imaging devices | |
| JP3941075B2 (en) | Epitaxial silicon substrate, solid-state imaging device, and manufacturing method thereof | |
| JPH11103042A (en) | Manufacturing solid state image sensing device and semiconductor substrate therefor | |
| JP3407508B2 (en) | Solid-state imaging device and method of manufacturing solid-state imaging device | |
| JP2003100760A (en) | Epitaxial silicon wafer and method for manufacturing the same | |
| JPH08321509A (en) | Semiconductor device, and manufacture of said semiconductor device and semiconductor substrate | |
| GB2137019A (en) | Semiconductor Device and Method for Manufacturing | |
| US6297120B1 (en) | Method of manufacturing a semiconductor device | |
| JP2000353706A (en) | Production of semiconductor device | |
| JP4639502B2 (en) | Semiconductor device manufacturing method and solid-state imaging device selection method | |
| JPH1131808A (en) | Solid state image sensor and production thereof | |
| JPH10303207A (en) | Semiconductor wafer, its manufacture, and semiconductor integrated circuit device | |
| JPH10509276A (en) | Epitaxial semiconductor wafer for CMOS integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050524 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050527 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050624 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051020 |