JPH09130603A - Shading correction device - Google Patents
Shading correction deviceInfo
- Publication number
- JPH09130603A JPH09130603A JP7283445A JP28344595A JPH09130603A JP H09130603 A JPH09130603 A JP H09130603A JP 7283445 A JP7283445 A JP 7283445A JP 28344595 A JP28344595 A JP 28344595A JP H09130603 A JPH09130603 A JP H09130603A
- Authority
- JP
- Japan
- Prior art keywords
- data
- shading correction
- shading
- horizontal
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、シェーディング補
正装置、詳しくは、光量依存性のシェーディングを補正
するシェーディング補正装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a shading correction device, and more particularly, to a shading correction device that corrects shading dependent on a light amount.
【０００２】[0002]
【従来の技術】従来、画像入力装置等において、より正
確に画像を再現するためにシェーディング補正を行う技
術手段は種々のものが提案されている。このシェーディ
ングとしては、主に撮像素子の暗電流に起因する光量に
依存しないシェーディングと、主に撮像素子の各画素の
感度ばらつきや撮像光学系に起因する光量に依存するシ
ェーディングとが知られている。2. Description of the Related Art Conventionally, various technical means have been proposed for performing shading correction in an image input device or the like in order to reproduce an image more accurately. As the shading, there are known shadings that do not depend on the amount of light mainly due to the dark current of the image sensor and shadings that mainly depend on the sensitivity variation of each pixel of the image sensor or the light amount due to the imaging optical system. .
【０００３】このシェーディングとしては、たとえば、 （１）レンズによるシェーディング （２）イメージセンサの蓄積時間差によるシェーディン
グ （３）イメージセンサ多線読み出しによる後段の回路系
のゲイン差によるシェーディング 等が考えられる。The shading may be, for example, (1) shading by a lens, (2) shading due to a difference in storage time of the image sensor, and (3) shading due to a gain difference in a subsequent circuit system due to multi-line reading of the image sensor.
【０００４】上記（１）項によるシェーディングは、Ｃ
ＯＳの４乗則によるものであり、同心円上にシェーディ
ングが発生する。すなわち、図７に示すように、各画素
の照度は、レンズ中心とイメージセンサの各画素の線と
その画素に垂直に下ろした線とのなす角のＣＯＳの４乗
に比例することによる。Shading according to the above item (1) is C
This is due to the fourth power law of the OS, and shading occurs on concentric circles. That is, as shown in FIG. 7, the illuminance of each pixel is proportional to the fourth power of COS, which is the angle formed by the lens center, the line of each pixel of the image sensor, and the line drawn vertically to the pixel.
【０００５】また、上記（２）項によるシェーディング
は、ＭＯＳ型イメージセンサに現れる。すなわち、ＭＯ
Ｓ型イメージセンサの場合、ライン毎に蓄積電荷をリセ
ットする場合が多く、このとき、ラインの読み始め画素
と読み終わりの画素とでは、読み出しの時間差分電荷の
蓄積時間が異なりシェーディングとなって現れる。The shading according to the above item (2) appears in the MOS type image sensor. That is, MO
In the case of the S-type image sensor, the accumulated charge is often reset for each line, and at this time, the reading time difference charge accumulation time differs between the reading start pixel and the reading end pixel of the line and appears as shading. .
【０００６】さらに、上記（３）項によるシェーディン
グは、イメージセンサから多線読み出しを行う場合に現
れる。すなわち、高速度カメラの場合、多線読み出しを
行うのが高速化に有効な方法である。しかし、多線化に
より、処理系が異なってしまい、各線のゲインが若干異
なってしまう。このため、多線読み出しを行った場合、
多線化の方法により、垂直方向、水平方向に繰り返すシ
ェーディングを発生する。Further, the shading according to the above item (3) appears when multi-line reading is performed from the image sensor. That is, in the case of a high-speed camera, multi-line reading is an effective method for increasing the speed. However, due to the increase in the number of lines, the processing system is different, and the gain of each line is slightly different. Therefore, when performing multi-line reading,
By the method of multiple lines, shading that repeats vertically and horizontally is generated.
【０００７】上記光量に依存しないシェーディングの補
正に関しても種々提案がなされているが、本発明は光量
に依存するシェーディング補正に関するものであるので
説明を省略し、図示する撮像素子は、すでに光量に依存
しないシェーディングは補正されて出力されているもの
として説明を行う。Various proposals have been made for the shading correction which does not depend on the light quantity. However, the present invention relates to the shading correction which depends on the light quantity, and therefore the description thereof is omitted. The description will be made assuming that the shading that has not been corrected is output.
【０００８】撮像素子として特に固定撮像素子を用いた
画像の場合、各画素ごとに感度の差があり、この為画像
出力に撮像素子の感度差によるシェーディングが見られ
る。このような、シェーディングの補正手段として特開
昭６０−７７５７５号公報には、以下に示すような技術
手段が提案されている。In the case of an image using a fixed image pickup device as an image pickup device, there is a difference in sensitivity for each pixel, so that shading due to a difference in sensitivity of the image pickup device is observed in image output. As such shading correction means, the following technical means is proposed in Japanese Patent Laid-Open No. 60-77575.
【０００９】図４は、この特開昭６０−７７５７５号公
報に開示された技術手段に代表されるシェーディング補
正装置を示したブロック図である。FIG. 4 is a block diagram showing a shading correction apparatus represented by the technical means disclosed in Japanese Patent Laid-Open No. 60-77575.
【００１０】図に示すように該シェーディング補正装置
では、撮像素子１において均一な画像を電気信号に変換
し、Ａ／Ｄコンバータ２においてデジタルデータに変換
する。このデータをゲート４５を介してメモリ４１に取
り込む。その後メモリ４１よりデータを取り出し、補正
係数作成回路４４で補正係数を計算し、タイミング回路
４２，アドレス制御回路４０により上記メモリ４１の同
一アドレスに書き込む。As shown in the figure, in the shading correction device, a uniform image is converted into an electric signal in the image pickup device 1 and converted into digital data in the A / D converter 2. This data is taken into the memory 41 via the gate 45. After that, the data is taken out from the memory 41, the correction coefficient is calculated by the correction coefficient generating circuit 44, and the timing circuit 42 and the address control circuit 40 write the same at the same address of the memory 41.
【００１１】そして画像データ取り込み時に画像データ
に合わせて上記メモリ４１より補正係数を読み出し、取
り込んだ画像データを乗算器３で乗算することにより、
シェーディング補正を行うものである。Then, when the image data is taken in, the correction coefficient is read from the memory 41 in accordance with the image data, and the taken-in image data is multiplied by the multiplier 3,
Shading correction is performed.
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、近年、
画像入力装置の高解像度化が求められており、一画面の
サイズが非常に大きなものとなっており、そのため上記
技術手段のように全画面のシェーディングデータを取り
込み、補正を行う手段では、多大なメモリ容量を必要と
する。これにより装置の小型化や、低コスト化の妨げと
なっている。However, in recent years,
There is a demand for higher resolution of the image input device, and the size of one screen is very large. Therefore, as in the above technical means, the means for taking in the shading data of the entire screen and performing the correction requires a large amount. Requires memory capacity. This hinders downsizing and cost reduction of the device.
【００１３】本発明はかかる問題点に鑑みてなされたも
のであり、少容量のメモリで効果的に補正を行うシェー
ディング補正装置を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a shading correction apparatus that effectively corrects a small-capacity memory.
【００１４】[0014]
【課題を解決するための手段】上記の目的を達成するた
めに本発明による第１のシェーディング補正装置は、一
次元の水平方向シェーディング補正データＨ（ｉ）と、
一次元の垂直方向シェーディング補正データＶ（ｊ）と
に基づいて、取り込んだ画像データＤ（ｉ，ｊ）に対
し、対応する上記水平方向シェーディング補正データＨ
（ｉ）と垂直方向シェーディング補正データＶ（ｊ）と
を乗ずることにより補正を行うシェーディング補正装置
であって、上記補正データを一様な基準画像を撮像した
際の特定の水平ライン及び垂直ラインより求めることを
特徴とするシェーディング補正装置。To achieve the above object, a first shading correction apparatus according to the present invention comprises one-dimensional horizontal shading correction data H (i).
Based on the one-dimensional vertical shading correction data V (j), the horizontal shading correction data H corresponding to the captured image data D (i, j).
A shading correction device for performing correction by multiplying (i) by vertical shading correction data V (j), wherein the correction data is obtained from specific horizontal lines and vertical lines when a uniform reference image is captured. A shading correction device characterized by obtaining.
【００１５】上記の目的を達成するために本発明による
第２のシェーディング補正装置は、上記第１のシェーデ
ィング補正装置において、上記補正データの作成の際
に、一様な基準画像を撮像し、垂直方向および水平方向
の中央部のデータを累積加算し、その結果を用いて該補
正データを作成することを特徴とする。In order to achieve the above object, the second shading correction apparatus according to the present invention is the same as the first shading correction apparatus, wherein a uniform reference image is picked up when the correction data is created, The data in the central portion in the horizontal and horizontal directions are cumulatively added, and the correction data is created using the result.
【００１６】上記の目的を達成するために本発明による
第３のシェーディング補正装置は、上記第１のシェーデ
ィング補正装置において、上記補正データの作成の際
に、一様な基準画像を取り込み、垂直方向および水平方
向のデータの累積加算を行う際、両方向の補正データ格
納用のメモリを用いてビット幅を拡大し、片方向ずつ取
り込みを行い、累積加算数を増し、該補正データを作成
することを特徴とする。In order to achieve the above object, a third shading correction apparatus according to the present invention is the same as the first shading correction apparatus, wherein a uniform reference image is taken in when the correction data is created, and a vertical direction is applied. When performing cumulative addition of data in the horizontal direction and horizontal direction, it is possible to increase the bit width by using the memory for storing the correction data in both directions, capture in each direction, increase the cumulative addition number, and create the correction data. Characterize.
【００１７】上記第１のシェーディング補正装置は、一
様な基準画像を撮像した際の特定の水平ラインおよび垂
直ラインより求めた、一次元の水平方向シェーディング
補正データＨ（ｉ）と、一次元の垂直方向シェーディン
グ補正データＶ（ｊ）とに基づいて、取り込んだ画像デ
ータＤ（ｉ，ｊ）に対し、対応する上記水平方向シェー
ディング補正データＨ（ｉ）と垂直方向シェーディング
補正データＶ（ｊ）とを乗ずることにより補正を行う。The first shading correction device described above includes one-dimensional horizontal shading correction data H (i) obtained from specific horizontal and vertical lines when a uniform reference image is picked up, and one-dimensional horizontal shading correction data H (i). Based on the vertical shading correction data V (j), the corresponding horizontal shading correction data H (i) and vertical shading correction data V (j) corresponding to the captured image data D (i, j). Correction is done by multiplying by.
【００１８】上記第２のシェーディング補正装置は、上
記第１のシェーディング補正装置において、上記補正デ
ータの作成の際に、一様な基準画像を撮像し、垂直方向
および水平方向の中央部のデータを累積加算し、その結
果を用いて該補正データを作成する。In the second shading correction apparatus, in the first shading correction apparatus, a uniform reference image is picked up at the time of creating the correction data, and the data of the central portion in the vertical and horizontal directions is acquired. Cumulative addition is performed, and the correction data is created using the result.
【００１９】上記第３のシェーディング補正装置は、上
記第１のシェーディング補正装置において、上記補正デ
ータの作成の際に、一様な基準画像を取り込み、垂直方
向および水平方向のデータの累積加算を行う際、両方向
の補正データ格納用のメモリを用いてビット幅を拡大
し、片方向ずつ取り込みを行い、累積加算数を増し、該
補正データを作成する。In the third shading correction apparatus, in the first shading correction apparatus, when the correction data is created, a uniform reference image is taken in and cumulative addition of vertical and horizontal data is performed. At this time, the memory for storing the correction data in both directions is used to expand the bit width, the data is fetched in each direction, and the cumulative addition number is increased to create the correction data.
【００２０】[0020]
【実施の形態】以下、図面を参照して本発明の実施の形
態を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２１】図１は、本発明の第１の実施形態であるシ
ェーディング補正装置の概略構成を示したブロック図で
ある。FIG. 1 is a block diagram showing a schematic configuration of a shading correction apparatus according to a first embodiment of the present invention.
【００２２】この第１の実施形態のシェーディング補正
装置は、水平方向のシェーディング補正用メモリと垂直
方向のシェーディング補正用メモリとを備え、対応する
画像データにそれぞれの補正データを乗ずることによ
り、シェーディングの補正を行うことを特徴としてい
る。以下、信号の流れに沿って該第１の実施形態の構成
を説明する。The shading correction apparatus according to the first embodiment includes a horizontal shading correction memory and a vertical shading correction memory, and multiplies the corresponding image data by the respective correction data to obtain the shading correction. The feature is that correction is performed. The configuration of the first embodiment will be described below along the flow of signals.
【００２３】撮像素子１は、たとえばＣＣＤ素子等の固
体撮像素子で構成され、入力した光学像を電気的信号に
変換するようになっている。該撮像素子１の画像信号は
Ａ／Ｄコンバータ２（図中、Ａ／Ｄと示す）でＡ／Ｄ変
換され、画像データとして乗算器３に入力されるように
なっている。該乗算器３は、上記撮像素子１からの画像
データを後述する補正データに基づいてシェーディング
補正して出力する手段である。The image pickup device 1 is composed of, for example, a solid-state image pickup device such as a CCD device, and is adapted to convert an input optical image into an electric signal. The image signal of the image pickup device 1 is A / D converted by an A / D converter 2 (shown as A / D in the figure) and input to the multiplier 3 as image data. The multiplier 3 is means for performing shading correction on the image data from the image pickup device 1 based on correction data described later and outputting the image data.
【００２４】一方、本実施形態においては、上記撮像素
子１の水平方向シェーディングおよび垂直方向のシェー
ディングを予め測定しておき、図示しない演算手段によ
り該水平方向シェーディングの補正データおよび垂直方
向シェーディングの補正データを計算するようになって
いる。On the other hand, in the present embodiment, the horizontal shading and the vertical shading of the image pickup device 1 are measured in advance, and the correction data for the horizontal shading and the correction data for the vertical shading are calculated by a calculation means (not shown). Is designed to calculate.
【００２５】上記演算手段で演算された補正データは、
水平方向シェーディング補正メモリ７（図中、補正メモ
リＨと記す）および垂直方向シェーディング補正メモリ
５（図中、補正メモリＶと記す）に書き込むようなって
いる。なお、該メモリとしては、ＲＡＭ、ＲＯＭ、ＥＰ
ＲＯＭ，ＥＥＰＲＯＭ等の何れの素子であっても良い。The correction data calculated by the above calculation means is
Writing is performed in the horizontal shading correction memory 7 (denoted as correction memory H in the drawing) and the vertical shading correction memory 5 (denoted as correction memory V in the drawing). The memory may be RAM, ROM, EP.
Any element such as ROM or EEPROM may be used.
【００２６】また、上記水平方向シェーディング補正メ
モリ７，垂直方向シェーディング補正メモリ５には、タ
イミング発生回路９からの同期信号が入力するようにな
っており、さらに、該タイミング発生回路９からの同期
信号は水平方向アドレス発生回路６（図中、アドレス発
生と記す），垂直方向アドレス発生回路４（図中、アド
レス発生と記す）にも入力するようになっている。これ
により、上記水平方向シェーディング補正メモリ７は、
上記水平方向アドレス発生回路６からの信号に基づき画
素毎に出力データを更新して出力するとともに水平同期
信号によりリセットを行う。また、上記垂直方向シェー
ディング補正メモリ５は、上記垂直方向アドレス発生回
路４からの信号に基づき水平同期毎に出力データを更新
して出力し、一画面の開始、または終了によりリセット
を行うようになっている。Further, the horizontal shading correction memory 7 and the vertical shading correction memory 5 are adapted to receive the synchronizing signal from the timing generating circuit 9, and further, the synchronizing signal from the timing generating circuit 9 is inputted. Is also input to the horizontal address generation circuit 6 (denoted as address generation in the figure) and the vertical address generation circuit 4 (denoted as address generation in the figure). As a result, the horizontal shading correction memory 7 is
The output data is updated and output for each pixel based on the signal from the horizontal address generation circuit 6 and is reset by the horizontal synchronizing signal. Further, the vertical shading correction memory 5 updates and outputs output data for each horizontal synchronization based on the signal from the vertical address generation circuit 4, and resets when one screen starts or ends. ing.
【００２７】上記水平方向シェーディング補正メモリ７
および垂直方向シェーディング補正メモリ５の出力はと
もに乗算器８に入力され、乗算され、その結果は乗算器
３に入力されるようになっている。該乗算器３では、撮
像素子１からの画像データに上記乗算器８からの出力信
号を乗ずることにより、シェーディング補正を行い出力
するようになっている。The horizontal shading correction memory 7
The outputs of the vertical shading correction memory 5 and the vertical shading correction memory 5 are both input to the multiplier 8 and multiplied, and the result is input to the multiplier 3. The multiplier 3 multiplies the image data from the image sensor 1 by the output signal from the multiplier 8 to perform shading correction and output.
【００２８】図２は、上記第１の実施形態のシェーディ
ング補正装置の構成をさらに詳しく示したブロック図で
ある。なお、図中、撮像素子１，Ａ／Ｄコンバータ２，
乗算器３は、上記図１に示す構成要素と同様であるの
で、ここでの詳しい説明は省略する。FIG. 2 is a block diagram showing the configuration of the shading correction apparatus of the first embodiment in more detail. In the figure, an image sensor 1, an A / D converter 2,
The multiplier 3 is the same as the constituent elements shown in FIG. 1, so detailed description thereof will be omitted here.
【００２９】この実施形態は、補正データ作成時とシェ
ーディング補正時での回路全体の制御を行う制御回路１
８を備え、上記タイミング発生回路９と同様の役目を果
たすタイミング発生回路１７は該制御回路１８により制
御されるようになっている。このタイミング発生回路１
７は、上記制御回路１８の出力により各モードに合わせ
てタイミング信号を発生するようになっている。In this embodiment, a control circuit 1 for controlling the entire circuit during correction data creation and shading correction.
The timing generating circuit 17 having the same function as the timing generating circuit 9 is controlled by the control circuit 18. This timing generation circuit 1
The output 7 of the control circuit 18 generates a timing signal according to each mode.
【００３０】また、該タイミング発生回路１７には、該
タイミング発生回路からの信号により上記水平方向アド
レス発生回路６，垂直方向アドレス発生回路４と同様の
役目を果たす水平方向アドレス発生回路（図中、アドレ
ス発生と記す）１３，垂直方向アドレス発生回路（図
中、アドレス発生と記す）１１が接続されており、さら
にこれらアドレス発生回路１３，１１にはそれぞれ上記
水平方向シェーディング補正メモリ７，垂直方向シェー
ディング補正メモリ５と同様の役目を果たす水平方向シ
ェーディング補正メモリ（図中、補正メモリＨと記す）
１４，垂直方向シェーディング補正メモリ（図中、補正
メモリＶと記す）１２が接続されている。Further, the timing generating circuit 17 has a horizontal address generating circuit (in the figure, which performs the same function as the horizontal address generating circuit 6 and the vertical address generating circuit 4 by the signal from the timing generating circuit). An address generating circuit 13 and a vertical direction address generating circuit (indicated as address generating in the figure) 11 are connected to the address generating circuit 13 and the horizontal direction shading correction memory 7 and the vertical direction shading memory respectively. A horizontal shading correction memory that performs the same role as the correction memory 5 (denoted as correction memory H in the figure).
A vertical shading correction memory (indicated as correction memory V in the drawing) 12 is connected to the device.
【００３１】上記水平方向シェーディング補正メモリ１
４，垂直方向シェーディング補正メモリ１２の出力は上
記乗算器８と同様の役目を果たす乗算器１５に入力され
るようになっている。該乗算器１５では、上記水平方向
シェーディング補正メモリ１４、垂直方向シェーディン
グ補正メモリ１２からの出力の乗算を行い、該当画素の
シェーディングデータとして出力するようになってい
る。また、該乗算器１５の出力は該乗算器１５出力のデ
ータを実際に補正するデータに変換する除算器１６を介
して上記乗算器３に入力されるようになっている。The horizontal shading correction memory 1
4. The output of the vertical shading correction memory 12 is input to the multiplier 15 which plays the same role as the multiplier 8. The multiplier 15 multiplies the outputs from the horizontal shading correction memory 14 and the vertical shading correction memory 12 and outputs the result as the shading data of the corresponding pixel. The output of the multiplier 15 is input to the multiplier 3 via a divider 16 which converts the data output from the multiplier 15 into data for actual correction.
【００３２】また、上記Ａ／Ｄコンバータ２でＡ／Ｄ変
換された撮像素子１の画像データは一方で加算器１９に
入力するようになっており、該加算器１９においてシェ
ーディングデータ取り込み時に、図５中、斜線部で示す
画面中央部（縦方向）を各ライン毎に累積加算するよう
になっている。さらに、撮像素子１の画像データは加算
器２０に入力され、シェーディングデータ取り込み時、
水平方向補正メモリ１４を利用して、図６中、斜線部で
示す画面中央部（横方向）を垂直方向に累積加算するよ
うになっている。On the other hand, the image data of the image pickup device 1 A / D converted by the A / D converter 2 is input to the adder 19, and when the shading data is fetched by the adder 19, 5, the central portion (vertical direction) of the screen indicated by the shaded portion is cumulatively added for each line. Furthermore, the image data of the image pickup device 1 is input to the adder 20, and when the shading data is captured,
By using the horizontal correction memory 14, the central portion (horizontal direction) of the screen shown by the shaded area in FIG. 6 is cumulatively added in the vertical direction.
【００３３】次に、上記第１の実施形態のシェーディン
グ補正装置の動作について図２を参照して説明する。Next, the operation of the shading correction apparatus according to the first embodiment will be described with reference to FIG.
【００３４】まずシェーディングの補正を行うための基
準データを取り込む。すなわち、撮像素子１で一様な基
準画像を撮像しながら、制御回路１８はタイミング発生
回路１７に基準データ取り込み用の信号を送る。この
後、制御回路１８は加算器１９，２０を制御して、Ａ／
Ｄコンバータ２からのデータを加算器１９は、各ライン
毎に中央部を累積加算し垂直方向シェーディング補正メ
モリ１２に送り、加算器２０は画面中央部のラインでＡ
／Ｄコンバータ２からのデータと水平方向シェーディン
グ補正メモリ１４の対応するデータとを足し合わせ再び
同水平方向シェーディング補正メモリ１４に結果を書き
込む。これにより水平方向シェーディング補正メモリ１
４に中央部のラインの各画素を垂直方向で累積加算した
水平方向のシェーディングデータを書き込むことができ
る。First, reference data for shading correction is loaded. That is, while the image sensor 1 captures a uniform reference image, the control circuit 18 sends a signal for capturing reference data to the timing generation circuit 17. After that, the control circuit 18 controls the adders 19 and 20 so that A /
The adder 19 cumulatively adds the data from the D converter 2 to the central portion of each line and sends it to the vertical shading correction memory 12.
The data from the / D converter 2 and the corresponding data in the horizontal shading correction memory 14 are added and the result is written again in the horizontal shading correction memory 14. As a result, the horizontal shading correction memory 1
4, the horizontal shading data obtained by cumulatively adding each pixel of the central line in the vertical direction can be written.
【００３５】上記タイミング回路１７は水平方向シェー
ディング補正メモリ１４に画面中央の１Ｈの各画素のデ
ータを水平方向アドレス発生回路１３を更新しながら書
き込み、垂直方向シェーディング補正メモリ１２に画面
中央の縦の１ラインの画素のデータを垂直方向アドレス
発生回路１１を更新しながら書き込む。これによりその
撮像素子のシェーディングの様子を代表するシェーディ
ングデータを取り込むことができる。The timing circuit 17 writes the data of each pixel of 1H at the center of the screen in the horizontal shading correction memory 14 while updating the horizontal address generation circuit 13, and writes the data in the vertical direction at the center of the screen in the vertical shading correction memory 12. The pixel data on the line is written while updating the vertical address generation circuit 11. As a result, shading data representing the shading state of the image sensor can be captured.
【００３６】次にシェーディング補正時の動作について
説明する。Next, the operation at the time of shading correction will be described.
【００３７】上記制御回路１８は、タイミング発生回路
１７にシェーディング補正用の信号を送るとともに加算
器１９，２０を非作動にする。さらに、該制御回路１８
は、上記水平方向シェーディング補正メモリ１４および
垂直方向シェーディング補正メモリ１２を制御してこれ
らメモリからのデータを乗算器１５に送る。The control circuit 18 sends a signal for shading correction to the timing generation circuit 17 and deactivates the adders 19 and 20. Further, the control circuit 18
Controls the horizontal shading correction memory 14 and the vertical shading correction memory 12 to send the data from these memories to the multiplier 15.
【００３８】上記タイミング発生回路１７は画像データ
に合わせて、各画素毎に水平方向アドレス発生回路１３
を更新し、水平方向シェーディング補正メモリ１４のデ
ータを乗算器１５に送る。そして各水平同期毎に水平方
向アドレス発生回路１３をリセットし、水平方向毎に初
めから補正データを出力させる。同時に垂直方向アドレ
ス発生回路１１の出力を更新し、垂直方向シェーディン
グ補正メモリ１２のデータを乗算器１５に出力する。こ
のアドレス発生回路は一画面の終了によりリセットされ
画面の始まり毎に初めから出力を繰り返す。The timing generation circuit 17 is arranged in the horizontal direction address generation circuit 13 for each pixel in accordance with the image data.
Is updated and the data in the horizontal shading correction memory 14 is sent to the multiplier 15. Then, the horizontal address generation circuit 13 is reset for each horizontal synchronization, and correction data is output from the beginning for each horizontal direction. At the same time, the output of the vertical address generation circuit 11 is updated, and the data in the vertical shading correction memory 12 is output to the multiplier 15. This address generation circuit is reset by the end of one screen and repeats output from the beginning every time the screen starts.
【００３９】上記乗算器１５は水平方向シェーディング
補正メモリ１４および垂直方向シェーディング補正メモ
リ１２の出力を乗算することにより対応する画像データ
の位置でのシェーディング量を計算し除算器１６に送
る。The multiplier 15 multiplies the outputs of the horizontal shading correction memory 14 and the vertical shading correction memory 12 to calculate the shading amount at the position of the corresponding image data and sends it to the divider 16.
【００４０】該除算器１６では、予め定められた基準と
なる値を入力されたシェーディング量で除算することに
よりシェーディング補正量を計算し、除算器３に出力す
る。そして、該除算器３は送られてきたシェーディング
補正量と画像データの乗算を行うことによりシェーディ
ング補正を行いシェーディング補正された画像データを
後段に出力する。The divider 16 calculates a shading correction amount by dividing a predetermined reference value by the input shading amount, and outputs it to the divider 3. Then, the divider 3 performs shading correction by multiplying the transmitted shading correction amount by the image data, and outputs the shading-corrected image data to the subsequent stage.
【００４１】以上の動作により、少ないメモリ量でも簡
単な回路構成で効果的にシェーディング補正を行うこと
ができる。また本実施形態ではシェーディングデータを
取り込む際、累積加算を行えるように加算器１９，２０
を設けたが、ランダムノイズが無視できるなら、当該部
分をゲート等で構成しても良い。By the above operation, the shading correction can be effectively performed with a simple circuit configuration even with a small memory amount. In addition, in the present embodiment, adders 19 and 20 are provided so that cumulative addition can be performed when shading data is fetched.
However, if random noise can be ignored, the relevant portion may be configured by a gate or the like.
【００４２】また、一般に、ＣＯＳ４乗則によるシェー
ディングの補正は非線形であるが故に困難であるが、本
実施形態によれば、大きく改善することができる。以
下、該シェーディング補正について、図７，図８を参照
して説明する。In general, it is difficult to correct shading by the COS4 power law because it is non-linear, but according to the present embodiment, it is possible to greatly improve the shading. The shading correction will be described below with reference to FIGS. 7 and 8.
【００４３】図７，図８に示すように、イメージセンサ
上の中央点Ｏｉの明るさを“１”とすると、ＣＯＳ４乗
則のよる、図８中、Ａ，Ｂ，Ｃ点の明るさは、それぞ
れ、 となる。なお、上記ａ，ｂ，ｃは、それぞれ、 ａ＝ＡＯｉ ｂ＝ＢＯｉ ｃ＝ＣＯｉ であり、角θａ，θｂ，θｃは、それぞれ上記イメージ
センサ上の中央点Ｏｆから上記Ａ，Ｂ，Ｃ点をみた仰角
である。As shown in FIGS. 7 and 8, assuming that the brightness of the central point Oi on the image sensor is "1", the brightness of points A, B, and C in FIG. ,Respectively, Becomes Note that a, b, and c are a = AOi b = BOi c = COi, respectively, and angles θa, θb, and θc are points A, B, and C from the central point Of on the image sensor, respectively. It is the elevation angle I saw.
【００４４】本実施形態では、上記Ｂ，Ｃ点の補正値よ
りＡ点の補正を行うので、補正後のＡ点の明るさは、表
示上の、 でることを考慮すれば、 となり、この の項が補正誤差となる。In this embodiment, since the correction of the point A is performed from the correction values of the points B and C, the brightness of the corrected point A is as follows. Considering that And this The term is the correction error.
【００４５】上記誤差が最大となるのは、 であるので、 となり、中央の明るさ“１”との差は、 となり、補正前の中央の明るさとの差は、 となるから、ａが“１”よりも比較的小さいとすれば、 を無視して、１／４程度にシェーディングを補正するこ
とができる。The maximum error is So that And the difference from the central brightness "1" is And the difference from the central brightness before correction is Therefore, if a is relatively smaller than “1”, Can be ignored and shading can be corrected to about 1/4.
【００４６】次に、本発明の第２の実施形態について説
明する。Next, a second embodiment of the present invention will be described.
【００４７】図３は、上記第２の実施形態のシェーディ
ング補正装置の構成を示したブロック図である。FIG. 3 is a block diagram showing the configuration of the shading correction apparatus according to the second embodiment.
【００４８】本第２の実施形態では、上記第１の実施形
態における補正メモリをＦＩＦＯ（First-In-First）タ
イプとし、さらに、上述した水平方向アドレス発生回路
１３，垂直方向アドレス発生回路１１を省略して構成し
たことを特徴としている。またシェーディングデータを
取り込む際に、加算器を用いて複数画素の和を取るよう
にし、シェーディングデータからランダムノイズ成分を
除去しデータの精度を上げている。In the second embodiment, the correction memory in the first embodiment is a FIFO (First-In-First) type, and the horizontal address generating circuit 13 and the vertical address generating circuit 11 described above are further provided. It is characterized by being omitted. Further, when taking in shading data, an adder is used to take the sum of a plurality of pixels, and random noise components are removed from the shading data to improve the accuracy of the data.
【００４９】また、該データの和を取る際、データの精
度を上げるために水平方向シェーディング補正ＦＩＦＯ
メモリ（以下、ＦＩＦＯＨと略記する）２２と、垂直方
向シェーディング補正ＦＩＦＯメモリ（以下、ＦＩＦＯ
Ｖと略記する）２１との両方を用いて水平方向のシェー
ディングデータを垂直方向に累積加算処理している。When taking the sum of the data, the horizontal shading correction FIFO is used to improve the accuracy of the data.
A memory (hereinafter, abbreviated as FIFOH) 22 and a vertical shading correction FIFO memory (hereinafter, FIFO)
21), the shading data in the horizontal direction is subjected to cumulative addition processing in the vertical direction.
【００５０】さらに、該垂直方向の補正データは加算器
２９を用いて水平方向に累積加算を行い、該加算結果を
ＲＡＭ３２に格納するように構成している。Further, the correction data in the vertical direction is cumulatively added in the horizontal direction by using the adder 29, and the addition result is stored in the RAM 32.
【００５１】以下、信号の流れに沿って該実施形態を説
明する。The embodiment will be described below along the flow of signals.
【００５２】まずシェーディング補正を行うためのデー
タを取得する。すなわち、制御回路２７は、取り込み開
始前に一度加算器２４をクリアしながら出力をセレクタ
２５を介しＦＩＦＯＶ２１，ＦＩＦＯＨ２２に書き込み
メモリのクリアを行う。そして均一な基準画像を撮像し
た状態で該ＦＩＦＯＶ２１，ＦＩＦＯＨ２２を水平同期
毎にリセットしながら各画素毎にデータを読み出し、加
算器２４にて撮像素子１からのデータとの和を取る。こ
の出力をセレクタ２５を介し、再度ＦＩＦＯＶ２１，Ｆ
ＩＦＯＨ２２に書き込むことにより、水平方向の感度む
らを垂直方向に累積加算することができる。First, data for shading correction is acquired. That is, the control circuit 27 writes the output to the FIFOV 21 and the FIFOH 22 via the selector 25 while clearing the adder 24 once before starting the fetching, and clears the memory. Then, while the uniform reference image is picked up, the data is read out for each pixel while resetting the FIFOV 21 and the FIFOH 22 for each horizontal synchronization, and the adder 24 sums the data with the data from the image pickup device 1. This output is again passed through the selector 25 to the FIFOV21, F
By writing in the IFOH 22, the sensitivity unevenness in the horizontal direction can be cumulatively added in the vertical direction.
【００５３】このとき、制御回路２７は画面中央部の必
要なラインのみ上記ＦＩＦＯＶ２１，ＦＩＦＯＨ２２へ
の書き込みをイネーブルにして回路のオーバーフローを
防止している。また垂直方向の補正データは各ライン毎
に加算器２９で中央の必要画素のみを累積加算し、セレ
クタ３１を介し、ワークＲＡＭ３２にライン毎にデータ
を書き込み、加算器のデータをクリアする。At this time, the control circuit 27 enables the writing to the FIFOV 21 and the FIFOH 22 only in a necessary line at the center of the screen to prevent the overflow of the circuit. Further, in the correction data in the vertical direction, the adder 29 cumulatively adds only the central required pixel for each line, writes the data for each line in the work RAM 32 through the selector 31, and clears the data of the adder.
【００５４】以上の動作によりシェーディング補正のた
めのデータを取り込むことができる。Data for shading correction can be taken in by the above operation.
【００５５】また、データ取り込み後、ＣＰＵ３３はゲ
ート２８を介して水平方向シェーディングの累積加算デ
ータをＦＩＦＯＶ２１，ＦＩＦＯＨ２２より読み出し、
補正係数を計算してセレクタ２５を介してＦＩＦＯＨ２
２に水平方向の補正データを書き込む。またワークＲＡ
Ｍ３２より垂直シェーディングの累積加算データをセレ
クタ２５を介して垂直方向補正データをＦＩＦＯＶ２１
に書き込む。After the data is fetched, the CPU 33 reads the horizontal shading cumulative addition data from the FIFOV 21 and the FIFOH 22 via the gate 28,
The correction coefficient is calculated, and the FIFOH2
The horizontal correction data is written in 2. Also work RA
From M32, the cumulative addition data of the vertical shading is transferred to the vertical correction data in the FIFOV21 via the selector 25.
Write to.
【００５６】シェーディング補正時、上記制御回路２７
は入力される画像データに合わせてＦＩＦＯＨ２２とＦ
ＩＦＯＶ２１より補正データを読み出し、乗算器２３で
その画素位置でのシェーディング補正データを作成し、
乗算器３で入力画像にシェーディング補正を加える。At the time of shading correction, the control circuit 27 is used.
FIFOH22 and F according to the input image data
The correction data is read from the IFOV 21, and the shading correction data at the pixel position is created by the multiplier 23.
The multiplier 3 adds shading correction to the input image.
【００５７】以上の動作により、ランダムノイズの影響
の少ない補正データが得られる。By the above operation, the correction data less affected by the random noise can be obtained.
【００５８】本第２の実施形態によると、シェーディン
グデータを取り込む際に累積加算を行うため、ランダム
ノイズの影響のない精度の高いシェーディング補正を行
うができる。According to the second embodiment, since the cumulative addition is performed when the shading data is taken in, it is possible to perform the highly accurate shading correction without the influence of random noise.
【００５９】さらに、書き込みのサイクルの遅い（ＩＨ
間隔）垂直方向のシェーディングデータの取り込みにＣ
ＰＵ３３用のワークＲＡＭ３２を用い、アクセスサイク
ルの速い水平方向のシェーディングデータの取り込みに
ＦＩＦＯタイプのメモリを用い且つ水平方向用と垂直方
向用のＦＩＦＯメモリを用いてデータ幅を拡張したた
め、垂直、水平方向のメモリのビット幅を広げることな
く累積数を多く取ることができ、取り込むシェーディン
グデータの精度を高めることができる。Further, the write cycle is slow (IH
Interval) C for capturing vertical shading data
Since the work RAM 32 for the PU 33 is used and the FIFO type memory is used for capturing horizontal shading data with a fast access cycle, and the data width is expanded by using the horizontal and vertical FIFO memories, the vertical and horizontal directions are The cumulative number can be increased without increasing the bit width of the memory, and the accuracy of the shading data to be captured can be improved.
【００６０】このように上記各実施形態を用いれば、少
ないメモリ容量で効果的にシェーディング補正を行うこ
とができる。As described above, by using each of the above-described embodiments, the shading correction can be effectively performed with a small memory capacity.
【００６１】また、固定撮像素子、特にＸ−Ｙアドレス
型の撮像素子では、スイッチングトランジスタのＯＮ抵
抗のばらつきにより縦筋状のシェーディングや横筋状の
シェーディングが見られることがあるが、上記実施形態
によれば、確実にこれらのシェーディングを除去するこ
とが可能となる。In the fixed image pickup device, particularly in the XY address type image pickup device, vertical streak shading or horizontal streak shading may be observed due to variations in ON resistance of the switching transistor. According to this, it is possible to reliably remove these shadings.
【００６２】[0062]
【発明の効果】以上説明したように本発明によれば、少
容量のメモリで効果的に補正を行うシェーディング補正
装置を提供できる。As described above, according to the present invention, it is possible to provide a shading correction device which effectively corrects a small amount of memory.
【００６３】さらに、本発明によれば、ＣＯＳ４乗則に
よるシェーディングを１／４程度に改善することができ
る。Furthermore, according to the present invention, shading according to the COS4 power law can be improved to about 1/4.
【００６４】また、本発明によれば、蓄積時間によるシ
ェーディングは、各ライン一様に水平方向に生じるの
で、本実施形態の水平方向のシェーディング補正により
完全に補正できる。Further, according to the present invention, since shading due to the accumulation time occurs uniformly in the horizontal direction for each line, it can be completely corrected by the horizontal shading correction of this embodiment.
【００６５】さらに、本発明によれば、多線読み出しに
よるシェーディングも、読み出し方法により水平方向に
多線読み出しする場合は水平方向のシェーディング補正
により、ライン毎に多線読み出しを行う場合には垂直方
向のシェーディング補正により、それぞれ完全に補正で
きる。Further, according to the present invention, in the shading by the multi-line reading, the shading correction in the horizontal direction is performed when the multi-line reading is performed by the reading method, and the vertical direction is performed when the multi-line reading is performed line by line. By shading correction of, each can be completely corrected.
【図１】本発明の第１の実施形態のシェーディング補正
装置の概略構成を示したブロック図である。FIG. 1 is a block diagram showing a schematic configuration of a shading correction device according to a first embodiment of the present invention.
【図２】上記第１の実施形態のシェーディング補正装置
の構成をさらに詳しく示したブロック図である。FIG. 2 is a block diagram showing in more detail the configuration of the shading correction apparatus according to the first embodiment.
【図３】本発明の第２の実施形態のシェーディング補正
装置の構成を示したブロック図である。FIG. 3 is a block diagram showing a configuration of a shading correction device according to a second embodiment of the present invention.
【図４】従来のシェーディング補正装置の一例を示した
ブロック図である。FIG. 4 is a block diagram showing an example of a conventional shading correction device.
【図５】上記第１の実施形態のシェーディング補正装置
において、シェーディングデータ取り込み部分の一例を
示した説明図である。FIG. 5 is an explanatory diagram showing an example of a shading data fetching portion in the shading correction apparatus of the first embodiment.
【図６】上記第１の実施形態のシェーディング補正装置
において、シェーディングデータ取り込み部分の他の例
を示した説明図である。FIG. 6 is an explanatory diagram showing another example of a shading data fetching portion in the shading correction apparatus of the first embodiment.
【図７】上記第１の実施形態において、ＣＯＳ４乗則に
よるシェーディングを補正する手段を説明する図であ
る。FIG. 7 is a diagram illustrating a means for correcting shading according to the COS4 power law in the first embodiment.
【図８】上記第１の実施形態において、ＣＯＳ４乗則に
よるシェーディングを補正する手段を説明する図であ
る。FIG. 8 is a diagram illustrating a means for correcting shading according to the COS4 power law in the first embodiment.
１…撮像素子 ２…Ａ／Ｄコンバータ ３…乗算器 ４…垂直方向アドレス発生回路 ５…垂直方向シェーディング補正メモリ ６…水平方向アドレス発生回路 ７…水平方向シェーディング補正メモリ ８…乗算器 ９…タイミング発生回路 DESCRIPTION OF SYMBOLS 1 ... Image sensor 2 ... A / D converter 3 ... Multiplier 4 ... Vertical address generation circuit 5 ... Vertical shading correction memory 6 ... Horizontal address generation circuit 7 ... Horizontal shading correction memory 8 ... Multiplier 9 ... Timing generation circuit
Claims (3)
ータＨ（ｉ）と、一次元の垂直方向シェーディング補正
データＶ（ｊ）とに基づいて、取り込んだ画像データＤ
（ｉ，ｊ）に対し、対応する上記水平方向シェーディン
グ補正データＨ（ｉ）と垂直方向シェーディング補正デ
ータＶ（ｊ）とを乗ずることにより補正を行うシェーデ
ィング補正装置であって、 上記補正データを一様な基準画像を撮像した際の特定の
水平ライン及び垂直ラインより求めることを特徴とする
シェーディング補正装置。1. The captured image data D based on the one-dimensional horizontal shading correction data H (i) and the one-dimensional vertical shading correction data V (j).
A shading correction device that performs correction by multiplying (i, j) by the corresponding horizontal shading correction data H (i) and vertical shading correction data V (j). A shading correction device characterized in that it is obtained from specific horizontal and vertical lines when such a reference image is taken.
準画像を撮像し、垂直方向および水平方向の中央部のデ
ータを累積加算し、その結果を用いて該補正データを作
成することを特徴とする、請求項１に記載のシェーディ
ング補正装置。2. When the correction data is created, a uniform reference image is captured, data in the central portion in the vertical and horizontal directions is cumulatively added, and the correction data is created using the result. The shading correction apparatus according to claim 1, wherein:
準画像を取り込み、垂直方向および水平方向のデータの
累積加算を行う際、両方向の補正データ格納用のメモリ
を用いてビット幅を拡大し、片方向ずつ取り込みを行
い、累積加算数を増し、該補正データを作成することを
特徴とする、請求項１に記載のシェーディング補正装
置。3. When the correction data is created, a uniform reference image is taken in, and when cumulative addition of data in the vertical and horizontal directions is performed, a bit width is set using a memory for storing correction data in both directions. The shading correction apparatus according to claim 1, wherein the correction data is created by enlarging the image, capturing the image in one direction, and increasing the cumulative addition number.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7283445A JPH09130603A (en) | 1995-10-31 | 1995-10-31 | Shading correction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7283445A JPH09130603A (en) | 1995-10-31 | 1995-10-31 | Shading correction device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09130603A true JPH09130603A (en) | 1997-05-16 |
Family
ID=17665643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7283445A Pending JPH09130603A (en) | 1995-10-31 | 1995-10-31 | Shading correction device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09130603A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1067777A3 (en) * | 1999-06-30 | 2002-01-30 | Canon Kabushiki Kaisha | Image sensing device, image processing apparatus and method, and memory medium |
| WO2007078116A1 (en) * | 2005-12-30 | 2007-07-12 | Mtekvision Co., Ltd. | Apparatus and method for compensating hue declination, and image processor using the same |
| DE102006003596A1 (en) * | 2006-01-25 | 2007-07-26 | Sick Ag | Brightness adjustment method for raw images generated by sensor matrix, involves carrying out adjustment on pixel defined by line and space coordinate, where intensity corrections used are dependent on line and space coordinates of pixels |
| US7423678B2 (en) | 2002-11-07 | 2008-09-09 | Rohm Co., Ltd. | Area image sensor |
-
1995
- 1995-10-31 JP JP7283445A patent/JPH09130603A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1067777A3 (en) * | 1999-06-30 | 2002-01-30 | Canon Kabushiki Kaisha | Image sensing device, image processing apparatus and method, and memory medium |
| US6707955B1 (en) | 1999-06-30 | 2004-03-16 | Canon Kabushiki Kaisha | Image sensing device, image processing apparatus and method, and memory medium |
| US6963674B2 (en) | 1999-06-30 | 2005-11-08 | Canon Kabushiki Kaisha | Image sensing device, image processing apparatus and method, and memory medium |
| US7471808B2 (en) | 1999-06-30 | 2008-12-30 | Canon Kabushiki Kaisha | Image sensing device, image processing apparatus and method, and memory medium |
| EP2202958A2 (en) | 1999-06-30 | 2010-06-30 | Canon Kabushiki Kaisha | Image sensing device, image processing apparatus and method, and memory medium |
| US7423678B2 (en) | 2002-11-07 | 2008-09-09 | Rohm Co., Ltd. | Area image sensor |
| WO2007078116A1 (en) * | 2005-12-30 | 2007-07-12 | Mtekvision Co., Ltd. | Apparatus and method for compensating hue declination, and image processor using the same |
| KR100769553B1 (en) * | 2005-12-30 | 2007-10-23 | 엠텍비젼 주식회사 | Apparatus and method for compensating hue declination, and image processor using it |
| DE102006003596A1 (en) * | 2006-01-25 | 2007-07-26 | Sick Ag | Brightness adjustment method for raw images generated by sensor matrix, involves carrying out adjustment on pixel defined by line and space coordinate, where intensity corrections used are dependent on line and space coordinates of pixels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6833862B1 (en) | Image sensor based vignetting correction | |
| JP4254969B2 (en) | Imaging device | |
| US7454131B2 (en) | Image sensing apparatus with camera shake correction function | |
| JP4900343B2 (en) | Video imaging apparatus and exposure guide display method | |
| JP2006050337A (en) | Imaging apparatus, imaging method, and imaging control program | |
| JPH0865546A (en) | Circuit and method for generating shading correction coefficient | |
| CN100384224C (en) | Imaging apparatus, imaging method and imaging processing program | |
| JP3619077B2 (en) | IMAGING DEVICE, IMAGING DEVICE CONTROL METHOD, AND STORAGE MEDIUM | |
| JP3937924B2 (en) | Imaging apparatus and control method thereof | |
| JP4403873B2 (en) | Clamp level adjusting device and electronic camera | |
| JPH09130603A (en) | Shading correction device | |
| US7440014B2 (en) | Electronic camera with basic operating clock frequency change based on photography mode | |
| JP4719505B2 (en) | Video signal processing apparatus and video signal processing method | |
| CN109379535A (en) | Image pickup method and device, electronic equipment, computer readable storage medium | |
| JP4272566B2 (en) | Color shading correction method and solid-state imaging device for wide dynamic range solid-state imaging device | |
| WO2020170904A1 (en) | Shake correction device, image-capturing device, monitoring system, and program | |
| JP4244218B2 (en) | Imaging signal processing circuit and camera system | |
| US20100026857A1 (en) | Imaging device, method for controlling the imaging device, and recording medium recording the method | |
| JP2005277618A (en) | Photography taking apparatus and device and method for correcting shading | |
| JP2011135194A (en) | Imaging device, correction control method thereof, correction control program, and recording medium | |
| JPH11150681A (en) | Information processing device and method, information processing system and recording medium | |
| JP2005176173A (en) | Solid-state imaging apparatus | |
| JPH11168622A (en) | Image processor, image processing method and storage medium | |
| JP3513833B2 (en) | Electronic camera | |
| JP2002176584A (en) | Method and device for automatic exposure correction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |