JPH09121535A

JPH09121535A - スイッチングレギュレータ

Info

Publication number: JPH09121535A
Application number: JP28105695A
Authority: JP
Inventors: Hirohisa Warita; 浩久和里田; Hironobu Izumi; 啓修出水
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-10-27
Filing date: 1995-10-27
Publication date: 1997-05-06

Abstract

(57)【要約】【課題】位相補償用およびソフトスタート用の外付け
コンデンサを共用し、上記コンデンサ接続用の端子によ
り、オフ時の低消費電流機能も利用できるスイッチング
レギュレータを提供する。【解決手段】スイッチングレギュレータ用ＩＣ１のＶ
_C端子は、外付けの抵抗Ｒ１とコンデンサＣ１とを介し
て接地されている。また、エミッタが接地されたＮＰＮ
トランジスタＱ１のコレクタは、上記抵抗Ｒ１とコンデ
ンサＣ１との接続点に接続される。ＩＣ１内部では、エ
ラーアンプ６の出力がＶ_C端子へ接続されている。上記
出力の電圧Ｖ_EAに応じて、ソフトスタート回路１０は、
スイッチング素子２の導通時間を制限し、オン／オフ回
路９は、定電圧回路８のオン／オフを制御する。さら
に、第１定電流源１１は、上記出力へ定電流を常時流し
込み、第２定電流源１２は、定電圧回路８の動作中に上
記出力へ定電流を供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外付けの抵抗およ
び容量による位相補償を行うスイッチングレギュレータ
に関し、特に、オフ時の低消費電流機能、および、電源
投入時のソフトスタート機能を有するスイッチングレギ
ュレータに関するものである。

【０００２】

【従来の技術】直流電流を高周波でスイッチングした
後、平滑化して負荷へ供給することにより、入力電圧を
所望の電圧へ変圧するスイッチングレギュレータは、小
型、軽量、かつ高効率な電源装置として従来より広く使
われている。

【０００３】これらスイッチングレギュレータでは、負
荷へ印加する電圧から得た帰還電圧と一定の基準電圧と
を比較し、比較結果に応じて、スイッチング素子の導通
／遮断の割合を変化させて、負荷が変動した場合でも所
望の電圧を維持している。

【０００４】近年では、上記の比較動作と、それに基づ
いたスイッチング素子の制御とを行うスイッチングレギ
ュレータ用のＩＣ（ Integrated circuit ）も普及して
いる。また、スイッチング素子自体を取り込んだＩＣも
製作されている。これらのＩＣを利用することによっ
て、スイッチングレギュレータを構成する部品の数を削
減でき、高い信頼性を持つ高精度なスイッチングレギュ
レータを容易に製作できる。

【０００５】これらのスイッチングレギュレータ用ＩＣ
には、スイッチングレギュレータを容易に製作し、利用
できるように、端子数や外付け部品数の削減が要求され
る一方で、さらなる高機能化が求められており、種々の
機能が付加されたＩＣも製作されている。付加される機
能の一例としては、通常の電力供給とは別に、付加への
電力供給を休止するか否かを外部から制御するオン／オ
フ機能、さらに、電力供給を休止している場合に消費す
る電力を低減するオフ時の低消費電流機能などが挙げら
れる。

【０００６】また、負荷への電力供給を開始してからス
イッチングレギュレータが安定するまでの過渡期には、
負荷へ印加する電圧が低いため、スイッチング素子の導
通時間の割合は、通常より高くなりがちである。加え
て、例えば、負荷へ供給する電力を平滑化するために設
けたコンデンサへの充電電流などによって、スイッチン
グレギュレータの出力電流は、通常より大きくなりやす
く、スイッチングレギュレータを損傷する虞れがある。
したがって、上記過渡期において、スイッチング素子の
導通時間を制限し、負荷へ供給する電圧を緩やかに上昇
させるソフトスタート機能を設けたスイッチングレギュ
レータ用ＩＣも使用されている。

【０００７】ここで、オフ時の低消費電流機能とソフト
スタート機能とを有する従来のスイッチングレギュレー
タについて説明する。上記スイッチングレギュレータ
は、例えば、１［Ａ］程度の低出力の降圧型スイッチン
グレギュレータであり、図９に示すように、主として、
スイッチングレギュレータ用のＩＣ５１から構成されて
いる。上記ＩＣ５１は、スイッチング素子５２と、スイ
ッチング素子５２の導通／遮断を制御する制御部５３と
を備えており、ＩＣ５１のＶ_IN端子を介して外部の入力
電源５４から供給される電流を断続してＶ_OUT端子へ出
力している。このＶ_OUT端子には、リアクタンスやコン
デンサ、ダイオードなどからなる平滑化回路５５が接続
されており、Ｖ_OUT端子より断続して供給される電流を
平滑化し、Ｖ_o端子を介して図示しない負荷へ出力す
る。

【０００８】一方、ＩＣ５１内部に設けられたエラーア
ンプ５６は、出力端子Ｖ_oの電圧を分圧して得られる帰
還電圧Ｖ_ADJと基準電圧Ｖ_REFとを比較し、両者の誤差
に応じた電圧Ｖ_EAを出力する。制御回路５３は、発振器
が出力する三角波と出力電圧Ｖ_EAとを比較し、帰還電圧
Ｖ_ADJと基準電圧Ｖ_REFとの誤差が少なくなるようにス
イッチング素子５２の導通／遮断を制御する。これによ
り、スイッチングレギュレータは、負荷の重さに関わり
なく一定の電圧をＶ_o端子から出力できる。

【０００９】また、ＩＣ５１には、電力供給の休止を外
部から指示するためのＶ_C1端子が設けられ、ＩＣ５１
は、その内部電源である定電圧回路５８の動作／非動作
をＶ_C1端子の電位に応じて制御するオン／オフ回路５
９、Ｖ_C1端子の電位に応じ、エラーアンプ５６の出力電
圧を制御するソフトスタート回路６０、および、Ｖ_C1端
子を介して外付けしたコンデンサＣ５１へ電荷を蓄積す
るための定電流源６１を備えている。さらに、上記ＩＣ
５１のＶ_C1端子は、コンデンサＣ５１を介して接地され
ていると共に、当該コンデンサＣ５１の一端にコレクタ
が、他端にエミッタが接続されたＮＰＮトランジスタＱ
５１が設けられている。

【００１０】例えば、上記トランジスタＱ５１を導通さ
せるなどして、Ｖ_C1端子の電位を下げると、上記オン／
オフ回路５９は定電圧回路５８を休止させる。これによ
り、スイッチングレギュレータの動作を外部から休止で
きると共に、ＩＣ５１が消費する電力を低減でき、オフ
時の低消費電流機能を実現できる。

【００１１】一方、トランジスタＱ５１を遮断すると、
定電流源６１は、抵抗を介してコンデンサＣ５１へ電荷
を蓄積し、Ｖ_C1端子の電位は、コンデンサＣ５１と抵抗
によって決まる時定数で上昇する。ソフトスタート回路
６０は、Ｖ_C1端子の電位を監視し、エラーアンプ５６の
出力電圧Ｖ_EAが所定のソフトスタートレベルから所定の
安定動作レベルに達するまで、例えば、上記Ｖ_EAを上げ
るなどして、制御回路５３が制御するスイッチング素子
５２の導通時間を制限する。これにより、スイッチング
レギュレータが負荷への電力供給を開始してから一定の
時間、スイッチング素子５２の導通時間は制限され、ソ
フトスタート機能を実現できる。

【００１２】また、エラーアンプ５６の位相補償は、図
１０に示すように、ＩＣ５１内部に設けられた抵抗
Ｒ₆₁、Ｒ₆₂、およびコンデンサＣ₆₁によって行われてい
る。図９に示すスイッチングレギュレータでは、その出
力が低いため、コンデンサなどを外付けすることなく、
内部回路によって位相を補償できる。

【００１３】ところが、例えば、３［Ａ］程度の出力の
スイッチングレギュレータの場合、ＩＣ５１内部の位相
補償回路では、エラーアンプ５６の位相遅れを十分に補
償できなくなる。すなわち、高出力のスイッチングレギ
ュレータでは、エラーアンプ５６の位相遅れが大きくな
り、例えば、数百［ｐＦ］程度と比較的大きな容量のコ
ンデンサを位相補償用に必要とする。それゆえ、このコ
ンデンサをＩＣ５１内部に設けた場合、チップサイズが
大きくなり、コストが高くなるなどの問題を生じる。

【００１４】したがって、図１１に示すように、図９に
示すＩＣ５１に変えて、スイッチングレギュレータ用の
ＩＣ７１を用いた高出力のスイッチングレギュレータで
は、エラーアンプ５６の反転入力端子と出力との間に抵
抗Ｒ７１およびコンデンサＣ７１を外付けして位相補償
を行っている。抵抗Ｒ７１およびコンデンサＣ７１によ
り、エラーアンプ５６の出力は、ゲインが落ちてくる点
において位相が戻り、位相遅れを補償できる。

【００１５】ＩＣの端子数を増加させずに、上記抵抗Ｒ
７１およびコンデンサＣ７１を取り付けるため、上記Ｉ
Ｃ７１には、図９に示すＶ_C1端子に代えて、エラーアン
プ５６の出力に接続されたＶ_C2端子が設けられており、
ＩＣ７１のオン／オフ回路５９およびソフトスタート回
路６０は、Ｖ_C2端子の電位、すなわち、エラーアンプ５
６の出力電圧Ｖ_EAを監視して動作する。

【００１６】このスイッチングレギュレータにオフ時の
低消費電流機能を付加する場合、例えば、図１２に示す
ように、コレクタがＩＣ７１のＶ_C2端子に接続され、エ
ミッタが接地されたＮＰＮトランジスタＱ７１をＩＣ７
１に外付けする。このトランジスタＱ７１のベースに所
定の電圧を印加すると、該トランジスタＱ７１は導通
し、エラーアンプ５６の出力電位Ｖ_EAは略ＧＮＤレベル
となる。オン／オフ回路５９は、この電圧Ｖ_EAを監視し
ており、Ｖ_EAが所定のオフレベルに満たない場合、定電
圧回路５８を停止させる。この結果、スイッチングレギ
ュレータのオン／オフを外部から制御できると共に、オ
フ時の低消費電流機能が実現できる。

【００１７】一方、図１１に示すスイッチングレギュレ
ータにソフトスタート機能を付加する場合、図１３に示
すように、ダイオードＤＩ７２およびコンデンサＣ７２
をＩＣ７１へ外付けする。ダイオードＤＩ７２は、ＩＣ
７１のＶ_C2端子とコンデンサＣ７２との間に介在し、コ
ンデンサＣ７２からＶ_C2端子へ流れる電流を遮断してい
る。なお、コンデンサＣ７２の他端は接地されている。

【００１８】図１１に示す入力電源５４を投入すると、
ＩＣ７１の定電流源６１は、Ｖ_C2端子およびダイオード
ＤＩ７２を介して、コンデンサＣ７２へ所定の電流Ｉ₆₁
［Ａ］を供給する。したがって、Ｖ_C2端子の電位、すな
わち、エラーアンプ５６の出力電圧Ｖ_EAは、コンデンサ
Ｃ７２をＣ［Ｆ］とすると、電流の供給開始から時間ｔ
［秒］が経過するに伴って、Ｖ_EA＝ｔ・Ｉ₆₁／Ｃ［Ｖ］
の通りに上昇する。

【００１９】ソフトスタート回路６０は、エラーアンプ
５６の出力電圧Ｖ_EAが所定の安定出力レベルに達するま
で、制御回路５３が制御するスイッチング素子５２の導
通時間を制限し、ソフトスタート機能が実現される。

【００２０】また、上記ダイオードＤＩ７２およびコン
デンサＣ７２の接続点と、入力電圧Ｖ_INとの間には、ダ
イオードＤＩ７３および抵抗Ｒ７３が並列に設けられて
いる。これにより、入力電圧Ｖ_INが低下した場合、容量
Ｃ７２に蓄積された電荷は、ダイオードＤＩ７３を介し
て放出される。

【００２１】

【発明が解決しようとする課題】しかしながら、図１１
に示す構成のスイッチングレギュレータにおいては、図
１２に示すようにオフ時の低消費電流機能を実現する
か、図１３に示すようにソフトスタート機能を実現する
かを、Ｖ_C2端子へ外付けする回路によって選択する必要
がある。したがって、Ｖ_C2端子のみに外付けする回路
で、位相補償、オフ時の低消費電流機能、および、ソフ
トスタート機能の３者を実現することができないという
問題を生じている。

【００２２】上記の問題を解決するために、例えば図１
３に示すコンデンサＣ７２の電荷を放出するトランジス
タを設けることも考えられる。ところが、ダイオードＤ
Ｉ７２の電圧降下のため、オン／オフ回路５９のオフレ
ベルを予め高く設定する必要がある。したがって、前述
したソフトスタート回路６０のソフトスタートレベル、
および、制御回路５３の発振器が出力する三角波のロー
レベルを、図１１の構成のスイッチングレギュレータに
比べ、それぞれ高く設定する必要がある。この結果、ス
イッチングレギュレータの消費電力が上昇するという問
題が新たに生じる。

【００２３】本発明は、上記の問題点を鑑みてなされた
ものであり、その目的は、位相補償用およびソフトスタ
ート用の外付けコンデンサを共用し、上記コンデンサを
接続する１端子で、位相補償と、オフ時の低消費電流機
能と、ソフトスタート機能とを行うことができるスイッ
チングレギュレータを提供することにある。

【００２４】

【課題を解決するための手段】請求項１の発明に係るス
イッチングレギュレータは、上記課題を解決するため
に、負荷へ供給する電力に応じた帰還電圧と所定の基準
電圧とを比較し、誤差に応じた電圧を出力する誤差検出
手段と、上記誤差検出手段の出力電圧を低下させ、電力
供給の休止を指示する休止指示手段と、上記誤差検出手
段の出力電圧に応じて、負荷へ電力を供給するか否かを
制御する出力制御手段と、電力供給を休止している場合
には、電力を供給している場合に比べて消費する電流を
低減する低消費電流手段と、電力供給を開始した際に、
上記誤差検出手段の出力電圧が所定の電圧に達するま
で、負荷へ電力を供給する時間を制限するソフトスター
ト手段と、上記誤差検出手段の出力へ所定の電流を流し
込む定電流源とを備えたスイッチングレギュレータにお
いて、以下の手段を講じたことを特徴としている。

【００２５】すなわち、上記誤差検出手段の出力は、直
列に接続された抵抗および容量を介して接地され、当該
誤差検出手段の出力に生じる位相遅れを補償すると共
に、上記定電流源は、低消費電流手段が消費電流を低減
している場合に供給するオフ時の電流値を、低減してい
ない場合の電流値であるオン時の電流値に比べて低く設
定している。

【００２６】なお、上記休止指示手段は、例えば、トラ
ンジスタなどにより構成され、容量に蓄積された電荷を
逃がすことにより、上記誤差検出手段の出力電圧を降下
させることができる。

【００２７】以上の構成において、スイッチングレギュ
レータの動作時には、誤差検出手段の出力に接続された
容量には、電荷が蓄積されており、誤差検出手段の出力
を安定動作レベルに保っている。また、誤差検出手段の
出力に生ずる位相遅れは、上記容量と抵抗とにより補償
されている。

【００２８】電力供給の休止を指示する場合、休止指示
手段は、誤差検出手段の出力を低下させる。この状態で
は、出力制御手段は、負荷への電力供給を停止させてい
ると共に、低消費電流手段は、例えば、スイッチングレ
ギュレータが備える発振器などの使用しない回路を停止
させるなどして消費する電流を低減している。また、定
電流源は、オフ時の電流値に保たれた定電流を誤差検出
手段の出力へ流し込んでいる。加えて、誤差検出手段の
出力電圧は、休止指示手段により低下しているので、誤
差検出手段の出力に接続された容量には電荷が蓄積され
ていない。この結果、スイッチングレギュレータの電力
供給のオン／オフを外部から制御できると共に、オフ時
にスイッチングレギュレータが消費する電流を低減でき
る。

【００２９】休止指示手段が電力供給の休止を指示しな
くなると、定電流源が容量へ流しこむオフ時の定電流に
よって、誤差検出手段の出力電圧は徐々に上昇する。当
該出力電圧が上昇すると、出力制御手段は、負荷への電
力供給を開始させる。また、電力の供給が始まっている
ので、低消費電流手段は、スイッチングレギュレータの
消費電流を低減していない。これにより、定電流源は、
オフ時に比べ大きなオン時電流値に設定された定電流を
誤差検出手段の出力へ出力する。したがって、上記容量
の両端電圧、すなわち、誤差検出手段の出力電圧は、オ
フ時に比べて急激に上昇する。

【００３０】一方、ソフトスタート手段は、誤差検出手
段の出力電圧を監視し、負荷への電力供給を開始してか
ら出力電圧が所定の安定動作レベルに達するまでの期
間、例えば、スイッチング素子の導通時間を制御するな
どして、負荷へ電力を供給する時間を制限する。これに
より、負荷への電力供給を開始してからスイッチングレ
ギュレータの動作が安定するまでの期間、スイッチング
レギュレータを流れる電流量を制限でき、ソフトスター
ト機能を実現できる。

【００３１】それゆえ、位相補償用の容量とソフトスタ
ート用の容量とを共用でき、この容量を接続する誤差検
出手段の出力を用いて、スイッチングレギュレータのオ
ン／オフ制御機能、およびオフ時の低消費電流機能を行
える。したがって、位相補償、オフ時の低消費電流機
能、およびソフトスタート機能の全てを、誤差検出手段
の出力を用いて行うスイッチングレギュレータを実現で
きる。

【００３２】また、位相補償用の容量およびソフトスタ
ート用の容量を共用できるので、誤差検出手段とは別に
設けられる容量の数を削減でき、スイッチングレギュレ
ータの部品数を削減できる。この結果、上記各機能を併
せ持つ高機能なスイッチングレギュレータの製作が容易
になり、製作時のコストを低減できると共に、信頼性を
向上できる。

【００３３】さらに、上記誤差検出手段や定電流源を含
むスイッチングレギュレータの各回路をＩＣ内に集積し
た場合、誤差検出手段の出力に接続された端子を１つ設
けるだけで上記各機能を実現できる。したがって、端子
の数を増加させることなく、上記各機能を持つスイッチ
ングレギュレータを作成できる。

【００３４】加えて、上記定電流源では、オン時の電流
値に比べてオフ時の電流値が低く設定されているので、
負荷への電力供給を開始するように休止指示手段が指示
してから実際に電力供給するまでの時間、すなわち、応
答時間の短縮と、オフ時の消費電流の低減との双方を満
足したスイッチングレギュレータを実現できる。

【００３５】請求項２の発明に係るスイッチングレギュ
レータは、上記課題を解決するために、請求項１の発明
の構成において、上記定電流源は、一定の電流を常に供
給する第１定電流源と、上記低消費電流手段が消費電流
を低減していない場合に所定の定電流を供給する第２定
電流源とを備えていることを特徴としている。

【００３６】低消費電流手段が消費電流を低減している
場合には、第２定電流源を停止できるので、オフ時にお
けるスイッチングレギュレータの消費電流をさらに削減
できる。

【００３７】請求項３の発明に係るスイッチングレギュ
レータは、上記課題を解決するために、請求項１または
２の発明の構成において、上記定電流源は、上記オン時
の電流値に対するオフ時の電流値の比率を、０．３以
上、０．４以下に設定していることを特徴としている。

【００３８】それゆえ、上記オフ時の消費電流の低減と
応答時間の短縮との双方をより満足するスイッチングレ
ギュレータを実現できる。

【００３９】

【発明の実施の形態】本発明の一実施形態について、図
１ないし図８に基づき説明すると以下の通りである。

【００４０】図１に示すように、本実施形態に係る降圧
型スイッチングレギュレータは、主としてスイッチング
レギュレータ用のＩＣ１から構成されている。上記ＩＣ
１は、Ｖ_IN端子とＶ_OUT端子間に介在するダーリントン
接続されたトランジスタなどからなるスイッチング素子
２を備えており、このスイッチング素子２の導通／遮断
を制御部３により制御している。これにより、Ｖ_IN端子
に接続された入力電源４から供給される直流電流は断続
してＶ_OUT端子へ供給される。ＩＣ１のＶ_OUT端子に
は、リアクタンスやコンデンサ、ダイオードなどからな
る平滑化回路５が接続されており、Ｖ_OUT端子より断続
して供給される電流を平滑化し、Ｖ_o端子を介して図示
しない負荷へ出力する。

【００４１】一方、出力端子Ｖ_oの電圧を分圧して得ら
れる帰還電圧Ｖ_ADJは、ＩＣ１の０_ADJ端子を介して、
ＩＣ１内部に設けられたエラーアンプ（誤差検出手段）
６の反転入力端子へ印加される。また、エラーアンプ６
の非反転入力端子へは、ＩＣ１内部で生成された基準電
圧Ｖ_REFが印加される。エラーアンプ６は、Ｖ_REFに対
するＶ_ADJの誤差に応じた電圧を出力し、制御回路３
は、エラーアンプ６の出力電圧Ｖ_EAに基づいて、両者の
誤差が少なくなるようにスイッチング素子２の導通／遮
断を制御する。これにより、スイッチングレギュレータ
は、負荷の重さに関わりなく一定の電圧をＶ_o端子から
出力できる。

【００４２】さらに、上記ＩＣ１は、過電流検出回路や
過熱検出回路などから構成された保護回路７を備えてい
る。ＩＣ１に異常が生ずると保護回路７が作動し、例え
ば、制御回路３にスイッチング素子２を遮断させるなど
して、スイッチングレギュレータ自体や負荷を保護して
いる。

【００４３】本実施形態に係るスイッチングレギュレー
タは、例えば、出力電流を３Ａなどに設定した高出力タ
イプであるため、エラーアンプ６の位相遅れも大きい。
したがって、抵抗Ｒ１およびコンデンサ（容量）Ｃ１を
ＩＣ１へ外付けして位相遅れを補償している。すなわ
ち、ＩＣ１には、エラーアンプ６の出力に接続されたＶ
_C端子が設けられており、上記抵抗Ｒ１の一端は、この
Ｖ_C端子に接続されると共に、他端は、上記コンデンサ
Ｃ１を介して接地されている。なお、抵抗Ｒ１の抵抗値
およびコンデンサＣ１の容量は、エラーアンプ６の位相
遅れを補償できる値にそれぞれ設定される。

【００４４】さらに、スイッチングレギュレータのオン
／オフを外部から制御するために、ＮＰＮトランジスタ
（休止指示手段）Ｑ１が設けられている。当該トランジ
スタＱ１のコレクタは、上記抵抗Ｒ１とコンデンサＣ１
との接続点へつながれ、エミッタは、接地されている。
このトランジスタＱ１のベースにＶ_BE以上の電圧を印加
することによって、Ｖ_C端子の電位を略ＧＮＤレベルに
でき、スイッチングレギュレータのオン／オフをＩＣ１
へ指示できる。

【００４５】また、ＩＣ１の内部には、ＩＣ１の内部電
源である定電圧回路（低消費電流手段）８と、上記Ｖ_C
端子の電位に応じて定電圧回路８の動作／非動作を制御
するオン／オフ回路（出力制御手段）９と、スイッチン
グレギュレータをＶ_C端子の電位に応じてソフトスター
トさせるソフトスタート回路（ソフトスタート手段）１
０とが設けられている。

【００４６】上記定電圧回路８は、入力端子Ｖ_INから供
給される電力を一定の電圧Ｖ_SとしてＩＣ１の各部へ供
給できる。また、オン／オフ回路９は、上記エラーアン
プ６の出力電圧Ｖ_EAを監視し、出力電圧Ｖ_EAが、予め定
められたオフレベルに達しない場合、定電圧回路８を休
止させ、予め定められたオンレベルを超えた場合、定電
圧回路８を動作させる。これにより、エラーアンプ６の
出力電圧Ｖ_EA、すなわち、Ｖ_C端子の電位を下げること
によって、ＩＣ１の各部を停止させることができ、オフ
時の低消費電流機能を実現している。

【００４７】また、ソフトスタート回路１０は、エラー
アンプ６の出力電圧Ｖ_EAを監視し、出力電圧Ｖ_EAが安定
動作レベルに達するまでの間、例えば、制御回路３へ印
加するエラーアンプ６の出力電圧を制御するなどして、
制御回路３が制御するスイッチング素子２の導通時間を
制限する。これにより、図示しない負荷へ印加する電圧
Ｖ_oは、緩やかに上昇し、ソフトスタート機能を実現で
きる。

【００４８】図示しない負荷へ電力供給を開始した場
合、平滑化回路５を構成するコンデンサへの充電電流な
どによって、スイッチング素子２へ過大な電流が流れた
としても、スイッチング素子２の導通時間は制限されて
いるので、スイッチングレギュレータや負荷の損傷を防
止できる。

【００４９】さらに、ＩＣ１は、Ｖ_IN端子から電力が供
給されている間、エラーアンプ６の出力へ常に所定の定
電流Ｉ₁₁を流し込む第１定電流源（定電流源）１１と、
定電圧回路８が動作している場合に、上記出力へ所定の
定電流Ｉ₁₂を流し込む第２定電流源（定電流源）１２と
を備えている。第１定電流源１１および第２定電流源１
２は、外付けのコンデンサＣ１に電荷が蓄積されていな
い場合、当該コンデンサＣ１へ所定の速度で電荷を蓄積
できる。

【００５０】第１定電流源１１の電流値Ｉ₁₁は、オフ時
の消費電流に影響するので、消費電流を削減するために
は、できるだけ少ないことが求められる。一方、電流値
Ｉ₁₁を小さく設定すると、コンデンサＣ１へ電荷を蓄積
する速度が遅くなり、電源を投入してから、あるいは、
トランジスタＱ１を遮断してからオン／オフ回路９が定
電圧回路８を動作させるまでの時間である応答時間が長
くなり、実用的とは言えない。したがって、消費電流の
低減と応答時間の短縮との双方を満足させるために、本
実施形態に係るスイッチングレギュレータでは、第１定
電流源１１の電流値Ｉ₁₁と第２定電流源１２の電流値Ｉ
₁₂との比は、３：７から４：６程度に設定されている。

【００５１】さらに、エラーアンプ６の出力とＶ_IN端子
との間には、高逆耐圧のエピーベースダイオード１３が
設けられており、Ｖ_INが短絡した場合に、ＩＣ１に外付
けされたコンデンサＣ１へ蓄積されている電荷を放出で
きる。

【００５２】ＩＣ１上に形成されたエピーベースダイオ
ード１３は、例えば、図２および図３に示すような構造
を備えており、ｐ型基板１３ａ上にヒ素やアンチモンな
どの不純物を拡散させて形成した埋込層１３ｂを備えて
いる。ｐ型基板１３ａおよび埋込層１３ｂ上には、さら
に、エピタキシャル層１３ｃが形成される。エピタキシ
ャル層１３ｃの表面には、所定の距離をおいて、ｐ型の
不純物を注入したｐ型不純物層１３ｄ、およびｎ型の不
純物を注入したｎ型不純物層１３ｅが形成されている。
なお、両不純物層１３ｄ・１３ｅは、エピタキシャル層
１３ｃを介して、埋込層１３ｂの上方に位置している。
また、両不純物層１３ｄ・１３ｅ上には、それぞれ電極
１３ｆ・１３ｆが形成され、他の回路と接続されてい
る。

【００５３】ところで、従来のスイッチングレギュレー
タでは、オフ時の低消費電流機能の回路（図１２参照）
とソフトスタート機能の回路（図１３参照）とから、何
れか一方を選択して外付けしている。したがって、ダイ
オードは、上記ソフトスタート機能の回路のみに外付け
されている。

【００５４】ところが、本実施形態に係るスイッチング
レギュレータでは、図１に示すように、ＩＣ１のＶ_C端
子に外付けした抵抗Ｒ１およびコンデンサＣ１によっ
て、エラーアンプ６の位相補償とオフ時の低消費電流機
能とソフトスタート機能とを実現できる。それゆえ、エ
ピーベースダイオード１３をＩＣ１内に設けることによ
り、外付けする部材の数をさらに削減できる。

【００５５】上記構成において、図１に示すトランジス
タＱ１を導通あるいは遮断した場合のスイッチングレギ
ュレータ各部の動作を、エラーアンプ６の出力電圧Ｖ_EA
［Ｖ］と経過時間ｔ［秒］との関係を示す図４のグラフ
を中心に説明する。

【００５６】トランジスタＱ１のベースに所定の電圧を
印加すると、トランジスタＱ１が導通する。したがっ
て、コンデンサＣ１に蓄積された電荷が放出され、ＩＣ
１のＶ_C端子の電位、すなわち、エラーアンプ６の出力
電圧Ｖ_EAは、略ＧＮＤレベルになる。この状態では、出
力電圧Ｖ_EAが所定のオフレベル以下となるので、オン／
オフ回路９は、ＩＣ１の電力源である定電圧回路８を停
止させる。したがって、定電圧回路８を電力源として動
作するＩＣ１の各回路は、停止している。この結果、Ｉ
Ｃ１の消費電流は、定電圧回路８のオン時に比べて大幅
に低減され、オフ時の低消費電流機能を実現できる。た
だし、オン／オフ回路９および第１定電流源１１は、Ｖ
_IN端子から供給される入力電圧によって動作するので、
定電圧回路８の停止時も動作している。

【００５７】ベース電圧を下げるなどして、トランジス
タＱ１を遮断すると、上記第１定電流源１１は、ＩＣ１
のＶ_C端子、および抵抗Ｒ１を介して、外付けのコンデ
ンサＣ１へ所定の定電流Ｉ₁₁を供給する。この状態で
は、第２定電流源１２がコンデンサＣ１へ電流を供給し
ていないので、オフ時の充電電流Ｉ_CHG1＝Ｉ₁₁となり、
低く抑えられている。したがって、コンデンサＣ１の両
端電圧、すなわち、ＩＣ１のＶ_C端子へ接続されたエラ
ーアンプ６の出力電圧Ｖ_EAは、緩やかに上昇する（図４
に示す時間がｔ１以下の期間）。

【００５８】充電を開始してから時間ｔ１が経過し、出
力電圧Ｖ_EAが予め定められたオンレベルに達すると、オ
ン／オフ回路９は、定電圧回路８を動作させる。定電圧
回路８は、ＩＣ１の各部へ電力を供給し、第２定電流源
１２を含むＩＣ１の各回路が動作を開始する。この第２
定電流源１２は、第１定電流源１１と同様にコンデンサ
Ｃ１へ所定の定電流Ｉ₁₂を供給する。したがって、オン
時の充電電流Ｉ_CHG2は、Ｉ₁₁＋Ｉ₁₂となり、オフ時の充
電電流Ｉ_CHG1に比べ増加する。この結果、エラーアンプ
６の出力電圧Ｖ_EAは、時間ｔ１までの期間に比べて急激
に上昇する（図４に示す時間がｔ１からｔ２の期間）。

【００５９】一方、出力電圧Ｖ_EAが上昇して、所定のソ
フトスタートレベルに達すると、ソフトスタート回路１
０は、動作を開始し、出力電圧Ｖ_EAが予め定められた安
定動作レベルに達するまでの間、例えば、制御回路３へ
印加する電圧を上昇させるなどして、スイッチング素子
２の導通時間を制限する。したがって、図５に示すよう
に、時間ｔ１から時間ｔ２までの間、ＩＣ１の出力電圧
波形Ｖ_OUTには、電圧が印加されない期間が現れる。こ
の結果、スイッチングレギュレータが図示しない負荷へ
の電力供給を開始した直後の過渡期において、例えば、
平滑化回路５のコンデンサへの充電電流などによって、
不所望に過大な電流がスイッチング素子２を流れた場合
にもスイッチング素子２を含むスイッチングレギュレー
タの破損を防止でき、ソフトスタート機能を実現でき
る。

【００６０】図４に示すように、充電を開始してから時
間ｔ２が経過して、出力電圧Ｖ_EAが安定動作レベルに達
すると、ソフトスタート回路１０は、動作を停止する。
この状態では、スイッチングレギュレータは、出力電圧
Ｖo を分圧して得られる帰還電圧Ｖ_ADJに応じて、スイ
ッチング素子２の導通／遮断を制御し、図示しない負荷
へ通常通り電力を供給する。通常の運転時において、エ
ラーアンプ６の出力に生ずる位相遅れは、ＩＣ１のＶ_C
端子に接続された抵抗Ｒ１およびコンデンサＣ１によっ
て補償される。すなわち、図６に示すように、エラーア
ンプ６の位相は、周波数が上がるに従って、一度下がっ
た後に上がり、エラーアンプ６のゲインが落ちてくる周
波数において位相が戻っている。

【００６１】また、図１に示す入力電源４を停止させる
などして、Ｖ_IN端子へ印加される電圧が略ＧＮＤレベル
になった場合、トランジスタＱ１のベース電位に関わり
なく、エピーベースダイオート１３は導通し、コンデン
サＣ１に蓄積された電荷を放出する。この状態では、Ｖ
_C端子の電圧、すなわち、エラーアンプ６の出力電圧Ｖ
_EAは、略ＧＮＤレベルとなり、予め定められたオン／オ
フ回路９のオフレベル以下になっている。したがって、
前述のトランジスタＱ１を導通させた場合と略同様に、
ＩＣ１の電力源である定電圧回路８は停止しており、ス
イッチングレギュレータの消費電流を低減している。な
お、端子Ｖ_INから電力が供給されない場合は、オン／オ
フ回路９および第１定電流源１１も停止している。

【００６２】上記入力電源４からＶ_IN端子へ電圧が印加
されると、オン／オフ回路９および第１定電流源１１が
動作するので、前述のトランジスタＱ１を遮断した場合
と同様に、スイッチングレギュレータは、動作を開始す
る。

【００６３】ここで、図４に示す時間ｔ１、およびｔ２
とコンデンサＣ１への充電電流との関係について説明す
る。第１定電流源が動作し第２定電流源が動作していな
い場合のコンデンサＣ１への充電電流をＩ_CHG1＝Ｉ
₁₁［Ａ］、両定電流源１１・１２が動作している場合の
充電電流をＩ_CHG2＝Ｉ₁₁＋Ｉ₁₂［Ａ］とすると、ｔ１＝
Ｃ１・Ｖ１／Ｉ_CHG1［秒］、ｔ２＝ｔ１＋Ｃ１（Ｖ２−
Ｖ１）／Ｉ_CHG2［秒］となる。なお、Ｃ１［Ｆ］は、コ
ンデンサＣ１の容量であり、Ｖ１［Ｖ］は、オン／オフ
回路９のオンレベル、Ｖ２［Ｖ］は、エラーアンプ６の
安定動作レベルである。

【００６４】オフ時の消費電流を低減するという意味で
は、上記充電電流Ｉ_CHG1、すなわち第１定電流源１１の
出力電流Ｉ₁₁は、できるだけ小さいことが望まれる。と
ころが、出力電流Ｉ₁₁が小さすぎると、定電圧回路８が
動作するまでの時間ｔ１が長くなり、電源を投入してか
ら、スイッチングレギュレータの出力がでるまでの応答
時間が長くなる。

【００６５】したがって、本実施形態に係るスイッチン
グレギュレータでは、Ｉ_CHG1／Ｉ_CH _G2、すなわち、Ｉ₁₁
／（Ｉ₁₁＋Ｉ₁₂）が０．３から０．４程度になるよう
に、第１定電流源１１の出力電流Ｉ₁₁および第２定電流
源１２の出力電流Ｉ₁₂を設定し、オフ時の消費電流の低
減と応答時間の短縮とのバランスを取っている。

【００６６】コンデンサＣ１の充電電流が、オフ時とオ
ン時とで異なっているので、ソフトスタート用の容量と
位相補償用の容量とを共用できる。したがって、従来例
のように、ダイオード７２を設けなくてもよい。この結
果、制御回路３の備える発振器が出力する三角波のロー
レベルや、ソフトスタート回路１０のソフトスタートレ
ベル、およびオン／オフ回路９のオン／オフレベルを従
来の低出力タイプのスイッチングレギュレータと同様に
設定できる。これにより、低電圧で動作できるという特
徴を損なうことなく、位相補償、オフ時の低消費電流機
能、およびソフトスタート機能を、１つのＶ_C端子を用
いて実現できる。

【００６７】続いて、オン／オフ回路９および第１定電
流源１１について、図７の回路図に基づき、さらに詳細
に説明する。

【００６８】すなわち、第１定電流源１１は、図１に示
すＶ_IN端子へ接続された電源ライン２１から、オン／オ
フ回路９および第１定電流源１１へ、予め定められた一
定の電流を供給するカレントミラー回路１１ａを備えて
いる。

【００６９】上記カレントミラー回路１１ａは、ベース
が共通のＰＮＰトランジスタＱ₁₁ないしＱ₁₆からなり、
各トランジスタＱ₁₁ないしＱ₁₆のエミッタは、図１に示
すＶ_IN端子に接続された電源ライン２１へ、抵抗を介し
て接続されている。また、上記トランジスタＱ₁₁のベー
スとコレクタとは、互いに接続されており、各トランジ
スタＱ₁₂ないしＱ₁₆は、図１に示す入力電源４がＶ_IN端
子へ所定の電圧を印加している間、トランジスタＱ₁₁の
コレクタ電流と同一のコレクタ電流を出力できる。

【００７０】また、第１定電流源１１は、上記トランジ
スタＱ₁₁のコレクタ電流Ｉ₁₁を決定し、カレントミラー
回路１１ａの出力電流Ｉ₁₁を定めるＮＰＮトランジスタ
Ｑ₁₈およびＱ₁₉と、トランジスタＱ₁₈のベース電位を一
定の値に保持する定電圧回路１１ｂと、トランジスタＱ
₁₁のコレクタへ過大な電流が流れている場合にトランジ
スタＱ₁₈のベースへ電流を供給する電流検出回路１１ｃ
とを備えている。

【００７１】上記トランジスタＱ₁₈およびＱ₁₉に共通の
コレクタは、上記トランジスタＱ₁₁のコレクタへ接続さ
れると共に、両者に共通のエミッタは、抵抗を介して接
地されている。したがって、カレントミラー回路１１ａ
の出力電流Ｉ₁₁は、トランジスタＱ₁₈のコレクタ電流と
トランジスタＱ₁₉のコレクタ電流との和に等しくなる。

【００７２】上記定電圧回路１１ｂは、ベースとコレク
タとが互いに接続されたＮＰＮトランジスタＱ₁₇を備え
ている。トランジスタＱ₁₇のコレクタは、抵抗を介して
上記電源ライン２１に接続され、エミッタは、ＧＮＤラ
イン２０へ接地されている。また、トランジスタＱ₁₇の
コレクタは、トランジスタＱ₁₈のベースにも接続されて
いる。したがって、トランジスタＱ₁₇は、電源ライン２
１へ所定の電圧Ｖ_INが印加されている間、トランジスタ
Ｑ₁₇のコレクタ電位、すなわち、トランジスタＱ₁₇のベ
ース電位を、一定のＶ_BEに保つことができる。なお、Ｖ
_BEは、トランジスタＱ₁₇のベース−エミッタ間電圧であ
る。

【００７３】一方、電流検出回路１１ｃは、エミッタ面
積が１：４に設定され、共通のベースを持つＮＰＮトラ
ンジスタＱ₂₀およびＱ₂₁からなるカレントミラー回路か
ら主として構成されている。両トランジスタＱ₂₀および
Ｑ₂₁のコレクタへは、上記カレントミラー回路１１ａを
構成するトランジスタＱ₁₂およびＱ₁₃から、それぞれ同
一のコレクタ電流Ｉ₁₁が供給されると共に、トランジス
タＱ₂₁のベースとコレクタとは互いに接続されている。
これにより、トランジスタＱ₂₀およびＱ₂₁は、カレント
ミラーのバランスが保たれている間、同一の電流を吸収
できる。さらに、トランジスタＱ₁₂とトランジスタＱ₂₀
との接続点には、上記トランジスタＱ₁₉のベースが接続
されている。

【００７４】また、トランジスタＱ₂₁のエミッタは、抵
抗Ｒ₁₁を介して接地され、トランジスタＱ₂₀のエミッタ
は、そのままＧＮＤライン２０へ接地されている。トラ
ンジスタのＶ_BEの特性として、Ｖ_BE＝（ｋＴ／ｑ）・ｌ
ｎ（Ｉ_o／Ｉ_S）の関係が成り立つので、トランジスタ
Ｑ₂₀およびＱ₂₁からなるカレントミラー回路のバランス
は、トランジスタＱ₂₁のエミッタ電位が（ｋＴ／ｑ）・
ｌｎ（４）以下の間、すなわち、トランジスタＱ₁₃およ
びトランジスタＱ₂₁のコレクタ電流Ｉ₁₁が、Ｉ₁₁≦（ｋ
Ｔ／ｑ）・ｌｎ（４）／Ｒ₁₁の間、保持される。なお、
上記式中、ｋはボルツマン定数、ｑは電子の電荷量、Ｔ
は絶対温度である。

【００７５】上記構成において、図１に示すＶ_IN端子を
介し、電源ライン２１へ電圧が印加されると、カレント
ミラー回路１１ａを構成するトランジスタＱ₁₂ないしＱ
₁₆は、トランジスタＱ₁₁と同一のコレクタ電流Ｉ₁₁を出
力する。

【００７６】電流検出回路１１ｃを構成するトランジス
タＱ₂₀およびＱ₂₁のバランスが保たれている間、トラン
ジスタＱ₁₂から供給されるコレクタ電流Ｉ₁₁は、トラン
ジスタＱ₂₀へ吸収され、トランジスタＱ₁₉のベースへ
は、電流が供給されない。したがって、カレントミラー
回路１１ａの出力電流Ｉ₁₁、すなわち、トランジスタＱ
₁₁のコレクタ電流Ｉ₁₁は、トランジスタＱ₁₈のコレクタ
電流によって略決定される。

【００７７】カレントミラー回路１１ａの出力電流Ｉ₁₁
が増加し、トランジスタＱ₂₀およびトランジスタＱ₂₁へ
供給される電流が（ｋＴ／ｑ）・ｌｎ（４）／Ｒ₁₁を超
えると、両トランジスタＱ₂₀およびＱ₂₁のバランスが崩
れる。したがって、トランジスタＱ₂₀は、カレントミラ
ー回路１１ａの出力電流Ｉ₁₁を供給しきれず、残余の電
流がトランジスタＱ₁₉のベースへ流れる。この結果、ト
ランジスタＱ₁₉のコレクタ電流が増加し、エミッタ電位
を上昇させる。

【００７８】上記トランジスタＱ₁₉とエミッタが共通の
トランジスタＱ₁₈は、定電圧回路１１ｂによりベース電
位がＶ_BEに保たれているので、エミッタ−ベース間の電
位差は減少し、カレントミラー回路１１ａの出力電流Ｉ
₁₁が減少する。この結果、カレントミラー回路１１ａの
出力電流Ｉ₁₁は、Ｉ₁₁＝（ｋＴ／ｑ）・ｌｎ（４）／Ｒ
₁₁の一定値に保たれる。

【００７９】上記出力電流Ｉ₁₁は、電流検出回路１１ｃ
を構成するトランジスタＱ₂₀およびＱ₂₁のエミッタ面積
の比と抵抗Ｒ₁₁の抵抗値とによって決められ、入力電圧
Ｖ_INが変動しても、一定の値に保たれる。

【００８０】一方、オン／オフ回路９は、オン／オフ制
御の基準電圧を生成する定電圧回路９ａ、および、図１
に示すエラーアンプ６の出力電位Ｖ_EAと、この基準電圧
とを比較する比較回路９ｂから主として構成されてい
る。比較回路９ｂは、上記Ｖ_EAと基準電圧との比較結果
に応じて、ＮＰＮトランジスタＱ₂₉のベース電流を制御
して、定電圧回路８のオン／オフを指示している。

【００８１】上記定電圧回路９ａは、コレクタとベース
とが互いに接続された各ＮＰＮトランジスタＱ₂₂および
Ｑ₂₃を直列に接続して構成されている。すなわち、トラ
ンジスタＱ₂₂のエミッタとトランジスタＱ₂₃のコレクタ
とが接続されると共に、トランジスタＱ₂₂のコレクタ
は、カレントミラー回路１１ａを構成するトランジスタ
Ｑ₁₄のコレクタと接続され、トランジスタＱ₂₃のエミッ
タはＧＮＤライン２０へ接続されている。これにより、
定電圧回路９ａは、カレントミラー回路１１ａから一定
の電流が供給されている間、トランジスタＱ₂₂のコレク
タ電位を２Ｖ_BEに保つことができる。なお、Ｖ_BEは、ト
ランジスタＱ₂₂およびＱ₂₃におけるベース−エミッタ間
の電位差である。

【００８２】また、上記比較回路９ｂは、エミッタが共
通のＰＮＰトランジスタＱ₂₄およびＱ₂₅と、ベースが共
通のＮＰＮトランジスタＱ₂₆およびＱ₂₇からなるカレン
トミラー回路とから主として構成されている。上記トラ
ンジスタＱ₂₄のコレクタは、トランジスタＱ₂₆のコレク
タに接続され、トランジスタＱ₂₅のコレクタは、トラン
ジスタＱ₂₇のコレクタ、および定電圧回路８のオン／オ
フを制御するトランジスタＱ₂₉のベースに接続されてい
る。上記トランジスタＱ₂₆のベースとコレクタとが互い
に接続されているので、トランジスタＱ₂₇は、トランジ
スタＱ₂₆と同じ電流をコレクタ−エミッタ間へ流すこと
ができる。

【００８３】なお、上記トランジスタＱ₂₄およびＱ₂₅に
共通のエミッタは、カレントミラー回路１１ａを構成す
るトランジスタＱ₁₅のコレクタへ接続され、該コレクタ
から一定の電流を受け取ると共に、上記トランジスタＱ
₂₆およびＱ₂₇のエミッタは、ＧＮＤライン２０に接地さ
れている。

【００８４】また、トランジスタＱ₂₄のベースは、定電
圧回路９ａのトランジスタＱ₂₂のコレクタへ接続されて
おり、その電位Ｖ_B(Q24)は、２Ｖ_BEに保たれている。一
方、トランジスタＱ₂₅のベースは、カレントミラー回路
１１ａを構成するトランジスタＱ₁₆のコレクタと、ＮＰ
ＮトランジスタＱ₂₈のコレクタとの接続点につながれて
いる。上記トランジスタＱ₂₈のベースとコレクタとは互
いに接続されていると共に、エミッタは、図１に示すエ
ラーアンプ６の出力に接続されており、トランジスタＱ
₂₈のコレクタ電位（トランジスタＱ₂₅のベース電位Ｖ
_B(Q25)）を、Ｖ_EA＋Ｖ_BEに保っている。なお、Ｖ_BEは、
トランジスタＱ₂₅のベース−エミッタ間電圧である。

【００８５】したがって、図１に示すトランジスタＱ１
を導通させるなどして、上記エラーアンプ６の出力電位
Ｖ_EAが略ＧＮＤレベルにある場合、トランジスタＱ₂₅の
ベース電位Ｖ_B(Q25)は、略１Ｖ_BEとなり、Ｖ_B(Q24)＞Ｖ
_B(Q25)である。この結果、トランジスタＱ₂₄が遮断状
態、トランジスタＱ₂₅が導通状態となり、トランジスタ
Ｑ₂₇への入力電流（トランジスタＱ₂₅のコレクタ電流）
がトランジスタＱ₂₆の入力電流（トランジスタＱ₂₆のコ
レクタ電流）より多くなる。余った電流は、上記定電圧
回路８を制御するトランジスタＱ₂₉のベースへ供給され
る。この結果、トランジスタＱ₂₉が導通し、定電圧回路
８を停止させる。図１に示すＩＣ１の内部電源となる定
電圧回路８が停止するので、ＩＣ１が消費する電力を抑
えることができ、オフ時の低消費電流機能を実現でき
る。

【００８６】また、図１に示すトランジスタＱ１を遮断
するなどして、上記エラーアンプ６のＶ_EAが上昇する
と、トランジスタＱ₂₅のベース電位Ｖ_B(Q25)は、略１Ｖ
_BEから次第に上昇する。Ｖ_EA＋Ｖ_BEで示されるＶ_B(Q25)
が、２Ｖ_BEで示されるトランジスタＱ₂₄のベース電位Ｖ
_B(Q24)を超えた場合（Ｖ_EAがＶ_BEを超えた場合）、上記
とは逆に、トランジスタＱ₂₄が導通状態へ、トランジス
タＱ₂₅が遮断状態へ変化する。したがって、トランジス
タＱ₂₇への入力電流（トランジスタＱ₂₅のコレクタ電
流）は、トランジスタＱ₂₇を介してＧＮＤライン２０へ
流れる。この結果、上記トランジスタＱ₂₉のベースへは
電流が供給されなくなり、トランジスタＱ₂₉が遮断状態
となる。これにより、定電圧回路８が動作し、図１に示
すＩＣ１の各部へ電力を供給できる。

【００８７】この結果、オン／オフ回路９は、エラーア
ンプ６の出力電位Ｖ_EAがＶ_BEに満たない場合、定電圧回
路８を停止させて上記ＩＣ１が消費する電力を低減する
と共に、Ｖ_EAがＶ_BEを超えた場合、定電圧回路８を動作
させることができる。なお、オン／オフ回路９のオンレ
ベルは略Ｖ_BEである。

【００８８】さらに、エラーアンプ６および第２定電流
源１２について、図８の回路図に基づき、詳細に説明す
る。

【００８９】第２定電流源１２は、ベースが共通のＰＮ
ＰトランジスタＱ₃₁およびＱ₃₂を有するカレントミラー
回路から主として構成されている。両トランジスタＱ₃₁
およびＱ₃₂のエミッタは、定電圧回路８の動作中、一定
の電位Ｖ_Sに保たれる電源ライン２２に接続され、トラ
ンジスタＱ₃₂のベースとコレクタとは、互いに接続され
ている。したがって、トランジスタＱ₃₁は、トランジス
タＱ₃₂のコレクタ電流と電流Ｉ₁₂と同じ電流Ｉ₁₂をコレ
クタから出力できる。

【００９０】トランジスタＱ₃₂のコレクタは、ベースと
コレクタとを互いに接続したＮＰＮトランジスタＱ₃₃、
および抵抗Ｒ₁₂を介してＧＮＤライン２０へ接地されて
いる。したがって、抵抗Ｒ₁₂の両端間電圧は、（Ｖ_S−
２・Ｖ_BE）で示される一定の電圧となり、トランジスタ
Ｑ₃₂のコレクタ電流Ｉ₁₂は、（Ｖ_S−２・Ｖ_BE）／Ｒ₁₂
となる。なお、上記Ｖ_BEは、トランジスタＱ₃₂、および
トランジスタＱ₃₃のベース−エミッタ間電圧である。

【００９１】この結果、第２定電流源１２は、図１に示
す定電圧回路８が電圧Ｖ_Sを電源ライン２２へ印加して
いる間、Ｉ₁₂＝（Ｖ_S−２・Ｖ_BE）／Ｒ₁₂で示される一
定の電流Ｉ₁₂を出力する。上記定電圧回路８がＶ_Sを一
定に保つと共に各Ｖ_BEが一定なので、第２定電流源１２
の出力電流Ｉ₁₂は、抵抗Ｒ₁₂の大きさによって決定され
る。なお、定電圧回路８が停止している場合、出力電流
Ｉ₁₂は０になる。

【００９２】一方、エラーアンプ６は、図１に示す０
_ADJ端子から供給される電流に関わらず、０_ADJ端子へ
印加される帰還電圧と同じ電圧を出力できる入力回路６
ａを備えている。上記入力回路６ａを構成するＮＰＮト
ランジスタＱ₃₆およびＱ₃₇は、両者に共通のエミッタが
抵抗を介してＧＮＤライン２０へ接地されている。また
両トランジスタのコレクタは、それぞれトランジスタＱ
₃₄およびＱ₃₅からなるカレントミラー回路に接続され、
トランジスタＱ₃₇のコレクタへは、トランジスタＱ₃₆の
コレクタ電流と同一の電流が供給される。

【００９３】また、トランジスタＱ₃₆のベースには、上
記帰還電圧Ｖ_ADJが印加される。一方、トランジスタＱ
₃₇のベースは、ＮＰＮトランジスタＱ₃₈を介して電源ラ
イン２２へ接続されていると共に、抵抗を介してＧＮＤ
ライン２０へ接地されている。さらに、上記トランジス
タＱ₃₈のベースは、トランジスタＱ₃₇と、上記カレント
ミラー回路を構成するトランジスタＱ₃₅との接続点に接
続されている。

【００９４】したがって、トランジスタＱ₃₅から供給さ
れる電流をトランジスタＱ₃₇が吸収しきれない場合、す
なわち、トランジスタＱ₃₆のベース電位Ｖ_ADJに比べて
トランジスタＱ₃₇のベース電位が低い場合、ベースへ流
れる電流によってトランジスタＱ₃₈が導通し、入力回路
６ａの出力電位であるトランジスタＱ₃₇のベース電位を
上昇させることができる。この結果、入力回路６ａは、
図１に示す０_ADJ端子から供給される電流値に関わら
ず、０_ADJ端子へ印加される帰還電圧Ｖ_ADJと同一の電
圧を出力できる。

【００９５】また、エラーアンプ６は、エミッタが共通
のＮＰＮトランジスタＱ₃₉およびＱ₄₀から構成され、上
記入力回路６ａの出力電圧Ｖ_ADJと基準電圧Ｖ_REFとを
比較する比較回路６ｂ、ＰＮＰトランジスタＱ₄₁および
Ｑ₄₂からなり、上記トランジスタＱ₃₉へ供給する電流と
同一の電流を出力するカレントミラー回路６ｃ、およ
び、カレントミラー回路６ｃから供給される電流と同じ
電流をエラーアンプ６の出力から吸収すると共に、低出
力時に位相補償を行う内部位相補償回路６ｄを備えてい
る。

【００９６】エラーアンプ６の出力と上記トランジスタ
Ｑ₃₉のベースとの間に介在する抵抗によって、エラーア
ンプ６の出力電流のうち、内部位相補償回路６ｄで吸収
しきれなかった電流は、抵抗を介してトランジスタＱ₃₉
のベースへ流れ、トランジスタＱ₃₉のベース電位を上昇
させるので、トランジスタＱ₃₉のコレクタ電流は、エラ
ーアンプ６の出力へ流し込まれる電流Ｉ_CHG2と同一に保
たれる。

【００９７】また、比較回路６ｂを構成するトランジス
タＱ₃₉のベースは、抵抗を介して、入力回路６ａの出力
へ接続されている。一方、トランジスタＱ₃₉と対になる
トランジスタＱ₄₀のベースは、例えば、図１に示す定電
圧回路８を分圧するなどして生成した基準電圧Ｖ_REFに
より一定に保たれている。また、トランジスタＱ₄₀のコ
レクタは、抵抗を介して上記定電圧回路８が一定の電圧
Ｖ_Sを印加する電源ライン２２へ接続されている。した
がって、トランジスタＱ₃₉およびＱ₄₀のエミッタ電位
は、Ｖ_REF−Ｖ_BEとなり、上記抵抗Ｒ₁₃に流れる電流Ｉ
₁₃は、Ｉ₁₃＝（Ｖ_REF−Ｖ_BE）／Ｒ₁₃に示すように、抵
抗Ｒ₁₃の抵抗値Ｒ₁₃により決められる。

【００９８】一方、トランジスタＱ₃₉のベース電位であ
るＶ_ADJは、Ｖ_ADJ＝Ｖ_REF−Ｖ_BE _(Q39)＋Ｖ_BE(Q40)
で表される。したがって、Ｖ_ADJ＝Ｖ_REFとするために
は、Ｖ_BE(Q39)＝Ｖ_BE(Q40)である必要がある。なお、
Ｖ_BE(Q39)は、トランジスタＱ₃₉のベース−エミッタ間
電圧であり、Ｖ_BE(Q40)は、トランジスタＱ₄₀のベース
−エミッタ間電圧である。ここで、トランジスタのＶ_BE
の特性として、Ｖ_BE＝（ｋＴ／ｑ）・ｌｎ（Ｉ_o／
Ｉ_S）の関係が成り立つので、トランジスタＱ₃₉のコレ
クタ電流Ｉ_CHG2とトランジスタＱ₄₀のコレクタ電流Ｉ₁₅
との間には、Ｉ_CHG2＝Ｉ₁₅の関係が成り立つ。この結
果、両トランジスタＱ₃₉およびＱ₄₀に共通のエミッタに
接続された抵抗Ｒ₁₃を流れる電流Ｉ₁₃は、Ｉ₁₃＝Ｉ_CHG2
＋Ｉ₁₅＝２・Ｉ_CHG2となり、Ｉ_CHG2は、Ｉ₁₃によって制
限される。

【００９９】また、Ｉ_CHG2＝Ｉ₁₁＋Ｉ₁₂であり、Ｉ₁₁：
Ｉ₁₂は、３：７〜４：６の間に設定されている。前述し
たように、各電流Ｉ₁₁ないしＩ₁₃は、Ｉ₁₁＝（ｋＴ／
ｑ）・ｌｎ（４）／Ｒ₁₁、Ｉ₁₂＝（Ｖ_S−２・Ｖ_BE）／
Ｒ₁₂、Ｉ₁₃＝（Ｖ_REF−Ｖ_BE）／Ｒ₁₃であり、抵抗
Ｒ₁₁、Ｒ₁₂およびＲ₁₃の値により、それぞれ設定され
る。

【０１００】したがって、本実施形態に係るＩＣ１で
は、各抵抗Ｒ₁₁ないしＲ₁₃をＩＣ１内部に形成する際、
同形状に形成すると共に近隣へ配置している。これによ
り、各抵抗Ｒ₁₁ないしＲ₁₃を形成する際のプロセスばら
つきを抑制できる。加えて、ＩＣ１の動作中、各抵抗Ｒ
₁₁ないしＲ₁₃の温度も略一定となる。この結果、各抵抗
Ｒ₁₁ないしＲ₁₃の抵抗値をより正確に設定でき、上記定
電流Ｉ₁₁ないしＩ₁₃の比をより正確に保つことができ
る。

【０１０１】また、上記内部位相補償回路６ｄは、直列
に接続された抵抗Ｒ₃₁およびＲ₃₂を介して、互いにベー
スが接続されたＮＰＮトランジスタＱ₄₃およびＱ₄₄から
主として構成されている。トランジスタＱ₄₄のベースと
コレクタとはコンデンサＣ₃₂を介して互いに接続されて
いると共に、上記抵抗Ｒ₃₁およびＲ₃₂の接続点とトラン
ジスタＱ₄₃のコレクタとは互いに接続されており、トラ
ンジスタＱ₄₄のコレクタは、トランジスタＱ₄₃のコレク
タと同じ電流を吸収できる。

【０１０２】さらに、内部位相補償回路６ｄは、抵抗Ｒ
₃₁およびＲ₃₂とコンデンサＣ₃₂とによって、エラーアン
プ６の位相遅れを補償している。エラーアンプ６の出力
が低い場合は、内部位相補償回路６ｄでも位相を補償で
きるが、エラーアンプ６の出力が高くなるに従って、エ
ラーアンプ６の位相遅れも大きくなるので、図１に示す
外付けの抵抗Ｒ１およびコンデンサＣ１が必要となる。

【０１０３】以上のように、本実施形態に係るスイッチ
ングレギュレータ用のＩＣ１には、図１に示すように、
負荷（図示せず）へ供給する電圧あるいは電流に基づい
て生成される帰還電圧Ｖ_ADJと基準電圧Ｖ_REFとを比較
するエラーアンプ６、および、該エラーアンプ６の出力
に接続されたＶ_C端子が設けられている。また、上記Ｖ
_C端子は、抵抗Ｒ１およびコンデンサＣ１を介して接地
されており、エラーアンプ６の位相遅れを補償してい
る。加えて、コンデンサＣ１に蓄積された電荷を放出す
るか否かを制御するトランジスタＱ１が設けられてい
る。さらに、ＩＣ１は、Ｖ_C端子の電位に応じて定電圧
回路８の動作／停止を制御し、オフ時の低消費電流機能
を実現するオン／オフ回路９と、Ｖ_C端子の電位に応じ
て、負荷への電力の供給開始時に、スイッチングレギュ
レータを保護するソフトスタート回路１０とを備えてい
る。加えて、Ｖ_IN端子から電力が供給されている間、一
定の電流Ｉ₁₁をＶ_C端子へ供給する第１定電流源１１
と、定電圧回路８の動作時にＶ_C端子へ定電流Ｉ₁₂を流
し込む第２定電流源１２とを備えており、Ｖ_C端子に接
続されたコンデンサＣ１の充電電流は、定電圧回路８の
動作時と停止時とで、それぞれ異なる値に設定されてい
る。

【０１０４】それゆえ、ＩＣ１内に形成することが困難
な容量を持つ、位相補償用のコンデンサとソフトスター
ト充電用のコンデンサとを共用でき、上記コンデンサを
接続するＶ_C端子を用いてスイッチングレギュレータの
オン／オフを制御するオン／オフ機能、およびオフ時の
低消費電流機能を実現できる。したがって、位相補償、
オフ時の低消費電流機能、および、ソフトスタート機能
を、１つのＶ_C端子を用いて実現でき、ＩＣ１の端子の
数を従来と同じに保つことができると共に、ＩＣ１に外
付けするコンデンサの数を削減できる。この結果、位相
補償をＩＣ１へ外付けしたコンデンサで行うスイッチン
グレギュレータにおいて、オフ時の低消費電流機能およ
びソフトスタート機能を持つスイッチングレギュレータ
を容易に作成できる。また、部品数が削減できるので、
製作時のコストを低減できると共に信頼性を向上でき
る。

【０１０５】また、オフ時の充電電流Ｉ_CHG1とオン時の
充電電流Ｉ_CHG2とをそれぞれ別に設定できるので、入力
電源４の動作開始時、あるいは、トランジスタＱ１の遮
断時から、負荷への電力供給を開始するまでの応答時間
の短縮と、オフ時の消費電流の低減との双方を満足させ
ることができる。

【０１０６】なお、本実施形態に係るスイッチングレギ
ュレータでは、第１定電流源１１および第２定電流源１
２とを設けて、充電電流Ｉ_CHG1およびＩ_CHG2を設定して
いるが、これに限るものではない。例えば、１つの定電
流源において、出力電流を決める抵抗を可変して、充電
電流Ｉ_CHG1およびＩ_CHG2を設定しもよい。

【０１０７】ただし、第１定電流源１１と第２定電流源
１２とを設けると共に、オン／オフ回路９が定電圧回路
８を停止させている場合、第２定電流源１２を停止させ
ることによって、オフ時におけるＩＣ１の消費電流をよ
り削減できる。

【０１０８】さらに、オフ時の充電電流Ｉ_CHG1と、オン
時の充電電流Ｉ_CHG2とを、Ｉ_CHG1／Ｉ_CHG2が０．３以上
０．４以下になるように設定することによって、オフ時
の消費電流の低減と応答時間の短縮との双方を、より高
いレベルで満足させるスイッチングレギュレータを実現
できる。

【０１０９】また、エラーアンプ６の出力とＶ_IN端子と
の間に介在する高逆耐圧のエピーベースダイオード１３
をＩＣ１内に設けることにより、Ｖ_IN端子に印加される
電圧が低い場合に、トランジスタＱ１のベース電位に関
わりなく、コンデンサＣ１に蓄積された電荷を放出でき
る。ＩＣ１の外付け部品をさらに削減できるので、スイ
ッチングレギュレータをより容易に製作でき、信頼性を
さらに向上できる。

【０１１０】加えて、本実施形態に係るスイッチングレ
ギュレータでは、第１定電流源１１および第２定電流源
１２の出力電流Ｉ₁₁・Ｉ₁₂と、図８に示すエラーアンプ
６の内部電流Ｉ₁₃とを、抵抗Ｒ₁₁ないしＲ₁₃の抵抗値に
よって、それぞれ決定している。さらに、これらの抵抗
Ｒ₁₁ないしＲ₁₃をＩＣ１内に形成する際に、近隣に配置
すると共に、各抵抗Ｒ₁₁ないしＲ₁₃を同形状で形成して
いる。これにより、各抵抗Ｒ₁₁ないしＲ₁₃を形成する際
のプロセスばらつきを抑制できる。また、ＩＣ１の動作
中、各抵抗Ｒ₁₁ないしＲ₁₃の温度も略一定となる。この
結果、各抵抗Ｒ₁₁ないしＲ₁₃の抵抗値をより正確に設定
でき、上記定電流Ｉ₁₁ないしＩ₁₃の比をより正確に保つ
ことができる。

【０１１１】なお、本実施形態に係るスイッチングレギ
ュレータでは、エラーアンプ６へ印加する帰還電圧Ｖ
_ADJを負荷へ印加する電圧Ｖ_oを分圧して生成し、負荷
へ一定の電圧を印加しているが、これに限るものではな
い。例えば、負荷に直列に電流検出用の抵抗を接続し、
該抵抗の両端電圧を帰還電圧Ｖ_ADJとしてＩＣ１へ印加
してもよい。基準電圧Ｖ_REFと帰還電圧Ｖ_ADJとを比較
するエラーアンプ６を備えていれば、本実施形態と略同
様の効果が得られる。

【０１１２】また、本実施形態では、降圧型のスイッチ
ングレギュレータについて説明したが、これに限るもの
ではない。例えば、昇圧型など、他の構成のスイッチン
グレギュレータについても本発明を適用できる。

【０１１３】

【発明の効果】請求項１の発明に係るスイッチングレギ
ュレータは、以上のように、誤差検出手段の出力電圧に
応じて動作する出力制御手段、低消費電流手段、および
ソフトスタート手段を備えている。また、上記誤差検出
手段の出力は、直列に接続された抵抗および容量を介し
て接地され、当該誤差検出手段の出力に生じる位相遅れ
を補償すると共に、誤差検出手段の出力へ電流を流し込
む定電流源は、低消費電流手段が消費電流を低減してい
る場合に供給するオフ時の電流値を、低減していない場
合の電流値であるオン時の電流値に比べて低く設定して
いる構成である。

【０１１４】以上の構成により、位相補償用の容量とソ
フトスタート用の容量とを、誤差検出手段とは別に設け
た容量によって共用でき、この容量を接続する誤差検出
手段の出力を用いて、スイッチングレギュレータのオン
／オフ制御機能、およびオフ時の低消費電流機能を実現
できる。したがって、位相補償、オフ時の低消費電流機
能、およびソフトスタート機能の全てを、誤差検出手段
の出力を用いて行うスイッチングレギュレータを実現で
きるという効果を奏する。

【０１１５】また、集積が困難で誤差検出手段とは別に
設ける必要のある容量の数を削減できるので、スイッチ
ングレギュレータ全体の部品数を削減できる。したがっ
て、上記各機能を併せ持つ高機能なスイッチングレギュ
レータの製作が容易になり、製作時のコストを低減でき
ると共に、信頼性を向上できるという効果を奏する。

【０１１６】加えて、上記定電流源では、オン時の電流
値に比べてオフ時の電流値が低く設定されているので、
スイッチングレギュレータが実際に電力供給するまで応
答時間の短縮と、オフ時の消費電流の低減との双方を満
足したスイッチングレギュレータを実現できるという効
果を併せて奏する。

【０１１７】請求項２の発明に係るスイッチングレギュ
レータは、以上のように、請求項１の発明の構成におい
て、上記定電流源は、一定の電流を常に供給する第１定
電流源と、上記低消費電流手段が消費電流を低減してい
ない場合に所定の定電流を供給する第２定電流源とを備
えている構成である。

【０１１８】それゆえ、低消費電流手段が消費電流を低
減している場合には、第２定電流源を停止できる。した
がって、オフ時におけるスイッチングレギュレータの消
費電流をさらに削減できるという効果を奏する。

【０１１９】請求項３の発明に係るスイッチングレギュ
レータは、以上のように、請求項１または２の発明の構
成において、上記定電流源は、上記オン時の電流値に対
するオフ時の電流値の比率を、０．３以上、０．４以下
に設定している構成である。

【０１２０】それゆえ、請求項１または２の発明の効果
に加えて、上記オフ時の消費電流の低減と応答時間の短
縮との双方を満足したスイッチングレギュレータを提供
できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであり、スイッ
チングレギュレータの要部構成を示すブロック図であ
る。

【図２】上記スイッチングレギュレータにおいて、ＩＣ
チップ上におけるダイオードのパターンを示す平面図で
ある。

【図３】上記ダイオードの構造を示す、図２のＡ−Ａ線
矢視断面図である。

【図４】上記スイッチングレギュレータにおいて、ソフ
トスタート時のエラーアンプ出力電位と時間との関係を
示すグラフである。

【図５】上記スイッチングレギュレータにおいて、ソフ
トスタート時におけるＶ_OUT端子の出力を示す波形図で
ある。

【図６】上記スイッチングレギュレータにおいて、周波
数に対するエラーアンプ部の位相特性およびゲイン特性
を示すグラフである。

【図７】上記スイッチングレギュレータにおいて、第１
定電流源とオン／オフ回路とを示す回路図である。

【図８】上記スイッチングレギュレータにおいて、第２
定電流源とエラーアンプとを示す回路図である。

【図９】従来例を示すものであり、低出力型スイッチン
グレギュレータの要部構成を示すブロック図である。

【図１０】上記低出力型スイッチングレギュレータのエ
ラーアンプ部を示す回路図である。

【図１１】他の従来例を示すものであり、高出力型スイ
ッチングレギュレータの要部構成を示すブロック図であ
る。

【図１２】上記高出力型スイッチングレギュレータにお
いて、オン／オフ回路を動作させる場合の各部の接続方
法を示す回路図である。

【図１３】上記高出力型スイッチングレギュレータにお
いて、ソフトスタート回路を動作させる場合の各部の接
続方法を示す回路図である。

【符号の説明】

１スイッチングレギュレータ用のＩＣ６エラーアンプ（誤差検出手段）８定電圧回路（低消費電流手段）９オン／オフ回路（出力制御手段）１０ソフトスタート回路（ソフトスタート手段）１１第１定電流源（定電流源）１２第２定電流源（定電流源）Ｒ１抵抗Ｃ１コンデンサ（容量）Ｑ１トランジスタ（休止指示手段）

Claims

【特許請求の範囲】

【請求項１】負荷へ供給する電力に応じた帰還電圧と所
定の基準電圧とを比較し、誤差に応じた電圧を出力する
誤差検出手段と、上記誤差検出手段の出力電圧を低下させ、電力供給の休
止を指示する休止指示手段と、上記誤差検出手段の出力電圧に応じて、負荷へ電力を供
給するか否かを制御する出力制御手段と、電力供給を休止している場合には、電力を供給している
場合に比べて消費する電流を低減する低消費電流手段
と、電力供給を開始した際に、上記誤差検出手段の出力電圧
が所定の電圧に達するまで、負荷へ電力を供給する時間
を制限するソフトスタート手段と、上記誤差検出手段の出力へ所定の電流を流し込む定電流
源とを備えたスイッチングレギュレータにおいて、上記誤差検出手段の出力は、直列に接続された抵抗およ
び容量を介して接地され、当該誤差検出手段の出力に生
じる位相遅れを補償すると共に、上記定電流源は、低消費電流手段が消費電流を低減して
いる場合に供給するオフ時の電流値を、低減していない
場合の電流値であるオン時の電流値に比べて低く設定し
ていることを特徴とするスイッチングレギュレータ。
【請求項２】上記定電流源は、一定の電流を常に供給す
る第１定電流源と、上記低消費電流手段が消費電流を低
減していない場合に所定の定電流を供給する第２定電流
源とを備えていることを特徴とする請求項１記載のスイ
ッチングレギュレータ。
【請求項３】上記定電流源は、上記オン時の電流値に対
するオフ時の電流値の比率を、０．３以上、０．４以下
に設定していることを特徴とする請求項１または２記載
のスイッチングレギュレータ。