JPH09121535A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JPH09121535A JPH09121535A JP28105695A JP28105695A JPH09121535A JP H09121535 A JPH09121535 A JP H09121535A JP 28105695 A JP28105695 A JP 28105695A JP 28105695 A JP28105695 A JP 28105695A JP H09121535 A JPH09121535 A JP H09121535A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 位相補償用およびソフトスタート用の外付け
コンデンサを共用し、上記コンデンサ接続用の端子によ
り、オフ時の低消費電流機能も利用できるスイッチング
レギュレータを提供する。 【解決手段】 スイッチングレギュレータ用IC1のV
C 端子は、外付けの抵抗R1とコンデンサC1とを介し
て接地されている。また、エミッタが接地されたNPN
トランジスタQ1のコレクタは、上記抵抗R1とコンデ
ンサC1との接続点に接続される。IC1内部では、エ
ラーアンプ6の出力がVC 端子へ接続されている。上記
出力の電圧VEAに応じて、ソフトスタート回路10は、
スイッチング素子2の導通時間を制限し、オン/オフ回
路9は、定電圧回路8のオン/オフを制御する。さら
に、第1定電流源11は、上記出力へ定電流を常時流し
込み、第2定電流源12は、定電圧回路8の動作中に上
記出力へ定電流を供給する。
コンデンサを共用し、上記コンデンサ接続用の端子によ
り、オフ時の低消費電流機能も利用できるスイッチング
レギュレータを提供する。 【解決手段】 スイッチングレギュレータ用IC1のV
C 端子は、外付けの抵抗R1とコンデンサC1とを介し
て接地されている。また、エミッタが接地されたNPN
トランジスタQ1のコレクタは、上記抵抗R1とコンデ
ンサC1との接続点に接続される。IC1内部では、エ
ラーアンプ6の出力がVC 端子へ接続されている。上記
出力の電圧VEAに応じて、ソフトスタート回路10は、
スイッチング素子2の導通時間を制限し、オン/オフ回
路9は、定電圧回路8のオン/オフを制御する。さら
に、第1定電流源11は、上記出力へ定電流を常時流し
込み、第2定電流源12は、定電圧回路8の動作中に上
記出力へ定電流を供給する。
Description
【0001】
【発明の属する技術分野】本発明は、外付けの抵抗およ
び容量による位相補償を行うスイッチングレギュレータ
に関し、特に、オフ時の低消費電流機能、および、電源
投入時のソフトスタート機能を有するスイッチングレギ
ュレータに関するものである。
び容量による位相補償を行うスイッチングレギュレータ
に関し、特に、オフ時の低消費電流機能、および、電源
投入時のソフトスタート機能を有するスイッチングレギ
ュレータに関するものである。
【0002】
【従来の技術】直流電流を高周波でスイッチングした
後、平滑化して負荷へ供給することにより、入力電圧を
所望の電圧へ変圧するスイッチングレギュレータは、小
型、軽量、かつ高効率な電源装置として従来より広く使
われている。
後、平滑化して負荷へ供給することにより、入力電圧を
所望の電圧へ変圧するスイッチングレギュレータは、小
型、軽量、かつ高効率な電源装置として従来より広く使
われている。
【0003】これらスイッチングレギュレータでは、負
荷へ印加する電圧から得た帰還電圧と一定の基準電圧と
を比較し、比較結果に応じて、スイッチング素子の導通
/遮断の割合を変化させて、負荷が変動した場合でも所
望の電圧を維持している。
荷へ印加する電圧から得た帰還電圧と一定の基準電圧と
を比較し、比較結果に応じて、スイッチング素子の導通
/遮断の割合を変化させて、負荷が変動した場合でも所
望の電圧を維持している。
【0004】近年では、上記の比較動作と、それに基づ
いたスイッチング素子の制御とを行うスイッチングレギ
ュレータ用のIC( Integrated circuit )も普及して
いる。また、スイッチング素子自体を取り込んだICも
製作されている。これらのICを利用することによっ
て、スイッチングレギュレータを構成する部品の数を削
減でき、高い信頼性を持つ高精度なスイッチングレギュ
レータを容易に製作できる。
いたスイッチング素子の制御とを行うスイッチングレギ
ュレータ用のIC( Integrated circuit )も普及して
いる。また、スイッチング素子自体を取り込んだICも
製作されている。これらのICを利用することによっ
て、スイッチングレギュレータを構成する部品の数を削
減でき、高い信頼性を持つ高精度なスイッチングレギュ
レータを容易に製作できる。
【0005】これらのスイッチングレギュレータ用IC
には、スイッチングレギュレータを容易に製作し、利用
できるように、端子数や外付け部品数の削減が要求され
る一方で、さらなる高機能化が求められており、種々の
機能が付加されたICも製作されている。付加される機
能の一例としては、通常の電力供給とは別に、付加への
電力供給を休止するか否かを外部から制御するオン/オ
フ機能、さらに、電力供給を休止している場合に消費す
る電力を低減するオフ時の低消費電流機能などが挙げら
れる。
には、スイッチングレギュレータを容易に製作し、利用
できるように、端子数や外付け部品数の削減が要求され
る一方で、さらなる高機能化が求められており、種々の
機能が付加されたICも製作されている。付加される機
能の一例としては、通常の電力供給とは別に、付加への
電力供給を休止するか否かを外部から制御するオン/オ
フ機能、さらに、電力供給を休止している場合に消費す
る電力を低減するオフ時の低消費電流機能などが挙げら
れる。
【0006】また、負荷への電力供給を開始してからス
イッチングレギュレータが安定するまでの過渡期には、
負荷へ印加する電圧が低いため、スイッチング素子の導
通時間の割合は、通常より高くなりがちである。加え
て、例えば、負荷へ供給する電力を平滑化するために設
けたコンデンサへの充電電流などによって、スイッチン
グレギュレータの出力電流は、通常より大きくなりやす
く、スイッチングレギュレータを損傷する虞れがある。
したがって、上記過渡期において、スイッチング素子の
導通時間を制限し、負荷へ供給する電圧を緩やかに上昇
させるソフトスタート機能を設けたスイッチングレギュ
レータ用ICも使用されている。
イッチングレギュレータが安定するまでの過渡期には、
負荷へ印加する電圧が低いため、スイッチング素子の導
通時間の割合は、通常より高くなりがちである。加え
て、例えば、負荷へ供給する電力を平滑化するために設
けたコンデンサへの充電電流などによって、スイッチン
グレギュレータの出力電流は、通常より大きくなりやす
く、スイッチングレギュレータを損傷する虞れがある。
したがって、上記過渡期において、スイッチング素子の
導通時間を制限し、負荷へ供給する電圧を緩やかに上昇
させるソフトスタート機能を設けたスイッチングレギュ
レータ用ICも使用されている。
【0007】ここで、オフ時の低消費電流機能とソフト
スタート機能とを有する従来のスイッチングレギュレー
タについて説明する。上記スイッチングレギュレータ
は、例えば、1[A]程度の低出力の降圧型スイッチン
グレギュレータであり、図9に示すように、主として、
スイッチングレギュレータ用のIC51から構成されて
いる。上記IC51は、スイッチング素子52と、スイ
ッチング素子52の導通/遮断を制御する制御部53と
を備えており、IC51のVIN端子を介して外部の入力
電源54から供給される電流を断続してVOUT 端子へ出
力している。このVOUT 端子には、リアクタンスやコン
デンサ、ダイオードなどからなる平滑化回路55が接続
されており、VOUT 端子より断続して供給される電流を
平滑化し、Vo 端子を介して図示しない負荷へ出力す
る。
スタート機能とを有する従来のスイッチングレギュレー
タについて説明する。上記スイッチングレギュレータ
は、例えば、1[A]程度の低出力の降圧型スイッチン
グレギュレータであり、図9に示すように、主として、
スイッチングレギュレータ用のIC51から構成されて
いる。上記IC51は、スイッチング素子52と、スイ
ッチング素子52の導通/遮断を制御する制御部53と
を備えており、IC51のVIN端子を介して外部の入力
電源54から供給される電流を断続してVOUT 端子へ出
力している。このVOUT 端子には、リアクタンスやコン
デンサ、ダイオードなどからなる平滑化回路55が接続
されており、VOUT 端子より断続して供給される電流を
平滑化し、Vo 端子を介して図示しない負荷へ出力す
る。
【0008】一方、IC51内部に設けられたエラーア
ンプ56は、出力端子Vo の電圧を分圧して得られる帰
還電圧VADJ と基準電圧VREF とを比較し、両者の誤差
に応じた電圧VEAを出力する。制御回路53は、発振器
が出力する三角波と出力電圧VEAとを比較し、帰還電圧
VADJ と基準電圧VREF との誤差が少なくなるようにス
イッチング素子52の導通/遮断を制御する。これによ
り、スイッチングレギュレータは、負荷の重さに関わり
なく一定の電圧をVo 端子から出力できる。
ンプ56は、出力端子Vo の電圧を分圧して得られる帰
還電圧VADJ と基準電圧VREF とを比較し、両者の誤差
に応じた電圧VEAを出力する。制御回路53は、発振器
が出力する三角波と出力電圧VEAとを比較し、帰還電圧
VADJ と基準電圧VREF との誤差が少なくなるようにス
イッチング素子52の導通/遮断を制御する。これによ
り、スイッチングレギュレータは、負荷の重さに関わり
なく一定の電圧をVo 端子から出力できる。
【0009】また、IC51には、電力供給の休止を外
部から指示するためのVC1端子が設けられ、IC51
は、その内部電源である定電圧回路58の動作/非動作
をVC1端子の電位に応じて制御するオン/オフ回路5
9、VC1端子の電位に応じ、エラーアンプ56の出力電
圧を制御するソフトスタート回路60、および、VC1端
子を介して外付けしたコンデンサC51へ電荷を蓄積す
るための定電流源61を備えている。さらに、上記IC
51のVC1端子は、コンデンサC51を介して接地され
ていると共に、当該コンデンサC51の一端にコレクタ
が、他端にエミッタが接続されたNPNトランジスタQ
51が設けられている。
部から指示するためのVC1端子が設けられ、IC51
は、その内部電源である定電圧回路58の動作/非動作
をVC1端子の電位に応じて制御するオン/オフ回路5
9、VC1端子の電位に応じ、エラーアンプ56の出力電
圧を制御するソフトスタート回路60、および、VC1端
子を介して外付けしたコンデンサC51へ電荷を蓄積す
るための定電流源61を備えている。さらに、上記IC
51のVC1端子は、コンデンサC51を介して接地され
ていると共に、当該コンデンサC51の一端にコレクタ
が、他端にエミッタが接続されたNPNトランジスタQ
51が設けられている。
【0010】例えば、上記トランジスタQ51を導通さ
せるなどして、VC1端子の電位を下げると、上記オン/
オフ回路59は定電圧回路58を休止させる。これによ
り、スイッチングレギュレータの動作を外部から休止で
きると共に、IC51が消費する電力を低減でき、オフ
時の低消費電流機能を実現できる。
せるなどして、VC1端子の電位を下げると、上記オン/
オフ回路59は定電圧回路58を休止させる。これによ
り、スイッチングレギュレータの動作を外部から休止で
きると共に、IC51が消費する電力を低減でき、オフ
時の低消費電流機能を実現できる。
【0011】一方、トランジスタQ51を遮断すると、
定電流源61は、抵抗を介してコンデンサC51へ電荷
を蓄積し、VC1端子の電位は、コンデンサC51と抵抗
によって決まる時定数で上昇する。ソフトスタート回路
60は、VC1端子の電位を監視し、エラーアンプ56の
出力電圧VEAが所定のソフトスタートレベルから所定の
安定動作レベルに達するまで、例えば、上記VEAを上げ
るなどして、制御回路53が制御するスイッチング素子
52の導通時間を制限する。これにより、スイッチング
レギュレータが負荷への電力供給を開始してから一定の
時間、スイッチング素子52の導通時間は制限され、ソ
フトスタート機能を実現できる。
定電流源61は、抵抗を介してコンデンサC51へ電荷
を蓄積し、VC1端子の電位は、コンデンサC51と抵抗
によって決まる時定数で上昇する。ソフトスタート回路
60は、VC1端子の電位を監視し、エラーアンプ56の
出力電圧VEAが所定のソフトスタートレベルから所定の
安定動作レベルに達するまで、例えば、上記VEAを上げ
るなどして、制御回路53が制御するスイッチング素子
52の導通時間を制限する。これにより、スイッチング
レギュレータが負荷への電力供給を開始してから一定の
時間、スイッチング素子52の導通時間は制限され、ソ
フトスタート機能を実現できる。
【0012】また、エラーアンプ56の位相補償は、図
10に示すように、IC51内部に設けられた抵抗
R61、R62、およびコンデンサC61によって行われてい
る。図9に示すスイッチングレギュレータでは、その出
力が低いため、コンデンサなどを外付けすることなく、
内部回路によって位相を補償できる。
10に示すように、IC51内部に設けられた抵抗
R61、R62、およびコンデンサC61によって行われてい
る。図9に示すスイッチングレギュレータでは、その出
力が低いため、コンデンサなどを外付けすることなく、
内部回路によって位相を補償できる。
【0013】ところが、例えば、3[A]程度の出力の
スイッチングレギュレータの場合、IC51内部の位相
補償回路では、エラーアンプ56の位相遅れを十分に補
償できなくなる。すなわち、高出力のスイッチングレギ
ュレータでは、エラーアンプ56の位相遅れが大きくな
り、例えば、数百[pF]程度と比較的大きな容量のコ
ンデンサを位相補償用に必要とする。それゆえ、このコ
ンデンサをIC51内部に設けた場合、チップサイズが
大きくなり、コストが高くなるなどの問題を生じる。
スイッチングレギュレータの場合、IC51内部の位相
補償回路では、エラーアンプ56の位相遅れを十分に補
償できなくなる。すなわち、高出力のスイッチングレギ
ュレータでは、エラーアンプ56の位相遅れが大きくな
り、例えば、数百[pF]程度と比較的大きな容量のコ
ンデンサを位相補償用に必要とする。それゆえ、このコ
ンデンサをIC51内部に設けた場合、チップサイズが
大きくなり、コストが高くなるなどの問題を生じる。
【0014】したがって、図11に示すように、図9に
示すIC51に変えて、スイッチングレギュレータ用の
IC71を用いた高出力のスイッチングレギュレータで
は、エラーアンプ56の反転入力端子と出力との間に抵
抗R71およびコンデンサC71を外付けして位相補償
を行っている。抵抗R71およびコンデンサC71によ
り、エラーアンプ56の出力は、ゲインが落ちてくる点
において位相が戻り、位相遅れを補償できる。
示すIC51に変えて、スイッチングレギュレータ用の
IC71を用いた高出力のスイッチングレギュレータで
は、エラーアンプ56の反転入力端子と出力との間に抵
抗R71およびコンデンサC71を外付けして位相補償
を行っている。抵抗R71およびコンデンサC71によ
り、エラーアンプ56の出力は、ゲインが落ちてくる点
において位相が戻り、位相遅れを補償できる。
【0015】ICの端子数を増加させずに、上記抵抗R
71およびコンデンサC71を取り付けるため、上記I
C71には、図9に示すVC1端子に代えて、エラーアン
プ56の出力に接続されたVC2端子が設けられており、
IC71のオン/オフ回路59およびソフトスタート回
路60は、VC2端子の電位、すなわち、エラーアンプ5
6の出力電圧VEAを監視して動作する。
71およびコンデンサC71を取り付けるため、上記I
C71には、図9に示すVC1端子に代えて、エラーアン
プ56の出力に接続されたVC2端子が設けられており、
IC71のオン/オフ回路59およびソフトスタート回
路60は、VC2端子の電位、すなわち、エラーアンプ5
6の出力電圧VEAを監視して動作する。
【0016】このスイッチングレギュレータにオフ時の
低消費電流機能を付加する場合、例えば、図12に示す
ように、コレクタがIC71のVC2端子に接続され、エ
ミッタが接地されたNPNトランジスタQ71をIC7
1に外付けする。このトランジスタQ71のベースに所
定の電圧を印加すると、該トランジスタQ71は導通
し、エラーアンプ56の出力電位VEAは略GNDレベル
となる。オン/オフ回路59は、この電圧VEAを監視し
ており、VEAが所定のオフレベルに満たない場合、定電
圧回路58を停止させる。この結果、スイッチングレギ
ュレータのオン/オフを外部から制御できると共に、オ
フ時の低消費電流機能が実現できる。
低消費電流機能を付加する場合、例えば、図12に示す
ように、コレクタがIC71のVC2端子に接続され、エ
ミッタが接地されたNPNトランジスタQ71をIC7
1に外付けする。このトランジスタQ71のベースに所
定の電圧を印加すると、該トランジスタQ71は導通
し、エラーアンプ56の出力電位VEAは略GNDレベル
となる。オン/オフ回路59は、この電圧VEAを監視し
ており、VEAが所定のオフレベルに満たない場合、定電
圧回路58を停止させる。この結果、スイッチングレギ
ュレータのオン/オフを外部から制御できると共に、オ
フ時の低消費電流機能が実現できる。
【0017】一方、図11に示すスイッチングレギュレ
ータにソフトスタート機能を付加する場合、図13に示
すように、ダイオードDI72およびコンデンサC72
をIC71へ外付けする。ダイオードDI72は、IC
71のVC2端子とコンデンサC72との間に介在し、コ
ンデンサC72からVC2端子へ流れる電流を遮断してい
る。なお、コンデンサC72の他端は接地されている。
ータにソフトスタート機能を付加する場合、図13に示
すように、ダイオードDI72およびコンデンサC72
をIC71へ外付けする。ダイオードDI72は、IC
71のVC2端子とコンデンサC72との間に介在し、コ
ンデンサC72からVC2端子へ流れる電流を遮断してい
る。なお、コンデンサC72の他端は接地されている。
【0018】図11に示す入力電源54を投入すると、
IC71の定電流源61は、VC2端子およびダイオード
DI72を介して、コンデンサC72へ所定の電流I61
[A]を供給する。したがって、VC2端子の電位、すな
わち、エラーアンプ56の出力電圧VEAは、コンデンサ
C72をC[F]とすると、電流の供給開始から時間t
[秒]が経過するに伴って、VEA=t・I61/C[V]
の通りに上昇する。
IC71の定電流源61は、VC2端子およびダイオード
DI72を介して、コンデンサC72へ所定の電流I61
[A]を供給する。したがって、VC2端子の電位、すな
わち、エラーアンプ56の出力電圧VEAは、コンデンサ
C72をC[F]とすると、電流の供給開始から時間t
[秒]が経過するに伴って、VEA=t・I61/C[V]
の通りに上昇する。
【0019】ソフトスタート回路60は、エラーアンプ
56の出力電圧VEAが所定の安定出力レベルに達するま
で、制御回路53が制御するスイッチング素子52の導
通時間を制限し、ソフトスタート機能が実現される。
56の出力電圧VEAが所定の安定出力レベルに達するま
で、制御回路53が制御するスイッチング素子52の導
通時間を制限し、ソフトスタート機能が実現される。
【0020】また、上記ダイオードDI72およびコン
デンサC72の接続点と、入力電圧VINとの間には、ダ
イオードDI73および抵抗R73が並列に設けられて
いる。これにより、入力電圧VINが低下した場合、容量
C72に蓄積された電荷は、ダイオードDI73を介し
て放出される。
デンサC72の接続点と、入力電圧VINとの間には、ダ
イオードDI73および抵抗R73が並列に設けられて
いる。これにより、入力電圧VINが低下した場合、容量
C72に蓄積された電荷は、ダイオードDI73を介し
て放出される。
【0021】
【発明が解決しようとする課題】しかしながら、図11
に示す構成のスイッチングレギュレータにおいては、図
12に示すようにオフ時の低消費電流機能を実現する
か、図13に示すようにソフトスタート機能を実現する
かを、VC2端子へ外付けする回路によって選択する必要
がある。したがって、VC2端子のみに外付けする回路
で、位相補償、オフ時の低消費電流機能、および、ソフ
トスタート機能の3者を実現することができないという
問題を生じている。
に示す構成のスイッチングレギュレータにおいては、図
12に示すようにオフ時の低消費電流機能を実現する
か、図13に示すようにソフトスタート機能を実現する
かを、VC2端子へ外付けする回路によって選択する必要
がある。したがって、VC2端子のみに外付けする回路
で、位相補償、オフ時の低消費電流機能、および、ソフ
トスタート機能の3者を実現することができないという
問題を生じている。
【0022】上記の問題を解決するために、例えば図1
3に示すコンデンサC72の電荷を放出するトランジス
タを設けることも考えられる。ところが、ダイオードD
I72の電圧降下のため、オン/オフ回路59のオフレ
ベルを予め高く設定する必要がある。したがって、前述
したソフトスタート回路60のソフトスタートレベル、
および、制御回路53の発振器が出力する三角波のロー
レベルを、図11の構成のスイッチングレギュレータに
比べ、それぞれ高く設定する必要がある。この結果、ス
イッチングレギュレータの消費電力が上昇するという問
題が新たに生じる。
3に示すコンデンサC72の電荷を放出するトランジス
タを設けることも考えられる。ところが、ダイオードD
I72の電圧降下のため、オン/オフ回路59のオフレ
ベルを予め高く設定する必要がある。したがって、前述
したソフトスタート回路60のソフトスタートレベル、
および、制御回路53の発振器が出力する三角波のロー
レベルを、図11の構成のスイッチングレギュレータに
比べ、それぞれ高く設定する必要がある。この結果、ス
イッチングレギュレータの消費電力が上昇するという問
題が新たに生じる。
【0023】本発明は、上記の問題点を鑑みてなされた
ものであり、その目的は、位相補償用およびソフトスタ
ート用の外付けコンデンサを共用し、上記コンデンサを
接続する1端子で、位相補償と、オフ時の低消費電流機
能と、ソフトスタート機能とを行うことができるスイッ
チングレギュレータを提供することにある。
ものであり、その目的は、位相補償用およびソフトスタ
ート用の外付けコンデンサを共用し、上記コンデンサを
接続する1端子で、位相補償と、オフ時の低消費電流機
能と、ソフトスタート機能とを行うことができるスイッ
チングレギュレータを提供することにある。
【0024】
【課題を解決するための手段】請求項1の発明に係るス
イッチングレギュレータは、上記課題を解決するため
に、負荷へ供給する電力に応じた帰還電圧と所定の基準
電圧とを比較し、誤差に応じた電圧を出力する誤差検出
手段と、上記誤差検出手段の出力電圧を低下させ、電力
供給の休止を指示する休止指示手段と、上記誤差検出手
段の出力電圧に応じて、負荷へ電力を供給するか否かを
制御する出力制御手段と、電力供給を休止している場合
には、電力を供給している場合に比べて消費する電流を
低減する低消費電流手段と、電力供給を開始した際に、
上記誤差検出手段の出力電圧が所定の電圧に達するま
で、負荷へ電力を供給する時間を制限するソフトスター
ト手段と、上記誤差検出手段の出力へ所定の電流を流し
込む定電流源とを備えたスイッチングレギュレータにお
いて、以下の手段を講じたことを特徴としている。
イッチングレギュレータは、上記課題を解決するため
に、負荷へ供給する電力に応じた帰還電圧と所定の基準
電圧とを比較し、誤差に応じた電圧を出力する誤差検出
手段と、上記誤差検出手段の出力電圧を低下させ、電力
供給の休止を指示する休止指示手段と、上記誤差検出手
段の出力電圧に応じて、負荷へ電力を供給するか否かを
制御する出力制御手段と、電力供給を休止している場合
には、電力を供給している場合に比べて消費する電流を
低減する低消費電流手段と、電力供給を開始した際に、
上記誤差検出手段の出力電圧が所定の電圧に達するま
で、負荷へ電力を供給する時間を制限するソフトスター
ト手段と、上記誤差検出手段の出力へ所定の電流を流し
込む定電流源とを備えたスイッチングレギュレータにお
いて、以下の手段を講じたことを特徴としている。
【0025】すなわち、上記誤差検出手段の出力は、直
列に接続された抵抗および容量を介して接地され、当該
誤差検出手段の出力に生じる位相遅れを補償すると共
に、上記定電流源は、低消費電流手段が消費電流を低減
している場合に供給するオフ時の電流値を、低減してい
ない場合の電流値であるオン時の電流値に比べて低く設
定している。
列に接続された抵抗および容量を介して接地され、当該
誤差検出手段の出力に生じる位相遅れを補償すると共
に、上記定電流源は、低消費電流手段が消費電流を低減
している場合に供給するオフ時の電流値を、低減してい
ない場合の電流値であるオン時の電流値に比べて低く設
定している。
【0026】なお、上記休止指示手段は、例えば、トラ
ンジスタなどにより構成され、容量に蓄積された電荷を
逃がすことにより、上記誤差検出手段の出力電圧を降下
させることができる。
ンジスタなどにより構成され、容量に蓄積された電荷を
逃がすことにより、上記誤差検出手段の出力電圧を降下
させることができる。
【0027】以上の構成において、スイッチングレギュ
レータの動作時には、誤差検出手段の出力に接続された
容量には、電荷が蓄積されており、誤差検出手段の出力
を安定動作レベルに保っている。また、誤差検出手段の
出力に生ずる位相遅れは、上記容量と抵抗とにより補償
されている。
レータの動作時には、誤差検出手段の出力に接続された
容量には、電荷が蓄積されており、誤差検出手段の出力
を安定動作レベルに保っている。また、誤差検出手段の
出力に生ずる位相遅れは、上記容量と抵抗とにより補償
されている。
【0028】電力供給の休止を指示する場合、休止指示
手段は、誤差検出手段の出力を低下させる。この状態で
は、出力制御手段は、負荷への電力供給を停止させてい
ると共に、低消費電流手段は、例えば、スイッチングレ
ギュレータが備える発振器などの使用しない回路を停止
させるなどして消費する電流を低減している。また、定
電流源は、オフ時の電流値に保たれた定電流を誤差検出
手段の出力へ流し込んでいる。加えて、誤差検出手段の
出力電圧は、休止指示手段により低下しているので、誤
差検出手段の出力に接続された容量には電荷が蓄積され
ていない。この結果、スイッチングレギュレータの電力
供給のオン/オフを外部から制御できると共に、オフ時
にスイッチングレギュレータが消費する電流を低減でき
る。
手段は、誤差検出手段の出力を低下させる。この状態で
は、出力制御手段は、負荷への電力供給を停止させてい
ると共に、低消費電流手段は、例えば、スイッチングレ
ギュレータが備える発振器などの使用しない回路を停止
させるなどして消費する電流を低減している。また、定
電流源は、オフ時の電流値に保たれた定電流を誤差検出
手段の出力へ流し込んでいる。加えて、誤差検出手段の
出力電圧は、休止指示手段により低下しているので、誤
差検出手段の出力に接続された容量には電荷が蓄積され
ていない。この結果、スイッチングレギュレータの電力
供給のオン/オフを外部から制御できると共に、オフ時
にスイッチングレギュレータが消費する電流を低減でき
る。
【0029】休止指示手段が電力供給の休止を指示しな
くなると、定電流源が容量へ流しこむオフ時の定電流に
よって、誤差検出手段の出力電圧は徐々に上昇する。当
該出力電圧が上昇すると、出力制御手段は、負荷への電
力供給を開始させる。また、電力の供給が始まっている
ので、低消費電流手段は、スイッチングレギュレータの
消費電流を低減していない。これにより、定電流源は、
オフ時に比べ大きなオン時電流値に設定された定電流を
誤差検出手段の出力へ出力する。したがって、上記容量
の両端電圧、すなわち、誤差検出手段の出力電圧は、オ
フ時に比べて急激に上昇する。
くなると、定電流源が容量へ流しこむオフ時の定電流に
よって、誤差検出手段の出力電圧は徐々に上昇する。当
該出力電圧が上昇すると、出力制御手段は、負荷への電
力供給を開始させる。また、電力の供給が始まっている
ので、低消費電流手段は、スイッチングレギュレータの
消費電流を低減していない。これにより、定電流源は、
オフ時に比べ大きなオン時電流値に設定された定電流を
誤差検出手段の出力へ出力する。したがって、上記容量
の両端電圧、すなわち、誤差検出手段の出力電圧は、オ
フ時に比べて急激に上昇する。
【0030】一方、ソフトスタート手段は、誤差検出手
段の出力電圧を監視し、負荷への電力供給を開始してか
ら出力電圧が所定の安定動作レベルに達するまでの期
間、例えば、スイッチング素子の導通時間を制御するな
どして、負荷へ電力を供給する時間を制限する。これに
より、負荷への電力供給を開始してからスイッチングレ
ギュレータの動作が安定するまでの期間、スイッチング
レギュレータを流れる電流量を制限でき、ソフトスター
ト機能を実現できる。
段の出力電圧を監視し、負荷への電力供給を開始してか
ら出力電圧が所定の安定動作レベルに達するまでの期
間、例えば、スイッチング素子の導通時間を制御するな
どして、負荷へ電力を供給する時間を制限する。これに
より、負荷への電力供給を開始してからスイッチングレ
ギュレータの動作が安定するまでの期間、スイッチング
レギュレータを流れる電流量を制限でき、ソフトスター
ト機能を実現できる。
【0031】それゆえ、位相補償用の容量とソフトスタ
ート用の容量とを共用でき、この容量を接続する誤差検
出手段の出力を用いて、スイッチングレギュレータのオ
ン/オフ制御機能、およびオフ時の低消費電流機能を行
える。したがって、位相補償、オフ時の低消費電流機
能、およびソフトスタート機能の全てを、誤差検出手段
の出力を用いて行うスイッチングレギュレータを実現で
きる。
ート用の容量とを共用でき、この容量を接続する誤差検
出手段の出力を用いて、スイッチングレギュレータのオ
ン/オフ制御機能、およびオフ時の低消費電流機能を行
える。したがって、位相補償、オフ時の低消費電流機
能、およびソフトスタート機能の全てを、誤差検出手段
の出力を用いて行うスイッチングレギュレータを実現で
きる。
【0032】また、位相補償用の容量およびソフトスタ
ート用の容量を共用できるので、誤差検出手段とは別に
設けられる容量の数を削減でき、スイッチングレギュレ
ータの部品数を削減できる。この結果、上記各機能を併
せ持つ高機能なスイッチングレギュレータの製作が容易
になり、製作時のコストを低減できると共に、信頼性を
向上できる。
ート用の容量を共用できるので、誤差検出手段とは別に
設けられる容量の数を削減でき、スイッチングレギュレ
ータの部品数を削減できる。この結果、上記各機能を併
せ持つ高機能なスイッチングレギュレータの製作が容易
になり、製作時のコストを低減できると共に、信頼性を
向上できる。
【0033】さらに、上記誤差検出手段や定電流源を含
むスイッチングレギュレータの各回路をIC内に集積し
た場合、誤差検出手段の出力に接続された端子を1つ設
けるだけで上記各機能を実現できる。したがって、端子
の数を増加させることなく、上記各機能を持つスイッチ
ングレギュレータを作成できる。
むスイッチングレギュレータの各回路をIC内に集積し
た場合、誤差検出手段の出力に接続された端子を1つ設
けるだけで上記各機能を実現できる。したがって、端子
の数を増加させることなく、上記各機能を持つスイッチ
ングレギュレータを作成できる。
【0034】加えて、上記定電流源では、オン時の電流
値に比べてオフ時の電流値が低く設定されているので、
負荷への電力供給を開始するように休止指示手段が指示
してから実際に電力供給するまでの時間、すなわち、応
答時間の短縮と、オフ時の消費電流の低減との双方を満
足したスイッチングレギュレータを実現できる。
値に比べてオフ時の電流値が低く設定されているので、
負荷への電力供給を開始するように休止指示手段が指示
してから実際に電力供給するまでの時間、すなわち、応
答時間の短縮と、オフ時の消費電流の低減との双方を満
足したスイッチングレギュレータを実現できる。
【0035】請求項2の発明に係るスイッチングレギュ
レータは、上記課題を解決するために、請求項1の発明
の構成において、上記定電流源は、一定の電流を常に供
給する第1定電流源と、上記低消費電流手段が消費電流
を低減していない場合に所定の定電流を供給する第2定
電流源とを備えていることを特徴としている。
レータは、上記課題を解決するために、請求項1の発明
の構成において、上記定電流源は、一定の電流を常に供
給する第1定電流源と、上記低消費電流手段が消費電流
を低減していない場合に所定の定電流を供給する第2定
電流源とを備えていることを特徴としている。
【0036】低消費電流手段が消費電流を低減している
場合には、第2定電流源を停止できるので、オフ時にお
けるスイッチングレギュレータの消費電流をさらに削減
できる。
場合には、第2定電流源を停止できるので、オフ時にお
けるスイッチングレギュレータの消費電流をさらに削減
できる。
【0037】請求項3の発明に係るスイッチングレギュ
レータは、上記課題を解決するために、請求項1または
2の発明の構成において、上記定電流源は、上記オン時
の電流値に対するオフ時の電流値の比率を、0.3以
上、0.4以下に設定していることを特徴としている。
レータは、上記課題を解決するために、請求項1または
2の発明の構成において、上記定電流源は、上記オン時
の電流値に対するオフ時の電流値の比率を、0.3以
上、0.4以下に設定していることを特徴としている。
【0038】それゆえ、上記オフ時の消費電流の低減と
応答時間の短縮との双方をより満足するスイッチングレ
ギュレータを実現できる。
応答時間の短縮との双方をより満足するスイッチングレ
ギュレータを実現できる。
【0039】
【発明の実施の形態】本発明の一実施形態について、図
1ないし図8に基づき説明すると以下の通りである。
1ないし図8に基づき説明すると以下の通りである。
【0040】図1に示すように、本実施形態に係る降圧
型スイッチングレギュレータは、主としてスイッチング
レギュレータ用のIC1から構成されている。上記IC
1は、VIN端子とVOUT 端子間に介在するダーリントン
接続されたトランジスタなどからなるスイッチング素子
2を備えており、このスイッチング素子2の導通/遮断
を制御部3により制御している。これにより、VIN端子
に接続された入力電源4から供給される直流電流は断続
してVOUT 端子へ供給される。IC1のVOUT端子に
は、リアクタンスやコンデンサ、ダイオードなどからな
る平滑化回路5が接続されており、VOUT 端子より断続
して供給される電流を平滑化し、Vo 端子を介して図示
しない負荷へ出力する。
型スイッチングレギュレータは、主としてスイッチング
レギュレータ用のIC1から構成されている。上記IC
1は、VIN端子とVOUT 端子間に介在するダーリントン
接続されたトランジスタなどからなるスイッチング素子
2を備えており、このスイッチング素子2の導通/遮断
を制御部3により制御している。これにより、VIN端子
に接続された入力電源4から供給される直流電流は断続
してVOUT 端子へ供給される。IC1のVOUT端子に
は、リアクタンスやコンデンサ、ダイオードなどからな
る平滑化回路5が接続されており、VOUT 端子より断続
して供給される電流を平滑化し、Vo 端子を介して図示
しない負荷へ出力する。
【0041】一方、出力端子Vo の電圧を分圧して得ら
れる帰還電圧VADJ は、IC1の0ADJ 端子を介して、
IC1内部に設けられたエラーアンプ(誤差検出手段)
6の反転入力端子へ印加される。また、エラーアンプ6
の非反転入力端子へは、IC1内部で生成された基準電
圧VREF が印加される。エラーアンプ6は、VREF に対
するVADJ の誤差に応じた電圧を出力し、制御回路3
は、エラーアンプ6の出力電圧VEAに基づいて、両者の
誤差が少なくなるようにスイッチング素子2の導通/遮
断を制御する。これにより、スイッチングレギュレータ
は、負荷の重さに関わりなく一定の電圧をVo 端子から
出力できる。
れる帰還電圧VADJ は、IC1の0ADJ 端子を介して、
IC1内部に設けられたエラーアンプ(誤差検出手段)
6の反転入力端子へ印加される。また、エラーアンプ6
の非反転入力端子へは、IC1内部で生成された基準電
圧VREF が印加される。エラーアンプ6は、VREF に対
するVADJ の誤差に応じた電圧を出力し、制御回路3
は、エラーアンプ6の出力電圧VEAに基づいて、両者の
誤差が少なくなるようにスイッチング素子2の導通/遮
断を制御する。これにより、スイッチングレギュレータ
は、負荷の重さに関わりなく一定の電圧をVo 端子から
出力できる。
【0042】さらに、上記IC1は、過電流検出回路や
過熱検出回路などから構成された保護回路7を備えてい
る。IC1に異常が生ずると保護回路7が作動し、例え
ば、制御回路3にスイッチング素子2を遮断させるなど
して、スイッチングレギュレータ自体や負荷を保護して
いる。
過熱検出回路などから構成された保護回路7を備えてい
る。IC1に異常が生ずると保護回路7が作動し、例え
ば、制御回路3にスイッチング素子2を遮断させるなど
して、スイッチングレギュレータ自体や負荷を保護して
いる。
【0043】本実施形態に係るスイッチングレギュレー
タは、例えば、出力電流を3Aなどに設定した高出力タ
イプであるため、エラーアンプ6の位相遅れも大きい。
したがって、抵抗R1およびコンデンサ(容量)C1を
IC1へ外付けして位相遅れを補償している。すなわ
ち、IC1には、エラーアンプ6の出力に接続されたV
C 端子が設けられており、上記抵抗R1の一端は、この
VC 端子に接続されると共に、他端は、上記コンデンサ
C1を介して接地されている。なお、抵抗R1の抵抗値
およびコンデンサC1の容量は、エラーアンプ6の位相
遅れを補償できる値にそれぞれ設定される。
タは、例えば、出力電流を3Aなどに設定した高出力タ
イプであるため、エラーアンプ6の位相遅れも大きい。
したがって、抵抗R1およびコンデンサ(容量)C1を
IC1へ外付けして位相遅れを補償している。すなわ
ち、IC1には、エラーアンプ6の出力に接続されたV
C 端子が設けられており、上記抵抗R1の一端は、この
VC 端子に接続されると共に、他端は、上記コンデンサ
C1を介して接地されている。なお、抵抗R1の抵抗値
およびコンデンサC1の容量は、エラーアンプ6の位相
遅れを補償できる値にそれぞれ設定される。
【0044】さらに、スイッチングレギュレータのオン
/オフを外部から制御するために、NPNトランジスタ
(休止指示手段)Q1が設けられている。当該トランジ
スタQ1のコレクタは、上記抵抗R1とコンデンサC1
との接続点へつながれ、エミッタは、接地されている。
このトランジスタQ1のベースにVBE以上の電圧を印加
することによって、VC 端子の電位を略GNDレベルに
でき、スイッチングレギュレータのオン/オフをIC1
へ指示できる。
/オフを外部から制御するために、NPNトランジスタ
(休止指示手段)Q1が設けられている。当該トランジ
スタQ1のコレクタは、上記抵抗R1とコンデンサC1
との接続点へつながれ、エミッタは、接地されている。
このトランジスタQ1のベースにVBE以上の電圧を印加
することによって、VC 端子の電位を略GNDレベルに
でき、スイッチングレギュレータのオン/オフをIC1
へ指示できる。
【0045】また、IC1の内部には、IC1の内部電
源である定電圧回路(低消費電流手段)8と、上記VC
端子の電位に応じて定電圧回路8の動作/非動作を制御
するオン/オフ回路(出力制御手段)9と、スイッチン
グレギュレータをVC 端子の電位に応じてソフトスター
トさせるソフトスタート回路(ソフトスタート手段)1
0とが設けられている。
源である定電圧回路(低消費電流手段)8と、上記VC
端子の電位に応じて定電圧回路8の動作/非動作を制御
するオン/オフ回路(出力制御手段)9と、スイッチン
グレギュレータをVC 端子の電位に応じてソフトスター
トさせるソフトスタート回路(ソフトスタート手段)1
0とが設けられている。
【0046】上記定電圧回路8は、入力端子VINから供
給される電力を一定の電圧VS としてIC1の各部へ供
給できる。また、オン/オフ回路9は、上記エラーアン
プ6の出力電圧VEAを監視し、出力電圧VEAが、予め定
められたオフレベルに達しない場合、定電圧回路8を休
止させ、予め定められたオンレベルを超えた場合、定電
圧回路8を動作させる。これにより、エラーアンプ6の
出力電圧VEA、すなわち、VC 端子の電位を下げること
によって、IC1の各部を停止させることができ、オフ
時の低消費電流機能を実現している。
給される電力を一定の電圧VS としてIC1の各部へ供
給できる。また、オン/オフ回路9は、上記エラーアン
プ6の出力電圧VEAを監視し、出力電圧VEAが、予め定
められたオフレベルに達しない場合、定電圧回路8を休
止させ、予め定められたオンレベルを超えた場合、定電
圧回路8を動作させる。これにより、エラーアンプ6の
出力電圧VEA、すなわち、VC 端子の電位を下げること
によって、IC1の各部を停止させることができ、オフ
時の低消費電流機能を実現している。
【0047】また、ソフトスタート回路10は、エラー
アンプ6の出力電圧VEAを監視し、出力電圧VEAが安定
動作レベルに達するまでの間、例えば、制御回路3へ印
加するエラーアンプ6の出力電圧を制御するなどして、
制御回路3が制御するスイッチング素子2の導通時間を
制限する。これにより、図示しない負荷へ印加する電圧
Vo は、緩やかに上昇し、ソフトスタート機能を実現で
きる。
アンプ6の出力電圧VEAを監視し、出力電圧VEAが安定
動作レベルに達するまでの間、例えば、制御回路3へ印
加するエラーアンプ6の出力電圧を制御するなどして、
制御回路3が制御するスイッチング素子2の導通時間を
制限する。これにより、図示しない負荷へ印加する電圧
Vo は、緩やかに上昇し、ソフトスタート機能を実現で
きる。
【0048】図示しない負荷へ電力供給を開始した場
合、平滑化回路5を構成するコンデンサへの充電電流な
どによって、スイッチング素子2へ過大な電流が流れた
としても、スイッチング素子2の導通時間は制限されて
いるので、スイッチングレギュレータや負荷の損傷を防
止できる。
合、平滑化回路5を構成するコンデンサへの充電電流な
どによって、スイッチング素子2へ過大な電流が流れた
としても、スイッチング素子2の導通時間は制限されて
いるので、スイッチングレギュレータや負荷の損傷を防
止できる。
【0049】さらに、IC1は、VIN端子から電力が供
給されている間、エラーアンプ6の出力へ常に所定の定
電流I11を流し込む第1定電流源(定電流源)11と、
定電圧回路8が動作している場合に、上記出力へ所定の
定電流I12を流し込む第2定電流源(定電流源)12と
を備えている。第1定電流源11および第2定電流源1
2は、外付けのコンデンサC1に電荷が蓄積されていな
い場合、当該コンデンサC1へ所定の速度で電荷を蓄積
できる。
給されている間、エラーアンプ6の出力へ常に所定の定
電流I11を流し込む第1定電流源(定電流源)11と、
定電圧回路8が動作している場合に、上記出力へ所定の
定電流I12を流し込む第2定電流源(定電流源)12と
を備えている。第1定電流源11および第2定電流源1
2は、外付けのコンデンサC1に電荷が蓄積されていな
い場合、当該コンデンサC1へ所定の速度で電荷を蓄積
できる。
【0050】第1定電流源11の電流値I11は、オフ時
の消費電流に影響するので、消費電流を削減するために
は、できるだけ少ないことが求められる。一方、電流値
I11を小さく設定すると、コンデンサC1へ電荷を蓄積
する速度が遅くなり、電源を投入してから、あるいは、
トランジスタQ1を遮断してからオン/オフ回路9が定
電圧回路8を動作させるまでの時間である応答時間が長
くなり、実用的とは言えない。したがって、消費電流の
低減と応答時間の短縮との双方を満足させるために、本
実施形態に係るスイッチングレギュレータでは、第1定
電流源11の電流値I11と第2定電流源12の電流値I
12との比は、3:7から4:6程度に設定されている。
の消費電流に影響するので、消費電流を削減するために
は、できるだけ少ないことが求められる。一方、電流値
I11を小さく設定すると、コンデンサC1へ電荷を蓄積
する速度が遅くなり、電源を投入してから、あるいは、
トランジスタQ1を遮断してからオン/オフ回路9が定
電圧回路8を動作させるまでの時間である応答時間が長
くなり、実用的とは言えない。したがって、消費電流の
低減と応答時間の短縮との双方を満足させるために、本
実施形態に係るスイッチングレギュレータでは、第1定
電流源11の電流値I11と第2定電流源12の電流値I
12との比は、3:7から4:6程度に設定されている。
【0051】さらに、エラーアンプ6の出力とVIN端子
との間には、高逆耐圧のエピーベースダイオード13が
設けられており、VINが短絡した場合に、IC1に外付
けされたコンデンサC1へ蓄積されている電荷を放出で
きる。
との間には、高逆耐圧のエピーベースダイオード13が
設けられており、VINが短絡した場合に、IC1に外付
けされたコンデンサC1へ蓄積されている電荷を放出で
きる。
【0052】IC1上に形成されたエピーベースダイオ
ード13は、例えば、図2および図3に示すような構造
を備えており、p型基板13a上にヒ素やアンチモンな
どの不純物を拡散させて形成した埋込層13bを備えて
いる。p型基板13aおよび埋込層13b上には、さら
に、エピタキシャル層13cが形成される。エピタキシ
ャル層13cの表面には、所定の距離をおいて、p型の
不純物を注入したp型不純物層13d、およびn型の不
純物を注入したn型不純物層13eが形成されている。
なお、両不純物層13d・13eは、エピタキシャル層
13cを介して、埋込層13bの上方に位置している。
また、両不純物層13d・13e上には、それぞれ電極
13f・13fが形成され、他の回路と接続されてい
る。
ード13は、例えば、図2および図3に示すような構造
を備えており、p型基板13a上にヒ素やアンチモンな
どの不純物を拡散させて形成した埋込層13bを備えて
いる。p型基板13aおよび埋込層13b上には、さら
に、エピタキシャル層13cが形成される。エピタキシ
ャル層13cの表面には、所定の距離をおいて、p型の
不純物を注入したp型不純物層13d、およびn型の不
純物を注入したn型不純物層13eが形成されている。
なお、両不純物層13d・13eは、エピタキシャル層
13cを介して、埋込層13bの上方に位置している。
また、両不純物層13d・13e上には、それぞれ電極
13f・13fが形成され、他の回路と接続されてい
る。
【0053】ところで、従来のスイッチングレギュレー
タでは、オフ時の低消費電流機能の回路(図12参照)
とソフトスタート機能の回路(図13参照)とから、何
れか一方を選択して外付けしている。したがって、ダイ
オードは、上記ソフトスタート機能の回路のみに外付け
されている。
タでは、オフ時の低消費電流機能の回路(図12参照)
とソフトスタート機能の回路(図13参照)とから、何
れか一方を選択して外付けしている。したがって、ダイ
オードは、上記ソフトスタート機能の回路のみに外付け
されている。
【0054】ところが、本実施形態に係るスイッチング
レギュレータでは、図1に示すように、IC1のVC 端
子に外付けした抵抗R1およびコンデンサC1によっ
て、エラーアンプ6の位相補償とオフ時の低消費電流機
能とソフトスタート機能とを実現できる。それゆえ、エ
ピーベースダイオード13をIC1内に設けることによ
り、外付けする部材の数をさらに削減できる。
レギュレータでは、図1に示すように、IC1のVC 端
子に外付けした抵抗R1およびコンデンサC1によっ
て、エラーアンプ6の位相補償とオフ時の低消費電流機
能とソフトスタート機能とを実現できる。それゆえ、エ
ピーベースダイオード13をIC1内に設けることによ
り、外付けする部材の数をさらに削減できる。
【0055】上記構成において、図1に示すトランジス
タQ1を導通あるいは遮断した場合のスイッチングレギ
ュレータ各部の動作を、エラーアンプ6の出力電圧VEA
[V]と経過時間t[秒]との関係を示す図4のグラフ
を中心に説明する。
タQ1を導通あるいは遮断した場合のスイッチングレギ
ュレータ各部の動作を、エラーアンプ6の出力電圧VEA
[V]と経過時間t[秒]との関係を示す図4のグラフ
を中心に説明する。
【0056】トランジスタQ1のベースに所定の電圧を
印加すると、トランジスタQ1が導通する。したがっ
て、コンデンサC1に蓄積された電荷が放出され、IC
1のVC 端子の電位、すなわち、エラーアンプ6の出力
電圧VEAは、略GNDレベルになる。この状態では、出
力電圧VEAが所定のオフレベル以下となるので、オン/
オフ回路9は、IC1の電力源である定電圧回路8を停
止させる。したがって、定電圧回路8を電力源として動
作するIC1の各回路は、停止している。この結果、I
C1の消費電流は、定電圧回路8のオン時に比べて大幅
に低減され、オフ時の低消費電流機能を実現できる。た
だし、オン/オフ回路9および第1定電流源11は、V
IN端子から供給される入力電圧によって動作するので、
定電圧回路8の停止時も動作している。
印加すると、トランジスタQ1が導通する。したがっ
て、コンデンサC1に蓄積された電荷が放出され、IC
1のVC 端子の電位、すなわち、エラーアンプ6の出力
電圧VEAは、略GNDレベルになる。この状態では、出
力電圧VEAが所定のオフレベル以下となるので、オン/
オフ回路9は、IC1の電力源である定電圧回路8を停
止させる。したがって、定電圧回路8を電力源として動
作するIC1の各回路は、停止している。この結果、I
C1の消費電流は、定電圧回路8のオン時に比べて大幅
に低減され、オフ時の低消費電流機能を実現できる。た
だし、オン/オフ回路9および第1定電流源11は、V
IN端子から供給される入力電圧によって動作するので、
定電圧回路8の停止時も動作している。
【0057】ベース電圧を下げるなどして、トランジス
タQ1を遮断すると、上記第1定電流源11は、IC1
のVC 端子、および抵抗R1を介して、外付けのコンデ
ンサC1へ所定の定電流I11を供給する。この状態で
は、第2定電流源12がコンデンサC1へ電流を供給し
ていないので、オフ時の充電電流ICHG1=I11となり、
低く抑えられている。したがって、コンデンサC1の両
端電圧、すなわち、IC1のVC 端子へ接続されたエラ
ーアンプ6の出力電圧VEAは、緩やかに上昇する(図4
に示す時間がt1以下の期間)。
タQ1を遮断すると、上記第1定電流源11は、IC1
のVC 端子、および抵抗R1を介して、外付けのコンデ
ンサC1へ所定の定電流I11を供給する。この状態で
は、第2定電流源12がコンデンサC1へ電流を供給し
ていないので、オフ時の充電電流ICHG1=I11となり、
低く抑えられている。したがって、コンデンサC1の両
端電圧、すなわち、IC1のVC 端子へ接続されたエラ
ーアンプ6の出力電圧VEAは、緩やかに上昇する(図4
に示す時間がt1以下の期間)。
【0058】充電を開始してから時間t1が経過し、出
力電圧VEAが予め定められたオンレベルに達すると、オ
ン/オフ回路9は、定電圧回路8を動作させる。定電圧
回路8は、IC1の各部へ電力を供給し、第2定電流源
12を含むIC1の各回路が動作を開始する。この第2
定電流源12は、第1定電流源11と同様にコンデンサ
C1へ所定の定電流I12を供給する。したがって、オン
時の充電電流ICHG2は、I11+I12となり、オフ時の充
電電流ICHG1に比べ増加する。この結果、エラーアンプ
6の出力電圧VEAは、時間t1までの期間に比べて急激
に上昇する(図4に示す時間がt1からt2の期間)。
力電圧VEAが予め定められたオンレベルに達すると、オ
ン/オフ回路9は、定電圧回路8を動作させる。定電圧
回路8は、IC1の各部へ電力を供給し、第2定電流源
12を含むIC1の各回路が動作を開始する。この第2
定電流源12は、第1定電流源11と同様にコンデンサ
C1へ所定の定電流I12を供給する。したがって、オン
時の充電電流ICHG2は、I11+I12となり、オフ時の充
電電流ICHG1に比べ増加する。この結果、エラーアンプ
6の出力電圧VEAは、時間t1までの期間に比べて急激
に上昇する(図4に示す時間がt1からt2の期間)。
【0059】一方、出力電圧VEAが上昇して、所定のソ
フトスタートレベルに達すると、ソフトスタート回路1
0は、動作を開始し、出力電圧VEAが予め定められた安
定動作レベルに達するまでの間、例えば、制御回路3へ
印加する電圧を上昇させるなどして、スイッチング素子
2の導通時間を制限する。したがって、図5に示すよう
に、時間t1から時間t2までの間、IC1の出力電圧
波形VOUT には、電圧が印加されない期間が現れる。こ
の結果、スイッチングレギュレータが図示しない負荷へ
の電力供給を開始した直後の過渡期において、例えば、
平滑化回路5のコンデンサへの充電電流などによって、
不所望に過大な電流がスイッチング素子2を流れた場合
にもスイッチング素子2を含むスイッチングレギュレー
タの破損を防止でき、ソフトスタート機能を実現でき
る。
フトスタートレベルに達すると、ソフトスタート回路1
0は、動作を開始し、出力電圧VEAが予め定められた安
定動作レベルに達するまでの間、例えば、制御回路3へ
印加する電圧を上昇させるなどして、スイッチング素子
2の導通時間を制限する。したがって、図5に示すよう
に、時間t1から時間t2までの間、IC1の出力電圧
波形VOUT には、電圧が印加されない期間が現れる。こ
の結果、スイッチングレギュレータが図示しない負荷へ
の電力供給を開始した直後の過渡期において、例えば、
平滑化回路5のコンデンサへの充電電流などによって、
不所望に過大な電流がスイッチング素子2を流れた場合
にもスイッチング素子2を含むスイッチングレギュレー
タの破損を防止でき、ソフトスタート機能を実現でき
る。
【0060】図4に示すように、充電を開始してから時
間t2が経過して、出力電圧VEAが安定動作レベルに達
すると、ソフトスタート回路10は、動作を停止する。
この状態では、スイッチングレギュレータは、出力電圧
Vo を分圧して得られる帰還電圧VADJ に応じて、スイ
ッチング素子2の導通/遮断を制御し、図示しない負荷
へ通常通り電力を供給する。通常の運転時において、エ
ラーアンプ6の出力に生ずる位相遅れは、IC1のVC
端子に接続された抵抗R1およびコンデンサC1によっ
て補償される。すなわち、図6に示すように、エラーア
ンプ6の位相は、周波数が上がるに従って、一度下がっ
た後に上がり、エラーアンプ6のゲインが落ちてくる周
波数において位相が戻っている。
間t2が経過して、出力電圧VEAが安定動作レベルに達
すると、ソフトスタート回路10は、動作を停止する。
この状態では、スイッチングレギュレータは、出力電圧
Vo を分圧して得られる帰還電圧VADJ に応じて、スイ
ッチング素子2の導通/遮断を制御し、図示しない負荷
へ通常通り電力を供給する。通常の運転時において、エ
ラーアンプ6の出力に生ずる位相遅れは、IC1のVC
端子に接続された抵抗R1およびコンデンサC1によっ
て補償される。すなわち、図6に示すように、エラーア
ンプ6の位相は、周波数が上がるに従って、一度下がっ
た後に上がり、エラーアンプ6のゲインが落ちてくる周
波数において位相が戻っている。
【0061】また、図1に示す入力電源4を停止させる
などして、VIN端子へ印加される電圧が略GNDレベル
になった場合、トランジスタQ1のベース電位に関わり
なく、エピーベースダイオート13は導通し、コンデン
サC1に蓄積された電荷を放出する。この状態では、V
C 端子の電圧、すなわち、エラーアンプ6の出力電圧V
EAは、略GNDレベルとなり、予め定められたオン/オ
フ回路9のオフレベル以下になっている。したがって、
前述のトランジスタQ1を導通させた場合と略同様に、
IC1の電力源である定電圧回路8は停止しており、ス
イッチングレギュレータの消費電流を低減している。な
お、端子VINから電力が供給されない場合は、オン/オ
フ回路9および第1定電流源11も停止している。
などして、VIN端子へ印加される電圧が略GNDレベル
になった場合、トランジスタQ1のベース電位に関わり
なく、エピーベースダイオート13は導通し、コンデン
サC1に蓄積された電荷を放出する。この状態では、V
C 端子の電圧、すなわち、エラーアンプ6の出力電圧V
EAは、略GNDレベルとなり、予め定められたオン/オ
フ回路9のオフレベル以下になっている。したがって、
前述のトランジスタQ1を導通させた場合と略同様に、
IC1の電力源である定電圧回路8は停止しており、ス
イッチングレギュレータの消費電流を低減している。な
お、端子VINから電力が供給されない場合は、オン/オ
フ回路9および第1定電流源11も停止している。
【0062】上記入力電源4からVIN端子へ電圧が印加
されると、オン/オフ回路9および第1定電流源11が
動作するので、前述のトランジスタQ1を遮断した場合
と同様に、スイッチングレギュレータは、動作を開始す
る。
されると、オン/オフ回路9および第1定電流源11が
動作するので、前述のトランジスタQ1を遮断した場合
と同様に、スイッチングレギュレータは、動作を開始す
る。
【0063】ここで、図4に示す時間t1、およびt2
とコンデンサC1への充電電流との関係について説明す
る。第1定電流源が動作し第2定電流源が動作していな
い場合のコンデンサC1への充電電流をICHG1=I
11[A]、両定電流源11・12が動作している場合の
充電電流をICHG2=I11+I12[A]とすると、t1=
C1・V1/ICHG1[秒]、t2=t1+C1(V2−
V1)/ICHG2[秒]となる。なお、C1[F]は、コ
ンデンサC1の容量であり、V1[V]は、オン/オフ
回路9のオンレベル、V2[V]は、エラーアンプ6の
安定動作レベルである。
とコンデンサC1への充電電流との関係について説明す
る。第1定電流源が動作し第2定電流源が動作していな
い場合のコンデンサC1への充電電流をICHG1=I
11[A]、両定電流源11・12が動作している場合の
充電電流をICHG2=I11+I12[A]とすると、t1=
C1・V1/ICHG1[秒]、t2=t1+C1(V2−
V1)/ICHG2[秒]となる。なお、C1[F]は、コ
ンデンサC1の容量であり、V1[V]は、オン/オフ
回路9のオンレベル、V2[V]は、エラーアンプ6の
安定動作レベルである。
【0064】オフ時の消費電流を低減するという意味で
は、上記充電電流ICHG1、すなわち第1定電流源11の
出力電流I11は、できるだけ小さいことが望まれる。と
ころが、出力電流I11が小さすぎると、定電圧回路8が
動作するまでの時間t1が長くなり、電源を投入してか
ら、スイッチングレギュレータの出力がでるまでの応答
時間が長くなる。
は、上記充電電流ICHG1、すなわち第1定電流源11の
出力電流I11は、できるだけ小さいことが望まれる。と
ころが、出力電流I11が小さすぎると、定電圧回路8が
動作するまでの時間t1が長くなり、電源を投入してか
ら、スイッチングレギュレータの出力がでるまでの応答
時間が長くなる。
【0065】したがって、本実施形態に係るスイッチン
グレギュレータでは、ICHG1/ICH G2、すなわち、I11
/(I11+I12)が0.3から0.4程度になるよう
に、第1定電流源11の出力電流I11および第2定電流
源12の出力電流I12を設定し、オフ時の消費電流の低
減と応答時間の短縮とのバランスを取っている。
グレギュレータでは、ICHG1/ICH G2、すなわち、I11
/(I11+I12)が0.3から0.4程度になるよう
に、第1定電流源11の出力電流I11および第2定電流
源12の出力電流I12を設定し、オフ時の消費電流の低
減と応答時間の短縮とのバランスを取っている。
【0066】コンデンサC1の充電電流が、オフ時とオ
ン時とで異なっているので、ソフトスタート用の容量と
位相補償用の容量とを共用できる。したがって、従来例
のように、ダイオード72を設けなくてもよい。この結
果、制御回路3の備える発振器が出力する三角波のロー
レベルや、ソフトスタート回路10のソフトスタートレ
ベル、およびオン/オフ回路9のオン/オフレベルを従
来の低出力タイプのスイッチングレギュレータと同様に
設定できる。これにより、低電圧で動作できるという特
徴を損なうことなく、位相補償、オフ時の低消費電流機
能、およびソフトスタート機能を、1つのVC 端子を用
いて実現できる。
ン時とで異なっているので、ソフトスタート用の容量と
位相補償用の容量とを共用できる。したがって、従来例
のように、ダイオード72を設けなくてもよい。この結
果、制御回路3の備える発振器が出力する三角波のロー
レベルや、ソフトスタート回路10のソフトスタートレ
ベル、およびオン/オフ回路9のオン/オフレベルを従
来の低出力タイプのスイッチングレギュレータと同様に
設定できる。これにより、低電圧で動作できるという特
徴を損なうことなく、位相補償、オフ時の低消費電流機
能、およびソフトスタート機能を、1つのVC 端子を用
いて実現できる。
【0067】続いて、オン/オフ回路9および第1定電
流源11について、図7の回路図に基づき、さらに詳細
に説明する。
流源11について、図7の回路図に基づき、さらに詳細
に説明する。
【0068】すなわち、第1定電流源11は、図1に示
すVIN端子へ接続された電源ライン21から、オン/オ
フ回路9および第1定電流源11へ、予め定められた一
定の電流を供給するカレントミラー回路11aを備えて
いる。
すVIN端子へ接続された電源ライン21から、オン/オ
フ回路9および第1定電流源11へ、予め定められた一
定の電流を供給するカレントミラー回路11aを備えて
いる。
【0069】上記カレントミラー回路11aは、ベース
が共通のPNPトランジスタQ11ないしQ16からなり、
各トランジスタQ11ないしQ16のエミッタは、図1に示
すVIN端子に接続された電源ライン21へ、抵抗を介し
て接続されている。また、上記トランジスタQ11のベー
スとコレクタとは、互いに接続されており、各トランジ
スタQ12ないしQ16は、図1に示す入力電源4がVIN端
子へ所定の電圧を印加している間、トランジスタQ11の
コレクタ電流と同一のコレクタ電流を出力できる。
が共通のPNPトランジスタQ11ないしQ16からなり、
各トランジスタQ11ないしQ16のエミッタは、図1に示
すVIN端子に接続された電源ライン21へ、抵抗を介し
て接続されている。また、上記トランジスタQ11のベー
スとコレクタとは、互いに接続されており、各トランジ
スタQ12ないしQ16は、図1に示す入力電源4がVIN端
子へ所定の電圧を印加している間、トランジスタQ11の
コレクタ電流と同一のコレクタ電流を出力できる。
【0070】また、第1定電流源11は、上記トランジ
スタQ11のコレクタ電流I11を決定し、カレントミラー
回路11aの出力電流I11を定めるNPNトランジスタ
Q18およびQ19と、トランジスタQ18のベース電位を一
定の値に保持する定電圧回路11bと、トランジスタQ
11のコレクタへ過大な電流が流れている場合にトランジ
スタQ18のベースへ電流を供給する電流検出回路11c
とを備えている。
スタQ11のコレクタ電流I11を決定し、カレントミラー
回路11aの出力電流I11を定めるNPNトランジスタ
Q18およびQ19と、トランジスタQ18のベース電位を一
定の値に保持する定電圧回路11bと、トランジスタQ
11のコレクタへ過大な電流が流れている場合にトランジ
スタQ18のベースへ電流を供給する電流検出回路11c
とを備えている。
【0071】上記トランジスタQ18およびQ19に共通の
コレクタは、上記トランジスタQ11のコレクタへ接続さ
れると共に、両者に共通のエミッタは、抵抗を介して接
地されている。したがって、カレントミラー回路11a
の出力電流I11は、トランジスタQ18のコレクタ電流と
トランジスタQ19のコレクタ電流との和に等しくなる。
コレクタは、上記トランジスタQ11のコレクタへ接続さ
れると共に、両者に共通のエミッタは、抵抗を介して接
地されている。したがって、カレントミラー回路11a
の出力電流I11は、トランジスタQ18のコレクタ電流と
トランジスタQ19のコレクタ電流との和に等しくなる。
【0072】上記定電圧回路11bは、ベースとコレク
タとが互いに接続されたNPNトランジスタQ17を備え
ている。トランジスタQ17のコレクタは、抵抗を介して
上記電源ライン21に接続され、エミッタは、GNDラ
イン20へ接地されている。また、トランジスタQ17の
コレクタは、トランジスタQ18のベースにも接続されて
いる。したがって、トランジスタQ17は、電源ライン2
1へ所定の電圧VINが印加されている間、トランジスタ
Q17のコレクタ電位、すなわち、トランジスタQ17のベ
ース電位を、一定のVBEに保つことができる。なお、V
BEは、トランジスタQ17のベース−エミッタ間電圧であ
る。
タとが互いに接続されたNPNトランジスタQ17を備え
ている。トランジスタQ17のコレクタは、抵抗を介して
上記電源ライン21に接続され、エミッタは、GNDラ
イン20へ接地されている。また、トランジスタQ17の
コレクタは、トランジスタQ18のベースにも接続されて
いる。したがって、トランジスタQ17は、電源ライン2
1へ所定の電圧VINが印加されている間、トランジスタ
Q17のコレクタ電位、すなわち、トランジスタQ17のベ
ース電位を、一定のVBEに保つことができる。なお、V
BEは、トランジスタQ17のベース−エミッタ間電圧であ
る。
【0073】一方、電流検出回路11cは、エミッタ面
積が1:4に設定され、共通のベースを持つNPNトラ
ンジスタQ20およびQ21からなるカレントミラー回路か
ら主として構成されている。両トランジスタQ20および
Q21のコレクタへは、上記カレントミラー回路11aを
構成するトランジスタQ12およびQ13から、それぞれ同
一のコレクタ電流I11が供給されると共に、トランジス
タQ21のベースとコレクタとは互いに接続されている。
これにより、トランジスタQ20およびQ21は、カレント
ミラーのバランスが保たれている間、同一の電流を吸収
できる。さらに、トランジスタQ12とトランジスタQ20
との接続点には、上記トランジスタQ19のベースが接続
されている。
積が1:4に設定され、共通のベースを持つNPNトラ
ンジスタQ20およびQ21からなるカレントミラー回路か
ら主として構成されている。両トランジスタQ20および
Q21のコレクタへは、上記カレントミラー回路11aを
構成するトランジスタQ12およびQ13から、それぞれ同
一のコレクタ電流I11が供給されると共に、トランジス
タQ21のベースとコレクタとは互いに接続されている。
これにより、トランジスタQ20およびQ21は、カレント
ミラーのバランスが保たれている間、同一の電流を吸収
できる。さらに、トランジスタQ12とトランジスタQ20
との接続点には、上記トランジスタQ19のベースが接続
されている。
【0074】また、トランジスタQ21のエミッタは、抵
抗R11を介して接地され、トランジスタQ20のエミッタ
は、そのままGNDライン20へ接地されている。トラ
ンジスタのVBEの特性として、VBE=(kT/q)・l
n(Io /IS )の関係が成り立つので、トランジスタ
Q20およびQ21からなるカレントミラー回路のバランス
は、トランジスタQ21のエミッタ電位が(kT/q)・
ln(4)以下の間、すなわち、トランジスタQ13およ
びトランジスタQ21のコレクタ電流I11が、I11≦(k
T/q)・ln(4)/R11の間、保持される。なお、
上記式中、kはボルツマン定数、qは電子の電荷量、T
は絶対温度である。
抗R11を介して接地され、トランジスタQ20のエミッタ
は、そのままGNDライン20へ接地されている。トラ
ンジスタのVBEの特性として、VBE=(kT/q)・l
n(Io /IS )の関係が成り立つので、トランジスタ
Q20およびQ21からなるカレントミラー回路のバランス
は、トランジスタQ21のエミッタ電位が(kT/q)・
ln(4)以下の間、すなわち、トランジスタQ13およ
びトランジスタQ21のコレクタ電流I11が、I11≦(k
T/q)・ln(4)/R11の間、保持される。なお、
上記式中、kはボルツマン定数、qは電子の電荷量、T
は絶対温度である。
【0075】上記構成において、図1に示すVIN端子を
介し、電源ライン21へ電圧が印加されると、カレント
ミラー回路11aを構成するトランジスタQ12ないしQ
16は、トランジスタQ11と同一のコレクタ電流I11を出
力する。
介し、電源ライン21へ電圧が印加されると、カレント
ミラー回路11aを構成するトランジスタQ12ないしQ
16は、トランジスタQ11と同一のコレクタ電流I11を出
力する。
【0076】電流検出回路11cを構成するトランジス
タQ20およびQ21のバランスが保たれている間、トラン
ジスタQ12から供給されるコレクタ電流I11は、トラン
ジスタQ20へ吸収され、トランジスタQ19のベースへ
は、電流が供給されない。したがって、カレントミラー
回路11aの出力電流I11、すなわち、トランジスタQ
11のコレクタ電流I11は、トランジスタQ18のコレクタ
電流によって略決定される。
タQ20およびQ21のバランスが保たれている間、トラン
ジスタQ12から供給されるコレクタ電流I11は、トラン
ジスタQ20へ吸収され、トランジスタQ19のベースへ
は、電流が供給されない。したがって、カレントミラー
回路11aの出力電流I11、すなわち、トランジスタQ
11のコレクタ電流I11は、トランジスタQ18のコレクタ
電流によって略決定される。
【0077】カレントミラー回路11aの出力電流I11
が増加し、トランジスタQ20およびトランジスタQ21へ
供給される電流が(kT/q)・ln(4)/R11を超
えると、両トランジスタQ20およびQ21のバランスが崩
れる。したがって、トランジスタQ20は、カレントミラ
ー回路11aの出力電流I11を供給しきれず、残余の電
流がトランジスタQ19のベースへ流れる。この結果、ト
ランジスタQ19のコレクタ電流が増加し、エミッタ電位
を上昇させる。
が増加し、トランジスタQ20およびトランジスタQ21へ
供給される電流が(kT/q)・ln(4)/R11を超
えると、両トランジスタQ20およびQ21のバランスが崩
れる。したがって、トランジスタQ20は、カレントミラ
ー回路11aの出力電流I11を供給しきれず、残余の電
流がトランジスタQ19のベースへ流れる。この結果、ト
ランジスタQ19のコレクタ電流が増加し、エミッタ電位
を上昇させる。
【0078】上記トランジスタQ19とエミッタが共通の
トランジスタQ18は、定電圧回路11bによりベース電
位がVBEに保たれているので、エミッタ−ベース間の電
位差は減少し、カレントミラー回路11aの出力電流I
11が減少する。この結果、カレントミラー回路11aの
出力電流I11は、I11=(kT/q)・ln(4)/R
11の一定値に保たれる。
トランジスタQ18は、定電圧回路11bによりベース電
位がVBEに保たれているので、エミッタ−ベース間の電
位差は減少し、カレントミラー回路11aの出力電流I
11が減少する。この結果、カレントミラー回路11aの
出力電流I11は、I11=(kT/q)・ln(4)/R
11の一定値に保たれる。
【0079】上記出力電流I11は、電流検出回路11c
を構成するトランジスタQ20およびQ21のエミッタ面積
の比と抵抗R11の抵抗値とによって決められ、入力電圧
VINが変動しても、一定の値に保たれる。
を構成するトランジスタQ20およびQ21のエミッタ面積
の比と抵抗R11の抵抗値とによって決められ、入力電圧
VINが変動しても、一定の値に保たれる。
【0080】一方、オン/オフ回路9は、オン/オフ制
御の基準電圧を生成する定電圧回路9a、および、図1
に示すエラーアンプ6の出力電位VEAと、この基準電圧
とを比較する比較回路9bから主として構成されてい
る。比較回路9bは、上記VEAと基準電圧との比較結果
に応じて、NPNトランジスタQ29のベース電流を制御
して、定電圧回路8のオン/オフを指示している。
御の基準電圧を生成する定電圧回路9a、および、図1
に示すエラーアンプ6の出力電位VEAと、この基準電圧
とを比較する比較回路9bから主として構成されてい
る。比較回路9bは、上記VEAと基準電圧との比較結果
に応じて、NPNトランジスタQ29のベース電流を制御
して、定電圧回路8のオン/オフを指示している。
【0081】上記定電圧回路9aは、コレクタとベース
とが互いに接続された各NPNトランジスタQ22および
Q23を直列に接続して構成されている。すなわち、トラ
ンジスタQ22のエミッタとトランジスタQ23のコレクタ
とが接続されると共に、トランジスタQ22のコレクタ
は、カレントミラー回路11aを構成するトランジスタ
Q14のコレクタと接続され、トランジスタQ23のエミッ
タはGNDライン20へ接続されている。これにより、
定電圧回路9aは、カレントミラー回路11aから一定
の電流が供給されている間、トランジスタQ22のコレク
タ電位を2VBEに保つことができる。なお、VBEは、ト
ランジスタQ22およびQ23におけるベース−エミッタ間
の電位差である。
とが互いに接続された各NPNトランジスタQ22および
Q23を直列に接続して構成されている。すなわち、トラ
ンジスタQ22のエミッタとトランジスタQ23のコレクタ
とが接続されると共に、トランジスタQ22のコレクタ
は、カレントミラー回路11aを構成するトランジスタ
Q14のコレクタと接続され、トランジスタQ23のエミッ
タはGNDライン20へ接続されている。これにより、
定電圧回路9aは、カレントミラー回路11aから一定
の電流が供給されている間、トランジスタQ22のコレク
タ電位を2VBEに保つことができる。なお、VBEは、ト
ランジスタQ22およびQ23におけるベース−エミッタ間
の電位差である。
【0082】また、上記比較回路9bは、エミッタが共
通のPNPトランジスタQ24およびQ25と、ベースが共
通のNPNトランジスタQ26およびQ27からなるカレン
トミラー回路とから主として構成されている。上記トラ
ンジスタQ24のコレクタは、トランジスタQ26のコレク
タに接続され、トランジスタQ25のコレクタは、トラン
ジスタQ27のコレクタ、および定電圧回路8のオン/オ
フを制御するトランジスタQ29のベースに接続されてい
る。上記トランジスタQ26のベースとコレクタとが互い
に接続されているので、トランジスタQ27は、トランジ
スタQ26と同じ電流をコレクタ−エミッタ間へ流すこと
ができる。
通のPNPトランジスタQ24およびQ25と、ベースが共
通のNPNトランジスタQ26およびQ27からなるカレン
トミラー回路とから主として構成されている。上記トラ
ンジスタQ24のコレクタは、トランジスタQ26のコレク
タに接続され、トランジスタQ25のコレクタは、トラン
ジスタQ27のコレクタ、および定電圧回路8のオン/オ
フを制御するトランジスタQ29のベースに接続されてい
る。上記トランジスタQ26のベースとコレクタとが互い
に接続されているので、トランジスタQ27は、トランジ
スタQ26と同じ電流をコレクタ−エミッタ間へ流すこと
ができる。
【0083】なお、上記トランジスタQ24およびQ25に
共通のエミッタは、カレントミラー回路11aを構成す
るトランジスタQ15のコレクタへ接続され、該コレクタ
から一定の電流を受け取ると共に、上記トランジスタQ
26およびQ27のエミッタは、GNDライン20に接地さ
れている。
共通のエミッタは、カレントミラー回路11aを構成す
るトランジスタQ15のコレクタへ接続され、該コレクタ
から一定の電流を受け取ると共に、上記トランジスタQ
26およびQ27のエミッタは、GNDライン20に接地さ
れている。
【0084】また、トランジスタQ24のベースは、定電
圧回路9aのトランジスタQ22のコレクタへ接続されて
おり、その電位VB(Q24)は、2VBEに保たれている。一
方、トランジスタQ25のベースは、カレントミラー回路
11aを構成するトランジスタQ16のコレクタと、NP
NトランジスタQ28のコレクタとの接続点につながれて
いる。上記トランジスタQ28のベースとコレクタとは互
いに接続されていると共に、エミッタは、図1に示すエ
ラーアンプ6の出力に接続されており、トランジスタQ
28のコレクタ電位(トランジスタQ25のベース電位V
B(Q25))を、VEA+VBEに保っている。なお、VBEは、
トランジスタQ25のベース−エミッタ間電圧である。
圧回路9aのトランジスタQ22のコレクタへ接続されて
おり、その電位VB(Q24)は、2VBEに保たれている。一
方、トランジスタQ25のベースは、カレントミラー回路
11aを構成するトランジスタQ16のコレクタと、NP
NトランジスタQ28のコレクタとの接続点につながれて
いる。上記トランジスタQ28のベースとコレクタとは互
いに接続されていると共に、エミッタは、図1に示すエ
ラーアンプ6の出力に接続されており、トランジスタQ
28のコレクタ電位(トランジスタQ25のベース電位V
B(Q25))を、VEA+VBEに保っている。なお、VBEは、
トランジスタQ25のベース−エミッタ間電圧である。
【0085】したがって、図1に示すトランジスタQ1
を導通させるなどして、上記エラーアンプ6の出力電位
VEAが略GNDレベルにある場合、トランジスタQ25の
ベース電位VB(Q25)は、略1VBEとなり、VB(Q24)>V
B(Q25)である。この結果、トランジスタQ24が遮断状
態、トランジスタQ25が導通状態となり、トランジスタ
Q27への入力電流(トランジスタQ25のコレクタ電流)
がトランジスタQ26の入力電流(トランジスタQ26のコ
レクタ電流)より多くなる。余った電流は、上記定電圧
回路8を制御するトランジスタQ29のベースへ供給され
る。この結果、トランジスタQ29が導通し、定電圧回路
8を停止させる。図1に示すIC1の内部電源となる定
電圧回路8が停止するので、IC1が消費する電力を抑
えることができ、オフ時の低消費電流機能を実現でき
る。
を導通させるなどして、上記エラーアンプ6の出力電位
VEAが略GNDレベルにある場合、トランジスタQ25の
ベース電位VB(Q25)は、略1VBEとなり、VB(Q24)>V
B(Q25)である。この結果、トランジスタQ24が遮断状
態、トランジスタQ25が導通状態となり、トランジスタ
Q27への入力電流(トランジスタQ25のコレクタ電流)
がトランジスタQ26の入力電流(トランジスタQ26のコ
レクタ電流)より多くなる。余った電流は、上記定電圧
回路8を制御するトランジスタQ29のベースへ供給され
る。この結果、トランジスタQ29が導通し、定電圧回路
8を停止させる。図1に示すIC1の内部電源となる定
電圧回路8が停止するので、IC1が消費する電力を抑
えることができ、オフ時の低消費電流機能を実現でき
る。
【0086】また、図1に示すトランジスタQ1を遮断
するなどして、上記エラーアンプ6のVEAが上昇する
と、トランジスタQ25のベース電位VB(Q25)は、略1V
BEから次第に上昇する。VEA+VBEで示されるVB(Q25)
が、2VBEで示されるトランジスタQ24のベース電位V
B(Q24)を超えた場合(VEAがVBEを超えた場合)、上記
とは逆に、トランジスタQ24が導通状態へ、トランジス
タQ25が遮断状態へ変化する。したがって、トランジス
タQ27への入力電流(トランジスタQ25のコレクタ電
流)は、トランジスタQ27を介してGNDライン20へ
流れる。この結果、上記トランジスタQ29のベースへは
電流が供給されなくなり、トランジスタQ29が遮断状態
となる。これにより、定電圧回路8が動作し、図1に示
すIC1の各部へ電力を供給できる。
するなどして、上記エラーアンプ6のVEAが上昇する
と、トランジスタQ25のベース電位VB(Q25)は、略1V
BEから次第に上昇する。VEA+VBEで示されるVB(Q25)
が、2VBEで示されるトランジスタQ24のベース電位V
B(Q24)を超えた場合(VEAがVBEを超えた場合)、上記
とは逆に、トランジスタQ24が導通状態へ、トランジス
タQ25が遮断状態へ変化する。したがって、トランジス
タQ27への入力電流(トランジスタQ25のコレクタ電
流)は、トランジスタQ27を介してGNDライン20へ
流れる。この結果、上記トランジスタQ29のベースへは
電流が供給されなくなり、トランジスタQ29が遮断状態
となる。これにより、定電圧回路8が動作し、図1に示
すIC1の各部へ電力を供給できる。
【0087】この結果、オン/オフ回路9は、エラーア
ンプ6の出力電位VEAがVBEに満たない場合、定電圧回
路8を停止させて上記IC1が消費する電力を低減する
と共に、VEAがVBEを超えた場合、定電圧回路8を動作
させることができる。なお、オン/オフ回路9のオンレ
ベルは略VBEである。
ンプ6の出力電位VEAがVBEに満たない場合、定電圧回
路8を停止させて上記IC1が消費する電力を低減する
と共に、VEAがVBEを超えた場合、定電圧回路8を動作
させることができる。なお、オン/オフ回路9のオンレ
ベルは略VBEである。
【0088】さらに、エラーアンプ6および第2定電流
源12について、図8の回路図に基づき、詳細に説明す
る。
源12について、図8の回路図に基づき、詳細に説明す
る。
【0089】第2定電流源12は、ベースが共通のPN
PトランジスタQ31およびQ32を有するカレントミラー
回路から主として構成されている。両トランジスタQ31
およびQ32のエミッタは、定電圧回路8の動作中、一定
の電位VS に保たれる電源ライン22に接続され、トラ
ンジスタQ32のベースとコレクタとは、互いに接続され
ている。したがって、トランジスタQ31は、トランジス
タQ32のコレクタ電流と電流I12と同じ電流I12をコレ
クタから出力できる。
PトランジスタQ31およびQ32を有するカレントミラー
回路から主として構成されている。両トランジスタQ31
およびQ32のエミッタは、定電圧回路8の動作中、一定
の電位VS に保たれる電源ライン22に接続され、トラ
ンジスタQ32のベースとコレクタとは、互いに接続され
ている。したがって、トランジスタQ31は、トランジス
タQ32のコレクタ電流と電流I12と同じ電流I12をコレ
クタから出力できる。
【0090】トランジスタQ32のコレクタは、ベースと
コレクタとを互いに接続したNPNトランジスタQ33、
および抵抗R12を介してGNDライン20へ接地されて
いる。したがって、抵抗R12の両端間電圧は、(VS −
2・VBE)で示される一定の電圧となり、トランジスタ
Q32のコレクタ電流I12は、(VS −2・VBE)/R12
となる。なお、上記VBEは、トランジスタQ32、および
トランジスタQ33のベース−エミッタ間電圧である。
コレクタとを互いに接続したNPNトランジスタQ33、
および抵抗R12を介してGNDライン20へ接地されて
いる。したがって、抵抗R12の両端間電圧は、(VS −
2・VBE)で示される一定の電圧となり、トランジスタ
Q32のコレクタ電流I12は、(VS −2・VBE)/R12
となる。なお、上記VBEは、トランジスタQ32、および
トランジスタQ33のベース−エミッタ間電圧である。
【0091】この結果、第2定電流源12は、図1に示
す定電圧回路8が電圧VS を電源ライン22へ印加して
いる間、I12=(VS −2・VBE)/R12で示される一
定の電流I12を出力する。上記定電圧回路8がVS を一
定に保つと共に各VBEが一定なので、第2定電流源12
の出力電流I12は、抵抗R12の大きさによって決定され
る。なお、定電圧回路8が停止している場合、出力電流
I12は0になる。
す定電圧回路8が電圧VS を電源ライン22へ印加して
いる間、I12=(VS −2・VBE)/R12で示される一
定の電流I12を出力する。上記定電圧回路8がVS を一
定に保つと共に各VBEが一定なので、第2定電流源12
の出力電流I12は、抵抗R12の大きさによって決定され
る。なお、定電圧回路8が停止している場合、出力電流
I12は0になる。
【0092】一方、エラーアンプ6は、図1に示す0
ADJ 端子から供給される電流に関わらず、0ADJ 端子へ
印加される帰還電圧と同じ電圧を出力できる入力回路6
aを備えている。上記入力回路6aを構成するNPNト
ランジスタQ36およびQ37は、両者に共通のエミッタが
抵抗を介してGNDライン20へ接地されている。また
両トランジスタのコレクタは、それぞれトランジスタQ
34およびQ35からなるカレントミラー回路に接続され、
トランジスタQ37のコレクタへは、トランジスタQ36の
コレクタ電流と同一の電流が供給される。
ADJ 端子から供給される電流に関わらず、0ADJ 端子へ
印加される帰還電圧と同じ電圧を出力できる入力回路6
aを備えている。上記入力回路6aを構成するNPNト
ランジスタQ36およびQ37は、両者に共通のエミッタが
抵抗を介してGNDライン20へ接地されている。また
両トランジスタのコレクタは、それぞれトランジスタQ
34およびQ35からなるカレントミラー回路に接続され、
トランジスタQ37のコレクタへは、トランジスタQ36の
コレクタ電流と同一の電流が供給される。
【0093】また、トランジスタQ36のベースには、上
記帰還電圧VADJ が印加される。一方、トランジスタQ
37のベースは、NPNトランジスタQ38を介して電源ラ
イン22へ接続されていると共に、抵抗を介してGND
ライン20へ接地されている。さらに、上記トランジス
タQ38のベースは、トランジスタQ37と、上記カレント
ミラー回路を構成するトランジスタQ35との接続点に接
続されている。
記帰還電圧VADJ が印加される。一方、トランジスタQ
37のベースは、NPNトランジスタQ38を介して電源ラ
イン22へ接続されていると共に、抵抗を介してGND
ライン20へ接地されている。さらに、上記トランジス
タQ38のベースは、トランジスタQ37と、上記カレント
ミラー回路を構成するトランジスタQ35との接続点に接
続されている。
【0094】したがって、トランジスタQ35から供給さ
れる電流をトランジスタQ37が吸収しきれない場合、す
なわち、トランジスタQ36のベース電位VADJ に比べて
トランジスタQ37のベース電位が低い場合、ベースへ流
れる電流によってトランジスタQ38が導通し、入力回路
6aの出力電位であるトランジスタQ37のベース電位を
上昇させることができる。この結果、入力回路6aは、
図1に示す0ADJ 端子から供給される電流値に関わら
ず、0ADJ 端子へ印加される帰還電圧VADJ と同一の電
圧を出力できる。
れる電流をトランジスタQ37が吸収しきれない場合、す
なわち、トランジスタQ36のベース電位VADJ に比べて
トランジスタQ37のベース電位が低い場合、ベースへ流
れる電流によってトランジスタQ38が導通し、入力回路
6aの出力電位であるトランジスタQ37のベース電位を
上昇させることができる。この結果、入力回路6aは、
図1に示す0ADJ 端子から供給される電流値に関わら
ず、0ADJ 端子へ印加される帰還電圧VADJ と同一の電
圧を出力できる。
【0095】また、エラーアンプ6は、エミッタが共通
のNPNトランジスタQ39およびQ40から構成され、上
記入力回路6aの出力電圧VADJ と基準電圧VREF とを
比較する比較回路6b、PNPトランジスタQ41および
Q42からなり、上記トランジスタQ39へ供給する電流と
同一の電流を出力するカレントミラー回路6c、およ
び、カレントミラー回路6cから供給される電流と同じ
電流をエラーアンプ6の出力から吸収すると共に、低出
力時に位相補償を行う内部位相補償回路6dを備えてい
る。
のNPNトランジスタQ39およびQ40から構成され、上
記入力回路6aの出力電圧VADJ と基準電圧VREF とを
比較する比較回路6b、PNPトランジスタQ41および
Q42からなり、上記トランジスタQ39へ供給する電流と
同一の電流を出力するカレントミラー回路6c、およ
び、カレントミラー回路6cから供給される電流と同じ
電流をエラーアンプ6の出力から吸収すると共に、低出
力時に位相補償を行う内部位相補償回路6dを備えてい
る。
【0096】エラーアンプ6の出力と上記トランジスタ
Q39のベースとの間に介在する抵抗によって、エラーア
ンプ6の出力電流のうち、内部位相補償回路6dで吸収
しきれなかった電流は、抵抗を介してトランジスタQ39
のベースへ流れ、トランジスタQ39のベース電位を上昇
させるので、トランジスタQ39のコレクタ電流は、エラ
ーアンプ6の出力へ流し込まれる電流ICHG2と同一に保
たれる。
Q39のベースとの間に介在する抵抗によって、エラーア
ンプ6の出力電流のうち、内部位相補償回路6dで吸収
しきれなかった電流は、抵抗を介してトランジスタQ39
のベースへ流れ、トランジスタQ39のベース電位を上昇
させるので、トランジスタQ39のコレクタ電流は、エラ
ーアンプ6の出力へ流し込まれる電流ICHG2と同一に保
たれる。
【0097】また、比較回路6bを構成するトランジス
タQ39のベースは、抵抗を介して、入力回路6aの出力
へ接続されている。一方、トランジスタQ39と対になる
トランジスタQ40のベースは、例えば、図1に示す定電
圧回路8を分圧するなどして生成した基準電圧VREF に
より一定に保たれている。また、トランジスタQ40のコ
レクタは、抵抗を介して上記定電圧回路8が一定の電圧
VS を印加する電源ライン22へ接続されている。した
がって、トランジスタQ39およびQ40のエミッタ電位
は、VREF −VBEとなり、上記抵抗R13に流れる電流I
13は、I13=(VREF −VBE)/R13に示すように、抵
抗R13の抵抗値R13により決められる。
タQ39のベースは、抵抗を介して、入力回路6aの出力
へ接続されている。一方、トランジスタQ39と対になる
トランジスタQ40のベースは、例えば、図1に示す定電
圧回路8を分圧するなどして生成した基準電圧VREF に
より一定に保たれている。また、トランジスタQ40のコ
レクタは、抵抗を介して上記定電圧回路8が一定の電圧
VS を印加する電源ライン22へ接続されている。した
がって、トランジスタQ39およびQ40のエミッタ電位
は、VREF −VBEとなり、上記抵抗R13に流れる電流I
13は、I13=(VREF −VBE)/R13に示すように、抵
抗R13の抵抗値R13により決められる。
【0098】一方、トランジスタQ39のベース電位であ
るVADJ は、VADJ =VREF −VBE (Q39) +VBE(Q40)
で表される。したがって、VADJ =VREF とするために
は、VBE(Q39) =VBE(Q40) である必要がある。なお、
VBE(Q39) は、トランジスタQ39のベース−エミッタ間
電圧であり、VBE(Q40) は、トランジスタQ40のベース
−エミッタ間電圧である。ここで、トランジスタのVBE
の特性として、VBE=(kT/q)・ln(Io /
IS )の関係が成り立つので、トランジスタQ39のコレ
クタ電流ICHG2とトランジスタQ40のコレクタ電流I15
との間には、ICHG2=I15の関係が成り立つ。この結
果、両トランジスタQ39およびQ40に共通のエミッタに
接続された抵抗R13を流れる電流I13は、I13=ICHG2
+I15=2・ICHG2となり、ICHG2は、I13によって制
限される。
るVADJ は、VADJ =VREF −VBE (Q39) +VBE(Q40)
で表される。したがって、VADJ =VREF とするために
は、VBE(Q39) =VBE(Q40) である必要がある。なお、
VBE(Q39) は、トランジスタQ39のベース−エミッタ間
電圧であり、VBE(Q40) は、トランジスタQ40のベース
−エミッタ間電圧である。ここで、トランジスタのVBE
の特性として、VBE=(kT/q)・ln(Io /
IS )の関係が成り立つので、トランジスタQ39のコレ
クタ電流ICHG2とトランジスタQ40のコレクタ電流I15
との間には、ICHG2=I15の関係が成り立つ。この結
果、両トランジスタQ39およびQ40に共通のエミッタに
接続された抵抗R13を流れる電流I13は、I13=ICHG2
+I15=2・ICHG2となり、ICHG2は、I13によって制
限される。
【0099】また、ICHG2=I11+I12であり、I11:
I12は、3:7〜4:6の間に設定されている。前述し
たように、各電流I11ないしI13は、I11=(kT/
q)・ln(4)/R11、I12=(VS −2・VBE)/
R12、I13=(VREF −VBE)/R13であり、抵抗
R11、R12およびR13の値により、それぞれ設定され
る。
I12は、3:7〜4:6の間に設定されている。前述し
たように、各電流I11ないしI13は、I11=(kT/
q)・ln(4)/R11、I12=(VS −2・VBE)/
R12、I13=(VREF −VBE)/R13であり、抵抗
R11、R12およびR13の値により、それぞれ設定され
る。
【0100】したがって、本実施形態に係るIC1で
は、各抵抗R11ないしR13をIC1内部に形成する際、
同形状に形成すると共に近隣へ配置している。これによ
り、各抵抗R11ないしR13を形成する際のプロセスばら
つきを抑制できる。加えて、IC1の動作中、各抵抗R
11ないしR13の温度も略一定となる。この結果、各抵抗
R11ないしR13の抵抗値をより正確に設定でき、上記定
電流I11ないしI13の比をより正確に保つことができ
る。
は、各抵抗R11ないしR13をIC1内部に形成する際、
同形状に形成すると共に近隣へ配置している。これによ
り、各抵抗R11ないしR13を形成する際のプロセスばら
つきを抑制できる。加えて、IC1の動作中、各抵抗R
11ないしR13の温度も略一定となる。この結果、各抵抗
R11ないしR13の抵抗値をより正確に設定でき、上記定
電流I11ないしI13の比をより正確に保つことができ
る。
【0101】また、上記内部位相補償回路6dは、直列
に接続された抵抗R31およびR32を介して、互いにベー
スが接続されたNPNトランジスタQ43およびQ44から
主として構成されている。トランジスタQ44のベースと
コレクタとはコンデンサC32を介して互いに接続されて
いると共に、上記抵抗R31およびR32の接続点とトラン
ジスタQ43のコレクタとは互いに接続されており、トラ
ンジスタQ44のコレクタは、トランジスタQ43のコレク
タと同じ電流を吸収できる。
に接続された抵抗R31およびR32を介して、互いにベー
スが接続されたNPNトランジスタQ43およびQ44から
主として構成されている。トランジスタQ44のベースと
コレクタとはコンデンサC32を介して互いに接続されて
いると共に、上記抵抗R31およびR32の接続点とトラン
ジスタQ43のコレクタとは互いに接続されており、トラ
ンジスタQ44のコレクタは、トランジスタQ43のコレク
タと同じ電流を吸収できる。
【0102】さらに、内部位相補償回路6dは、抵抗R
31およびR32とコンデンサC32とによって、エラーアン
プ6の位相遅れを補償している。エラーアンプ6の出力
が低い場合は、内部位相補償回路6dでも位相を補償で
きるが、エラーアンプ6の出力が高くなるに従って、エ
ラーアンプ6の位相遅れも大きくなるので、図1に示す
外付けの抵抗R1およびコンデンサC1が必要となる。
31およびR32とコンデンサC32とによって、エラーアン
プ6の位相遅れを補償している。エラーアンプ6の出力
が低い場合は、内部位相補償回路6dでも位相を補償で
きるが、エラーアンプ6の出力が高くなるに従って、エ
ラーアンプ6の位相遅れも大きくなるので、図1に示す
外付けの抵抗R1およびコンデンサC1が必要となる。
【0103】以上のように、本実施形態に係るスイッチ
ングレギュレータ用のIC1には、図1に示すように、
負荷(図示せず)へ供給する電圧あるいは電流に基づい
て生成される帰還電圧VADJ と基準電圧VREF とを比較
するエラーアンプ6、および、該エラーアンプ6の出力
に接続されたVC 端子が設けられている。また、上記V
C 端子は、抵抗R1およびコンデンサC1を介して接地
されており、エラーアンプ6の位相遅れを補償してい
る。加えて、コンデンサC1に蓄積された電荷を放出す
るか否かを制御するトランジスタQ1が設けられてい
る。さらに、IC1は、VC 端子の電位に応じて定電圧
回路8の動作/停止を制御し、オフ時の低消費電流機能
を実現するオン/オフ回路9と、VC 端子の電位に応じ
て、負荷への電力の供給開始時に、スイッチングレギュ
レータを保護するソフトスタート回路10とを備えてい
る。加えて、VIN端子から電力が供給されている間、一
定の電流I11をVC 端子へ供給する第1定電流源11
と、定電圧回路8の動作時にVC端子へ定電流I12を流
し込む第2定電流源12とを備えており、VC 端子に接
続されたコンデンサC1の充電電流は、定電圧回路8の
動作時と停止時とで、それぞれ異なる値に設定されてい
る。
ングレギュレータ用のIC1には、図1に示すように、
負荷(図示せず)へ供給する電圧あるいは電流に基づい
て生成される帰還電圧VADJ と基準電圧VREF とを比較
するエラーアンプ6、および、該エラーアンプ6の出力
に接続されたVC 端子が設けられている。また、上記V
C 端子は、抵抗R1およびコンデンサC1を介して接地
されており、エラーアンプ6の位相遅れを補償してい
る。加えて、コンデンサC1に蓄積された電荷を放出す
るか否かを制御するトランジスタQ1が設けられてい
る。さらに、IC1は、VC 端子の電位に応じて定電圧
回路8の動作/停止を制御し、オフ時の低消費電流機能
を実現するオン/オフ回路9と、VC 端子の電位に応じ
て、負荷への電力の供給開始時に、スイッチングレギュ
レータを保護するソフトスタート回路10とを備えてい
る。加えて、VIN端子から電力が供給されている間、一
定の電流I11をVC 端子へ供給する第1定電流源11
と、定電圧回路8の動作時にVC端子へ定電流I12を流
し込む第2定電流源12とを備えており、VC 端子に接
続されたコンデンサC1の充電電流は、定電圧回路8の
動作時と停止時とで、それぞれ異なる値に設定されてい
る。
【0104】それゆえ、IC1内に形成することが困難
な容量を持つ、位相補償用のコンデンサとソフトスター
ト充電用のコンデンサとを共用でき、上記コンデンサを
接続するVC 端子を用いてスイッチングレギュレータの
オン/オフを制御するオン/オフ機能、およびオフ時の
低消費電流機能を実現できる。したがって、位相補償、
オフ時の低消費電流機能、および、ソフトスタート機能
を、1つのVC 端子を用いて実現でき、IC1の端子の
数を従来と同じに保つことができると共に、IC1に外
付けするコンデンサの数を削減できる。この結果、位相
補償をIC1へ外付けしたコンデンサで行うスイッチン
グレギュレータにおいて、オフ時の低消費電流機能およ
びソフトスタート機能を持つスイッチングレギュレータ
を容易に作成できる。また、部品数が削減できるので、
製作時のコストを低減できると共に信頼性を向上でき
る。
な容量を持つ、位相補償用のコンデンサとソフトスター
ト充電用のコンデンサとを共用でき、上記コンデンサを
接続するVC 端子を用いてスイッチングレギュレータの
オン/オフを制御するオン/オフ機能、およびオフ時の
低消費電流機能を実現できる。したがって、位相補償、
オフ時の低消費電流機能、および、ソフトスタート機能
を、1つのVC 端子を用いて実現でき、IC1の端子の
数を従来と同じに保つことができると共に、IC1に外
付けするコンデンサの数を削減できる。この結果、位相
補償をIC1へ外付けしたコンデンサで行うスイッチン
グレギュレータにおいて、オフ時の低消費電流機能およ
びソフトスタート機能を持つスイッチングレギュレータ
を容易に作成できる。また、部品数が削減できるので、
製作時のコストを低減できると共に信頼性を向上でき
る。
【0105】また、オフ時の充電電流ICHG1とオン時の
充電電流ICHG2とをそれぞれ別に設定できるので、入力
電源4の動作開始時、あるいは、トランジスタQ1の遮
断時から、負荷への電力供給を開始するまでの応答時間
の短縮と、オフ時の消費電流の低減との双方を満足させ
ることができる。
充電電流ICHG2とをそれぞれ別に設定できるので、入力
電源4の動作開始時、あるいは、トランジスタQ1の遮
断時から、負荷への電力供給を開始するまでの応答時間
の短縮と、オフ時の消費電流の低減との双方を満足させ
ることができる。
【0106】なお、本実施形態に係るスイッチングレギ
ュレータでは、第1定電流源11および第2定電流源1
2とを設けて、充電電流ICHG1およびICHG2を設定して
いるが、これに限るものではない。例えば、1つの定電
流源において、出力電流を決める抵抗を可変して、充電
電流ICHG1およびICHG2を設定しもよい。
ュレータでは、第1定電流源11および第2定電流源1
2とを設けて、充電電流ICHG1およびICHG2を設定して
いるが、これに限るものではない。例えば、1つの定電
流源において、出力電流を決める抵抗を可変して、充電
電流ICHG1およびICHG2を設定しもよい。
【0107】ただし、第1定電流源11と第2定電流源
12とを設けると共に、オン/オフ回路9が定電圧回路
8を停止させている場合、第2定電流源12を停止させ
ることによって、オフ時におけるIC1の消費電流をよ
り削減できる。
12とを設けると共に、オン/オフ回路9が定電圧回路
8を停止させている場合、第2定電流源12を停止させ
ることによって、オフ時におけるIC1の消費電流をよ
り削減できる。
【0108】さらに、オフ時の充電電流ICHG1と、オン
時の充電電流ICHG2とを、ICHG1/ICHG2が0.3以上
0.4以下になるように設定することによって、オフ時
の消費電流の低減と応答時間の短縮との双方を、より高
いレベルで満足させるスイッチングレギュレータを実現
できる。
時の充電電流ICHG2とを、ICHG1/ICHG2が0.3以上
0.4以下になるように設定することによって、オフ時
の消費電流の低減と応答時間の短縮との双方を、より高
いレベルで満足させるスイッチングレギュレータを実現
できる。
【0109】また、エラーアンプ6の出力とVIN端子と
の間に介在する高逆耐圧のエピーベースダイオード13
をIC1内に設けることにより、VIN端子に印加される
電圧が低い場合に、トランジスタQ1のベース電位に関
わりなく、コンデンサC1に蓄積された電荷を放出でき
る。IC1の外付け部品をさらに削減できるので、スイ
ッチングレギュレータをより容易に製作でき、信頼性を
さらに向上できる。
の間に介在する高逆耐圧のエピーベースダイオード13
をIC1内に設けることにより、VIN端子に印加される
電圧が低い場合に、トランジスタQ1のベース電位に関
わりなく、コンデンサC1に蓄積された電荷を放出でき
る。IC1の外付け部品をさらに削減できるので、スイ
ッチングレギュレータをより容易に製作でき、信頼性を
さらに向上できる。
【0110】加えて、本実施形態に係るスイッチングレ
ギュレータでは、第1定電流源11および第2定電流源
12の出力電流I11・I12と、図8に示すエラーアンプ
6の内部電流I13とを、抵抗R11ないしR13の抵抗値に
よって、それぞれ決定している。さらに、これらの抵抗
R11ないしR13をIC1内に形成する際に、近隣に配置
すると共に、各抵抗R11ないしR13を同形状で形成して
いる。これにより、各抵抗R11ないしR13を形成する際
のプロセスばらつきを抑制できる。また、IC1の動作
中、各抵抗R11ないしR13の温度も略一定となる。この
結果、各抵抗R11ないしR13の抵抗値をより正確に設定
でき、上記定電流I11ないしI13の比をより正確に保つ
ことができる。
ギュレータでは、第1定電流源11および第2定電流源
12の出力電流I11・I12と、図8に示すエラーアンプ
6の内部電流I13とを、抵抗R11ないしR13の抵抗値に
よって、それぞれ決定している。さらに、これらの抵抗
R11ないしR13をIC1内に形成する際に、近隣に配置
すると共に、各抵抗R11ないしR13を同形状で形成して
いる。これにより、各抵抗R11ないしR13を形成する際
のプロセスばらつきを抑制できる。また、IC1の動作
中、各抵抗R11ないしR13の温度も略一定となる。この
結果、各抵抗R11ないしR13の抵抗値をより正確に設定
でき、上記定電流I11ないしI13の比をより正確に保つ
ことができる。
【0111】なお、本実施形態に係るスイッチングレギ
ュレータでは、エラーアンプ6へ印加する帰還電圧V
ADJ を負荷へ印加する電圧Vo を分圧して生成し、負荷
へ一定の電圧を印加しているが、これに限るものではな
い。例えば、負荷に直列に電流検出用の抵抗を接続し、
該抵抗の両端電圧を帰還電圧VADJ としてIC1へ印加
してもよい。基準電圧VREF と帰還電圧VADJ とを比較
するエラーアンプ6を備えていれば、本実施形態と略同
様の効果が得られる。
ュレータでは、エラーアンプ6へ印加する帰還電圧V
ADJ を負荷へ印加する電圧Vo を分圧して生成し、負荷
へ一定の電圧を印加しているが、これに限るものではな
い。例えば、負荷に直列に電流検出用の抵抗を接続し、
該抵抗の両端電圧を帰還電圧VADJ としてIC1へ印加
してもよい。基準電圧VREF と帰還電圧VADJ とを比較
するエラーアンプ6を備えていれば、本実施形態と略同
様の効果が得られる。
【0112】また、本実施形態では、降圧型のスイッチ
ングレギュレータについて説明したが、これに限るもの
ではない。例えば、昇圧型など、他の構成のスイッチン
グレギュレータについても本発明を適用できる。
ングレギュレータについて説明したが、これに限るもの
ではない。例えば、昇圧型など、他の構成のスイッチン
グレギュレータについても本発明を適用できる。
【0113】
【発明の効果】請求項1の発明に係るスイッチングレギ
ュレータは、以上のように、誤差検出手段の出力電圧に
応じて動作する出力制御手段、低消費電流手段、および
ソフトスタート手段を備えている。また、上記誤差検出
手段の出力は、直列に接続された抵抗および容量を介し
て接地され、当該誤差検出手段の出力に生じる位相遅れ
を補償すると共に、誤差検出手段の出力へ電流を流し込
む定電流源は、低消費電流手段が消費電流を低減してい
る場合に供給するオフ時の電流値を、低減していない場
合の電流値であるオン時の電流値に比べて低く設定して
いる構成である。
ュレータは、以上のように、誤差検出手段の出力電圧に
応じて動作する出力制御手段、低消費電流手段、および
ソフトスタート手段を備えている。また、上記誤差検出
手段の出力は、直列に接続された抵抗および容量を介し
て接地され、当該誤差検出手段の出力に生じる位相遅れ
を補償すると共に、誤差検出手段の出力へ電流を流し込
む定電流源は、低消費電流手段が消費電流を低減してい
る場合に供給するオフ時の電流値を、低減していない場
合の電流値であるオン時の電流値に比べて低く設定して
いる構成である。
【0114】以上の構成により、位相補償用の容量とソ
フトスタート用の容量とを、誤差検出手段とは別に設け
た容量によって共用でき、この容量を接続する誤差検出
手段の出力を用いて、スイッチングレギュレータのオン
/オフ制御機能、およびオフ時の低消費電流機能を実現
できる。したがって、位相補償、オフ時の低消費電流機
能、およびソフトスタート機能の全てを、誤差検出手段
の出力を用いて行うスイッチングレギュレータを実現で
きるという効果を奏する。
フトスタート用の容量とを、誤差検出手段とは別に設け
た容量によって共用でき、この容量を接続する誤差検出
手段の出力を用いて、スイッチングレギュレータのオン
/オフ制御機能、およびオフ時の低消費電流機能を実現
できる。したがって、位相補償、オフ時の低消費電流機
能、およびソフトスタート機能の全てを、誤差検出手段
の出力を用いて行うスイッチングレギュレータを実現で
きるという効果を奏する。
【0115】また、集積が困難で誤差検出手段とは別に
設ける必要のある容量の数を削減できるので、スイッチ
ングレギュレータ全体の部品数を削減できる。したがっ
て、上記各機能を併せ持つ高機能なスイッチングレギュ
レータの製作が容易になり、製作時のコストを低減でき
ると共に、信頼性を向上できるという効果を奏する。
設ける必要のある容量の数を削減できるので、スイッチ
ングレギュレータ全体の部品数を削減できる。したがっ
て、上記各機能を併せ持つ高機能なスイッチングレギュ
レータの製作が容易になり、製作時のコストを低減でき
ると共に、信頼性を向上できるという効果を奏する。
【0116】加えて、上記定電流源では、オン時の電流
値に比べてオフ時の電流値が低く設定されているので、
スイッチングレギュレータが実際に電力供給するまで応
答時間の短縮と、オフ時の消費電流の低減との双方を満
足したスイッチングレギュレータを実現できるという効
果を併せて奏する。
値に比べてオフ時の電流値が低く設定されているので、
スイッチングレギュレータが実際に電力供給するまで応
答時間の短縮と、オフ時の消費電流の低減との双方を満
足したスイッチングレギュレータを実現できるという効
果を併せて奏する。
【0117】請求項2の発明に係るスイッチングレギュ
レータは、以上のように、請求項1の発明の構成におい
て、上記定電流源は、一定の電流を常に供給する第1定
電流源と、上記低消費電流手段が消費電流を低減してい
ない場合に所定の定電流を供給する第2定電流源とを備
えている構成である。
レータは、以上のように、請求項1の発明の構成におい
て、上記定電流源は、一定の電流を常に供給する第1定
電流源と、上記低消費電流手段が消費電流を低減してい
ない場合に所定の定電流を供給する第2定電流源とを備
えている構成である。
【0118】それゆえ、低消費電流手段が消費電流を低
減している場合には、第2定電流源を停止できる。した
がって、オフ時におけるスイッチングレギュレータの消
費電流をさらに削減できるという効果を奏する。
減している場合には、第2定電流源を停止できる。した
がって、オフ時におけるスイッチングレギュレータの消
費電流をさらに削減できるという効果を奏する。
【0119】請求項3の発明に係るスイッチングレギュ
レータは、以上のように、請求項1または2の発明の構
成において、上記定電流源は、上記オン時の電流値に対
するオフ時の電流値の比率を、0.3以上、0.4以下
に設定している構成である。
レータは、以上のように、請求項1または2の発明の構
成において、上記定電流源は、上記オン時の電流値に対
するオフ時の電流値の比率を、0.3以上、0.4以下
に設定している構成である。
【0120】それゆえ、請求項1または2の発明の効果
に加えて、上記オフ時の消費電流の低減と応答時間の短
縮との双方を満足したスイッチングレギュレータを提供
できるという効果を奏する。
に加えて、上記オフ時の消費電流の低減と応答時間の短
縮との双方を満足したスイッチングレギュレータを提供
できるという効果を奏する。
【図1】本発明の一実施形態を示すものであり、スイッ
チングレギュレータの要部構成を示すブロック図であ
る。
チングレギュレータの要部構成を示すブロック図であ
る。
【図2】上記スイッチングレギュレータにおいて、IC
チップ上におけるダイオードのパターンを示す平面図で
ある。
チップ上におけるダイオードのパターンを示す平面図で
ある。
【図3】上記ダイオードの構造を示す、図2のA−A線
矢視断面図である。
矢視断面図である。
【図4】上記スイッチングレギュレータにおいて、ソフ
トスタート時のエラーアンプ出力電位と時間との関係を
示すグラフである。
トスタート時のエラーアンプ出力電位と時間との関係を
示すグラフである。
【図5】上記スイッチングレギュレータにおいて、ソフ
トスタート時におけるVOUT 端子の出力を示す波形図で
ある。
トスタート時におけるVOUT 端子の出力を示す波形図で
ある。
【図6】上記スイッチングレギュレータにおいて、周波
数に対するエラーアンプ部の位相特性およびゲイン特性
を示すグラフである。
数に対するエラーアンプ部の位相特性およびゲイン特性
を示すグラフである。
【図7】上記スイッチングレギュレータにおいて、第1
定電流源とオン/オフ回路とを示す回路図である。
定電流源とオン/オフ回路とを示す回路図である。
【図8】上記スイッチングレギュレータにおいて、第2
定電流源とエラーアンプとを示す回路図である。
定電流源とエラーアンプとを示す回路図である。
【図9】従来例を示すものであり、低出力型スイッチン
グレギュレータの要部構成を示すブロック図である。
グレギュレータの要部構成を示すブロック図である。
【図10】上記低出力型スイッチングレギュレータのエ
ラーアンプ部を示す回路図である。
ラーアンプ部を示す回路図である。
【図11】他の従来例を示すものであり、高出力型スイ
ッチングレギュレータの要部構成を示すブロック図であ
る。
ッチングレギュレータの要部構成を示すブロック図であ
る。
【図12】上記高出力型スイッチングレギュレータにお
いて、オン/オフ回路を動作させる場合の各部の接続方
法を示す回路図である。
いて、オン/オフ回路を動作させる場合の各部の接続方
法を示す回路図である。
【図13】上記高出力型スイッチングレギュレータにお
いて、ソフトスタート回路を動作させる場合の各部の接
続方法を示す回路図である。
いて、ソフトスタート回路を動作させる場合の各部の接
続方法を示す回路図である。
1 スイッチングレギュレータ用のIC 6 エラーアンプ(誤差検出手段) 8 定電圧回路(低消費電流手段) 9 オン/オフ回路(出力制御手段) 10 ソフトスタート回路(ソフトスタート手段) 11 第1定電流源(定電流源) 12 第2定電流源(定電流源) R1 抵抗 C1 コンデンサ(容量) Q1 トランジスタ(休止指示手段)
Claims (3)
- 【請求項1】負荷へ供給する電力に応じた帰還電圧と所
定の基準電圧とを比較し、誤差に応じた電圧を出力する
誤差検出手段と、 上記誤差検出手段の出力電圧を低下させ、電力供給の休
止を指示する休止指示手段と、 上記誤差検出手段の出力電圧に応じて、負荷へ電力を供
給するか否かを制御する出力制御手段と、 電力供給を休止している場合には、電力を供給している
場合に比べて消費する電流を低減する低消費電流手段
と、 電力供給を開始した際に、上記誤差検出手段の出力電圧
が所定の電圧に達するまで、負荷へ電力を供給する時間
を制限するソフトスタート手段と、 上記誤差検出手段の出力へ所定の電流を流し込む定電流
源とを備えたスイッチングレギュレータにおいて、 上記誤差検出手段の出力は、直列に接続された抵抗およ
び容量を介して接地され、当該誤差検出手段の出力に生
じる位相遅れを補償すると共に、 上記定電流源は、低消費電流手段が消費電流を低減して
いる場合に供給するオフ時の電流値を、低減していない
場合の電流値であるオン時の電流値に比べて低く設定し
ていることを特徴とするスイッチングレギュレータ。 - 【請求項2】上記定電流源は、一定の電流を常に供給す
る第1定電流源と、上記低消費電流手段が消費電流を低
減していない場合に所定の定電流を供給する第2定電流
源とを備えていることを特徴とする請求項1記載のスイ
ッチングレギュレータ。 - 【請求項3】上記定電流源は、上記オン時の電流値に対
するオフ時の電流値の比率を、0.3以上、0.4以下
に設定していることを特徴とする請求項1または2記載
のスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28105695A JPH09121535A (ja) | 1995-10-27 | 1995-10-27 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28105695A JPH09121535A (ja) | 1995-10-27 | 1995-10-27 | スイッチングレギュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09121535A true JPH09121535A (ja) | 1997-05-06 |
Family
ID=17633700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28105695A Pending JPH09121535A (ja) | 1995-10-27 | 1995-10-27 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09121535A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005088816A1 (ja) * | 2004-03-15 | 2005-09-22 | Rohm Co., Ltd | 電源装置 |
JP2006060978A (ja) * | 2004-08-24 | 2006-03-02 | Renesas Technology Corp | 電源制御用半導体集積回路およびスイッチング電源装置 |
US7009371B2 (en) | 2003-07-31 | 2006-03-07 | Rohm Co., Ltd. | DC/DC converter |
USRE39933E1 (en) | 1997-06-04 | 2007-12-04 | Semiconductor Components Industries, Llc | Power conversion integrated circuit and method for programming |
JP2010130863A (ja) * | 2008-11-29 | 2010-06-10 | Asahi Kasei Toko Power Device Corp | スイッチング電源装置 |
US7831851B2 (en) | 2004-09-30 | 2010-11-09 | Ricoh Company, Ltd. | Switching regulator |
JP2011120216A (ja) * | 2009-11-05 | 2011-06-16 | Rohm Co Ltd | アンテナ駆動装置 |
JP2013240159A (ja) * | 2012-05-14 | 2013-11-28 | Rohm Co Ltd | 電源装置、車載機器、車両 |
JP2016103895A (ja) * | 2014-11-27 | 2016-06-02 | エスアイアイ・セミコンダクタ株式会社 | Dc−dcコンバータ |
-
1995
- 1995-10-27 JP JP28105695A patent/JPH09121535A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE45862E1 (en) | 1997-06-04 | 2016-01-19 | Semiconductor Components Industries, Llc | Power conversion integrated circuit and method for programming |
USRE39933E1 (en) | 1997-06-04 | 2007-12-04 | Semiconductor Components Industries, Llc | Power conversion integrated circuit and method for programming |
USRE41908E1 (en) | 1997-06-04 | 2010-11-02 | Semiconductor Components Industries, Llc | Power conversion integrated circuit and method for programming |
US7009371B2 (en) | 2003-07-31 | 2006-03-07 | Rohm Co., Ltd. | DC/DC converter |
CN100405720C (zh) * | 2003-07-31 | 2008-07-23 | 罗姆股份有限公司 | Dc/dc转换器 |
WO2005088816A1 (ja) * | 2004-03-15 | 2005-09-22 | Rohm Co., Ltd | 電源装置 |
JP4545526B2 (ja) * | 2004-08-24 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 電源制御用半導体集積回路およびスイッチング電源装置 |
JP2006060978A (ja) * | 2004-08-24 | 2006-03-02 | Renesas Technology Corp | 電源制御用半導体集積回路およびスイッチング電源装置 |
US7831851B2 (en) | 2004-09-30 | 2010-11-09 | Ricoh Company, Ltd. | Switching regulator |
JP2010130863A (ja) * | 2008-11-29 | 2010-06-10 | Asahi Kasei Toko Power Device Corp | スイッチング電源装置 |
JP2011120216A (ja) * | 2009-11-05 | 2011-06-16 | Rohm Co Ltd | アンテナ駆動装置 |
JP2013240159A (ja) * | 2012-05-14 | 2013-11-28 | Rohm Co Ltd | 電源装置、車載機器、車両 |
JP2016103895A (ja) * | 2014-11-27 | 2016-06-02 | エスアイアイ・セミコンダクタ株式会社 | Dc−dcコンバータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6815127B2 (ja) | Dc/dcコンバータ、スイッチング電源装置 | |
US7102860B2 (en) | Power limiting time delay circuit | |
JP4364554B2 (ja) | スイッチング電源装置及びスイッチング電源システム | |
US8970290B2 (en) | Method and apparatus for implementing slew rate control using bypass capacitor | |
US7158394B2 (en) | Switching power supply circuit with a soft-start function | |
US6194884B1 (en) | Circuitry for maintaining a substantially constant sense current to load current ratio through an electrical load driving device | |
US6608520B1 (en) | Regulator circuit | |
US6369556B2 (en) | Power supply control device and method | |
US20110109281A1 (en) | Power factor correction type switching power supply unit | |
KR20060048353A (ko) | 과전류 보호 기능을 구비한 전원 장치 | |
KR19980086531A (ko) | Dc-dc 컨버터 제어 회로 | |
JP3691635B2 (ja) | 電圧制御回路及びdc/dcコンバータ | |
JPH09121535A (ja) | スイッチングレギュレータ | |
US6525517B1 (en) | Power supply circuit with a soft starting circuit | |
US7973593B2 (en) | Reference voltage generation circuit and start-up control method therefor | |
US20040169980A1 (en) | Capacitive load driving circuit and liquid crystal display | |
JP2007236126A (ja) | 電源装置およびこれを用いた電子機器 | |
US20050134241A1 (en) | Switching regulator | |
JP4467963B2 (ja) | レギュレータ装置およびそれに用いる逆流防止ダイオード回路 | |
US4513241A (en) | Foldback current limiting driver | |
US20100141226A1 (en) | Switching power circuit and power supply method | |
JP2004180472A (ja) | 電源切替回路 | |
JP7177714B2 (ja) | 電源装置 | |
US7327126B2 (en) | Diode circuit | |
JPH0928077A (ja) | スイッチングレギュレータ |