JPH09116133A - High voltage semiconductor device - Google Patents
High voltage semiconductor deviceInfo
- Publication number
- JPH09116133A JPH09116133A JP29201095A JP29201095A JPH09116133A JP H09116133 A JPH09116133 A JP H09116133A JP 29201095 A JP29201095 A JP 29201095A JP 29201095 A JP29201095 A JP 29201095A JP H09116133 A JPH09116133 A JP H09116133A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ring
- voltage semiconductor
- breakdown voltage
- high breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】平形サイリスタ，トランジスタ等
の高耐圧を有する半導体装置の外周部端面の電気的絶縁
保護構造に特徴を有する高耐圧半導体装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high breakdown voltage semiconductor device characterized by an electrical insulation protection structure of an outer peripheral end face of a semiconductor device having a high breakdown voltage such as a flat thyristor and a transistor.
【０００２】[0002]
【従来の技術】一般に平形高耐圧半導体装置は圧接構造
を有する。これはアノード，カソード等の、電極に対し
てシリコンと熱膨張率の近い、タングステン、モリブデ
ン等の金属板を押し付け、加圧し、電極を外部に取り出
す構造である。ここで、仮に端面保護のための流動体な
る絶縁材が電極下部に流れ込むと、その絶縁特性故、電
気的特性を阻害されるだけでなく、その流れ込んだ絶縁
材の厚さによって、偏圧接等の不具合を生じる。この流
れ込みを防ぐため、従来は以下の方法を採用していた。2. Description of the Related Art Generally, a flat type high breakdown voltage semiconductor device has a pressure contact structure. This is a structure in which a metal plate of tungsten, molybdenum, or the like having a thermal expansion coefficient close to that of silicon, such as an anode or a cathode, is pressed against the electrode and pressed to take out the electrode to the outside. If an insulating material, which is a fluid for protecting the end surface, flows into the lower part of the electrode, not only will the electrical characteristics be hindered due to its insulating characteristics, but also the thickness of the insulating material that has flowed in will cause uneven pressure contact, etc. Causes the problem. In order to prevent this inflow, the following method has been conventionally used.
【０００３】図４は従来の表面絶縁方法を説明するため
の模式的な素子断面構造図である。以下、従来の方法を
図４の模式図で説明する。図４において、端面からの距
離を稼いだ場合について説明する。４１はシリコンの基
板であり、端面部はベベル加工されたベベル面４４とな
っている。ここに流動体なる絶縁物４５を塗布する場
合、その物性の特性故、中心部の主電極としてのアノー
ド電極４２，カソード電極４３の方向へ流れ込み、アノ
ード電極４２，またはカソード電極４３上の一部分に接
触するか、或いは一部分を被覆してしまうことがあり、
電極の取り出しの不良となることがある。そのため従来
は、ベベル面４４からアノード電極４２（またはカソー
ド電極４３）までの距離４６を十分大きく設定し、絶縁
物が流れ込んでも届かない様にしていた。このため、余
分なスペースが必要となるという問題点があった。FIG. 4 is a schematic cross-sectional structure diagram of an element for explaining a conventional surface insulating method. Hereinafter, the conventional method will be described with reference to the schematic diagram of FIG. In FIG. 4, a case where the distance from the end face is earned will be described. Reference numeral 41 is a silicon substrate, and the end face portion is a beveled surface 44 which is beveled. When the insulator 45, which is a fluid, is applied here, because of its physical properties, it flows in the direction of the anode electrode 42 and the cathode electrode 43 as the main electrode of the central portion, and the anode 45 and the cathode electrode 43 are partially covered. May come in contact with or may partially cover,
The electrode may not be taken out properly. Therefore, conventionally, the distance 46 from the bevel surface 44 to the anode electrode 42 (or the cathode electrode 43) is set to be sufficiently large so that the insulator does not reach even if it flows in. Therefore, there is a problem that an extra space is required.
【０００４】図５は従来の別の表面絶縁方法を説明する
ための模式的な素子断面構造図である。図５において
は、高精度のディスペンサと位置決め機構を用いる場合
について特に説明する。５１はシリコン基板であり、端
面はベベル加工されたベベル面５２である。シリコン基
板５１はシリコン基板固定用チャックによって高精度位
置決めステージ５７に固定されている。ここに流動体な
る絶縁物５３を塗布する場合、高精度ディスペンサのノ
ズル５９から絶縁物５３の液を供給して絶縁物５３の流
量を高精度に制御し、またマニュプレータ５８を有する
高精度位置決めステージ５７によって、シリコン基板５
１の位置合わせを高精度に行なう。これによって、高精
度な絶縁物５３の塗布が実現でき、主電極としてのカソ
ード電極５４，アノード電極５５への流れ込みを防止す
ることができる。しかし、高精度な制御を行うため、高
価な装置が必要となっていた。FIG. 5 is a schematic cross-sectional structure diagram of an element for explaining another conventional surface insulating method. In FIG. 5, a case of using a highly accurate dispenser and a positioning mechanism will be particularly described. Reference numeral 51 is a silicon substrate, and the end surface is a beveled surface 52 that has been beveled. The silicon substrate 51 is fixed to the high precision positioning stage 57 by a silicon substrate fixing chuck. When applying the insulator 53 which is a fluid here, the liquid of the insulator 53 is supplied from the nozzle 59 of the high precision dispenser to control the flow rate of the insulator 53 with high precision, and the high precision positioning stage having the manipulator 58. 57, silicon substrate 5
Position 1 is performed with high accuracy. As a result, highly accurate coating of the insulator 53 can be realized, and it is possible to prevent the insulator 53 from flowing into the cathode electrode 54 and the anode electrode 55 as the main electrodes. However, an expensive device is required to perform highly accurate control.
【０００５】高耐圧半導体装置の表裏両面の電極部に絶
縁物が流れ込まない様に、ベベル面から電極までの距離
を大きくした場合、均一な絶縁物の塗布ができなくて
も、その寸法上の余裕シロを設定することによって、電
極部に絶縁物が流れ込まない様にすることができる。通
常、余裕シロは５mm程度必要とする。しかしながら、余
裕シロの採用は、余分な領域を増加することになり、シ
リコン基板端面近傍に確率的に存在する結晶欠陥等の影
響を受け、製造歩留まりの低下を引き起こす。一般に製
造歩留まりは半径の二乗に反比例する。例えば、φ７６
mmの高耐圧半導体装置では５mmの余裕シロを設定すると
製造歩留まりは３％以上低下する。また、シリコン基板
上の有効動作面積に対する実装用の面積の比率が上昇
し、同じ電流容量でありながら、納めるケースの大きさ
が大きくなる等の問題点があった。When the distance from the bevel surface to the electrode is increased so that the insulating material does not flow into the electrode portions on both the front and back surfaces of the high withstand voltage semiconductor device, even if the uniform insulating material cannot be applied, the size of the insulating material cannot be applied. By setting the margin white, it is possible to prevent the insulator from flowing into the electrode portion. Normally, a margin of about 5 mm is required. However, the use of the margin white increases the extra area, is affected by crystal defects and the like which are stochastically present in the vicinity of the end face of the silicon substrate, and lowers the manufacturing yield. Generally, manufacturing yield is inversely proportional to the square of the radius. For example, φ76
In the case of a high withstand voltage semiconductor device of mm, setting a margin of 5 mm reduces the manufacturing yield by 3% or more. In addition, the ratio of the mounting area to the effective operating area on the silicon substrate is increased, and the size of the case to be accommodated is increased even though the current capacity is the same.
【０００６】また、高精度のディスペンサと位置決め機
構を用いれば、その高い絶縁物の塗布精度によって、所
望する位置に絶縁物を塗布することができる。しかしな
がら、こうすると、装置等繁雑な物が必要となる他、低
粘度の絶縁物を塗布した場合などは、初期的に高精度に
塗布しても、電極部へ流れ込んでしまったり、また、デ
ィスペンサを用いるので、上からの塗布となるため、ベ
ベル等角度形成された端面には塗布しづらく、所望の接
合表面への塗布が不完全になりがちとなる等の問題点が
あった。また、高精度のディスペンサと位置決め機構を
用いる場合、精密な機構であるため、高価であり、複雑
で操作性が悪く、長時間の作業時間を要していた。Further, if a highly accurate dispenser and a positioning mechanism are used, the insulating material can be applied to a desired position due to the high insulating material application accuracy. However, in this case, in addition to the need for complicated materials such as a device, when a low-viscosity insulating material is applied, even if the material is applied with high accuracy initially, it may flow into the electrode part, or dispenser. Since the coating is applied from above, there is a problem that it is difficult to apply the coating to an end face formed with an angle such as a bevel, and the coating on a desired bonding surface tends to be incomplete. Further, when a high precision dispenser and a positioning mechanism are used, since they are precise mechanisms, they are expensive, complicated, poor in operability, and require a long working time.
【０００７】[0007]
【発明が解決しようとする課題】本発明の目的は、圧接
構造を有する高耐圧半導体装置において、シリコン基板
のベベル面近傍に電極部への絶縁物流入防止用のリング
凸状部またはリング凹状部を設けて表面絶縁膜を形成し
たことによって、高精度な塗布用の装置を特に必要とせ
ずに安価に電極部への絶縁物の流入を防止でき、これに
よって圧接に伴なう偏圧接を防止できしかも従来の余裕
シロを大幅に縮小して単位面積当たりの電流容量の増加
が計れ、小型軽量化に寄与する高耐圧半導体装置を提供
することにある。SUMMARY OF THE INVENTION An object of the present invention is, in a high breakdown voltage semiconductor device having a pressure contact structure, a ring convex portion or a ring concave portion for preventing an inflow of an insulator into an electrode portion near a bevel surface of a silicon substrate. By forming the surface insulation film with the provision of, it is possible to prevent the inflow of the insulating material into the electrode portion at low cost without the need for a high-precision coating device, thereby preventing the uneven pressure contact due to the pressure contact. Another object of the present invention is to provide a high withstand voltage semiconductor device which can be reduced in size and weight by increasing the current capacity per unit area by significantly reducing the conventional margin.
【０００８】[0008]
【課題を解決するための手段】以上の課題を解決するた
め、高耐圧半導体装置自体の構造に工夫を加えたものが
本発明である。以下にその手段を述べる。In order to solve the above problems, the present invention is one in which the structure of the high breakdown voltage semiconductor device itself is modified. The means will be described below.
【０００９】図１に示す様に、高耐圧半導体装置の外周
端に沿って、約１mm内側にアノード電極２，カソード電
極３，ゲート電極６と同じ材料であるアルミニウムで凸
状パターン５を形成し、これに重ねてポリイミドで凸状
パターン８を形成している。更にアルミニウムの凸状パ
ターン５の下に酸化膜のパターン７をもぐり込ませてい
る。こうしてアルミニウムの凸状パターン５の高さを高
めるとともに、２段の凸状パターン（５，８）を形成す
ることができる。本発明の高耐圧半導体装置の場合、こ
のアルミニウムの凸状パターンの段差即ち厚さは１０μ
ｍ程度であり、ポリイミドの凸状パターンの厚さは５μ
ｍ程度である。As shown in FIG. 1, a convex pattern 5 made of aluminum, which is the same material as the anode electrode 2, the cathode electrode 3 and the gate electrode 6, is formed about 1 mm inside along the outer peripheral edge of the high breakdown voltage semiconductor device. A convex pattern 8 is formed of polyimide overlying this. Further, a pattern 7 of an oxide film is made to go under the convex pattern 5 of aluminum. In this way, it is possible to increase the height of the aluminum convex pattern 5 and form two-step convex patterns (5, 8). In the case of the high breakdown voltage semiconductor device of the present invention, the step or thickness of this aluminum convex pattern is 10 μm.
m, the thickness of the polyimide convex pattern is 5μ
m.
【００１０】前述の様にこの発明に関わる全ての手段を
用いず、どれかひとつだけの手段を用いても、これに近
い効果が期待できる。即ち、上記図１ではアルミニウム
の凸状パターン５とポリイミドの凸状パターン８の両方
を採用しているが、一方を採用した場合でも、両方を採
用した場合に近い効果が期待できる。高耐圧半導体装置
の種類または、その電極面の種類によっては、上記図１
の構成を全て採用することは、工程の増加につながり、
好ましくない。そこで図２に示す様に金属材料による凸
状パターン２５のみを配置しても有効である。高耐圧半
導体装置の主表面には電極を取り出す都合上、必ず金属
等の導体を適用するため、本発明のアルミニウムの凸状
パターン５或いは２５の構造は、工程数を増加すること
なく、適用することができる。As described above, even if only one of the means relating to the present invention is not used, an effect close to this can be expected. That is, although both the aluminum convex pattern 5 and the polyimide convex pattern 8 are adopted in FIG. 1, even if one is adopted, an effect similar to the case where both are adopted can be expected. Depending on the type of high breakdown voltage semiconductor device or the type of its electrode surface, the structure shown in FIG.
Adopting all the configurations of the above leads to an increase in the number of processes,
Not preferred. Therefore, it is effective to arrange only the convex pattern 25 made of a metal material as shown in FIG. Since a conductor such as a metal is always applied to the main surface of the high voltage semiconductor device for the purpose of taking out electrodes, the structure of the aluminum convex pattern 5 or 25 of the present invention is applied without increasing the number of steps. be able to.
【００１１】従って、本発明の構成は以下に示す通りで
ある。即ち、外周端面加工部に露出する接合表面を包含
するように表面絶縁膜を形成した円板状圧接形半導体基
板において、少なくとも半導体基板の一表面上の外周縁
付近にリング凸状部またはリング凹状部を設けて表面絶
縁膜を形成したことを特徴とする高耐圧半導体装置とし
ての構成を有する。Therefore, the structure of the present invention is as follows. That is, in a disk-shaped pressure contact type semiconductor substrate in which a surface insulating film is formed so as to include the bonding surface exposed in the outer peripheral end face processed portion, at least a ring convex portion or a ring concave portion is formed on the one surface of the semiconductor substrate in the vicinity of the outer peripheral edge. And a surface insulating film is formed to provide a high breakdown voltage semiconductor device.
【００１２】或いはまた、リング凸状部をアルミニウム
にて形成したことを特徴とする高耐圧半導体装置として
の構成を有する。Alternatively, it has a structure as a high breakdown voltage semiconductor device characterized in that the ring convex portion is formed of aluminum.
【００１３】或いはまた、リング凸状部をポリイミド樹
脂で形成したことを特徴とする高耐圧半導体装置として
の構成を有する。Alternatively, it has a structure as a high breakdown voltage semiconductor device characterized in that the ring convex portion is formed of a polyimide resin.
【００１４】或いはまた、リング凹状部を半導体基板表
面の酸化膜を除去して形成した高耐圧半導体装置として
の構成を有する。Alternatively, it has a structure as a high breakdown voltage semiconductor device in which the ring concave portion is formed by removing the oxide film on the surface of the semiconductor substrate.
【００１５】或いはまた、前記リング凸状部と前記凹状
部を半導体基板の外周と同心状に設けてなる高耐圧半導
体装置としての構成を有する。Alternatively, it has a structure as a high breakdown voltage semiconductor device in which the ring convex portion and the concave portion are provided concentrically with the outer periphery of the semiconductor substrate.
【００１６】[0016]
【作用】高耐圧半導体装置の外周端面に流動体なる絶縁
物を塗布する場合、この発明によってどの様に主電極部
への絶縁物の流れ込みを防ぐかを、図１を用いて、以下
に説明する。With reference to FIG. 1, the following describes how the present invention prevents the flow of the insulating material into the main electrode portion when the insulating material serving as the fluid is applied to the outer peripheral end surface of the high breakdown voltage semiconductor device. To do.
【００１７】高耐圧半導体装置のベベル面等の端面への
絶縁物の塗布は数十μｍのオーダーの厚膜での塗布が要
求され、そのため数千ｃｐという高粘度の流動体を用い
る。ここで、高耐圧半導体装置の端面にこの樹脂を塗布
すると、流動体故、中心部に流れ込み、その厚さから決
まる流れようとする力と、表面張力がつりあった時点で
停止する。本発明の高耐圧半導体装置構造では端面１０
１に絶縁物４を塗布する場合、まずアルミニウムの凸状
パターン５の壁面で絶縁物４の流れ込みを抑制する。更
に、このアルミニウムの凸状パターン５を乗り越えた絶
縁物に対しては、アルミニウムの凸状パターン５の一部
分を被覆するポリイミドの凸状パターン８がより高い障
壁となり、絶縁物の流れ込みを抑制する。加えて、アル
ミニウムの凸状パターン５の下に潜り込んだ酸化膜のパ
ターン７によって、アルミニウムの凸状パターン５の堤
防としての高さが増し、また、ポリイミドの凸状パター
ン８の高さもより高さを増し、従って、絶縁物の流入を
防止する上でより効果を発揮する。数十μｍの塗布にお
いては、アルミニウムの凸状パターン５だけでもほぼ十
分であるが、本発明では、これに加えて、選択的にポリ
イミド，酸化膜と、単独でも効力のある手段を二重，三
重に重ね、より大きな効果が期待できる。The application of the insulating material to the end surface such as the bevel surface of the high breakdown voltage semiconductor device is required to be performed in a thick film of the order of several tens of μm. Therefore, a fluid having a high viscosity of several thousand cp is used. Here, when this resin is applied to the end surface of the high breakdown voltage semiconductor device, since it is a fluid, it flows into the central portion, and stops when the surface tension is balanced with the force to flow determined by its thickness. In the high breakdown voltage semiconductor device structure of the present invention, the end face 10
When the insulating material 4 is applied to 1, the inflow of the insulating material 4 is first suppressed by the wall surface of the aluminum convex pattern 5. Further, with respect to the insulator that has surpassed the aluminum convex pattern 5, the polyimide convex pattern 8 that covers a part of the aluminum convex pattern 5 serves as a higher barrier and suppresses the inflow of the insulator. In addition, the height of the convex pattern 5 of aluminum as a bank is increased by the pattern 7 of the oxide film submerged under the convex pattern 5 of aluminum, and the height of the convex pattern 8 of polyimide is also higher. Therefore, it is more effective in preventing the inflow of the insulating material. In the case of application of several tens of μm, the aluminum convex pattern 5 alone is almost sufficient, but in the present invention, in addition to this, a polyimide and an oxide film are selectively used, and a single effective means is doubled. You can expect a greater effect by stacking in three layers.
【００１８】[0018]
【実施例】図１は本発明の一実施例としての高耐圧半導
体装置である。図１において、１はシリコン基板、２は
アノード電極、３はカソード電極、４は絶縁物、５はア
ルミニウムの凸状パターン、６はゲート電極、７は酸化
膜のパターン、８はポリイミドの凸状パターン、９は端
面保護のためのシリコーンゴム、１０はシリコーンゴム
９を支えるためのフッ素樹脂、１０１はベベル面であ
る。図１は本発明の高耐圧半導体装置としてＳＩサイリ
スタを構成した例を示す。即ち、図１中において、１１
はｐ+ アノード領域、１２はｐ+ ゲート領域（ｐB ）、
１３はｎ+ カソード領域、１４はｎエピタキシャル領域
を示す。端部におけるｎ+ （１３）、ｎ（７）、ｐ
B （１２）、ｎB （１）、ｐ+ （１１）領域も中央部に
おける同等の領域と同時形成され、かつ動作上もほぼ同
様の動作を行なう。ベベル面１０１は正ベベルが形成し
てあり、接合表面が露出している。高耐圧半導体装置の
場合、このベベル面１０１の絶縁物等での保護、即ちパ
ッシベーションが重要となる。ここでカソード電極３方
向にベベル面１０１よりおよそ１mm内側の地点に、カソ
ード電極３と同じ材料である、アルミニウムの凸状パタ
ーン５が配置されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a high breakdown voltage semiconductor device as an embodiment of the present invention. In FIG. 1, 1 is a silicon substrate, 2 is an anode electrode, 3 is a cathode electrode, 4 is an insulator, 5 is an aluminum convex pattern, 6 is a gate electrode, 7 is an oxide film pattern, and 8 is a polyimide convex. A pattern, 9 is a silicone rubber for protecting the end face, 10 is a fluororesin for supporting the silicone rubber 9, and 101 is a bevel surface. FIG. 1 shows an example in which an SI thyristor is configured as the high breakdown voltage semiconductor device of the present invention. That is, in FIG.
Is a p + anode region, 12 is a p + gate region (p B ),
13 is an n + cathode region, and 14 is an n epitaxial region. N + (13), n (7), p at the end
The B (12), n B (1) and p + (11) regions are also formed at the same time as the equivalent region in the central portion, and the similar operation is performed. The bevel surface 101 is formed with a regular bevel, and the joint surface is exposed. In the case of a high breakdown voltage semiconductor device, protection of the bevel surface 101 with an insulator or the like, that is, passivation becomes important. Here, an aluminum convex pattern 5 made of the same material as the cathode electrode 3 is arranged at a point approximately 1 mm inside the bevel surface 101 in the cathode electrode 3 direction.
【００１９】本発明の高耐圧半導体装置の場合、アルミ
ニウムの凸状パターンの厚さは約１０μｍである。更
に、アルミニウムの凸状パターン５の高さを、より高く
稼ぐために、そして段差を二重とするために、アルミニ
ウムの凸状パターン５の下に酸化膜のパターン７を潜り
込ませて配置してある。酸化膜のパターン７は、主電極
であるカソード電極３とゲート電極６間の表面保護に用
いているものであり、パターン形成時に、同一の工程で
形成することができ、一般に厚さは約１μｍである。加
えて、このアルミニウムの凸状パターン５に重ねて、ポ
リイミドの凸状パターン８が配置してある。これも酸化
膜のパターン７と同様にカソード電極３とゲート電極６
間の表面保護に二重に用いているもので、パターン形成
時に、同一の工程で形成することができ、一般に、その
厚さは約５μｍである。これにより、のべ３重の段差が
形成されることになり、カソード電極３への絶縁物の流
れ込みのない高耐圧半導体装置としてのＳＩサイリスタ
を形成することができる。In the case of the high breakdown voltage semiconductor device of the present invention, the thickness of the aluminum convex pattern is about 10 μm. Further, in order to make the height of the aluminum convex pattern 5 higher and to make the step double, an oxide film pattern 7 is arranged under the aluminum convex pattern 5 so as to be buried therein. is there. The oxide film pattern 7 is used to protect the surface between the cathode electrode 3 and the gate electrode 6, which are main electrodes, and can be formed in the same step when the pattern is formed, and generally has a thickness of about 1 μm. Is. In addition, a polyimide convex pattern 8 is arranged so as to overlap the aluminum convex pattern 5. This is also the same as the pattern 7 of the oxide film, the cathode electrode 3 and the gate electrode 6
It is used twice for surface protection, and can be formed in the same step at the time of pattern formation, and the thickness is generally about 5 μm. As a result, a total of three steps are formed, and it is possible to form an SI thyristor as a high breakdown voltage semiconductor device in which an insulator does not flow into the cathode electrode 3.
【００２０】図２は本発明の別の実施例としての高耐圧
半導体装置の模式的断面構造図を示す。図２において、
２１はシリコン基板、２２はアノード電極、２３はカソ
ード電極、２４は絶縁物、２５はアルミニウムの凸状パ
ターン、２６はゲート電極、２７は酸化膜のパターン、
２８はポリイミドの凸状パターン、２９は端面保護のた
めのシリコーンゴム、３０はシリコーンゴム２９を支え
るためのフッ素樹脂、２０１はベベル面を示す。図２は
本発明の高耐圧半導体装置としてアルミニウムの凸状パ
ターンのみを採用してＳＩサイリスタを構成した例を示
す。即ち、図２中において、１１はｐ+ アノード領域、
１２はｐ+ ゲート電極（ｐB ）、１３はｎ+ カソード領
域、１４はｎエピタキシャル領域を示す。端面２０１は
正ベベルが形成してあり、接合表面が露出している。こ
こで、カソード電極２３方向にベベル端面２０１よりお
よそ１mm内側の地点に、カソード電極２３と同じ材料で
あるアルミニウムの凸状パターン２５が配置されてい
る。条件によってはアルミニウムの凸状パターンからな
るこの１つの手段のみでも十分に絶縁物２４の流入防止
の効果が期待できる。FIG. 2 is a schematic sectional structural view of a high breakdown voltage semiconductor device as another embodiment of the present invention. In FIG.
21 is a silicon substrate, 22 is an anode electrode, 23 is a cathode electrode, 24 is an insulator, 25 is an aluminum convex pattern, 26 is a gate electrode, 27 is an oxide film pattern,
28 is a convex pattern of polyimide, 29 is a silicone rubber for end face protection, 30 is a fluororesin for supporting the silicone rubber 29, and 201 is a beveled surface. FIG. 2 shows an example in which an SI thyristor is configured by using only a convex pattern of aluminum as the high breakdown voltage semiconductor device of the present invention. That is, in FIG. 2, 11 is the p + anode region,
Reference numeral 12 is a p + gate electrode (p B ), 13 is an n + cathode region, and 14 is an n epitaxial region. A regular bevel is formed on the end surface 201, and the bonding surface is exposed. Here, a convex pattern 25 of aluminum, which is the same material as the cathode electrode 23, is arranged at a point approximately 1 mm inside the bevel end surface 201 in the direction of the cathode electrode 23. Depending on the conditions, the effect of preventing the inflow of the insulator 24 can be expected sufficiently even by this one means consisting of the convex pattern of aluminum.
【００２１】図３は本発明の更に別の第三の実施例とし
ての高耐圧半導体装置の模式的断面構造図を示す。図３
において、３１はシリコン基板、３２はアノード電極、
３３はカソード電極、３４は絶縁物、３６はゲート電
極、３７は酸化膜のパターン、３８はポリイミドの凸状
パターン、３９は端面保護のためのシリコーンゴム、４
０はシリコーンゴム３９を支えるためのフッ素樹脂、３
０１はベベル面である。図３は本発明の高耐圧半導体装
置としてカソード電極面に、ポリイミドの凸状パターン
３８と酸化膜のパターン３７を重ねて配置してＳＩサイ
リスタを構成した例を示す。ベベル面３０１は正ベベル
が形成してあり、接合表面が露出している。ここで、こ
のカソード電極面に酸化膜のパターン３７及びポリイミ
ドの凸状パターン３８によって二重の段差が形成されて
いる。アルミニウムの凸状パターンほど高さが稼げない
ため、前述の２つの実施例ほどの効果は期待できない
が、条件によっては十分絶縁物の流入防止の機能を果た
す。FIG. 3 is a schematic sectional structural view of a high breakdown voltage semiconductor device as a third embodiment of the present invention. FIG.
, 31 is a silicon substrate, 32 is an anode electrode,
33 is a cathode electrode, 34 is an insulator, 36 is a gate electrode, 37 is an oxide film pattern, 38 is a convex pattern of polyimide, 39 is a silicone rubber for protecting the end face, 4
0 is a fluororesin for supporting the silicone rubber 39, 3
01 is a bevel surface. FIG. 3 shows an example of a SI thyristor as a high breakdown voltage semiconductor device of the present invention in which a convex pattern 38 of polyimide and a pattern 37 of oxide film are arranged on the cathode electrode surface so as to overlap each other. The bevel surface 301 is formed with a regular bevel, and the joint surface is exposed. Here, a double step is formed on the cathode electrode surface by the oxide film pattern 37 and the polyimide convex pattern 38. Since the height cannot be gained as much as the convex pattern of aluminum, the effect of the above-mentioned two embodiments cannot be expected, but depending on the condition, it sufficiently functions to prevent the inflow of the insulator.
【００２２】この様に本発明の実施例の構成を採用すれ
ば、各々の製造方法に最も適した構造を採用することに
よって、工程数の増加なしで、絶縁物の流れ込みを防止
した高耐圧半導体装置を提供することができる。By adopting the structure of the embodiment of the present invention as described above, by adopting the structure most suitable for each manufacturing method, it is possible to prevent the inflow of the insulating material without increasing the number of steps, and thus the high breakdown voltage semiconductor. A device can be provided.
【００２３】図６は図４，図５において説明した従来の
構成を有する高耐圧半導体装置の定格電圧印加時におけ
るアノード−ゲート間の漏電流レベルに対するヒストグ
ラムを示す。FIG. 6 shows a histogram of the leakage current level between the anode and the gate when the rated voltage is applied to the high breakdown voltage semiconductor device having the conventional structure described with reference to FIGS.
【００２４】図７は図１に説明した本発明の高耐圧半導
体装置の定格電圧印加時におけるアノード−ゲート間漏
電流レベルに対するヒストグラムを示す。従来の端面処
理構造に比べて、本発明の構成を採用することにより定
格電圧印加時の漏電流レベルは著しく改善されている。FIG. 7 shows a histogram of the leakage current level between the anode and the gate when the rated voltage is applied to the high breakdown voltage semiconductor device of the present invention described in FIG. By adopting the configuration of the present invention, the leakage current level when the rated voltage is applied is remarkably improved as compared with the conventional end surface treatment structure.
【００２５】[0025]
【発明の効果】本発明の高耐圧半導体装置の構成によれ
ば、従来、絶縁物の流れ込み防止のため、広くとってい
た余裕シロを大幅に縮小できるので、高耐圧半導体装置
としての単位面積当たりの電流容量の増加が計れ、小
型，軽量化に寄与する。また、この様な余裕シロを無く
した場合、従来は、高精度な装置等を用い、高精度の塗
布により、電極部への流れ込み防止を計らなければなら
ず、そのための設備等が必要とされたのに対して、高精
度の装置なしで、電極部への絶縁物の流れ込み防止が達
成でき、特に設備を設けることもないため、安価な素子
を提供することができる。According to the structure of the high withstand voltage semiconductor device of the present invention, the wide margin, which has been widely used in the past for preventing the inflow of the insulating material, can be greatly reduced. The current capacity can be increased, which contributes to downsizing and weight saving. Further, in the case where such a margin white is eliminated, conventionally, it has been necessary to use a high-precision device or the like and prevent the inflow into the electrode portion by high-precision coating, and equipment for that is required. On the other hand, the prevention of the inflow of the insulating material into the electrode portion can be achieved without a highly accurate device, and no particular equipment is required, so that an inexpensive element can be provided.
【図１】本発明の一実施例としての高耐圧半導体装置の
模式的断面構造図である。FIG. 1 is a schematic cross-sectional structure diagram of a high breakdown voltage semiconductor device as one embodiment of the present invention.
【図２】本発明の別の実施例としての高耐圧半導体装置
の模式的断面構造図である。FIG. 2 is a schematic cross-sectional structure diagram of a high breakdown voltage semiconductor device as another embodiment of the present invention.
【図３】本発明の第三の実施例としての高耐圧半導体装
置の模式的断面構造図である。FIG. 3 is a schematic cross-sectional structure diagram of a high voltage semiconductor device as a third embodiment of the present invention.
【図４】従来の表面絶縁方法を説明するための模式的断
面構造図である。FIG. 4 is a schematic cross-sectional structure diagram for explaining a conventional surface insulating method.
【図５】従来の別の表面絶縁方法を説明するための模式
的な素子断面構造図である。FIG. 5 is a schematic cross-sectional structure diagram of an element for explaining another conventional surface insulating method.
【図６】従来例における耐圧特性分布（定格電圧印加時
アノード−ゲート間漏電流レベル）FIG. 6 is a breakdown voltage characteristic distribution in the conventional example (anode-gate leakage current level when rated voltage is applied).
【図７】本発明の実施例（図１）おける耐圧特性分布
（定格電圧印加時アノード−ゲート間漏電流レベル）FIG. 7 is a breakdown voltage characteristic distribution in the embodiment of the present invention (FIG. 1) (anode-gate leakage current level when rated voltage is applied).
１，２１，３１，４１，５１ シリコン基板 ２，２２，３２，４２，５５ アノード電極 ３，２３，３３，４３，５４ カソード電極 ４，２４，３４，４５，５３ 絶縁物 ５，２５ アルミニウムの凸状パターン ６，２６，３６ ゲート電極 ７，２７，３７ 酸化膜のパターン ８，２８，３８ ポリイミドの凸状パターン ９，２９，３９ 端面保護のためのシリコーンゴム １０，３０，４０ シリコーンゴムを支えるためのフッ
素樹脂 １１ ｐ+ アノード領域 １２ ｐ+ ゲート領域（ｐB ） １３ ｎ+ カソード領域 １４ ｎエピタキシャル領域 ４４，５２，１０１，２０１，３０１ ベベル面 ４６ ベベル面から主電極端までの距離 ５６ シリコン基板固定用チャック ５７ 高精度位置決めステージ ５８ 高精度位置決めステージのマニュプレータ ５９ 高精度ディスペンサのノズル1, 21, 31, 41, 51 Silicon substrate 2, 22, 32, 42, 55 Anode electrode 3, 23, 33, 43, 54 Cathode electrode 4, 24, 34, 45, 53 Insulator 5, 25 Aluminum convex Pattern 6,26,36 Gate electrode 7,27,37 Oxide film pattern 8,28,38 Polyimide convex pattern 9,29,39 Silicone rubber for end face protection 10,30,40 To support silicone rubber Fluorine resin 11 p + Anode region 12 p + Gate region (p B ) 13 n + Cathode region 14 n Epitaxial region 44, 52, 101, 201, 301 Bevel surface 46 Distance from bevel surface to main electrode end 56 Silicon substrate Fixing chuck 57 High-precision positioning stage 58 Manipulator for high-precision positioning stage 59 High precision Nozzle of the dispenser
Claims (5)
含するように表面絶縁膜を形成した円板状圧接形半導体
基板において、少なくとも半導体基板の一表面上の外周
縁付近にリング凸状部またはリング凹状部を設けて表面
絶縁膜を形成したことを特徴とする高耐圧半導体装置。1. A disc-shaped pressure contact type semiconductor substrate having a surface insulating film formed so as to include a bonding surface exposed to the outer peripheral end face processed portion, and a ring convex portion at least near the outer peripheral edge on one surface of the semiconductor substrate. Alternatively, a high breakdown voltage semiconductor device characterized in that a surface insulating film is formed by providing a ring concave portion.
たことを特徴とする請求項１記載の高耐圧半導体装置。2. The high breakdown voltage semiconductor device according to claim 1, wherein the ring convex portion is formed of aluminum.
たことを特徴とする請求項１記載の高耐圧半導体装置。3. The high breakdown voltage semiconductor device according to claim 1, wherein the ring convex portion is formed of a polyimide resin.
を除去して形成した請求項１記載の高耐圧半導体装置。4. The high breakdown voltage semiconductor device according to claim 1, wherein the ring recess is formed by removing the oxide film on the surface of the semiconductor substrate.
基板の外周と同心状に設けてなる高耐圧半導体装置。5. A high breakdown voltage semiconductor device in which the ring convex portion and the concave portion are provided concentrically with the outer periphery of a semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29201095A JPH09116133A (en) | 1995-10-13 | 1995-10-13 | High voltage semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29201095A JPH09116133A (en) | 1995-10-13 | 1995-10-13 | High voltage semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116133A true JPH09116133A (en) | 1997-05-02 |
Family
ID=17776366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29201095A Pending JPH09116133A (en) | 1995-10-13 | 1995-10-13 | High voltage semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09116133A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124325A (en) * | 2009-12-09 | 2011-06-23 | Renesas Electronics Corp | Semiconductor device and method for manufacturing the same |
| US20140264779A1 (en) * | 2013-03-15 | 2014-09-18 | Infineon Technologies Austria Ag | Metal Deposition on Substrates |
| DE102014103448B4 (en) | 2013-03-15 | 2020-07-30 | Infineon Technologies Austria Ag | Metal deposition on semiconductor wafers |
| EP3608972A4 (en) * | 2017-03-29 | 2020-12-16 | TDK Corporation | Semiconductor device |
-
1995
- 1995-10-13 JP JP29201095A patent/JPH09116133A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124325A (en) * | 2009-12-09 | 2011-06-23 | Renesas Electronics Corp | Semiconductor device and method for manufacturing the same |
| US20140264779A1 (en) * | 2013-03-15 | 2014-09-18 | Infineon Technologies Austria Ag | Metal Deposition on Substrates |
| US9318446B2 (en) * | 2013-03-15 | 2016-04-19 | Infineon Technologies Austria Ag | Metal deposition on substrates |
| US9698106B2 (en) | 2013-03-15 | 2017-07-04 | Infineon Technologies Austria Ag | Metal deposition on substrates |
| DE102014103448B4 (en) | 2013-03-15 | 2020-07-30 | Infineon Technologies Austria Ag | Metal deposition on semiconductor wafers |
| EP3608972A4 (en) * | 2017-03-29 | 2020-12-16 | TDK Corporation | Semiconductor device |
| US11164953B2 (en) | 2017-03-29 | 2021-11-02 | Tdk Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465824B1 (en) | Imager structure | |
| US5324971A (en) | Power semiconductor device having over voltage protection | |
| CN115050737B (en) | Semiconductor structure and forming method thereof | |
| US9299771B2 (en) | Semiconductor device with an electric field reduction mechanism in an edge termination region surrounding the active region | |
| EP3026488A1 (en) | Liquid crystal display device and manufacturing method thereof | |
| US6992340B2 (en) | Semiconductor device | |
| JPH09116133A (en) | High voltage semiconductor device | |
| EP1387407B1 (en) | Semiconductor device and its manufacturing method | |
| JPH03185840A (en) | Thin film transistor | |
| JPS58108771A (en) | Semiconductor device | |
| JP3035215B2 (en) | Semiconductor device | |
| JPH06275836A (en) | Mos type control power semiconductor element | |
| KR940004238B1 (en) | Method of making liquid crystal display devices | |
| US5336905A (en) | Semiconductor device having an insulating substrate and Schottky diodes | |
| JP2004247384A (en) | Pressure contact semiconductor device | |
| JP3292898B2 (en) | Pressure contact type semiconductor device | |
| JPH05181157A (en) | Thin film transistor substrate | |
| JPH07130730A (en) | Semiconductor device and its manufacture | |
| JPH08330337A (en) | Flat type semiconductor device | |
| US20190165111A1 (en) | Semiconductor device structure and method of manufacture | |
| JPH06244408A (en) | Manufacture of bi-directional semiconductor device | |
| JP2903864B2 (en) | Manufacturing method of flat semiconductor device | |
| JPH04114474A (en) | Semiconductor element | |
| JPH08274265A (en) | Semiconductor device | |
| JPS60260150A (en) | Semiconductor device |