JPH09113878A - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JPH09113878A JPH09113878A JP27238795A JP27238795A JPH09113878A JP H09113878 A JPH09113878 A JP H09113878A JP 27238795 A JP27238795 A JP 27238795A JP 27238795 A JP27238795 A JP 27238795A JP H09113878 A JPH09113878 A JP H09113878A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- scanning signal
- liquid crystal
- pixel electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 走査駆動回路の構成の簡略化によるチップサ
イズの小型化および低コスト化を図り、小型で低価格な
液晶表示装置を実現する。 【解決手段】 各画素に薄膜トランジスタを有する液晶
パネルにおいて、導通状態の薄膜トランジスタのゲート
電極が接続される走査信号配線の容量Ｃb と補助容量の
形成される隣接走査信号配線の容量Ｃa とが、Ｃa ＞Ｃ
b となるように、各画素電極の補助容量と薄膜トランジ
スタのゲート・ドレイン間寄生容量と画素容量の値を設
定することにより、薄膜トランジスタを導通状態にする
ためのオン電圧Ｖonが走査信号配線に印加されている１
走査期間にのみ、画素電極に接続される補助容量を形成
する隣接走査信号配線に対して、補償電圧Ｖga，Ｖgbを
印加する。このように、補償電圧印加期間を１走査期間
としているため、走査信号配線を駆動する走査駆動回路
は、同時に３種類の電圧を出力できればよく、構成の簡
略化を図れる。
イズの小型化および低コスト化を図り、小型で低価格な
液晶表示装置を実現する。 【解決手段】 各画素に薄膜トランジスタを有する液晶
パネルにおいて、導通状態の薄膜トランジスタのゲート
電極が接続される走査信号配線の容量Ｃb と補助容量の
形成される隣接走査信号配線の容量Ｃa とが、Ｃa ＞Ｃ
b となるように、各画素電極の補助容量と薄膜トランジ
スタのゲート・ドレイン間寄生容量と画素容量の値を設
定することにより、薄膜トランジスタを導通状態にする
ためのオン電圧Ｖonが走査信号配線に印加されている１
走査期間にのみ、画素電極に接続される補助容量を形成
する隣接走査信号配線に対して、補償電圧Ｖga，Ｖgbを
印加する。このように、補償電圧印加期間を１走査期間
としているため、走査信号配線を駆動する走査駆動回路
は、同時に３種類の電圧を出力できればよく、構成の簡
略化を図れる。
Description
【０００１】
【発明の属する技術分野】この発明は、テレビジョンや
コンピュータ等に用いられる液晶表示装置およびその駆
動方法に関するものである。
コンピュータ等に用いられる液晶表示装置およびその駆
動方法に関するものである。
【０００２】
【従来の技術】図４は従来の液晶表示装置に用いられて
いた液晶表示パネルの画素構成図である。図４におい
て、４１は走査信号配線、４２は走査信号配線４１と絶
縁層を介して交差する画像信号配線、４３は薄膜トラン
ジスタ（ＴＦＴ）、４４は一部が走査信号配線４１上に
絶縁層を介して形成された画素電極である。
いた液晶表示パネルの画素構成図である。図４におい
て、４１は走査信号配線、４２は走査信号配線４１と絶
縁層を介して交差する画像信号配線、４３は薄膜トラン
ジスタ（ＴＦＴ）、４４は一部が走査信号配線４１上に
絶縁層を介して形成された画素電極である。
【０００３】走査信号配線４１と画像信号配線４２の交
差点に薄膜トランジスタ４３が配置され、そのドレイン
電極４５が画素電極４４に接続され、ソース電極４６が
画像信号配線４２に接続され、ゲート電極４７が走査信
号配線４１に接続されている。画素電極４４と対向配置
される共通電極（図示せず）は、走査信号配線４１や画
素電極４４等が形成された基板と対向する別基板上に形
成され、この両基板間に液晶材料が挟まれた構造とな
る。
差点に薄膜トランジスタ４３が配置され、そのドレイン
電極４５が画素電極４４に接続され、ソース電極４６が
画像信号配線４２に接続され、ゲート電極４７が走査信
号配線４１に接続されている。画素電極４４と対向配置
される共通電極（図示せず）は、走査信号配線４１や画
素電極４４等が形成された基板と対向する別基板上に形
成され、この両基板間に液晶材料が挟まれた構造とな
る。
【０００４】この液晶パネルの１画素当たりの等価回路
を図５に示す。図５において、Ｃgdは薄膜トランジスタ
４３のドレイン電極４５と走査信号配線４１との間に形
成される寄生容量、Ｃs は画素電極４４と前段の走査信
号配線４１との間に形成される補助容量、Ｃl は画素電
極４４と共通電極との間に形成される画素容量である。
また、Ｖg は走査信号配線４１に印加される走査信号電
圧、Ｖs は画像信号配線４２に印加される画像信号電
圧、Ｖc は共通電極に印加されるコモン電圧である。こ
のような液晶表示装置は、例えば特開平２−１５７８１
５号公報に記載されている。
を図５に示す。図５において、Ｃgdは薄膜トランジスタ
４３のドレイン電極４５と走査信号配線４１との間に形
成される寄生容量、Ｃs は画素電極４４と前段の走査信
号配線４１との間に形成される補助容量、Ｃl は画素電
極４４と共通電極との間に形成される画素容量である。
また、Ｖg は走査信号配線４１に印加される走査信号電
圧、Ｖs は画像信号配線４２に印加される画像信号電
圧、Ｖc は共通電極に印加されるコモン電圧である。こ
のような液晶表示装置は、例えば特開平２−１５７８１
５号公報に記載されている。
【０００５】以上のように構成された液晶パネルを用い
た従来の液晶表示装置の動作を以下に説明する。図６は
従来の液晶表示装置の駆動方法を示す駆動電圧波形図で
ある。図６（ａ）は画像信号電圧Ｖs およびコモン電圧
Ｖc の波形であり、図６（ｂ）〜（ｅ）は順次印加され
る走査信号電圧Ｖg （Ｖg1〜Ｖg4）の波形である。
た従来の液晶表示装置の動作を以下に説明する。図６は
従来の液晶表示装置の駆動方法を示す駆動電圧波形図で
ある。図６（ａ）は画像信号電圧Ｖs およびコモン電圧
Ｖc の波形であり、図６（ｂ）〜（ｅ）は順次印加され
る走査信号電圧Ｖg （Ｖg1〜Ｖg4）の波形である。
【０００６】画像信号電圧Ｖs は、１走査期間（１Ｈ）
毎にコモン電圧Ｖc を基準に極性反転する電圧となって
いる。走査信号電圧Ｖg1〜Ｖg4において、Ｖon、Ｖoff
はそれぞれ薄膜トランジスタ４３をオン、オフさせる電
圧である。また、Ｖga、Ｖgbは補助容量Ｃs に与える補
償電圧であり、順次走査される走査信号配線毎にＶgaと
Ｖgbが交互に切り換えて印加される。そして、この補償
電圧Ｖga、Ｖgbは２走査期間印加し、１フレーム毎に画
像信号電圧Ｖs の極性と同期させてＶgaとＶgbとを入れ
替える。
毎にコモン電圧Ｖc を基準に極性反転する電圧となって
いる。走査信号電圧Ｖg1〜Ｖg4において、Ｖon、Ｖoff
はそれぞれ薄膜トランジスタ４３をオン、オフさせる電
圧である。また、Ｖga、Ｖgbは補助容量Ｃs に与える補
償電圧であり、順次走査される走査信号配線毎にＶgaと
Ｖgbが交互に切り換えて印加される。そして、この補償
電圧Ｖga、Ｖgbは２走査期間印加し、１フレーム毎に画
像信号電圧Ｖs の極性と同期させてＶgaとＶgbとを入れ
替える。
【０００７】以上のように液晶パネルを駆動することに
より、薄膜トランジスタ４３がオフ状態となった時の各
画素の液晶に印加される液晶画素電圧Ｖlcは、（数１）
および（数２）により算出される。液晶画素電圧Ｖ
lcは、画像信号電圧Ｖs の１フレーム毎の極性反転に対
して正、負２種類の電圧となる。そのため、コモン電圧
Ｖ c に対して正側をＶlc＋、負側をＶlc−と定義した。
より、薄膜トランジスタ４３がオフ状態となった時の各
画素の液晶に印加される液晶画素電圧Ｖlcは、（数１）
および（数２）により算出される。液晶画素電圧Ｖ
lcは、画像信号電圧Ｖs の１フレーム毎の極性反転に対
して正、負２種類の電圧となる。そのため、コモン電圧
Ｖ c に対して正側をＶlc＋、負側をＶlc−と定義した。
【０００８】
【数１】
【０００９】
【数２】
【００１０】ここで、Ｖlc＋とＶlc−の実効値が等しく
なるように、補償電圧ＶgaとＶgbを設定することで、液
晶を交流駆動することができるものである。
なるように、補償電圧ＶgaとＶgbを設定することで、液
晶を交流駆動することができるものである。
【００１１】
【発明が解決しようとする課題】しかしながら、上記の
ように駆動するためには、図６からも明らかなように、
走査信号配線４１を駆動する走査駆動回路は、Ｖon、Ｖ
off 、Ｖga、Ｖgbの４種類の電圧を同時に出力できる構
成とする必要がある。そのため、走査駆動回路の構成が
複雑でチップサイズが大きくなり、液晶表示装置のコス
トアップやサイズを小さくできないという課題を有して
いた。
ように駆動するためには、図６からも明らかなように、
走査信号配線４１を駆動する走査駆動回路は、Ｖon、Ｖ
off 、Ｖga、Ｖgbの４種類の電圧を同時に出力できる構
成とする必要がある。そのため、走査駆動回路の構成が
複雑でチップサイズが大きくなり、液晶表示装置のコス
トアップやサイズを小さくできないという課題を有して
いた。
【００１２】この発明はかかる課題に鑑み、走査駆動回
路の構成の簡略化によるチップサイズの小型化および低
コスト化を図り、小型化および低価格化を実現できる液
晶表示装置およびその駆動方法を提供することを目的と
するものである。
路の構成の簡略化によるチップサイズの小型化および低
コスト化を図り、小型化および低価格化を実現できる液
晶表示装置およびその駆動方法を提供することを目的と
するものである。
【００１３】
【課題を解決するための手段】請求項１記載の液晶表示
装置は、直交配置した複数の走査信号配線および複数の
画像信号配線と、走査信号配線と画像信号配線の各交差
点に配置され走査信号配線にゲート電極を接続し画像信
号配線にソース電極を接続した薄膜トランジスタと、薄
膜トランジスタのドレイン電極に接続されるとともに隣
接する走査信号配線との間に補助容量を形成した画素電
極と、画素電極と液晶材料を挟んで対向配置され画素電
極との間に画素容量を形成した共通電極とを備えた液晶
表示装置であって、画素電極に画像信号電圧を印加する
ために薄膜トランジスタを導通状態にするオン電圧が走
査信号配線に印加されたとき、オン電圧が印加された走
査信号配線の容量値（以下「等価容量Ｃb 」という）よ
りも、画像信号電圧が印加される画素電極との間に補助
容量を形成した隣接する走査信号配線の容量値（以下
「等価容量Ｃa 」という）の方が大きくなるように、薄
膜トランジスタのゲート・ドレイン間寄生容量，補助容
量および画素容量の値を設定したことを特徴とする。
装置は、直交配置した複数の走査信号配線および複数の
画像信号配線と、走査信号配線と画像信号配線の各交差
点に配置され走査信号配線にゲート電極を接続し画像信
号配線にソース電極を接続した薄膜トランジスタと、薄
膜トランジスタのドレイン電極に接続されるとともに隣
接する走査信号配線との間に補助容量を形成した画素電
極と、画素電極と液晶材料を挟んで対向配置され画素電
極との間に画素容量を形成した共通電極とを備えた液晶
表示装置であって、画素電極に画像信号電圧を印加する
ために薄膜トランジスタを導通状態にするオン電圧が走
査信号配線に印加されたとき、オン電圧が印加された走
査信号配線の容量値（以下「等価容量Ｃb 」という）よ
りも、画像信号電圧が印加される画素電極との間に補助
容量を形成した隣接する走査信号配線の容量値（以下
「等価容量Ｃa 」という）の方が大きくなるように、薄
膜トランジスタのゲート・ドレイン間寄生容量，補助容
量および画素容量の値を設定したことを特徴とする。
【００１４】このように、等価容量Ｃa ，Ｃb をＣa ＞
Ｃb とすることで、画像信号電圧が印加される画素電極
との間に補助容量を形成した隣接する走査信号配線に対
して印加する補償電圧を、画素電極に画像信号電圧を印
加するために薄膜トランジスタを導通状態にするオン電
圧が走査信号配線に印加されている期間（１走査期間）
にのみ印加すれば、例えば薄膜トランジスタをオンから
オフにする過渡期間において、補助容量が形成される隣
接する走査信号配線の容量性負荷が大きくなり、走査信
号配線を駆動する走査駆動回路の内部抵抗や走査信号配
線抵抗のために、補助容量に印加されるオフ電圧は薄膜
トランジスタのゲート電極へ印加されるオフ電圧より時
間的にわずかだけ遅れてしまうので、補助容量には直前
まで印加されていた補償電圧が保存された状態で薄膜ト
ランジスタが遮断状態となる。したがって、従来の液晶
表示装置のように補償電圧を２走査期間出力した場合と
ほぼ同様の駆動条件で液晶表示パネルを駆動することが
でき、走査信号配線を駆動する走査駆動回路は、同時に
３種類の電圧を出力できる構成であればよく、走査駆動
回路の構成の簡略化によるチップサイズの小型化および
低コスト化が図れ、低価格でコンパクトな液晶表示装置
を実現することができる。
Ｃb とすることで、画像信号電圧が印加される画素電極
との間に補助容量を形成した隣接する走査信号配線に対
して印加する補償電圧を、画素電極に画像信号電圧を印
加するために薄膜トランジスタを導通状態にするオン電
圧が走査信号配線に印加されている期間（１走査期間）
にのみ印加すれば、例えば薄膜トランジスタをオンから
オフにする過渡期間において、補助容量が形成される隣
接する走査信号配線の容量性負荷が大きくなり、走査信
号配線を駆動する走査駆動回路の内部抵抗や走査信号配
線抵抗のために、補助容量に印加されるオフ電圧は薄膜
トランジスタのゲート電極へ印加されるオフ電圧より時
間的にわずかだけ遅れてしまうので、補助容量には直前
まで印加されていた補償電圧が保存された状態で薄膜ト
ランジスタが遮断状態となる。したがって、従来の液晶
表示装置のように補償電圧を２走査期間出力した場合と
ほぼ同様の駆動条件で液晶表示パネルを駆動することが
でき、走査信号配線を駆動する走査駆動回路は、同時に
３種類の電圧を出力できる構成であればよく、走査駆動
回路の構成の簡略化によるチップサイズの小型化および
低コスト化が図れ、低価格でコンパクトな液晶表示装置
を実現することができる。
【００１５】請求項２記載の液晶表示装置の駆動方法
は、請求項１記載の液晶表示装置の駆動方法であって、
画素電極に画像信号電圧を印加するために薄膜トランジ
スタを導通状態にするオン電圧が走査信号配線に印加さ
れている期間にのみ、画像信号電圧が印加される画素電
極との間に補助容量を形成した隣接する走査信号配線に
対して所定の補償電圧を印加することを特徴とする。こ
れにより、上述したように、走査信号配線を駆動する走
査駆動回路は、同時に３種類の電圧を出力できる構成で
あればよく、走査駆動回路の構成の簡略化によるチップ
サイズの小型化および低コスト化が図れ、低価格でコン
パクトな液晶表示装置を実現することができる。
は、請求項１記載の液晶表示装置の駆動方法であって、
画素電極に画像信号電圧を印加するために薄膜トランジ
スタを導通状態にするオン電圧が走査信号配線に印加さ
れている期間にのみ、画像信号電圧が印加される画素電
極との間に補助容量を形成した隣接する走査信号配線に
対して所定の補償電圧を印加することを特徴とする。こ
れにより、上述したように、走査信号配線を駆動する走
査駆動回路は、同時に３種類の電圧を出力できる構成で
あればよく、走査駆動回路の構成の簡略化によるチップ
サイズの小型化および低コスト化が図れ、低価格でコン
パクトな液晶表示装置を実現することができる。
【００１６】請求項３記載の液晶表示装置の駆動方法
は、請求項２記載の液晶表示装置の駆動方法において、
所定の補償電圧は第１および第２の補償電圧からなり、
１走査信号配線毎に第１および第２の補償電圧を交互に
印加し、かつ同一走査信号配線に対して１フレーム毎に
第１および第２の補償電圧を交互に印加することを特徴
とする。
は、請求項２記載の液晶表示装置の駆動方法において、
所定の補償電圧は第１および第２の補償電圧からなり、
１走査信号配線毎に第１および第２の補償電圧を交互に
印加し、かつ同一走査信号配線に対して１フレーム毎に
第１および第２の補償電圧を交互に印加することを特徴
とする。
【００１７】
【発明の実施の形態】図１はこの発明の実施の形態にお
ける液晶表示装置に用いる液晶パネルの１画素当たりの
等価回路である。図１において、１は走査駆動回路（図
示せず）から走査信号電圧Ｖg が印加される走査信号配
線、２は画像信号電圧Ｖs が印加される画像信号配線、
３はスイッチング素子である薄膜トランジスタ、４は薄
膜トランジスタ３のドレイン電極、５は薄膜トランジス
タ３のゲート電極、６は薄膜トランジスタ３のソース電
極、７は走査信号配線抵抗および走査駆動回路の内部抵
抗、８は画素電極、９はコモン電圧（ここでは接地）Ｖ
c が印加される共通電極、Ｃgdは走査信号配線１（ゲー
ト電極５）とドレイン電極４との間に形成されるゲート
・ドレイン間寄生容量、Ｃs は画素電極８と走査信号配
線１との間に形成される補助容量、Ｃl は画素電極８と
共通電極９との間に形成される画素容量である。
ける液晶表示装置に用いる液晶パネルの１画素当たりの
等価回路である。図１において、１は走査駆動回路（図
示せず）から走査信号電圧Ｖg が印加される走査信号配
線、２は画像信号電圧Ｖs が印加される画像信号配線、
３はスイッチング素子である薄膜トランジスタ、４は薄
膜トランジスタ３のドレイン電極、５は薄膜トランジス
タ３のゲート電極、６は薄膜トランジスタ３のソース電
極、７は走査信号配線抵抗および走査駆動回路の内部抵
抗、８は画素電極、９はコモン電圧（ここでは接地）Ｖ
c が印加される共通電極、Ｃgdは走査信号配線１（ゲー
ト電極５）とドレイン電極４との間に形成されるゲート
・ドレイン間寄生容量、Ｃs は画素電極８と走査信号配
線１との間に形成される補助容量、Ｃl は画素電極８と
共通電極９との間に形成される画素容量である。
【００１８】以上のような等価回路の液晶パネルを用い
た液晶表示装置の動作を、以下に説明する。図２はこの
発明の液晶表示装置の駆動方法を示す駆動電圧波形図で
ある。図２（ａ）は画像信号電圧Ｖs およびコモン電圧
Ｖc の波形であり、図２（ｂ）〜（ｅ）は順次印加され
る走査信号電圧Ｖg （Ｖg1〜Ｖg4）の波形である。
た液晶表示装置の動作を、以下に説明する。図２はこの
発明の液晶表示装置の駆動方法を示す駆動電圧波形図で
ある。図２（ａ）は画像信号電圧Ｖs およびコモン電圧
Ｖc の波形であり、図２（ｂ）〜（ｅ）は順次印加され
る走査信号電圧Ｖg （Ｖg1〜Ｖg4）の波形である。
【００１９】画像信号電圧Ｖs は、１走査期間（１Ｈ）
毎にコモン電圧Ｖc を基準に極性反転する電圧となって
いる。走査信号電圧Ｖg1〜Ｖg4において、Ｖon、Ｖoff
はそれぞれ薄膜トランジスタ３をオン、オフさせる電圧
である。また、Ｖga、Ｖgbは補助容量Ｃs に与える補償
電圧であり、順次走査される走査信号配線毎にＶgaとＶ
gbが交互に切り換えて印加される。そして、この補償電
圧Ｖga、Ｖgbは１走査期間印加し、１フレーム毎に画像
信号電圧Ｖs の極性と同期させてＶgaとＶgbとを入れ替
える。
毎にコモン電圧Ｖc を基準に極性反転する電圧となって
いる。走査信号電圧Ｖg1〜Ｖg4において、Ｖon、Ｖoff
はそれぞれ薄膜トランジスタ３をオン、オフさせる電圧
である。また、Ｖga、Ｖgbは補助容量Ｃs に与える補償
電圧であり、順次走査される走査信号配線毎にＶgaとＶ
gbが交互に切り換えて印加される。そして、この補償電
圧Ｖga、Ｖgbは１走査期間印加し、１フレーム毎に画像
信号電圧Ｖs の極性と同期させてＶgaとＶgbとを入れ替
える。
【００２０】上記のように液晶パネルに電圧を印加した
とき、補助容量Ｃs の電圧と薄膜トランジスタ３のゲー
ト電極５に印加される電圧波形を図３に示す。図３にお
いて、Ｖcsは補助容量Ｃs に印加される電圧、Ｖg はゲ
ート電極５に印加される電圧を示している。ここで、Ｖ
g がＶonからＶgbへ変化する瞬間の図１のＡ点とＢ点か
ら見た等価容量を比較すると、薄膜トランジスタ３は導
通状態となっているため、補助容量Ｃs の薄膜トランジ
スタ側は画像信号電圧Ｖs に接続されており、Ａ点での
等価容量Ｃa は（数３）となる。一方、Ｂ点における等
価容量Ｃb は（数４）となる。
とき、補助容量Ｃs の電圧と薄膜トランジスタ３のゲー
ト電極５に印加される電圧波形を図３に示す。図３にお
いて、Ｖcsは補助容量Ｃs に印加される電圧、Ｖg はゲ
ート電極５に印加される電圧を示している。ここで、Ｖ
g がＶonからＶgbへ変化する瞬間の図１のＡ点とＢ点か
ら見た等価容量を比較すると、薄膜トランジスタ３は導
通状態となっているため、補助容量Ｃs の薄膜トランジ
スタ側は画像信号電圧Ｖs に接続されており、Ａ点での
等価容量Ｃa は（数３）となる。一方、Ｂ点における等
価容量Ｃb は（数４）となる。
【００２１】
【数３】
【００２２】
【数４】
【００２３】そこで、Ｃs ＝Ｃl 、Ｃs ＞Ｃgd（Ｃgdは
Ｃs より十分小さい値）となるように画素構成を設定す
ると、Ｃa ＝Ｃs 、Ｃb ＝Ｃs ／２と近似することがで
き、Ｃa ＞Ｃb が成立する。したがって、走査駆動回路
（図示せず）から見た時定数は、走査信号配線抵抗およ
び走査駆動回路の内部抵抗７が存在するために、上記Ｃ
a とＣb の容量差によって補助容量側の時定数はゲート
電極側の時定数の２倍となり、図３のように、ＶcsのＶ
gaからＶoff への遷移時間は、Ｖg のＶonからＶgbへの
遷移時間に対して約２倍の時間がかかることになる。ま
た、薄膜トランジスタ３は、図３に示されるようにＶga
の電位で完全に遮断状態になるため、薄膜トランジスタ
３が遮断状態になる瞬間では、補助容量Ｃs の電圧Ｖcs
はわずか低下するだけで直前まで印加されていた補償電
圧Ｖga（またはＶgb）がほとんど保存されている。その
ため、上記構成による液晶画素電圧Ｖlcは、従来の液晶
表示装置と同じように（数１）および（数２）で表すこ
とができ、従来の液晶表示装置の補償電圧印加期間を２
走査期間とした駆動と同様に扱うことができる。ただ
し、厳密には（数１）と（数２）におけるＶgaとＶgbの
値は上記理由から理論値からわずかに異なるが、走査駆
動回路の出力電圧をあらかじめ補正しておくことで容易
に対応することができる。
Ｃs より十分小さい値）となるように画素構成を設定す
ると、Ｃa ＝Ｃs 、Ｃb ＝Ｃs ／２と近似することがで
き、Ｃa ＞Ｃb が成立する。したがって、走査駆動回路
（図示せず）から見た時定数は、走査信号配線抵抗およ
び走査駆動回路の内部抵抗７が存在するために、上記Ｃ
a とＣb の容量差によって補助容量側の時定数はゲート
電極側の時定数の２倍となり、図３のように、ＶcsのＶ
gaからＶoff への遷移時間は、Ｖg のＶonからＶgbへの
遷移時間に対して約２倍の時間がかかることになる。ま
た、薄膜トランジスタ３は、図３に示されるようにＶga
の電位で完全に遮断状態になるため、薄膜トランジスタ
３が遮断状態になる瞬間では、補助容量Ｃs の電圧Ｖcs
はわずか低下するだけで直前まで印加されていた補償電
圧Ｖga（またはＶgb）がほとんど保存されている。その
ため、上記構成による液晶画素電圧Ｖlcは、従来の液晶
表示装置と同じように（数１）および（数２）で表すこ
とができ、従来の液晶表示装置の補償電圧印加期間を２
走査期間とした駆動と同様に扱うことができる。ただ
し、厳密には（数１）と（数２）におけるＶgaとＶgbの
値は上記理由から理論値からわずかに異なるが、走査駆
動回路の出力電圧をあらかじめ補正しておくことで容易
に対応することができる。
【００２４】以上のようにこの実施の形態によれば、等
価容量Ｃa とＣb がＣa ＞Ｃb となるように、補助容量
Ｃs ，ゲート・ドレイン間寄生容量Ｃgdおよび画素容量
Ｃlを設定してあり、補償電圧Ｖga，Ｖgbの印加期間を
１走査期間としているため、走査信号配線１を駆動する
走査駆動回路は、図２（ｂ）〜（ｅ）からわかるように
同時に３種類の電圧を出力できる構成であればよく、走
査駆動回路の構成の簡略化によるチップサイズの小型化
および低コスト化が図れ、低価格でコンパクトな液晶表
示装置を実現することができる。また、表示容量が大き
くなる大画面、大容量の液晶表示装置に対しては、走査
駆動回路の規模が増大するため、特に効果が大きくなる
ものである。
価容量Ｃa とＣb がＣa ＞Ｃb となるように、補助容量
Ｃs ，ゲート・ドレイン間寄生容量Ｃgdおよび画素容量
Ｃlを設定してあり、補償電圧Ｖga，Ｖgbの印加期間を
１走査期間としているため、走査信号配線１を駆動する
走査駆動回路は、図２（ｂ）〜（ｅ）からわかるように
同時に３種類の電圧を出力できる構成であればよく、走
査駆動回路の構成の簡略化によるチップサイズの小型化
および低コスト化が図れ、低価格でコンパクトな液晶表
示装置を実現することができる。また、表示容量が大き
くなる大画面、大容量の液晶表示装置に対しては、走査
駆動回路の規模が増大するため、特に効果が大きくなる
ものである。
【００２５】なお、上記実施の形態に示した補助容量Ｃ
s と画素容量Ｃl と寄生容量Ｃgdの値の設定は上述した
条件に限られるものではなく、等価容量Ｃa とＣb とが
常にＣa ＞Ｃb となるように構成すればよい。また、等
価容量Ｃa はＣb の１．５〜２倍程度が好ましいがこれ
に限定する必要はない。また、上記実施の形態では、補
助容量Ｃs を接続する走査信号配線１は走査順序に対し
て前段の走査信号配線となっているが、走査順序に対し
て後段の走査信号配線に接続した構成でもよく、その場
合には補償電圧Ｖga，Ｖgbを１走査期間出力した後に電
圧Ｖonを印加する走査信号電圧とすることで、同様の駆
動を実現することができる。
s と画素容量Ｃl と寄生容量Ｃgdの値の設定は上述した
条件に限られるものではなく、等価容量Ｃa とＣb とが
常にＣa ＞Ｃb となるように構成すればよい。また、等
価容量Ｃa はＣb の１．５〜２倍程度が好ましいがこれ
に限定する必要はない。また、上記実施の形態では、補
助容量Ｃs を接続する走査信号配線１は走査順序に対し
て前段の走査信号配線となっているが、走査順序に対し
て後段の走査信号配線に接続した構成でもよく、その場
合には補償電圧Ｖga，Ｖgbを１走査期間出力した後に電
圧Ｖonを印加する走査信号電圧とすることで、同様の駆
動を実現することができる。
【００２６】
【発明の効果】以上説明したようにこの発明によれば、
画素構成による各容量値を特定し、駆動電圧波形を簡略
化することにより、走査駆動回路の構成を簡単にするこ
とができるため、走査駆動回路の低コスト化、小型化が
でき、経済性の良い小型の液晶表示装置を性能の劣化な
く実現できるものである。また、この発明は表示容量が
大きくなる大画面、大容量表示装置に対しては、走査駆
動回路の規模が増大するため、特に効果が大きくなるも
のである。
画素構成による各容量値を特定し、駆動電圧波形を簡略
化することにより、走査駆動回路の構成を簡単にするこ
とができるため、走査駆動回路の低コスト化、小型化が
でき、経済性の良い小型の液晶表示装置を性能の劣化な
く実現できるものである。また、この発明は表示容量が
大きくなる大画面、大容量表示装置に対しては、走査駆
動回路の規模が増大するため、特に効果が大きくなるも
のである。
【図１】この発明の実施の形態における液晶表示装置に
用いる液晶パネルの１画素構成を示す等価回路図。
用いる液晶パネルの１画素構成を示す等価回路図。
【図２】この発明の実施の形態における液晶表示装置に
用いる液晶パネルの駆動電圧波形図。
用いる液晶パネルの駆動電圧波形図。
【図３】この発明の実施の形態における液晶表示装置に
用いる液晶パネルの画素に印加される電圧波形図。
用いる液晶パネルの画素に印加される電圧波形図。
【図４】従来の液晶表示装置に用いられていた液晶パネ
ルの画素構成図。
ルの画素構成図。
【図５】従来の液晶表示装置に用いられていた液晶パネ
ルの１画素の等価回路図。
ルの１画素の等価回路図。
【図６】従来の液晶表示装置の液晶パネルの駆動電圧波
形図。
形図。
１ 走査信号配線 ２ 画像信号配線 ３ 薄膜トランジスタ ４ ドレイン電極 ５ ゲート電極 ６ ソース電極 ７ 走査信号配線抵抗および走査駆動回路の内部抵抗 ８ 画素電極 ９ 共通電極 Ｃgd ゲート・ドレイン間寄生容量 Ｃs 補助容量 Ｃl 画素容量 Ｖg 走査信号電圧 Ｖs 画像信号電圧 Ｖc コモン電圧
Claims (3)
- 【請求項１】 直交配置した複数の走査信号配線および
複数の画像信号配線と、前記走査信号配線と前記画像信
号配線の各交差点に配置され前記走査信号配線にゲート
電極を接続し前記画像信号配線にソース電極を接続した
薄膜トランジスタと、前記薄膜トランジスタのドレイン
電極に接続されるとともに隣接する走査信号配線との間
に補助容量を形成した画素電極と、前記画素電極と液晶
材料を挟んで対向配置され前記画素電極との間に画素容
量を形成した共通電極とを備えた液晶表示装置であっ
て、 前記画素電極に画像信号電圧を印加するために前記薄膜
トランジスタを導通状態にするオン電圧が前記走査信号
配線に印加されたとき、前記オン電圧が印加された走査
信号配線の容量値よりも、前記画像信号電圧が印加され
る前記画素電極との間に補助容量を形成した前記隣接す
る走査信号配線の容量値の方が大きくなるように、前記
薄膜トランジスタのゲート・ドレイン間寄生容量，前記
補助容量および前記画素容量の値を設定したことを特徴
とする液晶表示装置。 - 【請求項２】 請求項１記載の液晶表示装置の駆動方法
であって、 画素電極に画像信号電圧を印加するために薄膜トランジ
スタを導通状態にするオン電圧が走査信号配線に印加さ
れている期間にのみ、前記画像信号電圧が印加される前
記画素電極との間に補助容量を形成した隣接する走査信
号配線に対して所定の補償電圧を印加することを特徴と
する液晶表示装置の駆動方法。 - 【請求項３】 所定の補償電圧は第１および第２の補償
電圧からなり、１走査信号配線毎に前記第１および第２
の補償電圧を交互に印加し、かつ同一走査信号配線に対
して１フレーム毎に前記第１および第２の補償電圧を交
互に印加することを特徴とする請求項２記載の液晶表示
装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27238795A JPH09113878A (ja) | 1995-10-20 | 1995-10-20 | 液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27238795A JPH09113878A (ja) | 1995-10-20 | 1995-10-20 | 液晶表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09113878A true JPH09113878A (ja) | 1997-05-02 |
Family
ID=17513181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27238795A Pending JPH09113878A (ja) | 1995-10-20 | 1995-10-20 | 液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09113878A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001125069A (ja) * | 1999-10-28 | 2001-05-11 | Fujitsu Ltd | 液晶表示装置 |
| CN103680437A (zh) * | 2013-11-11 | 2014-03-26 | 京东方科技集团股份有限公司 | 电流获取装置、驱动装置及方法、阵列基板及其制备方法 |
-
1995
- 1995-10-20 JP JP27238795A patent/JPH09113878A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001125069A (ja) * | 1999-10-28 | 2001-05-11 | Fujitsu Ltd | 液晶表示装置 |
| CN103680437A (zh) * | 2013-11-11 | 2014-03-26 | 京东方科技集团股份有限公司 | 电流获取装置、驱动装置及方法、阵列基板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| JP3511409B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JPH0334077B2 (ja) | ||
| US5936598A (en) | Capacitive load drive circuit and method | |
| JP2999328B2 (ja) | アクティブマトリクス基板 | |
| JP2943665B2 (ja) | 液晶表示装置 | |
| EP0526076B1 (en) | Active matrix liquid crystal display apparatus | |
| JPH1039277A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3325311B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH09113878A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH0473929B2 (ja) | ||
| JP2005128101A (ja) | 液晶表示装置 | |
| JP3243583B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09258261A (ja) | 液晶パネル | |
| JP3533476B2 (ja) | 液晶表示装置 | |
| US20050017937A1 (en) | Active matrix driver | |
| JP3434352B2 (ja) | 表示装置 | |
| JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3103161B2 (ja) | 液晶表示装置 | |
| JP2000330091A (ja) | 液晶表示装置およびその駆動方法 | |
| KR100292400B1 (ko) | 액정디스플레이패널 | |
| JPH07114045A (ja) | 液晶表示装置 | |
| JPH06202076A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JPH07325317A (ja) | 液晶表示装置 | |
| JP3176846B2 (ja) | 液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |