JPH09107107A - 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 高信頼性が長時間維持されるＴＦＴを提供す
る。 【解決手段】 絶縁基板１上に形成されたpoly -Ｓｉ層
１００ａにチャネル領域２とこれを挟むソース及びドレ
イン領域５，６とを形成してなる薄膜トランジスタにお
いて、poly -Ｓｉ層１００ａにおけるチャネル領域２の
横にソース及びドレイン領域５，６とは反対導電型の反
対導電型領域７をチャネル領域２に接触するように形成
し、この反対導電型領域７の電位をソース領域５の電位
よりも低く保持する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像読み取り用セン
サやＲＡＭ（Random Access Memory）の負荷や液晶表示
装置等に用いられる薄膜トランジスタ（Thin Film Tran
sistor：以下、略してＴＦＴとも称す。），薄膜トラン
ジスタアレイ（以下、ＴＦＴアレイとも称す。）及び液
晶表示装置（以下、略してＬＣＤとも称す。）に関する
ものである。

【０００２】

【従来の技術】薄膜トランジスタを用いた液晶表示装置
の分野において、駆動回路が内蔵可能な多結晶シリコン
薄膜トランジスタ（以下、略してpoly-Si ＴＦＴとも称
す。）は、主としてビデオテープレコーダのビューファ
インダや投写型の液晶表示装置で実用化されており、更
なる研究開発も活発に行われている。特に、高価な石英
基板ではなく、安価なガラス基板が用い、比較的低温
（概ね６００℃以下）で作製できる低温poly-Si を用い
た低温poly-Si ＴＦＴが特に注目を集めている。この低
温poly-Si ＴＦＴの一例として、「Society of Informa
tion Dislay International Symposium Digest of Tech
nical Papers / Volume XXIV (1993) p.p.387-390 」に
記載されたものがあり、図１０はこの低温poly-Si ＴＦ
Ｔの断面構造を示した図である。以下、図１０を参照し
て従来の低温poly-Si ＴＦＴの作製工程を簡単に説明す
る。まず、基板１上に非晶質シリコン層を全面に堆積し
た後、レーザー照射により前記非晶質シリコン層を局所
的に加熱溶融，結晶化して、多結晶シリコンを得る。こ
の後、フォトリソグラフィー技術とエッチング技術によ
り所望の島状にパターン化された多結晶シリコン層１０
０を得る。次に多結晶シリコン層１００を被覆するよう
にＳｉＯ₂ からなるゲ−ト絶縁層３をＥＣＲ（Electron
Cyclotron Resonance ）−ＣＶＤ（Chemical Vapor De
position）法を用いて形成する。次に、ゲ−ト絶縁層３
上の所定位置にタンタル（Ｔａ）からなるゲ−ト電極４
を形成し、ゲ−ト電極４をマスクにして質量分離を行わ
ないイオンドーピングによりドナーもしくはアクセプタ
となる不純物を多結晶シリコン層１００中に導入してソ
−ス領域５とドレイン領域６を形成する。このとき多結
晶シリコン層１００のゲート絶縁層３に直下に位置する
領域がチャネル領域２になる。次に、ゲート絶縁層３上
にゲ−ト電極４を覆うように層間絶縁層８を形成した
後、それぞれが層間絶縁層８とゲート絶縁層３を貫通し
て、ソ−ス領域５またはドレイン領域６に接合する、ソ
ース電極１０及びドレイン電極１１を形成することによ
り低温poly-Si ＴＦＴが完成する。

【０００３】以上のようして作製される低温poly-Si Ｔ
ＦＴは、poly-Si を半導体層として用いるので、非晶質
シリコンを半導体層として用いるトランジスタよりも、
大きな電界効果移動度（以下、単に移動度と称す。）を
有する。また、その作製過程で、不純物として例えばボ
ロンなどのｐ型不純物及び例えばリンなどのｎ型不純物
を選択的に用いることにより，Ｐチャンネル及びＮチャ
ンネルトランジスタを基板上に選択的に作成してＣＭＯ
Ｓ（Complementary-Metal-Oxide-Semiconductor)回路を
作製することができる。従って、画素トランジスタとこ
れの駆動回路とが同一基板上に作り込まれた液晶表示装
置を製造することが可能である。

【０００４】

【発明が解決しようとする課題】ところで、前記図１０
に示された従来のpoly-Si ＴＦＴでは以下に記すような
問題点が生じる。図１１は前記図１０に示された従来の
poly-Si ＴＦＴのドレイン電流（ＩD ）−ドレイン電圧
（ＶD ）特性を示している。通常のＭＯＳＦＥＴ（Meta
l-Oxide-Semiconductor Field Effect Transistor ）で
は、高ドレイン電圧ではドレイン電流は飽和傾向を示
す。しかしながら、図１１に示すように、前記図１０に
示された従来のpoly-Si ＴＦＴではドレイン電圧を上げ
ていくと一度は飽和傾向を示すものの，更に電圧を上げ
ていくと再びドレイン電流が増加し始める。これは一般
にＫｉｎｋ電流と呼ばれておりpoly-Si ＴＦＴだけでな
く、ＳＯＩ（Silicone on insulating substrate）構造
のＴＦＴでも同様の現象が報告されている。その原因を
以下に説明する。ドレイン端に高電界が印加された場
合、その高電界により加速されたキャリアがアバランシ
ェ増幅を起こして電子とホールのペアを作る。そして、
電子は電圧の高いドレイン側へ向かうのに対し、ホール
は電圧の低いソースへ向かって流れ出すために電流が増
加するのが原因である。例えば、ｎチャネルのＴＦＴの
場合、アバランシェ増幅によって作り出されたホールが
チャネルを逆行することにより移動度が劣化し、信頼性
を悪化させてしまう。液晶表示装置は薄型・軽量で携帯
性が高いことから屋外で使用される場合が多く、屋外で
は直射日光にさらされるだけでなく、地域によっては温
度条件も極めて厳しくなる。従って、液晶表示装置にお
いてＴＦＴの信頼性を確保がすることは重要な課題であ
る。また、液晶表示装置は航空機のコックピットディス
プレイとしても使われ、この航空機用のコックピットデ
ィスプレイとして使用される液晶表示装置では、装置の
信頼性がより高いレベルで要求されるため、航空機用の
液晶表示装置においてＴＦＴの信頼性を確保することは
特に重要な課題になっている。

【０００５】本発明は前記課題に鑑みてなされたもので
あり、高信頼性が長時間維持されるＴＦＴ，ＴＦＴアレ
イ，及び液晶表示装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】前記目的を達成するため
に、本発明にかかる薄膜トランジスタは、絶縁基板上に
形成された半導体薄膜にチャネル領域とこれを挟むソー
ス及びドレイン領域とを形成し、前記半導体薄膜上に絶
縁層を介して前記チャネル領域に重なるようにゲート電
極を形成してなる薄膜トランジスタにおいて、前記ソー
ス及びドレイン領域とは反対導電型の半導体層を、前記
半導体薄膜のチャネル領域に接触するよう配設し、当該
半導体層の電位を前記ソース領域の電位よりも低く保持
したことを特徴とするものである。

【０００７】また本発明にかかる薄膜トランジスタアレ
イは、前記薄膜トランジスタを二次元の行・列のマトリ
クス状に複数個配置し、同一行に並ぶ薄膜トランジスタ
のそれぞれのゲート電極を１本のゲートバス配線に接続
し、同一列に並ぶ薄膜トランジスタのソース電極を１本
のソースバス配線に接続し、同一行に並ぶ薄膜トランジ
スタのそれぞれの前記半導体層を前記ゲートバス配線と
平行し、かつ前記ゲート電極とは電気的に接触しない１
本のバス配線に接続したことを特徴とするものである。

【０００８】また本発明にかかる薄膜トランジスタアレ
イは、前記薄膜トランジスタを二次元の行・列のマトリ
クス状に複数個配置し、同一行に並ぶ薄膜トランジスタ
のそれぞれのゲート電極を１本のゲートバス配線に接続
し、同一列に並ぶ薄膜トランジスタのソース電極を１本
のソースバス配線に接続し、同一行に並ぶ薄膜トランジ
スタのそれぞれの前記半導体層を前記ソースバス配線と
平行し、かつ前記ソース電極とは電気的に接触しない１
本のバス配線に接続したことを特徴とするものである。

【０００９】また本発明にかかる液晶表示装置薄膜は、
２枚の基板間に液晶を挟持し、一方の基板として、その
主面に画素電極とこれのスイッチングを行う画素トラン
ジスタがマトリクス状に配置形成された基板を用いてな
る液晶表示装置であって、前記画素トランジスタがマト
リクス状に配置形成された基板を、前記薄膜トランジス
タアレイが形成されてなる基板にしたことを特徴とする
ものである。

【００１０】

【発明の実施の形態】本発明の薄膜トランジスタにおい
ては、絶縁基板上に形成された半導体薄膜にチャネル領
域とこれを挟むソース及びドレイン領域とを形成し、前
記半導体薄膜上に絶縁層を介して前記チャネル領域に重
なるようにゲート電極を形成してなる薄膜トランジスタ
において、前記ソース及びドレイン領域とは反対導電型
の半導体層を、前記半導体薄膜のチャネル領域に接触す
るよう配設し、当該半導体層の電位を前記ソース領域の
電位よりも低く保持するようにしたから、ドレイン端で
生成されたホールがチャネル領域を逆行することなく前
記半導体層に流れ込むこととなり、その結果、チャネル
領域の劣化、すなわち、移動度の劣化を抑制でき、素子
の信頼性を長時間維持することができる。

【００１１】また本発明の薄膜トランジスタにおいて
は、前記構成の好ましい例として、前記半導体層が前記
半導体薄膜の下方において前記半導体薄膜と接触するよ
うに形成されたものであると、前記半導体層と前記半導
体薄膜のチャネル領域との接触が大きな接触面積をもっ
て確実に行われることとなり、移動度の劣化を抑制する
作用がより確実に得られることとなる。従って、素子の
高項信頼性の長時間維持効果が一層強化される。

【００１２】また本発明の薄膜トランジスタアレイにお
いては、前記薄膜トランジスタを二次元の行・列のマト
リクス状に複数個配置し、同一行に並ぶ薄膜トランジス
タのそれぞれのゲート電極を１本のゲートバス配線に接
続し、同一列に並ぶ薄膜トランジスタのソース電極を１
本のソースバス配線に接続し、同一行に並ぶ薄膜トラン
ジスタのそれぞれの前記半導体層を前記ゲートバス配線
と平行し、かつ前記ゲート電極とは電気的に接触しない
１本のバス配線に接続したものとしたから、このバス配
線の電位をソースバス配線の電位より低く設定すること
により、各薄膜トランジスタにおけるチャネル領域の劣
化が抑制されることとなり、信頼性が長時間高く維持さ
れるものとなる。

【００１３】また本発明の薄膜トランジスタアレイにお
いては、前記薄膜トランジスタを二次元の行・列のマト
リクス状に複数個配置し、同一行に並ぶ薄膜トランジス
タのそれぞれのゲート電極を１本のゲートバス配線に接
続し、同一列に並ぶ薄膜トランジスタのソース電極を１
本のソースバス配線に接続し、同一行に並ぶ薄膜トラン
ジスタのそれぞれの前記半導体層を前記ソースバス配線
と平行し、かつ前記ソース電極とは電気的に接触しない
１本のバス配線に接続したものとしたから、このバス配
線の電位をソースバス配線の電位より低く設定すること
により、各薄膜トランジスタにおけるチャネル領域の劣
化が抑制されることとなり、信頼性が長時間高く維持さ
れるものとなる。

【００１４】また本発明の液晶表示装置においては、２
枚の基板間に液晶を挟持し、一方の基板として、その主
面に画素電極とこれのスイッチングを行う画素トランジ
スタがマトリクス状に配置形成された基板を用いてなる
液晶表示装置であって、前記画素トランジスタがマトリ
クス状に配置形成された基板を、前記の薄膜トランジス
タアレイが形成されてなる基板にしたから、信頼性が長
期間維持される液晶表示装置となる。

【００１５】

【実施例】以下、本発明の実施例を図に基づいて説明す
る。 （実施例１）図１は本発明の実施例１によるpoly-Ｓｉ
ＴＦＴの構成を示す平面図、図２（ａ）は図１のＡ−
Ａ’線における断面図、図２（ｂ）は図１のＢ−Ｂ’線
における断面図である。本実施例のＴＦＴは、コプレー
ナ型のpoly-Ｓｉ ＴＦＴであり、チャネル領域の横にソ
ース，ドレイン領域とは反対導電型の半導体領域をチャ
ネル領域に接触するように配置したものである。

【００１６】以下、これらの図を参照して本実施例のpo
ly-Ｓｉ ＴＦＴの構成を製造工程順に説明する。ガラス
基板中の不純物の拡散を防ぐためのバッファー層として
のＳｉＯ₂ 膜をその表面に被着した基板（コ−ニング社
製＃１７３３ガラス）１上に、プラズマＣＶＤ法により
アモルファスシリコン（以下、ａ−Ｓｉと略記する。）
膜を堆積形成し、通常のフォトリソグラフィーとエッチ
ング技術によりこの膜を島状に微細加工した後、波長３
０８ｎｍのエキシマ・レーザー光を照射することによ
り、局所的に加熱溶融，結晶化して、多結晶シリコン層
（以下、poly−Ｓｉ層と略記する。）１００ａを形成す
る。次に多結晶シリコン層１００ａを被覆するようにＳ
ｉＯ₂ からなる厚み約１００ｎｍのゲ−ト絶縁層３をＥ
ＣＲ−ＣＶＤ法を用いて形成する。次に、例えばスパッ
タ法によりゲ−ト絶縁層３上にクロム（Ｃｒ）膜を被着
形成し、通常のフォトリソグラフィーとエッチング技術
によりＣｒ膜をパターン化してゲート電極４を形成す
る。次に、このゲート電極４をマスクとして用いて、ド
ナーとなるリン（Ｐ）を、質量分離を行わないイオンド
ーピング法により、多結晶シリコン層１００ａのソース
領域５とドレイン領域６が形成されるべきそれぞれの領
域に注入する。ここで、多結晶シリコン層１００ａのソ
ース領域５，ドレイン領域６が形成されるべきそれぞれ
の領域で挟まれる領域がチャネル領域２として規定され
る。次に、フォトリソグラフィーでドーピングマスクを
形成し、これをマスクにして、ボロン（Ｂ）を、多結晶
シリコン層１００ａの前記ソース領域５，ドレイン領域
６が形成されるべきそれぞれの領域と，これらの領域で
挟まれるチャネル領域２以外の、チャネル領域２に隣接
する領域にのみ選択的に注入する。次に、３００〜６０
０℃程度の熱処理を行って、前記注入されたリン（Ｐ）
及びボロン（Ｂ）の不純物を活性化させ、多結晶シリコ
ン層１００ａに、ソース領域５およびドレイン領域６
と，反対導電型領域７を形成する。次に、例えばＡＰ
（Atmosphere Pressure ）−ＣＶＤ法で絶縁膜ＳｉＯ₂
膜からなる層間絶縁層８を形成し、この絶縁層８にコン
タクトホ−ル９を形成する。そして最後に、例えばアル
ミニウム（Ａｌ）膜をスパッタ法で堆積形成し、これを
フォトリソグラフィーエッチング技術によりパターン化
することにより、ソース電極１０，ドレイン電極１１，
及び反対導電型領域用電極１２を形成すると、poly-Ｓ
ｉ ＴＦＴが完成する。このようにして作製されたpoly-
Ｓｉ ＴＦＴは、反対導電型領域用電極１２により反対
導電型領域７の電位をソース領域５の電位よりも低く設
定し、この状態で所定のトランジスタ動作がなされる。

【００１７】図３は本実施例のpoly -ＳｉＴＦＴを動作
させた時のドレイン電流（ＩD ）−ドレイン電圧（ＶD
）特性を示しており、この図から高ドレイン電圧領域
でドレイン電流が完全に飽和し、Ｋｉｎｋ電流が観測さ
れないことが分かる。また、図４は電気的ストレスを加
えたときの移動度の変化特性を示しており、この図から
本実施例のpoly -ＳｉＴＦＴは従来例のpoly -ＳｉＴＦ
Ｔに比して移動度の劣化が極めて小さくなることがわか
る。

【００１８】このように本実施例のpoly -ＳｉＴＦＴで
は、多結晶シリコン層１００ａ中にチャネル領域２の横
に隣接するように、ソース領域５，ドレイン領域６とは
反対導電型の反対導電型領域７を形成したことにより、
移動度の劣化を極めて小さくすることができ、高信頼性
を長時間維持できるものとなる。

【００１９】（実施例２）図５は本発明の実施例２によ
るpoly-Ｓｉ ＴＦＴの構成を示す平面図、図６（ａ）は
図５のＣ−Ｃ’線における断面図、図６（ｂ）は図５の
Ｄ−Ｄ’線における断面図である。前記実施例１のpoly
-Ｓｉ ＴＦＴがチャネル領域２，ソース領域５およびド
レイン領域６を形成した多結晶シリコン層１００ａ中
に、ソース領域５およびドレイン領域６とは反対導電型
の反対導電型領域７をチャネル領域２の横に、チャネル
領域と接触するように形成したものであるのに対し、本
実施例のpoly-Ｓｉ ＴＦＴはチャネル領域２，ソース領
域５およびドレイン領域６が形成されたpoly -Ｓｉ層１
００の下方に、ソース領域５およびドレイン領域６を構
成する不純物とは反対導電型の不純物を含むpoly -Ｓｉ
層７ａをチャネル領域２に接触するように形成したもの
である。

【００２０】以下、本実施例のpoly-Ｓｉ ＴＦＴＴＦＴ
の構成を製造工程順に説明する。基板１上に後述するソ
ース領域５およびドレイン領域６を構成する不純物であ
るリン（Ｐ）とは反対導電型の不純物であるボロン
（Ｂ）を含むpoly -Ｓｉ層７ａを形成する。このボロン
（Ｂ）を含むpoly -Ｓｉ層７ａは、例えばプラズマＣＶ
Ｄ法によりボロン（Ｂ）を含むａ−Ｓｉ膜を堆積形成
し、通常のフォトリソグラフィーとエッチング技術によ
りこの膜を島状に微細加工した後、波長３０８ｎｍのエ
キシマ・レーザー光を照射して局所的に加熱溶融，結晶
化することにより形成される。これ以降の工程は、前記
実施例１及び従来例と基本的に同じであり、このpoly -
Ｓｉ層７ａ上に不純物を含まないpoly -Ｓｉ層１００を
形成し、このpoly- Ｓｉ層１００を覆うようにゲート絶
縁層３を形成した後、ゲート電極４を形成し、次に、ゲ
ート電極をマスクにしてアクセプタとなるリン（Ｐ）を
イオン注入してソース，ドレイン領域５，６を形成し、
次に、層間絶縁層８を形成し、これにコンタクトホール
９を開け、最後にメタライゼーションを行ってソース電
極１０，ドレイン電極１１及び反対導電型領域用電極１
２を形成して薄膜トランジスタが完成する。前記におい
てボロン（Ｂ）を含むpoly -Ｓｉ層７ａは、その面積が
poly- Ｓｉ層１００の面積よりも若干大きくなるように
形成されており、反対導電型領域用電極１２の一端がpo
ly- Ｓｉ層１００形成後におけるpoly -Ｓｉ層７ａの露
出部の一部に接合するように形成される。

【００２１】このような本実施例のpoly-Ｓｉ ＴＦＴで
は、チャネル領域２が形成されるpoly- Ｓｉ層１００
を、ソース領域５およびドレイン領域６を構成する不純
物とは反対導電型の不純物を含むpoly -Ｓｉ層７ａ上に
形成するので、チャネル領域２と，ソース領域５および
ドレイン領域６とは反対導電型の反対導電型領域との接
触が大きな接触面積をもって確実に行われることとな
る。従って、移動度の劣化を軽減する作用がより確実に
得られることとなり、高信頼性の長時間維持効果が一層
強化される。

【００２２】なお、前記実施例１，２では素子構造がコ
プレーナ型のＴＦＴについて説明したが、本発明を素子
構造がスタガ型や逆スタガ型のＴＦＴに適用できること
は言うまでもない。

【００２３】また、前記実施例１，２ではチャネル領域
が形成される半導体層としてレーザー照射により結晶化
したpoly-Ｓｉ 層を用いたものについて説明したが、チ
ャネル領域が形成される半導体層として、固相成長法や
直接堆積法等の他の方法によって形成されるpoly-Ｓｉ
層や，ＳＯＩのような単結晶Ｓｉ層を用いるものにも、
本発明を適用できることは言うまでもない。

【００２４】また、前記実施例１，２ではソース領域お
よびドレイン領域を形成するための不純物導入をイオン
ドーピング法を用いて行ったが、本発明においてはプラ
ズマドーピング法を用いても同様の効果を得ることがで
きる。

【００２５】また、前記実施例１，２ではゲート電極の
材料としてＣｒを、ソース電極，ドレイン電極および反
対導電型領域用電極の材料としてＡｌを用いたが、本発
明においては、ゲート電極の材料として、アルミニウム
（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）、及びチタン（Ｔｉ）等の金属またはそれ
らの合金、あるいは不純物を多量に含むpoly -Ｓｉやpo
ly -ＳｉＧｅ合金を用いてもよく、また、ソース電極，
ドレイン電極および反対導電型領域用電極の材料とし
て、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、及びチタン（Ｔｉ）等
の金属またはそれらの合金、あるいはＩＴＯ等の透明導
電層を用いても良い。

【００２６】また、前記実施例１，２のpoly -ＳｉＴＦ
Ｔでは特に採用してないが、本発明では、オフ特性を改
善するためにＴＦＴにＬＤＤ（Lightly Doped Drain ）
構造を採用することも可能である。

【００２７】また、前記実施例１，２では特に記載しな
かったが、本発明では、前記の製造工程において、ボロ
ンや砒素等のアクセプタ不純物，及びリンやアルミニウ
ム等のドナー不純物を選択的に用い、Ｐチャンネル及び
Ｎチャンネルトランジスタを選択的に作成することによ
り、基板上にＣＭＯＳ回路を同時に作り込むことも可能
である。

【００２８】（実施例３）図７は本発明の実施例３によ
るＴＦＴアレイの構成を示す平面図であり、図におい
て、図１，２と同一符号が同一または相当する部分を示
し、１３，１４，１５はそれぞれゲートバス配線，ソー
スバス配線，反対導電型領域用バス配線である。本実施
例のＴＦＴアレイは、基板１上に前記実施例１のＴＦＴ
を二次元の行・列マトリクス状に配置し、同一行に並ぶ
ＴＦＴの反対導電型電極１２を同一の反対導電型領域用
バス配線１５に接続し、同一行に並ぶＴＦＴのゲート電
極４を同一のゲートバス配線１３に接続し、同一列に並
ぶＴＦＴのソース電極１０を同一のソースバス配線１４
に接続して、ゲートのＯＮ／ＯＦＦに合わせてＴＦＴの
反対導電型電極１２の電位が変えられる構成になってい
る。

【００２９】このような本実施例のＴＦＴアレイでは、
反対導電型領域用バス配線１５の電位をソースバス配線
１４の電位より低く設定することにより、各ＴＦＴにお
けるチャネル領域の劣化が抑制されることとなり、アレ
イの信頼性が長時間高く維持される。

【００３０】（実施例４）図８は本発明の実施例４によ
るＴＦＴアレイの構成を示す平面図であり、図におい
て、図１，２，７と同一符号が同一または相当する部分
を示している。本実施例のＴＦＴアレイは、基板１上に
前記実施例１のＴＦＴを二次元の行・列マトリクス状に
配置し、同一列に並ぶＴＦＴの反対導電型電極１２を同
一の反対導電型領域用バス配線１５に接続し、同一行に
並ぶＴＦＴのゲート電極４を同一のゲートバス配線１３
に接続し、同一列に並ぶＴＦＴのソース電極１０を同一
のソースバス配線１４に接続して、ゲートのＯＮ／ＯＦ
Ｆに合わせてＴＦＴの反対導電型電極１２の電位が変え
られる構成になっている。

【００３１】このような本実施例のＴＦＴアレイにおい
ても、前記実施例３のＴＦＴアレイと同様の作用，効果
を得ることができる。 （実施例５）図９は本発明の実施例５による液晶表示装
置の構成を示す断面図であり、図において、図１，２と
同一符号が同一または相当する部分を示している。本実
施例の液晶表示装置は、一方側基板として、前記実施例
３または４のＴＦＴアレイと同様のＴＦＴアレイを形成
し、各ＴＦＴのドレイン電極１１毎にこれに接続するに
画素電極１６を例えばＩＴＯ（Indium-Tin-Oxide）等の
透明導電層により形成してなる第１の基板体を用い、他
方側基板として、対向基板１７の表面にカラーフィルタ
１８，ブラックマトリクス１９，透明導電層２０を形成
してなる第２の基板体を用い、これら両基板体のそれぞ
れの表面に配向膜２１を塗布してラビング処理を行い、
それぞれの裏面に偏光板２３を貼り付け、両基板体間に
ツイステド・ネマチック液晶２２を封入した構成になっ
ている。

【００３２】この液晶表示装置を信頼性試験にかけたと
ころ、従来のＴＦＴアレイを用いて作成した液晶表示装
置の１０〜１００倍の信頼性寿命を得ることができた。
なお、本実施例の液晶表示装置では、液晶としてツイス
テッド・ネマチック液晶を用いたが、液晶としてポリマ
ー分散型液晶を用いれば配向膜と偏光板は不要になる。
ただし、このポリマー分散型液晶を用いた液晶表示装置
の場合、駆動電圧がツイステッド・ネマチック液晶を用
いた液晶表示装置よりも２〜３倍高く、ＴＦＴアレイに
要求される信頼性はよりシビアになるが、この場合も従
来のＴＦＴアレイを用いた液晶表示装置に比して、１０
〜１００倍の信頼性寿命が得られることが確認できた。

【００３３】

【発明の効果】以上のように、本発明にかかる薄膜トラ
ンジスタによれば、ソース及びドレイン領域とは反対導
電型の半導体領域をチャネル領域に接触するように設
け、これの電位を前記ソース領域の電位よりも低く保持
するようにしたことにより、移動度の劣化が極めて小さ
く、高信頼性が長時間維持されるものとなる。また、本
発明の薄膜トランジスタアレイによれば、各薄膜トラン
ジスタが移動度の劣化が極めて小さく、高信頼性が長時
間維持されるものであるので、その信頼性が長時間高く
維持されるものとなる。また、本発明にかかる液晶表示
装置によれば、その一方側の基板を、前記の薄膜トラン
ジスタアレイが形成され、各ＴＦＴのドレイン電極毎に
画素電極を接続してなる基板にしたので、その信頼性が
長時間高く維持されるものとなる。

【図面の簡単な説明】

【図１】 本発明の実施例１によるpoly -ＳｉＴＦＴの
構成を示す平面図である。

【図２】 図２（ａ）は図１のＡ−Ａ’線における断面
図、図２（ｂ）は図１のＢ−Ｂ’線における断面図であ
る。

【図３】 本発明の実施例２によるpoly -ＳｉＴＦＴを
動作させた時のドレイン電流（ＩD ）−ドレイン電圧
（ＶD ）特性を示した図である。

【図４】 本発明の実施例１によるpoly -ＳｉＴＦＴに
電気的ストレスを加えたときの移動度の変化特性を従来
のpoly -ＳｉＴＦＴのそれと比較して示した図である。

【図５】 本発明の実施例２によるpoly-Ｓｉ ＴＦＴの
構成を示す平面図である。

【図６】 図６（ａ）は図５のＣ−Ｃ’線における断面
図、図６（ｂ）は図５のＤ−Ｄ’線における断面図であ
る。

【図７】 本発明の実施例３によるＴＦＴアレイの構成
を示す平面図である。

【図８】 本発明の実施例４によるＴＦＴアレイの構成
を示す平面図である。

【図９】 本発明の実施例５による液晶表示装置の構成
を示す断面図である。

【図１０】 従来のpoly -ＳｉＴＦＴの構成を示す平面
図である。

【図１１】 従来のpoly -ＳｉＴＦＴを動作させた時の
ドレイン電流（ＩD ）−ドレイン電圧（ＶD ）特性を示
した図である。

【符号の説明】

１ 基板 ２ チャネル領域 ３ ゲート絶縁層 ４ ゲート電極 ５ ソース領域 ６ ドレイン領域 ７ 反対導電型領域 ７ａ ボロン（Ｂ）を含むpoly -Ｓｉ層 ８ 層間絶縁層 ９ コンタクトホール １０ ソース電極 １１ ドレイン電極 １２ 反対導電型領域用電極 １３ ゲートバス配線 １４ ソースバス配線 １５ 反対導電型領域用バス配線 １６ 画素電極 １７ 対向基板 １８ カラーフィルタ １９ ブラックマトリクス ２０ 透明導電層 ２１ 配向膜 ２２ ツイステッド・ネマチック液晶 ２３ 偏光板 １００ poly -Ｓｉ層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川村 哲也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に形成された半導体薄膜にチ
   ャネル領域とこれを挟むソース及びドレイン領域とを形
   成し、前記半導体薄膜上に絶縁層を介して前記チャネル
   領域に重なるようにゲート電極を形成してなる薄膜トラ
   ンジスタにおいて、 前記ソース及びドレイン領域とは反対導電型の半導体層
   を、前記半導体薄膜のチャネル領域に接触するよう配設
   し、当該半導体層の電位を前記ソース領域の電位よりも
   低く保持したことを特徴とする薄膜トランジスタ。
2. 【請求項２】 前記半導体層が前記半導体薄膜の下方に
   おいて前記半導体薄膜と接触するよう形成されたもので
   ある請求項１に記載の薄膜トランジスタ。
3. 【請求項３】 請求項１記載の薄膜トランジスタが二次
   元の行・列のマトリクス状に複数個配置され、同一行に
   並ぶ薄膜トランジスタのそれぞれのゲート電極が１本の
   ゲートバス配線に接続し、同一列に並ぶ薄膜トランジス
   タのソース電極が１本のソースバス配線に接続し、同一
   行に並ぶ薄膜トランジスタのそれぞれの前記半導体層が
   前記ゲートバス配線と平行し、かつ前記ゲート電極とは
   電気的に接触しない１本のバス配線に接続されているこ
   とを特徴とする薄膜トランジスタアレイ。
4. 【請求項４】 請求項１記載の薄膜トランジスタが二次
   元の行・列のマトリクス状に複数個配置され、同一行に
   並ぶ薄膜トランジスタのそれぞれのゲート電極が１本の
   ゲートバス配線に接続し、同一列に並ぶ薄膜トランジス
   タのソース電極が１本のソースバス配線に接続し、同一
   行に並ぶ薄膜トランジスタのそれぞれの前記半導体層が
   前記ソースバス配線と平行し、かつ前記ソース電極とは
   電気的に接触しない１本のバス配線に接続されることを
   特徴とする薄膜トランジスタアレイ。
5. 【請求項５】 ２枚の基板間に液晶を挟持し、一方の基
   板として、その主面に画素電極とこれのスイッチングを
   行う画素トランジスタがマトリクス状に配置形成された
   基板を用いてなる液晶表示装置であって、前記画素トラ
   ンジスタがマトリクス状に配置形成された基板を、請求
   項３又は４に記載の薄膜トランジスタアレイが形成され
   てなる基板にしたことを特徴とする液晶表示装置。