JPH09103071A - 時分割並列運転式昇圧チョッパ−回路 - Google Patents
時分割並列運転式昇圧チョッパ−回路Info
- Publication number
- JPH09103071A JPH09103071A JP28648195A JP28648195A JPH09103071A JP H09103071 A JPH09103071 A JP H09103071A JP 28648195 A JP28648195 A JP 28648195A JP 28648195 A JP28648195 A JP 28648195A JP H09103071 A JPH09103071 A JP H09103071A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- output
- electrolytic capacitor
- time
- chopper circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 昇圧チョッパー回路の出力を拡大する時にス
イッチング素子に流れるピーク電流の最大値を抑制し
て、熱損失を抑制し、かつ入力電解コンデンサおよび出
力電解コンデンサのリプル電流の増加を抑制して、全体
として小形高出力化を図る。 【解決手段】 １つの入力電解コンデンサに２組のチョ
ークコイル、スイッチング素子、整流ダイオードのブロ
ックを接続し、出力側は１つの出力電解コンデンサとす
る。さらに、昇圧制御回路にフリップフロップ出力とな
る二信号出力をもつものを用い、二信号出力を２組のス
イッチング素子にそれぞれ接続して、一方のスイッチン
グ素子がＯＮしているときに、他方のスイッチング素子
をＯＦＦさせ、つぎに他方のスイッチング素子がＯＮし
ているときに、一方のスイッチング素子をＯＦＦさせる
サイクルを続けるように２組を並列運転する、時分割並
列運転式昇圧チョッパー回路。
イッチング素子に流れるピーク電流の最大値を抑制し
て、熱損失を抑制し、かつ入力電解コンデンサおよび出
力電解コンデンサのリプル電流の増加を抑制して、全体
として小形高出力化を図る。 【解決手段】 １つの入力電解コンデンサに２組のチョ
ークコイル、スイッチング素子、整流ダイオードのブロ
ックを接続し、出力側は１つの出力電解コンデンサとす
る。さらに、昇圧制御回路にフリップフロップ出力とな
る二信号出力をもつものを用い、二信号出力を２組のス
イッチング素子にそれぞれ接続して、一方のスイッチン
グ素子がＯＮしているときに、他方のスイッチング素子
をＯＦＦさせ、つぎに他方のスイッチング素子がＯＮし
ているときに、一方のスイッチング素子をＯＦＦさせる
サイクルを続けるように２組を並列運転する、時分割並
列運転式昇圧チョッパー回路。
Description
【０００１】
【発明の属する技術分野】本発明は、昇圧チョッパー回
路を並列運転するときに、スイッチ素子のＯＮ時に流れ
る電流を時系列上で分割することで、単独運転において
出力を拡大する時にスイッチング素子に流れるピーク電
流の最大値を抑制することにより、熱損失を抑制し、か
つ入力電解コンデンサおよび出力電解コンデンサのリプ
ル電流の増加を抑制して、全体として小形高出力化を図
る昇圧チョッパー回路の改良に関するものである。
路を並列運転するときに、スイッチ素子のＯＮ時に流れ
る電流を時系列上で分割することで、単独運転において
出力を拡大する時にスイッチング素子に流れるピーク電
流の最大値を抑制することにより、熱損失を抑制し、か
つ入力電解コンデンサおよび出力電解コンデンサのリプ
ル電流の増加を抑制して、全体として小形高出力化を図
る昇圧チョッパー回路の改良に関するものである。
【０００２】
【従来の技術】必要とする直流電圧をそれより低い直流
電圧から昇圧するため、昇圧チョッパー回路を単独運転
で使用している。図２は従来の昇圧チョッパー回路の一
例を示し、この回路の原理は、スイッチング素子１４の
ＯＮ時間にチョークコイル１２に磁気エネルギーを蓄積
し、次のＯＦＦ時間にこのエネルギーを放出して低めの
入力電圧から必要な出力電圧を取り出すことを利用した
ものであるが、同一の入力電圧から出力電圧を一定とし
て、取り出せる出力電圧を２倍にしたいときは、入出力
の電解コンデンサ１および９、チョークコイル１２、ス
イッチング素子１４、整流ダイオード１３が２倍必要な
ため、電源の容積が大きくなってしまう欠点がある。図
において１１は昇圧制御回路である。
電圧から昇圧するため、昇圧チョッパー回路を単独運転
で使用している。図２は従来の昇圧チョッパー回路の一
例を示し、この回路の原理は、スイッチング素子１４の
ＯＮ時間にチョークコイル１２に磁気エネルギーを蓄積
し、次のＯＦＦ時間にこのエネルギーを放出して低めの
入力電圧から必要な出力電圧を取り出すことを利用した
ものであるが、同一の入力電圧から出力電圧を一定とし
て、取り出せる出力電圧を２倍にしたいときは、入出力
の電解コンデンサ１および９、チョークコイル１２、ス
イッチング素子１４、整流ダイオード１３が２倍必要な
ため、電源の容積が大きくなってしまう欠点がある。図
において１１は昇圧制御回路である。
【０００３】したがって、より小さい容積において、高
い出力電力を得るためには、入出力電解コンデンサのリ
プル電流を抑制し、スイッチング素子に流れるピーク電
流を抑制して放熱フィンの大きさをも抑制する必要があ
る。
い出力電力を得るためには、入出力電解コンデンサのリ
プル電流を抑制し、スイッチング素子に流れるピーク電
流を抑制して放熱フィンの大きさをも抑制する必要があ
る。
【０００４】
【発明が解決しようとする課題】昇圧チョッパ回路の単
独運転において、入出力電解コンデンサのリプル電流
は、スイッチング素子のＯＮ時に流れるピーク電流に比
例し、かつＯＮ時間とＯＦＦ時間の比率に影響を受け
る。したがって、同一回路で出力を拡大すると、電解コ
ンデンサのリプル電流が増加して、寿命を短くする恐れ
があるため、静電容量や電圧を大きくしてリプル電流耐
量を大きくする必要がある。
独運転において、入出力電解コンデンサのリプル電流
は、スイッチング素子のＯＮ時に流れるピーク電流に比
例し、かつＯＮ時間とＯＦＦ時間の比率に影響を受け
る。したがって、同一回路で出力を拡大すると、電解コ
ンデンサのリプル電流が増加して、寿命を短くする恐れ
があるため、静電容量や電圧を大きくしてリプル電流耐
量を大きくする必要がある。
【０００５】また、昇圧チョッパー回路の単独運転にお
いて、スイッチング素子のＯＮ時に流れるピーク電流は
入力電流に比例して流れており、出力電力を２倍にする
と、入力電流が２倍になったとすればピーク電流もまた
２倍に増えるため、スイッチンク素子の電力損失はＩ2
Ｒで４倍に増加する。したがって、出力電力を２倍にし
て、損失を増やさないためには素子の並列数を４倍にす
る必要がある。
いて、スイッチング素子のＯＮ時に流れるピーク電流は
入力電流に比例して流れており、出力電力を２倍にする
と、入力電流が２倍になったとすればピーク電流もまた
２倍に増えるため、スイッチンク素子の電力損失はＩ2
Ｒで４倍に増加する。したがって、出力電力を２倍にし
て、損失を増やさないためには素子の並列数を４倍にす
る必要がある。
【０００６】
【課題を解決するための手段】１つの入力電解コンデン
サに２組のチョークコイル、スイッチング素子、整流ダ
イオードのブロックを接続し、出力側は１つの出力電解
コンデンサとする。つぎに、昇圧制御回路にフリップフ
ロップ出力となるＱとＱ′の二信号出力をもつものをス
イッチング素子にそれぞれ接続して、Ｑ側のスイッチン
グ素子がＯＮしているときに、Ｑ′側のスイッチング素
子をＯＦＦさせ、つぎにＱ′側のスイッチング素子がＯ
Ｎしているときに、Ｑ側のスイッチング素子をＯＦＦさ
せるサイクルを続けることにより、スイッチング素子の
ピーク電流を増やすことなく出力電力を２倍に引き上げ
ることができ、入力電解コンデンサからの放電時間比率
が長くなるため、リプル電流を小さくすることができ
る。
サに２組のチョークコイル、スイッチング素子、整流ダ
イオードのブロックを接続し、出力側は１つの出力電解
コンデンサとする。つぎに、昇圧制御回路にフリップフ
ロップ出力となるＱとＱ′の二信号出力をもつものをス
イッチング素子にそれぞれ接続して、Ｑ側のスイッチン
グ素子がＯＮしているときに、Ｑ′側のスイッチング素
子をＯＦＦさせ、つぎにＱ′側のスイッチング素子がＯ
Ｎしているときに、Ｑ側のスイッチング素子をＯＦＦさ
せるサイクルを続けることにより、スイッチング素子の
ピーク電流を増やすことなく出力電力を２倍に引き上げ
ることができ、入力電解コンデンサからの放電時間比率
が長くなるため、リプル電流を小さくすることができ
る。
【０００７】
【発明の実施の形態】２組のチョークコイル、スイッチ
ング素子、整流ダイオード、および昇圧制御回路にフリ
ップフロップ出力となる二信号出力をもつものを用い、
二信号出力を２組のスイッチング素子にそれぞれ接続し
て、一方のスイッチング素子がＯＮしているときに、他
方のスイッチング素子をＯＦＦさせ、つぎに他方のスイ
ッチング素子がＯＮしているときに、一方のスイッチン
グ素子をＯＦＦさせるサイクルを続けるように２組を並
列運転することにより、スイッチング素子のピーク電流
を増やすことなく出力電力を２倍に引き上げることがで
き、リプル電流を小さくすることができる。
ング素子、整流ダイオード、および昇圧制御回路にフリ
ップフロップ出力となる二信号出力をもつものを用い、
二信号出力を２組のスイッチング素子にそれぞれ接続し
て、一方のスイッチング素子がＯＮしているときに、他
方のスイッチング素子をＯＦＦさせ、つぎに他方のスイ
ッチング素子がＯＮしているときに、一方のスイッチン
グ素子をＯＦＦさせるサイクルを続けるように２組を並
列運転することにより、スイッチング素子のピーク電流
を増やすことなく出力電力を２倍に引き上げることがで
き、リプル電流を小さくすることができる。
【０００８】
【実施例】図１は本発明昇圧チョッパー回路の一実施例
を示す図であり、１は入力側に並列接続された入力電解
コンデンサ、２はＱおよびＱ′の二出力を有する昇圧制
御回路である。３はＱ側チョークコイル、４はＱ′側チ
ョークコイル、５はＱ側スイッチング素子、６はＱ′側
スイッチング素子、７はＱ側整流ダイオード、８はＱ′
側整流ダイオードであり、３と４、５と６、７と８は、
同等の電気定格および電気性能を持ったものを組み合わ
せて、ピーク電流値のバランスを取っている。
を示す図であり、１は入力側に並列接続された入力電解
コンデンサ、２はＱおよびＱ′の二出力を有する昇圧制
御回路である。３はＱ側チョークコイル、４はＱ′側チ
ョークコイル、５はＱ側スイッチング素子、６はＱ′側
スイッチング素子、７はＱ側整流ダイオード、８はＱ′
側整流ダイオードであり、３と４、５と６、７と８は、
同等の電気定格および電気性能を持ったものを組み合わ
せて、ピーク電流値のバランスを取っている。
【０００９】９は出力側に並列接続された出力電解コン
デンサ、１０は出力電圧分圧抵抗器であり、ここで得ら
れた電圧を昇圧制御回路２にフィードバックして得られ
た入力電圧から必要とする出力電圧が得られるように抵
抗器１０の値を設定する。
デンサ、１０は出力電圧分圧抵抗器であり、ここで得ら
れた電圧を昇圧制御回路２にフィードバックして得られ
た入力電圧から必要とする出力電圧が得られるように抵
抗器１０の値を設定する。
【００１０】Ｑの信号出力とＱ′の信号出力はフリップ
フロップ動作を行ない、時系列上重なり合わないように
２組の昇圧チョッパー回路が並列運転される。
フロップ動作を行ない、時系列上重なり合わないように
２組の昇圧チョッパー回路が並列運転される。
【００１１】
【発明の効果】以上述べたように、本発明によれば、昇
圧チョッパー回路を並列運転するときに、スイッチ素子
のＯＮ時に流れる電流を時系列上で分割することで、ス
イッチング素子に流れるピーク電流の最大値を抑制し
て、熱損失を抑制し、かつ入力電解コンデンサおよび出
力電解コンデンサのリプル電流の増加を抑制して、全体
として小形高出力化を図ることができる。
圧チョッパー回路を並列運転するときに、スイッチ素子
のＯＮ時に流れる電流を時系列上で分割することで、ス
イッチング素子に流れるピーク電流の最大値を抑制し
て、熱損失を抑制し、かつ入力電解コンデンサおよび出
力電解コンデンサのリプル電流の増加を抑制して、全体
として小形高出力化を図ることができる。
【図１】本発明時分割並列運転式昇圧チョッパー回路の
一実施例を示す図。
一実施例を示す図。
【図２】従来の昇圧チョッパー回路の一例を示す図。
１ 入力電解コンデンサ ２ 昇圧制御回路 ３ Ｑ側チョークコイル ４ Ｑ′側チョークコイル ５ Ｑ側スイッチング素子 ６ Ｑ′側スイッチング素子 ７ Ｑ側整流ダイオード ８ Ｑ′側整流ダイオード ９ 出力電解コンデンサ １０ 出力電圧分圧抵抗器
Claims (1)
- 【請求項１】 入力電解コンデンサと、ＱおよびＱ′の
二出力を有する昇圧制御回路と、Ｑ側チョークコイル
と、Ｑ′側チョークコイルと、Ｑ側スイッチング素子
と、Ｑ′側スイッチング素子と、Ｑ側整流ダイオード
と、Ｑ′側整流ダイオードと、出力電解コンデンサと、
出力電圧分圧抵抗器とからなり、Ｑの信号出力とＱ′の
信号出力はフリップフロップ動作を行ない、時系列上重
なり合わないことを特徴とする、時分割並列運転式昇圧
チョッパー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28648195A JPH09103071A (ja) | 1995-10-06 | 1995-10-06 | 時分割並列運転式昇圧チョッパ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28648195A JPH09103071A (ja) | 1995-10-06 | 1995-10-06 | 時分割並列運転式昇圧チョッパ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09103071A true JPH09103071A (ja) | 1997-04-15 |
Family
ID=17704960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28648195A Pending JPH09103071A (ja) | 1995-10-06 | 1995-10-06 | 時分割並列運転式昇圧チョッパ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09103071A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560338B1 (ko) * | 2004-07-09 | 2006-03-14 | 한국전기연구원 | 승압 회로 |
| JP2007228781A (ja) * | 2006-02-20 | 2007-09-06 | Katsunori Taniguchi | ソフトスイッチング高昇圧コンバータ |
| JPWO2007069371A1 (ja) * | 2005-12-12 | 2009-05-21 | 三菱電機株式会社 | 発光ダイオード点灯装置およびこの装置を使用した車両用灯具点灯装置 |
| KR100916902B1 (ko) * | 2007-11-12 | 2009-09-09 | 주식회사 효성 | 무변압기형 부스터 컨버터 |
| JP2011233255A (ja) * | 2010-04-23 | 2011-11-17 | On Semiconductor Trading Ltd | 発光素子の制御回路 |
-
1995
- 1995-10-06 JP JP28648195A patent/JPH09103071A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560338B1 (ko) * | 2004-07-09 | 2006-03-14 | 한국전기연구원 | 승압 회로 |
| JPWO2007069371A1 (ja) * | 2005-12-12 | 2009-05-21 | 三菱電機株式会社 | 発光ダイオード点灯装置およびこの装置を使用した車両用灯具点灯装置 |
| JP4675971B2 (ja) * | 2005-12-12 | 2011-04-27 | 三菱電機株式会社 | 車両灯具用発光ダイオード点灯装置 |
| JP2007228781A (ja) * | 2006-02-20 | 2007-09-06 | Katsunori Taniguchi | ソフトスイッチング高昇圧コンバータ |
| KR100916902B1 (ko) * | 2007-11-12 | 2009-09-09 | 주식회사 효성 | 무변압기형 부스터 컨버터 |
| JP2011233255A (ja) * | 2010-04-23 | 2011-11-17 | On Semiconductor Trading Ltd | 発光素子の制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8441812B2 (en) | Series resonant converter having a circuit configuration that prevents leading current | |
| US5856916A (en) | Assembly set including a static converter with controlled switch and control circuit | |
| CA1298614C (en) | Power supply | |
| US5796598A (en) | Voltage-converting circuit for the power supply of an electrical consumer of high output, particularly a bobbin winding machine | |
| KR0175659B1 (ko) | Dc-dc 컨버터와 이를 사용한 전자계산기 | |
| US5886882A (en) | Push-pull DC-DC converter with transformer having multiple primary and secondary windings with diodes connected between them with MOSFET switching | |
| US5303140A (en) | Power source circuit | |
| US7136294B2 (en) | Soft switched zero voltage transition full bridge converter | |
| JPH10327577A (ja) | Ｄｃ／ｄｃスイッチング・コンバータ回路 | |
| GB2304474A (en) | Electric converter | |
| JPH05130775A (ja) | 共振形フオワ−ドコンバータ | |
| US5172308A (en) | DC-DC converter with transformer having a single secondary winding | |
| JPH07123717A (ja) | スイッチング電源装置 | |
| JPH09103071A (ja) | 時分割並列運転式昇圧チョッパ−回路 | |
| JPH1198836A (ja) | 出力電流のリプル（ｒｉｐｐｌｅ）低減の可能なフル・ブリッジＤＣ／ＤＣコンバータの０電圧／０電流スイッチングのための回路 | |
| US3496444A (en) | Voltage converter circuits | |
| KR101656021B1 (ko) | 직렬공진형 컨버터 | |
| JPH08168240A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2636330B2 (ja) | スナバ回路 | |
| Kumar et al. | A forward converter with load side demagnetization scheme | |
| Salazar et al. | A high-frequency forward DC/DC converter topology with transformer flux balancing capability | |
| Leu | A novel forward configuration for off-line applications: two-switch built-in input filter forward converter (2SBIFFC) | |
| JPS5925580A (ja) | スイツチングレギユレ−タ | |
| Muralidharan et al. | Interleaved synchronous buck converter with high conversion ratio and voltage regulation | |
| GB2050086A (en) | Direct current-to-direct current converters |