JPH09102729A - 制御可能なフィルタ装置 - Google Patents
制御可能なフィルタ装置Info
- Publication number
- JPH09102729A JPH09102729A JP8082999A JP8299996A JPH09102729A JP H09102729 A JPH09102729 A JP H09102729A JP 8082999 A JP8082999 A JP 8082999A JP 8299996 A JP8299996 A JP 8299996A JP H09102729 A JPH09102729 A JP H09102729A
- Authority
- JP
- Japan
- Prior art keywords
- controllable
- filter
- filter network
- input terminal
- voltage follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
Landscapes
- Networks Using Active Elements (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Amplifiers (AREA)
Abstract
網と、トランジスタとを具備する制御可能なフィルタ装
置を提供する。 【解決手段】 上記トランジスタは制御可能なDCトラ
ンジスタ出力電流を提供するための制御可能な電流源を
出力回路に有する電圧ホロワとして構成され、この電圧
ホロワの出力端子は、フィルタ装置のカットオフ周波数
が上記電流源によって供給されるDC電流の変動により
制御できるように、フィルタ回路網に接続される。フィ
ルタ回路網は単極のRC回路網でよく、現存のコンデン
サと抵抗との接続点に結合されるこの回路網の追加のコ
ンデンサ(又は抵抗)に電圧ホロワの出力を接続する。
このフィルタ装置は、追加のコンデンサ(又は抵抗)が
事実上電圧ホロワによって駆動されるか否かに依存し
て、2つの値のカットオフ周波数間で制御可能であり、
或いは電流源によって提供される電流の値に依存して、
ある範囲のカットオフ周波数にわたり連続的に制御する
ことができる。
Description
タするためのフィルタ回路網を具備する制御可能なフィ
ルタ装置の構成に関し、特に、ただし限定するものでは
ないが、受動フィルタ、特に高域フィルタ(ハイパスフ
ィルタ)のカットオフ(遮断)周波数を電子的に制御す
るためのフィルタ装置の構成に関する。
タは、通常、後続の段を1つの回路に結合するために使
用される。例えば、オーディオ及びIF(中間周波数)
における制限増幅器は一般に70dBを越える利得(ゲ
イン)を有する。そのような回路において、もし容量結
合の形式の高域フィルタが存在しない場合には、1つの
段での小さなDC(直流)オフセットが後続の段で増幅
され、これら後続の段を飽和状態にさせてそれらの小信
号利得を失わせる可能性がある。
れ約30dBの利得を減じる一次高域フィルタをIF増
幅器の後に含むことによって除去できる。これは、DC
オフセットが後続の段の飽和を生じさせるように十分に
増幅される前にこれらDCオフセットを除去する。高域
通過(AC)結合に対する2つの回路構成例を図1に示
す。図1aにおいて、高域通過結合回路構成はコンデン
サ11と直列接続された抵抗12とバッファ増幅器15
とからなるフィルタ回路網10を具備する。このフィル
タ回路網10は信号源13によって源インピーダンス1
4を介して駆動される。図1bは同じ回路構成を示す
が、しかし、コンデンサ11がゼネレータ(電圧発生
器)としての信号源13からの入力信号に結合される代
わりに信号接地基準レベル16に結合されている。両回
路とも全く同じ態様で機能し、入力信号の比較的高い周
波数成分のみを出力18へ通過させるようにする。
ムのノイズ(雑音)帯域幅を定める用途がある。図2
は、高域フィルタ21が低域(ローパス)フィルタ22
と共に動作して直接変換ラジオ受信機のノイズ帯域幅を
定めるようにした直接変換ラジオ受信機の一例を示すブ
ロック図である。
に関する問題点は、AC結合技術が集積回路(IC)に
対して実施される場合に、高域カットオフ周波数が、例
えば制御電圧又は電流がICのピンに印加されることに
より、電子的に調整(整合)できないということであ
る。これは、第1に、ICの構成素子値間に存在する広
範囲の変動が簡単な調整処理では補正できないという欠
点を有し、第2に、高域フィルタの特性が特定の到来す
る被変調信号に対するシステムのノイズ帯域幅を最適化
するために電子的に調整できないという欠点を有する。
上記第1のケースでは、構成素子値の許容差(公差)に
関係なく一定のカットオフ周波数を保持することが望ま
れる。上記第2のケースでは、カットオフ周波数を変動
する状態に適合させるために慎重に変化させることが望
まれる。この第2のケースに関して、ピーク偏移が4k
Hz又は6.5kHzのいずれかのFSK変調された信
号を検出している受信機に対する事前検出ノイズ帯域幅
を最適化するために、高域特性を電子的に調整できるこ
とが望まれよう。現存する方法はこれら2つの異なる周
波数に適合するように作られた2つの別個のフィルタの
実現を必要とするであろう。この発明の1つの目的は、
既知のICフィルタ装置の構成に関連した欠点を克服す
る又は軽減するフィルタ装置を提供することである。
制御可能なフィルタ装置の入力信号をフィルタするため
のフィルタ回路網と、制御可能なDCトランジスタ出力
電流を提供するための制御可能な電流源を出力回路に有
する第1の電圧ホロワとして構成されている第1のトラ
ンジスタとを具備し、上記第1の電圧ホロワの出力端子
が、この制御可能なフィルタ装置のカットオフ周波数が
上記電流源によって供給されるDC電流の変動により制
御できるように、上記フィルタ回路網に接続されている
制御可能なフィルタ装置が提供される。
と、出力端子と、第1の信号接地端子とを具備し、上記
第1の電圧ホロワの入力端子が上記入力信号を受信する
ように構成され、上記電圧ホロワの出力端子が上記フィ
ルタ回路網の第1の入力端子に接続された構成のもので
よい。
端子と、第1の信号接地端子とを具備し、上記電圧ホロ
ワの入力端子がDC基準電圧を受信するように構成さ
れ、上記第1の電圧ホロワの出力端子が上記フィルタ回
路網の第1の信号接地端子と上記入力信号を受信するよ
うに構成された上記フィルタ回路網の入力端子に接続さ
れた構成のものでよい。
第2の入力端子とを具備し、上記フィルタ回路網の第1
及び第2の入力端子は第1及び第2の同様の受動素子の
一端にそれぞれ接続され、これら第1及び第2の同様の
受動素子の他端は互いに接続されると共に、上記複数の
受動素子の1つ以上の他の素子に接続され、上記フィル
タ回路網の第2の入力端子は上記フィルタ装置の上記入
力信号に対応する信号を受信するように構成されている
ものでよい。
力回路に電流源を有する第2のトランジスタを設け、上
記第2の電圧ホロワの入力端子を上記第1のトランジス
タの入力端子に接続し、上記第2の電圧ホロワの出力端
子を上記フィルタ回路網の第2の入力端子に接続しても
よい。
の入力端子を備えていてもよく、また、1つ以上のさら
に他の電圧ホロワとして構成された1つ以上の対応する
さらに他のトランジスタを設けてもよい。この場合、各
さらに他の電圧ホロワはその出力回路に制御可能な電流
源を有し、上記フィルタ回路網のさらに他の入力端子は
さらに他の同様の受動素子の一端にそれぞれ接続され、
これらさらに他の同様の受動素子は上記第1及び第2の
同様の受動素子と同じ形式のものであり、かつそれらの
他端は互いに接続されると共に、上記第1及び第2の同
様の受動素子の上記他端に接続され、上記1つ以上のさ
らに他の電圧ホロワのそれぞれの入力端子は上記第1の
電圧ホロワの入力端子に接続され、それぞれの出力端子
は上記フィルタ回路網のさらに他のそれぞれの入力端子
に接続される。
第2の信号接地端子とを具備し、上記フィルタ回路網の
第1及び第2の信号接地端子は同様の第1及び第2の受
動素子の一端にそれぞれ接続され、上記同様の第1及び
第2の受動素子の他端は互いに接続されると共に、上記
複数の受動素子の1つ以上の他の素子に接続され、上記
フィルタ回路網の第2の信号接地端子がDC基準電圧を
受信するように構成されているものでよい。
力回路に電流源を有する第2のトランジスタを設け、上
記第2の電圧ホロワの入力端子をDC基準電圧に接続
し、上記第2の電圧ホロワの出力端子を上記フィルタ回
路網の第2の信号接地端子に接続してもよい。
の信号接地端子を備えていてもよく、また、1つ以上の
さらに他の電圧ホロワとして構成された1つ以上の対応
するさらに他のトランジスタを設けてもよい。この場
合、各さらに他の電圧ホロワはその出力回路に制御可能
な電流源を有し、上記フィルタ回路網のさらに他の信号
接地端子はさらに他の同様の受動素子の一端にそれぞれ
接続され、これらさらに他の同様の受動素子は上記第1
及び第2の同様の受動素子と同じ形式のものであり、か
つそれらの他端は互いに接続されると共に、上記第1及
び第2の同様の受動素子の上記他端に接続され、上記1
つ以上のさらに他の電圧ホロワのそれぞれの入力端子は
上記第1の電圧ホロワの入力端子に接続され、それぞれ
の出力端子は上記フィルタ回路網のさらに他のそれぞれ
の信号接地端子に接続される。
別個の値の出力電流のいずれかを提供するように制御で
き、上記トランジスタはバイポーラ、JFET(接合型
FET)或いはMOSFETトランジスタでよい。
値の出力電流を提供するように制御することができ、上
記トランジスタはバイポーラトランジスタでよい。この
制御モードにおいてはバイポーラトランジスタが好まし
い。何故ならば、バイポーラトランジスタはエミッタ抵
抗(re )とDC動作電流との間に明確に定義された逆
の関係を示すからである。上記フィルタ回路網は直列の
RC(抵抗・容量)回路網であってもよい。
単なる例示として、以下、添付図面を参照して説明す
る。初めに、図3を参照すると、フィルタ装置30は、
2つのコンデンサC1 及びC2 と1つの抵抗R1 とから
なるフィルタ回路網31を含む。コンデンサC1 及びC
2 の一端は互いに接続されると共に、抵抗R1 に接続さ
れ、コンデンサC1及びC2 の他端はエミッタホロワト
ランジスタ32、33のエミッタにそれぞれ接続され
る。また、電流源34、35がこれらエミッタにそれぞ
れ接続される。電流源34、35の一方(この実施例で
は35)は可変である。(電流源34、35は実際に
は、NPN形態のホロワであるために、通常の技術用語
における電流シンク(吸収体)として作用するが、以下
においてもそれらを電流「源」と呼ぶことにする。何故
ならば、これが通常使用される一般用語であるからであ
る。PNPトランジスタが使用された場合には、「電流
源」は実際にそれ自体「源」である。)エミッタホロワ
32、33のベースは入力信号源36から共通に駆動さ
れる。この入力信号源36は入力信号vi を提供する源
インピーダンスRs を有する。R1 の両端間に現れるフ
ィルタ回路網31の出力電圧は利得Gを持つ増幅器段3
7において増幅される。
す。この等価回路において、入力電圧vi はゼネレータ
(電圧発生器)38としてトランジスタ32、33のエ
ミッタに現れるものと仮定している。ゼネレータ38は
それぞれのトランジスタの小信号出力抵抗re1、re2を
通じてコンデンサC1 、C2 を駆動する。各抵抗reの
出力を分路しているのはそれぞれのトランジスタに関連
した電流源34、35の出力インピーダンスZ0 であ
る。このインピーダンスは無視できるほど十分に高いも
のと仮定する。
それぞれのトランジスタ32、33のエミッタに現れ、
Rs /βの抵抗値を持つ。ここで、βはトランジスタの
電流利得である。この変換されたソース抵抗もまた、R
s /β R1 ならば、無視することができる。(簡単化
するために、上記項Rs /βは一定の電流利得を持つ完
全なトランジスタを仮定しているということに注意すべ
きである。実際には、βは、高い周波数においてはソー
ス電流項がもはや無視できない程、周波数によって変化
する)
を使用すると、フィルタ装置の伝達関数vo /vi に対
して次の式が導出される。
R1 re1、re2であると仮定すると、次の一次簡便式
が得られる。 vo /vi =G・〔s(C1 +C2 )R1 〕/〔1+s
(C1 +C2 )R1 〕 これはまさしく、Cが並列のC1 及びC2 よりなる標準
のRC高域フィルタである。
タンスCが電流源35の変化によって変化し得る単極高
域RCフィルタである。電流源35によって吸収される
電流を変化させることによって、電流が上昇するとエミ
ッタホロワ33のエミッタ抵抗re が低下するというよ
うに、re を逆関係で変化させることができ、それによ
ってRC回路網の全体の抵抗値を減少させ、フィルタの
カットオフ周波数を増大させることができる。
2つの受け入れられる値の一方を取るという2進態様で
制御できるように構成されている。即ち、C2 がフィル
タ回路網31のカットオフ周波数を決定する上で重要な
役割を果たすような有限の電流値に対応する第1の値
か、又はC2 が事実上回路から排除されるような実質的
にゼロの電流値に対応する第2の値である。
は、電流源35によって吸収される電流I2 が次の関係
式により設定される最小値を持つことを要求する、R1
とre間に存在する上述した不等式によって、影響を受
ける。 I2 VT /R1 ここで、 VT =kT/q であり、qは電子の電荷であり、kはボルツマン定数で
あり、Tはケルビン温度(熱力学温度)での温度であ
る。
は、I2 は、電流源35の制御入力40に適当な制御電
圧を印加することによって、ゼロになるようにされる
か、又は非常に低いレベルになるようにされ、一方、r
e2は無限大に向かって増大する。その効果はフィルタ装
置の伝達関数を次のように書き直すことによって理解で
きる。
が存在せず、フィルタがR1 及びC1 によってのみ形成
されている状態に対応する。この2進制御状態において
は、フィルタはその2つの受け入れられるカットオフ周
波数のうちの高い方の周波数を有する。何故ならば、フ
ィルタキャパシタンスがその最小値にあるからである。
例においては(図5参照)、複数のエミッタホロワ段が
使用されている。これらエミッタホロワ段は共通の入力
信号vi によって駆動され、それらの出力(エミッタ)
はそれぞれのコンデンサC1、C2 、C3 ・・・CN に
給電する。これらエミッタホロワはそれら自身のそれぞ
れの電流源を有し、それぞれの電流源は電流I1 、
I2 、I3 ・・・IN を供給する。これら電流源は1段
目を除き可変電流源であり、これら可変電流源の制御端
子40は制御入力当たり1ビットのディジタル制御ワー
ドによって駆動される。その効果は、同じ基本フィルタ
装置から必要な数の受け入れられるカットオフ周波数を
提供するためにコンデンサC2 ・・・CN を随意に増減
することができるということである。
ては、エミッタホロワはRCフィルタ回路網の容量素子
ではなくて抵抗素子を駆動するように構成されている。
この回路においては、コンデンサはC1 の1つだけであ
るが、2つの抵抗R1 、R2が存在する。これら2つの
抵抗R1 、R2 は一端が互いに接続され、かつコンデン
サC1 に接続されている。コンデンサC1 の他端は入力
信号vi により直接給電される。抵抗R1 の他端はトラ
ンジスタ32のエミッタに接続され、他方、抵抗R2 の
対応する端部はトランジスタ33のエミッタに接続され
ている。増幅器37は抵抗R1 の両端間の電圧によって
直接給電される。R1 及びR2 は直接並列には接続され
ていないが、トランジスタ32、33のベースが両方と
も基準電圧VREF に接続されているので、R1 及びR2
の低い電圧の方の端部がそれぞれ同じ電圧レベル及び信
号接地と呼ばれ、それによってこの特定の構成の適正な
機能を確実にしている。
(マルチ)トランジスタ構成と共に使用することもでき
る。その場合にはトランジスタの数と同数の抵抗が存在
することになる。
図3及び図5のケースではC1 を信号源36に接続し、
かつ信号源36の源インピーダンスを非常に小さくする
限りにおいて、また、図6のケースではR1 を信号接
地、好ましくはVREF に直接接続する限りにおいて、ト
ランジスタ32を省くこともできる。
方ではゼロ電流との間で切り換えられるバイポーラトラ
ンジスタの代わりに、JFET或いはMOSFETを使
用することもできる。この場合の電圧ホロワ出力抵抗と
電流源電流との間にはバイポーラトランジスタの場合と
同じ関係は存在しないが、ソースホロワのDC出力電流
がゼロであるときに、このホロワは事実上オフにバイア
スされ、その結果このホロワはいずれにしてもそのゲー
トの信号を進ませることができない。それ故、この点で
2進モードの周波数制御がまた、ソースホロワを使用し
ても達成でき、このホロワ及びその関連する電流源は一
種のオン/オフスイッチとして作用し、それによってこ
のホロワが接続されているフィルタ構成素子が回路に挿
入されたり、回路から除去されたりする。
図5の構成における他のそのような電流源の代わりに、
任意の値の電流が2つの限界値間で電流源から得られる
ように制御電圧によって電流源を連続的に変化させるこ
ともでき、その結果、任意の値のカットオフ周波数を同
様に限界値間で得ることができる。このモードで使用さ
れるときに、バイポーラトランジスタは、上述したre
と電流源間の明確に定義された関係にかんがみて、電圧
ホロワとして使用されるべきである。
構成における電流源35が、複数の別個の値の電流、従
って別個の値のカットオフ周波数、の任意のものを得る
ことができるように、アナログ−ディジタル変換器を通
じて動作するディジタル制御ワードによって制御される
ように構成することである。再び、バイポーラトランジ
スタはこの動作モードにおいては電圧ホロワの形式が好
ましい。
ある。
接変換ラジオ受信機を示す回路構成図である。
の実施例を示す回路接続図である。
の実施例を示す回路接続図である。
の実施例を示す回路接続図である。
Claims (15)
- 【請求項1】 当該制御可能なフィルタ装置の入力信号
をフィルタするためのフィルタ回路網と、制御可能なD
Cトランジスタ出力電流を提供するための制御可能な電
流源を出力回路に有する第1の電圧ホロワとして構成さ
れている第1のトランジスタとを具備し、前記第1の電
圧ホロワの出力端子は、当該フィルタ装置のカットオフ
周波数が前記電流源によって供給されるDC電流の変動
により制御できるように、前記フィルタ回路網に接続さ
れていることを特徴とする制御可能なフィルタ装置。 - 【請求項2】 前記フィルタ回路網は、第1の入力端子
と、出力端子と、第1の信号接地端子とを具備し、苗記
第1の電圧ホロワの入力端子が前記入力信号を受信する
ように構成され、前記電圧ホロワの出力端子が前記フィ
ルタ回路網の第1の入力端子に接続されていることを特
徴とする請求項1に記載の制御可能なフィルタ装置。 - 【請求項3】 前記フィルタ回路網は、入力端子と、出
力端子と、第1の信号接地端子とを具備し、前記電圧ホ
ロワの入力端子がDC基準電圧を受信するように構成さ
れ、前記第1の電圧ホロワの出力端子が前記フィルタ回
路網の第1の信号接地端子と前記入力信号を受信するよ
うに構成された前記フィルタ回路網の入力端子に接続さ
れていることを特徴とする請求項1に記載の制御可能な
フィルタ装置。 - 【請求項4】 前記フィルタ回路網は、複数の受動素子
と第2の入力端子とを具備し、前記フィルタ回路網の第
1及び第2の入力端子は第1及び第2の同様の受動素子
の一端にそれぞれ接続され、これら第1及び第2の同様
の受動素子の他端は互いに接続されると共に、前記複数
の受動素子の1つ以上の他の素子に接続され、前記フィ
ルタ回路網の第2の入力端子は当該フィルタ装置の入力
信号に対応する信号を受信するように構成されているこ
とを特徴とする請求項2に記載の制御可能なフィルタ装
置。 - 【請求項5】 第2の電圧ホロワとして構成され、かつ
出力回路に電流源を有する第2のトランジスタを含み、
この第2の電圧ホロワの入力端子が前記第1のトランジ
スタの入力端子に接続され、この第2の電圧ホロワの出
力端子が前記フィルタ回路網の第2の入力端子に接続さ
れていることを特徴とする請求項4に記載の制御可能な
フィルタ装置。 - 【請求項6】 前記フィルタ回路網は1つ以上のさらに
他の入力端子を具備し、また、1つ以上のさらに他の電
圧ホロワとして構成された1つ以上の対応するさらに他
のトランジスタが設けられ、各さらに他の電圧ホロワは
その出力回路に制御可能な電流源を有し、前記フィルタ
回路網のさらに他の入力端子がさらに他の同様の受動素
子の一端にそれぞれ接続され、これらさらに他の同様の
受動素子は前記第1及び第2の同様の受動素子と同じ形
式のものであり、かつそれらの他端が互いに接続される
と共に、前記第1及び第2の同様の受動素子の前記他端
に接続され、前記1つ以上のさらに他の電圧ホロワのそ
れぞれの入力端子が前記第1の電圧ホロワの入力端子に
接続され、それぞれの出力端子が前記フィルタ回路網の
さらに他のそれぞれの入力端子に接続されていることを
特徴とする請求項5に記載の制御可能なフィルタ装置。 - 【請求項7】 前記フィルタ回路網は、複数の受動素子
と第2の信号接地端子とを具備し、前記フィルタ回路網
の第1及び第2の信号接地端子は同様の第1及び第2の
受動素子の一端にそれぞれ接続され、これら同様の第1
及び第2の受動素子の他端は互いに接続されると共に、
前記複数の受動素子の1つ以上の他の素子に接続され、
前記フィルタ回路網の第2の信号接地端子がDC基準電
圧を受信するように構成されていることを特徴とする請
求項3に記載の制御可能なフィルタ装置。 - 【請求項8】 第2の電圧ホロワとして構成され、かつ
出力回路に電流源を有する第2のトランジスタを含み、
この第2の電圧ホロワの入力端子がDC基準電圧に接続
され、この第2の電圧ホロワの出力端子が前記フィルタ
回路網の第2の信号接地端子に接続されていることを特
徴とする請求項7に記載の制御可能なフィルタ装置。 - 【請求項9】 前記フィルタ回路網は1つ以上のさらに
他の信号接地端子を具備し、また、1つ以上のさらに他
の電圧ホロワとして構成された1つ以上の対応するさら
に他のトランジスタが設けられ、各さらに他の電圧ホロ
ワはその出力回路に制御可能な電流源を有し、前記フィ
ルタ回路網のさらに他の信号接地端子はさらに他の同様
の受動素子の一端にそれぞれ接続され、これらさらに他
の同様の受動素子は前記第1及び第2の同様の受動素子
と同じ形式のものであり、かつそれらの他端が互いに接
続されると共に、前記第1及び第2の同様の受動素子の
前記他端に接続され、前記1つ以上のさらに他の電圧ホ
ロワのそれぞれの入力端子が前記第1の電圧ホロワの入
力端子に接続され、それぞれの出力端子が前記フィルタ
回路網のさらに他のそれぞれの信号接地端子に接続され
ていることを特徴とする請求項8に記載の制御可能なフ
ィルタ装置。 - 【請求項10】 前記制御可能な電流源のそれぞれは2
つの別個の値の出力電流のいずれかを提供するように制
御できることを特徴とする請求項1〜9のいずれかに記
載の制御可能なフィルタ装置。 - 【請求項11】 前記トランジスタはバイポーラ、JF
ET或いはMOSFETトランジスタであることを特徴
とする請求項10に記載の制御可能なフィルタ装置。 - 【請求項12】 前記制御可能な電流源は実質的に連続
した値の出力電流を提供するように制御されることを特
徴とする請求項1〜5、7及び8のいずれかに記載の制
御可能なフィルタ装置。 - 【請求項13】 前記トランジスタはバイポーラトラン
ジスタであることを特徴とする請求項12に記載の制御
可能なフィルタ装置。 - 【請求項14】 前記フィルタ回路網は直列のRC(抵
抗・容量)回路網であることを特徴とする請求項1〜1
3のいずれかに記載の制御可能なフィルタ装置。 - 【請求項15】 請求項1〜14のいずれかに記載の制
御可能なフィルタ装置を1つ以上具備する中間周波増幅
器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9505250.2 | 1995-03-15 | ||
GB9505250A GB2298982B (en) | 1995-03-15 | 1995-03-15 | Controllable filter arrangement |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006283848A Division JP2007053794A (ja) | 1995-03-15 | 2006-10-18 | 制御可能なフィルタ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09102729A true JPH09102729A (ja) | 1997-04-15 |
JP3945662B2 JP3945662B2 (ja) | 2007-07-18 |
Family
ID=10771265
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08299996A Expired - Fee Related JP3945662B2 (ja) | 1995-03-15 | 1996-03-13 | 制御可能なフィルタ装置 |
JP2006283848A Withdrawn JP2007053794A (ja) | 1995-03-15 | 2006-10-18 | 制御可能なフィルタ装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006283848A Withdrawn JP2007053794A (ja) | 1995-03-15 | 2006-10-18 | 制御可能なフィルタ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5760641A (ja) |
EP (1) | EP0732807B1 (ja) |
JP (2) | JP3945662B2 (ja) |
AT (1) | ATE240610T1 (ja) |
DE (1) | DE69628070T2 (ja) |
GB (1) | GB2298982B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100986985B1 (ko) * | 2008-08-28 | 2010-10-11 | 전자부품연구원 | 무선통신 시스템용 필터 튜닝 회로 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3073687B2 (ja) * | 1996-02-09 | 2000-08-07 | 松下電器産業株式会社 | フィルタに遮断周波数切替手段を備えた直接変換受信機 |
GB9713878D0 (en) * | 1997-06-30 | 1997-09-03 | Roxburgh Electronics Ltd | Mains filtering circuit |
US6236257B1 (en) * | 1998-10-01 | 2001-05-22 | Lsi Logic Corporation | Method and apparatus for reducing using feed forward compensation |
US6584422B2 (en) * | 2001-05-24 | 2003-06-24 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for optimizing corner frequency calibration of a tunable filter using a programmable diode |
US6696896B2 (en) * | 2001-08-08 | 2004-02-24 | Texas Instruments Incorporated | Method for implementing high frequency programmable poles and zeros in disk drive preamplifiers |
FR2832874A1 (fr) * | 2001-11-27 | 2003-05-30 | Koninkl Philips Electronics Nv | Tuner comprenant un filtre selectif |
US20080150626A1 (en) * | 2006-12-21 | 2008-06-26 | Northrop Grumman Systems Corporation | Time variant filter with reduced settling time |
EP2195926A2 (en) | 2007-09-20 | 2010-06-16 | Nxp B.V. | Tunable rf filter |
JP6219282B2 (ja) | 2012-08-02 | 2017-10-25 | 株式会社堀場製作所 | 増幅器及び放射線検出器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5545224A (en) * | 1978-09-26 | 1980-03-29 | Sony Corp | Filter circuit |
GB8608087D0 (en) * | 1986-04-02 | 1986-05-08 | Plessey Co Plc | Variable resistors |
GB8608875D0 (en) * | 1986-04-11 | 1986-05-14 | Plessey Co Plc | Bandwidth filters |
US4713627A (en) * | 1986-10-10 | 1987-12-15 | Tektronix, Inc. | Active filter with bootstrapping |
JPH02174414A (ja) * | 1988-12-27 | 1990-07-05 | Hitachi Ltd | 半導体集積回路装置 |
JPH05259807A (ja) * | 1992-03-13 | 1993-10-08 | Sharp Corp | フィルタ回路の遮断周波数設定回路 |
JPH06104689A (ja) * | 1992-09-18 | 1994-04-15 | Rohm Co Ltd | 受信機 |
WO1995006977A1 (en) * | 1993-09-02 | 1995-03-09 | National Semiconductor Corporation | Active impedance termination |
-
1995
- 1995-03-15 GB GB9505250A patent/GB2298982B/en not_active Expired - Fee Related
-
1996
- 1996-02-14 DE DE69628070T patent/DE69628070T2/de not_active Expired - Fee Related
- 1996-02-14 AT AT96301012T patent/ATE240610T1/de not_active IP Right Cessation
- 1996-02-14 EP EP96301012A patent/EP0732807B1/en not_active Expired - Lifetime
- 1996-02-21 US US08/604,494 patent/US5760641A/en not_active Expired - Fee Related
- 1996-03-13 JP JP08299996A patent/JP3945662B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-18 JP JP2006283848A patent/JP2007053794A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100986985B1 (ko) * | 2008-08-28 | 2010-10-11 | 전자부품연구원 | 무선통신 시스템용 필터 튜닝 회로 |
Also Published As
Publication number | Publication date |
---|---|
DE69628070D1 (de) | 2003-06-18 |
JP2007053794A (ja) | 2007-03-01 |
EP0732807B1 (en) | 2003-05-14 |
DE69628070T2 (de) | 2004-01-15 |
US5760641A (en) | 1998-06-02 |
EP0732807A3 (en) | 1998-01-07 |
EP0732807A2 (en) | 1996-09-18 |
JP3945662B2 (ja) | 2007-07-18 |
ATE240610T1 (de) | 2003-05-15 |
GB9505250D0 (en) | 1995-05-03 |
GB2298982B (en) | 1998-11-18 |
GB2298982A (en) | 1996-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007053794A (ja) | 制御可能なフィルタ装置 | |
JPH0718180Y2 (ja) | 無線周波受信機用トランジスタ化増幅兼混合入力段 | |
JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
JPH08501674A (ja) | 適応出力インピーダンスを備えたラインドライバ | |
SU1103812A3 (ru) | Усилитель с регулируемым коэффициентом усилени | |
JPS5918761Y2 (ja) | Fm受信機のミュ−ティング回路 | |
US4864248A (en) | Amplifier arrangement with controllable gain | |
JPS5844803A (ja) | 11/2ポ−ルオ−デイオ電力増幅器 | |
JP4272053B2 (ja) | 非線形な特性のcmosコンデンサを使用する線形増幅器 | |
US4757275A (en) | Wideband closed loop amplifier | |
US4345214A (en) | Variable emitter degeneration gain-controlled amplifier | |
JP5079213B2 (ja) | 一定の入力インピーダンスを有する制御可能なrf広帯域増幅器 | |
JPS631768B2 (ja) | ||
US5208551A (en) | Noise reduction circuit with a main signal path and an auxiliary signal path having a high-pass filter characteristic | |
JPS59148411A (ja) | 増幅回路 | |
JPH0453065Y2 (ja) | ||
JPH0325085B2 (ja) | ||
JPS63185213A (ja) | 入力回路 | |
KR0172421B1 (ko) | 대역통과 필터 장치 | |
JP2998107B2 (ja) | 中間周波増幅装置 | |
JPS5926673Y2 (ja) | ノイズ除去回路 | |
JPS6311839B2 (ja) | ||
JPS6016093Y2 (ja) | 能動フイルタ・オツシレ−タ | |
JPS62294305A (ja) | 周波数変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051212 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070405 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |