JPH0897380A - 誘電体キャパシタ及びその製造方法 - Google Patents
誘電体キャパシタ及びその製造方法Info
- Publication number
- JPH0897380A JPH0897380A JP6226824A JP22682494A JPH0897380A JP H0897380 A JPH0897380 A JP H0897380A JP 6226824 A JP6226824 A JP 6226824A JP 22682494 A JP22682494 A JP 22682494A JP H0897380 A JPH0897380 A JP H0897380A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- metal element
- lower electrode
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 下部電極形成後、高温での誘電体薄膜の形成
や、後熱処理の工程を経過しても、下部電極表面の平坦
性が変化せず、コストアップとならない誘電体キャパシ
タ及びその製造方法を提供する。 【構成】 誘電体キャパシタは、表面に絶縁層２を有す
るシリコン基板１と、絶縁層２の上部に形成されたチタ
ンを含む接着層３と、該接着層３上に形成されたチタン
と白金を少なくとも含む合金から成る中間層４と、該中
間層４上に形成された白金を含む下部電極５と、該下部
電極５上に形成された誘電体層６と、該誘電体層６上に
配置された上部電極７とから構成されている。中間層４
には、接着層３と接する側ではチタンが高濃度に含ま
れ、かつ下部電極５と接する側ではチタンが低濃度に含
まれ、中間部分におけるチタンの濃度は接着層３からの
距離に対して単調に減少するように形成されている。
や、後熱処理の工程を経過しても、下部電極表面の平坦
性が変化せず、コストアップとならない誘電体キャパシ
タ及びその製造方法を提供する。 【構成】 誘電体キャパシタは、表面に絶縁層２を有す
るシリコン基板１と、絶縁層２の上部に形成されたチタ
ンを含む接着層３と、該接着層３上に形成されたチタン
と白金を少なくとも含む合金から成る中間層４と、該中
間層４上に形成された白金を含む下部電極５と、該下部
電極５上に形成された誘電体層６と、該誘電体層６上に
配置された上部電極７とから構成されている。中間層４
には、接着層３と接する側ではチタンが高濃度に含ま
れ、かつ下部電極５と接する側ではチタンが低濃度に含
まれ、中間部分におけるチタンの濃度は接着層３からの
距離に対して単調に減少するように形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、誘電体キャパシタ及び
その製造方法に関し、特に半導体装置に用いられる誘電
体キャパシタ及びその製造方法に関する。
その製造方法に関し、特に半導体装置に用いられる誘電
体キャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】従来、ＤＲＡＭをはじめとする各種半導
体装置に用いられる薄膜キャパシタの製造には、能動素
子を形成した基板の表面に層間絶縁膜を形成し、下部電
極として金属膜を真空蒸着法またはスパッタ法などによ
り堆積し、その上に誘電体膜を作成し、この上に上部電
極として金属膜を形成する方法が用いられている。ここ
で、誘電体膜の材料としては、高誘電率キャパシタ、強
誘電体不揮発性メモリ、焦電センサ等への応用のため
に、チタン酸鉛、チタン酸ジルコン酸鉛、チタン酸ビス
マス、チタン酸ストロンチウム、チタン酸バリウムスト
ロンチウム、酸化タンタル等が用いられ、ゾル−ゲル
法、スパッタ法、有機金属化学気相堆積（ＭＯＣＶＤ：
Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等による薄膜化が行
われている。
体装置に用いられる薄膜キャパシタの製造には、能動素
子を形成した基板の表面に層間絶縁膜を形成し、下部電
極として金属膜を真空蒸着法またはスパッタ法などによ
り堆積し、その上に誘電体膜を作成し、この上に上部電
極として金属膜を形成する方法が用いられている。ここ
で、誘電体膜の材料としては、高誘電率キャパシタ、強
誘電体不揮発性メモリ、焦電センサ等への応用のため
に、チタン酸鉛、チタン酸ジルコン酸鉛、チタン酸ビス
マス、チタン酸ストロンチウム、チタン酸バリウムスト
ロンチウム、酸化タンタル等が用いられ、ゾル−ゲル
法、スパッタ法、有機金属化学気相堆積（ＭＯＣＶＤ：
Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等による薄膜化が行
われている。
【０００３】これらの酸化物誘電体膜を、下部電極上に
スパッタ法やＭＯＣＶＤ法等の方法で形成する場合、形
成時の反応酸素ガスや誘電体に含まれる酸素と電極との
反応により、誘電率の低い酸化層膜が、電極との界面に
生じてキャパシタ全体の容量を小さくしてしまうという
問題がある。この問題を解消するために、電極材料に白
金のような酸化されにくい貴金属やその合金が用いられ
ている。
スパッタ法やＭＯＣＶＤ法等の方法で形成する場合、形
成時の反応酸素ガスや誘電体に含まれる酸素と電極との
反応により、誘電率の低い酸化層膜が、電極との界面に
生じてキャパシタ全体の容量を小さくしてしまうという
問題がある。この問題を解消するために、電極材料に白
金のような酸化されにくい貴金属やその合金が用いられ
ている。
【０００４】しかしながら、白金電極をそのまま層間絶
縁層上に形成した場合、付着性が悪く、剥離を起こしや
すいため、基板と電極の間に別の金属を接着層として堆
積させることが必要である。接着層としてはチタンがよ
く用いられる。チタン以外の接着層の材料としては例え
ば、特開平６−２１３９１号公報に開示されているバラ
ジウムが用いられている。誘電体膜の形成方法として
は、基板温度を高温に保ちながら製膜、結晶化をさせる
方法と、低い基板温度で製膜後、熱処理して結晶化させ
る方法とがある。
縁層上に形成した場合、付着性が悪く、剥離を起こしや
すいため、基板と電極の間に別の金属を接着層として堆
積させることが必要である。接着層としてはチタンがよ
く用いられる。チタン以外の接着層の材料としては例え
ば、特開平６−２１３９１号公報に開示されているバラ
ジウムが用いられている。誘電体膜の形成方法として
は、基板温度を高温に保ちながら製膜、結晶化をさせる
方法と、低い基板温度で製膜後、熱処理して結晶化させ
る方法とがある。
【０００５】
【発明が解決しようとする課題】従来の積層型の電極構
造においては、下部電極の形成後、ＭＯＣＶＤ法等によ
る誘電体膜の製膜時の基板加熱や、製膜後のアニール処
理により、電極と接着層や基板との間で相互拡散や合金
化、凝集が起こり、下部電極表面や誘電体膜表面に荒れ
が発生する。このような誘電体膜表面に上部電極を形成
した場合、局所的な誘電体膜の膜厚不足による電界集中
のために、リーク電流が大きくなったり、絶縁破壊が起
こりやすくなるという問題がある。
造においては、下部電極の形成後、ＭＯＣＶＤ法等によ
る誘電体膜の製膜時の基板加熱や、製膜後のアニール処
理により、電極と接着層や基板との間で相互拡散や合金
化、凝集が起こり、下部電極表面や誘電体膜表面に荒れ
が発生する。このような誘電体膜表面に上部電極を形成
した場合、局所的な誘電体膜の膜厚不足による電界集中
のために、リーク電流が大きくなったり、絶縁破壊が起
こりやすくなるという問題がある。
【０００６】この問題を解消するために、接着層の中間
にバリア層を挟む、例えば、Ｔｉ接着層の中間にＴｉＮ
層を挟むことにより、基板からの拡散を押さえるという
方法が提案されているが、製造工程が増加し、コストア
ップにつながるという問題がある。
にバリア層を挟む、例えば、Ｔｉ接着層の中間にＴｉＮ
層を挟むことにより、基板からの拡散を押さえるという
方法が提案されているが、製造工程が増加し、コストア
ップにつながるという問題がある。
【０００７】本発明は、上記のような課題を解消するた
めになされたもので、下部電極形成後、高温での誘電体
薄膜の形成や、後熱処理の工程を経過しても、下部電極
表面の平坦性が低下せず、且つコストアップとならない
誘電体キャパシタ及びその製造方法を提供することを目
的とする。
めになされたもので、下部電極形成後、高温での誘電体
薄膜の形成や、後熱処理の工程を経過しても、下部電極
表面の平坦性が低下せず、且つコストアップとならない
誘電体キャパシタ及びその製造方法を提供することを目
的とする。
【０００８】
【課題を解決するための手段】本発明によれば、前述の
目的は、表面に絶縁層を有する基板と、該絶縁層の上部
に形成された第１の金属元素を含む接着層と、該接着層
上に形成された第１の金属元素と第２の金属元素とを少
なくとも含む合金から成る中間層と、該中間層上に形成
された第２の金属元素を含む下部電極と、該下部電極上
に形成された誘電体層と、該誘電体層上に配置された上
部電極とを具備する誘電体キャパシタとを具備する請求
項１に記載の誘電体キャパシタによって達成される。
目的は、表面に絶縁層を有する基板と、該絶縁層の上部
に形成された第１の金属元素を含む接着層と、該接着層
上に形成された第１の金属元素と第２の金属元素とを少
なくとも含む合金から成る中間層と、該中間層上に形成
された第２の金属元素を含む下部電極と、該下部電極上
に形成された誘電体層と、該誘電体層上に配置された上
部電極とを具備する誘電体キャパシタとを具備する請求
項１に記載の誘電体キャパシタによって達成される。
【０００９】本発明によれば、前述の目的は、前記中間
層には、接着層と接する側では第１の金属元素が高濃度
に含まれ、かつ下部電極と接する側では第１の金属元素
が低濃度に含まれ、中間部分における第１の金属元素の
濃度は接着層からの距離に対して単調に減少する請求項
２に記載の誘電体キャパシタによって達成される。
層には、接着層と接する側では第１の金属元素が高濃度
に含まれ、かつ下部電極と接する側では第１の金属元素
が低濃度に含まれ、中間部分における第１の金属元素の
濃度は接着層からの距離に対して単調に減少する請求項
２に記載の誘電体キャパシタによって達成される。
【００１０】本発明によれば、前述の目的は、前記基板
が珪素または砒化ガリウムから成り、絶縁層が二酸化珪
素または窒化珪素、もしくはそれらの積層膜から成り、
かつ第１の金属元素がチタンであり第２の金属元素が白
金である請求項３に記載の誘電体キャパシタによって達
成される。
が珪素または砒化ガリウムから成り、絶縁層が二酸化珪
素または窒化珪素、もしくはそれらの積層膜から成り、
かつ第１の金属元素がチタンであり第２の金属元素が白
金である請求項３に記載の誘電体キャパシタによって達
成される。
【００１１】本発明によれば、前述の目的は、基板上に
絶縁層を形成する工程と、該絶縁層上に第１の金属元素
を含む接着層を形成する工程と、該接着層上に第１の金
属元素と第２の金属元素とを少なくとも含む合金から成
る中間層を形成する工程と、該中間層上に第２の金属元
素を含む下部電極を形成する工程と、該誘電体層上に上
部電極を形成する工程とを具備する誘電体キャパシタの
製造方法によって達成される。
絶縁層を形成する工程と、該絶縁層上に第１の金属元素
を含む接着層を形成する工程と、該接着層上に第１の金
属元素と第２の金属元素とを少なくとも含む合金から成
る中間層を形成する工程と、該中間層上に第２の金属元
素を含む下部電極を形成する工程と、該誘電体層上に上
部電極を形成する工程とを具備する誘電体キャパシタの
製造方法によって達成される。
【００１２】
【作用】本発明の誘電体キャパシタにおいては、基板表
面に絶縁層が形成され、絶縁層の上部に第１の金属元素
を含む接着層が形成され、該接着層上に第１の金属元素
と第２の金属元素を少なくとも含む合金から成る中間層
が形成され、該中間層上に第２の金属元素を含む下部電
極が形成され、該下部電極上に誘電体層が形成され、該
誘電体層上に上部電極が配置されている。従って、下部
電極の形成後に基板を高温にした際の電極と接着層との
間の反応がすでに途中まで進行しているのと同じ状態と
なり、これにより中間層を持たない従来の誘電体キャパ
シタと比較して、誘電体膜の製膜時や製膜後の熱処理に
よる電極表面及び誘電体膜表面の荒れが軽減できる。
面に絶縁層が形成され、絶縁層の上部に第１の金属元素
を含む接着層が形成され、該接着層上に第１の金属元素
と第２の金属元素を少なくとも含む合金から成る中間層
が形成され、該中間層上に第２の金属元素を含む下部電
極が形成され、該下部電極上に誘電体層が形成され、該
誘電体層上に上部電極が配置されている。従って、下部
電極の形成後に基板を高温にした際の電極と接着層との
間の反応がすでに途中まで進行しているのと同じ状態と
なり、これにより中間層を持たない従来の誘電体キャパ
シタと比較して、誘電体膜の製膜時や製膜後の熱処理に
よる電極表面及び誘電体膜表面の荒れが軽減できる。
【００１３】尚、接着層と下部電極との構成元素の合金
化は、接着層上に下部電極を形成する際に基板を６００
−７５０゜Ｃ程度の高温に加熱しても可能である。しか
し、半導体記憶装置等に用いることを考慮すれば、既に
基板上に形成されている他の素子にダメージを与える恐
れのある長時間の高温加熱は好ましくない。これに対
し、本発明では、接着層、中間層を含む電極構造を低温
で堆積する。
化は、接着層上に下部電極を形成する際に基板を６００
−７５０゜Ｃ程度の高温に加熱しても可能である。しか
し、半導体記憶装置等に用いることを考慮すれば、既に
基板上に形成されている他の素子にダメージを与える恐
れのある長時間の高温加熱は好ましくない。これに対
し、本発明では、接着層、中間層を含む電極構造を低温
で堆積する。
【００１４】
【実施例】以下、本発明の誘電体キャパシタ及びその製
造方法の第１の実施例を図を参照しながら説明する。
造方法の第１の実施例を図を参照しながら説明する。
【００１５】本実施例における誘電体キャパシタは、図
１に示すように、表面に絶縁層２を有するシリコン基板
１と、絶縁層２の上部に形成された第１の金属元素とし
てのチタンを含む接着層３と、該接着層３上に形成され
た第１の金属元素としてのチタンと第２の金属元素とし
ての白金を少なくとも含む合金から成る中間層４と、該
中間層４上に形成された第２の金属元素としての白金を
含む下部電極５と、該下部電極５上に形成された誘電体
層６と、該誘電体層６上に配置された上部電極７とから
構成されている。なお、中間層４には、接着層３と接す
る側ではチタンが高濃度に含まれ、かつ下部電極５と接
する側ではチタンが低濃度に含まれ、中間部分における
チタンの濃度は接着層３からの距離に対して単調に減少
するように形成されている。更に、前記絶縁層２は、二
酸化珪素または窒化珪素、もしくはそれらの積層膜から
成っている。
１に示すように、表面に絶縁層２を有するシリコン基板
１と、絶縁層２の上部に形成された第１の金属元素とし
てのチタンを含む接着層３と、該接着層３上に形成され
た第１の金属元素としてのチタンと第２の金属元素とし
ての白金を少なくとも含む合金から成る中間層４と、該
中間層４上に形成された第２の金属元素としての白金を
含む下部電極５と、該下部電極５上に形成された誘電体
層６と、該誘電体層６上に配置された上部電極７とから
構成されている。なお、中間層４には、接着層３と接す
る側ではチタンが高濃度に含まれ、かつ下部電極５と接
する側ではチタンが低濃度に含まれ、中間部分における
チタンの濃度は接着層３からの距離に対して単調に減少
するように形成されている。更に、前記絶縁層２は、二
酸化珪素または窒化珪素、もしくはそれらの積層膜から
成っている。
【００１６】次に、誘電体キャパシタの製造方法につい
て説明する。
て説明する。
【００１７】ｎ型シリコン基板１上に、二酸化珪素から
なる絶縁層２を形成する。この絶縁層２は、熱酸化法あ
るいはＣＶＤ法、スピンコート法によって形成する。こ
の絶縁層２の厚さは、１０００−１００００オングスト
ロームが好ましい。本実施例では、シリコン基板１に乾
燥酸素１気圧中、１０００℃で熱酸化させた２０００オ
ングストロームの厚さに形成した。この上に、真空蒸着
法で、接着層３、中間層４、下部電極５を形成した。次
に、中間層４として、チタン、白金合金膜を形成した。
この中間層４は、組成の異なる二つの層からなってお
り、各層の厚さは、１００−２０００オングストローム
が好ましい。本実施例ではこれら２層共に３００オング
ストロームとした。なお、中間層４におけるチタンと白
金の組成比は、接着層３に接する側ではチタン７に対し
白金３の比、下部電極５に接する側ではチタン３に対し
て白金７の比とした。そして、下部電極５として白金は
５００−５０００オングストロームの範囲内の厚さが好
ましく、本実施例では２０００オングストロームの厚さ
に蒸着した。一連の蒸着において、基板１の温度は室温
乃至６００℃の範囲で蒸着することができるが、本実施
例では３００℃にした。
なる絶縁層２を形成する。この絶縁層２は、熱酸化法あ
るいはＣＶＤ法、スピンコート法によって形成する。こ
の絶縁層２の厚さは、１０００−１００００オングスト
ロームが好ましい。本実施例では、シリコン基板１に乾
燥酸素１気圧中、１０００℃で熱酸化させた２０００オ
ングストロームの厚さに形成した。この上に、真空蒸着
法で、接着層３、中間層４、下部電極５を形成した。次
に、中間層４として、チタン、白金合金膜を形成した。
この中間層４は、組成の異なる二つの層からなってお
り、各層の厚さは、１００−２０００オングストローム
が好ましい。本実施例ではこれら２層共に３００オング
ストロームとした。なお、中間層４におけるチタンと白
金の組成比は、接着層３に接する側ではチタン７に対し
白金３の比、下部電極５に接する側ではチタン３に対し
て白金７の比とした。そして、下部電極５として白金は
５００−５０００オングストロームの範囲内の厚さが好
ましく、本実施例では２０００オングストロームの厚さ
に蒸着した。一連の蒸着において、基板１の温度は室温
乃至６００℃の範囲で蒸着することができるが、本実施
例では３００℃にした。
【００１８】本願発明者は、電極表面の粗さが改善され
たか否かについて実験を行った。この実験にために、図
１の誘電体キャパシタと比較するための比較例としての
誘電体キャパシタを図２に示すように製造した。図２に
示す誘電体キャパシタは、中間層を持たないことを除け
ば実施例１と同じ構成である。
たか否かについて実験を行った。この実験にために、図
１の誘電体キャパシタと比較するための比較例としての
誘電体キャパシタを図２に示すように製造した。図２に
示す誘電体キャパシタは、中間層を持たないことを除け
ば実施例１と同じ構成である。
【００１９】ｎ型シリコン基板１上に、二酸化珪素から
なる絶縁層２を熱酸化法によって２０００オングストロ
ームの厚さに形成した。この上に、真空蒸着法で、接着
層３、下部電極５を形成した。接着層３としてチタンを
５００オングストロームの厚さに蒸着した。そして、下
部電極５として白金を２０００オングストロームの厚さ
に形成した。一連の蒸着において、基板１の温度は３０
０℃にした。
なる絶縁層２を熱酸化法によって２０００オングストロ
ームの厚さに形成した。この上に、真空蒸着法で、接着
層３、下部電極５を形成した。接着層３としてチタンを
５００オングストロームの厚さに蒸着した。そして、下
部電極５として白金を２０００オングストロームの厚さ
に形成した。一連の蒸着において、基板１の温度は３０
０℃にした。
【００２０】図１に示した誘電体キャパシタと図２に示
した比較例との電極のＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔ
ｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：オージェ電子分
光）分析による深さ方向の組成分布プロファイルは、図
３及び図５に示すように、スパッタリング時間≒深さと
みなしてよいため、図３において３０分前後、スパッタ
した深さのところから、白金とチタンの信号がでてい
る。すなわち、中間層が形成されていることが分かっ
た。基板加熱による拡散の状態を調べるため、図１に示
した誘電体キャパシタと図２に示した比較例で形成した
電極をＯ2 ガス中６００℃で１分間アニールした後のＡ
ＥＳプロファイルは、それぞれ図４及び図６に示すよう
に、図２に示した比較例のように下部電極５を形成した
試料では、アニールより大きく拡散が進み、組成が大き
く変化しているのに対して、図１に示す本実施例の誘電
体キャパシタでは、若干の拡散がみられる程度であり、
大きな組成変化は起きていない。
した比較例との電極のＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔ
ｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：オージェ電子分
光）分析による深さ方向の組成分布プロファイルは、図
３及び図５に示すように、スパッタリング時間≒深さと
みなしてよいため、図３において３０分前後、スパッタ
した深さのところから、白金とチタンの信号がでてい
る。すなわち、中間層が形成されていることが分かっ
た。基板加熱による拡散の状態を調べるため、図１に示
した誘電体キャパシタと図２に示した比較例で形成した
電極をＯ2 ガス中６００℃で１分間アニールした後のＡ
ＥＳプロファイルは、それぞれ図４及び図６に示すよう
に、図２に示した比較例のように下部電極５を形成した
試料では、アニールより大きく拡散が進み、組成が大き
く変化しているのに対して、図１に示す本実施例の誘電
体キャパシタでは、若干の拡散がみられる程度であり、
大きな組成変化は起きていない。
【００２１】アニール後の電極表面の粗さをＡＦＭ（Ａ
ｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：原子
間力顕微鏡）を用いて測定したところ、図２の比較例の
平均粗さをＲa＝１０ｎｍに対し、図１に示す誘電体キ
ャパシタではＲa=１．３ｎｍと表面の平坦性が向上した
ことが確認された。
ｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：原子
間力顕微鏡）を用いて測定したところ、図２の比較例の
平均粗さをＲa＝１０ｎｍに対し、図１に示す誘電体キ
ャパシタではＲa=１．３ｎｍと表面の平坦性が向上した
ことが確認された。
【００２２】次に、本発明の誘電体キャパシタ及びその
製造方法の第２の実施例を図を参照しながら説明する。
製造方法の第２の実施例を図を参照しながら説明する。
【００２３】上述実施例１により形成した下部電極５上
に、誘電体膜としてＢｉ4Ｔｉ3Ｏ12をＲＦマグネトロン
スパッタ法を用いて堆積した。ターゲットには、Ｂｉ4
Ｔｉ3Ｏ12焼結体を用い、真空層内の全圧１０ｍＴｏｒ
ｒ、アルゴンガス、酸素ガスの流量３ＣＣＭ、基板温度
１００℃、ＲＦ出力５０Ｗでスパッタした。膜厚は、１
０００−５０００オングストロームの範囲が好ましく、
本実施例では２０００オングストロームとした。この誘
電体膜は、このままでは非晶質であるので、ゴールドイ
メージ炉を用いて、Ｏ2 雰囲気中６００℃の温度で、６
０秒間アニールして結晶化させた。アニールの温度と時
間は、５５０−８００℃、１０秒−１２０分である。そ
して、この上に白金上部電極７を、真空蒸着法により、
一辺６０μｍの正方形で１０００オングストロームの厚
さに形成した。上部電極７の形成はスパッタ法、ＣＶＤ
法等を用いても可能である。
に、誘電体膜としてＢｉ4Ｔｉ3Ｏ12をＲＦマグネトロン
スパッタ法を用いて堆積した。ターゲットには、Ｂｉ4
Ｔｉ3Ｏ12焼結体を用い、真空層内の全圧１０ｍＴｏｒ
ｒ、アルゴンガス、酸素ガスの流量３ＣＣＭ、基板温度
１００℃、ＲＦ出力５０Ｗでスパッタした。膜厚は、１
０００−５０００オングストロームの範囲が好ましく、
本実施例では２０００オングストロームとした。この誘
電体膜は、このままでは非晶質であるので、ゴールドイ
メージ炉を用いて、Ｏ2 雰囲気中６００℃の温度で、６
０秒間アニールして結晶化させた。アニールの温度と時
間は、５５０−８００℃、１０秒−１２０分である。そ
して、この上に白金上部電極７を、真空蒸着法により、
一辺６０μｍの正方形で１０００オングストロームの厚
さに形成した。上部電極７の形成はスパッタ法、ＣＶＤ
法等を用いても可能である。
【００２４】また、図２に示した比較例の下部電極５上
に本第２の実施例と同様の方法により誘電体層６及び上
部電極７を形成し、これを第２の比較例とした。実施例
２及び第２の比較例における、上下両電極間の電圧と電
流との関係は、図７に示すように、両電極間に５Ｖの電
圧を印可したときのリーク電流密度は、第２の比較例で
は２×１０-5Ａ／ｃｍ2であったが、実施例２では５×
１０-7Ａ／ｃｍ2に減少した。
に本第２の実施例と同様の方法により誘電体層６及び上
部電極７を形成し、これを第２の比較例とした。実施例
２及び第２の比較例における、上下両電極間の電圧と電
流との関係は、図７に示すように、両電極間に５Ｖの電
圧を印可したときのリーク電流密度は、第２の比較例で
は２×１０-5Ａ／ｃｍ2であったが、実施例２では５×
１０-7Ａ／ｃｍ2に減少した。
【００２５】本第２の実施例においては、誘電体膜材料
としてＢＴＯを用いたが、これに限らず、誘電体膜材料
としてチタン酸鉛、チタン酸ジルコン酸鉛、チタン酸ス
トロンチウム、チタン酸バリウムストロンチウム、酸化
タンタル等を用いてもよい。
としてＢＴＯを用いたが、これに限らず、誘電体膜材料
としてチタン酸鉛、チタン酸ジルコン酸鉛、チタン酸ス
トロンチウム、チタン酸バリウムストロンチウム、酸化
タンタル等を用いてもよい。
【００２６】また、誘電体膜の製膜方法としては、ゾル
−ゲル法、スパッタ法、ＭＯＣＶＤ法等を用いることが
できる。
−ゲル法、スパッタ法、ＭＯＣＶＤ法等を用いることが
できる。
【００２７】次に、本発明の誘電体キャパシタ及びその
製造方法の第３の実施例を図を参照しながら説明する。
製造方法の第３の実施例を図を参照しながら説明する。
【００２８】ｎ型シリコン基板１上に、熱酸化法によっ
て２０００オングストロームの厚さに絶縁膜を形成し
た。この上に、真空蒸着法で、接着層３、中間層４、下
部電極５を形成した。次に、中間層４として、チタンと
白金との２源蒸着によってチタン・白金合金膜を形成し
た。この中間層４の厚さは、１００−１０００オングス
トロームが好ましく、本実施例では５００オングストロ
ームとした。なお、中間層４におけるチタンと白金の組
成比は、チタン５に対し白金５の比とした。そして、下
部電極５として白金を２０００オングストロームの厚さ
に蒸着した。一連の蒸着において、基板１の温度は３０
０℃にした。この下部電極を、Ｏ2 雰囲気中６００℃の
温度で、６０秒間アニールする前と、アニールした後の
ＡＥＳプロファイルは、図８及び図９に示すように、第
１の比較例と比べると、接着層と下部電極との間の反応
を抑制する効果は、上述第１の実施例と同様に得られ
た。また、アニール後の表面平均粗さは、１．８ｎｍで
あり、第１の比較例よりも低減された。
て２０００オングストロームの厚さに絶縁膜を形成し
た。この上に、真空蒸着法で、接着層３、中間層４、下
部電極５を形成した。次に、中間層４として、チタンと
白金との２源蒸着によってチタン・白金合金膜を形成し
た。この中間層４の厚さは、１００−１０００オングス
トロームが好ましく、本実施例では５００オングストロ
ームとした。なお、中間層４におけるチタンと白金の組
成比は、チタン５に対し白金５の比とした。そして、下
部電極５として白金を２０００オングストロームの厚さ
に蒸着した。一連の蒸着において、基板１の温度は３０
０℃にした。この下部電極を、Ｏ2 雰囲気中６００℃の
温度で、６０秒間アニールする前と、アニールした後の
ＡＥＳプロファイルは、図８及び図９に示すように、第
１の比較例と比べると、接着層と下部電極との間の反応
を抑制する効果は、上述第１の実施例と同様に得られ
た。また、アニール後の表面平均粗さは、１．８ｎｍで
あり、第１の比較例よりも低減された。
【００２９】この下部電極上に、上述第２の実施例と同
様の方法によってＢｉ4Ｔｉ3Ｏ12膜及び上部電極を形成
し、電流−電圧特性を測定したところ、図１０に示すよ
うな結果が得られた。印加電圧５Ｖで、リーク電流密度
は８×１０-7Ａ／ｃｍ2と第１の比較例よりも小さく、
中間層が単一層でも、リーク電流の低減、絶縁耐圧の向
上を図れる。
様の方法によってＢｉ4Ｔｉ3Ｏ12膜及び上部電極を形成
し、電流−電圧特性を測定したところ、図１０に示すよ
うな結果が得られた。印加電圧５Ｖで、リーク電流密度
は８×１０-7Ａ／ｃｍ2と第１の比較例よりも小さく、
中間層が単一層でも、リーク電流の低減、絶縁耐圧の向
上を図れる。
【００３０】
【発明の効果】本発明の誘電体キャパシタによれば、基
板表面に絶縁層が形成され、絶縁層の上部に第１の金属
元素を含む接着層が形成され、該接着層上に第１の金属
元素と第２の金属元素とを少なくとも含む合金から成る
中間層が形成され、該中間層上に第２の金属元素を含む
下部電極が形成され、該下部電極上に誘電体層が形成さ
れ、該誘電体層上に上部電極が配置されているので、下
部電極の形成後に基板を高温にした際の電極と接着層と
の間の反応がすでに途中まで進行しているのと同じ状態
となり、これにより中間層を持たない従来の誘電体キャ
パシタと比較して、誘電体膜の製膜時や製膜後の熱処理
による電極表面及び誘電体膜表面の荒れが軽減できる。
これによりリーク電流を低減でき、かつ絶縁耐圧を向上
することができる。
板表面に絶縁層が形成され、絶縁層の上部に第１の金属
元素を含む接着層が形成され、該接着層上に第１の金属
元素と第２の金属元素とを少なくとも含む合金から成る
中間層が形成され、該中間層上に第２の金属元素を含む
下部電極が形成され、該下部電極上に誘電体層が形成さ
れ、該誘電体層上に上部電極が配置されているので、下
部電極の形成後に基板を高温にした際の電極と接着層と
の間の反応がすでに途中まで進行しているのと同じ状態
となり、これにより中間層を持たない従来の誘電体キャ
パシタと比較して、誘電体膜の製膜時や製膜後の熱処理
による電極表面及び誘電体膜表面の荒れが軽減できる。
これによりリーク電流を低減でき、かつ絶縁耐圧を向上
することができる。
【図１】本発明の誘電体キャパシタ及びその製造方法の
第１の実施例を示す断面図である。
第１の実施例を示す断面図である。
【図２】比較のために製造したキャパシタを示す断面図
である。
である。
【図３】本発明の誘電体キャパシタ及びその製造方法の
第１の実施例におけるＡＥＳ法による深さ方向の組成を
示す図である。
第１の実施例におけるＡＥＳ法による深さ方向の組成を
示す図である。
【図４】本発明の誘電体キャパシタ及びその製造方法の
第１の実施例のアニール後におけるＡＥＳ法による深さ
方向の組成を示す図である。
第１の実施例のアニール後におけるＡＥＳ法による深さ
方向の組成を示す図である。
【図５】図２の比較例におけるＡＥＳ法による深さ方向
の組成を示す図である。
の組成を示す図である。
【図６】図２の比較例のアニール後におけるＡＥＳ法に
よる深さ方向の組成を示す図である。
よる深さ方向の組成を示す図である。
【図７】本発明の誘電体キャパシタ及びその製造方法の
第２の実施例で作成したキャパシタ及び第２の比較例の
キャパシタの電流−電圧特性を示す図である。
第２の実施例で作成したキャパシタ及び第２の比較例の
キャパシタの電流−電圧特性を示す図である。
【図８】本発明の誘電体キャパシタ及びその製造方法の
第３の実施例におけるＡＥＳ法による深さ方向の組成を
示す図である。
第３の実施例におけるＡＥＳ法による深さ方向の組成を
示す図である。
【図９】本発明の誘電体キャパシタ及びその製造方法の
第３の実施例のアニール後におけるＡＥＳ法による深さ
方向の組成を示す図である。
第３の実施例のアニール後におけるＡＥＳ法による深さ
方向の組成を示す図である。
【図１０】本発明の誘電体キャパシタ及びその製造方法
の第３の実施例における下部電極上に形成したキャパシ
タの電流−電圧特性を示す図である。
の第３の実施例における下部電極上に形成したキャパシ
タの電流−電圧特性を示す図である。
1 シリコン基板 2 絶縁層 3 接着層 4 中間層 5 下部電極 6 誘電体層 7 上部電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (4)
- 【請求項１】 表面に絶縁層を有する基板と、該絶縁層
の上部に形成された第１の金属元素を含む接着層と、該
接着層上に形成された第１の金属元素と第２の金属元素
とを少なくとも含む合金から成る中間層と、該中間層上
に形成された第２の金属元素を含む下部電極と、該下部
電極上に形成された誘電体層と、該誘電体層上に配置さ
れた上部電極とを具備する誘電体キャパシタ。 - 【請求項２】 前記中間層には、接着層と接する側では
第１の金属元素が高濃度に含まれ、かつ下部電極と接す
る側では第１の金属元素が低濃度に含まれ、中間部分に
おける第１の金属元素の濃度は接着層からの距離に対し
て単調に減少する請求項１に記載の誘電体キャパシタ。 - 【請求項３】 前記基板が珪素または砒化ガリウムから
成り、絶縁層が二酸化珪素または窒化珪素、もしくはそ
れらの積層膜から成り、かつ第１の金属元素がチタンで
あり第２の金属元素が白金である請求項１に記載の誘電
体キャパシタ。 - 【請求項４】 基板上に絶縁層を形成する工程と、該絶
縁層上に第１の金属元素を含む接着層を形成する工程
と、該接着層上に第１の金属元素と第２の金属元素とを
少なくとも含む合金から成る中間層を形成する工程と、
該中間層上に第２の金属元素を含む下部電極を形成する
工程と、該誘電体層上に上部電極を形成する工程とを具
備する誘電体キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226824A JPH0897380A (ja) | 1994-09-21 | 1994-09-21 | 誘電体キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226824A JPH0897380A (ja) | 1994-09-21 | 1994-09-21 | 誘電体キャパシタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897380A true JPH0897380A (ja) | 1996-04-12 |
Family
ID=16851167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6226824A Pending JPH0897380A (ja) | 1994-09-21 | 1994-09-21 | 誘電体キャパシタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897380A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311385A (ja) * | 1998-06-30 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのｄｃスパッタリングプロセス |
-
1994
- 1994-09-21 JP JP6226824A patent/JPH0897380A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311385A (ja) * | 1998-06-30 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのｄｃスパッタリングプロセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383188B2 (ja) | 強誘電体キャパシタデバイスおよびその製造方法 | |
| US5489548A (en) | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| US6468875B2 (en) | Fabrication method of capacitor for integrated circuit | |
| US5554564A (en) | Pre-oxidizing high-dielectric-constant material electrodes | |
| KR100386539B1 (ko) | 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법 | |
| US7443649B2 (en) | Ferroelectric capacitor | |
| US6214660B1 (en) | Capacitor for integrated circuit and its fabrication method | |
| US6333537B1 (en) | Thin film capacitor with an improved top electrode | |
| JP2002509647A (ja) | チタン酸バリウムストロンチウムの薄膜を製造する方法 | |
| JP2820930B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JPH11297867A (ja) | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス | |
| US6338970B1 (en) | Ferroelectric capacitor of semiconductor device and method for fabricating the same | |
| US7545625B2 (en) | Electrode for thin film capacitor devices | |
| JP2703206B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JPH08335676A (ja) | 複合酸化物の結晶性薄膜の製造方法 | |
| JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| JP2002151654A (ja) | 誘電体キャパシタ素子及びその製造方法 | |
| JPH0897380A (ja) | 誘電体キャパシタ及びその製造方法 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| KR100335494B1 (ko) | Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법 | |
| JPH1022463A (ja) | 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ | |
| KR100437071B1 (ko) | Ｆｒａｍ 및 ｄｒａｍ용 고온 전극 및 배리어 구조 |