JPH0897380A - 誘電体キャパシタ及びその製造方法 - Google Patents
誘電体キャパシタ及びその製造方法Info
- Publication number
- JPH0897380A JPH0897380A JP6226824A JP22682494A JPH0897380A JP H0897380 A JPH0897380 A JP H0897380A JP 6226824 A JP6226824 A JP 6226824A JP 22682494 A JP22682494 A JP 22682494A JP H0897380 A JPH0897380 A JP H0897380A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- metal element
- lower electrode
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 下部電極形成後、高温での誘電体薄膜の形成
や、後熱処理の工程を経過しても、下部電極表面の平坦
性が変化せず、コストアップとならない誘電体キャパシ
タ及びその製造方法を提供する。 【構成】 誘電体キャパシタは、表面に絶縁層2を有す
るシリコン基板1と、絶縁層2の上部に形成されたチタ
ンを含む接着層3と、該接着層3上に形成されたチタン
と白金を少なくとも含む合金から成る中間層4と、該中
間層4上に形成された白金を含む下部電極5と、該下部
電極5上に形成された誘電体層6と、該誘電体層6上に
配置された上部電極7とから構成されている。中間層4
には、接着層3と接する側ではチタンが高濃度に含ま
れ、かつ下部電極5と接する側ではチタンが低濃度に含
まれ、中間部分におけるチタンの濃度は接着層3からの
距離に対して単調に減少するように形成されている。
や、後熱処理の工程を経過しても、下部電極表面の平坦
性が変化せず、コストアップとならない誘電体キャパシ
タ及びその製造方法を提供する。 【構成】 誘電体キャパシタは、表面に絶縁層2を有す
るシリコン基板1と、絶縁層2の上部に形成されたチタ
ンを含む接着層3と、該接着層3上に形成されたチタン
と白金を少なくとも含む合金から成る中間層4と、該中
間層4上に形成された白金を含む下部電極5と、該下部
電極5上に形成された誘電体層6と、該誘電体層6上に
配置された上部電極7とから構成されている。中間層4
には、接着層3と接する側ではチタンが高濃度に含ま
れ、かつ下部電極5と接する側ではチタンが低濃度に含
まれ、中間部分におけるチタンの濃度は接着層3からの
距離に対して単調に減少するように形成されている。
Description
【0001】
【産業上の利用分野】本発明は、誘電体キャパシタ及び
その製造方法に関し、特に半導体装置に用いられる誘電
体キャパシタ及びその製造方法に関する。
その製造方法に関し、特に半導体装置に用いられる誘電
体キャパシタ及びその製造方法に関する。
【0002】
【従来の技術】従来、DRAMをはじめとする各種半導
体装置に用いられる薄膜キャパシタの製造には、能動素
子を形成した基板の表面に層間絶縁膜を形成し、下部電
極として金属膜を真空蒸着法またはスパッタ法などによ
り堆積し、その上に誘電体膜を作成し、この上に上部電
極として金属膜を形成する方法が用いられている。ここ
で、誘電体膜の材料としては、高誘電率キャパシタ、強
誘電体不揮発性メモリ、焦電センサ等への応用のため
に、チタン酸鉛、チタン酸ジルコン酸鉛、チタン酸ビス
マス、チタン酸ストロンチウム、チタン酸バリウムスト
ロンチウム、酸化タンタル等が用いられ、ゾル−ゲル
法、スパッタ法、有機金属化学気相堆積(MOCVD:
Metal Organic Chemical Va
por Deposition)法等による薄膜化が行
われている。
体装置に用いられる薄膜キャパシタの製造には、能動素
子を形成した基板の表面に層間絶縁膜を形成し、下部電
極として金属膜を真空蒸着法またはスパッタ法などによ
り堆積し、その上に誘電体膜を作成し、この上に上部電
極として金属膜を形成する方法が用いられている。ここ
で、誘電体膜の材料としては、高誘電率キャパシタ、強
誘電体不揮発性メモリ、焦電センサ等への応用のため
に、チタン酸鉛、チタン酸ジルコン酸鉛、チタン酸ビス
マス、チタン酸ストロンチウム、チタン酸バリウムスト
ロンチウム、酸化タンタル等が用いられ、ゾル−ゲル
法、スパッタ法、有機金属化学気相堆積(MOCVD:
Metal Organic Chemical Va
por Deposition)法等による薄膜化が行
われている。
【0003】これらの酸化物誘電体膜を、下部電極上に
スパッタ法やMOCVD法等の方法で形成する場合、形
成時の反応酸素ガスや誘電体に含まれる酸素と電極との
反応により、誘電率の低い酸化層膜が、電極との界面に
生じてキャパシタ全体の容量を小さくしてしまうという
問題がある。この問題を解消するために、電極材料に白
金のような酸化されにくい貴金属やその合金が用いられ
ている。
スパッタ法やMOCVD法等の方法で形成する場合、形
成時の反応酸素ガスや誘電体に含まれる酸素と電極との
反応により、誘電率の低い酸化層膜が、電極との界面に
生じてキャパシタ全体の容量を小さくしてしまうという
問題がある。この問題を解消するために、電極材料に白
金のような酸化されにくい貴金属やその合金が用いられ
ている。
【0004】しかしながら、白金電極をそのまま層間絶
縁層上に形成した場合、付着性が悪く、剥離を起こしや
すいため、基板と電極の間に別の金属を接着層として堆
積させることが必要である。接着層としてはチタンがよ
く用いられる。チタン以外の接着層の材料としては例え
ば、特開平6−21391号公報に開示されているバラ
ジウムが用いられている。誘電体膜の形成方法として
は、基板温度を高温に保ちながら製膜、結晶化をさせる
方法と、低い基板温度で製膜後、熱処理して結晶化させ
る方法とがある。
縁層上に形成した場合、付着性が悪く、剥離を起こしや
すいため、基板と電極の間に別の金属を接着層として堆
積させることが必要である。接着層としてはチタンがよ
く用いられる。チタン以外の接着層の材料としては例え
ば、特開平6−21391号公報に開示されているバラ
ジウムが用いられている。誘電体膜の形成方法として
は、基板温度を高温に保ちながら製膜、結晶化をさせる
方法と、低い基板温度で製膜後、熱処理して結晶化させ
る方法とがある。
【0005】
【発明が解決しようとする課題】従来の積層型の電極構
造においては、下部電極の形成後、MOCVD法等によ
る誘電体膜の製膜時の基板加熱や、製膜後のアニール処
理により、電極と接着層や基板との間で相互拡散や合金
化、凝集が起こり、下部電極表面や誘電体膜表面に荒れ
が発生する。このような誘電体膜表面に上部電極を形成
した場合、局所的な誘電体膜の膜厚不足による電界集中
のために、リーク電流が大きくなったり、絶縁破壊が起
こりやすくなるという問題がある。
造においては、下部電極の形成後、MOCVD法等によ
る誘電体膜の製膜時の基板加熱や、製膜後のアニール処
理により、電極と接着層や基板との間で相互拡散や合金
化、凝集が起こり、下部電極表面や誘電体膜表面に荒れ
が発生する。このような誘電体膜表面に上部電極を形成
した場合、局所的な誘電体膜の膜厚不足による電界集中
のために、リーク電流が大きくなったり、絶縁破壊が起
こりやすくなるという問題がある。
【0006】この問題を解消するために、接着層の中間
にバリア層を挟む、例えば、Ti接着層の中間にTiN
層を挟むことにより、基板からの拡散を押さえるという
方法が提案されているが、製造工程が増加し、コストア
ップにつながるという問題がある。
にバリア層を挟む、例えば、Ti接着層の中間にTiN
層を挟むことにより、基板からの拡散を押さえるという
方法が提案されているが、製造工程が増加し、コストア
ップにつながるという問題がある。
【0007】本発明は、上記のような課題を解消するた
めになされたもので、下部電極形成後、高温での誘電体
薄膜の形成や、後熱処理の工程を経過しても、下部電極
表面の平坦性が低下せず、且つコストアップとならない
誘電体キャパシタ及びその製造方法を提供することを目
的とする。
めになされたもので、下部電極形成後、高温での誘電体
薄膜の形成や、後熱処理の工程を経過しても、下部電極
表面の平坦性が低下せず、且つコストアップとならない
誘電体キャパシタ及びその製造方法を提供することを目
的とする。
【0008】
【課題を解決するための手段】本発明によれば、前述の
目的は、表面に絶縁層を有する基板と、該絶縁層の上部
に形成された第1の金属元素を含む接着層と、該接着層
上に形成された第1の金属元素と第2の金属元素とを少
なくとも含む合金から成る中間層と、該中間層上に形成
された第2の金属元素を含む下部電極と、該下部電極上
に形成された誘電体層と、該誘電体層上に配置された上
部電極とを具備する誘電体キャパシタとを具備する請求
項1に記載の誘電体キャパシタによって達成される。
目的は、表面に絶縁層を有する基板と、該絶縁層の上部
に形成された第1の金属元素を含む接着層と、該接着層
上に形成された第1の金属元素と第2の金属元素とを少
なくとも含む合金から成る中間層と、該中間層上に形成
された第2の金属元素を含む下部電極と、該下部電極上
に形成された誘電体層と、該誘電体層上に配置された上
部電極とを具備する誘電体キャパシタとを具備する請求
項1に記載の誘電体キャパシタによって達成される。
【0009】本発明によれば、前述の目的は、前記中間
層には、接着層と接する側では第1の金属元素が高濃度
に含まれ、かつ下部電極と接する側では第1の金属元素
が低濃度に含まれ、中間部分における第1の金属元素の
濃度は接着層からの距離に対して単調に減少する請求項
2に記載の誘電体キャパシタによって達成される。
層には、接着層と接する側では第1の金属元素が高濃度
に含まれ、かつ下部電極と接する側では第1の金属元素
が低濃度に含まれ、中間部分における第1の金属元素の
濃度は接着層からの距離に対して単調に減少する請求項
2に記載の誘電体キャパシタによって達成される。
【0010】本発明によれば、前述の目的は、前記基板
が珪素または砒化ガリウムから成り、絶縁層が二酸化珪
素または窒化珪素、もしくはそれらの積層膜から成り、
かつ第1の金属元素がチタンであり第2の金属元素が白
金である請求項3に記載の誘電体キャパシタによって達
成される。
が珪素または砒化ガリウムから成り、絶縁層が二酸化珪
素または窒化珪素、もしくはそれらの積層膜から成り、
かつ第1の金属元素がチタンであり第2の金属元素が白
金である請求項3に記載の誘電体キャパシタによって達
成される。
【0011】本発明によれば、前述の目的は、基板上に
絶縁層を形成する工程と、該絶縁層上に第1の金属元素
を含む接着層を形成する工程と、該接着層上に第1の金
属元素と第2の金属元素とを少なくとも含む合金から成
る中間層を形成する工程と、該中間層上に第2の金属元
素を含む下部電極を形成する工程と、該誘電体層上に上
部電極を形成する工程とを具備する誘電体キャパシタの
製造方法によって達成される。
絶縁層を形成する工程と、該絶縁層上に第1の金属元素
を含む接着層を形成する工程と、該接着層上に第1の金
属元素と第2の金属元素とを少なくとも含む合金から成
る中間層を形成する工程と、該中間層上に第2の金属元
素を含む下部電極を形成する工程と、該誘電体層上に上
部電極を形成する工程とを具備する誘電体キャパシタの
製造方法によって達成される。
【0012】
【作用】本発明の誘電体キャパシタにおいては、基板表
面に絶縁層が形成され、絶縁層の上部に第1の金属元素
を含む接着層が形成され、該接着層上に第1の金属元素
と第2の金属元素を少なくとも含む合金から成る中間層
が形成され、該中間層上に第2の金属元素を含む下部電
極が形成され、該下部電極上に誘電体層が形成され、該
誘電体層上に上部電極が配置されている。従って、下部
電極の形成後に基板を高温にした際の電極と接着層との
間の反応がすでに途中まで進行しているのと同じ状態と
なり、これにより中間層を持たない従来の誘電体キャパ
シタと比較して、誘電体膜の製膜時や製膜後の熱処理に
よる電極表面及び誘電体膜表面の荒れが軽減できる。
面に絶縁層が形成され、絶縁層の上部に第1の金属元素
を含む接着層が形成され、該接着層上に第1の金属元素
と第2の金属元素を少なくとも含む合金から成る中間層
が形成され、該中間層上に第2の金属元素を含む下部電
極が形成され、該下部電極上に誘電体層が形成され、該
誘電体層上に上部電極が配置されている。従って、下部
電極の形成後に基板を高温にした際の電極と接着層との
間の反応がすでに途中まで進行しているのと同じ状態と
なり、これにより中間層を持たない従来の誘電体キャパ
シタと比較して、誘電体膜の製膜時や製膜後の熱処理に
よる電極表面及び誘電体膜表面の荒れが軽減できる。
【0013】尚、接着層と下部電極との構成元素の合金
化は、接着層上に下部電極を形成する際に基板を600
−750゜C程度の高温に加熱しても可能である。しか
し、半導体記憶装置等に用いることを考慮すれば、既に
基板上に形成されている他の素子にダメージを与える恐
れのある長時間の高温加熱は好ましくない。これに対
し、本発明では、接着層、中間層を含む電極構造を低温
で堆積する。
化は、接着層上に下部電極を形成する際に基板を600
−750゜C程度の高温に加熱しても可能である。しか
し、半導体記憶装置等に用いることを考慮すれば、既に
基板上に形成されている他の素子にダメージを与える恐
れのある長時間の高温加熱は好ましくない。これに対
し、本発明では、接着層、中間層を含む電極構造を低温
で堆積する。
【0014】
【実施例】以下、本発明の誘電体キャパシタ及びその製
造方法の第1の実施例を図を参照しながら説明する。
造方法の第1の実施例を図を参照しながら説明する。
【0015】本実施例における誘電体キャパシタは、図
1に示すように、表面に絶縁層2を有するシリコン基板
1と、絶縁層2の上部に形成された第1の金属元素とし
てのチタンを含む接着層3と、該接着層3上に形成され
た第1の金属元素としてのチタンと第2の金属元素とし
ての白金を少なくとも含む合金から成る中間層4と、該
中間層4上に形成された第2の金属元素としての白金を
含む下部電極5と、該下部電極5上に形成された誘電体
層6と、該誘電体層6上に配置された上部電極7とから
構成されている。なお、中間層4には、接着層3と接す
る側ではチタンが高濃度に含まれ、かつ下部電極5と接
する側ではチタンが低濃度に含まれ、中間部分における
チタンの濃度は接着層3からの距離に対して単調に減少
するように形成されている。更に、前記絶縁層2は、二
酸化珪素または窒化珪素、もしくはそれらの積層膜から
成っている。
1に示すように、表面に絶縁層2を有するシリコン基板
1と、絶縁層2の上部に形成された第1の金属元素とし
てのチタンを含む接着層3と、該接着層3上に形成され
た第1の金属元素としてのチタンと第2の金属元素とし
ての白金を少なくとも含む合金から成る中間層4と、該
中間層4上に形成された第2の金属元素としての白金を
含む下部電極5と、該下部電極5上に形成された誘電体
層6と、該誘電体層6上に配置された上部電極7とから
構成されている。なお、中間層4には、接着層3と接す
る側ではチタンが高濃度に含まれ、かつ下部電極5と接
する側ではチタンが低濃度に含まれ、中間部分における
チタンの濃度は接着層3からの距離に対して単調に減少
するように形成されている。更に、前記絶縁層2は、二
酸化珪素または窒化珪素、もしくはそれらの積層膜から
成っている。
【0016】次に、誘電体キャパシタの製造方法につい
て説明する。
て説明する。
【0017】n型シリコン基板1上に、二酸化珪素から
なる絶縁層2を形成する。この絶縁層2は、熱酸化法あ
るいはCVD法、スピンコート法によって形成する。こ
の絶縁層2の厚さは、1000−10000オングスト
ロームが好ましい。本実施例では、シリコン基板1に乾
燥酸素1気圧中、1000℃で熱酸化させた2000オ
ングストロームの厚さに形成した。この上に、真空蒸着
法で、接着層3、中間層4、下部電極5を形成した。次
に、中間層4として、チタン、白金合金膜を形成した。
この中間層4は、組成の異なる二つの層からなってお
り、各層の厚さは、100−2000オングストローム
が好ましい。本実施例ではこれら2層共に300オング
ストロームとした。なお、中間層4におけるチタンと白
金の組成比は、接着層3に接する側ではチタン7に対し
白金3の比、下部電極5に接する側ではチタン3に対し
て白金7の比とした。そして、下部電極5として白金は
500−5000オングストロームの範囲内の厚さが好
ましく、本実施例では2000オングストロームの厚さ
に蒸着した。一連の蒸着において、基板1の温度は室温
乃至600℃の範囲で蒸着することができるが、本実施
例では300℃にした。
なる絶縁層2を形成する。この絶縁層2は、熱酸化法あ
るいはCVD法、スピンコート法によって形成する。こ
の絶縁層2の厚さは、1000−10000オングスト
ロームが好ましい。本実施例では、シリコン基板1に乾
燥酸素1気圧中、1000℃で熱酸化させた2000オ
ングストロームの厚さに形成した。この上に、真空蒸着
法で、接着層3、中間層4、下部電極5を形成した。次
に、中間層4として、チタン、白金合金膜を形成した。
この中間層4は、組成の異なる二つの層からなってお
り、各層の厚さは、100−2000オングストローム
が好ましい。本実施例ではこれら2層共に300オング
ストロームとした。なお、中間層4におけるチタンと白
金の組成比は、接着層3に接する側ではチタン7に対し
白金3の比、下部電極5に接する側ではチタン3に対し
て白金7の比とした。そして、下部電極5として白金は
500−5000オングストロームの範囲内の厚さが好
ましく、本実施例では2000オングストロームの厚さ
に蒸着した。一連の蒸着において、基板1の温度は室温
乃至600℃の範囲で蒸着することができるが、本実施
例では300℃にした。
【0018】本願発明者は、電極表面の粗さが改善され
たか否かについて実験を行った。この実験にために、図
1の誘電体キャパシタと比較するための比較例としての
誘電体キャパシタを図2に示すように製造した。図2に
示す誘電体キャパシタは、中間層を持たないことを除け
ば実施例1と同じ構成である。
たか否かについて実験を行った。この実験にために、図
1の誘電体キャパシタと比較するための比較例としての
誘電体キャパシタを図2に示すように製造した。図2に
示す誘電体キャパシタは、中間層を持たないことを除け
ば実施例1と同じ構成である。
【0019】n型シリコン基板1上に、二酸化珪素から
なる絶縁層2を熱酸化法によって2000オングストロ
ームの厚さに形成した。この上に、真空蒸着法で、接着
層3、下部電極5を形成した。接着層3としてチタンを
500オングストロームの厚さに蒸着した。そして、下
部電極5として白金を2000オングストロームの厚さ
に形成した。一連の蒸着において、基板1の温度は30
0℃にした。
なる絶縁層2を熱酸化法によって2000オングストロ
ームの厚さに形成した。この上に、真空蒸着法で、接着
層3、下部電極5を形成した。接着層3としてチタンを
500オングストロームの厚さに蒸着した。そして、下
部電極5として白金を2000オングストロームの厚さ
に形成した。一連の蒸着において、基板1の温度は30
0℃にした。
【0020】図1に示した誘電体キャパシタと図2に示
した比較例との電極のAES(Auger Elect
ron Spectroscopy:オージェ電子分
光)分析による深さ方向の組成分布プロファイルは、図
3及び図5に示すように、スパッタリング時間≒深さと
みなしてよいため、図3において30分前後、スパッタ
した深さのところから、白金とチタンの信号がでてい
る。すなわち、中間層が形成されていることが分かっ
た。基板加熱による拡散の状態を調べるため、図1に示
した誘電体キャパシタと図2に示した比較例で形成した
電極をO2 ガス中600℃で1分間アニールした後のA
ESプロファイルは、それぞれ図4及び図6に示すよう
に、図2に示した比較例のように下部電極5を形成した
試料では、アニールより大きく拡散が進み、組成が大き
く変化しているのに対して、図1に示す本実施例の誘電
体キャパシタでは、若干の拡散がみられる程度であり、
大きな組成変化は起きていない。
した比較例との電極のAES(Auger Elect
ron Spectroscopy:オージェ電子分
光)分析による深さ方向の組成分布プロファイルは、図
3及び図5に示すように、スパッタリング時間≒深さと
みなしてよいため、図3において30分前後、スパッタ
した深さのところから、白金とチタンの信号がでてい
る。すなわち、中間層が形成されていることが分かっ
た。基板加熱による拡散の状態を調べるため、図1に示
した誘電体キャパシタと図2に示した比較例で形成した
電極をO2 ガス中600℃で1分間アニールした後のA
ESプロファイルは、それぞれ図4及び図6に示すよう
に、図2に示した比較例のように下部電極5を形成した
試料では、アニールより大きく拡散が進み、組成が大き
く変化しているのに対して、図1に示す本実施例の誘電
体キャパシタでは、若干の拡散がみられる程度であり、
大きな組成変化は起きていない。
【0021】アニール後の電極表面の粗さをAFM(A
tomic Force Microscope:原子
間力顕微鏡)を用いて測定したところ、図2の比較例の
平均粗さをRa=10nmに対し、図1に示す誘電体キ
ャパシタではRa=1.3nmと表面の平坦性が向上した
ことが確認された。
tomic Force Microscope:原子
間力顕微鏡)を用いて測定したところ、図2の比較例の
平均粗さをRa=10nmに対し、図1に示す誘電体キ
ャパシタではRa=1.3nmと表面の平坦性が向上した
ことが確認された。
【0022】次に、本発明の誘電体キャパシタ及びその
製造方法の第2の実施例を図を参照しながら説明する。
製造方法の第2の実施例を図を参照しながら説明する。
【0023】上述実施例1により形成した下部電極5上
に、誘電体膜としてBi4Ti3O12をRFマグネトロン
スパッタ法を用いて堆積した。ターゲットには、Bi4
Ti3O12焼結体を用い、真空層内の全圧10mTor
r、アルゴンガス、酸素ガスの流量3CCM、基板温度
100℃、RF出力50Wでスパッタした。膜厚は、1
000−5000オングストロームの範囲が好ましく、
本実施例では2000オングストロームとした。この誘
電体膜は、このままでは非晶質であるので、ゴールドイ
メージ炉を用いて、O2 雰囲気中600℃の温度で、6
0秒間アニールして結晶化させた。アニールの温度と時
間は、550−800℃、10秒−120分である。そ
して、この上に白金上部電極7を、真空蒸着法により、
一辺60μmの正方形で1000オングストロームの厚
さに形成した。上部電極7の形成はスパッタ法、CVD
法等を用いても可能である。
に、誘電体膜としてBi4Ti3O12をRFマグネトロン
スパッタ法を用いて堆積した。ターゲットには、Bi4
Ti3O12焼結体を用い、真空層内の全圧10mTor
r、アルゴンガス、酸素ガスの流量3CCM、基板温度
100℃、RF出力50Wでスパッタした。膜厚は、1
000−5000オングストロームの範囲が好ましく、
本実施例では2000オングストロームとした。この誘
電体膜は、このままでは非晶質であるので、ゴールドイ
メージ炉を用いて、O2 雰囲気中600℃の温度で、6
0秒間アニールして結晶化させた。アニールの温度と時
間は、550−800℃、10秒−120分である。そ
して、この上に白金上部電極7を、真空蒸着法により、
一辺60μmの正方形で1000オングストロームの厚
さに形成した。上部電極7の形成はスパッタ法、CVD
法等を用いても可能である。
【0024】また、図2に示した比較例の下部電極5上
に本第2の実施例と同様の方法により誘電体層6及び上
部電極7を形成し、これを第2の比較例とした。実施例
2及び第2の比較例における、上下両電極間の電圧と電
流との関係は、図7に示すように、両電極間に5Vの電
圧を印可したときのリーク電流密度は、第2の比較例で
は2×10-5A/cm2であったが、実施例2では5×
10-7A/cm2に減少した。
に本第2の実施例と同様の方法により誘電体層6及び上
部電極7を形成し、これを第2の比較例とした。実施例
2及び第2の比較例における、上下両電極間の電圧と電
流との関係は、図7に示すように、両電極間に5Vの電
圧を印可したときのリーク電流密度は、第2の比較例で
は2×10-5A/cm2であったが、実施例2では5×
10-7A/cm2に減少した。
【0025】本第2の実施例においては、誘電体膜材料
としてBTOを用いたが、これに限らず、誘電体膜材料
としてチタン酸鉛、チタン酸ジルコン酸鉛、チタン酸ス
トロンチウム、チタン酸バリウムストロンチウム、酸化
タンタル等を用いてもよい。
としてBTOを用いたが、これに限らず、誘電体膜材料
としてチタン酸鉛、チタン酸ジルコン酸鉛、チタン酸ス
トロンチウム、チタン酸バリウムストロンチウム、酸化
タンタル等を用いてもよい。
【0026】また、誘電体膜の製膜方法としては、ゾル
−ゲル法、スパッタ法、MOCVD法等を用いることが
できる。
−ゲル法、スパッタ法、MOCVD法等を用いることが
できる。
【0027】次に、本発明の誘電体キャパシタ及びその
製造方法の第3の実施例を図を参照しながら説明する。
製造方法の第3の実施例を図を参照しながら説明する。
【0028】n型シリコン基板1上に、熱酸化法によっ
て2000オングストロームの厚さに絶縁膜を形成し
た。この上に、真空蒸着法で、接着層3、中間層4、下
部電極5を形成した。次に、中間層4として、チタンと
白金との2源蒸着によってチタン・白金合金膜を形成し
た。この中間層4の厚さは、100−1000オングス
トロームが好ましく、本実施例では500オングストロ
ームとした。なお、中間層4におけるチタンと白金の組
成比は、チタン5に対し白金5の比とした。そして、下
部電極5として白金を2000オングストロームの厚さ
に蒸着した。一連の蒸着において、基板1の温度は30
0℃にした。この下部電極を、O2 雰囲気中600℃の
温度で、60秒間アニールする前と、アニールした後の
AESプロファイルは、図8及び図9に示すように、第
1の比較例と比べると、接着層と下部電極との間の反応
を抑制する効果は、上述第1の実施例と同様に得られ
た。また、アニール後の表面平均粗さは、1.8nmで
あり、第1の比較例よりも低減された。
て2000オングストロームの厚さに絶縁膜を形成し
た。この上に、真空蒸着法で、接着層3、中間層4、下
部電極5を形成した。次に、中間層4として、チタンと
白金との2源蒸着によってチタン・白金合金膜を形成し
た。この中間層4の厚さは、100−1000オングス
トロームが好ましく、本実施例では500オングストロ
ームとした。なお、中間層4におけるチタンと白金の組
成比は、チタン5に対し白金5の比とした。そして、下
部電極5として白金を2000オングストロームの厚さ
に蒸着した。一連の蒸着において、基板1の温度は30
0℃にした。この下部電極を、O2 雰囲気中600℃の
温度で、60秒間アニールする前と、アニールした後の
AESプロファイルは、図8及び図9に示すように、第
1の比較例と比べると、接着層と下部電極との間の反応
を抑制する効果は、上述第1の実施例と同様に得られ
た。また、アニール後の表面平均粗さは、1.8nmで
あり、第1の比較例よりも低減された。
【0029】この下部電極上に、上述第2の実施例と同
様の方法によってBi4Ti3O12膜及び上部電極を形成
し、電流−電圧特性を測定したところ、図10に示すよ
うな結果が得られた。印加電圧5Vで、リーク電流密度
は8×10-7A/cm2と第1の比較例よりも小さく、
中間層が単一層でも、リーク電流の低減、絶縁耐圧の向
上を図れる。
様の方法によってBi4Ti3O12膜及び上部電極を形成
し、電流−電圧特性を測定したところ、図10に示すよ
うな結果が得られた。印加電圧5Vで、リーク電流密度
は8×10-7A/cm2と第1の比較例よりも小さく、
中間層が単一層でも、リーク電流の低減、絶縁耐圧の向
上を図れる。
【0030】
【発明の効果】本発明の誘電体キャパシタによれば、基
板表面に絶縁層が形成され、絶縁層の上部に第1の金属
元素を含む接着層が形成され、該接着層上に第1の金属
元素と第2の金属元素とを少なくとも含む合金から成る
中間層が形成され、該中間層上に第2の金属元素を含む
下部電極が形成され、該下部電極上に誘電体層が形成さ
れ、該誘電体層上に上部電極が配置されているので、下
部電極の形成後に基板を高温にした際の電極と接着層と
の間の反応がすでに途中まで進行しているのと同じ状態
となり、これにより中間層を持たない従来の誘電体キャ
パシタと比較して、誘電体膜の製膜時や製膜後の熱処理
による電極表面及び誘電体膜表面の荒れが軽減できる。
これによりリーク電流を低減でき、かつ絶縁耐圧を向上
することができる。
板表面に絶縁層が形成され、絶縁層の上部に第1の金属
元素を含む接着層が形成され、該接着層上に第1の金属
元素と第2の金属元素とを少なくとも含む合金から成る
中間層が形成され、該中間層上に第2の金属元素を含む
下部電極が形成され、該下部電極上に誘電体層が形成さ
れ、該誘電体層上に上部電極が配置されているので、下
部電極の形成後に基板を高温にした際の電極と接着層と
の間の反応がすでに途中まで進行しているのと同じ状態
となり、これにより中間層を持たない従来の誘電体キャ
パシタと比較して、誘電体膜の製膜時や製膜後の熱処理
による電極表面及び誘電体膜表面の荒れが軽減できる。
これによりリーク電流を低減でき、かつ絶縁耐圧を向上
することができる。
【図1】本発明の誘電体キャパシタ及びその製造方法の
第1の実施例を示す断面図である。
第1の実施例を示す断面図である。
【図2】比較のために製造したキャパシタを示す断面図
である。
である。
【図3】本発明の誘電体キャパシタ及びその製造方法の
第1の実施例におけるAES法による深さ方向の組成を
示す図である。
第1の実施例におけるAES法による深さ方向の組成を
示す図である。
【図4】本発明の誘電体キャパシタ及びその製造方法の
第1の実施例のアニール後におけるAES法による深さ
方向の組成を示す図である。
第1の実施例のアニール後におけるAES法による深さ
方向の組成を示す図である。
【図5】図2の比較例におけるAES法による深さ方向
の組成を示す図である。
の組成を示す図である。
【図6】図2の比較例のアニール後におけるAES法に
よる深さ方向の組成を示す図である。
よる深さ方向の組成を示す図である。
【図7】本発明の誘電体キャパシタ及びその製造方法の
第2の実施例で作成したキャパシタ及び第2の比較例の
キャパシタの電流−電圧特性を示す図である。
第2の実施例で作成したキャパシタ及び第2の比較例の
キャパシタの電流−電圧特性を示す図である。
【図8】本発明の誘電体キャパシタ及びその製造方法の
第3の実施例におけるAES法による深さ方向の組成を
示す図である。
第3の実施例におけるAES法による深さ方向の組成を
示す図である。
【図9】本発明の誘電体キャパシタ及びその製造方法の
第3の実施例のアニール後におけるAES法による深さ
方向の組成を示す図である。
第3の実施例のアニール後におけるAES法による深さ
方向の組成を示す図である。
【図10】本発明の誘電体キャパシタ及びその製造方法
の第3の実施例における下部電極上に形成したキャパシ
タの電流−電圧特性を示す図である。
の第3の実施例における下部電極上に形成したキャパシ
タの電流−電圧特性を示す図である。
1 シリコン基板 2 絶縁層 3 接着層 4 中間層 5 下部電極 6 誘電体層 7 上部電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822
Claims (4)
- 【請求項1】 表面に絶縁層を有する基板と、該絶縁層
の上部に形成された第1の金属元素を含む接着層と、該
接着層上に形成された第1の金属元素と第2の金属元素
とを少なくとも含む合金から成る中間層と、該中間層上
に形成された第2の金属元素を含む下部電極と、該下部
電極上に形成された誘電体層と、該誘電体層上に配置さ
れた上部電極とを具備する誘電体キャパシタ。 - 【請求項2】 前記中間層には、接着層と接する側では
第1の金属元素が高濃度に含まれ、かつ下部電極と接す
る側では第1の金属元素が低濃度に含まれ、中間部分に
おける第1の金属元素の濃度は接着層からの距離に対し
て単調に減少する請求項1に記載の誘電体キャパシタ。 - 【請求項3】 前記基板が珪素または砒化ガリウムから
成り、絶縁層が二酸化珪素または窒化珪素、もしくはそ
れらの積層膜から成り、かつ第1の金属元素がチタンで
あり第2の金属元素が白金である請求項1に記載の誘電
体キャパシタ。 - 【請求項4】 基板上に絶縁層を形成する工程と、該絶
縁層上に第1の金属元素を含む接着層を形成する工程
と、該接着層上に第1の金属元素と第2の金属元素とを
少なくとも含む合金から成る中間層を形成する工程と、
該中間層上に第2の金属元素を含む下部電極を形成する
工程と、該誘電体層上に上部電極を形成する工程とを具
備する誘電体キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6226824A JPH0897380A (ja) | 1994-09-21 | 1994-09-21 | 誘電体キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6226824A JPH0897380A (ja) | 1994-09-21 | 1994-09-21 | 誘電体キャパシタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0897380A true JPH0897380A (ja) | 1996-04-12 |
Family
ID=16851167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6226824A Pending JPH0897380A (ja) | 1994-09-21 | 1994-09-21 | 誘電体キャパシタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0897380A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311385A (ja) * | 1998-06-30 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのdcスパッタリングプロセス |
-
1994
- 1994-09-21 JP JP6226824A patent/JPH0897380A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311385A (ja) * | 1998-06-30 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのdcスパッタリングプロセス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3383188B2 (ja) | 強誘電体キャパシタデバイスおよびその製造方法 | |
US5489548A (en) | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers | |
JP3319994B2 (ja) | 半導体記憶素子 | |
US6468875B2 (en) | Fabrication method of capacitor for integrated circuit | |
US5554564A (en) | Pre-oxidizing high-dielectric-constant material electrodes | |
KR100386539B1 (ko) | 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법 | |
US7443649B2 (en) | Ferroelectric capacitor | |
US6214660B1 (en) | Capacitor for integrated circuit and its fabrication method | |
US6333537B1 (en) | Thin film capacitor with an improved top electrode | |
JP2002509647A (ja) | チタン酸バリウムストロンチウムの薄膜を製造する方法 | |
JP2820930B2 (ja) | 半導体素子のキャパシタ製造方法 | |
KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
JPH11297867A (ja) | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス | |
US6338970B1 (en) | Ferroelectric capacitor of semiconductor device and method for fabricating the same | |
US7545625B2 (en) | Electrode for thin film capacitor devices | |
JP2703206B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
JPH08335676A (ja) | 複合酸化物の結晶性薄膜の製造方法 | |
JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
JP2002151654A (ja) | 誘電体キャパシタ素子及びその製造方法 | |
JPH0897380A (ja) | 誘電体キャパシタ及びその製造方法 | |
JP3294214B2 (ja) | 薄膜キャパシタ | |
KR100335494B1 (ko) | Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법 | |
JPH1022463A (ja) | 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ | |
KR100437071B1 (ko) | Fram 및 dram용 고온 전극 및 배리어 구조 |