JPH088756A - 高速シリアル伝送法及び装置 - Google Patents
高速シリアル伝送法及び装置Info
- Publication number
- JPH088756A JPH088756A JP14346794A JP14346794A JPH088756A JP H088756 A JPH088756 A JP H088756A JP 14346794 A JP14346794 A JP 14346794A JP 14346794 A JP14346794 A JP 14346794A JP H088756 A JPH088756 A JP H088756A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial
- transmission
- high speed
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】 １まとめの信号の形を変えることなく、デジ
タルデータを高速にシリアル伝送する。 【構成】 シリアルデータを、シフトレジスタ１，２に
より伝送する順に複数に分けて複数のラインを介して同
時伝送し、受信側では、受信した複数のデータをシリア
ル／パラレル変換器７により一つのデータに変換する高
速シリアル伝送法及び装置。 【効果】 データのフォーマットを変えることなく、１
まとめの信号の伝送速度を変えずに高速に伝送すること
ができる。
タルデータを高速にシリアル伝送する。 【構成】 シリアルデータを、シフトレジスタ１，２に
より伝送する順に複数に分けて複数のラインを介して同
時伝送し、受信側では、受信した複数のデータをシリア
ル／パラレル変換器７により一つのデータに変換する高
速シリアル伝送法及び装置。 【効果】 データのフォーマットを変えることなく、１
まとめの信号の伝送速度を変えずに高速に伝送すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、デジタルデータの高速
シリアル伝送法及び装置に関する。
シリアル伝送法及び装置に関する。
【０００２】
【従来の技術】デジタルデータを伝送する方法として
は、シリアル伝送とパラレル伝送とがある。前者は１本
のラインで順次データを伝送するもので、後者は８本の
データラインで８ビットのデータを同時に伝送するもの
である。後者は伝送速度が速いが、８本のデータライン
の他に各データの伝送のタイミングを同期させるための
少なくとも１本のラインが必要であるため、コストがか
かるという問題がある。また、前者は、１本のデータラ
インで済むため、コストがかからないが、伝送速度が遅
いという問題がある。
は、シリアル伝送とパラレル伝送とがある。前者は１本
のラインで順次データを伝送するもので、後者は８本の
データラインで８ビットのデータを同時に伝送するもの
である。後者は伝送速度が速いが、８本のデータライン
の他に各データの伝送のタイミングを同期させるための
少なくとも１本のラインが必要であるため、コストがか
かるという問題がある。また、前者は、１本のデータラ
インで済むため、コストがかからないが、伝送速度が遅
いという問題がある。
【０００３】図４は従来のシリアル伝送のためのハード
ウエアの構成を示す回路図であり、１１は入力されたパ
ラレルデータをクロックパルスの到来毎に１つずつ出力
するシフトレジスタ、１２はデータを伝送するラインド
ライバ、１３は伝送されたデータを受信するラインレシ
ーバ、１４はシリアルデータを元のパラレルデータに戻
すシリアル／パラレル変換回路である。
ウエアの構成を示す回路図であり、１１は入力されたパ
ラレルデータをクロックパルスの到来毎に１つずつ出力
するシフトレジスタ、１２はデータを伝送するラインド
ライバ、１３は伝送されたデータを受信するラインレシ
ーバ、１４はシリアルデータを元のパラレルデータに戻
すシリアル／パラレル変換回路である。
【０００４】図５は伝送されるデータＴｘのフォーマッ
トを示すものであり、最初にスタートビットがあり、次
いでデータの中身であるＤ０〜Ｄ７の８ビットのデー
タ、そして誤り検出のためのパリティー、及び伝送デー
タの終了を示すストップビットからなっている。従来に
おいては、このようなデータをシリアル伝送するのに、
１まとめの信号Ｔｘを時分割で伝送していた。
トを示すものであり、最初にスタートビットがあり、次
いでデータの中身であるＤ０〜Ｄ７の８ビットのデー
タ、そして誤り検出のためのパリティー、及び伝送デー
タの終了を示すストップビットからなっている。従来に
おいては、このようなデータをシリアル伝送するのに、
１まとめの信号Ｔｘを時分割で伝送していた。
【０００５】
【発明が解決しようとする課題】ところが上述した従来
技術では、シリアル伝送するデータは１まとめになった
信号であるため、遠距離へ伝送する場合、クロックパル
スの周波数を上げても、遅れやノイズ等で伝送速度には
限界があった。そこで本発明は、１まとめの信号の形を
変えることなく、デジタルデータを高速にシリアル伝送
することを目的とする。
技術では、シリアル伝送するデータは１まとめになった
信号であるため、遠距離へ伝送する場合、クロックパル
スの周波数を上げても、遅れやノイズ等で伝送速度には
限界があった。そこで本発明は、１まとめの信号の形を
変えることなく、デジタルデータを高速にシリアル伝送
することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明の高速シリアル伝送法は、シリアルデータ
を、伝送する順に複数に分けて複数のラインを介して同
時伝送し、受信側では、受信した複数のデータをシリア
ル／パラレル変換により一つのデータに変換するもので
ある。
め、本発明の高速シリアル伝送法は、シリアルデータ
を、伝送する順に複数に分けて複数のラインを介して同
時伝送し、受信側では、受信した複数のデータをシリア
ル／パラレル変換により一つのデータに変換するもので
ある。
【０００７】また、本発明の高速シリアル伝送装置は、
シリアルデータを、伝送する順に複数に振り分ける手段
と、振り分けられたデータを伝送する複数のラインと、
受信した複数のデータを元の一つのデータに変換するシ
リアル／パラレル変換手段とを備えたものである。
シリアルデータを、伝送する順に複数に振り分ける手段
と、振り分けられたデータを伝送する複数のラインと、
受信した複数のデータを元の一つのデータに変換するシ
リアル／パラレル変換手段とを備えたものである。
【０００８】
【作用】シリアルデータを複数に分けて同時伝送して、
受信側で１つのデータに変換することにより、データの
フォーマットを変えることなく、１つのデータを高速に
伝送することができる。
受信側で１つのデータに変換することにより、データの
フォーマットを変えることなく、１つのデータを高速に
伝送することができる。
【０００９】
【実施例】以下、本発明の具体的実施例を図１に示して
説明する。図１は本発明の一実施例の構成を示すハード
ウエアの回路図である。図１において、１，２はシフト
レジスタ、３，４はラインドライバ、５，６はラインレ
シーバ、７はシリアル／パラレル変換回路である。以上
のように構成されたシリアル伝送回路において、その動
作を説明する。
説明する。図１は本発明の一実施例の構成を示すハード
ウエアの回路図である。図１において、１，２はシフト
レジスタ、３，４はラインドライバ、５，６はラインレ
シーバ、７はシリアル／パラレル変換回路である。以上
のように構成されたシリアル伝送回路において、その動
作を説明する。
【００１０】まず、伝送するデータを、データ線を分け
るか、あるいはＣＰＵ等を用いて奇数データと偶数デー
タの２つに分け、奇数データをシフトレジスタ１へ、偶
数データをシフトレジスタ２へ出力する。例えば伝送デ
ータを、スタート，ストップを１ビット、データを８ビ
ット、パリティを１ビットとすると、図２に示すよう
に、シフトレジスタ１のデータＴｘ１は、スタート、１
ビット目データＤ１、３ビット目データＤ３、５ビット
目データＤ５、７ビット目データＤ７、ストップを書き
込む。シフトレジスタ２のデータＴｘ２は、０ビット目
データＤ０、２ビット目データＤ２、４ビット目データ
Ｄ４、６ビット目データＤ６、パリティを書き込む。
るか、あるいはＣＰＵ等を用いて奇数データと偶数デー
タの２つに分け、奇数データをシフトレジスタ１へ、偶
数データをシフトレジスタ２へ出力する。例えば伝送デ
ータを、スタート，ストップを１ビット、データを８ビ
ット、パリティを１ビットとすると、図２に示すよう
に、シフトレジスタ１のデータＴｘ１は、スタート、１
ビット目データＤ１、３ビット目データＤ３、５ビット
目データＤ５、７ビット目データＤ７、ストップを書き
込む。シフトレジスタ２のデータＴｘ２は、０ビット目
データＤ０、２ビット目データＤ２、４ビット目データ
Ｄ４、６ビット目データＤ６、パリティを書き込む。
【００１１】シフトレジスタ１，２では伝送クロックＣ
ＬＫにより順次、下位データよりラインドライバ３，４
へ出力され、ラインレシーバ５，６へ伝送される。ライ
ンドライバ３，４より各々Ｔｘ１，Ｔｘ２より伝送され
るデータタイミングは図２のようになる。このように伝
送されたＴｘ１，Ｔｘ２をシリアル／パラレル変換回路
７にてパラレルデータに変換する。これは、たとえば図
３に示すようなシフトレジスタを用い、シフトクロック
パルスの周波数を２倍にして、２ビット毎にシリアルデ
ータを入力して２ビット毎にシフトしてパラレルデータ
に変換することにより実現することができる。
ＬＫにより順次、下位データよりラインドライバ３，４
へ出力され、ラインレシーバ５，６へ伝送される。ライ
ンドライバ３，４より各々Ｔｘ１，Ｔｘ２より伝送され
るデータタイミングは図２のようになる。このように伝
送されたＴｘ１，Ｔｘ２をシリアル／パラレル変換回路
７にてパラレルデータに変換する。これは、たとえば図
３に示すようなシフトレジスタを用い、シフトクロック
パルスの周波数を２倍にして、２ビット毎にシリアルデ
ータを入力して２ビット毎にシフトしてパラレルデータ
に変換することにより実現することができる。
【００１２】このように実施例では２つに分けて伝送す
ることにより、伝送速度を２倍にすることができる。ま
たこの例では２つに分けて伝送する例を示したが、これ
を３つ以上に分けて伝送することも同様にして行うこと
ができる。
ることにより、伝送速度を２倍にすることができる。ま
たこの例では２つに分けて伝送する例を示したが、これ
を３つ以上に分けて伝送することも同様にして行うこと
ができる。
【００１３】
【発明の効果】以上述べたように、本発明によれば、デ
ータのフォーマットを変えることなく、１まとめの信号
の伝送速度を変えずに高速に伝送することができる。
ータのフォーマットを変えることなく、１まとめの信号
の伝送速度を変えずに高速に伝送することができる。
【図１】 本発明の具体的実施例の構成図である。
【図２】 伝送データの出力タイミング図である。
【図３】 シリアル／パラレル変換回路の例を示す回路
図である。
図である。
【図４】 従来例の構成図である。
【図５】 従来例の伝送データの出力タイミング図であ
る。
る。
１，２ シフトレジスタ、３，４ ラインドライバ、
５，６ ラインレシーバ、７ シリアル／パラレル変換
回路
５，６ ラインレシーバ、７ シリアル／パラレル変換
回路
Claims (2)
- 【請求項１】 シリアルデータを、伝送する順に複数に
分けて複数のラインを介して同時伝送し、受信側では、
受信した複数のデータをシリアル／パラレル変換により
一つのデータに変換することを特徴とする高速シリアル
伝送法。 - 【請求項２】 シリアルデータを、伝送する順に複数に
振り分ける手段と、振り分けられたデータを伝送する複
数のラインと、受信した複数のデータを元の一つのデー
タに変換するシリアル／パラレル変換手段とを備えた高
速シリアル伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14346794A JPH088756A (ja) | 1994-06-24 | 1994-06-24 | 高速シリアル伝送法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14346794A JPH088756A (ja) | 1994-06-24 | 1994-06-24 | 高速シリアル伝送法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088756A true JPH088756A (ja) | 1996-01-12 |
Family
ID=15339390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14346794A Pending JPH088756A (ja) | 1994-06-24 | 1994-06-24 | 高速シリアル伝送法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088756A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000001097A1 (de) * | 1998-06-26 | 2000-01-06 | Ams Optotech Vertrieb Gmbh | Verfahren und vorrichtung zur optischen datenübertragung über lichtwellenleiter |
-
1994
- 1994-06-24 JP JP14346794A patent/JPH088756A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000001097A1 (de) * | 1998-06-26 | 2000-01-06 | Ams Optotech Vertrieb Gmbh | Verfahren und vorrichtung zur optischen datenübertragung über lichtwellenleiter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH088756A (ja) | 高速シリアル伝送法及び装置 | |
| CN103107877A (zh) | 数据传输***、数据传输方法、接收电路以及接收方法 | |
| KR100239487B1 (ko) | 음성 피씨엠 데이터 전송장치 | |
| JP2943514B2 (ja) | ドプラーバッファ | |
| JPH02218243A (ja) | デジタルデータ転送方式 | |
| JP4583612B2 (ja) | 超音波診断装置 | |
| JPH0415652B2 (ja) | ||
| JP3882300B2 (ja) | シリアルデータ保持回路 | |
| JP2669844B2 (ja) | 多重アクセス制御方式 | |
| SU1762307A1 (ru) | Устройство дл передачи информации | |
| JP2511551B2 (ja) | 共通バス制御方式 | |
| JPH0149210B2 (ja) | ||
| JPH0678003A (ja) | データ伝送方式 | |
| SU1411747A1 (ru) | Многоканальное устройство переменного приоритета | |
| KR0155718B1 (ko) | 동기 데이타 발생장치 | |
| JPH035863A (ja) | デジタルシステム | |
| KR970055611A (ko) | 병렬 디지탈 신호처리기를 이용한 오디오 부호화기 | |
| JPS63153681A (ja) | イメ−ジ入力装置 | |
| JPH01233861A (ja) | 送信要求信号伝送回路 | |
| JPS59186451A (ja) | デ−タ伝送方式 | |
| JPH04266144A (ja) | リモート入出力装置 | |
| JPS6146656A (ja) | 非同期式通信方式 | |
| JPS61157038A (ja) | 信号入力処理装置 | |
| JPS61214635A (ja) | デ−タ伝送方式 | |
| JPS61216192A (ja) | メモリ−書き込み方式 |