JPH02218243A - デジタルデータ転送方式 - Google Patents
デジタルデータ転送方式Info
- Publication number
- JPH02218243A JPH02218243A JP1039152A JP3915289A JPH02218243A JP H02218243 A JPH02218243 A JP H02218243A JP 1039152 A JP1039152 A JP 1039152A JP 3915289 A JP3915289 A JP 3915289A JP H02218243 A JPH02218243 A JP H02218243A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- converter
- voltage level
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 16
- 230000015654 memory Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、デジタルデータを転送する各種の電子機器に
適応可能なデジタルデータ転送方式に関し、例えばビデ
オテープレコーダのオートトラッキングシステムにおけ
るトラッキングデータの転送に利用される。
適応可能なデジタルデータ転送方式に関し、例えばビデ
オテープレコーダのオートトラッキングシステムにおけ
るトラッキングデータの転送に利用される。
（従来の技術）
従来より、デジタルデータの転送方式として、第５図に
示すシリアル方式及び第７図に示すパラレル方式の転送
方式があった。
示すシリアル方式及び第７図に示すパラレル方式の転送
方式があった。
第５図に示すシリアル方式のものは、出力側ブロック２
ｎと入力側ブロック２２との間を、転送りロックを送る
伝送線と転送データを送る伝送線との最低２本の伝送線
で接続した構成となっている。その転送タイミングは、
第６図（ａｌ、 （ｂｌに示すように、転送りロックの
１エツジごとに１ビツトのデータを転送する方式で、ｎ
ビットのデータ転送を行う場合には、この動作をｎ回繰
り返す必要がある。
ｎと入力側ブロック２２との間を、転送りロックを送る
伝送線と転送データを送る伝送線との最低２本の伝送線
で接続した構成となっている。その転送タイミングは、
第６図（ａｌ、 （ｂｌに示すように、転送りロックの
１エツジごとに１ビツトのデータを転送する方式で、ｎ
ビットのデータ転送を行う場合には、この動作をｎ回繰
り返す必要がある。
また、第７図に示すパラレル方式のものは、出力側ブロ
ック３１と入力側ブロック３２との間を、転送りロック
を送る伝送線と転送データを送るｎ本（ｎビットのデー
タを転送する場合）の伝送線とを接続した構成となって
いる。その転送タイミングは、第８図（ａ）、 ｆｂ）
に示すように、転送りロックの１エツジごとにｎビット
のデータが同時に転送されることになる。
ック３１と入力側ブロック３２との間を、転送りロック
を送る伝送線と転送データを送るｎ本（ｎビットのデー
タを転送する場合）の伝送線とを接続した構成となって
いる。その転送タイミングは、第８図（ａ）、 ｆｂ）
に示すように、転送りロックの１エツジごとにｎビット
のデータが同時に転送されることになる。
（発明が解決しようとする課題）
このように、上記したシリアル方式では、伝送線の数は
少なくてすむものの、ｎビットのデータを転送するのに
ｎ回の転送動作が必要となり、転送速度が遅くなるとい
った問題があった。また、パラレル方式では、１回の転
送動作でｎビットの転送が行えるものの、ビット数が大
きい場合にはこれに対応する数だけ伝送線が必要となり
、コスト的に割り高となるといった問題があった。
少なくてすむものの、ｎビットのデータを転送するのに
ｎ回の転送動作が必要となり、転送速度が遅くなるとい
った問題があった。また、パラレル方式では、１回の転
送動作でｎビットの転送が行えるものの、ビット数が大
きい場合にはこれに対応する数だけ伝送線が必要となり
、コスト的に割り高となるといった問題があった。
本発明は係る実情に鑑みてなされたもので、その目的は
、１本のデータ転送線のみでｎビットのデータを１度に
転送可能なデジタルデータ転送方式を提供するものであ
る。
、１本のデータ転送線のみでｎビットのデータを１度に
転送可能なデジタルデータ転送方式を提供するものであ
る。
（課題を解決するための手段）
上記課題を解決するため、本発明のデジタルデータ転送
方式は、デジタルデータの出力側に設けられ、ｎビット
のデジタルデータをこれに対応した２ｎ段階の電圧レベ
ルデータに変換するＤ／Ａ変換器と、デジタルデータの
入力側に設けられ、２ｎ段階の電圧レベルデータをこれ
に対応したｎビットのデジタルデータに変換するＡ／Ｄ
変換器と、前記Ｄ／Ａ変換器からの電圧レベルデータを
前記Ａ／Ｄ変換器に転送するための１本のデータ転送線
及びデータ転送のタイミングを制御するタイミング制御
線とを備えたものである。
方式は、デジタルデータの出力側に設けられ、ｎビット
のデジタルデータをこれに対応した２ｎ段階の電圧レベ
ルデータに変換するＤ／Ａ変換器と、デジタルデータの
入力側に設けられ、２ｎ段階の電圧レベルデータをこれ
に対応したｎビットのデジタルデータに変換するＡ／Ｄ
変換器と、前記Ｄ／Ａ変換器からの電圧レベルデータを
前記Ａ／Ｄ変換器に転送するための１本のデータ転送線
及びデータ転送のタイミングを制御するタイミング制御
線とを備えたものである。
（作用）
デジタルデータの出力側に設けられたＤ／Ａ変換器によ
って、出力側ブロックから送出されたｎビットのデジタ
ルデータをこれに対応した２′″段階の電圧レベルデー
タに変換し、この電圧レベルデータを１本のデータ転送
線を介することにより、入力側のＤ／Ａ変換器に送出す
る。Ｄ／Ａ変換器では、送られてきた２ｎ段階の電圧レ
ベルデータをこれに対応したｎビットのデジタルデータ
に変換し、ｎビットデジタルデータとしてその後の入力
側ブロックに供給する。また、タイミング制御線は、転
送するデータ量が多いために転送を時分割で行う場合に
用いるもので、例えばタイミング制御線の凹（Ｊ、ｒＬ
Ｊのレベル変化により、転送データのｎビット毎の電圧
レベルを順次切り換えて送出することにより、多数のデ
ータを転送するものである。
って、出力側ブロックから送出されたｎビットのデジタ
ルデータをこれに対応した２′″段階の電圧レベルデー
タに変換し、この電圧レベルデータを１本のデータ転送
線を介することにより、入力側のＤ／Ａ変換器に送出す
る。Ｄ／Ａ変換器では、送られてきた２ｎ段階の電圧レ
ベルデータをこれに対応したｎビットのデジタルデータ
に変換し、ｎビットデジタルデータとしてその後の入力
側ブロックに供給する。また、タイミング制御線は、転
送するデータ量が多いために転送を時分割で行う場合に
用いるもので、例えばタイミング制御線の凹（Ｊ、ｒＬ
Ｊのレベル変化により、転送データのｎビット毎の電圧
レベルを順次切り換えて送出することにより、多数のデ
ータを転送するものである。
（実施例）
以下、本発明の一実施例を図面を参照して説明する。
第１図は、本発明のデジタルデータ転送方式の一実施例
を示すブロック線図である。
を示すブロック線図である。
同図において、１はＤ１〜Ｄ、で示すｎビットのデータ
をパラレルに出力する出力側ブロック、２ばり、〜Ｄ、
、で示すｎビットのデータをパラレルに入力する入力側
ブロック、３は入力されたｎビ・７トデジタルデータを
これに対応した２ｎ段階の電圧レベルデータに変換する
Ｄ／Ａ変換器、４は入力された２ｎ段階の電圧レベルデ
ータをこれに対応するｎビットデジタルデータに変換す
るＡ／Ｄ変換器、５はＤ／Ａ変換器３からの電圧レベル
データをＡ／Ｄ変換器４に転送するためのデータ転送線
、６はデータ転送のタイミングを制御するタイミング制
御線である。
をパラレルに出力する出力側ブロック、２ばり、〜Ｄ、
、で示すｎビットのデータをパラレルに入力する入力側
ブロック、３は入力されたｎビ・７トデジタルデータを
これに対応した２ｎ段階の電圧レベルデータに変換する
Ｄ／Ａ変換器、４は入力された２ｎ段階の電圧レベルデ
ータをこれに対応するｎビットデジタルデータに変換す
るＡ／Ｄ変換器、５はＤ／Ａ変換器３からの電圧レベル
データをＡ／Ｄ変換器４に転送するためのデータ転送線
、６はデータ転送のタイミングを制御するタイミング制
御線である。
タイミング制御線６は、転送すべきねビットデータが多
い場合に、その転送タイミングを制御するためのもので
、例えば第２図（ａ）、（ト））に示すように、タイミ
ング制御信号の１エツジ（立ち上がりリッジ及び立ち下
がりエツジ）毎にｎビットで表現される各転送データ〔
同図（ｂｌに符号Ａ、Ｂ、Ｃ。
い場合に、その転送タイミングを制御するためのもので
、例えば第２図（ａ）、（ト））に示すように、タイミ
ング制御信号の１エツジ（立ち上がりリッジ及び立ち下
がりエツジ）毎にｎビットで表現される各転送データ〔
同図（ｂｌに符号Ａ、Ｂ、Ｃ。
Ｄ、Ｅで示す〕を順次切換えて、Ｄ／Ａ変換器３よりデ
ータ転送線５に出力するようになっている。
ータ転送線５に出力するようになっている。
符号Ａ、Ｂ、Ｃ，Ｄ、Ｅは、ｎビットで表現される各転
送データをそれに対応する２ｎ段階の電圧レベルに変換
した波形の一例を示している。
送データをそれに対応する２ｎ段階の電圧レベルに変換
した波形の一例を示している。
このように、転送すべきデータ量が多い場合、タイミン
グ制御信号により時分割で転送することにより、転送速
度を上げることができる。
グ制御信号により時分割で転送することにより、転送速
度を上げることができる。
第３図は、具体例として、１６ビツトのデータを２回に
分けて８ビツトずつ転送する場合の実施例を示したもの
である。
分けて８ビツトずつ転送する場合の実施例を示したもの
である。
すなわち、出力側ブロック７に、上位８ビツトのデータ
を出力する上位側出力ハノファメモリ７１、下位８ビツ
トのデータを出力する下位側出力ハノファメモリ７２、
両バッファメモリ７１．７２からのデータにより上位、
下位を選択出力するとともに、タイミング制御線１０を
介してタイミング制御信号を送出する制御出力部７３、
及び制御出力部７３を介して導かれた８ビツトデータを
２ｎ段階の電圧レベルに変換してデータ転送線９に送出
するＤ／Ａ変換器７４を設け、入力側ブロック８に、上
位８ビツトのデータを入力する上位個人カバソファメモ
リ８１、下位８ビ・ノドのデータを入力する下位個人カ
バソファメモリ８２、タイミング制御線１０を介して送
られてきた前記選択タイミング信号により上位個人カバ
ソファメモリ８１及び下位個人カバソファメモリ８２の
いずれかを選択する制御入力部８３、及びデータ転送線
９を介して転送されてきた２ｎ段階の電圧レベルデータ
を８ビツトデータに変換するＡ／Ｄ変換器８４を設けた
ものである。
を出力する上位側出力ハノファメモリ７１、下位８ビツ
トのデータを出力する下位側出力ハノファメモリ７２、
両バッファメモリ７１．７２からのデータにより上位、
下位を選択出力するとともに、タイミング制御線１０を
介してタイミング制御信号を送出する制御出力部７３、
及び制御出力部７３を介して導かれた８ビツトデータを
２ｎ段階の電圧レベルに変換してデータ転送線９に送出
するＤ／Ａ変換器７４を設け、入力側ブロック８に、上
位８ビツトのデータを入力する上位個人カバソファメモ
リ８１、下位８ビ・ノドのデータを入力する下位個人カ
バソファメモリ８２、タイミング制御線１０を介して送
られてきた前記選択タイミング信号により上位個人カバ
ソファメモリ８１及び下位個人カバソファメモリ８２の
いずれかを選択する制御入力部８３、及びデータ転送線
９を介して転送されてきた２ｎ段階の電圧レベルデータ
を８ビツトデータに変換するＡ／Ｄ変換器８４を設けた
ものである。
制御出力部７３からは、第４図＋ａ＋に示すように、一
定のタイミングでｒＨＪレベルと「Ｉ、」レベルとに切
り替わるタイミング制御信号が出力されており、例えば
「Ｉ、」レベルの信号が出力されているときには、下位
側用カバソファメモリ７２内に格納された８ビツトデー
タがＤ／Ａ変換器７４に出力され、−力制御入力部８３
は、ｒ Ｌ Ｊレベルのタイミング制御信号を受は取る
ことにより、Ａ／Ｄ変換器８４からの８ビツトデークを
下位個人カバソファメモリ８２に格納するようにデータ
の選択出力を行う。また、同様にして、制御出力部７３
からｒ ＨＪレベルの信号が出力されているときには、
上位側用カバソファメモリ７１内に格納された８ビツト
データがＤ／Ａ変換器７４に出力され、−力制御入力部
８３は、［Ｉ］」レベルのタイミング制御信号を受は取
ることにより、Ａ／Ｄ変換器８４からの８ビツトデータ
を上位個人カバソファメモリ８１に格納するようにデー
タの選択出力を行う。このようにして、１６ビツトのデ
ータ転送を行うようになっている。なお、第４図（ｂ）
において、符号Ｆで示すデータは、タイミング制御信号
がｒＬＪレベルのときに転送される下位８ビツトデータ
、符号Ｇで示ずデータは、タイミング制御信号がｒＨＪ
レベルのときに転送される上位８ビツトデータの一例で
あり、何れもその８ビツトデータに対応した２ｎ段階の
電圧レベルに変換した値を示している。
定のタイミングでｒＨＪレベルと「Ｉ、」レベルとに切
り替わるタイミング制御信号が出力されており、例えば
「Ｉ、」レベルの信号が出力されているときには、下位
側用カバソファメモリ７２内に格納された８ビツトデー
タがＤ／Ａ変換器７４に出力され、−力制御入力部８３
は、ｒ Ｌ Ｊレベルのタイミング制御信号を受は取る
ことにより、Ａ／Ｄ変換器８４からの８ビツトデークを
下位個人カバソファメモリ８２に格納するようにデータ
の選択出力を行う。また、同様にして、制御出力部７３
からｒ ＨＪレベルの信号が出力されているときには、
上位側用カバソファメモリ７１内に格納された８ビツト
データがＤ／Ａ変換器７４に出力され、−力制御入力部
８３は、［Ｉ］」レベルのタイミング制御信号を受は取
ることにより、Ａ／Ｄ変換器８４からの８ビツトデータ
を上位個人カバソファメモリ８１に格納するようにデー
タの選択出力を行う。このようにして、１６ビツトのデ
ータ転送を行うようになっている。なお、第４図（ｂ）
において、符号Ｆで示すデータは、タイミング制御信号
がｒＬＪレベルのときに転送される下位８ビツトデータ
、符号Ｇで示ずデータは、タイミング制御信号がｒＨＪ
レベルのときに転送される上位８ビツトデータの一例で
あり、何れもその８ビツトデータに対応した２ｎ段階の
電圧レベルに変換した値を示している。
なお、本発明のデジタルデータ転送方式は、Ａ／Ｄ変換
器及びＤ／Ａ変換器を内蔵した最近の１チツプマイクロ
コンピユータに対してより安価に適用することが可能で
ある。
器及びＤ／Ａ変換器を内蔵した最近の１チツプマイクロ
コンピユータに対してより安価に適用することが可能で
ある。
（発明の効果）
以上説明したように、本発明のデジタルデータ転送方式
によれば、ｎビットのデジタルデータをこれに対応した
２ｎ段階の電圧レベルデータに変換することにより、１
本のデータ転送線を用いて一度に転送するようにしたの
で、少ない伝送線で高速データ転送が可能となる。
によれば、ｎビットのデジタルデータをこれに対応した
２ｎ段階の電圧レベルデータに変換することにより、１
本のデータ転送線を用いて一度に転送するようにしたの
で、少ない伝送線で高速データ転送が可能となる。
第１図は本発明のデジタルデータ転送方式の一実施例を
示すブロック図、第２図は第１図に示すブロック図にお
ける転送のタイミングを示す波形図、第３図は本発明の
デジタルデータ転送方式を１６ビツトのデータを８ビツ
トずつ２回に分けて転送する場合に適用した例を示すブ
ロック図、第４図は第３図に示すブロック図における転
送のタイミングを示す波形図、第５図乃至第８図は従来
のデジタルデータ転送方式の一例を示し、第５図はシリ
アルデータ転送方式のブロック図、第６図は同ブロック
図における転送のタイミングを示す波形図、第７図はパ
ラレルデータ転送方式のブロック図、第８図は同ブロッ
ク図における転送のタイミングを示す波形図である。 １．７・・・出力側ブロック ２．８・・・入力側ブロック ３．７４・・・Ｄ／Ａ変換器 ４．８４・・・Ａ／Ｄ変換器 ５．９・・・データ転送線 １０・・・タイミング制御線
示すブロック図、第２図は第１図に示すブロック図にお
ける転送のタイミングを示す波形図、第３図は本発明の
デジタルデータ転送方式を１６ビツトのデータを８ビツ
トずつ２回に分けて転送する場合に適用した例を示すブ
ロック図、第４図は第３図に示すブロック図における転
送のタイミングを示す波形図、第５図乃至第８図は従来
のデジタルデータ転送方式の一例を示し、第５図はシリ
アルデータ転送方式のブロック図、第６図は同ブロック
図における転送のタイミングを示す波形図、第７図はパ
ラレルデータ転送方式のブロック図、第８図は同ブロッ
ク図における転送のタイミングを示す波形図である。 １．７・・・出力側ブロック ２．８・・・入力側ブロック ３．７４・・・Ｄ／Ａ変換器 ４．８４・・・Ａ／Ｄ変換器 ５．９・・・データ転送線 １０・・・タイミング制御線
Claims (1)
- 【特許請求の範囲】 １）デジタルデータの出力側に設けられ、ｎビットのデ
ジタルデータをこれに対応した２＾ｎ段階の電圧レベル
データに変換するＤ／Ａ変換器と、 デジタルデータの入力側に設けられ、２＾ｎ段階の電圧
レベルデータをこれに対応したｎビットのデジタルデー
タに変換するＡ／Ｄ変換器と、 前記Ｄ／Ａ変換器からの電圧レベルデータ を前記Ａ／Ｄ変換器に転送するための１本のデータ転送
線及びデータ転送のタイミングを制御するタイミング制
御線とを備えたことを特徴とするデジタルデータ転送方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039152A JPH02218243A (ja) | 1989-02-17 | 1989-02-17 | デジタルデータ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039152A JPH02218243A (ja) | 1989-02-17 | 1989-02-17 | デジタルデータ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02218243A true JPH02218243A (ja) | 1990-08-30 |
Family
ID=12545136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039152A Pending JPH02218243A (ja) | 1989-02-17 | 1989-02-17 | デジタルデータ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02218243A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998033306A1 (fr) * | 1997-01-27 | 1998-07-30 | Hirosi Fukuda | Procede d'utilisation d'une unite unique et d'une unite plurielle de signalisation multiple |
| WO1998036544A1 (fr) * | 1997-02-12 | 1998-08-20 | Hirosi Fukuda | Procede de transmission de signaux vocaux et de signaux d'image au moyen de signaux de sortie codes |
| US5798426A (en) * | 1996-05-10 | 1998-08-25 | E. I. Du Pont De Nemours And Company | Acrylic polymer compounds |
| US6628596B2 (en) | 1997-01-27 | 2003-09-30 | Hirosi Fukuda | Multi-valued data elements for computer systems |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62260454A (ja) * | 1986-05-06 | 1987-11-12 | Toshiba Corp | デ−タ伝送装置 |
-
1989
- 1989-02-17 JP JP1039152A patent/JPH02218243A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62260454A (ja) * | 1986-05-06 | 1987-11-12 | Toshiba Corp | デ−タ伝送装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5798426A (en) * | 1996-05-10 | 1998-08-25 | E. I. Du Pont De Nemours And Company | Acrylic polymer compounds |
| WO1998033306A1 (fr) * | 1997-01-27 | 1998-07-30 | Hirosi Fukuda | Procede d'utilisation d'une unite unique et d'une unite plurielle de signalisation multiple |
| US6628596B2 (en) | 1997-01-27 | 2003-09-30 | Hirosi Fukuda | Multi-valued data elements for computer systems |
| WO1998036544A1 (fr) * | 1997-02-12 | 1998-08-20 | Hirosi Fukuda | Procede de transmission de signaux vocaux et de signaux d'image au moyen de signaux de sortie codes |
| US6643341B1 (en) | 1997-02-12 | 2003-11-04 | Hirosi Fukuda | Voice and image signal transmission method using code output |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570356A (en) | High bandwidth communications system having multiple serial links | |
| JPH02218243A (ja) | デジタルデータ転送方式 | |
| US5862367A (en) | Apparatus and method for serial-to-parallel data conversion and transmission | |
| JP3909509B2 (ja) | シリアルインタフェース回路 | |
| JPH10145433A (ja) | データ転送速度変換装置および通信ネットワークシステム | |
| JP2003177859A (ja) | 操作キー入力制御装置 | |
| JP2524165B2 (ja) | 表示装置の信号側駆動回路 | |
| KR100665258B1 (ko) | 카메라 모듈의 이미지센서를 제어하는 패킷을 전송하는이미지신호처리기 및 그 방법 | |
| JP2540770B2 (ja) | デ―タ通信回路 | |
| JP2626501B2 (ja) | 情報転送装置 | |
| JPH06188734A (ja) | 複数個の受け取られたアナログ信号を複数個の出力ディジタル信号に変換するための装置および変換の速度を増大させるためのシステム | |
| JP2008217379A (ja) | シリアル転送方式 | |
| JP2873711B2 (ja) | データ転送方式 | |
| JPH0648640Y2 (ja) | デジタル・ウェ−ブメモリ | |
| JP2630071B2 (ja) | データ送受信方式 | |
| JP3262054B2 (ja) | プリンタ制御回路 | |
| JPH082056B2 (ja) | データ伝送装置 | |
| JPS6339924B2 (ja) | ||
| JPH0746802B2 (ja) | フレ−ム同期回路 | |
| JPH03222539A (ja) | スタートビット検出回路 | |
| JPS60223349A (ja) | 速度変換回路 | |
| JPH0126208B2 (ja) | ||
| JPS61216192A (ja) | メモリ−書き込み方式 | |
| JPH088756A (ja) | 高速シリアル伝送法及び装置 | |
| JPH11346195A (ja) | データ伝送制御装置 |