JPH088747A - A/d conversion circuit - Google Patents

Abstract

PURPOSE:To perform A/D conversion of high image resolution by using plural general-purpose A/D converters. CONSTITUTION:An input analog signal Vi which varies in a range of 0-Vm and is received from an input terminal 13 is transmitted through an LPF 14 and inputted to the amplifier circuits 10a and 10b respectively. The signal Vi is amplified twice by the circuit 10a and its maximum value is limited to Vm by a limit circuit 12a. The limited signal Vi is inputted to a 1st A/D converter of a one-chip microcomputer 90. Meanwhile the signal Vi is also amplified up to the double value by the circuit 10b and offset with 1/2Vm. Then the minimum value of the signal Vi is limited to 0 by a limit circuit 12b and inputted to a 2nd A/D converter of the microcomputer 90. The conversion results of the 1st and 2nd A/D converters are totalized together at an arithmetic part of the microcomputer 90. Thus the A/D conversion result is obtained against the signal Vi.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、アナログ／デジタル変
換回路に関し、特に、汎用のアナログ／デジタル変換器
を用いて、より高解像度でアナログ／デジタル変換を行
えるアナログ／デジタル変換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog / digital conversion circuit, and more particularly to an analog / digital conversion circuit which can perform analog / digital conversion with higher resolution by using a general purpose analog / digital converter.

【０００２】[0002]

【従来の技術】計測・制御機器や家電機器など様々な装
置・機器において、装置の小型化、性能・信頼性の向
上、コストダウンなどのために、マイクロコンピュータ
（以後、マイコンと言う）を用いた制御が行われてい
る。そのような制御装置では、観察したアナログ信号を
デジタル信号に変換するアナログ／デジタル変換（以
後、Ａ／Ｄ変換と言う）回路が必須であり、種々のＡ／
Ｄ変換器が提供されている。また、Ａ／Ｄ変換回路を内
蔵したワンチップマイコンも提供されている。そのよう
な汎用のＡ／Ｄ変換器において、量子化ステップ数は、
たとえば、８ビット、１６ビットというように予め決め
られている場合が多い。その場合、Ａ／Ｄ変換器の分解
能は、入力信号の最大電圧を外部から設定することによ
り間接的に決定される。2. Description of the Related Art Microcomputers (hereinafter referred to as "microcomputers") are used in various devices and equipment such as measurement and control equipment and home electric appliances in order to downsize the equipment, improve performance and reliability, and reduce costs. The control that had been done is being performed. In such a control device, an analog / digital conversion (hereinafter referred to as A / D conversion) circuit that converts an observed analog signal into a digital signal is essential, and various A / D conversion circuits are required.
A D converter is provided. A one-chip microcomputer incorporating an A / D conversion circuit is also provided. In such a general-purpose A / D converter, the number of quantization steps is
For example, it is often predetermined such as 8 bits or 16 bits. In that case, the resolution of the A / D converter is indirectly determined by externally setting the maximum voltage of the input signal.

【０００３】[0003]

【発明が解決しようとする課題】しかし、そのような汎
用のＡ／Ｄ変換器や、ＩＣチップに内蔵されたＡ／Ｄ変
換器を用いて、所定の範囲の入力信号を所定の量子化ス
テップ数でＡ／Ｄ変換をしようとすると、うまく適用で
きない場合があった。つまり、入力信号の最大値をＡ／
Ｄ変換の範囲として設定すると所望の解像度が得られ
ず、また、所望の解像度となるように最大値を設定する
と、入力信号の全範囲をＡ／Ｄ変換することができなく
なる場合があった。高精度の制御が要求される制御装置
や計測機器に汎用Ａ／Ｄ変換器を用いる場合には、特に
このような問題が生じ易かった。その場合には、汎用品
ではなく、精度の高い、変換ビット数の多いＡ／Ｄ変換
器を用いなければならなかった。また、Ａ／Ｄ変換器内
蔵ワンチップマイコンであれば、内蔵のＡ／Ｄ変換は使
用せず、外部に別個のＡ／Ｄ変換回路を設けなければな
らなかった。そのため、回路の面積が大きくなり、コス
トアップになるという問題も生じた。However, using such a general-purpose A / D converter or an A / D converter built in an IC chip, an input signal in a predetermined range is subjected to a predetermined quantization step. In some cases, the A / D conversion using numbers could not be applied successfully. That is, the maximum value of the input signal is A /
If it is set as the D conversion range, the desired resolution cannot be obtained, and if the maximum value is set so as to obtain the desired resolution, the entire range of the input signal may not be A / D converted. When a general-purpose A / D converter is used in a control device or a measuring instrument that requires highly accurate control, such a problem is likely to occur. In that case, an A / D converter with high precision and a large number of conversion bits had to be used instead of a general-purpose product. Further, in the case of a one-chip microcomputer with a built-in A / D converter, the built-in A / D conversion was not used and a separate A / D conversion circuit had to be provided outside. Therefore, there is a problem that the area of the circuit is increased and the cost is increased.

【０００４】したがって、本発明の目的は、汎用のＡ／
Ｄ変換器、あるいは、マイコンに内蔵されているＡ／Ｄ
変換器を用いて、所定の範囲の入力アナログ信号を、高
解像度で、すなわちより細かい量子化ステップでＡ／Ｄ
変換を行うことが可能なＡ／Ｄ変換回路を提供すること
にある。Therefore, an object of the present invention is to provide a general-purpose A /
A / D built in D converter or microcomputer
A converter is used to A / D a range of input analog signals with high resolution, ie with finer quantization steps.
It is to provide an A / D conversion circuit capable of performing conversion.

【０００５】[0005]

【課題を解決するための手段】前記問題を解決するため
に、まず、入力アナログ信号を増幅してＡ／Ｄ変換器に
入力することにより、相対的に量子化ステップを小さく
し、解像度が細かくなるようにした。その場合、Ａ／Ｄ
変換器のビット幅は固定長であるため変換可能な範囲が
狭くなるのを防ぐため、複数のＡ／Ｄ変換器を用いて、
各々別個の範囲をＡ／Ｄ変換するようにした。また、前
記複数のＡ／Ｄ変換器により変換されたデジタル信号を
演算手段により累計することにより、入力アナログ信号
に対するデジタル値を得るようにした。In order to solve the above problems, first, an input analog signal is amplified and input to an A / D converter so that the quantization step is relatively small and the resolution is fine. I tried to be. In that case, A / D
Since the bit width of the converter is a fixed length, a plurality of A / D converters are used to prevent the convertible range from becoming narrow.
A / D conversion was performed on each separate range. Further, the digital signals converted by the plurality of A / D converters are accumulated by the arithmetic means to obtain a digital value for the input analog signal.

【０００６】本発明のＡ／Ｄ変換回路は、入力アナログ
信号を所定の増幅率で増幅し、各々別個のオフセット値
に基づいてオフセットするＮ個の増幅回路と、前記Ｎ個
の信号を各々独立してＡ／Ｄ変換するＮ個のＡ／Ｄ変換
回路と、前記Ｎ個のＡ／Ｄ変換回路の出力値に基づいて
演算処理を行い、入力アナログ信号に対応するデジタル
信号を得る演算手段とより構成される。前記増幅率は、
前記入力アナログ信号をＮ倍に増幅する値である。前記
各々別個のオフセット値は、増幅されたアナログ信号の
連続性を保ちつつ、入力アナログ信号の変化の範囲を実
質的に１／Ｎづつ順次ずらすように設定される値であ
る。In the A / D conversion circuit of the present invention, the N analog signals which amplify the input analog signal at a predetermined amplification factor and offset based on the respective offset values, and the N signals are independently provided. And A / D converting circuits for performing A / D conversion, and calculating means for performing arithmetic processing based on the output values of the N A / D converting circuits to obtain a digital signal corresponding to an input analog signal. It is composed of The amplification factor is
It is a value that amplifies the input analog signal N times. The individual offset values are values set so as to sequentially shift the range of change of the input analog signal by 1 / N while maintaining the continuity of the amplified analog signal.

【０００７】好適には、前記オフセット値は、隣接する
増幅回路で増幅された信号が、アナログ／デジタル変換
器の少なくとも１量子化ステップ以上重複するように規
定され、前記演算回路は、前記Ｎ個のアナログ／デジタ
ル変換器で変換されたデジタル信号を加算し、前記重複
に相当する値を減じて入力アナログ信号に対応するデジ
タル信号を算出する。また好適には、本発明のアナログ
／デジタル変換回路は、前記増幅回路の出力信号をアナ
ログ／デジタル変換器の変換可能な範囲内に制限するリ
ミット回路を有する。特定的には、本発明のＡ／Ｄ変換
器と演算回路は、Ａ／Ｄ変換器内蔵ワンチップマイコン
のＡ／Ｄ変換器および演算器を用いる。[0007] Preferably, the offset value is defined such that signals amplified by adjacent amplifier circuits overlap by at least one quantization step of an analog / digital converter, and the arithmetic circuits include the N number of the arithmetic circuits. The digital signals converted by the analog / digital converter are added and the value corresponding to the overlap is subtracted to calculate the digital signal corresponding to the input analog signal. Further preferably, the analog / digital conversion circuit of the present invention has a limit circuit for limiting the output signal of the amplification circuit within a convertible range of the analog / digital converter. Specifically, the A / D converter and the arithmetic circuit of the present invention use the A / D converter and the arithmetic unit of the one-chip microcomputer with a built-in A / D converter.

【０００８】[0008]

【作用】本発明のＡ／Ｄ変換回路においては、入力アナ
ログ信号を増幅してＡ／Ｄ変換器に入力しているため、
Ａ／Ｄ変換器の量子化ステップが同じであっても、入力
信号に対しては、相対的により細かなステップで量子化
を行っていることになる。また、増幅された入力信号の
範囲を複数の範囲に分割し、分割された各範囲ごとに独
立してＡ／Ｄ変換を行っているため、入力信号を増幅し
たことにより入力信号の範囲が拡大したことに対処でき
る。すなわち、入力信号を増幅したことにより相対的に
Ａ／Ｄ変換可能な範囲が狭まることがない。また、分割
された範囲を合わせると、前記増幅された入力信号の範
囲を包含できるように各Ａ／Ｄ変換器でＡ／Ｄ変換を行
う範囲を決定しているため、その複数のＡ／Ｄ変換器の
出力を演算することにより、全体のＡ／Ｄ変換結果が得
られる。In the A / D conversion circuit of the present invention, the input analog signal is amplified and input to the A / D converter.
Even if the quantization steps of the A / D converter are the same, the input signal is quantized in relatively finer steps. Further, since the range of the amplified input signal is divided into a plurality of ranges and A / D conversion is independently performed for each divided range, the range of the input signal is expanded by amplifying the input signal. You can deal with what you have done. That is, the range in which A / D conversion is possible does not relatively narrow due to the amplification of the input signal. Further, since the range of A / D conversion in each A / D converter is determined so that the range of the amplified input signal can be included when the divided ranges are combined, the plurality of A / D By calculating the output of the converter, the entire A / D conversion result can be obtained.

【０００９】[0009]

【実施例】第１実施例 本発明の第１実施例について図１、図２を参照して説明
する。本発明のＡ／Ｄ変換回路の第１実施例として、Ａ
／Ｄ変換器内蔵のワンチップマイコンを用いて本発明を
実施した場合について説明する。図１は第１実施例のＡ
／Ｄ変換回路の構成を示す回路図である。Ａ／Ｄ変換回
路１は、入力端子１３、ローパスフィルタ１４、増幅・
オフセット回路、リミット回路１２ａ，１２ｂ、およ
び、ワンチップマイコン９０より構成される。前記増幅
・オフセット回路は、増幅回路１０ａ，１０ｂ、およ
び、定電圧源１１ａ，１１ｂより構成される。ワンチッ
プマイコン９０は、２個のＡ／Ｄ変換器および演算部を
有する。 First Embodiment A first embodiment of the present invention will be described with reference to FIGS. As a first embodiment of the A / D conversion circuit of the present invention, A
A case where the present invention is implemented using a one-chip microcomputer with a built-in / D converter will be described. FIG. 1 shows A of the first embodiment.
It is a circuit diagram which shows the structure of a / D conversion circuit. The A / D conversion circuit 1 includes an input terminal 13, a low-pass filter 14, an amplification /
It is composed of an offset circuit, limit circuits 12a and 12b, and a one-chip microcomputer 90. The amplification / offset circuit includes amplification circuits 10a and 10b and constant voltage sources 11a and 11b. The one-chip microcomputer 90 has two A / D converters and an arithmetic unit.

【００１０】以下、各部の構成、動作について説明す
る。入力端子１３は、アナログ信号Ｖi が入力される入
力端子である。本実施例において、Ａ／Ｄ変換回路１に
入力されるアナログ信号Ｖi は、０〔Ｖ〕〜Ｖm 〔Ｖ〕
の範囲内の振幅で変化する信号とする。ローパスフィル
タ１４は、ノイズなどの影響による入力信号Ｖi の急激
な変動を防ぐために、入力信号Ｖi の高周波成分を遮断
するフィルタであり、抵抗Ｒ0とコンデンサＣ０を図示
のごとく接続したものである。入力信号Ｖi は、このロ
ーパスフィルタ１４を通過し、増幅回路１０ａ，１０ｂ
に入力される。The configuration and operation of each section will be described below. The input terminal 13 is an input terminal to which the analog signal Vi is input. In this embodiment, the analog signal Vi input to the A / D conversion circuit 1 is 0 [V] to Vm [V].
The signal changes with an amplitude within the range. The low-pass filter 14 is a filter that cuts off high-frequency components of the input signal Vi in order to prevent abrupt fluctuations of the input signal Vi due to the influence of noise or the like, and has a resistor R0 and a capacitor C0 connected as shown in the figure. The input signal Vi passes through the low pass filter 14 and the amplifier circuits 10a and 10b.
Is input to

【００１１】増幅回路１０ａ，１０ｂは、各々定電圧源
１１ａ、１１ｂとともに、増幅・オフセット回路を構成
する。増幅回路１０ａ，１０ｂは、オペアンプＡ1 、抵
抗Ｒ１，Ｒ２が図示のごとく接続されている作動増幅回
路である。増幅回路１０ａと増幅回路１０ｂは同一の回
路構成である。それら増幅回路１０ａ，１０ｂの増幅率
Ｇは、抵抗Ｒ１，Ｒ２の抵抗値により数式１のように定
まる。The amplifier circuits 10a and 10b form an amplifier / offset circuit together with the constant voltage sources 11a and 11b, respectively. The amplifier circuits 10a and 10b are operational amplifier circuits to which an operational amplifier A1 and resistors R1 and R2 are connected as shown. The amplifier circuit 10a and the amplifier circuit 10b have the same circuit configuration. The amplification factor G of the amplifier circuits 10a and 10b is determined by the resistance values of the resistors R1 and R2 as shown in Formula 1.

【００１２】[0012]

【数１】 [Equation 1]

【００１３】なお、本実施例においては、抵抗Ｒ１と抵
抗Ｒ２の抵抗値は等しい。すなわち、ｒ１＝ｒ２であ
る。したがって、数式１より、増幅率Ｇ＝２となる。In this embodiment, the resistance values of the resistors R1 and R2 are equal. That is, r1 = r2. Therefore, from Equation 1, the amplification factor G = 2.

【００１４】定電圧源１１ａ，１１ｂは、増幅回路１０
ａ，１０ｂのアンプＡ1 の−入力端子に印加されるオフ
セット電圧を生成するための定電圧源である。本実施例
における、定電圧源１１ａ，１１ｂの出力電圧Ｖsa，Ｖ
sbを数式２に示す。The constant voltage sources 11a and 11b are amplifier circuits 10.
It is a constant voltage source for generating an offset voltage applied to the-input terminal of the amplifier A1 of a and 10b. Output voltages Vsa, V of the constant voltage sources 11a, 11b in the present embodiment
Equation 2 shows sb.

【００１５】[0015]

【数２】 [Equation 2]

【００１６】このような、増幅回路１０ａ，１０ｂおよ
び定電圧源１１ａ，１１ｂより構成される増幅・オフセ
ット回路においては、入力信号Ｖi に対して、数式３お
よび数式４に示す出力信号Ｖoa，Ｖobを出力する。In the amplification / offset circuit composed of the amplifier circuits 10a and 10b and the constant voltage sources 11a and 11b, the output signals Voa and Vob shown in the equations 3 and 4 are input to the input signal Vi. Output.

【００１７】[0017]

【数３】 (Equation 3)

【００１８】[0018]

【数４】 (Equation 4)

【００１９】すなわち、増幅回路１０ａの出力信号Ｖoa
としては、入力信号Ｖi を２倍に増幅した信号が得られ
る。また、増幅回路１０ｂの出力信号Ｖobとしては、入
力信号Ｖi を２倍に増幅し、入力信号Ｖi の最大値Ｖm
でオフセットした値が得られる。That is, the output signal Voa of the amplifier circuit 10a
As a result, a signal obtained by doubling the input signal Vi is obtained. As the output signal Vob of the amplifier circuit 10b, the input signal Vi is doubled and the maximum value Vm of the input signal Vi is obtained.
The value offset with is obtained.

【００２０】リミット回路１２ａ，１２ｂは、増幅回路
１０ａ，１０ｂの出力信号Ｖoa，Ｖobをワンチップマイ
コン９０に入力するために、所定内の値に制限するリミ
ット回路である。リミット回路１２ａは、前記所定内の
値を規定する最小電圧および最大電圧を発生する２つの
定電圧源と、それら２つの定電圧源と増幅回路１０ａの
出力端子を接続する２つのダイオードＤ1 ，Ｄ2 より構
成される。The limit circuits 12a and 12b are limit circuits for limiting the output signals Voa and Vob of the amplifier circuits 10a and 10b to predetermined values in order to input them to the one-chip microcomputer 90. The limit circuit 12a includes two constant voltage sources that generate a minimum voltage and a maximum voltage that define the predetermined value, and two diodes D1 and D2 that connect the two constant voltage sources to the output terminals of the amplifier circuit 10a. It is composed of

【００２１】ダイオードＤ1 は、前記最小電圧を発生す
る定電圧源と、増幅回路１０ａの出力端子との間に、前
記定電圧源から増幅回路１０ａの出力端子の方向が順方
向となるように接続される。これにより、増幅回路１０
ａの出力信号Ｖoaが、前記最小電圧以下になると、ダイ
オードＤ1 が導通状態となり、出力信号Ｖoaを前記最小
電圧で保持する。本実施例において、前記最小電圧は、
入力信号Ｖi の最小値であり、ワンチップマイコン９０
のＡ／Ｄ変換入力の最小電圧でもある０〔Ｖ〕である。The diode D1 is connected between the constant voltage source for generating the minimum voltage and the output terminal of the amplifier circuit 10a such that the direction from the constant voltage source to the output terminal of the amplifier circuit 10a is the forward direction. To be done. As a result, the amplifier circuit 10
When the output signal Voa of "a" becomes equal to or lower than the minimum voltage, the diode D1 becomes conductive, and the output signal Voa is held at the minimum voltage. In this embodiment, the minimum voltage is
This is the minimum value of the input signal Vi, and the one-chip microcomputer 90
It is 0 [V] which is also the minimum voltage of the A / D conversion input.

【００２２】ダイオードＤ2 は、前記最大電圧を発生す
る定電圧源と、増幅回路１０ａの出力端子との間に、増
幅回路１０ａの出力端子から前記定電圧源の方向が順方
向となるように接続される。これにより、増幅回路１０
ａの出力信号Ｖoaが、前記最大電圧以上となると、ダイ
オードＤ2 が導通状態となり、出力信号Ｖoaを前記最大
電圧で保持する。本実施例において、前記最大電圧は、
後述するようにワンチップマイコン９０のＡ／Ｄ変換入
力の最大電圧に設定されている入力信号Ｖi の最大値Ｖ
m 〔Ｖ〕である。このように、増幅回路１０ａの出力信
号Ｖoaは、リミット回路１２ａにより数式５に示すよう
にＡ／Ｄ変換器入力信号Ｖiaに変換され、チャンネル１
より、ワンチップマイコン９０の第１のＡ／Ｄ変換器に
入力される。The diode D2 is connected between the constant voltage source for generating the maximum voltage and the output terminal of the amplifier circuit 10a such that the direction of the constant voltage source from the output terminal of the amplifier circuit 10a is the forward direction. To be done. As a result, the amplifier circuit 10
When the output signal Voa of a exceeds the maximum voltage, the diode D2 becomes conductive, and the output signal Voa is held at the maximum voltage. In this embodiment, the maximum voltage is
As will be described later, the maximum value V of the input signal Vi set to the maximum voltage of the A / D conversion input of the one-chip microcomputer 90.
m [V]. Thus, the output signal Voa of the amplifier circuit 10a is converted into the A / D converter input signal Via by the limit circuit 12a as shown in Formula 5, and the channel 1
Is input to the first A / D converter of the one-chip microcomputer 90.

【００２３】[0023]

【数５】 (Equation 5)

【００２４】リミット回路１２ｂもリミット回路１２ａ
と同じ回路であり、増幅回路１０ｂの出力信号Ｖobは、
リミット回路１２ｂによりＡ／Ｄ変換器入力信号Ｖibに
変換される。変換された入力信号Ｖibは、チャンネル２
より、ワンチップマイコン９０の第２のＡ／Ｄ変換器に
入力される。The limit circuit 12b is also the limit circuit 12a.
And the output signal Vob of the amplifier circuit 10b is
It is converted into the A / D converter input signal Vib by the limit circuit 12b. The converted input signal Vib is channel 2
Is input to the second A / D converter of the one-chip microcomputer 90.

【００２５】ワンチップマイコン９０は、内部に２個の
Ａ／Ｄ変換器と、プログラムにより制御される演算部を
有するマイクロコンピュータである。第１のＡ／Ｄ変換
器はチャンネル１から入力されたアナログ信号Ｖiaを、
第２のＡ／Ｄ変換器はチャンネル２から入力されたアナ
ログ信号Ｖibを、各々独立にＡ／Ｄ変換し、量子化され
たデジタル値Ｑ１，Ｑ２が得られる。この２つのＡ／Ｄ
変換器は、ワンチップマイコン９０の外部より入力され
る基準電圧を最大値として、０〔Ｖ〕からその入力最大
電圧までを２５６ステップ（８ビット）に量子化するＡ
／Ｄ変換器である。本実施例においては、その基準電圧
として、入力アナログ信号Ｖi の最大値Ｖm 〔Ｖ〕を入
力する。The one-chip microcomputer 90 is a microcomputer having two A / D converters inside and an arithmetic unit controlled by a program. The first A / D converter converts the analog signal Via input from channel 1 to
The second A / D converter independently A / D-converts the analog signal Vib input from the channel 2 to obtain quantized digital values Q1 and Q2. These two A / D
The converter quantizes from 0 [V] to the maximum input voltage into 256 steps (8 bits) with the maximum reference voltage input from the outside of the one-chip microcomputer 90.
/ D converter. In this embodiment, the maximum value Vm [V] of the input analog signal Vi is input as the reference voltage.

【００２６】前記各々のＡ／Ｄ変換器により８ビットに
量子化されたデジタル値Ｑ１，Ｑ２は、ワンチップマイ
コン９０内の演算部において演算され、入力信号Ｖi に
対するＡ／Ｄ変換値Ｑが求められる。前記演算は予めワ
ンチップマイコン９０内に記録されたプログラムにより
制御される。この制御プログラムのフローチャートを図
２に示す。演算回路においては、まず、第１のＡ／Ｄ変
換器の出力値Ｑ１を読み込む（ステップ１）。次に、第
２のＡ／Ｄ変換器の出力値Ｑ２を読み込む（ステップ
２）。そして、その２つの出力値Ｑ１，Ｑ２に基づい
て、数式６により、入力信号Ｖi に対するデジタル変換
値Ｑを算出する（ステップ３）。The digital values Q1 and Q2 quantized to 8 bits by the respective A / D converters are operated in the operation unit in the one-chip microcomputer 90 to obtain the A / D converted value Q for the input signal Vi. To be The calculation is controlled by a program previously recorded in the one-chip microcomputer 90. A flowchart of this control program is shown in FIG. In the arithmetic circuit, first, the output value Q1 of the first A / D converter is read (step 1). Next, the output value Q2 of the second A / D converter is read (step 2). Then, based on the two output values Q1 and Q2, the digital conversion value Q for the input signal Vi is calculated by the equation (6) (step 3).

【００２７】[0027]

【数６】 (Equation 6)

【００２８】以上各部の動作について説明したが、第１
実施例のＡ／Ｄ変換回路の全体の動作について、表１を
参照して説明する。The operation of each part has been described above.
The overall operation of the A / D conversion circuit of the embodiment will be described with reference to Table 1.

【００２９】[0029]

【表１】 [Table 1]

【００３０】入力端子１３より入力された、０〔Ｖ〕〜
Ｖm 〔Ｖ〕の値をとる入力アナログ信号Ｖi は、ローパ
スフィルタ１４を通過し、増幅回路１０ａと増幅回路１
０ｂに入力される。増幅回路１０ａ、および、増幅回路
１０ｂは、増幅率Ｇはともに２であるが、定電圧源１１
ａ〜１１ｂにより印加されるオフセット電圧Ｖsa，Ｖsb
が異なる。増幅回路１０ａからは、数式３に示すよう
に、入力されたアナログ信号Ｖi が２倍に増幅されて出
力される。増幅回路１０ｂからは、数式４に示すよう
に、入力されたアナログ信号Ｖi を２倍に増幅した値よ
りオフセット値Ｖmを減じた値が出力される。From 0 [V] input from the input terminal 13
The input analog signal Vi having a value of Vm [V] passes through the low pass filter 14 and is amplified by the amplifier circuit 10a and the amplifier circuit 1.
It is input to 0b. The amplification circuit 10a and the amplification circuit 10b both have an amplification factor G of 2, but the constant voltage source 11
Offset voltages Vsa and Vsb applied by a to 11b
Is different. From the amplifier circuit 10a, the input analog signal Vi is amplified by a factor of 2 and output, as shown in Expression 3. The amplifier circuit 10b outputs a value obtained by subtracting the offset value Vm from the value obtained by doubling the input analog signal Vi, as shown in Expression 4.

【００３１】入力信号Ｖi が０〜１／２Ｖm の範囲の場
合、増幅回路１０ａでは、出力信号Ｖoaが０〜Ｖm の範
囲内で変化し、Ａ／Ｄ変換入力ＶiaとしてそのままＡ／
Ｄ変換器に入力される。増幅回路１０ｂでは、出力信号
Ｖobは０〔Ｖ〕以下の値となるので、リミット回路１２
ｂによりＡ／Ｄ変換器への入力信号Ｖibは、０に保持さ
れる。また、入力信号Ｖi が１／２Ｖm 〜Ｖm の範囲の
場合、増幅回路１０ａでは、出力信号ＶoaがＶm 〜２Ｖ
m の間で変化する。これは、Ａ／Ｄ変換入力最大値Ｖm
より大きいため、Ａ／Ｄ変換入力ＶiaはＶm で保持され
る。増幅回路１０ｂでは、出力信号Ｖobが０〜Ｖm の間
で変化し、そのままＡ／Ｄ変換入力Ｖibとなってチャン
ネル２に入力される。したがって、入力信号Ｖi が０〜
１／２Ｖm の範囲の場合は第１のＡ／Ｄ変換器により入
力信号Ｖi に比例した値が得られ、また、入力信号Ｖi
が１／２Ｖm〜Ｖm の範囲の場合は第２のＡ／Ｄ変換器
により入力信号Ｖi に比例した値が得られる。その結
果、第１と第２のＡ／Ｄ変換器の出力値を足し合わせる
ことにより、入力信号Ｖi のＡ／Ｄ変換結果が得られ
る。When the input signal Vi is in the range of 0 to 1/2 Vm, in the amplifier circuit 10a, the output signal Voa changes within the range of 0 to Vm, and the A / D conversion input Via is A / D as it is.
It is input to the D converter. In the amplifier circuit 10b, since the output signal Vob has a value of 0 [V] or less, the limit circuit 12
The input signal Vib to the A / D converter is held at 0 by b. When the input signal Vi is in the range of 1/2 Vm to Vm, the output signal Voa is Vm to 2V in the amplifier circuit 10a.
varies between m. This is the maximum A / D conversion input value Vm
Since it is larger, the A / D conversion input Via is held at Vm. In the amplifier circuit 10b, the output signal Vob changes between 0 and Vm, and is directly input to the channel 2 as the A / D conversion input Vib. Therefore, the input signal Vi is 0 to
In the case of the range of 1/2 Vm, a value proportional to the input signal Vi is obtained by the first A / D converter, and the input signal Vi is
In the range of 1/2 Vm to Vm, a value proportional to the input signal Vi is obtained by the second A / D converter. As a result, by adding the output values of the first and second A / D converters, the A / D conversion result of the input signal Vi can be obtained.

【００３２】このように、入力信号Ｖi を２倍に増幅し
て、２個のＡ／Ｄ変換器を用いてＡ／Ｄ変換をおこな
い、それらの出力値を演算し、Ａ／Ｄ変換を行うことに
より、０〜Ｖm の値を９ビットに量子化することができ
る。つまり、Ａ／Ｄ変換領域を狭めることなく、量子化
ステップ、すなわち、解像度を細かくしてＡ／Ｄ変換す
ることができる。In this way, the input signal Vi is doubled, A / D converted using the two A / D converters, their output values are calculated, and A / D converted. As a result, the value of 0 to Vm can be quantized into 9 bits. That is, the quantization step, that is, the resolution can be made fine and A / D conversion can be performed without narrowing the A / D conversion region.

【００３３】第２実施例 本発明の第２実施例について図３〜図５を参照して説明
する。第２実施例のＡ／Ｄ変換回路は、第１実施例のＡ
／Ｄ変換回路において、各増幅回路およびＡ／Ｄ変換器
での変換領域を順次わずかにオーバーラップさせ、デー
タの飛び・抜けを防ぐ構成にしたＡ／Ｄ変換回路であ
る。図３は第２実施例のＡ／Ｄ変換回路の構成を示す回
路図である。Ａ／Ｄ変換回路２は、増幅回路１０ｂに印
加するオフセット電圧の値のみが第１実施例と異なり、
その他の各部の構成・動作は第１実施例と同一である。 Second Embodiment A second embodiment of the present invention will be described with reference to FIGS. The A / D conversion circuit of the second embodiment is the same as the A / D conversion circuit of the first embodiment.
In the / D conversion circuit, the conversion regions of the respective amplification circuits and the A / D converter are sequentially slightly overlapped to prevent data skipping and omission. FIG. 3 is a circuit diagram showing the configuration of the A / D conversion circuit of the second embodiment. The A / D conversion circuit 2 differs from the first embodiment only in the value of the offset voltage applied to the amplifier circuit 10b.
The configuration and operation of the other parts are the same as in the first embodiment.

【００３４】Ａ／Ｄ変換回路２で用いる、増幅回路１０
ｂにオフセット電圧を印加する定電圧源２１は、いわゆ
るボルテージホロワ回路である。その＋入力端子には、
入力信号の最大値Ｖm を抵抗Ｒ3 および抵抗Ｒ4 で分圧
した電圧が印加されており、その印加電圧がオペアンプ
Ａ2 より出力される。その出力電圧Ｖsbは数式７により
表される。Amplifier circuit 10 used in A / D conversion circuit 2
The constant voltage source 21 that applies the offset voltage to b is a so-called voltage follower circuit. At its + input terminal,
A voltage obtained by dividing the maximum value Vm of the input signal by the resistors R3 and R4 is applied, and the applied voltage is output from the operational amplifier A2. The output voltage Vsb is expressed by Equation 7.

【００３５】[0035]

【数７】 (Equation 7)

【００３６】また、数式７より、Ｖsb＜Ｖm である。第
２のＡ／Ｄ変換器に入力される信号のオフセット電圧
を、このような電圧Ｖsbに設定した時の、増幅回路１０
ａ，１０ｂ、および、各Ａ／Ｄ変換器の入出力電圧の関
係を表２に示す。From Equation 7, Vsb <Vm. The amplifier circuit 10 when the offset voltage of the signal input to the second A / D converter is set to such a voltage Vsb
Table 2 shows the relationship between a, 10b and the input / output voltage of each A / D converter.

【００３７】[0037]

【表２】 [Table 2]

【００３８】表２に下線で示すように、第１のＡ／Ｄ変
換器においては、第１実施例同様に、入力信号Ｖi が０
〜１／２Ｖm の範囲の場合に、Ａ／Ｄ変換入力Ｖiaが０
〜Ｖm の範囲内の値をとり、そのままＡ／Ｄ変換器に入
力される。第２のＡ／Ｄ変換器においては、オフセット
電圧が低くなったために、入力信号Ｖi が１／２Ｖsb〜
１／２Ｖsb＋１／２Ｖm の範囲の場合に、Ａ／Ｄ変換入
力Ｖibが０からＶm の範囲内の値をとり、そのままＡ／
Ｄ変換器に入力される。したがって、Ａ／Ｄ変換回路２
では、入力信号Ｖi が１／２Ｖsb〔Ｖ〕〜１／２Ｖm
〔Ｖ〕の範囲の場合には、第１および第２のＡ／Ｄ変換
器の両方に、入力信号Ｖi に比例した値が入力される。As shown by the underline in Table 2, in the first A / D converter, the input signal Vi is 0 as in the first embodiment.
A / D conversion input Via is 0 in the range of up to 1/2 Vm
It takes a value within the range of to Vm and is input to the A / D converter as it is. In the second A / D converter, since the offset voltage becomes low, the input signal Vi becomes 1/2 Vsb
In the case of 1 / 2Vsb + 1 / 2Vm, the A / D conversion input Vib takes a value within the range of 0 to Vm, and A / D
It is input to the D converter. Therefore, the A / D conversion circuit 2
Then, when the input signal Vi is 1/2 Vsb [V] to 1/2 Vm
In the case of the range [V], a value proportional to the input signal Vi is input to both the first and second A / D converters.

【００３９】このように、第１のＡ／Ｄ変換器と第２の
Ａ／Ｄ変換器の変換範囲が一部重複している場合の、ワ
ンチップマイコン９０内の演算部で行う演算方法を図４
を参照して説明する。図４は、その演算を説明するフロ
ーチャートである。まず、第１のＡ／Ｄ変換器の出力値
Ｑ１を読み込む（ステップ４）。次に、第２のＡ／Ｄ変
換器の出力値Ｑ２を読み込む（ステップ５）。そして、
第１のＡ／Ｄ変換器の出力値Ｑ１が最大値かどうか、つ
まり、Ｑ１＝ＦＦｈか否かを判定する。ＦＦｈでなけれ
ば、入力信号Ｖi は１／２Ｖm 以下なので、第１のＡ／
Ｄ変換器の出力値Ｑ１が、入力信号Ｖi のＡ／Ｄ変換結
果Ｑとなる（ステップ７）。また、第１のＡ／Ｄ変換器
の出力値Ｑ１がＦＦｈであれば、入力信号Ｖi は１／２
Ｖm 以上ということなので、オーバーラップ値αを考慮
した数式８により、Ａ／Ｄ変換結果Ｑを求める。As described above, in the case where the conversion ranges of the first A / D converter and the second A / D converter partially overlap, a calculation method performed by the calculation unit in the one-chip microcomputer 90 will be described. Figure 4
This will be described with reference to FIG. FIG. 4 is a flowchart explaining the calculation. First, the output value Q1 of the first A / D converter is read (step 4). Next, the output value Q2 of the second A / D converter is read (step 5). And
It is determined whether the output value Q1 of the first A / D converter is the maximum value, that is, whether Q1 = FFh. If it is not FFh, the input signal Vi is 1/2 Vm or less, so the first A /
The output value Q1 of the D converter becomes the A / D conversion result Q of the input signal Vi (step 7). If the output value Q1 of the first A / D converter is FFh, the input signal Vi is 1/2
Since it is equal to or more than Vm, the A / D conversion result Q is obtained by the formula 8 in which the overlap value α is taken into consideration.

【００４０】[0040]

【数８】 (Equation 8)

【００４１】また、数式８においては、オーバーラップ
値αは、定電圧源２１の出力電圧や、各抵抗の値が正確
に分かっているものとして計算により求めたが、実際の
回路においては、様々な誤差が存在するので、このオー
バーラップ値αは実測して求めるのが望ましい。その実
測するための回路を図５に示す。図５は、第２実施例の
Ａ／Ｄ変換回路２の入力端子部分に設ける、オーバーラ
ップ値測定回路の回路図である。オーバーラップ値測定
回路４０は、入力端子２３、スイッチ２５、スイッチ２
６、抵抗Ｒ５，コンデンサＣ１、および、入力信号Ｖi
の最大値Ｖm を印加する定電圧源より構成される。この
オーバーラップ値測定回路４０を用いて、オーバーラッ
プ値αを測定する方法について説明する。In Equation 8, the overlap value α is calculated by assuming that the output voltage of the constant voltage source 21 and the value of each resistor are accurately known. However, in an actual circuit, various values are obtained. Since there is such an error, it is desirable to actually measure and obtain this overlap value α. A circuit for actual measurement is shown in FIG. FIG. 5 is a circuit diagram of an overlap value measuring circuit provided in the input terminal portion of the A / D conversion circuit 2 of the second embodiment. The overlap value measuring circuit 40 includes an input terminal 23, a switch 25, and a switch 2.
6, resistor R5, capacitor C1, and input signal Vi
Of a constant voltage source for applying a maximum value Vm of A method of measuring the overlap value α using the overlap value measuring circuit 40 will be described.

【００４２】オーバーラップ値を測定する場合には、ス
イッチ２５およびスイッチ２６を２に切り換える。その
結果、Ａ／Ｄ変換回路２には、０Ｖから最大値Ｖm まで
緩やかに立ち上がる信号が入力される。前記切換と同時
に、ワンチップマイコン９０の演算部において、第２の
Ａ／Ｄ変換器の出力値Ｑ２を繰り返し読み取る（ステッ
プ９）。これを、第２のＡ／Ｄ変換器の出力値Ｑ２が０
以外の値になるまで繰り返す（ステップ１０）。その出
力値Ｑ２が０でなくなったら、第１のＡ／Ｄ変換器の出
力値Ｑ１を読み取る（ステップ１１）。そして、それら
読み取り結果Ｑ１，Ｑ２より、数式９により、オーバー
ラップ値αを算出する（ステップ１２）。When measuring the overlap value, the switches 25 and 26 are switched to 2. As a result, the A / D conversion circuit 2 receives a signal that gently rises from 0V to the maximum value Vm. Simultaneously with the switching, the output value Q2 of the second A / D converter is repeatedly read by the arithmetic unit of the one-chip microcomputer 90 (step 9). The output value Q2 of the second A / D converter is 0
Repeat until a value other than (step 10). When the output value Q2 is not 0, the output value Q1 of the first A / D converter is read (step 11). Then, the overlap value α is calculated from the reading results Q1 and Q2 by the mathematical expression 9 (step 12).

【００４３】[0043]

【数９】 [Equation 9]

【００４４】以上のように、第２実施例のＡ／Ｄ変換回
路２によれば、複数のＡ／Ｄ変換器の有効範囲の境界
で、データが抜けたり、飛んだりすることのないＡ／Ｄ
変換回路が構成可能となる。また、Ａ／Ｄ変換回路の初
期化時に、オーバーラップ値αを測定しておくことによ
り、より正確にＡ／Ｄ変換が可能となる。As described above, according to the A / D conversion circuit 2 of the second embodiment, A / D that does not drop or skip data at the boundary of the effective range of a plurality of A / D converters. D
The conversion circuit can be configured. Further, the A / D conversion can be performed more accurately by measuring the overlap value α at the time of initialization of the A / D conversion circuit.

【００４５】第３実施例 本発明の第３実施例について図７を参照して説明する。
第１実施例、第２実施例においては、２個のＡ／Ｄ変換
器と、２倍の増幅率をもつ増幅・オフセット回路を用い
て、２倍の解像度のＡ／Ｄ変換回路を構成することにつ
いて説明した。しかし、本発明はこの条件に限られるも
のではなく、任意の解像度のＡ／Ｄ変換回路に適用可能
である。第３実施例として、第１実施例と同様の構成
で、増幅回路およびＡ／Ｄ変換器をＮ個用いて、解像度
をＮ倍にしたＡ／Ｄ変換回路について説明する。 Third Embodiment A third embodiment of the present invention will be described with reference to FIG.
In the first and second embodiments, an A / D conversion circuit having a double resolution is constructed by using two A / D converters and an amplification / offset circuit having a double amplification factor. I explained that. However, the present invention is not limited to this condition and can be applied to an A / D conversion circuit of any resolution. As a third embodiment, an A / D conversion circuit having the same configuration as that of the first embodiment and using N amplifier circuits and A / D converters and having N times the resolution will be described.

【００４６】図７は、第３実施例のＡ／Ｄ変換回路の構
成を示す回路図である。Ａ／Ｄ変換回路３は、入力端子
３３、ローパスフィルタ３４、Ｎ個の増幅回路３０ａ〜
３０ｄ、Ｎ個の定電圧源３１ａ〜３１ｄ、Ｎ個のリミッ
ト回路３２ａ〜３２ｄ、および、ワンチップマイコン９
１より構成される。ワンチップマイコン９１は、Ｎ個の
Ａ／Ｄ変換器および演算部を有する。Ｎ個のＡ／Ｄ変換
器はチャンネル１〜Ｎに入力されたアナログ信号に対し
て、各々独立に処理を行いデジタル信号を得るＡ／Ｄ変
換器である。前記Ｎ個の増幅回路３０ａ〜３０ｄ、およ
び、Ｎ個の定電圧源３１ａ〜３１ｄは、各々組合わされ
てＮ個の増幅・オフセット回路を構成している。その、
各増幅・オフセット回路の出力値Ｖon（ｎ＝１〜Ｎ）
は、Ｎ個のリミット回路３２ａ〜３２ｄに入力され、所
定範囲内の信号Ｖinに変換され、前記Ｎ個の入力チャン
ネル１〜Ｎに各々入力される。FIG. 7 is a circuit diagram showing the structure of the A / D conversion circuit of the third embodiment. The A / D conversion circuit 3 includes an input terminal 33, a low-pass filter 34, and N amplifier circuits 30a to 30a.
30d, N constant voltage sources 31a to 31d, N limit circuits 32a to 32d, and one-chip microcomputer 9
1 The one-chip microcomputer 91 has N A / D converters and an arithmetic unit. The N A / D converters are A / D converters that independently process the analog signals input to the channels 1 to N to obtain digital signals. The N amplifier circuits 30a to 30d and the N constant voltage sources 31a to 31d are combined to form N amplifier / offset circuits. That,
Output value Von (n = 1 to N) of each amplification / offset circuit
Is input to N limit circuits 32a to 32d, converted into a signal Vin within a predetermined range, and input to the N input channels 1 to N, respectively.

【００４７】増幅回路３０ａ〜３０ｄの、その増幅率Ｇ
を決定する抵抗Ｒ６，Ｒ７は、増幅率Ｇ＝Ｎとなるよう
に、数式１０を満足する抵抗値の抵抗が用いられてい
る。The amplification factor G of the amplifier circuits 30a to 30d
As the resistors R6 and R7 that determine the value, resistors having a resistance value that satisfies Expression 10 are used so that the amplification factor G = N.

【００４８】[0048]

【数１０】 (Equation 10)

【００４９】また、定電圧源３１ａ〜３１ｄの出力電圧
は、各々数式１１に表されている値に設定されている。Further, the output voltages of the constant voltage sources 31a to 31d are set to the values expressed by the equation 11, respectively.

【００５０】[0050]

【数１１】 [Equation 11]

【００５１】その他、各部の構成は第１実施例と同じで
ある。このＡ／Ｄ変換回路３の、入力チャンネル、入力
信号Ｖi 、定電圧源の出力Ｖsn、オペアンプ出力Ｖon、
および、Ａ／Ｄ変換入力Ｖinの状態を表３に示す。Other than that, the structure of each part is the same as that of the first embodiment. The input channel of the A / D conversion circuit 3, the input signal Vi, the output Vsn of the constant voltage source, the operational amplifier output Von,
Table 3 shows the state of the A / D conversion input Vin.

【００５２】[0052]

【表３】 [Table 3]

【００５３】表３に示すように、ｎ番目の入力チャンネ
ルについては、入力信号Ｖi の (n-1)/N×Ｖm 〜 n/N×
Ｖm の間の変化を、Ｎ倍に増幅し、０〜Ｖm の振幅のＡ
／Ｄ変換入力に変換している。また、その範囲以下の場
合は０、 n/N×Ｖm 以上の場合はＶm に保持される。し
たがって、ｎチャンネル全てのＡ／Ｄ変換出力を足し合
わせることにより、Ａ／Ｄ変換結果が得られる。このよ
うに、Ｎ個のＡ／Ｄ変換器を用いれば、入力信号Ｖi を
Ｎ倍にして、Ａ／Ｄ変換範囲を狭めることなく、解像度
をＮ倍にしたＡ／Ｄ変換回路が実現できる。As shown in Table 3, for the nth input channel, (n-1) / N × Vm to n / N × of the input signal Vi.
The change between Vm is amplified N times and the amplitude of A from 0 to Vm is A.
Converted to / D conversion input. Further, when it is less than the range, 0 is held, and when it is more than n / N × Vm, it is held at Vm. Therefore, the A / D conversion result is obtained by adding the A / D conversion outputs of all n channels. Thus, by using N A / D converters, it is possible to realize an A / D conversion circuit having N times the resolution of the input signal Vi without narrowing the A / D conversion range.

【００５４】なお、本発明は、第１〜第３実施例に限定
されるものではなく、種々の改変が可能である。たとえ
ば、第１〜第３実施例は全て、Ａ／Ｄ変換器内蔵ワンチ
ップマイコンを用いて本発明のＡ／Ｄ変換回路を実現し
た場合であった。しかし、本発明はこのマイコンを用い
た例に限られるものではない。たとえば、他の特定用途
向けのＡ／Ｄ変換器内蔵のＩＣであってもよい。また、
Ａ／Ｄ変換専用ＩＣ、あるいはＡ／Ｄ変換回路を用いて
実現し、その複数のＡ／Ｄ変換回路の出力を演算手段に
入力して最終結果のデジタル信号を得るような構成であ
っても何ら差し支えない。前記演算手段としては、通常
の汎用プロセッサや演算部を備える各種ＩＣ、また、パ
ーソナルコンピュータなどのようなプログラムにより演
算を行う手段であってもよい。The present invention is not limited to the first to third embodiments, and various modifications can be made. For example, in all of the first to third embodiments, the A / D conversion circuit of the present invention is realized by using a one-chip microcomputer with a built-in A / D converter. However, the present invention is not limited to the example using this microcomputer. For example, it may be an IC with a built-in A / D converter for other specific purposes. Also,
Even if it is realized by using an A / D conversion dedicated IC or A / D conversion circuits, and outputs of the plurality of A / D conversion circuits are input to the arithmetic means to obtain a digital signal of a final result. No problem. The computing means may be various ICs including a general-purpose processor or a computing unit, or a means for computing by a program such as a personal computer.

【００５５】また、第１〜第３実施例においては、入力
信号をローパスフィルタを通過させているが、入力信号
の性質に応じて、フィルタを使用しなくても、また、他
の任意の特性を有するフィルタを用いてよい。さらに、
変化の著しい入力信号のＡ／Ｄ変換を行う場合などに
は、サンプル・ホールド手段を設けてもよい。Further, in the first to third embodiments, the input signal is passed through the low pass filter. However, depending on the nature of the input signal, it is possible to use the filter without using any other characteristic. A filter having a may be used. further,
A sample and hold means may be provided when A / D conversion is performed on an input signal that changes significantly.

【００５６】[0056]

【発明の効果】本発明のＡ／Ｄ変換回路によれば、入力
信号をＮ個の増幅器を用いてＮ倍に増幅し、これら増幅
された信号をＮ個のＡ／Ｄ変換器を用いてＡ／Ｄ変換を
行い、そのＡ／Ｄ変換結果を演算して最終的なデジタル
出力信号を得ているので、予め定められている前記Ｎ個
のＡ／Ｄ変換器のそれぞれの量子化ステップより細かい
量子化ステップのＡ／Ｄ変換結果が得られる。すなわ
ち、本発明によれば、分解能の低いＡ／Ｄ変換器を複数
用いて、より高い分解能のＡ／Ｄ変換回路が提供でき
る。According to the A / D conversion circuit of the present invention, an input signal is amplified N times using N amplifiers, and these amplified signals are amplified using N A / D converters. Since the A / D conversion is performed and the final A / D conversion result is calculated to obtain the final digital output signal, the predetermined quantization step of each of the N A / D converters is performed. The A / D conversion result of the fine quantization step is obtained. That is, according to the present invention, it is possible to provide an A / D conversion circuit with higher resolution by using a plurality of A / D converters with low resolution.

【００５７】また、本発明によれば、隣接する増幅回路
で増幅された信号が、Ｎ個のＡ／Ｄ変換器の１量子化ス
テップ以上重複するように増幅時のオフセット値を規定
しているので、Ｎ個のＡ／Ｄ変換器の有効範囲の境界部
分でのデータの抜けや飛びを防ぎ、連続性を保ってＡ／
Ｄ変換することができる。Further, according to the present invention, the offset value at the time of amplification is defined so that the signals amplified by the adjacent amplifier circuits overlap by one quantization step or more of the N A / D converters. Therefore, data loss and skipping at the boundary of the effective range of the N A / D converters are prevented, and continuity is maintained with A / D.
D conversion is possible.

【００５８】さらに、本発明によれば、Ｎ個のＡ／Ｄ変
換器に入力される信号を所定最大値と所定最小値の間に
制限しているので、それぞれのＡ／Ｄ変換器に過大な信
号が直接印加されるのを防ぐことができる。Further, according to the present invention, since the signals input to the N A / D converters are limited between the predetermined maximum value and the predetermined minimum value, the respective A / D converters are excessively large. It is possible to prevent such a signal from being directly applied.

【００５９】さらに、本発明によれば、Ｎ個のＡ／Ｄ変
換器と演算回路とを１つのＩＣチップに一体化している
ので、Ａ／Ｄ変換回路を小型にすることができる。さら
に、標準的な構成部はＩＣチップに搭載し、条件を決定
する部分は外部に設けてあるので、任意の増幅率のＡ／
Ｄ変換回路が提供でき、本発明を種々の用途に適用でき
る。Further, according to the present invention, since the N A / D converters and the arithmetic circuit are integrated in one IC chip, the A / D conversion circuit can be made compact. Furthermore, since the standard component is mounted on the IC chip and the part that determines the conditions is provided outside, A /
A D conversion circuit can be provided, and the present invention can be applied to various uses.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１実施例のアナログ／デジタル変換
回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an analog / digital conversion circuit according to a first embodiment of the present invention.

【図２】図１に示したアナログ／デジタル変換回路の演
算部の処理を説明するフローチャートである。FIG. 2 is a flowchart illustrating processing of a calculation unit of the analog / digital conversion circuit shown in FIG.

【図３】本発明の第２実施例のアナログ／デジタル変換
回路の構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of an analog / digital conversion circuit according to a second embodiment of the present invention.

【図４】図３に示したアナログ／デジタル変換回路の演
算部の処理を説明するフローチャートである。FIG. 4 is a flowchart illustrating a process of a calculation unit of the analog / digital conversion circuit illustrated in FIG.

【図５】図３に示したアナログ／デジタル変換回路のオ
ーバーラップ値測定回路の構成を示す回路図である。5 is a circuit diagram showing a configuration of an overlap value measuring circuit of the analog / digital conversion circuit shown in FIG.

【図６】図５に示したオーバーラップ値測定回路を用い
てオーバーラップ値を求める方法を示すフローチャート
である。6 is a flowchart showing a method for obtaining an overlap value using the overlap value measuring circuit shown in FIG.

【図７】本発明の第３実施例のアナログ／デジタル変換
回路の構成を示す回路図である。FIG. 7 is a circuit diagram showing a configuration of an analog / digital conversion circuit according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１，２，３…Ａ／Ｄ変換回路 １０ａ〜１０ａ，３０ａ〜３０ｄ…増幅回路 １１ａ〜１１ｂ，２１，３１ａ〜３１ｄ…定電圧源 １４，３４…ローパスフィルタ ２５，２６…スイッチ ４０…オーバーラップ値測定回路 ９０，９１…ワンチップマイコン 1, 2, 3 ... A / D conversion circuit 10a-10a, 30a-30d ... Amplification circuit 11a-11b, 21, 31a-31d ... Constant voltage source 14, 34 ... Low-pass filter 25, 26 ... Switch 40 ... Overlap value Measuring circuit 90, 91 ... One-chip microcomputer

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】それぞれ所定の増幅率で入力アナログ信号
を増幅し、該増幅されたアナログ信号をそれぞれ所定の
オフセット値でオフセットするＮ個の増幅回路と、 前記Ｎ個の増幅回路により増幅しオフセットされたアナ
ログ信号を、各々独立して中間デジタル変換信号に変換
するＮ個のアナログ／デジタル変換器と、 前記Ｎ個のアナログ／デジタル変換器により変換された
Ｎ個の中間デジタル変換信号を演算して、前記入力アナ
ログ信号に対応するデジタル変換信号を算出する演算回
路とを有し、 前記増幅率は、前記入力アナログ信号をＮ倍に増幅する
値であり、 前記オフセット値はそれぞれ、それぞれの増幅回路で増
幅されたアナログ信号の連続性を保ちつつ、入力アナロ
グ信号の変化範囲を実質的に１／Ｎずつ、順次オフセッ
トさせる値に設定されているアナログ／デジタル変換回
路。1. N amplifier circuits for respectively amplifying an input analog signal with a predetermined amplification factor and offsetting the amplified analog signals with respective predetermined offset values, and an offset obtained by amplifying by the N amplifier circuits. The N analog / digital converters for individually converting the converted analog signals into intermediate digital conversion signals, and the N intermediate digital conversion signals converted by the N analog / digital converters. And an arithmetic circuit that calculates a digital conversion signal corresponding to the input analog signal, the amplification factor is a value that amplifies the input analog signal by N times, and the offset values are respectively amplified. While maintaining the continuity of the analog signal amplified by the circuit, the variation range of the input analog signal is sequentially offset by 1 / N. The analog / digital conversion circuit set to the value. 【請求項２】前記オフセット値は、隣接する増幅回路で
増幅された信号が、前記アナログ／デジタル変換器の少
なくとも１量子化ステップ以上重複するように規定さ
れ、 前記演算回路は、前記アナログ／デジタル変換器で変換
された中間デジタル変換信号を加算し、前記重複に相当
する値を減じて、前記デジタル変換信号を算出する請求
項１記載のアナログ／デジタル変換回路。2. The offset value is defined such that signals amplified by adjacent amplifier circuits overlap by at least one quantization step of the analog / digital converter, and the arithmetic circuit is configured to operate the analog / digital converter. 2. The analog / digital conversion circuit according to claim 1, wherein the intermediate digital conversion signals converted by the converter are added, and the value corresponding to the overlap is subtracted to calculate the digital conversion signal. 【請求項３】前記増幅回路により増幅しオフセットされ
たアナログ信号が、予め定めた所定最大値より大きい場
合は当該所定最大値に変換し、予め定めた所定最小値よ
り小さい場合は当該所定最小値に変換するリミット回路
をさらに有する請求項１または２記載のアナログ／デジ
タル変換回路。3. The analog signal amplified and offset by the amplifier circuit is converted to a predetermined maximum value when the analog signal is larger than a predetermined maximum value, and the predetermined minimum value is smaller than a predetermined minimum value. 3. The analog / digital conversion circuit according to claim 1, further comprising a limit circuit for converting into an analog / digital converter. 【請求項４】前記Ｎ個のアナログ／デジタル変換器各々
は同じ分解能を有し、それらのアナログ／デジタル変換
器と前記演算回路とが、１つのＩＣチップに一体化され
ている請求項１〜３いずれか記載のアナログ／デジタル
変換回路。4. The N analog / digital converters each have the same resolution, and the analog / digital converters and the arithmetic circuit are integrated into one IC chip. 3. An analog / digital conversion circuit according to any one of 3 above.