JP2001136036A - Sampling device - Google Patents
Sampling deviceInfo
- Publication number
- JP2001136036A JP2001136036A JP31865099A JP31865099A JP2001136036A JP 2001136036 A JP2001136036 A JP 2001136036A JP 31865099 A JP31865099 A JP 31865099A JP 31865099 A JP31865099 A JP 31865099A JP 2001136036 A JP2001136036 A JP 2001136036A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- gain control
- input
- control amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、アナログ信号をデ
ジタル変換するサンプリング装置に関する。The present invention relates to a sampling device for converting an analog signal into a digital signal.
【０００２】[0002]
【従来の技術】無線通信、特に、ディジタル無線通信シ
ステムとしては、ディジタル信号を処理するベースバン
ド回路と、アナログ信号を処理するＲＦ回路とを有して
構成されている。2. Description of the Related Art A wireless communication system, particularly a digital wireless communication system, includes a baseband circuit for processing digital signals and an RF circuit for processing analog signals.
【０００３】一般的に、送信回路では、ベースバンド回
路とＲＦ回路とのインターフェース回路としては、デジ
タル−アナログ変換回路（Ｄ／Ａコンバータ）が用いら
れ、受信回路では、ベースバンド回路とＲＦ回路とのイ
ンターフェース回路としては、アナログ−デジタル変換
回路が用いられている。Generally, a digital-to-analog converter (D / A converter) is used as an interface circuit between a baseband circuit and an RF circuit in a transmission circuit, and a baseband circuit, an RF circuit, and a reception circuit are used in a reception circuit. An analog-to-digital conversion circuit is used as the interface circuit.
【０００４】ここで、受信回路でのアナログ−デジタル
変換回路は、アナログ信号をデジタル変換（サンプリン
グ）するとき、分解能が低いと、いわゆる量子化雑音が
発生し伝送した信号の質を悪化させるといった問題があ
る。Here, the analog-to-digital conversion circuit in the receiving circuit has a problem that when the analog signal is converted into a digital signal (sampling), if the resolution is low, so-called quantization noise is generated to deteriorate the quality of the transmitted signal. There is.
【０００５】しかしながら、現実問題として、通信シス
テムのデータ伝送速度に対応できるようなアナログ−デ
ジタル変換回路では、分解能が８ｂｉｔから１４ｂｉｔ
程度であり、量子化雑音を抑制するには、アナログ−デ
ジタル変換回路に入力する信号の電力を適正レベルに調
節する必要がある。However, as a practical problem, an analog-to-digital converter that can handle the data transmission speed of a communication system has a resolution of 8 to 14 bits.
In order to suppress the quantization noise, it is necessary to adjust the power of the signal input to the analog-digital conversion circuit to an appropriate level.
【０００６】このように、信号の電力を適正レベルに調
節する回路としては、例えば、ゲインコントロールアン
プ、電力検出器、及びローパスフィルタを組み合わせて
フィードバック回路を構成する、いわゆる自動利得調節
回路（Ａｕｔｏ ＧａｉｎＣｏｎｔｒｏｌ：ＡＧＣ）が
知られている。As described above, as a circuit for adjusting the power of a signal to an appropriate level, for example, a so-called automatic gain adjustment circuit (Auto Gain Control) in which a feedback circuit is configured by combining a gain control amplifier, a power detector, and a low-pass filter. : AGC) is known.
【０００７】しかして、自動利得調節回路とアナログ−
デジタル変換回路とによりサンプリング装置を構成し、
アナログ−デジタル変換回路によって、自動利得調節回
路から出力された出力信号のデジタル信号（サンプリン
グデータ）を得るようにしている。However, an automatic gain control circuit and an analog
A sampling device is constituted by the digital conversion circuit,
A digital signal (sampling data) of the output signal output from the automatic gain adjustment circuit is obtained by the analog-digital conversion circuit.
【０００８】ここで、自動利得調節回路では、電力検出
器は、ゲインコントロールアンプから出力される電力を
モニタ（監視）し、モニタした結果をローパスフィルタ
を通してゲインコントロールアンプのゲイン調節端子に
出力する。そして、ローパスフィルタの通過帯域を調節
することで、利得調整の応答速度を変えることができる
ようになっている。Here, in the automatic gain control circuit, the power detector monitors (monitors) the power output from the gain control amplifier, and outputs the monitored result to the gain control terminal of the gain control amplifier through a low-pass filter. The response speed of gain adjustment can be changed by adjusting the pass band of the low-pass filter.
【０００９】しかして、近年開発が進められている、無
線を用いた高速のデータ通信システムでは、既存のコン
ピュータネットワークシステムとの融合を図るため、デ
ータがパケットと呼ばれる小さな単位によって、伝送さ
れることが多い。しかし、無線通信では、有線通信に比
べて、伝送路の損失が一定でなく、送受信器相互の距離
に応じて信号強度が大きく変動するといった問題があ
る。However, in a high-speed wireless data communication system which has been developed in recent years, data is transmitted in small units called packets in order to integrate with an existing computer network system. There are many. However, in wireless communication, there is a problem that the loss of the transmission path is not constant as compared with wired communication, and the signal strength varies greatly depending on the distance between the transmitter and the receiver.
【００１０】これに対して、信号強度の変動を補正する
ために、図２４に示すように、データパケットに先立ち
プリアンブルと呼ばれる既知の情報を伝達し、データパ
ケットと合わせてフレームを構成し、受信器が、プリア
ンブルを迅速に検知し、このプリアンブルを用いて、電
力の補正、伝送周波数、若しくはタイミングの同期を取
るようにしている。On the other hand, as shown in FIG. 24, known information called a preamble is transmitted prior to a data packet, a frame is formed together with the data packet, and a frame is received. The detector quickly detects the preamble and uses the preamble to correct power, synchronize transmission frequency or timing.
【００１１】[0011]
【発明が解決しようとする課題】ところで、上述したサ
ンプリング装置においては、自動利得調節回路は、受信
信号を検知した瞬間では最大利得で受信信号を処理する
ため、当該検知後からフィードバック制御の効果が現れ
るまでの間は、自動利得調節回路から過大な電力が出力
される。By the way, in the above-mentioned sampling device, the automatic gain adjustment circuit processes the received signal with the maximum gain at the moment when the received signal is detected. Until it appears, excessive power is output from the automatic gain adjustment circuit.
【００１２】従って、自動利得調節回路から出力された
電力が、アナログ−デジタル変換回路におけるサンプリ
ング可能上限電力を超えたとき、アナログ−デジタル変
換回路が正確にデジタル変換することができない。この
ため、正確なデジタル信号が得られず、アナログ−デジ
タル変換回路以降の電子回路、例えば、ベースバンド回
路への悪影響を与えるいった問題がある。Therefore, when the power output from the automatic gain control circuit exceeds the upper limit power that can be sampled in the analog-to-digital conversion circuit, the analog-to-digital conversion circuit cannot perform accurate digital conversion. For this reason, there is a problem that an accurate digital signal cannot be obtained and adversely affects an electronic circuit subsequent to the analog-digital conversion circuit, for example, a baseband circuit.
【００１３】本発明は、上記点に鑑み、アナログ−デジ
タル変換回路以降の電子回路への悪影響を抑えるように
したサンプリング装置を提供することを目的とする。The present invention has been made in view of the above circumstances, and has as its object to provide a sampling device that suppresses adverse effects on electronic circuits subsequent to an analog-digital conversion circuit.
【００１４】[0014]
【課題を解決するための手段】本発明は、上記目的を達
成するために、請求項１に記載の発明では、出力信号の
電力を一定に保つように利得が制御されるゲインコント
ロールアンプ（１０）と、ゲインコントロールアンプか
ら出力された出力信号に応じて、デジタル信号を出力す
る第１のアナログ−デジタル変換回路（４０）と、ゲイ
ンコントロールアンプから出力された出力信号を出力検
出回路（２０）と、出力検出回路から出力された出力信
号に応じて、第１のアナログ−デジタル変換回路への入
力信号の電力を予測する電力予測手段（１１０）と、電
力予測手段によって予測された電力が、第１のアナログ
−デジタル変換回路におけるサンプリング可能な上限電
力以下であるか否かを判定する電力判定手段（１２０）
と、電力判定手段によって、予測された電力が第１のア
ナログ−デジタル変換回路におけるサンプリング可能な
上限電力以下であると判定されたとき、第１のアナログ
−デジタル変換回路から出力されたデジタル信号の収集
を開始する信号収集手段（１４０）とを備えることを特
徴とする。In order to achieve the above object, according to the present invention, a gain control amplifier (10) whose gain is controlled so as to keep the power of an output signal constant. ), A first analog-to-digital conversion circuit (40) for outputting a digital signal according to the output signal output from the gain control amplifier, and an output detection circuit (20) for outputting the output signal from the gain control amplifier. And a power prediction unit (110) for predicting the power of the input signal to the first analog-digital conversion circuit according to the output signal output from the output detection circuit; and the power predicted by the power prediction unit is: Power determining means (120) for determining whether the power is equal to or lower than an upper limit power at which sampling can be performed in the first analog-digital conversion circuit;
And when the power determining means determines that the predicted power is equal to or less than the upper limit power that can be sampled in the first analog-digital conversion circuit, the digital signal output from the first analog-digital conversion circuit Signal acquisition means (140) for starting acquisition.
【００１５】これにより、信号収集手段によって、第１
のアナログ−デジタル変換回路が正しくサンプリングで
きた時間領域の信号だけを取り出すことが可能となる。
この結果、第１のアナログ−デジタル変換回路における
サンプリング可能な上限電力を越える電力が第１のアナ
ログ−デジタル変換回路に入力されたときに発生しうる
現象、例えば、第１のアナログ−デジタル変換回路から
出力されたデジタル信号が上限の値に飽和してしまう現
象などを回避できる。このため、第１のアナログ−デジ
タル変換回路以降の信号処理手段、例えば、ベースバン
ド回路が信号処理時に不適切なデジタル信号（サンプリ
ングデータ）を用いて電力の補正などを行うことを防止
することができる。Thus, the first signal is collected by the signal collecting means.
Can extract only the signal in the time domain in which the analog-to-digital conversion circuit can sample correctly.
As a result, a phenomenon that can occur when power exceeding the upper limit power that can be sampled in the first analog-digital conversion circuit is input to the first analog-digital conversion circuit, for example, the first analog-digital conversion circuit It is possible to avoid a phenomenon such as that the digital signal output from is saturated to the upper limit value. For this reason, it is possible to prevent the signal processing means after the first analog-digital conversion circuit, for example, the baseband circuit from performing power correction or the like using an inappropriate digital signal (sampling data) at the time of signal processing. it can.
【００１６】請求項２に記載の発明では、ゲインコント
ロールアンプの利得は、出力検出回路から出力された出
力信号に応じて制御されるので、ゲインコントロールア
ンプの利得を精度良く制御することができる。According to the second aspect of the present invention, since the gain of the gain control amplifier is controlled in accordance with the output signal output from the output detection circuit, the gain of the gain control amplifier can be controlled with high accuracy.
【００１７】ここで、ゲインコントロールアンプの利得
の制御にあたり、出力検出回路から出力された出力信号
を利用しているので、ゲインコントロールアンプから出
力された出力信号の電力を検出するための検出回路を新
に設ける必要がない。Here, in controlling the gain of the gain control amplifier, the output signal output from the output detection circuit is used. Therefore, a detection circuit for detecting the power of the output signal output from the gain control amplifier is provided. There is no need to provide a new one.
【００１８】請求項３に記載の発明では、出力検出回路
から出力された出力信号をデジタル信号に変換する第２
のアナログ−デジタル変換回路（５０）を備え、電力予
測手段は、第２のアナログ−デジタル変換回路から出力
されたデジタル信号に応じて、第１のアナログ−デジタ
ル変換回路への入力信号の電力を予測するので、電力予
測手段は、第１のアナログ−デジタル変換回路への入力
信号の電力を精度良く予測することができる。According to the third aspect of the present invention, the output signal outputted from the output detection circuit is converted into a digital signal.
Wherein the power predicting means converts the power of the input signal to the first analog-digital conversion circuit according to the digital signal output from the second analog-digital conversion circuit. Since the prediction is performed, the power prediction unit can accurately predict the power of the input signal to the first analog-digital conversion circuit.
【００１９】ここで、ディジタル通信システムの受信器
では、位相変調を用いることが多く、ベクトル変復調器
をもちいて変調／復調を行うことが一般的である。そこ
で、請求項４に記載の発明では、ゲインコントロールア
ンプから出力された出力信号をベクトル復調するベクト
ル復調回路（８０）を備え、第１のアナログ−デジタル
変換回路は、ベクトル復調回路から出力された復調信号
に基づいてデジタル信号を出力するようにしている。こ
の構成により、ディジタル通信システムの受信器で、よ
り一般的な構成において本発明を適用することができ
る。Here, in a receiver of a digital communication system, phase modulation is often used, and modulation / demodulation is generally performed using a vector modulator / demodulator. Therefore, the invention according to claim 4 includes a vector demodulation circuit (80) for performing vector demodulation on an output signal output from the gain control amplifier, and the first analog-digital conversion circuit outputs the signal from the vector demodulation circuit. A digital signal is output based on the demodulated signal. With this configuration, the present invention can be applied to a more general configuration in a receiver of a digital communication system.
【００２０】しかして、請求項４の発明では、電力予測
手段は、あらかじめ準備したベクトル復調回路の変換利
得データを参照して、第１のアナログ−デジタル変換回
路への入力信号の電力を予測するので、ベクトル復調回
路を採用したときであっても、第１のアナログ−デジタ
ル変換回路への入力信号の電力の予測を、精度良く行う
ことができる。According to the fourth aspect of the present invention, the power prediction means predicts the power of the input signal to the first analog-digital conversion circuit with reference to the conversion gain data of the vector demodulation circuit prepared in advance. Therefore, even when the vector demodulation circuit is employed, the power of the input signal to the first analog-digital conversion circuit can be accurately predicted.
【００２１】請求項５に記載の発明では、出力信号の電
力を一定に保つように利得が制御されるゲインコントロ
ールアンプ（１０）と、ゲインコントロールアンプから
出力された出力信号に応じて、デジタル信号を出力する
第１のアナログ−デジタル変換回路（４０）と、ゲイン
コントロールアンプへの入力信号を検出する入力検出器
（２０）と、入力検出器から出力された出力信号に応じ
て、ゲインコントロールアンプへの入力信号の入力が開
始されたか否かを判定する入力判定手段（１００）と、
入力検出器から出力された出力信号に応じて、ゲインコ
ントロールアンプに入力信号が入力されてからゲインコ
ントロールアンプからの出力信号が一定値に達するまで
の時間を予測する時間予測手段（１１０Ａ）と、入力判
定手段がゲインコントロールアンプへの入力信号の入力
が開始されたと判定してから時間予測手段が予測した時
間が経過したとき、第１のアナログ−デジタル変換回路
から出力されたデジタル信号の収集を開始する信号収集
手段（１４０）とを備えることを特徴とする。According to the fifth aspect of the present invention, the gain control amplifier (10) whose gain is controlled so as to keep the power of the output signal constant, and the digital signal according to the output signal output from the gain control amplifier A first analog-to-digital conversion circuit (40) for outputting a signal, an input detector (20) for detecting an input signal to the gain control amplifier, and a gain control amplifier according to the output signal output from the input detector. Input determination means (100) for determining whether or not input of an input signal to the input has been started;
Time estimating means (110A) for estimating a time from when the input signal is input to the gain control amplifier to when the output signal from the gain control amplifier reaches a certain value, according to the output signal output from the input detector; When the time predicted by the time prediction means has elapsed since the input determination means has determined that the input of the input signal to the gain control amplifier has started, collection of the digital signal output from the first analog-digital conversion circuit is performed. Starting signal collection means (140).
【００２２】これにより、ゲインコントロールアンプか
ら出力された出力信号のうち第１のアナログ−デジタル
変換回路におけるサンプリング可能な上限電力以下の信
号に対応するデジタル信号だけを得ることができるの
で、請求項１に記載の発明の効果を得ることができる。According to this, only the digital signal corresponding to the signal whose power is equal to or less than the upper limit power that can be sampled in the first analog-digital conversion circuit can be obtained from the output signals output from the gain control amplifier. The effects of the invention described in (1) can be obtained.
【００２３】請求項６に記載の発明では、ゲインコント
ロールアンプの利得は、入力検出器から出力された出力
信号に応じて制御されるようにしてもよい。According to the sixth aspect of the present invention, the gain of the gain control amplifier may be controlled in accordance with the output signal output from the input detector.
【００２４】請求項７に記載の発明では、入力検出器か
ら出力された出力信号をデジタル信号に変換する第２の
アナログ−デジタル変換回路（５０）を備え、時間予測
手段は、第２のアナログ−デジタル変換回路から出力さ
れたデジタル信号に応じて、ゲインコントロールアンプ
への入力信号が入力されてから出力信号が一定値に達す
るまでの時間を予測することができる。According to the seventh aspect of the present invention, there is provided a second analog-to-digital conversion circuit (50) for converting an output signal output from the input detector into a digital signal. According to the digital signal output from the digital conversion circuit, it is possible to predict the time from when the input signal to the gain control amplifier is input to when the output signal reaches a certain value.
【００２５】ここで、請求項８に記載の発明では、時間
予測手段は、予め準備したゲインコントロールアンプの
伝達関数を参照して、ゲインコントロールアンプへの入
力信号が入力されてから出力信号が一定値に達するまで
の時間を予測するので、請求項７に記載の発明に比べ
て、時間予測手段による時間の予測を精度良く行くこと
ができる。Here, in the invention according to claim 8, the time estimating means refers to the transfer function of the gain control amplifier prepared in advance and makes the output signal constant after the input signal to the gain control amplifier is input. Since the time until the value is reached is predicted, the time prediction by the time prediction means can be performed more accurately than in the invention described in claim 7.
【００２６】請求項９に記載の発明では、ゲインコント
ロールアンプから出力された出力信号を検出する出力検
出器（７０）を備え、ゲインコントロールアンプの利得
は、出力検出器から出力された出力信号に応じて制御さ
れるようにしてもよい。According to the ninth aspect of the present invention, an output detector (70) for detecting an output signal output from the gain control amplifier is provided, and the gain of the gain control amplifier is determined by the output signal output from the output detector. It may be controlled accordingly.
【００２７】請求項１０に記載の発明では、出力信号の
電力を一定に保つように利得が制御されるゲインコント
ロールアンプ（１０）と、ゲインコントロールアンプか
ら出力された出力信号に応じて、デジタル信号を出力す
る第１のアナログ−デジタル変換回路（４０）と、ゲイ
ンコントロールアンプへの入力信号を検出する入力検出
器（２０）と、入力検出器から出力された出力信号に応
じて、ゲインコントロールアンプへの入力信号の入力が
開始されたか否かを判定する入力判定手段（１００）
と、入力判定手段がゲインコントロールアンプへの入力
信号の入力が開始されたと判定してから一定時間が経過
したとき、第１のアナログ−デジタル変換回路から出力
されたデジタル信号の収集を開始する信号収集手段（１
４０）とを備えることを特徴とする。According to the tenth aspect of the present invention, the gain control amplifier (10) whose gain is controlled so as to keep the power of the output signal constant, and the digital signal according to the output signal output from the gain control amplifier A first analog-to-digital conversion circuit (40) for outputting a signal, an input detector (20) for detecting an input signal to the gain control amplifier, and a gain control amplifier according to the output signal output from the input detector. Input determining means (100) for determining whether or not input of an input signal to the input has been started
And a signal for starting collection of digital signals output from the first analog-digital conversion circuit when a predetermined time has elapsed after the input determination means has determined that input of an input signal to the gain control amplifier has started. Collection means (1
40).
【００２８】これにより、ゲインコントロールアンプか
ら出力された出力信号のうち第１のアナログ−デジタル
変換回路におけるサンプリング可能な上限電力以下の信
号に対応するデジタル信号だけを得ることができるの
で、請求項１に記載の発明の効果を得ることができる。According to this, only the digital signal corresponding to the signal whose power is equal to or less than the upper limit electric power that can be sampled in the first analog-digital conversion circuit can be obtained from the output signals output from the gain control amplifier. The effects of the invention described in (1) can be obtained.
【００２９】請求項１１に記載の発明では、ゲインコン
トロールアンプの利得は、入力検出器から出力された出
力信号に応じて制御されるようにしてもよい。According to the eleventh aspect, the gain of the gain control amplifier may be controlled in accordance with the output signal output from the input detector.
【００３０】請求項１２に記載の発明においては、入力
検出器から出力された出力信号をデジタル信号に変換す
る第２のアナログ−デジタル変換回路（５０）を備え、
入力判定手段は、第２のアナログ−デジタル変換回路か
ら出力されたデジタル信号に応じて、ゲインコントロー
ルアンプへの入力信号の入力が開始されたか否かを判定
するようにしてもよい。According to the twelfth aspect of the present invention, there is provided a second analog-digital conversion circuit (50) for converting an output signal output from the input detector into a digital signal,
The input determination means may determine whether input of an input signal to the gain control amplifier has started based on a digital signal output from the second analog-digital conversion circuit.
【００３１】請求項１３に記載の発明では、第１のアナ
ログ−デジタル変換回路におけるサンプリング可能な上
限電力を越える電力が第１のアナログ−デジタル変換回
路に入力されることを防止する防止手段（９２、９４）
を備えることを特徴とする。According to the thirteenth aspect, the prevention means (92) for preventing power exceeding the upper limit power that can be sampled in the first analog-digital conversion circuit from being input to the first analog-digital conversion circuit. , 94)
It is characterized by having.
【００３２】これにより、サンプリング可能な上限電力
を越える電力が第１のアナログ−デジタル変換回路に入
力されることで生じる第１のアナログ−デジタル変換回
路の故障を未然に防止できる。Thus, it is possible to prevent a failure of the first analog-digital conversion circuit caused by inputting power exceeding the upper limit power that can be sampled to the first analog-digital conversion circuit.
【００３３】請求項１４に記載の発明では、防止手段
は、ゲインコントロールアンプからの出力信号の電力を
減衰させる減衰手段（９４）を有し、ゲインコントロー
ルアンプへの入力信号に応じて、第１のアナログ−デジ
タル変換回路に入力される電力が、第１のアナログ−デ
ジタル変換回路におけるサンプリング可能な上限電力以
下になるように減衰手段を制御する減衰制御回路（４
１、９３）を備えるようにしてもよい。In the invention according to claim 14, the prevention means includes attenuating means (94) for attenuating the power of the output signal from the gain control amplifier, and the first means is provided in accordance with the input signal to the gain control amplifier. Attenuation control circuit (4) for controlling the attenuation means so that the power input to the analog-digital conversion circuit of the first embodiment is equal to or less than the upper limit power that can be sampled in the first analog-digital conversion circuit.
1, 93).
【００３４】具体的には、請求項１５に記載の発明のよ
うに、減衰制御回路は、ゲインコントロールアンプへの
前記入力信号に応じて、入力信号の立ち上がり時におけ
るレベルが滑らかに上昇するようにした出力信号を出力
する出力信号回路（４１）と、出力信号回路からの出力
信号に基づいて、レベル抑制回路からの出力信号のレベ
ルが高くなるほど前記電力の減衰量が小さくなるように
減衰手段を制御するレベル制御回路（９３）とを有する
ようにしてもよい。More specifically, as in the invention according to claim 15, the attenuation control circuit causes the level at the rise of the input signal to rise smoothly in response to the input signal to the gain control amplifier. An output signal circuit (41) for outputting the output signal, and an attenuating means based on the output signal from the output signal circuit, such that the higher the level of the output signal from the level suppression circuit, the smaller the amount of the power attenuation becomes. It may have a level control circuit (93) for controlling.
【００３５】請求項１６に記載の発明では、入力検出器
は、ゲインコントロールアンプへの入力信号の電力を対
数変換した値に対応した出力信号を出力することを特徴
とする。According to a sixteenth aspect of the present invention, the input detector outputs an output signal corresponding to a value obtained by logarithmically converting the power of the input signal to the gain control amplifier.
【００３６】このような入力検出器を用いてゲインコン
トロールアンプの利得への制御を行うので、広いダイナ
ミックレンジでもってゲインコントロールアンプの利得
への制御を行うことになる。従って、ゲインコントロー
ルアンプの利得への制御を精度良く行うことができる。Since the gain of the gain control amplifier is controlled using such an input detector, the gain of the gain control amplifier is controlled over a wide dynamic range. Therefore, it is possible to accurately control the gain of the gain control amplifier.
【００３７】請求項１７に記載の発明では、出力信号の
電力を一定に保つように利得が制御されるゲインコント
ロールアンプ（１０）と、ゲインコントロールアンプか
ら出力された出力信号に応じて、デジタル信号を出力す
る第１のアナログ−デジタル変換回路（４０）と、ゲイ
ンコントロールアンプから出力された出力信号を検出す
る出力検出器（２０）と、出力検出器から出力された出
力信号に応じて、ゲインコントロールアンプへの入力信
号の入力が開始されたか否かを判定する入力判定手段
（１００）と、入力判定手段がゲインコントロールアン
プへの入力信号の入力が開始されたと判定してから一定
時間が経過したとき、第１のアナログ−デジタル変換回
路から出力されたデジタル信号の収集を開始する信号収
集手段（１４０）とを備えることを特徴とする。According to the seventeenth aspect of the present invention, the gain control amplifier (10) whose gain is controlled so as to keep the power of the output signal constant, and the digital signal according to the output signal output from the gain control amplifier , A first analog-to-digital conversion circuit (40) that outputs an output signal, an output detector (20) that detects an output signal output from the gain control amplifier, and a gain according to the output signal output from the output detector. Input determination means (100) for determining whether or not input of an input signal to the control amplifier has been started; and a predetermined time has elapsed since the input determination means determined that input of the input signal to the gain control amplifier was started. Signal collection means (140) which starts collecting digital signals output from the first analog-to-digital conversion circuit. Characterized in that it comprises.
【００３８】これにより、請求項１０に記載の発明と実
質的に同様の効果が得られる。Thus, substantially the same effects as those of the tenth aspect can be obtained.
【００３９】請求項１８に記載の発明では、ゲインコン
トロールアンプの利得は、出力検出器から出力された出
力信号に応じて制御されるようにしてもよい。According to the eighteenth aspect, the gain of the gain control amplifier may be controlled in accordance with the output signal output from the output detector.
【００４０】請求項１９に記載の発明では、出力検出器
から出力された出力信号をデジタル信号に変換する第２
のアナログ−デジタル変換回路（５０）を備え、入力判
定手段は、第２のアナログ−デジタル変換回路から出力
されたデジタル信号に応じて、ゲインコントロールアン
プへの入力信号の入力が開始されたか否かを判定される
ようにしてもよい。According to the present invention, the output signal output from the output detector is converted into a digital signal.
The analog-to-digital conversion circuit (50) is provided, and the input determining means determines whether or not the input of the input signal to the gain control amplifier has been started according to the digital signal output from the second analog-to-digital conversion circuit. May be determined.
【００４１】請求項２０に記載の発明では、出力検出器
から出力された出力信号と閾値とを比較する検出比較回
路（９５）を備え、入力判定手段は、検出比較回路によ
る比較に応じて、ゲインコントロールアンプへの入力信
号の入力が開始されたか否かを判定することを特徴とす
る。According to the twentieth aspect of the present invention, there is provided a detection / comparison circuit (95) for comparing the output signal output from the output detector with a threshold value, and the input determination means responds to the comparison by the detection / comparison circuit. It is characterized in that it is determined whether or not input of an input signal to the gain control amplifier has started.
【００４２】これにより、サンプリング可能な上限電力
を越える電力が第１のアナログ−デジタル変換回路に入
力されることで生じる第１のアナログ−デジタル変換回
路の故障を未然に防止できる。Thus, it is possible to prevent a failure of the first analog-digital conversion circuit caused by inputting power exceeding the upper limit power at which sampling can be performed to the first analog-digital conversion circuit.
【００４３】請求項２１に記載の発明では、ゲインコン
トロールアンプ及び第１のアナログ−デジタル変換回路
の間を接続或いは遮断するスイッチ手段（９２）と、ゲ
インコントロールアンプへの入力信号の入力が開始され
てから一定時間が経過したとき、ゲインコントロールア
ンプ及び第１のアナログ−デジタル変換回路の間を接続
するようにスイッチ手段を制御するスイッチ制御回路
（９０、９１）とを備えるようにしてもよい。According to the twenty-first aspect of the present invention, the switch means (92) for connecting or disconnecting between the gain control amplifier and the first analog-digital conversion circuit, and the input of the input signal to the gain control amplifier is started. And a switch control circuit (90, 91) for controlling switch means so as to connect between the gain control amplifier and the first analog-digital conversion circuit when a predetermined time has passed since the start.
【００４４】請求項２２に記載の発明では、スイッチ制
御回路は、ゲインコントロールアンプから出力された出
力信号を一定時間だけ遅延させる遅延回路（２０）と、
遅延回路から出力された出力信号と閾値との比較に応じ
て、スイッチ手段を制御する制御比較回路（９１）とを
備えるようにしてもよい。In the invention according to claim 22, the switch control circuit comprises: a delay circuit (20) for delaying an output signal output from the gain control amplifier by a predetermined time;
A control comparison circuit (91) for controlling the switch means according to a comparison between the output signal output from the delay circuit and the threshold value may be provided.
【００４５】請求項２３に記載の発明では、一定時間
は、ゲインコントロールアンプに入力信号が入力されて
から入力信号が一定値に達するまでの時間以上で、か
つ、送信データフレームの先頭に設けられた信号の時間
以下であることを特徴とする。According to the twenty-third aspect of the present invention, the certain time is at least the time from when the input signal is input to the gain control amplifier until the input signal reaches a certain value, and is provided at the beginning of the transmission data frame. Or less than the signal time.
【００４６】これにより、送信データフレームのうち先
頭より後側の信号を精度良く得ることができるので、例
えば、ベースバンド回路でもって、送信データフレーム
のうち先頭より後側の信号を用いて、信号処理を精度良
く行うことができる。As a result, it is possible to accurately obtain a signal on the rear side of the head of the transmission data frame. For example, the baseband circuit uses the signal on the rear side of the head of the transmission data frame to generate a signal. Processing can be performed with high accuracy.
【００４７】請求項２４に記載の発明では、ゲインコン
トロールアンプから出力された出力信号をベクトル復調
するベクトル復調回路（８０）を有し、第１のアナログ
−デジタル変換回路は、ベクトル復調回路から出力され
た復調信号をデジタル信号に変換するようにしてもよ
い。According to the present invention, there is provided a vector demodulation circuit (80) for vector-demodulating the output signal output from the gain control amplifier, and the first analog-digital conversion circuit outputs the signal from the vector demodulation circuit. The demodulated signal may be converted into a digital signal.
【００４８】請求項２５に記載の発明では、ゲインコン
トロールアンプは、利得が、ゲインコントロールアンプ
から出力される出力信号に対して対数的に変動するよう
に制御されるようにしてもよい。According to the twenty-fifth aspect of the present invention, the gain control amplifier may be controlled so that the gain varies logarithmically with respect to the output signal output from the gain control amplifier.
【００４９】請求項２６に記載の発明では、出力検出器
としては、ゲインコントロールアンプから出力された出
力信号の電力を対数変換した値に対応した出力信号を出
力することを特徴とする。According to a twenty-sixth aspect of the present invention, the output detector outputs an output signal corresponding to a value obtained by logarithmically converting the power of the output signal output from the gain control amplifier.
【００５０】このような出力検出器を用いてゲインコン
トロールアンプの利得への制御を行うので、広いダイナ
ミックレンジでもってゲインコントロールアンプの利得
への制御を行うことになる。従って、ゲインコントロー
ルアンプの利得への制御を精度良く行うことができる。Since the gain of the gain control amplifier is controlled using such an output detector, the gain of the gain control amplifier is controlled over a wide dynamic range. Therefore, it is possible to accurately control the gain of the gain control amplifier.
【００５１】請求項２７に記載の発明では、出力信号の
電力を一定に保つように利得が制御されるゲインコント
ロールアンプ（１０）と、ゲインコントロールアンプか
ら出力された出力信号に応じて、デジタル信号を出力す
る第１のアナログ−デジタル変換回路（４０）と、ゲイ
ンコントロールアンプから出力される出力信号のうち、
第１のアナログ−デジタル変換回路におけるサンプリン
グ可能な上限電力を越える信号を破棄する破棄手段（５
０、６０）とを備えることを特徴とする。According to the twenty-seventh aspect, the gain control amplifier (10) whose gain is controlled so as to keep the power of the output signal constant, and the digital signal according to the output signal output from the gain control amplifier And a first analog-to-digital conversion circuit (40) that outputs
Discarding means (5) for discarding a signal exceeding the upper limit power that can be sampled in the first analog-digital conversion circuit.
0, 60).
【００５２】これにより、ゲインコントロールアンプか
ら出力された出力信号のうち上記上限電力以下の信号に
応じたデジタル信号を得ることができるので、請求項１
と同様の効果が得られる。According to this, a digital signal corresponding to the signal having the power equal to or less than the upper limit power among the output signals output from the gain control amplifier can be obtained.
The same effect can be obtained.
【００５３】ここで、請求項２８に記載の発明では、ゲ
インコントロールアンプから出力された出力信号の電力
を対数変換した値に対応した出力信号を出力する対数ア
ンプ（２０）を備え、破棄手段は、対数アンプから出力
された出力信号に応じて、ゲインコントロールアンプか
ら出力される出力信号のうち、第１のアナログ−デジタ
ル変換回路におけるサンプリング可能な上限電力を越え
る信号を破棄するようにしてもよい。Here, in the invention according to claim 28, a logarithmic amplifier (20) for outputting an output signal corresponding to a value obtained by logarithmically converting the power of the output signal output from the gain control amplifier is provided, and the discarding means is provided. According to the output signal output from the logarithmic amplifier, a signal exceeding the upper limit power that can be sampled in the first analog-digital conversion circuit among the output signals output from the gain control amplifier may be discarded. .
【００５４】ここで、請求項２９に記載の発明では、ゲ
インコントロールアンプへの入力信号を検出する入力検
出器（２０）を備え、破棄手段は、入力検出器から出力
された出力信号に応じて、ゲインコントロールアンプか
ら出力される出力信号のうち、第１のアナログ−デジタ
ル変換回路におけるサンプリング可能な上限電力を越え
る信号を破棄するようにしてもよい。Here, the invention according to claim 29 is provided with an input detector (20) for detecting an input signal to the gain control amplifier, and the discarding means is provided in accordance with an output signal output from the input detector. Of the output signals output from the gain control amplifier, a signal exceeding the upper limit power that can be sampled in the first analog-digital conversion circuit may be discarded.
【００５５】請求項３０に記載の発明では、出力信号の
電力を一定に保つように利得が制御されるゲインコント
ロールアンプ（１０）と、ゲインコントロールアンプか
ら出力された出力信号に応じて、デジタル信号を出力す
る第１のアナログ−デジタル変換回路（４０）と、ゲイ
ンコントロールアンプから出力される出力信号のうち、
第１のアナログ−デジタル変換回路におけるサンプリン
グ可能な上限電力以下のものだけを第１のアナログ−デ
ジタル変換回路に出力する信号出力手段（９２）とを備
えることを特徴とする。According to the thirty-first aspect, a gain control amplifier (10) whose gain is controlled so as to keep the power of an output signal constant, and a digital signal according to an output signal output from the gain control amplifier. And a first analog-to-digital conversion circuit (40) that outputs
Signal output means (92) for outputting to the first analog-to-digital conversion circuit only those below the upper limit of the power that can be sampled in the first analog-to-digital conversion circuit.
【００５６】これにより、ゲインコントロールアンプか
ら出力された出力信号のうち上記上限電力以下の信号に
応じたデジタル信号だけを、第１のアナログ−デジタル
変換回路から出力させることができるので、請求項１と
同様の効果が得られる。According to this, only the digital signal corresponding to the signal equal to or lower than the upper limit power among the output signals output from the gain control amplifier can be output from the first analog-digital conversion circuit. The same effect can be obtained.
【００５７】因みに、上記各手段の括弧内の符号は、後
述する実施形態に記載の具体的手段との対応関係を示す
一例である。Incidentally, the reference numerals in parentheses of the above means are examples showing the correspondence with specific means described in the embodiments described later.
【００５８】[0058]
【発明の実施の形態】以下、本発明を図に示す各実施形
態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【００５９】（第１実施形態）図１に本発明に係るサン
プリング装置の第１実施形態を示す。図１はサンプリン
グ装置の回路構成を示すブロック図である。サンプリン
グ装置は、ゲインコントロールアンプ１０、対数アンプ
２０、ローパスフィルタ３０、第１及び第２のアナログ
−デジタル変換回路４０、５０、及び制御回路６０によ
って構成されている。(First Embodiment) FIG. 1 shows a first embodiment of a sampling device according to the present invention. FIG. 1 is a block diagram showing a circuit configuration of the sampling device. The sampling device includes a gain control amplifier 10, a logarithmic amplifier 20, a low-pass filter 30, first and second analog-digital conversion circuits 40 and 50, and a control circuit 60.
【００６０】ゲインコントロールアンプ１０は、制御電
圧（制御信号）に基づいて利得が制御可能になっている
ものであって、入力信号Ｓｉｎを当該利得に基づいて増
幅して増幅信号（以下、出力信号Ｓｓｍｐという）を対
数アンプ２０及び第１のアナログ−デジタル変換回路４
０に出力する。但し、ゲインコントロールアンプ１０と
しては、制御電圧に対して利得が対数的に変化するタイ
プ（例えば、１Ｖの変動に対し１０ｄＢ利得が変わるよ
うなタイプ）が望ましい。The gain control amplifier 10 has a gain controllable based on a control voltage (control signal), and amplifies the input signal Sin based on the gain to amplify the amplified signal (hereinafter referred to as an output signal). Ssmp) and the logarithmic amplifier 20 and the first analog-digital conversion circuit 4
Output to 0. However, as the gain control amplifier 10, a type in which the gain changes logarithmically with respect to the control voltage (for example, a type in which the gain changes by 10 dB with respect to a change of 1 V) is desirable.
【００６１】対数アンプ２０は、出力信号Ｓｓｍｐの電
力を対数表示した値に対応した電圧を出力信号Ｓｒｅｆ
としてローパスフィルタ３０及び第２のアナログ−デジ
タル変換回路５０に出力する。なお、対数アンプ２０と
しては、例えば、公知技術である逐次比較型のアンプを
用いればよい。The logarithmic amplifier 20 outputs a voltage corresponding to the logarithmic value of the power of the output signal Ssmp to the output signal Sref.
To the low-pass filter 30 and the second analog-digital conversion circuit 50. As the logarithmic amplifier 20, for example, a successive approximation type amplifier which is a known technique may be used.
【００６２】ローパスフィルタ３０は、対数アンプ２０
からの出力信号Ｓｒｅｆに基づいてフィルタ信号を上記
制御電圧としてゲインコントロールアンプ１０の利得調
整端子に出力する。なお、ローパスフィルタ３０として
は、サンプリング装置の制御による所望の応答速度に応
じてカットオフ周波数を調節すればよい。The low-pass filter 30 is a logarithmic amplifier 20
And outputs a filter signal to the gain adjustment terminal of the gain control amplifier 10 as the above-mentioned control voltage based on the output signal Sref. The cut-off frequency of the low-pass filter 30 may be adjusted according to a desired response speed controlled by the sampling device.
【００６３】ここで、ゲインコントロールアンプ１０
は、対数アンプ２０及びローパスフィルタ３０ととも
に、クローズドループ（フィードバック回路）の自動利
得調節回路を形成し、この自動利得調節回路は、ゲイン
コントロールアンプ１０からの出力信号Ｓｓｍｐの電力
をほぼ一定に保つように動作する。Here, the gain control amplifier 10
Together with the logarithmic amplifier 20 and the low-pass filter 30 form a closed-loop (feedback circuit) automatic gain adjustment circuit, which keeps the power of the output signal Ssmp from the gain control amplifier 10 substantially constant. Works.
【００６４】第１のアナログ−デジタル変換回路４０
は、ゲインコントロールアンプ１０からの出力信号Ｓｓ
ｍｐをデータサンプリングしてサンプリングデータを制
御回路６０に出力し、第２のアナログ−デジタル変換回
路５０は、対数アンプ２０からの出力信号Ｓｒｅｆをデ
ータサンプリングしてサンプリングデータを入力信号の
電力検出のために制御回路６０に出力する。制御回路６
０は、図３に示すフローチャートに従って、サンプリン
グデータの収集処理を行う。First analog-digital conversion circuit 40
Is the output signal Ss from the gain control amplifier 10.
The second analog-digital conversion circuit 50 performs data sampling on the output signal Sref from the logarithmic amplifier 20 and outputs the sampled data to the control circuit 60 to detect the sampled data for power detection of the input signal. To the control circuit 60. Control circuit 6
0 performs sampling data collection processing according to the flowchart shown in FIG.
【００６５】次に、制御回路６０の作動の説明に先立っ
て、上記の構成における、各信号の時間的変化を図２
（ａ）〜（ｃ）を参照して説明する。図２（ａ）は、入
力信号Ｓｉｎの電力の波形図、図２（ｂ）はゲインコン
トロールアンプ１０からの出力信号Ｓｓｍｐの電力の波
形図、図２（ｃ）は、対数アンプ２０からの出力信号Ｓ
ｒｅｆの電圧の波形図である。Next, prior to the description of the operation of the control circuit 60, FIG.
This will be described with reference to (a) to (c). 2A is a waveform diagram of the power of the input signal Sin, FIG. 2B is a waveform diagram of the power of the output signal Ssmp from the gain control amplifier 10, and FIG. 2C is an output from the logarithmic amplifier 20. Signal S
It is a waveform diagram of the voltage of ref.
【００６６】先ず、入力信号Ｓｉｎの電力が、図２
（ａ）に示すように方形波状に変化したとき、ゲインコ
ントロールアンプ１０では、入力信号Ｓｉｎが入力する
直前は、ゲインコントロールアンプ１０の利得が最大利
得で待機しているため、出力信号Ｓｓｍｐの電力は、図
２（ｂ）に示すように、信号が入力された瞬間に一旦出
力が大きくオーバシュートした後、利得制御が作用し始
め、制御目標に近づくように変化する。First, the power of the input signal Sin is
When the input signal Sin is input to the gain control amplifier 10 immediately before the input signal Sin is input, the gain of the gain control amplifier 10 is waiting at the maximum gain when the input signal Sin is input as shown in FIG. As shown in FIG. 2B, at the moment when the signal is input, the output once overshoots greatly, and then the gain control starts to operate, and changes so as to approach the control target.
【００６７】ここで、図２（ａ）中斜線で示した部分
が、第１のアナログ−デジタル変換回路４０によってサ
ンプリング可能である上限電力Ｐｍａｘを超えるため、
第１のアナログ−デジタル変換回路４０が図２（ａ）中
斜線で示した部分を正しくサンプリングできない。Since the shaded portion in FIG. 2A exceeds the upper limit power Pmax that can be sampled by the first analog-digital conversion circuit 40,
The first analog-to-digital conversion circuit 40 cannot correctly sample the hatched portion in FIG.
【００６８】一方、対数アンプ２０は、ゲインコントロ
ールアンプ１０に比べて、ダイナミックレンジが広く、
対数アンプ２０は、出力信号Ｓｒｅｆ（出力電圧）を、
出力信号Ｓｓｍｐの電力を対数変換（対数表示）した値
に比例して出力する。On the other hand, the logarithmic amplifier 20 has a wider dynamic range than the gain control amplifier 10 and
The logarithmic amplifier 20 outputs the output signal Sref (output voltage)
The power of the output signal Ssmp is output in proportion to a value obtained by logarithmic conversion (logarithmic display).
【００６９】従って、図２（ｃ）に示すように、出力信
号Ｓｒｅｆがオーバシュートした瞬間でも、第１のアナ
ログ−デジタル変換回路４０のサンプリング可能である
上限を超えることない。このため、第１のアナログ−デ
ジタル変換回路４０は、出力信号Ｓｒｅｆがオーバシュ
ートした瞬間でも、出力信号Ｓｒｅｆをサンプリングす
ることができる。Accordingly, as shown in FIG. 2C, even when the output signal Sref overshoots, the upper limit of the first analog-digital conversion circuit 40 where sampling is possible does not exceed the upper limit. Therefore, the first analog-digital conversion circuit 40 can sample the output signal Sref even at the moment when the output signal Sref overshoots.
【００７０】以下に、制御回路６０の作動につき図３を
参照して説明する。制御回路６０は、図３に示すフロー
チャートに従ってサンプリングデータ収集処理を行う。The operation of the control circuit 60 will be described below with reference to FIG. The control circuit 60 performs sampling data collection processing according to the flowchart shown in FIG.
【００７１】先ず、第２のアナログ−デジタル変換回路
５０からのサンプリングデータに基づいて、対数アンプ
２０からの出力信号Ｓｒｅｆの電圧が、予め決めておい
た閾値Ｖｔｈｏを超えた否かを判定し（ステップ１０
０）、出力信号Ｓｒｅｆの電圧が予め決めておいた閾値
Ｖｔｈｏを超えたとき（出力信号Ｓｒｅｆの電圧＞閾値
Ｖｔｈｏ）、入力信号Ｓｉｎが入力されたと判定する。
これにより、ゲインコントロールアンプ１０への入力信
号のタイミングを得ることができる。First, based on the sampling data from the second analog-digital conversion circuit 50, it is determined whether or not the voltage of the output signal Sref from the logarithmic amplifier 20 has exceeded a predetermined threshold value Vtho ( Step 10
0), when the voltage of the output signal Sref exceeds a predetermined threshold Vtho (voltage of the output signal Sref> threshold Vtho), it is determined that the input signal Sin has been input.
Thereby, the timing of the input signal to the gain control amplifier 10 can be obtained.
【００７２】次に、第２のアナログ−デジタル変換回路
５０から出力されたサンプリングデータ（対数アンプ２
０からの出力信号Ｓｒｅｆの電圧）に基づいて、ゲイン
コントロールアンプ１０からの出力信号Ｓｓｍｐの電力
を予測する（ステップ１１０）。すなわち、出力信号Ｓ
ｓｍｐの電力が第２のアナログ−デジタル変換回路５０
によるサンプリングデータに基づいて演算されることに
なる。Next, the sampling data (logarithmic amplifier 2) output from the second analog-to-digital
Based on the output signal Sref from 0), the power of the output signal Ssmp from the gain control amplifier 10 is predicted (step 110). That is, the output signal S
The power of the second analog-digital conversion circuit 50
Is calculated based on the sampling data by
【００７３】なお、図１に示す電気回路構成において、
出力信号Ｓｓｍｐは、出力信号Ｓｒｅｆの電圧（電力に
対して対数で変化する）を、リニア表示に変換した電力
をとるため、容易に予測することができる。In the electric circuit configuration shown in FIG.
The output signal Ssmp can be easily predicted because the voltage (which changes in a logarithmic manner with respect to the power) of the output signal Sref is converted into a linear display power.
【００７４】次に、ステップ１１０で予測した出力信号
Ｓｓｍｐの電力が、第１のアナログ−デジタル変換回路
４０のサンプリング可能上限電力Ｐｍａｘを超えるか否
かを判定し（ステップ１２０）、出力信号Ｓｓｍｐの電
力がサンプリング可能上限電力Ｐｍａｘを超えるとき、
第１のアナログ−デジタル変換回路４０のサンプリング
データ（デジタル信号）を破棄する（ステップ１３
０）。Next, it is determined whether or not the power of the output signal Ssmp predicted in step 110 exceeds the upper limit power Pmax of the first analog-to-digital conversion circuit 40 that can be sampled (step 120). When the power exceeds the sampleable upper limit power Pmax,
Discard the sampling data (digital signal) of the first analog-digital conversion circuit 40 (step 13)
0).
【００７５】ここで、ゲインコントロールアンプ１０
は、第１のアナログ−デジタル変換回路４０とともに、
上述の如く破棄されたサンプリングデータ（デジタル信
号）としては、図１６に示すプリアンブルのうち電力信
号用信号の一部に対応するように設定されている。これ
により、出力信号Ｓｓｍｐの電力がサンプリング可能上
限電力Ｐｍａｘを超えるとき、第１のアナログ−デジタ
ル変換回路４０によるサンプリングデータをベースバン
ド回路での処理には用いないようにする。Here, the gain control amplifier 10
Is, together with the first analog-digital conversion circuit 40,
The sampling data (digital signal) discarded as described above is set so as to correspond to a part of the power signal signal in the preamble shown in FIG. Thus, when the power of the output signal Ssmp exceeds the upper limit power Pmax that can be sampled, the sampling data by the first analog-digital conversion circuit 40 is not used for processing in the baseband circuit.
【００７６】一方、ステップ１１０で予測した出力信号
Ｓｓｍｐが第１のアナログ−デジタル変換回路４０のサ
ンプリング可能上限電力Ｐｍａｘ以下になったとき、第
１のアナログ−デジタル変換回路４０によるサンプリン
グデータ（デジタル信号）の採取を開始し、ベースバン
ド回路にサンプリングデータを送り、上記ベースバンド
回路によって信号処理を実行させる（ステップ１４
０）。On the other hand, when the output signal Ssmp predicted in step 110 becomes equal to or less than the maximum sampling power Pmax of the first analog-digital conversion circuit 40, the sampling data (digital signal ) Is started, sampling data is sent to the baseband circuit, and signal processing is executed by the baseband circuit (step 14).
0).
【００７７】次に、対数アンプ２０からの出力信号Ｓｒ
ｅｆの電圧が、予め決めておいた閾値Ｖｔｈｏを超えた
否かを判定し（ステップ１００）、出力信号Ｓｒｅｆの
電圧が予め決めておいた閾値Ｖｔｈｏを超えたとき、入
力信号Ｓｉｎが入力されていると判定し、ステップ１４
０の処理を行う。その後、入力信号Ｓｉｎの入力が停止
するまで、すなわちＳｒｅｆがしきい値Ｖｔｈｏ以下に
なるまでステップ１４０の処理を繰り返すことになる。Next, the output signal Sr from the logarithmic amplifier 20
It is determined whether the voltage of ef exceeds a predetermined threshold Vtho (step 100). When the voltage of the output signal Sref exceeds the predetermined threshold Vtho, the input signal Sin is input. It is determined that there is
0 processing is performed. Thereafter, the process of step 140 is repeated until the input of the input signal Sin stops, that is, until Sref becomes equal to or less than the threshold value Vtho.
【００７８】以上のように、ゲインコントロールアンプ
１０からの出力信号Ｓｓｍｐの電力を予測し、予測した
出力信号Ｓｓｍｐが第１のアナログ−デジタル変換回路
４０のサンプリング可能上限電力Ｐｍａｘ以下になった
とき、第１のアナログ−デジタル変換回路４０によるサ
ンプリングデータの採取を開始する。従って、制御回路
６０によって収集されサンプリングデータを処理するベ
ースバンド回路では、第１のアナログ−デジタル変換回
路４０が正しくサンプリングできた時間領域の信号だけ
を取り出して信号処理を行うことが可能となる。As described above, the power of the output signal Ssmp from the gain control amplifier 10 is predicted, and when the predicted output signal Ssmp becomes equal to or less than the upper limit power Pmax of the first analog-digital conversion circuit 40 that can be sampled, The sampling of sampling data by the first analog-digital conversion circuit 40 is started. Therefore, in the baseband circuit that processes the sampling data collected by the control circuit 60, it is possible to perform signal processing by extracting only signals in the time domain in which the first analog-digital conversion circuit 40 can correctly sample.
【００７９】この結果、第１のアナログ−デジタル変換
回路４０に、サンプリング可能上限電力Ｐｍａｘの電力
を入力してサンプリングしたときに発生しうる現象、例
えば、サンプリングデータが第１のアナログ−デジタル
変換回路４０の上限の値に飽和する現象などを回避でき
る。従って、上述した上限の値に飽和した状態のサンプ
リング結果でもって、制御回路６０以降の信号処理回路
に悪影響を与えることを防止できる。例えば、ベースバ
ンド回路が、第１のアナログ−デジタル変換回路４０の
上限の値に飽和した状態のサンプリング結果を用いて電
力の補正などを行うことを防止することができる。As a result, a phenomenon that may occur when the first analog-to-digital conversion circuit 40 is sampled by inputting the power of the sampleable upper limit power Pmax, for example, the sampling data is converted to the first analog-to-digital conversion circuit 40 The phenomenon of saturation to the upper limit of 40 can be avoided. Therefore, it is possible to prevent the signal processing circuits subsequent to the control circuit 60 from being adversely affected by the sampling result saturated in the above upper limit value. For example, it is possible to prevent the baseband circuit from performing power correction or the like using the sampling result of the first analog-digital conversion circuit 40 that is saturated to the upper limit value.
【００８０】ところで、従来、図２５に示すように、自
動利得調節回路１、遅延回路２、信号検出回路３、及び
ローパスフィルタ４によりオープンループ回路を構成す
るサンプリング装置がある（特開平７−２１２１５３号
公報参照）。By the way, conventionally, as shown in FIG. 25, there is a sampling device in which an open loop circuit is constituted by an automatic gain adjusting circuit 1, a delay circuit 2, a signal detecting circuit 3, and a low-pass filter 4 (Japanese Patent Laid-Open No. 7-212153). Reference).
【００８１】ここで、自動利得調節回路１には、入力信
号が遅延回路２を通して入力されるため、自動利得調節
回路１への入力信号の入力にあたり、遅延回路２のよる
遅延時間が生じ、信号検出回路３は、上記遅延時間内に
おいて、入力信号に基づいて自動利得調節回路１への制
御信号をローパスフィルタ４を通して出力する。従っ
て、自動利得調節回路１は、上記遅延時間を利用して、
上記制御信号に基づいて出力電力を適正レベルに制御す
るようにしている。Here, since the input signal is input to the automatic gain adjustment circuit 1 through the delay circuit 2, the delay time of the delay circuit 2 is generated when the input signal is input to the automatic gain adjustment circuit 1. The detection circuit 3 outputs a control signal to the automatic gain adjustment circuit 1 through the low-pass filter 4 based on the input signal within the delay time. Therefore, the automatic gain adjustment circuit 1 uses the delay time to
The output power is controlled to an appropriate level based on the control signal.
【００８２】しかして、図２５に示すサンプリング装置
では、入力信号が伝達される経路（自動利得調節回路１
及び入力端子５の間）に遅延回路２が配置されている。
この遅延回路２の実施にあたっては、インダクティブ／
キャパシティブ回路や、多数のアンプを入れる手段など
が上げられているが、これらの手段では、いずれも、信
号波の帯域において、位相を均一に保持しつつ伝送する
ことが困難である。In the sampling apparatus shown in FIG. 25, the path through which the input signal is transmitted (automatic gain adjustment circuit 1)
And the input terminal 5).
In implementing the delay circuit 2, an inductive /
Although a capacity circuit and means for incorporating a large number of amplifiers have been proposed, it is difficult for any of these means to transmit a signal wave in a band while maintaining a uniform phase.
【００８３】とくに、データ伝送速度の速い通信システ
ムにおいては、信号波の帯域幅は広くなる傾向にある。
また、ディジタル無線通信の場合、変調方式には位相変
調が用いられることが多く、帯域内の位相情報を乱れな
く伝達することは極めて重要である。In particular, in a communication system having a high data transmission rate, the bandwidth of a signal wave tends to be wide.
Further, in the case of digital wireless communication, phase modulation is often used as a modulation method, and it is extremely important to transmit phase information in a band without disturbing.
【００８４】これに対して、本実施形態のサンプリング
装置では、入力信号が伝達される経路において、遅延回
路を配置していないので、入力信号の位相を均一に保持
することができる。従って、本実施形態のサンプリング
装置としては、変調方式には位相変調を採用したディジ
タル無線通信に対しても、良好に適用することができ
る。On the other hand, in the sampling device according to the present embodiment, since the delay circuit is not provided in the path through which the input signal is transmitted, the phase of the input signal can be kept uniform. Therefore, the sampling device of the present embodiment can be favorably applied to digital wireless communication employing phase modulation as a modulation method.
【００８５】また、図２５に示すサンプリング装置で
は、上述の如く、遅延回路２によって信号が遅延されて
からアナログ−デジタル変換回路に伝達されるため、こ
のアナログ−デジタル変換回路に接続されるベースバン
ド回路は、実際に信号が受信器に入ったタイミング（瞬
間）を検知することができず、遅延回路２の遅れ時間分
だけ遅れて検知するといった問題もある。In the sampling device shown in FIG. 25, as described above, the signal is delayed by the delay circuit 2 and then transmitted to the analog-to-digital conversion circuit, so that the baseband connected to the analog-to-digital conversion circuit The circuit cannot detect the timing (moment) when the signal actually enters the receiver, and has a problem in that the circuit detects the timing with a delay time of the delay circuit 2.
【００８６】これに対して、本実施形態では、上述の如
く、入力信号が伝達される経路において、遅延回路を配
置していなく、第２のアナログ−デジタル変換回路５０
からのサンプリングデータに基づいてサンプリング装置
への入力信号の入力のタイミングを判定しているので、
サンプリング装置への入力信号の入力のタイミングとし
ては、精度の良いものになる。On the other hand, in the present embodiment, as described above, no delay circuit is provided on the path through which the input signal is transmitted, and the second analog-to-digital conversion circuit 50 is used.
Since the timing of input of the input signal to the sampling device is determined based on the sampling data from
The timing of inputting the input signal to the sampling device is accurate.
【００８７】また、ゲインコントロールアンプ１０とし
ては、対数アンプ２０から出力された出力信号に対して
利得が対数的に変動するものを用いているので、対数ア
ンプ２０と組み合わせた自動利得制御回路の利得制御の
精度を高めると共に、対数−リニア変換回路等を必要と
せず、簡素な回路構成で実現することが可能となる。Further, since the gain control amplifier 10 uses an amplifier whose gain varies logarithmically with respect to the output signal output from the logarithmic amplifier 20, the gain of the automatic gain control circuit combined with the logarithmic amplifier 20 is used. The control accuracy is improved, and a logarithmic-linear conversion circuit or the like is not required, so that the control can be realized with a simple circuit configuration.
【００８８】（第２実施形態）次に、第２実施形態につ
き図４、図５（ａ）〜（ｃ）を参照して説明する。図４
は、第２実施形態を示す電気回路図、図５（ａ）は、入
力信号Ｓｉｎの電力の波形図、図５（ｂ）はゲインコン
トロールアンプ１０からの出力信号Ｓｓｍｐの電力の波
形図、図５（ｃ）は、対数アンプ２０からの出力信号Ｓ
ｒｅｆの電圧の波形図である。なお、第２実施形態の電
気回路及び各波形図は、上記第１実施形態と類似してい
るので、以下に相違点のみ説明する。(Second Embodiment) Next, a second embodiment will be described with reference to FIGS. 4 and 5A to 5C. FIG.
5A is an electric circuit diagram showing the second embodiment, FIG. 5A is a waveform diagram of the power of the input signal Sin, and FIG. 5B is a waveform diagram of the power of the output signal Ssmp from the gain control amplifier 10. 5 (c) is an output signal S from the logarithmic amplifier 20.
It is a waveform diagram of the voltage of ref. Since the electric circuit and the waveform diagrams of the second embodiment are similar to those of the first embodiment, only the differences will be described below.
【００８９】第２実施形態では、対数アンプ２０は、ゲ
インコントロールアンプ１０の入力側に配置され、対数
アンプ２０は、その出力信号をローパスフィルタ３０を
介してゲインコントロールアンプ１０の利得制御端子に
出力する。In the second embodiment, the logarithmic amplifier 20 is arranged on the input side of the gain control amplifier 10, and the logarithmic amplifier 20 outputs the output signal to the gain control terminal of the gain control amplifier 10 via the low-pass filter 30. I do.
【００９０】これにより、ゲインコントロールアンプ１
０は、対数アンプ２０及びローパスフィルタ３０ととも
に、オープンループの自動利得調節回路を形成し、この
自動利得調節回路は、ゲインコントロールアンプ１０か
らの出力信号Ｓｓｍｐの電力をほぼ一定に保つように動
作する。また、同時に、対数アンプ２０は、出力信号
を、第２のアナログ−デジタル変換回路（電力検出用
の）５０にも出力する。Thus, the gain control amplifier 1
0 forms an open-loop automatic gain adjustment circuit together with the logarithmic amplifier 20 and the low-pass filter 30, and the automatic gain adjustment circuit operates to keep the power of the output signal Ssmp from the gain control amplifier 10 substantially constant. . At the same time, the logarithmic amplifier 20 also outputs the output signal to the second analog-digital conversion circuit (for power detection) 50.
【００９１】第２実施形態では、対数アンプ２０は、入
力信号Ｓｉｎを直接観測しているため、第２のアナログ
−デジタル変換回路５０（電力検出用の）に入力される
信号波形は、図５（ｃ）のように、図５（ａ）に示す入
力信号Ｓｉｎの電力変化と同じ形状の波形となる。In the second embodiment, since the logarithmic amplifier 20 directly observes the input signal Sin, the signal waveform input to the second analog-to-digital conversion circuit 50 (for power detection) is shown in FIG. As shown in FIG. 5C, the waveform has the same shape as the power change of the input signal Sin shown in FIG.
【００９２】ここで、ゲインコントロールアンプ１０に
よって利得制御されて、第１のアナログ−デジタル変換
回路（データサンプリング用の）４０に入力される信号
Ｓｓｍｐは、上述したオープンループの制御のため、ゲ
インコントロールアンプ１０の制御特性等により、出力
電力に制御誤差が生ずる。但し、当該制御誤差は、第１
のアナログ−デジタル変換回路４０で正しくサンプリン
グできる範囲に容易に収めることができるため、ベース
バンド回路で行う信号処理において補正を行うことがで
き、実用上は問題がない。Here, the signal Ssmp, which is gain-controlled by the gain control amplifier 10 and input to the first analog-digital conversion circuit (for data sampling) 40, is controlled by the gain control for the above-described open loop control. A control error occurs in the output power due to the control characteristics of the amplifier 10 and the like. However, the control error is the first
Since the sampling can be easily performed within the range that can be correctly sampled by the analog-digital conversion circuit 40, correction can be performed in the signal processing performed by the baseband circuit, and there is no practical problem.
【００９３】また、図６に示すフローチャートが、図３
に示すフローチャートに代えて採用され、制御回路６０
は、図６に示すフローチャートに従ってサンプリングデ
ータの収集処理を行う。図６に示すステップ１００、１
４０は、図３に示すステップ１００、１４０と同一であ
る。The flowchart shown in FIG.
Is adopted in place of the flowchart shown in FIG.
Performs sampling data collection processing according to the flowchart shown in FIG. Steps 100 and 1 shown in FIG.
Step 40 is the same as steps 100 and 140 shown in FIG.
【００９４】次に、第２実施形態の制御回路６０の作動
につき図６により説明する。制御回路６０は、図６に示
すフローチャートに従ってサンプリングデータの収集処
理を開始する。Next, the operation of the control circuit 60 according to the second embodiment will be described with reference to FIG. The control circuit 60 starts sampling data collection processing according to the flowchart shown in FIG.
【００９５】先ず、対数アンプ２０からの出力信号Ｓｒ
ｅｆの電圧が、予め決めておいた閾値Ｖｔｈｏを超えた
否かを判定し（ステップ１１０）、出力信号Ｓｒｅｆの
電圧が閾値Ｖｔｈｏを超えたとき（出力信号Ｓｒｅｆの
電圧＞閾値Ｖｔｈｏ）、入力信号Ｓｉｎが入力されたと
して、ステップ１１０Ａに進む。First, the output signal Sr from the logarithmic amplifier 20
It is determined whether or not the voltage of ef exceeds a predetermined threshold Vtho (step 110). When the voltage of the output signal Sref exceeds the threshold Vtho (voltage of the output signal Sref> threshold Vtho), the input signal Assuming that Sin has been input, the process proceeds to step 110A.
【００９６】次に、ステップ１１０Ａで、データベース
１１０Ｂからゲインコントロールアンプ１０及びローパ
スフィルタ３０の双方の特性（伝達関数）のデータを参
照するとともに、対数アンプ２０からの出力信号Ｓｒｅ
ｆの電圧のサンプリングデータに基づいて、上述した自
動利得調節回路（オープンループの）におけるアタック
タイムＴａ（図５（ｂ）参照）を予測する。Next, in step 110A, the data of the characteristics (transfer function) of both the gain control amplifier 10 and the low-pass filter 30 is referred to from the database 110B, and the output signal Sre from the logarithmic amplifier 20 is referred to.
Based on the sampling data of the voltage f, the attack time Ta (see FIG. 5B) in the above-described automatic gain adjustment circuit (of open loop) is predicted.
【００９７】但し、出力信号Ｓｒｅｆは、上述した自動
利得調節回路に入力される電力を反映しているので、上
述した自動利得調節回路を構成するゲインコントロール
アンプ１０やローパスフィルタ３０の伝達関数に関する
情報を加味すれば、アタックタイムＴａを精度良く予測
することができる。また、アタックタイムＴａとは、図
５（ｂ）に示すように、出力信号Ｓｒｅｆの電力の立ち
上がり開始から一定レベルＶａに収束する迄の時間であ
る。However, since the output signal Sref reflects the power input to the above-described automatic gain adjustment circuit, information relating to the transfer function of the gain control amplifier 10 and the low-pass filter 30 constituting the above-described automatic gain adjustment circuit is provided. , The attack time Ta can be accurately predicted. The attack time Ta is a time from the start of power rise of the output signal Sref to the convergence to the constant level Va, as shown in FIG. 5B.
【００９８】次に、ステップ１１０Ａで予測したアタッ
クタイムＴａだけ待った後（ステップ１５０）、ステッ
プ１４０に進んで、第１のアナログ−デジタル変換回路
４０によるサンプリングデータの採取を開始し、その
後、ステップ１００の処理を行う。これにより、上記第
１実施形態と実質的に同様に、図５の（ｂ）における斜
線部で示したＡ／Ｄのサンプリング上限を超えた部分を
除去して、サンプリングデータの収集を行うことができ
る。Next, after waiting for the attack time Ta predicted in step 110A (step 150), the process proceeds to step 140, where sampling of sampling data by the first analog-digital conversion circuit 40 is started. Is performed. As a result, similarly to the first embodiment, the sampling data can be collected by removing the portion of the A / D that exceeds the upper sampling limit indicated by the hatched portion in FIG. 5B. it can.
【００９９】以上により、上記第１実施形態と同様に、
対数アンプ２０を用いているので、広いダイナミックレ
ンジでの入力信号電力検出が可能である。これと共に、
上述の如く、自動利得調節回路（自動利得調節機能）を
オープンループの構成とすることによって、対数アンプ
２０及びローパスフィルタ３０の遅延特性によらず、ゲ
インコントロールアンプ１０の利得制御（制御系）が不
安定になることはなく、利得制御の発振（制御された電
力が周期的に増減を繰り返す現象）を防止することがで
きる。As described above, similarly to the first embodiment,
Since the logarithmic amplifier 20 is used, input signal power detection in a wide dynamic range is possible. With this,
As described above, since the automatic gain adjustment circuit (automatic gain adjustment function) has an open loop configuration, the gain control (control system) of the gain control amplifier 10 can be performed regardless of the delay characteristics of the logarithmic amplifier 20 and the low-pass filter 30. The oscillation of the gain control (a phenomenon in which the controlled power repeatedly increases and decreases periodically) can be prevented without becoming unstable.
【０１００】また、上述した如く、予めゲインコントロ
ールアンプ１０及びローパスフィルタ３０の双方の伝達
関数を測定しこの伝達関数を保有するデータベース１１
０Ｂを準備しておき、アタックタイムＴａの予測あた
り、データベース１１０Ｂの伝達関数を参照するので、
簡単にかつ確実に行うことができる。As described above, the transfer functions of both the gain control amplifier 10 and the low-pass filter 30 are measured in advance, and the database 11 having the transfer functions is measured.
0B is prepared and the transfer function of the database 110B is referred to when the attack time Ta is predicted.
It can be done easily and reliably.
【０１０１】なお、本実施形態において、上記第１実施
形態で述べたゲインコントロールアンプ１０からの出力
信号Ｓｓｍｐの電力の予測に代えて、アタックタイムＴ
ａの予測を採用した根拠は、以下の通りである。In the present embodiment, instead of the prediction of the power of the output signal Ssmp from the gain control amplifier 10 described in the first embodiment, the attack time T
The basis for adopting the prediction of a is as follows.
【０１０２】すなわち、本実施形態では、自動利得調節
回路をオープンループで構成しているため、図５（ｂ）
に示すように、ゲインコントロールアンプ１０の利得制
御における誤差を生じる。従って、ゲインコントロール
アンプ１０からの出力信号Ｓｓｍｐの電力の予測ではな
く、アタックタイムＴａの予測を採用することで、利得
制御における誤差に関わりなく、第１のアナログ−デジ
タル変換回路４０のサンプリング可能上限電力Ｐｍａｘ
以下の信号を採取するようにしている。That is, in the present embodiment, since the automatic gain adjustment circuit is constituted by an open loop, FIG.
As shown in (1), an error occurs in the gain control of the gain control amplifier 10. Therefore, by adopting the prediction of the attack time Ta instead of the prediction of the power of the output signal Ssmp from the gain control amplifier 10, the upper limit of the sampling of the first analog-digital conversion circuit 40 is possible regardless of the error in the gain control. Power Pmax
The following signals are collected.
【０１０３】（第３実施形態）次に、本発明の第３実施
形態について図７、図８（ａ）〜（ｃ）により説明す
る。図８は第３実施形態の電気回路図、図８（ａ）は、
入力信号Ｓｉｎの電力の波形図、図５（ｂ）はゲインコ
ントロールアンプ１０からの出力信号Ｓｓｍｐの電力の
波形図、図５（ｃ）は、対数アンプ２０からの出力信号
Ｓｒｅｆの電圧の波形図である。(Third Embodiment) Next, a third embodiment of the present invention will be described with reference to FIGS. 7, 8A to 8C. FIG. 8 is an electric circuit diagram of the third embodiment, and FIG.
5B is a waveform diagram of the power of the output signal Ssmp from the gain control amplifier 10, and FIG. 5C is a waveform diagram of the voltage of the output signal Sref from the logarithmic amplifier 20. It is.
【０１０４】第３実施形態では、ゲインコントロールア
ンプ１０、ローパスフィルタ３０、及び電力検出器７０
で公知技術の自動利得調節回路を形成し、加えて、ゲイ
ンコントロールアンプ１０の入力側に対数アンプ２０を
接続し、この対数アンプ２０の出力信号Ｓｒｅｆを第２
のアナログ−デジタル変換回路５０（電力検出用の）に
出力するようにした。In the third embodiment, the gain control amplifier 10, the low-pass filter 30, and the power detector 70
In addition, a logarithmic amplifier 20 is connected to the input side of the gain control amplifier 10, and an output signal Sref of the logarithmic amplifier 20 is supplied to the second input terminal.
To an analog-digital conversion circuit 50 (for power detection).
【０１０５】このような構成では、自動利得調節回路は
クローズドループから成るため制御目標に対する誤差は
ほとんど発生しない。また、対数アンプ２０の出力信号
ＳｒｅｆＳｒｅｆは入力信号Ｓｉｎ電力の変動を反映し
ているため、制御回路６０によるサンプリングデータの
収集処理に関しては、第２実施形態と同様の制御、すな
わち、図６に示すフローチャートに従って処理を行うよ
うにすればよい。In such a configuration, since the automatic gain adjustment circuit has a closed loop, an error with respect to the control target hardly occurs. Further, since the output signal SrefSref of the logarithmic amplifier 20 reflects the fluctuation of the power of the input signal Sin, the sampling data collection processing by the control circuit 60 is controlled in the same manner as in the second embodiment, that is, shown in FIG. What is necessary is just to perform a process according to a flowchart.
【０１０６】（第４実施形態）次に、本発明の第４実施
形態について図９を参照して説明する。図９は、第４実
施形態を示す電気回路図である。第４実施形態は、図１
に示すゲインコントロールアンプ１０の出力端子及び第
１のアナログ−デジタル変換回路４０の入力端子の間に
おいて、ベクトル変調器８０が接続されている。(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described with reference to FIG. FIG. 9 is an electric circuit diagram showing the fourth embodiment. The fourth embodiment is shown in FIG.
A vector modulator 80 is connected between the output terminal of the gain control amplifier 10 and the input terminal of the first analog-digital conversion circuit 40 shown in FIG.
【０１０７】ベクトル変調器８０は、ゲインコントロー
ルアンプ１０からの出力信号を出力信号Ｉ、Ｑの２チャ
ンネルに直交復調し、これら出力信号Ｉ、Ｑを第１のア
ナログ−デジタル変換回路４０に出力する。すなわち、
ゲインコントロールアンプ１０の出力電力が、ベクトル
復調器８０の変換利得だけ増幅（変換損失の場合は減
衰）されたものが、第１のアナログ−デジタル変換回路
４０に入力される。The vector modulator 80 orthogonally demodulates the output signal from the gain control amplifier 10 into two channels of output signals I and Q, and outputs these output signals I and Q to the first analog-digital conversion circuit 40. . That is,
The output power of the gain control amplifier 10 that has been amplified by the conversion gain of the vector demodulator 80 (attenuated in the case of conversion loss) is input to the first analog-digital conversion circuit 40.
【０１０８】ここで、制御回路６０は、図１０に示すフ
ローチャートに従って、サンプルデータの収集処理を行
う。但し、図１０に示すフローチャートは、図３に示す
フローチャートにおいてデータベース１１０ａを追加し
たものである。制御回路６０は、ベクトル復調器８０か
ら出力される出力信号Ｓｓｍｐの電力を予測する際にお
いて（ステップ１１０）、データベース１１０ａからベ
クトル復調器８０の変換利得データを参照できるように
すればよい。Here, the control circuit 60 performs sample data collection processing according to the flowchart shown in FIG. However, the flowchart shown in FIG. 10 is obtained by adding the database 110a to the flowchart shown in FIG. When estimating the power of the output signal Ssmp output from the vector demodulator 80 (step 110), the control circuit 60 may refer to the conversion gain data of the vector demodulator 80 from the database 110a.
【０１０９】これにより、処理を複雑化することなく、
確実に出力信号Ｓｓｍｐの電力の予測を行い、データ収
集を開始すべき時間を適切に予測することが可能とな
る。その他の動作は、第１実施形態と同一である。Thus, without complicating the processing,
It is possible to reliably predict the power of the output signal Ssmp and appropriately predict the time at which data collection should be started. Other operations are the same as those of the first embodiment.
【０１１０】（第５実施形態）次に、本発明の第５実施
形態について図１１により説明する。図１１は、第５実
施形態を示す電気回路図である。第５実施形態では、図
４に示すゲインコントロールアンプ１０の出力端子及び
第１のアナログ−デジタル変換回路４０の入力端子の間
に、ベクトル変調器８０が接続されている。但し、図１
１に示すベクトル変調器８０は、図９に示すベクトル変
調器８０と同一である。(Fifth Embodiment) Next, a fifth embodiment of the present invention will be described with reference to FIG. FIG. 11 is an electric circuit diagram showing the fifth embodiment. In the fifth embodiment, a vector modulator 80 is connected between the output terminal of the gain control amplifier 10 and the input terminal of the first analog-digital conversion circuit 40 shown in FIG. However, FIG.
The vector modulator 80 shown in FIG. 1 is the same as the vector modulator 80 shown in FIG.
【０１１１】第５実施形態では、制御回路６０によるサ
ンプルデータの収集処理にあたり、予測するデータとし
ては、アタックタイムＴａだけであるため、ベクトル復
調器８０の影響は考慮しなくても良い。従って、制御回
路６０としては、図６に示すフローチャートに従って、
サンプルデータの収集処理を行うようにしておく。In the fifth embodiment, when the control circuit 60 collects the sample data, the data to be predicted is only the attack time Ta, so that the influence of the vector demodulator 80 need not be considered. Therefore, as the control circuit 60, according to the flowchart shown in FIG.
A sample data collection process is performed.
【０１１２】（第６実施形態）次に、本発明の第６実施
形態について図１２により説明する。図１２は、第６実
施形態を示す電気回路図である。第６実施形態では、図
７に示すゲインコントロールアンプ１０、ローパスフィ
ルタ３０、及び電力検出器７０から成る自動利得調節回
路と、第１のアナログ−デジタル変換回路（データサン
プリング用の）４０の入力端子との間に、ベクトル変調
器８０が接続されている。但し、図１２に示すベクトル
変調器８０は、図９に示すベクトル変調器８０と同一で
ある。その他の動作は、上記第５実施形態と同一であ
る。(Sixth Embodiment) Next, a sixth embodiment of the present invention will be described with reference to FIG. FIG. 12 is an electric circuit diagram showing the sixth embodiment. In the sixth embodiment, an automatic gain adjustment circuit including the gain control amplifier 10, the low-pass filter 30, and the power detector 70 shown in FIG. 7, and an input terminal of a first analog-digital conversion circuit (for data sampling) 40 , A vector modulator 80 is connected. However, the vector modulator 80 shown in FIG. 12 is the same as the vector modulator 80 shown in FIG. Other operations are the same as those in the fifth embodiment.
【０１１３】（第７実施形態）次に、本発明の第７実施
形態について図１３、図１４（ａ）〜（ｅ）により説明
する。図１２は第７実施形態を示す電気回路図、図１４
（ａ）は、入力信号Ｓｉｎの電力の波形図、図１４
（ｂ）は、遅延回路９０からの遅延信号Ｓｄｌｙの電圧
の波形図、図１４（ｃ）は、コンパレータ９１からの出
力信号Ｓｗｉｎの電圧の波形図、図１４（ｄ）は、ベク
トル復調器からの出力信号Ｓｓｍｐの電力の波形図、図
１４（ｅ）は、対数アンプ２０からの出力信号Ｓｒｅｆ
の電圧の波形図である。(Seventh Embodiment) Next, a seventh embodiment of the present invention will be described with reference to FIGS. 13 and 14 (a) to 14 (e). FIG. 12 is an electric circuit diagram showing a seventh embodiment, and FIG.
(A) is a waveform diagram of the power of the input signal Sin, FIG.
14B is a waveform diagram of the voltage of the delay signal Sdly from the delay circuit 90, FIG. 14C is a waveform diagram of the voltage of the output signal Swin from the comparator 91, and FIG. 14 (e) is a waveform diagram of the power of the output signal Ssmp of FIG.
FIG. 4 is a waveform diagram of the voltage of FIG.
【０１１４】図１３に示すように、サンプリング装置
は、ゲインコントロールアンプ１０、対数アンプ２０、
ローパスフィルタ３０、第１及び第２アナログ−デジタ
ル変換回路４０、５０、及びベクトル復調器８０に加え
て、遅延回路９０、コンパレータ９１及び電圧制御型の
スイッチ９２が設けられている。As shown in FIG. 13, the sampling device comprises a gain control amplifier 10, a logarithmic amplifier 20,
In addition to the low-pass filter 30, the first and second analog-digital conversion circuits 40 and 50, and the vector demodulator 80, a delay circuit 90, a comparator 91, and a voltage-controlled switch 92 are provided.
【０１１５】ここで、ゲインコントロールアンプ１０
は、対数アンプ２０及びローパスフィルタ３０と共にク
ローズドループの自動利得調節回路が構成され、この自
動利得調節回路は、上記第１実施形態と同様に、ゲイン
コントロールアンプ１０からの出力信号の電力をほぼ一
定に保つように動作する。また、対数アンプ２０は、ゲ
インコントロールアンプ１０からの出力信号を第２のア
ナログ−デジタル変換回路（電力検出用）５０に入力す
る。Here, the gain control amplifier 10
Constitutes a closed-loop automatic gain adjustment circuit together with the logarithmic amplifier 20 and the low-pass filter 30. This automatic gain adjustment circuit makes the power of the output signal from the gain control amplifier 10 substantially constant, as in the first embodiment. Work to keep it. The logarithmic amplifier 20 inputs an output signal from the gain control amplifier 10 to a second analog-digital conversion circuit (for power detection) 50.
【０１１６】ゲインコントロールアンプ１０は、その出
力信号を、電圧制御型のスイッチ９２を介してベクトル
復調器８０に出力し、ベクトル復調器８０は、ゲインコ
ントロールアンプ１０からの出力信号を出力信号Ｓｓｍ
ｐ（Ｉ、Ｑ）の２チャンネルに直交復調する。第１のア
ナログ−デジタル変換回路（データサンプリング用の）
４０は、出力信号Ｓｓｍｐ（Ｉ、Ｑ）をサンプリングす
る。The gain control amplifier 10 outputs the output signal to the vector demodulator 80 via the voltage control type switch 92, and the vector demodulator 80 outputs the output signal from the gain control amplifier 10 to the output signal Ssm.
Quadrature demodulation is performed on two channels of p (I, Q). First analog-digital conversion circuit (for data sampling)
40 samples the output signal Ssmp (I, Q).
【０１１７】対数アンプ２０は、その出力信号を遅延回
路９０を介してコンパレータ９１に入力し、遅延回路９
０は、対数アンプ２０からの出力信号に対して遅延時間
Ｔｄだけ遅れた遅延信号Ｓｄｌｙをコンパレータ９１に
出力することになる。コンパレータ９１は、遅延信号Ｓ
ｄｌｙと基準電圧Ｖｔｈａとの比較を行い、遅延信号Ｓ
ｄｌｙが基準電圧Ｖｔｈａを超えたとき、ハイレベルの
出力信号Ｓｗｉｎを出力する。The logarithmic amplifier 20 inputs the output signal to the comparator 91 via the delay circuit 90,
0 outputs to the comparator 91 a delay signal Sdly which is delayed from the output signal from the logarithmic amplifier 20 by the delay time Td. The comparator 91 outputs the delay signal S
dly is compared with the reference voltage Vtha, and the delay signal S
When dly exceeds the reference voltage Vtha, it outputs a high-level output signal Swin.
【０１１８】ここで、電圧制御型のスイッチ９２は、コ
ンパレータ９１からの出力信号Ｓｗｉｎに基づいて、ゲ
インコントロールアンプ１０及びベクトル復調器８０の
間を接続或いは遮断する。Here, the voltage control type switch 92 connects or disconnects between the gain control amplifier 10 and the vector demodulator 80 based on the output signal Swin from the comparator 91.
【０１１９】具体的には、電圧制御型のスイッチ９２
は、コンパレータ９１からのハイレベルの出力信号Ｓｗ
ｉｎを受けたとき、ゲインコントロールアンプ１０及び
ベクトル復調器８０の間を接続して、ベクトル変調器８
０（ベクトル変調器８０のない場合には第１のアナログ
−デジタル変換回路４０）に、ゲインコントロールアン
プ１０からの出力信号をを伝送するように設定した。Specifically, the voltage-controlled switch 92
Is a high-level output signal Sw from the comparator 91.
in, the gain control amplifier 10 and the vector demodulator 80 are connected to connect the vector modulator 8
The output signal from the gain control amplifier 10 is set to be transmitted to 0 (the first analog-to-digital conversion circuit 40 when the vector modulator 80 is not provided).
【０１２０】制御回路６０は、図１５に示すフローチャ
ートに従って、サンプルデータの収集処理を行う。ま
た、図１５に示すステップ１００、ステップ１４０は、
図６に示すステップ１００、ステップ１４０と同一であ
る。The control circuit 60 performs sample data collection processing according to the flowchart shown in FIG. Steps 100 and 140 shown in FIG.
This is the same as step 100 and step 140 shown in FIG.
【０１２１】以上の構成において、図１４（ａ）に示す
入力信号Ｓｉｎの電力変化に対し、コンパレータ９１に
は、図１４（ｂ）に示すように、ゲインコントロールア
ンプ１０の出力電力変化に対応した信号（遅延信号）
が、遅延回路９０によって遅延時間Ｔｄだけ遅延されて
入力される。そして、コンパレータ９１は、遅延回路９
０からの遅延信号と、基準電圧Ｖｔｈａとを比較する
と、コンパレータ９１からの出力信号は、図１４（ｃ）
に示すようになる。In the above configuration, in response to the power change of the input signal Sin shown in FIG. 14A, the comparator 91 responds to the output power change of the gain control amplifier 10 as shown in FIG. Signal (delay signal)
Is input after being delayed by the delay time Td by the delay circuit 90. Then, the comparator 91 includes the delay circuit 9
When the delay signal from 0 is compared with the reference voltage Vtha, the output signal from the comparator 91 is as shown in FIG.
It becomes as shown in.
【０１２２】その後、電圧制御型のスイッチ９２が、コ
ンパレータ９１からの出力信号に基づいてスイッチ制御
し、電圧制御型のスイッチ９２から出力される信号は、
図１４（ｄ）に示すように、ゲインコントロールアンプ
１０から出力された信号のうち、入力信号Ｓｉｎが入力
されてからＴｄの時間分が除去された信号となる。この
信号が、ベクトル復調器８０を介して第１のアナログ−
デジタル変換回路４０に入力される。一方、第２のアナ
ログ−デジタル変換回路５０（電力検出用の）には、図
１４（ｅ）に示すように、信号が入力された直後から電
圧が増加する信号が入力される。Thereafter, the voltage controlled switch 92 performs switch control based on the output signal from the comparator 91, and the signal output from the voltage controlled switch 92 is
As shown in FIG. 14D, the signal output from the gain control amplifier 10 is a signal obtained by removing the time Td from the input of the input signal Sin. This signal is sent to the first analog-
It is input to the digital conversion circuit 40. On the other hand, as shown in FIG. 14E, a signal whose voltage increases immediately after the signal is input is input to the second analog-digital conversion circuit 50 (for power detection).
【０１２３】以下、第７実施形態における制御回路６０
の作動につき図１５を参照して説明すると、図１５に示
すフローチャートは、図６に示すフローチャートのうち
ステップ１１０Ａ、１１０Ｂに置き換えてステップ１６
０が採用されている。従って、制御回路６０は、図６に
示す処理とほとんど同じだが、遅延時間Ｔｄはあらかじ
め設計時に決まった値で製作しているため、時間（アタ
ック時間Ｔａ）を予測する必要はなく、対数アンプ９２
からの出力信号Ｓｒｅｆ（図１３（ｅ）参照）の電圧が
基準値Ｖｔｈｏを上回ることで信号入力を検知した後、
遅延時間Ｔｄだけ待ってからデータの採取を開始すれば
よい。Hereinafter, the control circuit 60 according to the seventh embodiment will be described.
15 will be described with reference to FIG. 15. The flowchart shown in FIG. 15 replaces steps 110A and 110B in the flowchart shown in FIG.
0 has been adopted. Therefore, the control circuit 60 is almost the same as the processing shown in FIG. 6, but it is not necessary to predict the time (attack time Ta) because the delay time Td is manufactured with a value determined in advance at the time of design.
After the signal input is detected when the voltage of the output signal Sref (see FIG. 13 (e)) exceeds the reference value Vtho,
Data collection may be started after waiting for the delay time Td.
【０１２４】ここで、第７実施形態における遅延時間Ｔ
ｄの時間（長さ）は、例えば、図１６に記載のような構
成のフレームを用いる場合、プリアンブルの先頭に含ま
れる同期用信号の送信時間をＴｐ、自動利得調節回路の
アタックタイムをＴａとした場合、Ｔａ≦Ｔｄ＜Ｔｐ
の関係を満たせばよい。これにより、同期用信号のデー
タを得ることができるので、第１のアナログ−デジタル
変換回路４０に接続されるベースバンド回路では、同期
用信号のデータを用いて信号を処理することができる。
但し、ベースバンド回路における電力制御のために、電
力変動が少ない領域を長時間確保した方が好ましいた
め、遅延時間ＴｄはアタックタイムＴａになるべく近づ
けることが望ましい。Here, the delay time T in the seventh embodiment
For example, when a frame having a configuration as shown in FIG. 16 is used, the transmission time of the synchronization signal included at the beginning of the preamble is Tp, and the attack time of the automatic gain adjustment circuit is Ta. In this case, Ta ≦ Td <Tp
What is necessary is to satisfy the relationship. Thereby, the data of the synchronization signal can be obtained, so that the baseband circuit connected to the first analog-digital conversion circuit 40 can process the signal using the data of the synchronization signal.
However, for power control in the baseband circuit, it is preferable to secure an area where power fluctuation is small for a long time. Therefore, it is desirable that the delay time Td be as close as possible to the attack time Ta.
【０１２５】さらに、電圧制御型のスイッチ９２によ
り、入力信号がゲインコントロールアンプ１０に入力さ
れてから遅延時間分Ｔｄの時間だけは、ゲインコントロ
ールアンプ１０からの出力信号が第１のアナログ−デジ
タル変換回路４０に入力されないようになっている。こ
のため、第１のアナログ−デジタル変換回路４０に過大
な電力が入力されることを防止することができる。Further, the output signal from the gain control amplifier 10 is subjected to the first analog-to-digital conversion only for the delay time Td after the input signal is input to the gain control amplifier 10 by the voltage control switch 92. The signal is not input to the circuit 40. Therefore, it is possible to prevent excessive power from being input to the first analog-digital conversion circuit 40.
【０１２６】特に、第１のアナログ−デジタル変換回路
４０として、過大入力に対して破損しやすい特性を持つ
ものを採用したときには、電圧制御型のスイッチ９２
は、過大電力に対する保護回路として作用するため、好
適である。In particular, when the first analog-to-digital conversion circuit 40 having a characteristic that is easily damaged by an excessive input is adopted, the voltage-controlled switch 92 is used.
Is preferable because it functions as a protection circuit against excessive power.
【０１２７】なお、本実施形態では、遅延回路９０は、
対数アンプ２０の出力側に配置されているにすぎず、第
１のアナログ−デジタル変換回路４０に至る回路には、
何ら遅延回路は配置されておらず、第１のアナログ−デ
ジタル変換回路４０への入力信号の位相特性に影響を与
えることはない。さらに、第２のアナログ−デジタル変
換回路５０には、入力信号がゲインコントロールアンプ
１０を経て対数アンプ２０を通して入力されるため、ゲ
インコントロールアンプ１０への入力信号を遅延するこ
となく、検出することが可能となる。In this embodiment, the delay circuit 90
The circuit which is merely arranged on the output side of the logarithmic amplifier 20 and reaches the first analog-digital conversion circuit 40 includes:
No delay circuit is provided, and there is no effect on the phase characteristics of the input signal to the first analog-digital conversion circuit 40. Furthermore, since the input signal is input to the second analog-digital conversion circuit 50 through the logarithmic amplifier 20 through the gain control amplifier 10, it is possible to detect the input signal to the gain control amplifier 10 without delay. It becomes possible.
【０１２８】（第８実施形態）次に、本発明の第８実施
形態について図１７、図１８（ａ）〜（ｅ）を参照して
説明する。図１６は、第８実施形態の電気回路図、図１
８（ａ）は、入力信号Ｓｉｎの電圧の波形図、図１８
（ｂ）は、遅延回路９０からの遅延信号Ｓｄｌｙの電圧
の波形図、図１８（ｃ）は、コンパレータ９１からの出
力信号Ｓｗｉｎの電圧の波形図、図１８（ｄ）は、ベク
トル復調器からの出力信号Ｓｓｍｐの電力の波形図、図
１８（ｅ）は、対数アンプ２０からの出力信号Ｓｒｅｆ
の電圧の波形図である。(Eighth Embodiment) Next, an eighth embodiment of the present invention will be described with reference to FIGS. 17, 18 (a) to 18 (e). FIG. 16 is an electric circuit diagram of the eighth embodiment, and FIG.
8A is a waveform diagram of the voltage of the input signal Sin, FIG.
18B is a waveform diagram of the voltage of the delay signal Sdly from the delay circuit 90, FIG. 18C is a waveform diagram of the voltage of the output signal Swin from the comparator 91, and FIG. 18E is a waveform diagram of the power of the output signal Ssmp of FIG.
FIG. 4 is a waveform diagram of the voltage of FIG.
【０１２９】第８実施形態では、その基本構成が、図１
７に示すように、図１３に示す第７実施形態と実質的に
同様であるが、ゲインコントロールアンプ１０、対数ア
ンプ２０、ローパスフィルタ４０で構成される自動利得
調節回路をオープンループの構成とした点のみ異なる。In the eighth embodiment, the basic configuration is the same as that of FIG.
As shown in FIG. 7, it is substantially the same as the seventh embodiment shown in FIG. 13, except that the automatic gain adjustment circuit including the gain control amplifier 10, the logarithmic amplifier 20, and the low-pass filter 40 has an open-loop configuration. Only the point is different.
【０１３０】図１８（ａ）〜（ｅ）に示す各信号の波形
図においても、図１８（ｄ）に示す信号が、オープンル
ープのために制御誤差が残っている他は上記第７実施形
態と同様の波形となる。また、制御回路６０の作動に関
しても、図１５に示すフローチャートが採用されてい
る。In the waveform diagrams of the signals shown in FIGS. 18A to 18E, the signals shown in FIG. 18D are the same as those of the seventh embodiment except that the control error remains due to the open loop. Has the same waveform as Also, the flowchart shown in FIG. 15 is employed for the operation of the control circuit 60.
【０１３１】（第９実施形態）次に、本発明の第９実施
形態について図１９、図２０（ａ）〜（ｅ）を参照して
説明する。図１８は、第９実施形態を示す電気回路図、
図２０（ａ）は、入力信号Ｓｉｎの電力の波形図、図２
０（ｂ）は、ゲインコントロールアンプ１０から出力さ
れた出力信号Ｓｃｔｌの電圧の波形図、図２０（ｃ）
は、対数アンプ２０からローパスフィルタ４１を通して
出力された信号Ｓｄｌｙの電圧の波形図、図２０（ｄ）
は、ベクトル復調器からの出力信号Ｓｓｍｐの電力の波
形図、図２０（ｅ）は、対数アンプ２０からの出力信号
Ｓｒｅｆの電圧の波形図である。(Ninth Embodiment) Next, a ninth embodiment of the present invention will be described with reference to FIGS. 19 and 20 (a) to (e). FIG. 18 is an electric circuit diagram showing a ninth embodiment,
FIG. 20A is a waveform diagram of the power of the input signal Sin, and FIG.
0 (b) is a waveform diagram of the voltage of the output signal Sctl output from the gain control amplifier 10, and FIG.
FIG. 20D is a waveform diagram of the voltage of the signal Sdly output from the logarithmic amplifier 20 through the low-pass filter 41.
Is a waveform diagram of the power of the output signal Ssmp from the vector demodulator, and FIG. 20E is a waveform diagram of the voltage of the output signal Sref from the logarithmic amplifier 20.
【０１３２】第９実施形態では、オープンループの自動
利得調節回路を構成している点は、上記第８実施形態と
同じであるが、図１７に示す遅延回路９０、コンパレー
タ９１、及びスイッチ９２の代わりに、対数アンプ２０
の出力信号をローパスフィルタ４１を経て極性反転回路
９３を介して電圧制御型の可変減衰器９４の制御端子に
出力するようにしている点が異なる。The ninth embodiment is the same as the eighth embodiment in that an open-loop automatic gain adjustment circuit is formed. However, the delay circuit 90, the comparator 91, and the switch 92 shown in FIG. Instead, logarithmic amplifier 20
Is output to the control terminal of a voltage-controlled variable attenuator 94 via a low-pass filter 41 and a polarity inverting circuit 93.
【０１３３】なお、ここで用いた可変減衰器９４は、制
御電圧が高い場合に減衰量が大きくなるタイプのものを
用いているため、極性反転回路９４によって、図２０
（ｃ）中の信号Ｓｄｌｙの電圧が高いときに、可変減衰
器９４の減衰量を小さくするようにした。もちろん、可
変減衰器９４の特性によっては特に設ける必要はない。
いずれにせよ、対数アンプ２０の出力電圧を、ローパス
フィルタ４０で遅延させた後の信号電圧に比例して、可
変減衰器９４の減衰量が小さくなるように設定すればよ
い。Note that the variable attenuator 94 used here is of a type in which the amount of attenuation increases when the control voltage is high.
When the voltage of the signal Sdly in (c) is high, the amount of attenuation of the variable attenuator 94 is reduced. Of course, depending on the characteristics of the variable attenuator 94, there is no particular need to provide it.
In any case, the output voltage of the logarithmic amplifier 20 may be set so that the attenuation of the variable attenuator 94 becomes smaller in proportion to the signal voltage after being delayed by the low-pass filter 40.
【０１３４】以上の構成により、対数アンプ２０からロ
ーパスフィルタ４１を通して出力された信号Ｓｄｌｙの
波形は、図２０（ｃ）に示すように、入力信号Ｓｉｎの
電力の波形をローパスフィルタ４１で鈍らせ、立ち上が
りを時間Ｔｄだけ遅らせたような波形になる。このた
め、可変減衰器９４を経て出力される信号は、図２０
（ｄ）に示すように、オーバシュートが緩和され、第１
のアナログ−デジタル変換回路４０でサンプリングでき
る上限電力を超えないように設定することが可能とな
る。With the above configuration, the waveform of the signal Sdly output from the logarithmic amplifier 20 through the low-pass filter 41 is made dull by the low-pass filter 41 as shown in FIG. The waveform is such that the rise is delayed by the time Td. For this reason, the signal output through the variable attenuator 94 is
As shown in (d), the overshoot is reduced, and the first
Can be set so as not to exceed the upper limit power that can be sampled by the analog-digital conversion circuit 40 of FIG.
【０１３５】もちろん、別途、対数アンプ２０の出力信
号Ｓｒｅｆを、第２のアナログ−デジタル変換回路５０
（電力検出用の）でモニタ（監視）しているため、入力
信号Ｓｉｎが入力されたことは、対数アンプ２０の出力
信号Ｓｒｅｆの電圧で検出すればよい。従って、制御回
路６０は、すでに説明した図１５に示すフローチャート
に従って、サンプリングデータ収集処理を行うようにす
ればよい。Of course, separately, the output signal Sref of the logarithmic amplifier 20 is converted to the second analog-digital conversion circuit 50.
Since monitoring (monitoring) is performed (for power detection), the input of the input signal Sin may be detected by the voltage of the output signal Sref of the logarithmic amplifier 20. Therefore, the control circuit 60 may perform the sampling data collection processing according to the flowchart shown in FIG.
【０１３６】（第１０実施形態）次に、本発明の第１０
実施形態について図２１、図２２（ａ）〜（ｅ）を参照
して説明する。図２１は、第１０実施形態を示す電気回
路図、図２２（ａ）は、入力信号Ｓｉｎの電力の波形
図、図２２（ｂ）は、遅延回路９０から出力された遅延
信号のＳｄｌｙの電圧の波形図、図２２（ｃ）は、コン
パレータ９１から出力された出力信号Ｓｗｉｎの電圧の
波形図、図２２（ｄ）は、ベクトル復調器８０から出力
された出力信号Ｓｓｍｐの電力の波形図、図２２（ｅ）
は、コンパレータ９５から出力された出力信号Ｓｓｅｎ
の電圧の波形図である。(Tenth Embodiment) Next, a tenth embodiment of the present invention will be described.
Embodiments will be described with reference to FIGS. 21 and 22A to 22E. FIG. 21 is an electric circuit diagram showing the tenth embodiment, FIG. 22A is a waveform diagram of the power of the input signal Sin, and FIG. 22B is the voltage of Sdly of the delay signal output from the delay circuit 90. 22C is a waveform diagram of the voltage of the output signal Swin output from the comparator 91, and FIG. 22D is a waveform diagram of the power of the output signal Ssmp output from the vector demodulator 80. FIG. 22 (e)
Is the output signal Ssen output from the comparator 95.
FIG. 4 is a waveform diagram of the voltage of FIG.
【０１３７】第１０実施形態では、上記第７実施形態に
おいて、第２のアナログ−デジタル変換回路５０をコン
パレータ９５に置き換えた構成であって、コンパレータ
９５は、対数アンプ２０の出力電圧を、基準電圧Ｖｔｈ
ｂと比較し、この基準電圧Ｖｔｈａを上回ったとき、コ
ンパレータ９５の出力信号Ｓｓｅｎがハイレベルとなる
ように設定されている。The tenth embodiment differs from the seventh embodiment in that the second analog-to-digital conversion circuit 50 is replaced by a comparator 95. The comparator 95 converts the output voltage of the logarithmic amplifier 20 to a reference voltage. Vth
b, the output signal Ssen of the comparator 95 is set to a high level when the voltage exceeds the reference voltage Vtha.
【０１３８】ここで、図２１に示すコンパレータ９１
（電圧制御型のスイッチ９２の制御の為の）において、
遅延回路９０からの遅延信号Ｓｄｌｙのレベルを比較判
定する為の基準電圧Ｖｔｈａを採用しており、この基準
電圧Ｖｔｈａは、コンパレータ９５における基準電圧Ｖ
ｔｈｂ以上の値に設定されている（基準電圧Ｖｔｈａ≧
基準電圧Ｖｔｈｂ）。Here, the comparator 91 shown in FIG.
(For controlling the voltage-controlled switch 92)
The reference voltage Vtha for comparing and determining the level of the delay signal Sdly from the delay circuit 90 is adopted.
thb or more (reference voltage Vtha ≧
Reference voltage Vthb).
【０１３９】従って、図２２（ｃ）、（ｅ）に示すよう
に、コンパレータ９５からの出力信号Ｓｓｅｎは、コン
パレータ９１からの出力信号Ｓｗｉｎに比べて、早いタ
イミングでローレベルからハイレベルに変化すると共
に、ハイレベルからローレベルに変化することになる。
制御回路６０は、上述した出力信号Ｓｓｅｎの変化に応
じて、サンプリングデータの収集処理を行う。Therefore, as shown in FIGS. 22C and 22E, the output signal Ssen from the comparator 95 changes from the low level to the high level at an earlier timing than the output signal Swin from the comparator 91. At the same time, it changes from the high level to the low level.
The control circuit 60 performs sampling data collection processing according to the change in the output signal Ssen described above.
【０１４０】第１０実施形態では、図２３に示すフロー
チャートが、図１５に示すフローチャートに代えて採用
されており、図２３に示すフローチャートでは、図１５
に示すフローチャートにおいて、ステップ１００に代え
てステップ１７０が採用されている。In the tenth embodiment, the flowchart shown in FIG. 23 is adopted instead of the flowchart shown in FIG. 15, and in the flowchart shown in FIG.
In the flowchart shown in (1), step 170 is adopted instead of step 100.
【０１４１】ステップ１７０では、入力信号Ｓｉｎが入
力されているか否かの判定にあたり、コンパレータ９５
から出力された出力信号Ｓｓｅｎがハイレベルになるか
否かで判定している。従って、入力信号Ｓｉｎが入力さ
れているか否かの判定を精度良く行うことができる。At step 170, the comparator 95 determines whether or not the input signal Sin is being input.
Is determined based on whether or not the output signal Ssen output from is high level. Therefore, it is possible to accurately determine whether or not the input signal Sin is being input.
【０１４２】ここで、入力信号Ｓｉｎが入力されている
か否かの判定にあたり、上記第７実施形態に述べた第２
のアナログ−デジタル変換回路５０に代わるコンパレー
タ９５で実現が可能であり、上記第７実施形態に比べ
て、回路の簡略化と低コスト化とを図ることができる。Here, in determining whether or not the input signal Sin is being input, the second signal described in the seventh embodiment is used.
Can be realized by a comparator 95 in place of the analog-digital conversion circuit 50, and the circuit can be simplified and the cost can be reduced as compared with the seventh embodiment.
【０１４３】また、本発明の実施にあたり、第１０実施
形態のコンパレータ９５を廃止するようにしてもよい。
これは、ゲインコントロールアンプ１０から出力された
出力信号のうち、第１のアナログ−デジタル変換回路４
０のサンプリング可能な上限電力以下の信号を、電圧制
御型のスイッチ９２によって、第１のアナログ−デジタ
ル変換回路４０を入力しているからである。In implementing the present invention, the comparator 95 of the tenth embodiment may be omitted.
This is because the first analog-to-digital conversion circuit 4 of the output signals output from the gain control amplifier 10
This is because a signal that is equal to or lower than the upper limit power of 0 that can be sampled is input to the first analog-digital conversion circuit 40 by the voltage control switch 92.
【０１４４】さらに、上記第７〜１０実施形態では、電
圧制御型のスイッチ９２をゲインコントロールアンプ１
０とベクトル復調器８０の間に接続した例につき説明し
たが、これに限らず、ベクトル復調器８０と第１のアナ
ログ−デジタル変換回路４０との間に接続するようにし
てもよい。Further, in the seventh to tenth embodiments, the voltage control type switch 92 is connected to the gain control amplifier 1.
Although the example in which the connection is made between 0 and the vector demodulator 80 has been described, the connection is not limited to this, and the connection may be made between the vector demodulator 80 and the first analog-digital conversion circuit 40.
【０１４５】なお、第１０実施形態は、上記第７実施形
態において、第２のアナログ−デジタル変換回路５０を
コンパレータ９５に置き換えたているが、第８或いは第
９実施形態において、同様に、第２のアナログ−デジタ
ル変換回路５０をコンパレータ９５に置き換えるとも可
能である。In the tenth embodiment, the second analog-to-digital conversion circuit 50 is replaced with a comparator 95 in the seventh embodiment. It is also possible to replace the second analog-digital conversion circuit 50 with a comparator 95.
【０１４６】また、上記第８、第９、第１０の実施形態
における遅延時間Ｔｄの設定は、第７実施形態で説明し
た条件と同じになるように設定すればよい。The setting of the delay time Td in the eighth, ninth, and tenth embodiments may be set so as to be the same as the condition described in the seventh embodiment.
【０１４７】なお、上記第７〜１０実施形態は、ベクト
ル復調器８０を接続した状態で実施形態について説明し
たが、これに限らず、ベクトル復調器８０が無く、ゲイ
ンコントロールアンプ１０と第１のアナログ−デジタル
変換回路４０とを直接接続しても同様の効果が得られ
る。The seventh to tenth embodiments have been described with reference to the state in which the vector demodulator 80 is connected. However, the present invention is not limited to this. The vector demodulator 80 is not provided, and the gain control amplifier 10 and the first The same effect can be obtained by directly connecting the analog-digital conversion circuit 40.
【図１】本発明の第１実施形態に係るサンプリング装置
を示す電気回路図である。FIG. 1 is an electric circuit diagram showing a sampling device according to a first embodiment of the present invention.
【図２】（ａ）は、入力信号Ｓｉｎの電力の波形図、
（ｂ）は、ゲインコントロールアンプの出力信号Ｓｓｍ
ｐの電力の波形図、（ｃ）は、対数アンプからの出力信
号Ｓｒｅｆの電圧の波形図である。FIG. 2A is a waveform diagram of the power of an input signal Sin,
(B) shows the output signal Ssm of the gain control amplifier.
FIG. 7C is a waveform diagram of the power of p, and FIG. 7C is a waveform diagram of the voltage of the output signal Sref from the logarithmic amplifier.
【図３】図１に示す制御回路の作動を示すフローチャー
トである。FIG. 3 is a flowchart showing the operation of the control circuit shown in FIG.
【図４】本発明の第２実施形態に係るサンプリング装置
を示す電気回路図である。FIG. 4 is an electric circuit diagram showing a sampling device according to a second embodiment of the present invention.
【図５】（ａ）は、入力信号Ｓｉｎの電力の波形図、
（ｂ）は、ゲインコントロールアンプの出力信号Ｓｓｍ
ｐの電力の波形図、（ｃ）は、対数アンプからの出力信
号Ｓｒｅｆの電圧の波形図である。FIG. 5A is a waveform diagram of the power of an input signal Sin,
(B) shows the output signal Ssm of the gain control amplifier.
FIG. 7C is a waveform diagram of the power of p, and FIG. 7C is a waveform diagram of the voltage of the output signal Sref from the logarithmic amplifier.
【図６】図４に示す制御回路の作動を示すフローチャー
トである。6 is a flowchart showing the operation of the control circuit shown in FIG.
【図７】本発明の第３実施形態に係るサンプリング装置
を示す電気回路図である。FIG. 7 is an electric circuit diagram showing a sampling device according to a third embodiment of the present invention.
【図８】（ａ）は、入力信号Ｓｉｎの電力の波形図、
（ｂ）は、ゲインコントロールアンプの出力信号Ｓｓｍ
ｐの電力の波形図、（ｃ）は、対数アンプからの出力信
号Ｓｒｅｆの電圧の波形図である。FIG. 8A is a waveform diagram of power of an input signal Sin,
(B) shows the output signal Ssm of the gain control amplifier.
FIG. 7C is a waveform diagram of the power of p, and FIG. 7C is a waveform diagram of the voltage of the output signal Sref from the logarithmic amplifier.
【図９】本発明の第４実施形態に係るサンプリング装置
を示す電気回路図である。FIG. 9 is an electric circuit diagram showing a sampling device according to a fourth embodiment of the present invention.
【図１０】図９に示す制御回路の作動を示すフローチャ
ートである。FIG. 10 is a flowchart showing the operation of the control circuit shown in FIG.
【図１１】本発明の第５実施形態に係るサンプリング装
置を示す電気回路図である。FIG. 11 is an electric circuit diagram showing a sampling device according to a fifth embodiment of the present invention.
【図１２】本発明の第６実施形態に係るサンプリング装
置を示す電気回路図である。FIG. 12 is an electric circuit diagram showing a sampling device according to a sixth embodiment of the present invention.
【図１３】本発明の第７実施形態に係るサンプリング装
置を示す電気回路図である。FIG. 13 is an electric circuit diagram showing a sampling device according to a seventh embodiment of the present invention.
【図１４】（ａ）は、入力信号Ｓｉｎの電力の波形図、
（ｂ）は、遅延回路からの遅延信号Ｓｄｌｙの電圧の波
形図、（ｃ）は、コンパレータ９１からの出力信号Ｓｗ
ｉｎの電圧の波形図、（ｄ）は、ベクトル復調器からの
出力信号Ｓｓｍｐの電力の波形図、（ｅ）は対数アンプ
からの出力信号Ｓｒｅｆの電圧の波形図である。FIG. 14A is a waveform diagram of power of an input signal Sin,
(B) is a waveform diagram of the voltage of the delay signal Sdly from the delay circuit, and (c) is an output signal Sw from the comparator 91.
FIG. 3D is a waveform diagram of the voltage of the output signal Ssmp from the vector demodulator, and FIG. 3E is a waveform diagram of the voltage of the output signal Sref from the logarithmic amplifier.
【図１５】図１３に示す制御回路の作動を示すフローチ
ャートである。FIG. 15 is a flowchart showing the operation of the control circuit shown in FIG.
【図１６】データフレームを説明するための図である。FIG. 16 is a diagram for explaining a data frame.
【図１７】本発明の第８実施形態に係るサンプリング装
置を示す電気回路図である。FIG. 17 is an electric circuit diagram showing a sampling device according to an eighth embodiment of the present invention.
【図１８】（ａ）は、入力信号Ｓｉｎの電力の波形図、
（ｂ）は、遅延回路からの遅延信号Ｓｄｌｙの電圧の波
形図、（ｃ）は、コンパレータからの出力信号Ｓｗｉｎ
の電圧の波形図、（ｄ）は、ベクトル復調器からの出力
信号Ｓｓｍｐの電力の波形図、（ｅ）は、対数アンプか
らの出力信号Ｓｒｅｆの電圧の波形図である。FIG. 18A is a waveform diagram of the power of the input signal Sin,
(B) is a waveform diagram of the voltage of the delay signal Sdly from the delay circuit, and (c) is an output signal Swin from the comparator.
(D) is a waveform diagram of the power of the output signal Ssmp from the vector demodulator, and (e) is a waveform diagram of the voltage of the output signal Sref from the logarithmic amplifier.
【図１９】本発明の第９実施形態に係るサンプリング装
置を示す電気回路図である。FIG. 19 is an electric circuit diagram showing a sampling device according to a ninth embodiment of the present invention.
【図２０】（ａ）は、入力信号Ｓｉｎの電力の波形図、
（ｂ）は、ゲインコントロールアンプから出力された出
力信号Ｓｃｔｌの電圧の波形図、（ｃ）は、対数アンプ
からローパスフィルタを通して出力された信号Ｓｄｌｙ
の電圧の波形図、（ｄ）は、ベクトル復調器からの出力
信号Ｓｓｍｐの電力の波形図、（ｅ）は、対数アンプか
らの出力信号Ｓｒｅｆの電圧の波形図である。FIG. 20A is a waveform diagram of the power of the input signal Sin,
(B) is a waveform diagram of the voltage of the output signal Sctl output from the gain control amplifier, and (c) is a signal Sdly output from the logarithmic amplifier through a low-pass filter.
(D) is a waveform diagram of the power of the output signal Ssmp from the vector demodulator, and (e) is a waveform diagram of the voltage of the output signal Sref from the logarithmic amplifier.
【図２１】本発明の第９実施形態に係るサンプリング装
置を示す電気回路図である。FIG. 21 is an electric circuit diagram showing a sampling device according to a ninth embodiment of the present invention.
【図２２】（ａ）は、入力信号Ｓｉｎの電力の波形図、
（ｂ）は、遅延回路から出力された遅延信号Ｓｄｌｙの
電圧の波形図、（ｃ）は、コンパレータから出力された
出力信号Ｓｗｉｎの電圧の波形図、（ｄ）は、ベクトル
復調器から出力された出力信号Ｓｓｍｐの電力の波形
図、（ｅ）は、コンパレータから出力された出力信号Ｓ
ｓｅｎの電圧の波形図である。FIG. 22A is a waveform diagram of the power of the input signal Sin,
(B) is a waveform diagram of the voltage of the delay signal Sdly output from the delay circuit, (c) is a waveform diagram of the voltage of the output signal Swin output from the comparator, and (d) is an output from the vector demodulator. (E) is a waveform diagram of the power of the output signal Ssmp output from the comparator.
It is a waveform diagram of the voltage of sen.
【図２３】図１３に示す制御回路の作動を示すフローチ
ャートである。FIG. 23 is a flowchart showing the operation of the control circuit shown in FIG.
【図２４】データフレームのプレアンプルを説明する為
の図である。FIG. 24 is a diagram for explaining a preamble of a data frame.
【図２５】従来のサンプリング装置を示す電気回路図で
ある。FIG. 25 is an electric circuit diagram showing a conventional sampling device.
１０…ゲインコントロールアンプ、２０…対数アンプ、
４０…アナログ−デジタル変換回路、５０…アナログ−
デジタル変換回路、６０…制御回路、８０…ベクトル復
調器、９２…電圧制御型スイッチ、９０…遅延回路、９
１…コンパレータ、９４…可変減衰器。10: gain control amplifier, 20: logarithmic amplifier,
40 ... analog-digital conversion circuit, 50 ... analog-
Digital conversion circuit, 60: control circuit, 80: vector demodulator, 92: voltage control switch, 90: delay circuit, 9
1 ... Comparator, 94 ... Variable attenuator.
Claims (30)
が制御されるゲインコントロールアンプ（１０）と、 前記ゲインコントロールアンプから出力された出力信号
に応じて、デジタル信号を出力する第１のアナログ−デ
ジタル変換回路（４０）と、 前記ゲインコントロールアンプから出力された出力信号
を出力検出回路（２０）と、 前記出力検出回路から出力された出力信号に応じて、前
記第１のアナログ−デジタル変換回路への入力信号の電
力を予測する電力予測手段（１１０）と、 前記電力予測手段によって予測された電力が、前記第１
のアナログ−デジタル変換回路におけるサンプリング可
能な上限電力以下であるか否かを判定する電力判定手段
（１２０）と、 前記電力判定手段によって、前記予測された電力が前記
第１のアナログ−デジタル変換回路におけるサンプリン
グ可能な上限電力以下であると判定されたとき、前記第
１のアナログ−デジタル変換回路から出力されたデジタ
ル信号の収集を開始する信号収集手段（１４０）とを備
えることを特徴とするサンプリング装置。1. A gain control amplifier (10) whose gain is controlled so as to keep the power of an output signal constant, and a first signal that outputs a digital signal according to an output signal output from the gain control amplifier. An analog-to-digital conversion circuit (40); an output signal output from the gain control amplifier; an output detection circuit (20); and the first analog-to-digital converter according to the output signal output from the output detection circuit. A power prediction unit (110) for predicting the power of the input signal to the conversion circuit; and the power predicted by the power prediction unit is the first power.
Power determination means (120) for determining whether or not the power is equal to or less than an upper limit power that can be sampled in the analog-to-digital conversion circuit, and the power predicted by the power determination means is converted to the first analog-to-digital conversion circuit And a signal collection unit (140) for starting collection of a digital signal output from the first analog-digital conversion circuit when it is determined that the power is equal to or lower than the upper limit power at which sampling can be performed. apparatus.
は、前記出力検出回路から出力された出力信号に応じて
制御されることを特徴とする請求項１に記載のサンプリ
ング装置。2. The sampling device according to claim 1, wherein the gain of the gain control amplifier is controlled in accordance with an output signal output from the output detection circuit.
号をデジタル信号に変換する第２のアナログ−デジタル
変換回路（５０）を備え、 前記電力予測手段は、前記第２のアナログ−デジタル変
換回路から出力されたデジタル信号に応じて、前記第１
のアナログ−デジタル変換回路への入力信号の電力を予
測することを特徴とする請求項１又は２に記載のサンプ
リング装置。3. A second analog-to-digital conversion circuit (50) for converting an output signal output from the output detection circuit into a digital signal, wherein the power prediction means is configured to output the second analog-to-digital conversion circuit. The first signal according to the digital signal output from
The sampling device according to claim 1, wherein the power of an input signal to the analog-to-digital conversion circuit is predicted.
された出力信号をベクトル復調するベクトル復調回路
（８０）を備え、 前記第１のアナログ−デジタル変換回路は、前記ベクト
ル復調回路から出力された復調信号に基づいてデジタル
信号を出力し、 前記電力予測手段は、あらかじめ準備した前記ベクトル
復調回路の変換利得データを参照して、前記第１のアナ
ログ−デジタル変換回路への入力信号の電力を予測する
ことを特徴とする請求項１ないし３のいずれか１つに記
載のサンプリング装置。4. A vector demodulation circuit (80) for vector-demodulating an output signal output from the gain control amplifier, wherein the first analog-digital conversion circuit converts a demodulated signal output from the vector demodulation circuit into a demodulated signal. Outputting a digital signal based on the signal, and the power prediction unit predicts the power of the input signal to the first analog-digital conversion circuit with reference to the conversion gain data of the vector demodulation circuit prepared in advance. The sampling device according to any one of claims 1 to 3, wherein:
利得が制御されるゲインコントロールアンプ（１０）
と、 前記ゲインコントロールアンプから出力された出力信号
に応じて、デジタル信号を出力する第１のアナログ−デ
ジタル変換回路（４０）と、 前記ゲインコントロールアンプへの入力信号を検出する
入力検出器（２０）と、 前記入力検出器から出力された出力信号に応じて、前記
ゲインコントロールアンプへの前記入力信号の入力が開
始されたか否かを判定する入力判定手段（１００）と、 前記入力検出器から出力された出力信号に応じて、前記
ゲインコントロールアンプに前記入力信号が入力されて
から前記ゲインコントロールアンプからの前記出力信号
が一定値に達するまでの時間を予測する時間予測手段
（１１０Ａ）と、 前記入力判定手段が前記ゲインコントロールアンプへの
入力信号の入力が開始されたと判定してから前記時間予
測手段が予測した時間が経過したとき、前記第１のアナ
ログ−デジタル変換回路から出力されたデジタル信号の
収集を開始する信号収集手段（１４０）とを備えること
を特徴とするサンプリング装置。5. A gain control amplifier for controlling the gain so as to keep the power of an output signal constant.
A first analog-to-digital conversion circuit (40) that outputs a digital signal according to an output signal output from the gain control amplifier; and an input detector (20) that detects an input signal to the gain control amplifier. ), Input determination means (100) for determining whether or not input of the input signal to the gain control amplifier has been started in accordance with an output signal output from the input detector; Time estimating means (110A) for estimating a time from when the input signal is input to the gain control amplifier to when the output signal from the gain control amplifier reaches a certain value, according to the output signal output; After the input determination means determines that the input of the input signal to the gain control amplifier has started, When the prediction means has passed the time predicted, the first analog - a sampling device, characterized in that it comprises a signal acquisition means (140) for starting the collection of the digital signal output from the digital conversion circuit.
は、前記入力検出器から出力された出力信号に応じて制
御されることを特徴とする請求項５に記載のサンプリン
グ装置。6. The sampling device according to claim 5, wherein a gain of the gain control amplifier is controlled according to an output signal output from the input detector.
をデジタル信号に変換する第２のアナログ−デジタル変
換回路（５０）を備え、 前記時間予測手段は、前記第２のアナログ−デジタル変
換回路から出力されたデジタル信号に応じて、前記ゲイ
ンコントロールアンプへの入力信号が入力されてから前
記出力信号が前記一定値に達するまでの時間を予測する
ことを特徴とする請求項５又は６に記載のサンプリング
装置。7. A second analog-to-digital converter (50) for converting an output signal output from the input detector to a digital signal, wherein the time estimating unit is configured to perform the second analog-to-digital conversion. 7. The method according to claim 5, wherein a time from when an input signal to the gain control amplifier is input to when the output signal reaches the predetermined value is predicted in accordance with the digital signal output from the control circuit. Sampling equipment.
ゲインコントロールアンプの伝達関数を参照して、前記
ゲインコントロールアンプへの入力信号が入力されてか
ら前記出力信号が前記一定値に達するまでの時間を予測
することを特徴とする請求項５〜７のいずれか１つに記
載のサンプリング装置。8. The time estimating means refers to a transfer function of the gain control amplifier prepared in advance, from when an input signal to the gain control amplifier is input to when the output signal reaches the constant value. The sampling device according to claim 5, wherein time is predicted.
された出力信号を検出する出力検出器（７０）を備え、 前記ゲインコントロールアンプの利得は、前記出力検出
器から出力された出力信号に応じて制御されることを特
徴とする請求項５ないし８のいずれか１つに記載のサン
プリング装置。9. An output detector (70) for detecting an output signal output from the gain control amplifier, wherein the gain of the gain control amplifier is controlled according to the output signal output from the output detector. The sampling device according to any one of claims 5 to 8, wherein:
得が制御されるゲインコントロールアンプ（１０）と、 前記ゲインコントロールアンプから出力された出力信号
に応じて、デジタル信号を出力する第１のアナログ−デ
ジタル変換回路（４０）と、 前記ゲインコントロールアンプへの入力信号を検出する
入力検出器（２０）と、 前記入力検出器から出力された出力信号に応じて、前記
ゲインコントロールアンプへの前記入力信号の入力が開
始されたか否かを判定する入力判定手段（１００）と、 前記入力判定手段が前記ゲインコントロールアンプへの
入力信号の入力が開始されたと判定してから一定時間が
経過したとき、前記第１のアナログ−デジタル変換回路
から出力されたデジタル信号の収集を開始する信号収集
手段（１４０）とを備えることを特徴とするサンプリン
グ装置。10. A gain control amplifier (10) whose gain is controlled to keep the power of an output signal constant, and a first signal for outputting a digital signal according to the output signal output from the gain control amplifier. An analog-to-digital conversion circuit (40); an input detector (20) for detecting an input signal to the gain control amplifier; and an input signal to the gain control amplifier according to an output signal output from the input detector. Input determination means (100) for determining whether or not input of an input signal has been started; and when a predetermined time has elapsed since the input determination means determined that input of an input signal to the gain control amplifier was started. Signal collection means (140) for starting collection of digital signals output from the first analog-digital conversion circuit; Sampling device, characterized in that it comprises.
は、前記入力検出器から出力された出力信号に応じて制
御されることを特徴とする請求項１０に記載のサンプリ
ング装置。11. The sampling device according to claim 10, wherein the gain of the gain control amplifier is controlled according to an output signal output from the input detector.
号をデジタル信号に変換する第２のアナログ−デジタル
変換回路（５０）を備え、 前記入力判定手段は、前記第２のアナログ−デジタル変
換回路から出力されたデジタル信号に応じて、前記ゲイ
ンコントロールアンプへの前記入力信号の入力が開始さ
れたか否かを判定することを特徴とする請求項１０又は
１１に記載のサンプリング装置。12. A second analog-to-digital conversion circuit (50) for converting an output signal output from the input detector into a digital signal, wherein the input determination means is configured to output the second analog-to-digital conversion circuit. The sampling device according to claim 10, wherein it is determined whether or not the input of the input signal to the gain control amplifier has been started according to the digital signal output from the sampling device.
路におけるサンプリング可能な上限電力を越える電力が
前記第１のアナログ−デジタル変換回路に入力されるこ
とを防止する防止手段（９２、９４）を備えることを特
徴とする請求項１０ないし１２のいずれか１つに記載の
サンプリング装置。13. Preventing means (92, 94) for preventing power exceeding an upper limit power that can be sampled in the first analog-digital conversion circuit from being input to the first analog-digital conversion circuit. The sampling device according to claim 10, wherein:
ールアンプからの出力信号の電力を減衰させる減衰手段
（９４）を有し、 前記ゲインコントロールアンプへの前記入力信号に応じ
て、前記第１のアナログ−デジタル変換回路に入力され
る電力が、前記第１のアナログ−デジタル変換回路にお
けるサンプリング可能な上限電力以下になるように前記
減衰手段を制御する減衰制御回路（４１、９３）を備え
ることを特徴とする請求項１３に記載のサンプリング装
置。14. The gain control amplifier further includes an attenuator (94) for attenuating the power of an output signal from the gain control amplifier, and wherein the first analog signal is supplied to the gain control amplifier in accordance with the input signal. An attenuation control circuit (41, 93) for controlling the attenuation means so that the power input to the digital conversion circuit is equal to or less than an upper limit power at which sampling can be performed in the first analog-digital conversion circuit. The sampling device according to claim 13, wherein:
て、前記入力信号の立ち上がり時におけるレベルが滑ら
かに上昇するようにした出力信号を出力する出力信号回
路（４１）と、 前記出力信号回路からの出力信号に基づいて、前記レベ
ル抑制回路からの出力信号のレベルが高くなるほど前記
電力の減衰量が小さくなるように前記減衰手段を制御す
るレベル制御回路（９３）とを有することを特徴とする
請求項１４に記載のサンプリング装置。15. An output signal circuit (41) that outputs an output signal whose level at the time of rising of the input signal rises smoothly in accordance with the input signal to the gain control amplifier. And a level control circuit (93) for controlling the attenuating means based on the output signal from the output signal circuit such that the higher the level of the output signal from the level suppression circuit, the smaller the amount of power attenuation. The sampling device according to claim 14, comprising:
ロールアンプへの前記入力信号の電力を対数変換した値
に対応した出力信号を出力することを特徴とする請求項
５ないし１５のいずれか１つに記載のサンプリング装
置。16. The input detector according to claim 5, wherein the input detector outputs an output signal corresponding to a value obtained by logarithmically converting the power of the input signal to the gain control amplifier. The sampling device according to claim 1.
得が制御されるゲインコントロールアンプ（１０）と、 前記ゲインコントロールアンプから出力された出力信号
に応じて、デジタル信号を出力する第１のアナログ−デ
ジタル変換回路（４０）と、 前記ゲインコントロールアンプから出力された出力信号
を検出する出力検出器（２０）と、 前記出力検出器から出力された出力信号に応じて、前記
ゲインコントロールアンプへの前記入力信号の入力が開
始されたか否かを判定する入力判定手段（１００）と、 前記入力判定手段が前記ゲインコントロールアンプへの
入力信号の入力が開始されたと判定してから一定時間が
経過したとき、前記第１のアナログ−デジタル変換回路
から出力されたデジタル信号の収集を開始する信号収集
手段（１４０）とを備えることを特徴とするサンプリン
グ装置。17. A gain control amplifier (10) whose gain is controlled so as to keep the power of an output signal constant, and a first signal for outputting a digital signal according to the output signal output from the gain control amplifier. An analog-to-digital conversion circuit (40); an output detector (20) for detecting an output signal output from the gain control amplifier; and an output signal output from the output detector to the gain control amplifier. Input determining means (100) for determining whether or not the input of the input signal has been started; and elapse of a predetermined time since the input determining means has determined that input of the input signal to the gain control amplifier has been started. Then, the signal collecting means (which starts collecting digital signals output from the first analog-digital conversion circuit) Sampling device, characterized in that it comprises a 40) and.
は、前記出力検出器から出力された出力信号に応じて制
御されることを特徴とする請求項１７に記載のサンプリ
ング装置。18. The sampling device according to claim 17, wherein the gain of the gain control amplifier is controlled according to an output signal output from the output detector.
号をデジタル信号に変換する第２のアナログ−デジタル
変換回路（５０）を備え、 前記入力判定手段は、前記第２のアナログ−デジタル変
換回路から出力されたデジタル信号に応じて、前記ゲイ
ンコントロールアンプへの前記入力信号の入力が開始さ
れたか否かを判定することを特徴とする請求項１７又は
１８に記載のサンプリング装置。19. A second analog-to-digital converter (50) for converting an output signal output from the output detector to a digital signal, wherein the input determining means is configured to output the second analog-to-digital converter. 19. The sampling apparatus according to claim 17, wherein it is determined whether or not the input of the input signal to the gain control amplifier has been started according to the digital signal output from the sampling apparatus.
号と閾値とを比較する検出比較回路（９５）を備え、 前記入力判定手段は、前記検出比較回路による比較に応
じて、前記ゲインコントロールアンプへの前記入力信号
の入力が開始されたか否かを判定することを特徴とする
請求項１７ないし１９のいずれか１つに記載のサンプリ
ング装置。20. A detection / comparison circuit (95) for comparing an output signal output from the output detector with a threshold value, wherein the input determination unit is configured to control the gain control amplifier in accordance with the comparison by the detection / comparison circuit. 20. The sampling device according to claim 17, wherein it is determined whether the input of the input signal to the input device has been started.
記第１のアナログ−デジタル変換回路の間を接続或いは
遮断するスイッチ手段（９２）と、 前記ゲインコントロールアンプへの入力信号の入力が開
始されてから前記一定時間が経過したとき、前記ゲイン
コントロールアンプ及び前記第１のアナログ−デジタル
変換回路の間を接続するように前記スイッチ手段を制御
するスイッチ制御回路（９０、９１）とを備えることを
特徴とする請求項１７ないし２０のいずれか１つに記載
のサンプリング装置。21. A switch means (92) for connecting or disconnecting between said gain control amplifier and said first analog-digital conversion circuit, and said constant after input of an input signal to said gain control amplifier is started. A switch control circuit (90, 91) for controlling the switch means so as to connect between the gain control amplifier and the first analog-digital conversion circuit when time has elapsed. Item 21. The sampling device according to any one of Items 17 to 20.
を前記一定時間だけ遅延させる遅延回路（２０）と、 前記遅延回路から出力された出力信号と閾値との比較に
応じて、前記スイッチ手段を制御する制御比較回路（９
１）とを備えることを特徴とする請求項２１に記載のサ
ンプリング装置。22. The switch control circuit, comprising: a delay circuit (20) for delaying an output signal output from the gain control amplifier by the predetermined time; and a switch for comparing the output signal output from the delay circuit with a threshold value. Accordingly, a control comparison circuit (9) for controlling the switch means
22. The sampling device according to claim 21, comprising: 1).
ールアンプに入力信号が入力されてから前記入力信号が
一定値に達するまでの時間以上で、かつ、送信データフ
レームの先頭に設けられた信号の時間以下であることを
特徴とする請求項１０ないし２２のいずれか１つに記載
のサンプリング装置。23. The fixed time is equal to or longer than the time from when an input signal is input to the gain control amplifier to when the input signal reaches a fixed value, and the time of a signal provided at the beginning of a transmission data frame. 23. The sampling device according to claim 10, wherein:
力された出力信号をベクトル復調するベクトル復調回路
（８０）を有し、 前記第１のアナログ−デジタル変換回路は、前記ベクト
ル復調回路から出力された復調信号をデジタル信号に変
換することを特徴とする請求項１ないし３、５ないし２
３のいずれか１つに記載のサンプリング装置。24. A vector demodulation circuit (80) for performing vector demodulation on an output signal output from the gain control amplifier, wherein the first analog-digital conversion circuit includes a demodulated signal output from the vector demodulation circuit. Is converted into a digital signal.
3. The sampling device according to any one of 3.
記利得が、前記ゲインコントロールアンプから出力され
る出力信号に対し対数的に変動するように制御されるこ
とを特徴とする請求項１ないし２４のいずれか１つに記
載のサンプリング装置。25. The gain control amplifier according to claim 1, wherein the gain is controlled so that the gain varies logarithmically with respect to an output signal output from the gain control amplifier. The sampling device according to one.
ロールアンプから出力された出力信号の電力を対数変換
した値に対応した出力信号を出力することを特徴とする
１ないし４、１７ないし２５のいずれか１つに記載のサ
ンプリング装置。26. The output detector according to claim 1, wherein the output detector outputs an output signal corresponding to a value obtained by logarithmically converting the power of the output signal output from the gain control amplifier. A sampling device according to any one of the preceding claims.
得が制御されるゲインコントロールアンプ（１０）と、 前記ゲインコントロールアンプから出力された出力信号
に応じて、デジタル信号を出力する第１のアナログ−デ
ジタル変換回路（４０）と、 前記ゲインコントロールアンプから出力される出力信号
のうち、前記第１のアナログ−デジタル変換回路におけ
るサンプリング可能な上限電力を越える信号を破棄する
破棄手段（５０、６０）とを備えることを特徴とするサ
ンプリング装置。27. A gain control amplifier (10) whose gain is controlled so as to keep the power of an output signal constant, and a first signal for outputting a digital signal according to the output signal output from the gain control amplifier. An analog-to-digital conversion circuit (40), and a discarding means (50, 60) for discarding a signal exceeding an upper limit power that can be sampled in the first analog-to-digital conversion circuit, out of output signals output from the gain control amplifier. ).
力された出力信号の電力を対数変換した値に対応した出
力信号を出力する対数アンプ（２０）を備え、 前記破棄手段は、前記対数アンプから出力された出力信
号に応じて、前記ゲインコントロールアンプから出力さ
れる出力信号のうち、前記第１のアナログ−デジタル変
換回路におけるサンプリング可能な上限電力を越える信
号を破棄することを特徴とする請求項２７に記載のサン
プリング装置。28. A logarithmic amplifier (20) for outputting an output signal corresponding to a value obtained by logarithmically converting the power of the output signal output from the gain control amplifier, wherein the discarding unit outputs the output signal from the logarithmic amplifier. 28. The output signal output from the gain control amplifier according to an output signal, wherein a signal exceeding an upper limit power that can be sampled in the first analog-digital conversion circuit is discarded. Sampling equipment.
力信号を検出する入力検出器（２０）を備え、 前記破棄手段は、前記入力検出器から出力された出力信
号に応じて、前記ゲインコントロールアンプから出力さ
れる出力信号のうち、前記第１のアナログ−デジタル変
換回路におけるサンプリング可能な上限電力を越える信
号を破棄することを特徴とする請求項２８に記載のサン
プリング装置。29. An input detector (20) for detecting an input signal to the gain control amplifier, wherein the discarding means outputs the signal from the gain control amplifier according to the output signal output from the input detector. 29. The sampling apparatus according to claim 28, wherein, of the output signals to be output, a signal exceeding an upper limit power that can be sampled in the first analog-digital conversion circuit is discarded.
得が制御されるゲインコントロールアンプ（１０）と、 前記ゲインコントロールアンプから出力された出力信号
に応じて、デジタル信号を出力する第１のアナログ−デ
ジタル変換回路（４０）と、 前記ゲインコントロールアンプから出力される出力信号
のうち、前記第１のアナログ−デジタル変換回路におけ
るサンプリング可能な上限電力以下のものだけを前記第
１のアナログ−デジタル変換回路に出力する信号出力手
段（９２）とを備えることを特徴とするサンプリング装
置。30. A gain control amplifier (10) whose gain is controlled so as to keep the power of an output signal constant, and a first signal for outputting a digital signal according to an output signal output from the gain control amplifier. An analog-to-digital conversion circuit (40), and among the output signals output from the gain control amplifier, only the signal that is equal to or less than the upper limit power that can be sampled in the first analog-to-digital conversion circuit is the first analog-to-digital signal. A signal output means (92) for outputting to a conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31865099A JP4292655B2 (en) | 1999-11-09 | 1999-11-09 | Sampling device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31865099A JP4292655B2 (en) | 1999-11-09 | 1999-11-09 | Sampling device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001136036A true JP2001136036A (en) | 2001-05-18 |
| JP4292655B2 JP4292655B2 (en) | 2009-07-08 |
Family
ID=18101512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31865099A Expired - Fee Related JP4292655B2 (en) | 1999-11-09 | 1999-11-09 | Sampling device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4292655B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006521057A (en) * | 2003-03-14 | 2006-09-14 | インターディジタル テクノロジー コーポレイション | Enhanced automatic gain control mechanism for time slot data transmission |
| JP2010141715A (en) * | 2008-12-12 | 2010-06-24 | Canon Inc | Image capturing apparatus and system |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758414A (en) * | 1980-09-25 | 1982-04-08 | Fujitsu Ltd | Analog-to-digital conversion circuit providing agc function |
| JPS6333222U (en) * | 1986-08-19 | 1988-03-03 | ||
| JPS6465927A (en) * | 1987-09-04 | 1989-03-13 | Fujitsu Ltd | Automatic gain switching system for a/d converter |
| JPH04196622A (en) * | 1990-11-26 | 1992-07-16 | Saitama Nippon Denki Kk | Transmitter with transmission power control function |
| JPH06244754A (en) * | 1992-12-25 | 1994-09-02 | Toshiba Corp | Radio receiver |
| JPH06508012A (en) * | 1991-06-03 | 1994-09-08 | モトローラ・インコーポレーテッド | Power control circuit to achieve wide dynamic range in transmitter |
| JPH088747A (en) * | 1994-06-16 | 1996-01-12 | Nok Corp | A/d conversion circuit |
| JPH09135134A (en) * | 1995-11-09 | 1997-05-20 | Nikon Corp | Gain setting method |
| JPH09186732A (en) * | 1995-12-28 | 1997-07-15 | Nagano Japan Radio Co | Quadrature demodulator |
| JPH1022758A (en) * | 1996-07-02 | 1998-01-23 | Densoo:Kk | Temperature compensated power detection circuit of wide operation range for portable rf transmission terminal equipment |
| JPH1065540A (en) * | 1996-08-23 | 1998-03-06 | Tanita:Kk | Electronic balance for making one time of measurement into plural times in short time |
| JPH10117219A (en) * | 1996-05-10 | 1998-05-06 | Motorola Inc | Method and circuit for attenuating base-band signal |
-
1999
- 1999-11-09 JP JP31865099A patent/JP4292655B2/en not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758414A (en) * | 1980-09-25 | 1982-04-08 | Fujitsu Ltd | Analog-to-digital conversion circuit providing agc function |
| JPS6333222U (en) * | 1986-08-19 | 1988-03-03 | ||
| JPS6465927A (en) * | 1987-09-04 | 1989-03-13 | Fujitsu Ltd | Automatic gain switching system for a/d converter |
| JPH04196622A (en) * | 1990-11-26 | 1992-07-16 | Saitama Nippon Denki Kk | Transmitter with transmission power control function |
| JPH06508012A (en) * | 1991-06-03 | 1994-09-08 | モトローラ・インコーポレーテッド | Power control circuit to achieve wide dynamic range in transmitter |
| JPH06244754A (en) * | 1992-12-25 | 1994-09-02 | Toshiba Corp | Radio receiver |
| JPH088747A (en) * | 1994-06-16 | 1996-01-12 | Nok Corp | A/d conversion circuit |
| JPH09135134A (en) * | 1995-11-09 | 1997-05-20 | Nikon Corp | Gain setting method |
| JPH09186732A (en) * | 1995-12-28 | 1997-07-15 | Nagano Japan Radio Co | Quadrature demodulator |
| JPH10117219A (en) * | 1996-05-10 | 1998-05-06 | Motorola Inc | Method and circuit for attenuating base-band signal |
| JPH1022758A (en) * | 1996-07-02 | 1998-01-23 | Densoo:Kk | Temperature compensated power detection circuit of wide operation range for portable rf transmission terminal equipment |
| JPH1065540A (en) * | 1996-08-23 | 1998-03-06 | Tanita:Kk | Electronic balance for making one time of measurement into plural times in short time |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006521057A (en) * | 2003-03-14 | 2006-09-14 | インターディジタル テクノロジー コーポレイション | Enhanced automatic gain control mechanism for time slot data transmission |
| US7684524B2 (en) | 2003-03-14 | 2010-03-23 | Interdigital Technology Corporation | Enhanced automatic gain control mechanism for time-slotted data transmissions |
| JP2010141715A (en) * | 2008-12-12 | 2010-06-24 | Canon Inc | Image capturing apparatus and system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4292655B2 (en) | 2009-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183078B2 (en) | Control signal generation circuit, automatic gain control circuit using the same, receiver using the same, and communication system using the same | |
| JP3180682B2 (en) | Receiving machine | |
| EP0758162B1 (en) | DC offset compensation device | |
| US6167244A (en) | Gain control method and receiver | |
| US6904274B2 (en) | System and method for inverting automatic gain control (AGC) and soft limiting | |
| FI106325B (en) | Method and apparatus for controlling power control | |
| US20010028275A1 (en) | Gain control device for packet signal receiver | |
| US7149263B2 (en) | AGC method and circuit for digital radio receiver | |
| EP1645029B1 (en) | A method and apparatus for automatic gain control of a wireless receiver | |
| KR20030067687A (en) | A radio receiver | |
| US7110735B2 (en) | Automatic gain control system | |
| US7386074B1 (en) | Digital automatic gain control method and apparatus | |
| JP2586214B2 (en) | Digital automatic gain control | |
| US6744330B1 (en) | Adaptive analog equalizer | |
| US7231006B2 (en) | Receiver and method for generating a control signal | |
| US7336743B2 (en) | Automatic gain control and its controlling method | |
| JP4422116B2 (en) | AGC control method and AGC circuit | |
| JPH0946286A (en) | Transmission power controller in satellite communication earth station | |
| JP2001136036A (en) | Sampling device | |
| US20020075944A1 (en) | Automatic gain control circuit and method for direct sequence spread spectrum receiver | |
| JP4171191B2 (en) | AGC control method and AGC circuit | |
| JP4148813B2 (en) | Reception circuit and mobile radio receiver using the same | |
| US7447283B2 (en) | Method for automatic gain control, for instance in a telecommunication system, device and computer program product therefor | |
| CN115102612B (en) | Gain control method, device, gain controller and signal receiving end | |
| KR100241764B1 (en) | Automatic gain cintroller using hdtv |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |