JPH0887243A - ビデオ画像を表示マトリックスに適した画像へ変換する方法 - Google Patents

ビデオ画像を表示マトリックスに適した画像へ変換する方法

Info

Publication number
JPH0887243A
JPH0887243A JP7111854A JP11185495A JPH0887243A JP H0887243 A JPH0887243 A JP H0887243A JP 7111854 A JP7111854 A JP 7111854A JP 11185495 A JP11185495 A JP 11185495A JP H0887243 A JPH0887243 A JP H0887243A
Authority
JP
Japan
Prior art keywords
signal
memory
image
module
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7111854A
Other languages
English (en)
Inventor
Thierry Leroux
ルルー ティエリー
Christian Massart
マッサール シュリスティアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EssilorLuxottica SA
Original Assignee
Essilor International Compagnie Generale dOptique SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Essilor International Compagnie Generale dOptique SA filed Critical Essilor International Compagnie Generale dOptique SA
Publication of JPH0887243A publication Critical patent/JPH0887243A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【目的】 ビデオ画像を表す映像信号を眼鏡レンズの心
だし機器で使用される表示マトリックスに合わせた画像
を表す信号へ変換するための方法と装置とが開示され
る。 【構成】 この装置は、レンズのビデオ画像供給部と眼
鏡枠のデータ付加部と枠の画像とレンズの画像に重ね合
わせられる調整パターンとを生成するマイクロプロセッ
サと平面パネル表示器とで構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はビデオ画像を表示マトリ
ックスに適した画像へ変換する方法に係わる。この方法
は特に白黒CCD(電荷結合素子）カメラからの画像をLCD
(液晶表示器）型表示マトリックスに合わせた画像への
変換に適用される。本発明はこの方法を実行するための
装置にも係わる。本発明は特に眼鏡レンズなどのガラス
製対象物の心だしに有用である。本明細書および特許請
求の範囲において、「画像」という表現は実際の画像す
なわち実際に物理的に可視の表現と陰極線管(CRT) や表
示マトリックス上に画像を表現させることができる画像
に対応した信号との両方を意味するものとする。
【０００２】
【従来の技術】周知のCCD カメラによれば、標準化され
たCCIR形式の画像を容易に生成できる。このカメラは使
用し易く小型である。しかし、得られた画像は陰極線管
型表示器上でしか使用できない。この種の画面の場合、
良質の画像は保証されるものの平面パネル表示器よりも
かさばり、同じ画像を維持すると残留磁気現象が発生す
るという問題がある。測定のために使用すると、経時的
な画像の安定性に係わる問題と、画面のガラスの厚みと
湾曲した形状とに起因する視差の問題とが生じる。
【０００３】
【発明が解決しようとする課題】LCD 型表示器ならば上
記の問題を簡単に解決できる。すなわち、LCD 表示器は
かさばらないし、画像を画面上に長時間放置しても残留
磁気には曝されないし、視差の問題や経時的画像浮動の
問題にも無縁である。にもかかわらず、CCD カメラから
の画像をLCD 上に表示させるためのシステムはない。
【０００４】これは光学分野において特に顕著である。
眼鏡士は、眼鏡ガラスやレンズをそれらを受け止めるた
めの保持器に正確に位置づけなければならない。レンズ
の画像を保持器およびその枠などの画像と同時に陰極線
画面の上で観察可能にするための機械はある。この機械
は画像を撮影するためのCCD 型カメラに連動する。画像
は、発光ダイオードからの光による照明光の下で不透明
な画面上にレンズによって投影される。CCD カメラによ
って撮影された画像は陰極線画面上に投影される。同時
に枠の画面も投影される。陰極線管の代わりに平面LCD
を使用することによって、上記のシステムは一層向上す
る。
【０００５】本発明の目的の一つは、CCD カメラからの
画像を入力として受信しLCD に適した画像を出力端子か
ら供給する装置を提供することにある。当該の技術分野
において周知の唯一の装置はLCD の表示マトリックスを
扱う図形制御器である。これによれば、VGA(ビデオ図形
分析器）形式の画像あるいは別の形式の画像例えば非VG
A 非インターレース非同期画像をそのマトリックスで表
示できる。しかし、この装置の回路構成は、CCD カメラ
などからのCCIR形式画像やEIA(電子産業協会）形式画像
を受信するのには適さない。
【０００６】
【課題を解決するための手段および作用】本発明は上記
の問題に鑑み、白黒CCD カメラの優位性とLCD 表示マト
リックスの優位性の両方をまとめて提供する。本発明
は、ビデオ画像を表す映像信号を表示マトリックスに合
わせた画像を表す信号へ変換するための方法を提供す
る。この方法は、 ‐有効な偶数フィールド情報と奇数フィールド情報とか
ら映像信号用のフィールド／走査線同期情報を弁別する
段階と、 ‐有効な情報を偶数フィールドと奇数フィールドとに対
応するデジタル信号へ変換する段階と、 ‐映像信号に同期して、偶数フィールドに対応するデジ
タル信号をメモリ手段の偶数部に書き込み、奇数フィー
ルドに対応するデジタル信号をメモリ手段の奇数部に書
き込む段階と、 ‐表示マトリックスに合わせて再構築される画像を表す
信号に同期して、メモリ手段の奇数部からの奇数フィー
ルドの走査線の一つに対応するデジタル信号の読み取り
とメモリ手段の偶数部からの偶数フィールドの走査線一
つに対応するデジタル信号の読み取りとを交互に行う段
階と、 ‐読み取られた信号から表示マトリックスに合わせた画
像を再構築する段階と、で構成される。
【０００７】優先的実施例においては、前記読み取り段
階と書き込み段階とは、前記メモリ手段の偶数部と奇数
部の両方に対して同時に実行される。
【０００８】本発明は上記の方法を実現するための装置
をも提供する。この装置は、 ‐ビデオ画像を受信して変換し、偶数フィールドと奇数
フィールドとに対応するデジタル信号を合成フィールド
／走査線同期信号と共に出力端子から供給するための映
像アナログ‐デジタル変換器と、 ‐少なくとも一つの偶数部と少なくとも一つの奇数部と
を備え、非同期の読み取り処理と書き込み処理との際に
アクセス可能な画像記憶メモリと、 ‐変換器からの信号の前記メモリへの書き込みと前記メ
モリの読み取りとを管理し、表示マトリックスに合わせ
た信号を出力端子から供給する図形制御器と、で構成さ
れる。
【０００９】優先的実施例においては、前記メモリは、
映像信号の偶数フィールドの上部と映像信号の奇数フィ
ールドの上部と映像信号の偶数フィールドの下部と映像
信号の奇数フィールドの下部とに対応する四つの部分で
構成される。
【００１０】図形制御器は、 ‐映像信号の有効なウィンドウを検出するための映像同
期モデュールと、 ‐アナログ‐デジタル変換器からのデジタル信号に対し
て前記メモリ部分で書き込み同期を実行するための書き
込みモデュールと、 ‐メモリでの読み取り同期と表示マトリックスに合わせ
た信号の生成とを実行するための読み取りモデュール
と、 ‐前記メモリから読み取られた信号を表示マトリックス
に合わせた信号へ変換するための処理モデュールと、で
構成される。
【００１１】優先的実施例によれば、処理モデュール
は、メモリから読み取られた信号の値を階調値へと変換
するための階調パレットモデュールと、階調パレットモ
デュールから受信された信号を直列に配置して表示マト
リックスに合わせた信号を構築するためのインターフェ
イスモデュールとで構成される。
【００１２】優位な実施例においては、装置は更に表示
マトリックス画像に挿入する画像を受信するための画像
挿入メモリで構成され、図形制御器は更に、画像挿入メ
モリの読み取りを管理し挿入画像が組み込まれた表示マ
トリックスに合わせた信号を出力端子から供給する。
【００１３】この場合、図形制御器は、 ‐映像信号の有効なウィンドウを検出するための映像同
期モデュールと、 ‐アナログ‐デジタル変換器からのデジタル信号に対し
てメモリ部分で書き込み同期を実行するための書き込み
モデュールと、 ‐メモリでの読み取り同期と表示マトリックスに合わせ
た信号の生成とを実行するための読み取りモデュール
と、 ‐画像挿入メモリの読み取りや書き込みを可能にするた
めの画像挿入メモリ管理モデュールとアドレス生成モデ
ュールと、 ‐メモリから読み取られた信号と前記挿入メモリから読
み取られた信号とを多重化するためのモデュールと、 ‐多重化モデュールからの信号を表示マトリックスに合
わせた信号へ変換するための処理モデュールと、で構成
される。
【００１４】この場合、処理モデュールは、好適には、
メモリから読み取られた信号の値を階調値へ変換するた
めの階調パレットモデュールと、階調パレットモデュー
ルから受信された信号を直列に配置して表示マトリック
スに合わせた信号を構築するためのインターフェイスモ
デュールとで構成される。
【００１５】本発明はレンズ心だし装置を提供する。こ
の装置は、 ‐心だしされるレンズのビデオ画像供給部と、 ‐眼鏡枠の画像と前記画像に挿入される調整パターンの
画像とを生成するマイクロプロセッサで構成される眼鏡
枠読み取り部と、 ‐表示マトリックスを備えた表示器と、で構成される。
【００１６】
【実施例および発明の効果】図２はガラス対象物の心だ
しを行う装置へ本発明を適用させた場合の概略ブロック
図である。図２の心だし装置は、ガラス対象物のCCIRあ
るいはEIA(電子産業協会）形式のビデオ画像を供給して
処理するための第一装置１で構成される。一般的に、第
一装置１は、処理対象のガラス対象物を搬送するための
支持器と対象物を照明するための装置とガラス対象物を
撮影するためのCCD カメラとから成る。第一装置１は出
力端子２からガラス対象物のビデオ画像を供給する。
【００１７】図２の装置は更に、眼鏡枠画像読み取り部
３すなわち所定枠の画像出力部で構成される。この種の
装置は既に先行技術で周知のものである。読み取り部３
は、調整に使用されるパターンを生成できるマイクロプ
ロセッサで構成される。読み取り部３は、出力端子４を
介して枠とパターンとを表す信号を出力して第一装置１
からのガラス対象物の画像に重ね合わせる。次に、これ
らの信号の構成について詳細に説明する。
【００１８】図２の装置は更に、ガラス対象物の画像と
枠とパターンとを表示するためのLCD5で構成される。先
に説明したように、LCD パネル５を使用することで、か
さばりや経時的不安定性や周知の素子間の視差といった
問題を回避できる。LCD5は入力端子６を介して表示対象
の画像を受け取る。
【００１９】図２の装置は更に本発明の方法を実現する
画像変換装置７で構成される。この画像変換装置の構成
と動作とについて図５と６を参照して詳細に説明する。
画像変換装置７はLCD 用の画像を生成する。そして、処
理対象のガラス対象物の画像と眼鏡枠の画像とパターン
の画像とを重ね合わせる。得られた画像はLCD5の入力端
子６へ送信されて表示される。
【００２０】図２の装置はガラス対象物の画像と眼鏡枠
の画像とパターンの画像とをLCD に表示させることがで
きる。このため上記の優位性が保証される。
【００２１】図１は本発明に係わる方法を実行するため
の装置10の第一実施例を示すブロック図である。図１の
装置はビデオ画像を表示マトリックスに合わせた画像に
変換できる。装置10は入力端子を介して映像信号を受信
する。図１において、この信号を供給するのはビデオカ
メラ12である。装置10は出力端子13を介してLCD に適し
た画像信号を出力する。LCD14 を図１に図示する。装置
10はマイクロプロセッサ15によって制御される。
【００２２】装置10はビデオ画像信号を受信するための
装置10の入力端子に接続された映像アナログ‐デジタル
変換器16で構成される。変換器16は例えばBT252Brooktr
ee型変換器であり、次の機能をもつ。 ‐８ビットフラッシュ変換、 ‐映像信号フィールド／走査線同期検出、 ‐映像信号のための直線性補正表として使用されマイク
ロプロセッサ15によってアクセスされる256 ×８ビット
RAM メモリ、 ‐マイクロプロセッサ15によってプログラム可能な変換
利得とDCオフセット。
【００２３】装置10には、非同期書き込みモードと非同
期読み取りモードとでアクセス可能な二重ポートRAM メ
モリ例えばテキサス・インストールメント社製TMS4C105
0 型メモリで構成された画像を格納するためのメモリ17
が設けられる。このメモリは例えば非同期読み取り／書
き込み処理を行う疑似静的先入れ先出しRAM で構成さ
れ、奇数部と偶数部との二つの部分に分割される。偶数
部と奇数部は各々上部と下部とに分離される。
【００２４】装置10にはマイクロプロセッサ15に結合さ
れた図形制御器18が内蔵される。図形制御器18は変換器
16とメモリ17とに接続される。メモリ17は図形制御器18
の制御の下で映像アナログ‐デジタル変換器16からの出
力によって書き込みアドレスを指定される。メモリ17の
読み取り／書き込みアドレス指定は図形制御器18を介し
てマイクロプロセッサ15によって行われる。図形制御器
18は装置10の出力端子13に接続されLCD 画像信号を出力
する。図形制御器18をPLD(プログラム可能論理機構）回
路として実現してもよい。装置10の様々な機能について
図３を参照して説明する。
【００２５】図１の装置の動作は次の通りである。変換
器16は、カメラ12から受信した映像信号を処理してフィ
ールド／走査線同期データから有効なデータを区別す
る。「有効なデータ」という用語については、偶数フィ
ールドの走査線と奇数フィールドの走査線各々の画素の
階調値に対応するデータを意味するものとする。有効な
データは変換器16でデジタル化される。変換器からの出
力において、偶数フィールドと奇数フィールドとからの
有効なデータは入力映像信号に同期してデジタル信号と
して求められる。
【００２６】有効なデータはメモリ17の偶数部と奇数部
とに書き込まれる。すなわち、偶数フィールド用の有効
なデジタルデータが変換器16の出力端子から得られた
ら、そのデータはメモリ17の偶数部に書き込まれ、奇数
フィールドのデジタルデータが変換器16から得られた
ら、そのデータはメモリ17の奇数部に書き込まれる。書
き込みは映像信号に同期して実行される。
【００２７】同時に、メモリ17の偶数部と奇数部に書き
込まれたデータが読みだされる。このときは映像信号に
同期させずに、LCD14 を駆動する図形制御器18の周波数
と互換性のある周波数で読みだされる。このようにして
読みだされたデータは図形制御器によって使用され図形
画面上に表示される。メモリ17に対する読み取り処理と
書き込み処理とは非同期であり図形制御器18によって制
御される。より明確にするために図３と４を参照して説
明する。
【００２８】図３は、図１の装置10で記憶を行うメモリ
17の一実施例を示すブロック図である。メモリ17は、四
つのメモリ平面20、21、22および23に分割される。これ
らの平面は、映像信号の偶数フィールドの上部と映像信
号の奇数フィールドの上部と映像信号の偶数フィールド
の下部と映像信号の奇数フィールドの下部とに対応す
る。
【００２９】書き込み処理中、四つのメモリ平面は各々
入力端子を介して四つのビットD0〜D3を受信する。これ
らのビットは、変換器16からの偶数フィールドと奇数フ
ィールドに対応する有効な信号によって表される。四つ
の書き込み選択信号WEU 、WOU 、WEL およびWOL によっ
て、メモリ平面20、21、22および23のどれに信号D0〜D3
を書き込むかを指定できる。
【００３０】読み取りモードでは、二つの上側メモリ平
面20と21が有効なデータを四つのビットUD0 〜UD3 で図
形制御器に出力する。同様に、二つの下側メモリ平面22
と23が有効なデータを四つのビットLD0 〜LD3 で図形制
御器に供給する。二つの信号REとROによって、偶数フィ
ールド用のメモリ平面20と22から読み取るか奇数フィー
ルド用メモリ平面21と23から読み取るかを選択できる。
【００３１】図１を参照して説明したように、メモリ17
は非同期に書き込まれ読み取られる。図形制御器は信号
WEU 、WOU 、WEL 、WOL 、REおよびROを発行して様々な
メモリ平面での読み取りと書き込みの制御を可能にす
る。偶数フィールドと奇数フィールドとにメモリ17を分
割することによって、メモリ平面20と22あるいは22と23
のどれにでもいつでも書き込みを行うことができる。メ
モリ17を画像の上部と下部と対応させて分割することに
よって、LCD 用の信号を簡単に構築できる。LCDも上部
と下部とに分離される。
【００３２】図４は図１の装置の図形制御器18の一実施
例を示すブロック図である。図形制御器18の様々なモデ
ュールを図解する。図４に変換器16とマイクロプロセッ
サ15と表示器14とメモリ17とを示す。図形制御器18には
クロック発生源（図示せず）が設けられる。
【００３３】図形制御器18は、映像信号の有効なウィン
ドウすなわち有効な映像信号情報を得られる時間ウィン
ドウを検出可能な映像同期モデュール30で構成される。
映像同期モデュール30は変換器16からフィールド／走査
線同期信号を受信する。また、制御器18内のクロック発
生源からクロックを受信する。映像同期モデュール30
は、出力端子を介して同期信号をメモリ17への書き込み
を支配するクロックと共に発行する。
【００３４】図形制御器18はメモリ17へ書き込みを行う
ためのモデュール31で構成される。書き込みモデュール
31は、受信した映像信号に同期してメモリ17への書き込
み信号WEU 、WOU 、WEL およびWOL を生成する。書き込
みモデュール31は、図示しない外部発振器からのクロッ
クと共に有効な映像信号の存在を表す信号を変換器16か
ら受信する。書き込みモデュール31は更に、同期信号と
映像同期モデュール30からのメモリ17への書き込みを支
配するクロックとを受信する。受信情報に基づいて、書
き込みモデュール31はメモリ17に対する書き込み信号WE
U 、WOU 、WELおよびWOL を生成する。また、メモリ17
に対する書き込みリセット信号と書き込みクロックとを
生成する。
【００３５】映像同期モデュール30と書き込み同期モデ
ュール31とによって、受信映像信号に同期して図形制御
器18からメモリ17への書き込みを制御できる。図形制御
器18は読み取りモデュール32で構成される。読み取りモ
デュール32はメモリ17の読み取りを同期化させLCD14 用
の信号を発生させる。読み取りモデュール32は図形制御
器18からクロックを受信する。また、読み取り信号REと
ROを偶数フィールド用のメモリ平面20と22あるいは奇数
フィールド用のメモリ平面21と23へ送信する。読み取り
モデュール32はLCD14 に接続され、書き込み制御信号特
に書き込み開始信号と走査開始信号と走査クロックとを
LCD へ供給する。
【００３６】図形制御器18は、メモリ17から読み取られ
た信号をLCD14 用の様々な階調値へ変換するための階調
パレットモデュール33で構成される。階調パレットモデ
ュール33は上部と下部とに分かれている。階調パレット
モデュール33の上部は、メモリ17の二つの上側メモリ平
面20と21から信号UD0 〜UD3 を受信する。一方、階調パ
レットモデュール33の下部は、メモリ17の二つの下側メ
モリ平面22と23からの信号LD0 〜LD3 を受信する。モデ
ュール33の上部と下部とは更に、読み取りモデュール32
からアルゴリズム選択信号を受信する。この信号の関数
として、映像メモリからの適宜の信号処理アルゴリズム
が選択される。アルゴリズムとしては例えば仏国特許出
願第2,671,656 号に記載されているものなどがある。モ
デュール33の上部と下部は、出力端子を介して異なる階
調値の有効な信号を出力する。
【００３７】階調パレットモデュール33からの信号はモ
デュールインターフェイス34に送られる。モデュールイ
ンターフェイス34は、受信した信号をLCD に適した信号
に変換する。モデュール33と同様に、モデュール34は上
部と下部とに分割されている。上部あるいは下部は、モ
デュール33の上部あるいは下部からの信号を受信し直列
に配置し適当な信号形態にしてLCD の上部あるいは下部
に送る。モデュール34は読み取りモデュール32から受信
した信号によって同期化される。
【００３８】制御器18の様々なモデュールによって本発
明の方法を実現できる。映像同期モデュール30と書き込
み同期モデュール31とによって、メモリ17の書き込みが
行われ、読み取りモデュール32によってメモリ17の読み
取りが制御される。メモリ17から読み取られた信号は、
階調パレットモデュール33とインターフェイスモデュー
ル34とで処理されてLCD14 に適した信号になる。読み取
りモデュール32からの制御信号とインターフェイスモデ
ュール34からのデータ信号とで、LCD14 の書き込みが行
われる。変換器16の利得とDCオフセットとはマイクロプ
ロセッサ15によって制御される。
【００３９】図５は本発明の方法を実行するための装置
40の第二実施例を示すブロック図である。図５の装置
は、ビデオ画像を表示マトリックスに合わせた画像に変
換できる。また、LCD に更なる画像を追加できる補助機
構が設けられている。図２を参照して説明した適用例の
ように、画像はパターンとガラスレンズが装着される眼
鏡枠の形状とで構成される。但し、補助画像はこの使用
例に限定されない。
【００４０】図５に示す装置の上記部分には図１に示す
装置のものと同じ参照番号を付加し、詳細な説明は省
く。装置40は、図１の装置10と同様に、映像アナログ‐
デジタル変換器16とメモリ17（図３を参照すること）と
図形制御器41とで構成される。装置40は更に一次的にマ
イクロプロセッサ15に連結され二次的に図形制御器41に
連結された画像挿入メモリ42で構成される。
【００４１】図５の装置は、入力端子11から入力される
ビデオ画像の変換に関しては図１の装置と同様に動作す
る。更に、マイクロプロセッサ15はLCD に付加される画
像を画像挿入メモリ42に格納する。この画像は図形制御
器41によってLCD14 へ送信されて、変換されたビデオ画
像に合成されることで挿入される。
【００４２】画像挿入メモリ42は優位にはメモリ17と同
様に上部と下部とに分割される。そして、二重ポート動
的RAM メモリ例えば東芝TC524256型メモリで実現され、
図形制御器41を介してマイクロプロセッサによってアク
セスされる。メモリ42の大きさは標準的なLCD の場合48
0 ×640 ×４ビットが普通である。図５の装置の動作に
ついて、図６に関連づけて説明する。
【００４３】図６は、図５の装置の図形制御器41の一実
施例を示すブロック図である。この図形制御器のモデュ
ールについては、図４の図形制御器のものと同じなので
同じ参照番号で表す。また詳細な説明を省く。図４の図
形制御器18と同様に、図６の図形制御器41はPLD(プログ
ラム可能論理機構）回路で実現される。
【００４４】図形制御器は更に、画像差込みメモリ42用
の画像挿入メモリ管理モデュール43と画像挿入メモリア
ドレスを生成するためのモデュール44と合成モデュール
45とで構成される。
【００４５】画像挿入メモリ42用の画像挿入メモリ管理
モデュール43は、マイクロプロセッサによる追加画像の
書き込みを制御するために必要な信号をメモリ42に対す
るリフレッシュ信号と供に出力する。モデュール43は、
メモリ42に対する書き込み選択信号あるいは読み取り選
択信号をマイクロプロセッサ15から受信する。また、読
み取りあるいは書き込みサイクル開始信号と読み取りあ
るいは書き込みサイクル同期信号と読み取りおよび書き
込みサイクルに対する肯定応答信号とを受信する。
【００４６】モデュール43は更に読み取りモデュール32
から同期信号を受信して、画像挿入メモリ42から図形制
御器へデータを転送する。モデュール43は、上部あるい
は下部の横列アドレス選択信号と縦列アドレス選択信号
と読み取り可能信号と転送可能信号とを画像差込みメモ
リ42へ送信する。
【００４７】モデュール43は、メモリ42の上部あるいは
下部を選択するための信号を画像挿入メモリアドレス生
成モデュール44から受信して、データ転送同期信号と走
査線同期信号とをモデュール44に供給する。
【００４８】画像挿入メモリアドレス生成モデュール44
は、読み取り書き込みモードで画像挿入メモリ42のアド
レスを生成する。メモリ42の書き込みを行う場合、モデ
ュール44はマイクロプロセッサ15から11ビットで表され
た読み取りアドレスあるいは書き込みアドレスを受信す
る。また、アドレスの関数として、メモリ42の上部ある
いは下部に関する横列アドレス選択信号と縦列アドレス
選択信号をモデュール43に供給する。その後、画像挿入
メモリ42へ９ビットに多重化されたアドレスを送る。更
に、モデュール44は書き込み許可信号と転送許可信号と
をモデュール43から受信する。
【００４９】メモリ42を読み取る場合、モデュール44
は、読み取りモデュール32から読み取りアドレスを受信
する。そして、このアドレスの関数として、メモリ42の
上部と下部とに関する横列および縦列アドレス選択信号
をモデュール43に送る。また、読み取りアドレスを画像
挿入メモリ42へ送る。
【００５０】画像挿入メモリ42は制御器41に連結されて
いて、一次的にはモデュール43からの指令信号を二次的
にはモデュール44からのアドレス信号を受信する。メモ
リ42は二重ポートRAM メモリである。一方のポートは
（必要に応じて制御器を介して）マイクロプロセッサ15
からの四つのビットを表す信号を受信するためのもので
あり、他方のポートは制御器41の合成モデュール45に連
結される。
【００５１】モデュール43と44によって、マイクロプロ
セッサは挿入画像をメモリ42に書き込むことができる。
また、読み取りモデュール32の制御の下でメモリ42から
挿入画像を読み取ることができる。
【００５２】図形制御器41によって画像挿入メモリ42か
ら読み取られた信号は合成モデュール45へ送信される。
合成モデュール45は階調パレットモデュール33の前方に
配置される。合成モデュール45は、メモリ17からの信号
と画像挿入メモリ42からの信号とを受信し、それらを時
間に関して合成して得られた合成信号を階調パレットモ
デュール33へ送信する。
【００５３】図６の装置は、カメラ12からのビデオ画像
に対応する画像をマイクロプロセッサ15からの追加画像
と共にLCD14 上に表示できる。従って、図２を参照して
説明した本発明の実現に最適である。上記のPLD 回路以
外の回路を使用して当業者が修正を加えた図形制御器18
か41のモデュールの多様な具体例も本発明の適用範囲に
含まれる。
【図面の簡単な説明】
【図１】本発明に係わる方法を実現するための装置の第
一実施例を示すブロック図である。
【図２】ガラス対象物の心だしを行うための装置への本
発明の適用例を示す概略ブロック図である。
【図３】図１の装置で記憶装置として使用されるメモリ
の一実施例を示すブロック図である。
【図４】図１の装置の図形制御器の一実施例を示すブロ
ック図である。
【図５】本発明の方法を実現するための装置の第二実施
例を示すブロック図である。
【図６】図５の装置の図形制御器の一実施例を示すブロ
ック図である。
【符号の説明】
１…第一装置 ３…眼鏡枠読み取り部 ５…LCD ７…画像変換装置 12…カメラ 14…表示器 15…マイクロプロセッサ 16…変換器 17…メモリ 18…図形制御器 20，21，22，23…メモリ平面 30…映像同期モデュール 31…書き込みモデュール 32…読み取りモデュール 33…階調パレットモデュール 34…インターフェイスモデュール 42…画像挿入メモリ 43…画像挿入メモリ管理モデュール

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ビデオ画像を表す映像信号を表示マトリ
    ックスに合わせた画像を表す信号へ変換するための方法
    であって、 有効な偶数フィールド情報と有効な奇数フィールド情報
    とから前記映像信号に関するフィールド／走査線同期情
    報を分離する段階と、 前記有効な情報を偶数フィールドと奇数フィールドとに
    対応するデジタル信号へ変換する段階と、 前記映像信号に同期して、偶数フィールドに対応するデ
    ジタル信号をメモリ手段の偶数部に書き込み、奇数フィ
    ールドに対応するデジタル信号を前記メモリ手段の奇数
    部に書き込む段階と、 表示マトリックスに合わせて再構築された画像を表す信
    号に同期して、前記メモリ手段の奇数部からの奇数フィ
    ールドの走査線の一つに対応するデジタル信号の読み取
    りと前記メモリ手段の偶数部からの偶数フィールドの走
    査線一つに対応するデジタル信号の読み取りとを交互に
    行う段階と、 読み取られた信号から前記表示マトリックスに合わせて
    画像を再構築する段階と、 で構成される方法。
  2. 【請求項２】 前記読み取り段階と書き込み段階とは前
    記メモリ手段の偶数部と奇数部とにおいて同時に実行さ
    れることを特徴とする請求項１に記載の方法。
  3. 【請求項３】 請求項１あるいは２に記載の方法を実現
    するための装置であって、 前記ビデオ画像を受信して変換し、偶数フィールドと奇
    数フィールドとに対応するデジタル信号を合成フィール
    ド／走査線同期信号と共に出力端子から供給するための
    映像アナログ‐デジタル変換器と、 少なくとも一つの偶数部と少なくとも一つの奇数部とを
    備え、非同期読み取り処理と非同期書き込み処理との際
    にアクセス可能な画像記憶メモリと、 前記変換器からの信号の前記メモリへの書き込みと前記
    メモリの読み取りとを管理し、前記表示マトリックスに
    合わせた信号を出力端子から供給する図形制御器と、 で構成される装置。
  4. 【請求項４】 前記メモリは、前記映像信号の偶数フィ
    ールドの上部と前記映像信号の奇数フィールドの上部と
    前記映像信号の偶数フィールドの下部と前記映像信号の
    奇数フィールドの下部とに対応する四つの部分で構成さ
    れることを特徴とする請求項３に記載の装置。
  5. 【請求項５】 前記図形制御器は、 前記映像信号の有効なウィンドウを検出するための映像
    同期モデュールと、 前記アナログ‐デジタル変換器からのデジタル信号に対
    して前記メモリの部分で書き込み同期を実行するための
    書き込みモデュールと、 前記メモリでの読み取り同期と前記表示マトリックスに
    合わせた信号の生成とを実行するための読み取りモデュ
    ールと、 前記メモリから読み取られた信号を前記表示マトリック
    スに合わせた信号へ変換するための処理モデュールと、 で構成されることを特徴とする請求項３あるいは４に記
    載の装置。
  6. 【請求項６】 前記処理モデュールは、前記メモリから
    読み取られた信号の値を階調値へ変換するための階調パ
    レットモデュールと、前記階調パレットモデュールから
    受信した信号を直列に配置して前記表示マトリックスに
    合わせた信号を構築するためのインターフェイスモデュ
    ールとで構成されることを特徴とする請求項５に記載の
    装置。
  7. 【請求項７】 更に、前記表示マトリックス画像に挿入
    される画像を受信するための挿入メモリで構成され、前
    記図形制御器は更に前記画像挿入メモリの読み取りを管
    理し、前記挿入画像が組み込まれた表示マトリックスに
    合わせた信号を出力端子から供給することを特徴とする
    請求項３あるいは４に記載の装置。
  8. 【請求項８】 前記図形制御器は、 前記映像信号の有効なウィンドウを検出するための映像
    同期モデュールと、 前記アナログ‐デジタル変換器からのデジタル信号に対
    して前記メモリの部分で書き込み同期を実行するための
    書き込みモデュールと、 前記メモリでの読み取り同期と前記表示マトリックスに
    合わせた信号の生成とを実行するための読み取りモデュ
    ールと、 前記画像挿入メモリの読み取りあるいは書き込みを可能
    にするための挿入メモリ管理モデュールとアドレス生成
    モデュールと、 前記メモリと画像挿入メモリとから読み取られた信号を
    多重化するためのモデュールと、 前記多重化モデュールからの信号を前記表示マトリック
    スに合わせた信号へ変換するための処理モデュールと、 で構成されることを特徴とする請求項７に記載の装置。
  9. 【請求項９】 前記処理モデュールは、前記メモリから
    読み取られた信号の値を階調値へ変換するための階調パ
    レットモデュールと、前記階調パレットモデュールから
    受信した信号を直列に配置して前記表示マトリックスに
    合わせた信号を構築するためのインターフェイスモデュ
    ールとで構成されることを特徴とする請求項８に記載の
    装置。
  10. 【請求項１０】 請求項７から９までのいずれか１つに
    記載の装置のレンズ心だし装置への適用例であって、更
    に、 心だしされるレンズのビデオ画像供給部と、 眼鏡枠の画像と前記画像に挿入される調整パターンの画
    像とを生成するマイクロプロセッサで構成される眼鏡枠
    読み取り部と、 表示マトリックスから成る表示器と、 で構成される適用例。
JP7111854A 1994-05-10 1995-05-10 ビデオ画像を表示マトリックスに適した画像へ変換する方法 Pending JPH0887243A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9405728A FR2719928B1 (fr) 1994-05-10 1994-05-10 Procédé de transformation d'une image vidéo en une image pour matrice d'affichage.
FR9405728 1994-05-10

Publications (1)

Publication Number Publication Date
JPH0887243A true JPH0887243A (ja) 1996-04-02

Family

ID=9463063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7111854A Pending JPH0887243A (ja) 1994-05-10 1995-05-10 ビデオ画像を表示マトリックスに適した画像へ変換する方法

Country Status (4)

Country Link
US (1) US5598223A (ja)
EP (1) EP0682334A1 (ja)
JP (1) JPH0887243A (ja)
FR (1) FR2719928B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08205126A (ja) * 1995-01-23 1996-08-09 Nikon Corp 画像伝送装置及び画像伝送システム
US5983201A (en) * 1997-03-28 1999-11-09 Fay; Pierre N. System and method enabling shopping from home for fitted eyeglass frames
KR100259262B1 (ko) * 1997-12-08 2000-06-15 윤종용 액정표시판넬 인터페이스 장치
US6095650A (en) 1998-09-22 2000-08-01 Virtual Visual Devices, Llc Interactive eyewear selection system
US6583792B1 (en) 1999-11-09 2003-06-24 Newag Digital, Llc System and method for accurately displaying superimposed images
JP2004320507A (ja) * 2003-04-17 2004-11-11 Sony Corp 映像信号処理装置、映像信号処理方法、撮像装置、再生装置、受信装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180222A (ja) * 1984-09-28 1986-04-23 Asahi Glass Co Ltd メガネ合せ方法及びメガネ合せ装置
US4656590A (en) * 1984-11-07 1987-04-07 Ronald Ace Method and apparatus for making patterns for eyeglasses
US4680632A (en) * 1985-07-31 1987-07-14 Rca Corporation Television display system with flicker reduction processor having burst locked clock and skew correction
JPS63205778A (ja) * 1987-02-20 1988-08-25 Sumitomo Electric Ind Ltd ビデオ信号デイジタル化回路
EP0291252A3 (en) * 1987-05-12 1989-08-02 Seiko Epson Corporation Method of video display and video display device therefor
US4994912A (en) * 1989-02-23 1991-02-19 International Business Machines Corporation Audio video interactive display
JPH0362090A (ja) * 1989-07-31 1991-03-18 Toshiba Corp フラットパネル表示制御回路
FR2660471A1 (fr) * 1990-03-30 1991-10-04 Sextant Avionique Dispositif de visualisation de securite utilisant un ecran a matrice de points et tableau de bord d'aeronef comportant au moins un tel dispositif.
US5168270A (en) * 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
JP2673386B2 (ja) * 1990-09-29 1997-11-05 シャープ株式会社 映像表示装置
FR2671656B1 (fr) 1991-01-11 1993-03-26 Commissariat Energie Atomique Procede d'affichage sur un ecran matriciel d'images comportant q niveaux de gris.
US5293540A (en) * 1991-07-29 1994-03-08 Nview Corporation Method and apparatus for merging independently generated internal video with external video
US5488389A (en) * 1991-09-25 1996-01-30 Sharp Kabushiki Kaisha Display device
US5283980A (en) * 1992-12-04 1994-02-08 Coburn Optical Industries, Inc. Lens blocker

Also Published As

Publication number Publication date
EP0682334A1 (fr) 1995-11-15
US5598223A (en) 1997-01-28
FR2719928B1 (fr) 1996-08-02
FR2719928A1 (fr) 1995-11-17

Similar Documents

Publication Publication Date Title
US5815208A (en) VGA to NTSC converter and a method for converting VGA image to NTSC images
JP4477274B2 (ja) 単一水平走査レンジ陰極線管モニタ装置
JPH044576B2 (ja)
JPH089411A (ja) ピクセルデータの処理システムと方法
JPH0269799A (ja) 表示制御装置
EP0918278B1 (en) Circuit for simultaneous driving of liquid crystal display panel and television
US6141055A (en) Method and apparatus for reducing video data memory in converting VGA signals to TV signals
US7023413B1 (en) Memory controller and liquid crystal display apparatus using the same
KR20040001831A (ko) 액정디스플레이에서 입체영상 구현방법 및 그 장치.
JPH0887243A (ja) ビデオ画像を表示マトリックスに適した画像へ変換する方法
JP2008217018A (ja) Ｓｌｍベースのデジタル表示装置のための集積ｍｐｅｇデコーダ及び画像リサイズ装置
JPH08106266A (ja) 上下分割表示ディスプレイの制御方法および制御装置
JPS62204226A (ja) 立体テレビジヨン装置
KR100396318B1 (ko) 고화소ｃｃｄ카메라의 영상데이터 처리방법
JPH08314408A (ja) 液晶表示装置用画像出力装置及び液晶表示装置
JPH037987A (ja) 表示体制御装置
KR900000538B1 (ko) 멀티비젼시스템의 콘트롤러
JPS62215929A (ja) 大型液晶デイスプレイ装置
JPH08140019A (ja) 画像表示装置
KR910001168B1 (ko) 프레임 메모리를 이용한 텔레비젼의 미러 화면회로
JPH05268552A (ja) 投写型表示装置の画像補正装置及びその画像補正 方法
EP1126727A1 (en) Method and apparatus for generating stereoscopic images
JPH0451091A (ja) 画像信号発生装置
JPH10257529A (ja) 画像表示装置および方法
JPH04302024A (ja) 画像表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040810