JPH088280A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法

Info

Publication number
JPH088280A
JPH088280A JP6164767A JP16476794A JPH088280A JP H088280 A JPH088280 A JP H088280A JP 6164767 A JP6164767 A JP 6164767A JP 16476794 A JP16476794 A JP 16476794A JP H088280 A JPH088280 A JP H088280A
Authority
JP
Japan
Prior art keywords
electronic component
leads
lead frame
resin
molded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6164767A
Other languages
English (en)
Inventor
Shuichi Sugimoto
周一 杉元
Motonari Fujikawa
元成 藤川
Shinji Nakamura
真司 中村
Aritame Tada
有為 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP6164767A priority Critical patent/JPH088280A/ja
Priority to KR1019950016821A priority patent/KR100200377B1/ko
Publication of JPH088280A publication Critical patent/JPH088280A/ja
Priority to US08/827,156 priority patent/US5841187A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードフレーム上に実装された電子部品素子
をサージ等から保護し、安全かつ性能の優れた樹脂成形
の電子部品を簡単に製造する。 【構成】 長短２本の樹脂支持ピン８ａ，８ｂ等を所定
パターンのリードフレーム３に加工し、つりピン１０に
よってリードフレーム外枠３ａに支持されたダイパッド
５上に電子部品素子２をダイボンディングする。樹脂支
持ピン８ａ，８ｂの端部を覆うように封止成形して、内
部成形樹脂部１１を成形する。このとき、突起部１１ａ
によって短い樹脂支持ピン８ｂの端部を覆うようにす
る。露出したつりピン１０部分を切除したのち、内部成
形樹脂部１１を覆うようにして外部成形樹脂部１２を封
止成形し、最後に長い樹脂支持ピン８ａ及び突起部１１
ａを切断して、電子部品１を作製する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子部品及びその製造方
法に関する。具体的には、リードフレーム上に半導体チ
ップなどの電子部品素子を実装し、当該電子部品素子を
樹脂により封止成形した電子部品及びその製造方法に関
する。
【０００２】
【従来の技術】図６は従来の半導体パッケージ部品５１
を示す外観斜視図であって、図７はその内部構造図であ
る。半導体パッケージ部品５１は、ダイパッド５５上に
ダイボンディングされた半導体チップ５２が二対の入出
力端子用リード５４に金線５６でワイヤボンディングさ
れ、当該半導体チップ５２がプラスチック樹脂５７等に
よって封止成形されている。この半導体パッケージ部品
５１は、図８に示すようにリードフレーム５３を用いる
ことによって容易に作製することができる。リードフレ
ーム５３には、半導体チップ５２を実装するためのダイ
パッド５５や当該ダイパッド５５をリードフレーム外枠
５３ａに両側から支持する一対の吊りピン５８、半導体
チップ５２を外部の回路と接続させるための入出力端子
用リード５４などが所定のパターンに加工されている。
まず、図８（ａ）に示すようにダイパッド５５上に半導
体チップ５２をダイボンディングした後、半導体チップ
５２と４本の入出力端子用リード５４とを金線５６によ
ってワイヤボンディングする。次に半導体チップ５２を
プラスチック樹脂５７により封止成形し（図８（ｂ）；
プラスチック樹脂５７内部の、表面に表われていない部
分も実線で示している。図８（ｃ）も同じ）、最後に４
本のリード５４及び２本の吊りピン５８をリードフレー
ム５３から切り離し、図８（ｃ）のように半導体パッケ
ージ部品５１を作製する。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うにして作製された半導体パッケージ部品５１にあって
は、ダイパッド５５と接続された吊りピン５８の切り口
５９が外部に露出していた。このため、吊りピン５８の
切り口５９からサージ電流や静電気等が流れ込み、ダイ
パッド５５に実装されている半導体チップ５２が破損さ
れたり、また、半導体パッケージ部品５１が外部の回路
に接続されている場合二は、吊りピン５８の切り口５９
に指先等が接触することによって感電するという問題点
があった。
【０００４】また、このような問題点を解決するため、
半導体パッケージ部品５１の外側に注型法などによって
外装樹脂部を形成して、切り口５９を覆うことも考えら
れるが、この方法では、リードフレーム５３から切り離
された半導体パッケージ部品５１を一個一個取り扱わな
ければならず、注型時の取り扱いが面倒で製造工程が複
雑なものとなり、量産性が悪い。しかも、このようにし
て作製された外装樹脂部では緻密さに欠け、半導体パッ
ケージ部品５１の耐圧や封止度等の性能の点でも満足の
いくものではなかった。
【０００５】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、樹脂により
封止成形された電子部品素子の保護を図り、安全かつ性
能のよい電子部品を簡単に製造することにある。
【０００６】
【課題を解決するための手段】本発明の第１の電子部品
の製造方法は、電子部品素子を載置されたダイパッドや
入出力用端子等のリード類及びこれらのリード類を保持
するリードフレーム外枠を有するリードフレームの、前
記リード類を樹脂封止し、成形部材により封止成形され
た電子部品をリードフレーム外枠から取り外すことによ
り電子部品を製造する方法であって、リードフレーム外
枠は前記リード類を支持する吊りピンと、前記リード類
には接続されない１次モールド保持部とを備え、前記リ
ード類及び前記１次モールド保持部に１次成形部材を樹
脂成形することにより、前記リード類及び前記１次モー
ルド保持部とを１次成形部材によって連結し、前記吊り
ピンを、前記１次成形部材と前記フレーム外枠との間に
て切断し、前記吊りピンの切断箇所を覆って１次成形部
材に２次成形部材を樹脂成形し、前記１次モールド保持
部を、２次成形部材と前記リードフレーム外枠との間で
切断することにより、電子部品をリードフレーム外枠か
ら取り外すことを特徴としている。
【０００７】本発明の第２の電子部品の製造方法は、電
子部品素子を載置されたダイパッドや入出力用端子等の
リード類及びこれらのリード類を保持するリードフレー
ム外枠を有するリードフレームの、前記リード類を樹脂
封止し、成形部材により封止成形された電子部品をリー
ドフレーム外枠から取り外すことにより電子部品を製造
する方法であって、リードフレーム外枠は前記リード類
を支持する吊りピンと、前記リード類には接続されない
１次モールド保持部とを備え、前記リード類及び前記１
次モールド保持部に１次成形部材を樹脂成形することに
より、前記リード類及び前記１次モールド保持部とを１
次成形部材によって連結し、前記吊りピンを、前記１次
成形部材と前記フレーム外枠との間にて切断し、前記吊
りピンの切断箇所を覆って１次成形部材に２次成形部材
を樹脂成形し、前記１次モールド保持部を１次成形部分
と分離するように、かつ、入出力用端子以外のリード類
を露出させないように、前記１次成形部材もしくは前記
１次及び２次成形部材を切断することにより、電子部品
をリードフレーム外枠から取り外すことを特徴としてい
る。
【０００８】本発明の電子部品は、リードフレームから
形成され、電子部品素子が実装された導電部材を封止成
形した電子部品において、二重モールド構造により、入
出力用の導電部材以外の、前記電子部品素子と電気的に
接続された導電部材が封止成形部材の表面に露出しない
構造としたことを特徴としている。
【０００９】
【作用】本発明の電子部品もしくは本発明の製造方法に
よって製造された電子部品にあっては、二重モールド構
造により、入出力用以外の導電部材（リード類や吊りピ
ン等）が、封止成形部材表面に露出しない構造となって
いるので、導電部材（リード類）の上に実装した電子部
品素子にサージ電流や静電気等が流れ込まず、露出した
導電部材によって感電することもない。
【００１０】また、本発明の製造方法によれば、１次成
形部材を有するリード類をリードフレーム外枠に支持し
たままの状態で、２次成形部材を樹脂成形することがで
きる。このため、２次成形時のリード類等の位置決めを
正確かつ容易に行なえ、連続工程によって二重モールド
構造とした本発明の電子部品を量産性よく製造すること
ができる。
【００１１】さらに、リード類は１次成形部材を介して
１次モールド保持部に支持されるので、吊りピンが電子
部品の表面に露出しないようにするため、１次モールド
後に吊りピンを切り離したとしても、２次モールド時に
その成形圧や電子部品素子の重み等によってリード類が
曲ったり、変形することがなく、電子部品の良品率を向
上させることができる。
【００１２】また、本発明の第１の製造方法にあって
は、電子部品をリードフレーム外枠から取り外す際に
は、１次モールド保持部を切断すればよいので、電子部
品をリードフレーム外枠から切り離す際、同時に１次モ
ールド保持部をパンチング等によって切断することがで
き、また、１次モールドや２次モールドの金型構造等も
簡単にすることができ、当該電子部品の製造を容易にす
ることができる。
【００１３】あるいは、本発明の第２の製造方法によれ
ば、１次成形部材（あるいは、１次及び２次成形部材）
を切断することによって１次モールド保持部を電子部品
から分離しているので、１次モールド保持部が電子部品
に残らず、第１の製造方法によって製造された電子部品
のように電子部品の表面に１次モールド保持部が表われ
ることがなく、電子部品の外観を良好にすることができ
る。
【００１４】
【実施例】図１に示すものは、本発明による電子部品１
を示す外観斜視図であって、電子部品１は後述するよう
に、ダイパッド５上にダイボンドされた半導体チップな
どの電子部品素子２と４本の入出力端子用リード４が金
線６によってワイヤボンディングされた後、電子部品素
子２が封止用樹脂等によって二重に封止成形されてお
り、電子部品素子２と電気的に接続された４本の入出力
端子用リード４が外部に引き出されている。また、外部
封止樹脂部１２の側面の一部には、樹脂支持ピン８ａの
切り口１３が露出している。
【００１５】この電子部品１は、例えば図２及び図３に
示すようにして作製することができる。リードフレーム
３には、半導体チップ等の電子部品素子２を実装するた
めのダイパッド５やダイパッド５を両側からリードフレ
ーム外枠３ａに支持するための吊りピン１０、電子部品
素子２を外部に引き出すための４本の入出力端子用リー
ド４、さらには内部封止樹脂部１１を支持する長短２本
の樹脂支持ピン８ａ，８ｂが所定のパターンに加工され
ている。長短２本の樹脂支持ピン８ａ，８ｂは、それぞ
れその一端がリードフレーム外枠３ａに接続され、その
他端はフリーの状態となっており、ダイパッド５やリー
ド４などに電気的に接続された電子部品素子２とは最終
的に電気的に絶縁される。このようなリードフレーム３
を用いて、まず、図２（ａ）に示すように、電子部品素
子２をダイパッド５上にダイボンディングし、電子部品
素子２と４本の入出力端子用リード４をそれぞれ金線６
でワイヤボンディングする。次に、図２（ｂ）（内部封
止樹脂部１１内部の、表面に表われていない部分も実線
で示している。図２（ｃ）も同じ）に示すように、電子
部品素子２をインジェクションモールドにより樹脂で封
止成形して内部封止樹脂部１１を成形する。このとき、
長い樹脂支持ピン８ａの先端部分を内部封止樹脂部１１
内に埋め込むとともに、内部封止樹脂部１１に樹脂突起
部１１ａを突設して短い樹脂支持ピン８ｂの先端部分を
樹脂突起部１１ａ内に埋め込む。次に、吊りピン１０の
うち内部封止樹脂部１１から露出した部分（破線部分）
をリードフレーム３から切り離す（図２（ｃ））。こう
して吊りピン１０を切り離した後は、内部封止樹脂部１
１は２本の樹脂支持ピン８ａ，８ｂによってリードフレ
ーム外枠３ａに支持される。この後、内部封止用樹脂部
１１と同一樹脂によりインジェクションモールドするこ
とにより、内部封止樹脂部１１を包むように外部封止樹
脂部１２を成形し、吊りピン１０の端面（切断面）を外
部封止樹脂部１２内に封止する（図３（ｄ）；外部封止
樹脂部１２内部の、表面に表われていない部分も実線で
示している。図３（ｅ）も同じ）。最後に、４本の入出
力端子用リード４をリードフレーム外枠３ａから切り離
すとともに、外部封止樹脂部１２から飛び出ている長い
樹脂支持ピン８ａ及び樹脂突起部１１ａを切断して電子
部品１を作製する（図３（ｅ））。
【００１６】このような電子部品１にあっては、電子部
品素子２と電気的に接続された吊りピン１０などの導電
部材は、入出力端子用リード４を除いて、外部封止樹脂
部１２で封止されており、一方、外部に露出している樹
脂支持ピン８ａは電子部品素子２に電気的に導通してい
ないので、内部の電子部品素子２等にサージ電流や静電
気が流れ込まず、電子部品素子２が破損される恐れがな
い。また、電子部品１の表面に漏れ電流を生じたりせ
ず、電子部品１に接触しても感電することはない。
【００１７】また、外部封止樹脂部１２はインジェクシ
ョンモールドのように緻密な樹脂成形によって作製され
ているので緻密性に優れ、電子部品１の耐圧や封止度の
よいグレードの高い電子部品とすることができる。
【００１８】また、このような方法によれば、まず内部
封止樹脂部１１を形成した後、リードフレーム３から電
子部品１を切り離すことなく連続工程において外部封止
樹脂部１２を樹脂成形することができ、製造工程が簡略
化され簡単に二重モールド構造の電子部品１を作製する
ことができる。
【００１９】図４は本発明の別な実施例である電子部品
２１の外観斜視図であって、平面型フォトカプラを用い
たＳＳＲについて適用したものを示している。この電子
部品２１は、一組の発光素子２２ａ及び受光素子２２ｂ
からなるフォトカプラ２２やフォトカプラ２２からの出
力信号に応じて２次側の交流又は直流回路を開閉するた
めのパワーＭＯＳＦＥＴ２３などがリードフレーム３に
実装された後、それらが一体として二重に封止成形され
ており、入力端子用リード２４及び出力端子用リード２
５がそれぞれ２本ずつ外部に引き出されている。また、
リードフレーム３には、図５に示すように一対の入力端
子用リード２４、一対の出力端子用リード２５、フォト
アレイダイオードなどの受光素子２２ｂやＭＯＳＦＥＴ
２３を実装するためのダイパッド５、入力端子用リード
２４や出力端子用リード２５及びダイパッド５等を支持
する吊りピン１０並びに内部封止樹脂部１１を支持する
長短２本の樹脂支持ピン８ａ，８ｂなどが所定のパター
ンに加工されている。
【００２０】この電子部品２１はまず、図５（ａ）に示
すように、フォトカプラ２２の発光素子２２ａが一方の
入力端子用リード２４に実装され、受光素子２２ｂは発
光素子２２ａと並列にダイパッド５上にダイボンドされ
る。また、ＭＯＳＦＥＴ２３も他のダイパッド５上にそ
れぞれダイボンドされる。発光素子２２ａは、残る一方
の入力端子用リード２４と金線６によってワイヤボンデ
ィングされる。受光素子２２ｂは、一対の金線６によっ
て中継用リード２６にそれぞれ電気的に接続されたの
ち、中継用リード２６からアルミ線２７によって２つの
ＭＯＳＦＥＴ２３に電気的に接続される。次に、発光素
子２２ａ及び受光素子２２ｂに透明なシリコンゲル２６
を滴下してフォトカプラ２２を形成した後、２本の樹脂
支持ピン８ａ，８ｂの先端部分を埋め込むようにして、
フォトカプラ２２や２つのＭＯＳＦＥＴ２３などを一体
として内部封止樹脂部１１を樹脂成形する。このとき、
内部封止樹脂部１１には、樹脂突起部１１ａが形成さ
れ、短い樹脂支持ピン８ｂの先端部は樹脂突起部１１ａ
内に埋め込まれる。次に、図５（ｂ）に示すようにダイ
パッド５や入力端子用リード２４、出力端子用リード２
５などを支持する吊りピン１０の内部封止樹脂部１１か
ら露出した部分を切り離した後、内部封止樹脂部１１を
包むようにして同一樹脂により外部封止樹脂部１２を封
止成形する。最後に、図５（ｃ）に示すように入力端子
用リード２４と出力端子用リード２５をリードフレーム
３から切り離し、樹脂支持ピン８ａの外部封止樹脂部１
２から露出した部分を切り離し、樹脂突起部１１ａを切
断することによって樹脂支持ピン８ｂを分離し、電子部
品２１を作製する。
【００２１】この電子部品２１は負荷開閉を用途として
いるため、ＭＯＳＦＥＴ２３が実装されたダイパッド５
には、出力端子用リード２５を介してＡＣ１００Ｖや２
００Ｖといった高い電圧が印加されている。このため、
従来の電子部品にあっては、露出された吊りピンの切り
口に接触すると感電する恐れがあったが、この電子部品
２１にあっては吊りピン１０の切り口１３は外部封止樹
脂部１２によって覆われ、露出しない構造となっている
ので、誤って接触したからといって感電する恐れは全く
なく、特に安全なものとすることができる。もちろん、
受光素子２２ｂやパワーＭＯＳＦＥＴ２３には外部から
サージ電流等が流れ込むこともなく破損を生じる恐れも
ない。
【００２２】しかも、外部封止樹脂部１２を成形する工
程においては、内部封止樹脂部１１は樹脂支持ピン８
ａ，８ｂによって支持されているので、吊りピン１０部
分を切り離しても成形圧等によって内部封止樹脂部１１
が傾いて入力端子用リード２４や出力端子用リード２５
が曲ることなく外部封止樹脂部１２を封止成形すること
が可能になるので、入力端子用リード２４や出力端子用
リード２５が一方向から引き出されている電子部品２１
にとっては特に有効なものと言える。
【００２３】なお、上記各実施例においては、リードフ
レーム３に突設した樹脂支持リード８ａを内部封止樹脂
部１１内に埋め込み、樹脂支持リード８ａを切断するこ
とによって電子部品１，２１をリードフレーム３から切
り離すようにした部分と、内部封止樹脂部１１に設けた
樹脂突起部１１ａで樹脂支持リード８ｂの先端部を掴
み、樹脂突起部１１ａを切断することによって電子部品
１，２１をリードフレーム３から切り離すようにした部
分とを有している。しかし、いずれか一方のみの構造と
しても差し支えない。内部封止樹脂部１１に埋め込んだ
樹脂支持リード８ａを切断する構造のみとすれば、内部
封止樹脂部１１を成形するための金型や外部封止樹脂部
１２を成形するための金型を簡単にすることができる。
また、樹脂支持リード８ｂを掴む樹脂突起部１１ａを切
断する構造のみとすれば、入出力端子用リード以外の金
属部分が外部封止樹脂部１２の表面に露出しないように
することができ、外観が良好になる。
【００２４】また、内部封止樹脂部を１次モールドして
ダイパッド等と樹脂支持リードとを樹脂で連結した後
に、ダイパッド等の上に電子部品素子を実装し、外部封
止樹脂を２次モールドすることによってダイパッド等を
封止してもよいが、上記各実施例のように、電子部品を
ダイパッド等に載置した後に、内部封止樹脂部を１次モ
ールドするようにすれば、１次モールド時の樹脂付着等
によって電子部品素子の実装が妨げられにくく、良品率
が向上する。さらに、ダイパッド等は、内部封止樹脂部
または外部封止樹脂部単独で封止されている必要はな
く、内部封止樹脂部と外部封止樹脂部とが一体となって
ダイパッド等を封止するようになっていてもよい。
【００２５】
【発明の効果】本発明に係る電子部品にあっては、入出
力用の導電部材以外の、前記電子部品素子と電気的に接
続された導電部材が封止成形部材の表面に露出していな
いので、サージ電流や静電気等が外部から導電部材を通
って電子部品素子に流れ込まず、電子部品がサージ電流
や静電気によって破壊されることがない。また、露出し
た導電部材に触れて感電することもない。
【００２６】本発明の電子部品の製造方法にあっては、
１次成形部材を成形されたリード類をリードフレーム外
枠から切り離すことなく、２次成形部材を成形すること
ができ、リードフレームに電子部品素子等を実装する一
連の工程において二重モールド構造を実現することがで
きる。また、吊りピンを電子部品の表面に露出させない
ために切断しても、リード類は１次成形部材によってリ
ードフレーム外枠の１次モールド保持部に支持されてい
るので、成形圧や電子部品素子の重み等によりリード類
が変形したり、曲がったりすることがなく、不良品の発
生を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施例である電子部品を示す外観斜
視図である。
【図２】（ａ）〜（ｃ）は同上の電子部品の製造方法を
示す説明図である。
【図３】（ｄ）〜（ｅ）は、図２の続図である。
【図４】本発明の別な実施例である電子部品を示す外観
斜視図である。
【図５】（ａ）〜（ｃ）は、同上の電子部品の製造方法
を示す説明図である。
【図６】従来例の電子部品を示す斜視図である。
【図７】同上の電子部品の内部構造を示す斜視図であ
る。
【図８】（ａ）〜（ｃ）は、同上の電子部品の製造方法
を示す説明図である。
【符号の説明】
２ 電子部品素子 ３ リードフレーム ５ ダイパッド ８ａ 長い樹脂支持ピン ８ｂ 短い樹脂支持ピン １０ 吊りピン １２ 外部封止樹脂部 ２２ フォトカプラ ２４ 入力端子用リード ２６ 中継用リード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31 (72)発明者 多田 有為 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 電子部品素子を載置されたダイパッドや
    入出力用端子等のリード類及びこれらのリード類を保持
    するリードフレーム外枠を有するリードフレームの、前
    記リード類を樹脂封止し、成形部材により封止成形され
    た電子部品をリードフレーム外枠から取り外すことによ
    り電子部品を製造する方法であって、 リードフレーム外枠は前記リード類を支持する吊りピン
    と、前記リード類には接続されない１次モールド保持部
    とを備え、 前記リード類及び前記１次モールド保持部に１次成形部
    材を樹脂成形することにより、前記リード類及び前記１
    次モールド保持部とを１次成形部材によって連結し、 前記吊りピンを、前記１次成形部材と前記フレーム外枠
    との間にて切断し、 前記吊りピンの切断箇所を覆って１次成形部材に２次成
    形部材を樹脂成形し、 前記１次モールド保持部を、２次成形部材と前記リード
    フレーム外枠との間で切断することにより、電子部品を
    リードフレーム外枠から取り外すことを特徴とする電子
    部品の製造方法。
  2. 【請求項２】 電子部品素子を載置されたダイパッドや
    入出力用端子等のリード類及びこれらのリード類を保持
    するリードフレーム外枠を有するリードフレームの、前
    記リード類を樹脂封止し、成形部材により封止成形され
    た電子部品をリードフレーム外枠から取り外すことによ
    り電子部品を製造する方法であって、 リードフレーム外枠は前記リード類を支持する吊りピン
    と、前記リード類には接続されない１次モールド保持部
    とを備え、 前記リード類及び前記１次モールド保持部に１次成形部
    材を樹脂成形することにより、前記リード類及び前記１
    次モールド保持部とを１次成形部材によって連結し、 前記吊りピンを、前記１次成形部材と前記フレーム外枠
    との間にて切断し、 前記吊りピンの切断箇所を覆って１次成形部材に２次成
    形部材を樹脂成形し、 前記１次モールド保持部を１次成形部分と分離するよう
    に、かつ、入出力用端子以外のリード類を露出させない
    ように、前記１次成形部材もしくは前記１次及び２次成
    形部材を切断することにより、電子部品をリードフレー
    ム外枠から取り外すことを特徴とする電子部品の製造方
    法。
  3. 【請求項３】 リードフレームから形成され、電子部品
    素子が実装された導電部材を封止成形した電子部品にお
    いて、 二重モールド構造により、入出力用の導電部材以外の、
    前記電子部品素子と電気的に接続された導電部材が封止
    成形部材の表面に露出しない構造としたことを特徴とす
    る電子部品。
JP6164767A 1994-06-22 1994-06-22 電子部品及びその製造方法 Pending JPH088280A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6164767A JPH088280A (ja) 1994-06-22 1994-06-22 電子部品及びその製造方法
KR1019950016821A KR100200377B1 (ko) 1994-06-22 1995-06-22 전자부품 및 그 제조방법
US08/827,156 US5841187A (en) 1994-06-22 1997-03-27 Molded electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6164767A JPH088280A (ja) 1994-06-22 1994-06-22 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JPH088280A true JPH088280A (ja) 1996-01-12

Family

ID=15799548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6164767A Pending JPH088280A (ja) 1994-06-22 1994-06-22 電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US5841187A (ja)
JP (1) JPH088280A (ja)
KR (1) KR100200377B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017044712A (ja) * 2016-12-09 2017-03-02 日立オートモティブシステムズ株式会社 物理量測定装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215174B1 (en) 1997-01-20 2001-04-10 Matsushita Electronics Corporation Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
DE10058622A1 (de) * 2000-11-15 2002-05-29 Vishay Semiconductor Gmbh Gemouldetes elektronisches Bauelement
DE10058608A1 (de) 2000-11-25 2002-05-29 Vishay Semiconductor Gmbh Leiterstreifenanordnung für ein gemouldetes elektronisches Bauelement und Verfahren zum Moulden
DE10247610A1 (de) * 2002-10-11 2004-04-29 Micronas Gmbh Elektronisches Bauelement mit einem Systemträger
US20040113240A1 (en) * 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
US20070188053A1 (en) * 2006-02-14 2007-08-16 Robert Bosch Gmbh Injection molded energy harvesting device
DE102006028815B3 (de) * 2006-06-21 2007-08-30 Hansa Tronic Gmbh Verfahren zur Herstellung eines elektrischen Hybridbauteils
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP4758976B2 (ja) * 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置
CN102197474A (zh) 2008-10-27 2011-09-21 Nxp股份有限公司 微电子封装结构、拆卸微电子封装的方法
KR20120048995A (ko) * 2010-11-08 2012-05-16 삼성엘이디 주식회사 발광소자 패키지 제조방법 및 발광소자 패키지 제조용 프레임
CN102437061A (zh) * 2011-11-30 2012-05-02 深圳市威怡电气有限公司 电子元件及其封装方法
JP5525574B2 (ja) 2012-08-07 2014-06-18 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
JP6193622B2 (ja) * 2013-05-28 2017-09-06 日本特殊陶業株式会社 配線基板ユニットおよびリード付き配線基板の製造方法
US10541193B2 (en) * 2014-10-03 2020-01-21 Mitsubishi Electric Corporation Lead frame and method for manufacturing semiconductor device
DE102015208319A1 (de) * 2015-05-05 2016-11-10 Continental Teves Ag & Co. Ohg Leadframe und Verfahren zur Herstellung elektrischer oder elektronischer Bauelemente
US10147672B2 (en) * 2016-04-20 2018-12-04 Texas Instruments Incorporated Lead frame surface modifications for high voltage isolation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292835A (ja) * 1989-05-02 1990-12-04 Matsushita Electron Corp 半導体装置の製造方法
JP2712618B2 (ja) * 1989-09-08 1998-02-16 三菱電機株式会社 樹脂封止型半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017044712A (ja) * 2016-12-09 2017-03-02 日立オートモティブシステムズ株式会社 物理量測定装置

Also Published As

Publication number Publication date
KR100200377B1 (ko) 1999-06-15
KR960002711A (ko) 1996-01-26
US5841187A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
JPH088280A (ja) 電子部品及びその製造方法
CA1040747A (en) Integrated circuit package utilizing novel heat sink structure
KR100242393B1 (ko) 반도체 패키지 및 제조방법
JPH05226564A (ja) 半導体装置
US5289033A (en) Packaging of semiconductor chips with resin
US5214846A (en) Packaging of semiconductor chips
JPH04280664A (ja) 半導体装置用リードフレーム
JPH06252316A (ja) リードフレーム上へのプラスチック部材の形成方法
JPH04216661A (ja) 集積回路パッケージアセンブリ
US8981541B2 (en) Quad flat semiconductor device with additional contacts
JP2679848B2 (ja) 半導体装置
JP3134445B2 (ja) 樹脂封止型半導体装置
CA1179070A (en) Packaged semiconductor device which provides for enhanced power dissipation
JPH0621305A (ja) 半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JPH10116953A (ja) リードフレーム及びこれを用いた半導体装置
JP4356960B2 (ja) 樹脂封止型半導体装置
JPS6336699Y2 (ja)
JPH07193180A (ja) 樹脂封止型半導体装置
JPH05218508A (ja) 光半導体装置の製造方法
JPH077112A (ja) 樹脂封止型半導体装置
KR940008328B1 (ko) 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법
JPS6114672B2 (ja)
JPH02295140A (ja) 半導体装置の樹脂封止方法
KR200244924Y1 (ko) 반도체패키지