JPH088217A - 半導体基板上の平坦でない表面を研磨する方法 - Google Patents
半導体基板上の平坦でない表面を研磨する方法Info
- Publication number
- JPH088217A JPH088217A JP7136251A JP13625195A JPH088217A JP H088217 A JPH088217 A JP H088217A JP 7136251 A JP7136251 A JP 7136251A JP 13625195 A JP13625195 A JP 13625195A JP H088217 A JPH088217 A JP H088217A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- boron nitride
- polishing
- oxidized
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 35
- 239000010410 layer Substances 0.000 claims abstract description 116
- 229910052582 BN Inorganic materials 0.000 claims abstract description 89
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims abstract description 89
- 239000002344 surface layer Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 230000004888 barrier function Effects 0.000 abstract description 9
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 13
- 238000004458 analytical method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 3
- 239000004327 boric acid Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001456 electron microprobe Auger spectroscopy Methods 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004452 microanalysis Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 半導体基板上の平坦でない表面層を研磨する
方法を提供する。 【構成】 平坦でない表面層の研磨は、半導体基板１０
の上に酸化された窒化ホウ素研磨停止層１６′を設け、
酸化された窒化ホウ素停止層１６′の上に平坦でない表
面層を形成し、酸化された窒化ホウ素研磨停止層１６′
を、平坦でない表面層に対し選択的に研磨し、酸化され
た窒化ホウ素研磨停止層１６′に達するまで平坦でない
表面層の研磨を続ける。
方法を提供する。 【構成】 平坦でない表面層の研磨は、半導体基板１０
の上に酸化された窒化ホウ素研磨停止層１６′を設け、
酸化された窒化ホウ素停止層１６′の上に平坦でない表
面層を形成し、酸化された窒化ホウ素研磨停止層１６′
を、平坦でない表面層に対し選択的に研磨し、酸化され
た窒化ホウ素研磨停止層１６′に達するまで平坦でない
表面層の研磨を続ける。
Description
【０００１】
【産業上の利用分野】この発明は、一般に半導体製造方
法、より詳しくは、化学的・機械的研磨を用いる半導体
製造方法、特に、化学的・機械的研磨の研磨停止に関す
る。
法、より詳しくは、化学的・機械的研磨を用いる半導体
製造方法、特に、化学的・機械的研磨の研磨停止に関す
る。
【０００２】
【従来の技術】半導体デバイスの製造時、導電物質と絶
縁物質の連続層が堆積されると、層の表面形状に凹凸が
しばしば生じる、すなわち、層のある表面領域がそれ以
外の表面領域に対し盛り上がる。そのため、以後の処理
のために、表面形状を平坦にすることが必要になってく
る。化学的・機械的（ｃｈｅｍ−ｍｅｃｈ）研磨は、こ
のような表面を平坦にする研磨方法の一つである。表面
は、化学的・機械的研磨の際、研磨スラリの存在下で回
転研磨パッドに接触される。表面の一部分は、研磨パッ
ドの機械的作用とスラリの化学的作用とにより研磨除去
される。
縁物質の連続層が堆積されると、層の表面形状に凹凸が
しばしば生じる、すなわち、層のある表面領域がそれ以
外の表面領域に対し盛り上がる。そのため、以後の処理
のために、表面形状を平坦にすることが必要になってく
る。化学的・機械的（ｃｈｅｍ−ｍｅｃｈ）研磨は、こ
のような表面を平坦にする研磨方法の一つである。表面
は、化学的・機械的研磨の際、研磨スラリの存在下で回
転研磨パッドに接触される。表面の一部分は、研磨パッ
ドの機械的作用とスラリの化学的作用とにより研磨除去
される。
【０００３】研磨する物質と領域が異なると、研磨速度
がいちじるしく変化してしまうのが化学的・機械的研磨
時に遭遇する問題点の一つである。したがって、下層に
損傷を与えないようにするために上層を研磨しすぎない
よう細心の注意を払わなければならない。
がいちじるしく変化してしまうのが化学的・機械的研磨
時に遭遇する問題点の一つである。したがって、下層に
損傷を与えないようにするために上層を研磨しすぎない
よう細心の注意を払わなければならない。
【０００４】研磨選択性とは、ある物質の除去速度に対
する他の物質の除去速度の比較である。研磨選択性は、
物質の不本意な研磨を防ぐ目的で頻繁に利用される手法
である。この点において、研磨停止層は、他の物質に比
べ化学的・機械的研磨に耐えられる物質を有し、すなわ
ち、研磨停止物質は他の物質に対して研磨選択性があ
る。したがって、化学的・機械的研磨を終了せねばなら
ないことを示すために、研磨停止層を計画的に設けて、
削りすぎによる下層への損傷を防ぐことができる。
する他の物質の除去速度の比較である。研磨選択性は、
物質の不本意な研磨を防ぐ目的で頻繁に利用される手法
である。この点において、研磨停止層は、他の物質に比
べ化学的・機械的研磨に耐えられる物質を有し、すなわ
ち、研磨停止物質は他の物質に対して研磨選択性があ
る。したがって、化学的・機械的研磨を終了せねばなら
ないことを示すために、研磨停止層を計画的に設けて、
削りすぎによる下層への損傷を防ぐことができる。
【０００５】特定の例として、現在ある種の半導体デバ
イスで用いるゲートを製造するために、ドープされたポ
リシリコン導体、ポリシリコン導体上の珪化チタン・キ
ャップ、および珪化チタン・キャップ上の絶縁キャップ
酸化物膜によりゲート・スタックが構成される。反応性
イオン・エッチングによりゲート形状は定められ、反応
性イオン・エッチングを用いて形成されたゲートに隣接
する空間は、ポリシリコンによって埋められる。ポリシ
リコンは導体であり絶縁体ではないが、このように空間
をポリシリコンで埋め、ポリシリコン・マンドレルを形
成する。ポリシリコンのマンドレルとしての使用は、ポ
リシリコンと酸化物との間の化学的・機械的研磨選択性
を利用する。この点において、化学的・機械的研磨選択
性は、酸化物ゲート・キャップで「ハード」停止が実現
されるように、酸化物ゲート・キャップに達するまでポ
リシリコン・マンドレルが研磨されることを可能にす
る。次に、ポリシリコン・キャップ拡張部を堆積して、
ポリシリコンにコンタクト・ホールをエッチングし、コ
ンタクト・ホールをタングステンなどのコンタクト・ス
タッドの形成に適した物質で埋める。続いて、化学的・
機械的研磨により構造の平坦化を行う。酸化物上のポリ
シリコンの化学的・機械的研磨ハード停止は、ウェハに
ついて化学的・機械的研磨公差を小さくすることを可能
にするので、各コンタクト・スタッドの高さを均一にす
ることができる。ポリシリコン・マンドレルは、タング
ステン・スタッドの形成後除去しなければならず、リン
ケイ酸ガラス（ＰＳＧ）酸化物などの適切な絶縁物で置
換する。しかし残念なことには、ポリシリコン・マンド
レルを除去し、ＰＳＧ酸化物で再度埋め、再平坦化する
のに必要とされる追加の処理は、時間がかかり、非効率
的で、コストがかかる。
イスで用いるゲートを製造するために、ドープされたポ
リシリコン導体、ポリシリコン導体上の珪化チタン・キ
ャップ、および珪化チタン・キャップ上の絶縁キャップ
酸化物膜によりゲート・スタックが構成される。反応性
イオン・エッチングによりゲート形状は定められ、反応
性イオン・エッチングを用いて形成されたゲートに隣接
する空間は、ポリシリコンによって埋められる。ポリシ
リコンは導体であり絶縁体ではないが、このように空間
をポリシリコンで埋め、ポリシリコン・マンドレルを形
成する。ポリシリコンのマンドレルとしての使用は、ポ
リシリコンと酸化物との間の化学的・機械的研磨選択性
を利用する。この点において、化学的・機械的研磨選択
性は、酸化物ゲート・キャップで「ハード」停止が実現
されるように、酸化物ゲート・キャップに達するまでポ
リシリコン・マンドレルが研磨されることを可能にす
る。次に、ポリシリコン・キャップ拡張部を堆積して、
ポリシリコンにコンタクト・ホールをエッチングし、コ
ンタクト・ホールをタングステンなどのコンタクト・ス
タッドの形成に適した物質で埋める。続いて、化学的・
機械的研磨により構造の平坦化を行う。酸化物上のポリ
シリコンの化学的・機械的研磨ハード停止は、ウェハに
ついて化学的・機械的研磨公差を小さくすることを可能
にするので、各コンタクト・スタッドの高さを均一にす
ることができる。ポリシリコン・マンドレルは、タング
ステン・スタッドの形成後除去しなければならず、リン
ケイ酸ガラス（ＰＳＧ）酸化物などの適切な絶縁物で置
換する。しかし残念なことには、ポリシリコン・マンド
レルを除去し、ＰＳＧ酸化物で再度埋め、再平坦化する
のに必要とされる追加の処理は、時間がかかり、非効率
的で、コストがかかる。
【０００６】さらに、反応性イオン・エッチング工程時
に、すべてのポリシリコンを完全に除去することは、非
常に困難である。特に、ゲート上の凹角スロープとタン
グステン・スタッドの下部領域とからすべてのポリシリ
コンを除去することは、ほとんど不可能であることがわ
かっている。ポリシリコンの除去が完全でないと、しば
しば好ましくないコンタクト間短絡またはリークを引き
起こす。
に、すべてのポリシリコンを完全に除去することは、非
常に困難である。特に、ゲート上の凹角スロープとタン
グステン・スタッドの下部領域とからすべてのポリシリ
コンを除去することは、ほとんど不可能であることがわ
かっている。ポリシリコンの除去が完全でないと、しば
しば好ましくないコンタクト間短絡またはリークを引き
起こす。
【０００７】このような理由から、半導体製造時におい
て改良された効率とコスト効果の向上をもたらす研磨停
止の必要性が存在するわけである。
て改良された効率とコスト効果の向上をもたらす研磨停
止の必要性が存在するわけである。
【０００８】
【発明が解決しようとする課題】本発明の目的は、半導
体基板上の平坦でない表面層を研磨する効率のよい方法
を提供することである。
体基板上の平坦でない表面層を研磨する効率のよい方法
を提供することである。
【０００９】本発明のもう１つの目的は、追加の処理を
必要としない、最終構造に対して好ましくない問題を生
じさせない研磨停止層を提供することである。
必要としない、最終構造に対して好ましくない問題を生
じさせない研磨停止層を提供することである。
【００１０】
【課題を解決するための手段】この発明は、半導体基板
上の平坦でない表面層の研磨方法に関する。この方法に
よれば、半導体基板上に酸化された窒化ホウ素研磨停止
層を設け、酸化された窒化ホウ素研磨停止層上に平坦で
ない表面層を形成し、酸化された窒化ホウ素研磨停止層
を、平坦でない表面層に対し選択的に研磨し、酸化され
た窒化ホウ素停止層に達するまで平坦でない表面層を研
磨する。
上の平坦でない表面層の研磨方法に関する。この方法に
よれば、半導体基板上に酸化された窒化ホウ素研磨停止
層を設け、酸化された窒化ホウ素研磨停止層上に平坦で
ない表面層を形成し、酸化された窒化ホウ素研磨停止層
を、平坦でない表面層に対し選択的に研磨し、酸化され
た窒化ホウ素停止層に達するまで平坦でない表面層を研
磨する。
【００１１】
【実施例】まず図１を参照しながら説明する。典型的な
ゲート・スタックを形成するには、通常の技術を用いて
半導体基板１０の上にポリシリコン層１２を付着し、ポ
リシリコン層１２の上に絶縁キャップ膜１４を付着す
る。絶縁キャップ膜１４は、たとえば、シリコンの窒化
物または酸化物を含んでいる。この発明によれば、ゲー
ト・スタック上に、特に、窒化シリコンの絶縁キャップ
１４上に窒化ホウ素層１６を付着する。窒化ホウ素層１
６の厚さは、約１０００オングストロームである。
ゲート・スタックを形成するには、通常の技術を用いて
半導体基板１０の上にポリシリコン層１２を付着し、ポ
リシリコン層１２の上に絶縁キャップ膜１４を付着す
る。絶縁キャップ膜１４は、たとえば、シリコンの窒化
物または酸化物を含んでいる。この発明によれば、ゲー
ト・スタック上に、特に、窒化シリコンの絶縁キャップ
１４上に窒化ホウ素層１６を付着する。窒化ホウ素層１
６の厚さは、約１０００オングストロームである。
【００１２】次に、通常のリソグラフィ法を用いてホト
レジスト（図示されていない）に適切なパターンを形成
し、窒化ホウ素層１６を周知の反応性イオン・エッチン
グ技術を用いて選択的に除去する。反応性イオン・エッ
チング技術による窒化ホウ素のエッチング速度は、窒化
ケイ素（Ｓｉ3 Ｎ4 ）とほぼ同じである。残りのゲート
・スタック物質、特に、絶縁キャップ膜１４とポリシリ
コン層１２もまた通常の反応性イオン・エッチング技術
により除去する。続いて、ホトレジストを除去すると、
図２に示すゲート構造１８が得られる。
レジスト（図示されていない）に適切なパターンを形成
し、窒化ホウ素層１６を周知の反応性イオン・エッチン
グ技術を用いて選択的に除去する。反応性イオン・エッ
チング技術による窒化ホウ素のエッチング速度は、窒化
ケイ素（Ｓｉ3 Ｎ4 ）とほぼ同じである。残りのゲート
・スタック物質、特に、絶縁キャップ膜１４とポリシリ
コン層１２もまた通常の反応性イオン・エッチング技術
により除去する。続いて、ホトレジストを除去すると、
図２に示すゲート構造１８が得られる。
【００１３】デバイスを形成するには、次に、ゲート導
体すなわちポリシリコン層１２の側壁を電気的に絶縁す
る必要がある。これは、急速熱酸化のような標準的なア
ニーリング処理を用いポリシリコン層１２の側壁を酸化
することにより行う。このようにして、酸化された側壁
１２′が形成される。急速熱酸化を行うためのプロセス
・パラメータは、大気圧、３ｌ／ｍｉｎの酸素のフロ
ー、ウェハ表面を５０℃／秒の上昇限度で約８５０〜９
１０℃までに加熱し（たとえば、水晶ランプを用い
て）、約６０秒間保持し、さらに５０℃／秒の下降温度
で冷却されるような処理時間が含まれる。好適なこと
に、この発明によれば、ポリシリコン層１２の側壁が酸
化されるだけでなく、急速熱酸化処理は窒化ホウ素層１
６も酸化し、酸化された窒化ホウ素層１６′を形成す
る。酸化された窒化ホウ素層１６′の組成と特性は、後
にさらに詳述する。
体すなわちポリシリコン層１２の側壁を電気的に絶縁す
る必要がある。これは、急速熱酸化のような標準的なア
ニーリング処理を用いポリシリコン層１２の側壁を酸化
することにより行う。このようにして、酸化された側壁
１２′が形成される。急速熱酸化を行うためのプロセス
・パラメータは、大気圧、３ｌ／ｍｉｎの酸素のフロ
ー、ウェハ表面を５０℃／秒の上昇限度で約８５０〜９
１０℃までに加熱し（たとえば、水晶ランプを用い
て）、約６０秒間保持し、さらに５０℃／秒の下降温度
で冷却されるような処理時間が含まれる。好適なこと
に、この発明によれば、ポリシリコン層１２の側壁が酸
化されるだけでなく、急速熱酸化処理は窒化ホウ素層１
６も酸化し、酸化された窒化ホウ素層１６′を形成す
る。酸化された窒化ホウ素層１６′の組成と特性は、後
にさらに詳述する。
【００１４】図３に示すように、ゲート構造１８を保護
するには、たとえば窒化物を含む障壁膜２０を、ゲート
構造１８上と、ゲート構造１８に隣接する基板１０上と
に付着する。ここで、用語「保護」は、この例では窒化
物を含む移動イオン障壁を設けることを意味する。
するには、たとえば窒化物を含む障壁膜２０を、ゲート
構造１８上と、ゲート構造１８に隣接する基板１０上と
に付着する。ここで、用語「保護」は、この例では窒化
物を含む移動イオン障壁を設けることを意味する。
【００１５】次に、図４を参照しながら説明する。基板
１０上の別の構造またはデバイスからゲート構造１８を
絶縁し電気的に分離するには、ゲート構造１８に隣接す
る領域か部分、すなわち基板１０上のゲート構造１８と
他の構造または、デバイスとの間を絶縁層２２で埋め
る。このような絶縁層２２は、酸化物、代表的にはリン
ケイ酸ガラスである。絶縁層２２の付着は基板１０上の
ゲート構造１８と他の構造の間のボイドを埋めるが、し
かし、付着した層表面は明らかに平坦ではない。
１０上の別の構造またはデバイスからゲート構造１８を
絶縁し電気的に分離するには、ゲート構造１８に隣接す
る領域か部分、すなわち基板１０上のゲート構造１８と
他の構造または、デバイスとの間を絶縁層２２で埋め
る。このような絶縁層２２は、酸化物、代表的にはリン
ケイ酸ガラスである。絶縁層２２の付着は基板１０上の
ゲート構造１８と他の構造の間のボイドを埋めるが、し
かし、付着した層表面は明らかに平坦ではない。
【００１６】図５に示すように、絶縁層２２と障壁膜２
０は、化学的・機械的研磨を用いてゲート構造１８の上
部にまで平坦化される。好適なことに、酸化された窒化
ホウ素層１６′は他の膜と層、とりわけ、窒化物障壁膜
２０と絶縁層２２に対して優れた研磨選択性を与える。
酸化された窒化ホウ素層１６′の高い研磨選択性によっ
て、酸化された窒化ホウ素層１６′は、化学的・機械的
研磨に対して、きわめて効果的な研磨停止として機能
し、化学的・機械的研磨処理をゲート構造１８の上部で
「ハード停止」ができる。さらに、ゲート構造１８に損
傷を与えることなく、化学的・機械的研磨の結果生じた
不均一性を除去するために、過研磨を行うことができ
る。そのため、結果として得られる膜の厚さは、主にゲ
ート・スタック膜の付着の公差の関数である。このよう
な公差は、代表的には約±１０％以下である。
０は、化学的・機械的研磨を用いてゲート構造１８の上
部にまで平坦化される。好適なことに、酸化された窒化
ホウ素層１６′は他の膜と層、とりわけ、窒化物障壁膜
２０と絶縁層２２に対して優れた研磨選択性を与える。
酸化された窒化ホウ素層１６′の高い研磨選択性によっ
て、酸化された窒化ホウ素層１６′は、化学的・機械的
研磨に対して、きわめて効果的な研磨停止として機能
し、化学的・機械的研磨処理をゲート構造１８の上部で
「ハード停止」ができる。さらに、ゲート構造１８に損
傷を与えることなく、化学的・機械的研磨の結果生じた
不均一性を除去するために、過研磨を行うことができ
る。そのため、結果として得られる膜の厚さは、主にゲ
ート・スタック膜の付着の公差の関数である。このよう
な公差は、代表的には約±１０％以下である。
【００１７】図６に示すように、平坦化に続き必要に応
じて、マンドレル拡張酸化物層２４の標準的な付着のよ
うな処理を続行できる。普通のコンタクト・ホールの穿
孔と、基板１０上の各種デバイスを接続する多層配線
（ｗｉｒｉｎｇ ｌｅｖｅｌｓ）を続いて行うことがで
きる。
じて、マンドレル拡張酸化物層２４の標準的な付着のよ
うな処理を続行できる。普通のコンタクト・ホールの穿
孔と、基板１０上の各種デバイスを接続する多層配線
（ｗｉｒｉｎｇ ｌｅｖｅｌｓ）を続いて行うことがで
きる。
【００１８】オージェ分析で示され以下で説明するよう
に、酸化された窒化ホウ素層１６′に関して、この層１
６′にはほとんどホウ素が含まれていない。もとの窒化
ホウ素層１６のホウ素は、急速熱酸化処理時に酸素と反
応してホウ酸を形成すると理論は教えている。ホウ酸
は、急速熱酸化処理が実施される圧力と温度、特に、大
気圧に近い圧力と約８５０°Ｃの温度では、揮発性であ
るので、ホウ酸は蒸気になるか発散してしまう。
に、酸化された窒化ホウ素層１６′に関して、この層１
６′にはほとんどホウ素が含まれていない。もとの窒化
ホウ素層１６のホウ素は、急速熱酸化処理時に酸素と反
応してホウ酸を形成すると理論は教えている。ホウ酸
は、急速熱酸化処理が実施される圧力と温度、特に、大
気圧に近い圧力と約８５０°Ｃの温度では、揮発性であ
るので、ホウ酸は蒸気になるか発散してしまう。
【００１９】好適なことに、窒化ホウ素の酸化により得
られる物質は、ホウ素をほとんど含まないか、あるいは
ホウ素が存在しないが、このような酸化された窒化ホウ
素物質は、もとの窒化ホウ素の研磨停止特性を保持して
おり、したがって、上述したように、機能的・化学的研
磨時において、酸化された窒化ホウ素層１６′は、研磨
停止層として効果的に機能することがわかっている。酸
化された窒化ホウ素物質は、ホウ素をほとんど含んでお
らず典型的な半導体処理と完全に互換性を有する。この
点から、窒化ホウ素に含まれるホウ素は、続くカプセル
封止とアニーリング時に窒化ホウ素へ他の膜が付着する
などの予測しがたい問題を引き起こすので、研磨後、ホ
ウ素をゲート構造上に残留させてはならない。窒化ホウ
素と異なり酸化された窒化ホウ素物質は、最終構造の一
部として残すことができる。
られる物質は、ホウ素をほとんど含まないか、あるいは
ホウ素が存在しないが、このような酸化された窒化ホウ
素物質は、もとの窒化ホウ素の研磨停止特性を保持して
おり、したがって、上述したように、機能的・化学的研
磨時において、酸化された窒化ホウ素層１６′は、研磨
停止層として効果的に機能することがわかっている。酸
化された窒化ホウ素物質は、ホウ素をほとんど含んでお
らず典型的な半導体処理と完全に互換性を有する。この
点から、窒化ホウ素に含まれるホウ素は、続くカプセル
封止とアニーリング時に窒化ホウ素へ他の膜が付着する
などの予測しがたい問題を引き起こすので、研磨後、ホ
ウ素をゲート構造上に残留させてはならない。窒化ホウ
素と異なり酸化された窒化ホウ素物質は、最終構造の一
部として残すことができる。
【００２０】窒化ホウ素のオージェ分析を行って、酸化
された窒化ホウ素物質で行ったオージェ分析結果と比較
する。オージェ分析は、オージェ電子と呼ばれる電子が
放射されて、内側の電子殻に空孔を含む原子の非放射緩
和により、物質の組成を決定することを可能にする。オ
ージェ分析の一般的な説明は、たとえば、Ｄｏｗ Ｃｈ
ｅｍｉｃａｌ社分析研究所のＣ．Ｅ．Ｖａｎ Ｈａｌｌ
が１９８５年に刊行した、『分析化学の最新方法（Ｍｏ
ｄｅｒｎ Ｍｅｔｈｏｄｅｓ ｏｆ Ａｎａｌｙｔｉｃ
ａｌ Ｃｈｅｍｉｓｔｒｙ）』「オージェ電子分光／走
査形オージェ電子マイクロアナリシス（Ａｕｇｅｒ Ｅ
ｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ／Ｓｃａｎ
ｎｉｎｇ Ａｕｇｅｒ Ｍｉｃｒｏａｎａｌｙｓｉ
ｓ）」（ページ４１−４３）を参照されたい。オージェ
分析を実行するパラメータには、１３ｎＡのビーム電流
と１０ＫｅＶのビーム電圧とが含まれる。窒化ホウ素の
オージェ分析結果は、図７に示してある。図に示すよう
に、それぞれのスパイクはある種の物質の存在を示して
いる。この結果から、窒化ホウ素は、ホウ素、炭素、窒
素、および酸素を含んでいることが判明した。参照番号
２６で示すスパイクは、予想通り、明らかに窒化ホウ素
中に大量のホウ素が存在することを示している。炭素は
表面混入物であり、酸素は表面吸着したものである。図
８のスペクトルは酸化された窒化ホウ素物質のオージェ
分析結果である。この図から酸化された窒化ホウ素中に
は検出可能な量のホウ素は見つからず、したがって、酸
化された窒化ホウ素にホウ素はほとんど存在しないこと
が明らかになった。酸化された窒化ホウ素中に存在する
ことがわかった検出可能な元素は、ケイ素、炭素、窒
素、および酸素である。酸化された窒化ホウ素から検出
された炭素は、表面混入物であり、次の処理の際に、あ
るいは最終構造において、重要な意味を持たないことが
確認された。酸化された窒化ホウ素から検出されたケイ
素は、酸化された窒化ホウ素物質１６′の下側の絶縁キ
ャップ膜１４に含まれるシリコンの窒化物または酸化物
によるものであると考えられる。
された窒化ホウ素物質で行ったオージェ分析結果と比較
する。オージェ分析は、オージェ電子と呼ばれる電子が
放射されて、内側の電子殻に空孔を含む原子の非放射緩
和により、物質の組成を決定することを可能にする。オ
ージェ分析の一般的な説明は、たとえば、Ｄｏｗ Ｃｈ
ｅｍｉｃａｌ社分析研究所のＣ．Ｅ．Ｖａｎ Ｈａｌｌ
が１９８５年に刊行した、『分析化学の最新方法（Ｍｏ
ｄｅｒｎ Ｍｅｔｈｏｄｅｓ ｏｆ Ａｎａｌｙｔｉｃ
ａｌ Ｃｈｅｍｉｓｔｒｙ）』「オージェ電子分光／走
査形オージェ電子マイクロアナリシス（Ａｕｇｅｒ Ｅ
ｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ／Ｓｃａｎ
ｎｉｎｇ Ａｕｇｅｒ Ｍｉｃｒｏａｎａｌｙｓｉ
ｓ）」（ページ４１−４３）を参照されたい。オージェ
分析を実行するパラメータには、１３ｎＡのビーム電流
と１０ＫｅＶのビーム電圧とが含まれる。窒化ホウ素の
オージェ分析結果は、図７に示してある。図に示すよう
に、それぞれのスパイクはある種の物質の存在を示して
いる。この結果から、窒化ホウ素は、ホウ素、炭素、窒
素、および酸素を含んでいることが判明した。参照番号
２６で示すスパイクは、予想通り、明らかに窒化ホウ素
中に大量のホウ素が存在することを示している。炭素は
表面混入物であり、酸素は表面吸着したものである。図
８のスペクトルは酸化された窒化ホウ素物質のオージェ
分析結果である。この図から酸化された窒化ホウ素中に
は検出可能な量のホウ素は見つからず、したがって、酸
化された窒化ホウ素にホウ素はほとんど存在しないこと
が明らかになった。酸化された窒化ホウ素中に存在する
ことがわかった検出可能な元素は、ケイ素、炭素、窒
素、および酸素である。酸化された窒化ホウ素から検出
された炭素は、表面混入物であり、次の処理の際に、あ
るいは最終構造において、重要な意味を持たないことが
確認された。酸化された窒化ホウ素から検出されたケイ
素は、酸化された窒化ホウ素物質１６′の下側の絶縁キ
ャップ膜１４に含まれるシリコンの窒化物または酸化物
によるものであると考えられる。
【００２１】次に、デバイスの深部にホウ素が浸入して
いるかどうか調べるために、酸化された窒化ホウ素物質
１６′を通して下側構造にスパッタリングを続けた。図
９に示すように、下側構造のオージェ分析の結果は、酸
素、窒素、およびケイ素は存在するが、検出可能な量の
ホウ素は存在しないことを示している。それゆえ、デバ
イスの深部へ確かにホウ素が浸入していないことが結論
づけれらた。
いるかどうか調べるために、酸化された窒化ホウ素物質
１６′を通して下側構造にスパッタリングを続けた。図
９に示すように、下側構造のオージェ分析の結果は、酸
素、窒素、およびケイ素は存在するが、検出可能な量の
ホウ素は存在しないことを示している。それゆえ、デバ
イスの深部へ確かにホウ素が浸入していないことが結論
づけれらた。
【００２２】この発明を、半導体デバイスのゲートの製
造を例にとって説明したが、この発明は他の構造の製造
にも適用可能であることはいうまでもない。この点に関
し、当業者には、平坦研磨時に研磨停止を必要とする他
の構造の製造に関しても適用可能であることは容易にわ
かるはずである。他の例には、化学的・機械的研磨を用
いて、電極作用単結晶の領域を有する浅いトレンチの絶
縁酸化物を平坦化するときに、作用領域平坦化における
研磨停止として使用することが含まれる。これに関し、
作用領域形状をエッチングする前に、単結晶上部に酸化
された窒化ホウ素を形成することにより、酸化された窒
化ホウ素と酸化物との間の化学的・機械的研磨選択性を
好適に用いることができる。さらに、酸化された窒化ホ
ウ素の化学的・機械的研磨選択性は、トレンチの平坦化
にも有効である。
造を例にとって説明したが、この発明は他の構造の製造
にも適用可能であることはいうまでもない。この点に関
し、当業者には、平坦研磨時に研磨停止を必要とする他
の構造の製造に関しても適用可能であることは容易にわ
かるはずである。他の例には、化学的・機械的研磨を用
いて、電極作用単結晶の領域を有する浅いトレンチの絶
縁酸化物を平坦化するときに、作用領域平坦化における
研磨停止として使用することが含まれる。これに関し、
作用領域形状をエッチングする前に、単結晶上部に酸化
された窒化ホウ素を形成することにより、酸化された窒
化ホウ素と酸化物との間の化学的・機械的研磨選択性を
好適に用いることができる。さらに、酸化された窒化ホ
ウ素の化学的・機械的研磨選択性は、トレンチの平坦化
にも有効である。
【００２３】まとめとして、本発明の構成に関し以下の
事項を開示する。 （１）（ａ）半導体基板を設ける工程と、（ｂ）前記半
導体基板上に酸化された窒化ホウ素研磨停止層を設ける
工程と、（ｃ）前記酸化された窒化ホウ素研磨停止層上
に、該酸化された窒化ホウ素停止層に対し、選択的に研
磨される平坦でない表面層を形成する工程と、（ｄ）前
記酸化された窒化ホウ素研磨停止層に達するまで、前記
平坦でない表面層を研磨する工程と、を含む半導体基板
上の平坦でない表面層を研磨する方法。 （２）前記工程（ｂ）は、前記半導体上のシリコン含有
層上に窒化ホウ素層を付着し、該窒化ホウ素層をアニー
リングして、前記酸化された窒化ホウ素研磨停止層を形
成することを含む、上記（１）に記載の研磨方法。 （３）前記シリコン含有層は、窒化シリコン層であるこ
とを特徴とする上記（２）に記載の研磨方法。 （４）前記窒化ホウ素層をアニーリングする工程は、急
速熱酸化を含むことを特徴とする上記（２）に記載の研
磨方法。 （５）前記急速熱酸化は、大気圧の下で、３ｌ／ｍｉｎ
の酸素のフローで、前記半導体基板を約８５０ないし９
１０°Ｃまで加熱し、約６０秒の処理時間で遂行するこ
とを特徴とする上記（４）に記載の研磨方法。 （６）半導体基板を設ける工程と、前記半導体基板上
に、上部に窒化ホウ素層を有するゲート構造を形成する
工程と、前記窒化ホウ素層を酸化して、酸化された窒化
ホウ素層を形成する工程と、前記酸化された窒化ホウ素
層上に、該酸化された窒化ホウ素層に対し、選択的に研
磨される平坦でない絶縁層を形成して、前記ゲート構造
を他の構造から絶縁する工程と、前記酸化された窒化ホ
ウ素層に達するまで、前記平坦でない絶縁層を研磨する
工程と、を含む半導体デバイスのゲートを形成する方
法。 （７）前記窒化ホウ素層は、窒化シリコン層上に付着さ
れていることを特徴とする上記（６）に記載の半導体デ
バイスのゲートを形成する方法。 （８）前記ゲート構造は、側壁を有するポリシリコン層
を備え、前記窒化ホウ素層の酸化工程時に、前記ポリシ
リコン層の前記側壁を酸化することを特徴とする上記
（６）に記載の半導体デバイスのゲートを形成する方
法。 （９）前記窒化ホウ素層を酸化する工程は、アニーリン
グを含むことを特徴とする上記（８）に記載の半導体デ
バイスのゲートを形成する方法。 （１０）前記アニーリングの工程は、急速熱酸化を含む
ことを特徴とする上記（９）に記載の半導体デバイスの
ゲートを形成する方法。 （１１）前記急速熱酸化は、大気圧の下で、３ｍｌの酸
素のフローで、前記半導体基板を約８５０ないし９１０
°Ｃまで加熱し、約６０秒の処理時間で遂行することを
特徴とする上記（１０）に記載の半導体デバイスのゲー
トを形成する方法。
事項を開示する。 （１）（ａ）半導体基板を設ける工程と、（ｂ）前記半
導体基板上に酸化された窒化ホウ素研磨停止層を設ける
工程と、（ｃ）前記酸化された窒化ホウ素研磨停止層上
に、該酸化された窒化ホウ素停止層に対し、選択的に研
磨される平坦でない表面層を形成する工程と、（ｄ）前
記酸化された窒化ホウ素研磨停止層に達するまで、前記
平坦でない表面層を研磨する工程と、を含む半導体基板
上の平坦でない表面層を研磨する方法。 （２）前記工程（ｂ）は、前記半導体上のシリコン含有
層上に窒化ホウ素層を付着し、該窒化ホウ素層をアニー
リングして、前記酸化された窒化ホウ素研磨停止層を形
成することを含む、上記（１）に記載の研磨方法。 （３）前記シリコン含有層は、窒化シリコン層であるこ
とを特徴とする上記（２）に記載の研磨方法。 （４）前記窒化ホウ素層をアニーリングする工程は、急
速熱酸化を含むことを特徴とする上記（２）に記載の研
磨方法。 （５）前記急速熱酸化は、大気圧の下で、３ｌ／ｍｉｎ
の酸素のフローで、前記半導体基板を約８５０ないし９
１０°Ｃまで加熱し、約６０秒の処理時間で遂行するこ
とを特徴とする上記（４）に記載の研磨方法。 （６）半導体基板を設ける工程と、前記半導体基板上
に、上部に窒化ホウ素層を有するゲート構造を形成する
工程と、前記窒化ホウ素層を酸化して、酸化された窒化
ホウ素層を形成する工程と、前記酸化された窒化ホウ素
層上に、該酸化された窒化ホウ素層に対し、選択的に研
磨される平坦でない絶縁層を形成して、前記ゲート構造
を他の構造から絶縁する工程と、前記酸化された窒化ホ
ウ素層に達するまで、前記平坦でない絶縁層を研磨する
工程と、を含む半導体デバイスのゲートを形成する方
法。 （７）前記窒化ホウ素層は、窒化シリコン層上に付着さ
れていることを特徴とする上記（６）に記載の半導体デ
バイスのゲートを形成する方法。 （８）前記ゲート構造は、側壁を有するポリシリコン層
を備え、前記窒化ホウ素層の酸化工程時に、前記ポリシ
リコン層の前記側壁を酸化することを特徴とする上記
（６）に記載の半導体デバイスのゲートを形成する方
法。 （９）前記窒化ホウ素層を酸化する工程は、アニーリン
グを含むことを特徴とする上記（８）に記載の半導体デ
バイスのゲートを形成する方法。 （１０）前記アニーリングの工程は、急速熱酸化を含む
ことを特徴とする上記（９）に記載の半導体デバイスの
ゲートを形成する方法。 （１１）前記急速熱酸化は、大気圧の下で、３ｍｌの酸
素のフローで、前記半導体基板を約８５０ないし９１０
°Ｃまで加熱し、約６０秒の処理時間で遂行することを
特徴とする上記（１０）に記載の半導体デバイスのゲー
トを形成する方法。
【００２４】
【発明の効果】本発明に従って、酸化された窒化ホウ素
研磨停止層を用いることで、半導体基板上の平坦でない
表面層を効率よく研磨することができた。
研磨停止層を用いることで、半導体基板上の平坦でない
表面層を効率よく研磨することができた。
【図１】半導体基板上にポリシリコン層、絶縁キャップ
膜、窒化ホウ素層の順に付着させたゲート構造製造工程
を示す図である。
膜、窒化ホウ素層の順に付着させたゲート構造製造工程
を示す図である。
【図２】図１で形成した構造を反応性イオン・エッチン
グにより除去したゲート構造製造工程を示す図である。
グにより除去したゲート構造製造工程を示す図である。
【図３】アニーリング処理によりポリシリコン層の両側
に側壁を設け、窒化ホウ素層を酸化して酸化された窒化
ホウ素を形成し、ゲート構造全体を窒化物障壁膜で囲ん
だゲート構造製造工程を示す図である。
に側壁を設け、窒化ホウ素層を酸化して酸化された窒化
ホウ素を形成し、ゲート構造全体を窒化物障壁膜で囲ん
だゲート構造製造工程を示す図である。
【図４】図３で形成した構造を絶縁層で埋め電気的に絶
縁したゲート構造製造工程を示す図である。
縁したゲート構造製造工程を示す図である。
【図５】化学的・機械的研磨を用いて、絶縁層と窒化物
障壁膜を酸化された窒化ホウ素層に達するまで研磨し平
坦化したゲート構造製造工程を示す図である。
障壁膜を酸化された窒化ホウ素層に達するまで研磨し平
坦化したゲート構造製造工程を示す図である。
【図６】図５で形成した構造の上にマンドレル拡散酸化
物層を堆積させたゲート構造製造工程を示す図である。
物層を堆積させたゲート構造製造工程を示す図である。
【図７】窒化ホウ素のオージェ分析結果を示す図であ
る。
る。
【図８】この発明により生成された酸化された窒化ホウ
素のオージェ分析結果を示す図である。
素のオージェ分析結果を示す図である。
【図９】この発明により製造された酸化された窒化ホウ
素層下のゲート構造下部のオージェ分析結果を示す図で
ある。
素層下のゲート構造下部のオージェ分析結果を示す図で
ある。
１０ 半導体基板 １２ ポリシリコン層 １２′ ポリシリコン層酸化側壁 １４ 絶縁キャップ膜 １６ 窒化ホウ素層 １６′ 酸化された窒化ホウ素層（研磨停止層） １８ ゲート構造 ２０ 窒化物障壁膜 ２２ 絶縁層 ２４ マンドレル拡張酸化物層
Claims (11)
- 【請求項１】（ａ）半導体基板を設ける工程と、 （ｂ）前記半導体基板上に酸化された窒化ホウ素研磨停
止層を設ける工程と、 （ｃ）前記酸化された窒化ホウ素研磨停止層上に、該酸
化された窒化ホウ素停止層に対し、選択的に研磨される
平坦でない表面層を形成する工程と、 （ｄ）前記酸化された窒化ホウ素研磨停止層に達するま
で、前記平坦でない表面層を研磨する工程と、を含む半
導体基板上の平坦でない表面層を研磨する方法。 - 【請求項２】前記工程（ｂ）は、前記半導体上のシリコ
ン含有層上に窒化ホウ素層を付着し、該窒化ホウ素層を
アニーリングして、前記酸化された窒化ホウ素研磨停止
層を形成することを含む、請求項１記載の研磨方法。 - 【請求項３】前記シリコン含有層は、窒化シリコン層で
あることを特徴とする請求項２記載の研磨方法。 - 【請求項４】前記窒化ホウ素層をアニーリングする工程
は、急速熱酸化を含むことを特徴とする請求項２記載の
研磨方法。 - 【請求項５】前記急速熱酸化は、大気圧の下で、３ｌ／
ｍｉｎの酸素のフローで、前記半導体基板を８５０ない
し９１０°Ｃまで加熱し、約６０秒の処理時間で遂行す
ることを特徴とする請求項４記載の研磨方法。 - 【請求項６】半導体基板を設ける工程と、 前記半導体基板上に、上部に窒化ホウ素層を有するゲー
ト構造を形成する工程と、 前記窒化ホウ素層を酸化して、酸化された窒化ホウ素層
を形成する工程と、 前記酸化された窒化ホウ素層上に、該酸化された窒化ホ
ウ素層に対し、選択的に研磨される平坦でない絶縁層を
形成して、前記ゲート構造を他の構造から絶縁する工程
と、 前記酸化された窒化ホウ素層に達するまで、前記平坦で
ない絶縁層を研磨する工程と、を含む半導体デバイスの
ゲートを形成する方法。 - 【請求項７】前記窒化ホウ素層は、窒化シリコン層上に
付着されていることを特徴とする請求項６記載の半導体
デバイスのゲートを形成する方法。 - 【請求項８】前記ゲート構造は、側壁を有するポリシリ
コン層を備え、前記窒化ホウ素層の酸化工程時に、前記
ポリシリコン層の前記側壁を酸化することを特徴とする
請求項６記載の半導体デバイスのゲートを形成する方
法。 - 【請求項９】前記窒化ホウ素層を酸化する工程は、アニ
ーリングを含むことを特徴とする請求項８記載の半導体
デバイスのゲートを形成する方法。 - 【請求項１０】前記アニーリングの工程は、急速熱酸化
を含むことを特徴とする請求項９記載の半導体デバイス
のゲートを形成する方法。 - 【請求項１１】前記急速熱酸化は、大気圧の下で、３ｍ
ｌの酸素のフローで、前記半導体基板を８５０ないし９
１０°Ｃまで加熱し、約６０秒の処理時間で遂行するこ
とを特徴とする請求項１０記載の半導体デバイスのゲー
トを形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/263,969 US5385866A (en) | 1994-06-22 | 1994-06-22 | Polish planarizing using oxidized boron nitride as a polish stop |
| US263969 | 1994-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088217A true JPH088217A (ja) | 1996-01-12 |
| JP3229166B2 JP3229166B2 (ja) | 2001-11-12 |
Family
ID=23004012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13625195A Expired - Fee Related JP3229166B2 (ja) | 1994-06-22 | 1995-06-02 | 半導体デバイスの製造方法及び半導体デバイスのゲートを形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5385866A (ja) |
| EP (1) | EP0689234A1 (ja) |
| JP (1) | JP3229166B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339014B1 (en) | 1998-04-14 | 2002-01-15 | Matsushita Electric Industrial Co., Ltd. | Method for growing nitride compound semiconductor |
| US6734030B2 (en) | 2001-03-06 | 2004-05-11 | Sony Corporation | Semiconductor light emitting device and method of fabricating semiconductor light emitting device |
| US6818465B2 (en) | 2001-08-22 | 2004-11-16 | Sony Corporation | Nitride semiconductor element and production method for nitride semiconductor element |
| US6821807B2 (en) | 2000-09-01 | 2004-11-23 | Sanyo Electric Co., Ltd. | Method of forming nitride-based semiconductor layer, and method of manufacturing nitride-based semiconductor device |
| US6828591B2 (en) | 2000-12-15 | 2004-12-07 | Sony Corporation | Semiconductor light emitting device and fabrication method thereof |
| US6830946B2 (en) | 2001-02-01 | 2004-12-14 | Sony Corporation | Device transfer method and panel |
| US6831300B2 (en) | 2001-02-21 | 2004-12-14 | Sony Corporation | Semiconductor light emitting device, manufacturing method of a semiconductor light emitting device and connection structure of an electrode layer |
| US6870190B2 (en) | 2001-03-06 | 2005-03-22 | Sony Corporation | Display unit and semiconductor light emitting device |
| US6924500B2 (en) | 2000-07-18 | 2005-08-02 | Sony Corporation | Semiconductor light-emitting device and process for producing the same |
| US6989287B2 (en) | 2003-06-27 | 2006-01-24 | Hitachi Cable, Ltd. | Method for producing nitride semiconductor, semiconductor wafer and semiconductor device |
| US7227189B2 (en) | 2001-04-19 | 2007-06-05 | Sony Corporation | Vapor-phase growth method for a nitride semiconductor and a nitride semiconductor device |
| US7250320B2 (en) | 2003-03-20 | 2007-07-31 | Sony Corporation | Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof |
| US7932107B2 (en) | 2006-12-15 | 2011-04-26 | Hitachi Cable, Ltd. | Method for growing nitride semiconductor |
| US8143702B2 (en) | 2005-04-11 | 2012-03-27 | Hitachi Cable, Ltd. | Group III-V nitride based semiconductor substrate and method of making same |
| JP2013516083A (ja) * | 2009-12-30 | 2013-05-09 | インテル コーポレイション | 自己整合コンタクト |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245306A (ja) * | 1994-01-17 | 1995-09-19 | Sony Corp | 半導体装置における膜平坦化方法 |
| US5385866A (en) * | 1994-06-22 | 1995-01-31 | International Business Machines Corporation | Polish planarizing using oxidized boron nitride as a polish stop |
| US6069081A (en) * | 1995-04-28 | 2000-05-30 | International Buiness Machines Corporation | Two-step chemical mechanical polish surface planarization technique |
| US5858870A (en) * | 1996-12-16 | 1999-01-12 | Chartered Semiconductor Manufacturing, Ltd. | Methods for gap fill and planarization of intermetal dielectrics |
| US6069069A (en) * | 1996-12-16 | 2000-05-30 | Chartered Semiconductor Manufacturing, Ltd. | Method for planarizing a low dielectric constant spin-on polymer using nitride etch stop |
| KR100230422B1 (ko) | 1997-04-25 | 1999-11-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US6077783A (en) * | 1998-06-30 | 2000-06-20 | Lsi Logic Corporation | Method and apparatus for detecting a polishing endpoint based upon heat conducted through a semiconductor wafer |
| US6241847B1 (en) | 1998-06-30 | 2001-06-05 | Lsi Logic Corporation | Method and apparatus for detecting a polishing endpoint based upon infrared signals |
| US6268224B1 (en) | 1998-06-30 | 2001-07-31 | Lsi Logic Corporation | Method and apparatus for detecting an ion-implanted polishing endpoint layer within a semiconductor wafer |
| US6071818A (en) * | 1998-06-30 | 2000-06-06 | Lsi Logic Corporation | Endpoint detection method and apparatus which utilize an endpoint polishing layer of catalyst material |
| US6285035B1 (en) | 1998-07-08 | 2001-09-04 | Lsi Logic Corporation | Apparatus for detecting an endpoint polishing layer of a semiconductor wafer having a wafer carrier with independent concentric sub-carriers and associated method |
| US6074517A (en) * | 1998-07-08 | 2000-06-13 | Lsi Logic Corporation | Method and apparatus for detecting an endpoint polishing layer by transmitting infrared light signals through a semiconductor wafer |
| US6080670A (en) * | 1998-08-10 | 2000-06-27 | Lsi Logic Corporation | Method of detecting a polishing endpoint layer of a semiconductor wafer which includes a non-reactive reporting specie |
| US6201253B1 (en) | 1998-10-22 | 2001-03-13 | Lsi Logic Corporation | Method and apparatus for detecting a planarized outer layer of a semiconductor wafer with a confocal optical system |
| US6121147A (en) * | 1998-12-11 | 2000-09-19 | Lsi Logic Corporation | Apparatus and method of detecting a polishing endpoint layer of a semiconductor wafer which includes a metallic reporting substance |
| US6159786A (en) * | 1998-12-14 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Well-controlled CMP process for DRAM technology |
| US6117779A (en) * | 1998-12-15 | 2000-09-12 | Lsi Logic Corporation | Endpoint detection method and apparatus which utilize a chelating agent to detect a polishing endpoint |
| US6207554B1 (en) | 1999-07-12 | 2001-03-27 | Chartered Semiconductor Manufacturing Ltd. | Gap filling process in integrated circuits using low dielectric constant materials |
| US7751609B1 (en) | 2000-04-20 | 2010-07-06 | Lsi Logic Corporation | Determination of film thickness during chemical mechanical polishing |
| US6784098B1 (en) * | 2001-04-30 | 2004-08-31 | Taiwan Semiconductor Manufacturing Company | Method for forming salicide process |
| US7151048B1 (en) * | 2002-03-14 | 2006-12-19 | Cypress Semiconductor Corporation | Poly/silicide stack and method of forming the same |
| KR100456829B1 (ko) * | 2002-06-17 | 2004-11-10 | 삼성전자주식회사 | 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법 |
| US8080453B1 (en) | 2002-06-28 | 2011-12-20 | Cypress Semiconductor Corporation | Gate stack having nitride layer |
| DE10234694A1 (de) * | 2002-07-30 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum Oxidieren einer Schicht und zugehörige Aufnamevorrichtung für ein Substrat |
| US7189652B1 (en) | 2002-12-06 | 2007-03-13 | Cypress Semiconductor Corporation | Selective oxidation of gate stack |
| US6927135B2 (en) * | 2002-12-18 | 2005-08-09 | Micron Technology, Inc. | Methods of fabricating multiple sets of field effect transistors |
| US7371637B2 (en) * | 2003-09-26 | 2008-05-13 | Cypress Semiconductor Corporation | Oxide-nitride stack gate dielectric |
| KR100734305B1 (ko) * | 2006-01-17 | 2007-07-02 | 삼성전자주식회사 | 디싱 현상 없이 평탄화된 막을 구비하는 반도체 소자의제조방법 및 그에 의해 제조된 반도체 소자 |
| US8252640B1 (en) | 2006-11-02 | 2012-08-28 | Kapre Ravindra M | Polycrystalline silicon activation RTA |
| US8896030B2 (en) | 2012-09-07 | 2014-11-25 | Intel Corporation | Integrated circuits with selective gate electrode recess |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4668336A (en) * | 1985-07-23 | 1987-05-26 | Micronix Corporation | Process for making a mask used in x-ray photolithography |
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| US5077235A (en) * | 1989-01-24 | 1991-12-31 | Ricoh Comany, Ltd. | Method of manufacturing a semiconductor integrated circuit device having SOI structure |
| US5066533A (en) * | 1989-07-11 | 1991-11-19 | The Perkin-Elmer Corporation | Boron nitride membrane in wafer structure and process of forming the same |
| US5064683A (en) * | 1990-10-29 | 1991-11-12 | Motorola, Inc. | Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop |
| US5200358A (en) * | 1991-11-15 | 1993-04-06 | At&T Bell Laboratories | Integrated circuit with planar dielectric layer |
| US5324690A (en) * | 1993-02-01 | 1994-06-28 | Motorola Inc. | Semiconductor device having a ternary boron nitride film and a method for forming the same |
| US5385866A (en) * | 1994-06-22 | 1995-01-31 | International Business Machines Corporation | Polish planarizing using oxidized boron nitride as a polish stop |
-
1994
- 1994-06-22 US US08/263,969 patent/US5385866A/en not_active Expired - Fee Related
-
1995
- 1995-06-02 JP JP13625195A patent/JP3229166B2/ja not_active Expired - Fee Related
- 1995-06-09 EP EP95480071A patent/EP0689234A1/en not_active Withdrawn
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339014B1 (en) | 1998-04-14 | 2002-01-15 | Matsushita Electric Industrial Co., Ltd. | Method for growing nitride compound semiconductor |
| US6924500B2 (en) | 2000-07-18 | 2005-08-02 | Sony Corporation | Semiconductor light-emitting device and process for producing the same |
| US7221001B2 (en) | 2000-07-18 | 2007-05-22 | Sony Corporation | Semiconductor light-emitting device and process for producing the same |
| US6821807B2 (en) | 2000-09-01 | 2004-11-23 | Sanyo Electric Co., Ltd. | Method of forming nitride-based semiconductor layer, and method of manufacturing nitride-based semiconductor device |
| US6828591B2 (en) | 2000-12-15 | 2004-12-07 | Sony Corporation | Semiconductor light emitting device and fabrication method thereof |
| US6830946B2 (en) | 2001-02-01 | 2004-12-14 | Sony Corporation | Device transfer method and panel |
| US6921675B2 (en) | 2001-02-01 | 2005-07-26 | Sony Corporation | Device transfer method and panel |
| US7233030B2 (en) | 2001-02-01 | 2007-06-19 | Sony Corporation | Device transfer method and panel |
| US6831300B2 (en) | 2001-02-21 | 2004-12-14 | Sony Corporation | Semiconductor light emitting device, manufacturing method of a semiconductor light emitting device and connection structure of an electrode layer |
| US6870190B2 (en) | 2001-03-06 | 2005-03-22 | Sony Corporation | Display unit and semiconductor light emitting device |
| US6734030B2 (en) | 2001-03-06 | 2004-05-11 | Sony Corporation | Semiconductor light emitting device and method of fabricating semiconductor light emitting device |
| US7227189B2 (en) | 2001-04-19 | 2007-06-05 | Sony Corporation | Vapor-phase growth method for a nitride semiconductor and a nitride semiconductor device |
| US6818465B2 (en) | 2001-08-22 | 2004-11-16 | Sony Corporation | Nitride semiconductor element and production method for nitride semiconductor element |
| US7250320B2 (en) | 2003-03-20 | 2007-07-31 | Sony Corporation | Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof |
| US6989287B2 (en) | 2003-06-27 | 2006-01-24 | Hitachi Cable, Ltd. | Method for producing nitride semiconductor, semiconductor wafer and semiconductor device |
| US8143702B2 (en) | 2005-04-11 | 2012-03-27 | Hitachi Cable, Ltd. | Group III-V nitride based semiconductor substrate and method of making same |
| US7932107B2 (en) | 2006-12-15 | 2011-04-26 | Hitachi Cable, Ltd. | Method for growing nitride semiconductor |
| US9508821B2 (en) | 2009-12-30 | 2016-11-29 | Intel Corporation | Self-aligned contacts |
| KR20180108872A (ko) * | 2009-12-30 | 2018-10-04 | 인텔 코포레이션 | 반도체 장치 |
| US9054178B2 (en) | 2009-12-30 | 2015-06-09 | Intel Corporation | Self-aligned contacts |
| US9093513B2 (en) | 2009-12-30 | 2015-07-28 | Intel Corporation | Self-aligned contacts |
| US9466565B2 (en) | 2009-12-30 | 2016-10-11 | Intel Corporation | Self-aligned contacts |
| JP2013516083A (ja) * | 2009-12-30 | 2013-05-09 | インテル コーポレイション | 自己整合コンタクト |
| US9892967B2 (en) | 2009-12-30 | 2018-02-13 | Intel Corporation | Self-aligned contacts |
| KR101510032B1 (ko) * | 2009-12-30 | 2015-04-08 | 인텔 코포레이션 | 자가 정렬된 콘택 |
| US10141226B2 (en) | 2009-12-30 | 2018-11-27 | Intel Corporation | Self-aligned contacts |
| KR20180136571A (ko) * | 2009-12-30 | 2018-12-24 | 인텔 코포레이션 | 반도체 장치 |
| US10629483B2 (en) | 2009-12-30 | 2020-04-21 | Intel Corporation | Self-aligned contacts |
| US10930557B2 (en) | 2009-12-30 | 2021-02-23 | Intel Corporation | Self-aligned contacts |
| US11600524B2 (en) | 2009-12-30 | 2023-03-07 | Intel Corporation | Self-aligned contacts |
| US11887891B2 (en) | 2009-12-30 | 2024-01-30 | Intel Corporation | Self-aligned contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3229166B2 (ja) | 2001-11-12 |
| US5385866A (en) | 1995-01-31 |
| EP0689234A1 (en) | 1995-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229166B2 (ja) | 半導体デバイスの製造方法及び半導体デバイスのゲートを形成する方法 | |
| US6022802A (en) | Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines | |
| US6284644B1 (en) | IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer | |
| US7413987B2 (en) | Method for manufacturing a semiconductor device | |
| US5872052A (en) | Planarization using plasma oxidized amorphous silicon | |
| KR101003496B1 (ko) | 소자분리 구조 및 리세스 게이트를 포함하는 반도체 소자 및 제조 방법 | |
| US6010963A (en) | Global planarization using SOG and CMP | |
| US5885883A (en) | Methods of forming trench-based isolation regions with reduced susceptibility to edge defects | |
| US20120208345A1 (en) | Method for forming a self-aligned isolation structure utilizing sidewall spacers as an etch mask and remaining as a portion of the isolation structure | |
| US6617212B2 (en) | Semiconductor device and method for fabricating the same using damascene process | |
| US20030104677A1 (en) | Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step | |
| WO2006079979A2 (en) | A method of manufacturing a semiconductor device | |
| US6933226B2 (en) | Method of forming a metal gate in a semiconductor device | |
| US8324061B2 (en) | Method for manufacturing semiconductor device | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| KR20220166338A (ko) | 유전체 재료 충전 및 처리 방법들 | |
| CN1728383A (zh) | 一种集成电路结构及制造方法 | |
| CN1979799A (zh) | 用电介质材料形成隔离沟槽的方法 | |
| US20050184356A1 (en) | Trench isolation structure and method of forming the same | |
| TW200845390A (en) | Semiconductor structure including stepped source/drain region | |
| KR100313785B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR100248159B1 (ko) | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 | |
| US6171963B1 (en) | Method for forming a planar intermetal dielectric using a barrier layer | |
| US6887767B2 (en) | Method for manufacturing semiconductor device | |
| KR100223288B1 (ko) | 반도체 소자의 층간 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |