JPH0878494A - 集積回路上の温度検出器 - Google Patents
集積回路上の温度検出器Info
- Publication number
- JPH0878494A JPH0878494A JP7246623A JP24662395A JPH0878494A JP H0878494 A JPH0878494 A JP H0878494A JP 7246623 A JP7246623 A JP 7246623A JP 24662395 A JP24662395 A JP 24662395A JP H0878494 A JPH0878494 A JP H0878494A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- source
- transistors
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 2
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010259 detection of temperature stimulus Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K3/00—Thermometers giving results other than momentary value of temperature
- G01K3/005—Circuits arrangements for indicating a predetermined temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 温度閾値検出器を備える集積回路が開示され
る。 【解決手段】 この検出器は、同じ導電型の第1及び第
2のMOS型のトランジスタ(Q1、Q2)と、第1の
トランジスタ(Q1)のゲート−ソース電圧より値Vb
e高いゲート−ソース電圧を第2のトランジスタ(Q
2)に印加する手段(T1)(Vbeは順方向バイアス
PN接合の端子間電圧降下である)と、第1及び第2の
トランジスタを流れる電流を比較する比較手段(INV
1)とを備える。第2のトランジスタ内の電流は、第1
のトランジスタ内の電流より迅速に減少する。トランジ
スタの寸法を正確に選択すると、電流の減少に関する曲
線(または相似変換によってこれらの曲線から演繹され
る曲線)はある温度で互いに交差する。従って、等しい
電流の検出によって、この温度の通過を検出することが
可能である。
る。 【解決手段】 この検出器は、同じ導電型の第1及び第
2のMOS型のトランジスタ(Q1、Q2)と、第1の
トランジスタ(Q1)のゲート−ソース電圧より値Vb
e高いゲート−ソース電圧を第2のトランジスタ(Q
2)に印加する手段(T1)(Vbeは順方向バイアス
PN接合の端子間電圧降下である)と、第1及び第2の
トランジスタを流れる電流を比較する比較手段(INV
1)とを備える。第2のトランジスタ内の電流は、第1
のトランジスタ内の電流より迅速に減少する。トランジ
スタの寸法を正確に選択すると、電流の減少に関する曲
線(または相似変換によってこれらの曲線から演繹され
る曲線)はある温度で互いに交差する。従って、等しい
電流の検出によって、この温度の通過を検出することが
可能である。
Description
【0001】
【発明の属する技術分野】本発明は、集積回路、特に集
積回路の温度を検出するための手段に関するものであ
り、その手段はそれ自体集積回路の一部分を形成する。
積回路の温度を検出するための手段に関するものであ
り、その手段はそれ自体集積回路の一部分を形成する。
【0002】
【従来の技術】本発明の目的である主な用途は、集積回
路がある温度まで故意に加熱されて、もはや正常に作動
しなくなる不正に対する保護である。実際、集積回路は
特定の温度範囲内でその機能を果たすように設計されて
いる。この範囲外の温度では、動作は異常になり、この
異常性を不正に使用することが考えられることがある。
従って、温度が回路の正常作動が保証される範囲の限度
を越えた時、適切な保護作用(一般的には集積回路の動
作停止)を起動させる温度検出器が備えられる。実際、
不正防止手段がとられるべきなのは、特に温度範囲の上
限を越えた時である。
路がある温度まで故意に加熱されて、もはや正常に作動
しなくなる不正に対する保護である。実際、集積回路は
特定の温度範囲内でその機能を果たすように設計されて
いる。この範囲外の温度では、動作は異常になり、この
異常性を不正に使用することが考えられることがある。
従って、温度が回路の正常作動が保証される範囲の限度
を越えた時、適切な保護作用(一般的には集積回路の動
作停止)を起動させる温度検出器が備えられる。実際、
不正防止手段がとられるべきなのは、特に温度範囲の上
限を越えた時である。
【0003】本発明は、また、集積回路の温度を検査す
ることが必要な他の用途にも使用できる。しかし、集積
回路が設計された特定の用途に関して以下説明する。こ
の用途では、不正に対する1つの保護方法は、許容され
た最大作動温度(Tp1)より高い温度(Tp2)まで
集積回路を動作させるテストすることからなる。温度検
出器は、これらの2つの温度Tp1とTp2との間にあ
る基準温度Tprで保護作用を起動させるように配置さ
れる。従来、正常動作の範囲は、Tp1=85℃以下であ
る(現在の用途)。テスト温度は、Tp2= 125℃であ
ることがある。検出器Tprが作動する温度は、その2
つの温度の間、例えば、90℃である。
ることが必要な他の用途にも使用できる。しかし、集積
回路が設計された特定の用途に関して以下説明する。こ
の用途では、不正に対する1つの保護方法は、許容され
た最大作動温度(Tp1)より高い温度(Tp2)まで
集積回路を動作させるテストすることからなる。温度検
出器は、これらの2つの温度Tp1とTp2との間にあ
る基準温度Tprで保護作用を起動させるように配置さ
れる。従来、正常動作の範囲は、Tp1=85℃以下であ
る(現在の用途)。テスト温度は、Tp2= 125℃であ
ることがある。検出器Tprが作動する温度は、その2
つの温度の間、例えば、90℃である。
【0004】
【発明が解決しようとする課題】温度検出器は、既に存
在している。それらは、逆バイアスPN接合の漏れ電流
の測定を使用する。この漏れ電流は、温度の関数として
大きな変動を示す。しかし、これらの検出器は、極めて
小さい(約数10ピコアンペア)従って測定が困難な逆方
向電流を流す。それらは、ノイズに対する極めて影響さ
れやすく、時間定数が極めて高い。そのため、これらの
装置をテストすることが困難である。一方、これらの検
出器が必要条件下でその機能を満たすことが望ましい
時、そのテストは必要不可欠である。
在している。それらは、逆バイアスPN接合の漏れ電流
の測定を使用する。この漏れ電流は、温度の関数として
大きな変動を示す。しかし、これらの検出器は、極めて
小さい(約数10ピコアンペア)従って測定が困難な逆方
向電流を流す。それらは、ノイズに対する極めて影響さ
れやすく、時間定数が極めて高い。そのため、これらの
装置をテストすることが困難である。一方、これらの検
出器が必要条件下でその機能を満たすことが望ましい
時、そのテストは必要不可欠である。
【0005】
【課題を解決するための手段】本発明は、異なる型の検
出器の使用を提案する。この検出器は、2つの同様なM
OSトランジスタ及びPN接合を使用し、その動作はこ
れらの2つのトランジスタの導通状態の比較による。第
2のトランジスタは、絶対値で第1のトランジスタより
高いゲート−ソース電圧を有し、その差は、順方向バイ
アスPN接合の端子間電圧降下Vbeである。このゲー
ト−ソース電圧の差の存在によって、温度に対するそれ
らMOSトランジスタを流れる電流の変動曲線は同じで
はない。これらの曲線、すなわち相似変換によってこれ
らの曲線から演繹される曲線は、ある温度値で互いに交
わる。交点の検出によって、この値の検出、従って検出
可能な温度閾値の決定が可能になる。
出器の使用を提案する。この検出器は、2つの同様なM
OSトランジスタ及びPN接合を使用し、その動作はこ
れらの2つのトランジスタの導通状態の比較による。第
2のトランジスタは、絶対値で第1のトランジスタより
高いゲート−ソース電圧を有し、その差は、順方向バイ
アスPN接合の端子間電圧降下Vbeである。このゲー
ト−ソース電圧の差の存在によって、温度に対するそれ
らMOSトランジスタを流れる電流の変動曲線は同じで
はない。これらの曲線、すなわち相似変換によってこれ
らの曲線から演繹される曲線は、ある温度値で互いに交
わる。交点の検出によって、この値の検出、従って検出
可能な温度閾値の決定が可能になる。
【0006】変動曲線が同じではない主な理由は、第2
のトランジスタのゲート−ソース回路の電圧降下Vbe
の存在である。この電圧降下は、実際、温度が上昇する
と小さくなる特別な効果を有する。第1のトランジスタ
のゲート−ソース電圧より高いこの第2のトランジスタ
のゲート−ソース電圧は、この第1のトランジスタのゲ
ート−ソース電圧より速く降下する。第2のトランジス
タの電流は、第1のトランジスタの電流より急速に降下
する。周囲温度で第2のトランジスタの電流が第1のト
ランジスタの電流より高い時(しかしながら、過度では
ない)、温度に対する電流の変動曲線は交わる。所定の
ゲート−ソース電圧では電流はトランジスタの幅/長さ
(W/L)比に比例するので、交点はトランジスタの相
対的な寸法によって決定される。従って、相対的な寸法
を選択することによって、電流が等しい温度を決定する
ことができる。電流比較器を使用する時、その時、温度
がトランジスタ内の電流が等しい時の値、すなわち、後
で説明するようにトランジスタ内の電流から相似変換に
よって演繹される電流が等しい時の値を越えると、作動
信号を与えることができる。
のトランジスタのゲート−ソース回路の電圧降下Vbe
の存在である。この電圧降下は、実際、温度が上昇する
と小さくなる特別な効果を有する。第1のトランジスタ
のゲート−ソース電圧より高いこの第2のトランジスタ
のゲート−ソース電圧は、この第1のトランジスタのゲ
ート−ソース電圧より速く降下する。第2のトランジス
タの電流は、第1のトランジスタの電流より急速に降下
する。周囲温度で第2のトランジスタの電流が第1のト
ランジスタの電流より高い時(しかしながら、過度では
ない)、温度に対する電流の変動曲線は交わる。所定の
ゲート−ソース電圧では電流はトランジスタの幅/長さ
(W/L)比に比例するので、交点はトランジスタの相
対的な寸法によって決定される。従って、相対的な寸法
を選択することによって、電流が等しい温度を決定する
ことができる。電流比較器を使用する時、その時、温度
がトランジスタ内の電流が等しい時の値、すなわち、後
で説明するようにトランジスタ内の電流から相似変換に
よって演繹される電流が等しい時の値を越えると、作動
信号を与えることができる。
【0007】従って、本発明は、同じ導電型を有する2
つのMOSトランジスタと、第1のトランジスタのゲー
ト−ソース電圧より値Vbe高いゲート−ソース電圧を
第2のトランジスタに印加する手段(Vbeは順方向バ
イアスPN接合の端子での電圧降下である)と、2つの
トランジスタを流れる電流の比較手段とを備える集積回
路を提案するものである。比較手段は、好ましくは、ト
ランジスタの1つを流れる電流をコピーする手段を有
し、このコピー手段は第2のトランジスタと直列接続さ
れている。コピーは、スイッチ切り替え温度の調節を可
能にする比例定数によって実施される。好ましくは、2
つのMOSトランジスタのうち1つのゲート−ソース電
圧は、その閾値電圧より僅かに高く、この結果はこのト
ランジスタのドレインとゲートを接続することによって
得られる。
つのMOSトランジスタと、第1のトランジスタのゲー
ト−ソース電圧より値Vbe高いゲート−ソース電圧を
第2のトランジスタに印加する手段(Vbeは順方向バ
イアスPN接合の端子での電圧降下である)と、2つの
トランジスタを流れる電流の比較手段とを備える集積回
路を提案するものである。比較手段は、好ましくは、ト
ランジスタの1つを流れる電流をコピーする手段を有
し、このコピー手段は第2のトランジスタと直列接続さ
れている。コピーは、スイッチ切り替え温度の調節を可
能にする比例定数によって実施される。好ましくは、2
つのMOSトランジスタのうち1つのゲート−ソース電
圧は、その閾値電圧より僅かに高く、この結果はこのト
ランジスタのドレインとゲートを接続することによって
得られる。
【0008】この検出器は、特にMOSトランジスタが
基板と反対の導電型を有するウェル内に形成されるCM
OS技術で形成される。その時、PN接合として、基板
(バイパーラトランジスタのコレクタを構成する)、基
板と反対の導電型のウェル(トランジスタのベース)及
びこのウェル内に形成されたウェルと反対の導電型を有
する拡散層(トランジスタのエミッタを構成する)によ
って形成された寄生バイポーラトランジスタのベース−
エミッタ接合を使用することができる。
基板と反対の導電型を有するウェル内に形成されるCM
OS技術で形成される。その時、PN接合として、基板
(バイパーラトランジスタのコレクタを構成する)、基
板と反対の導電型のウェル(トランジスタのベース)及
びこのウェル内に形成されたウェルと反対の導電型を有
する拡散層(トランジスタのエミッタを構成する)によ
って形成された寄生バイポーラトランジスタのベース−
エミッタ接合を使用することができる。
【0009】本発明による検出器の1実施例では、第1
のMOSトランジスタのソースはPN接合と直列接続さ
れ、このPN接合はさらに固定電位に接続されている。
この第1のトランジスタのゲートはドレインに接続され
ている。第1のMOSトランジスタと同じ導電型の第2
のMOSトランジスタのゲートは、第1のトランジスタ
のゲートに接続され、ソースは同じ固定電位に直接接続
されている。検出器の出力は、第2のトランジスタのド
レインから取り出される。2つのトランジスタのドレイ
ンはそれぞれの電流源から給電され、従って、電流は、
トランジスタの各々を流れ、直流電流がPN接合を流れ
る。装置は、2つのトランジスタのゲート−ソース電圧
が異なり、その差はPN接合の直流電圧降下(Vbe)
に等しいようにされる。
のMOSトランジスタのソースはPN接合と直列接続さ
れ、このPN接合はさらに固定電位に接続されている。
この第1のトランジスタのゲートはドレインに接続され
ている。第1のMOSトランジスタと同じ導電型の第2
のMOSトランジスタのゲートは、第1のトランジスタ
のゲートに接続され、ソースは同じ固定電位に直接接続
されている。検出器の出力は、第2のトランジスタのド
レインから取り出される。2つのトランジスタのドレイ
ンはそれぞれの電流源から給電され、従って、電流は、
トランジスタの各々を流れ、直流電流がPN接合を流れ
る。装置は、2つのトランジスタのゲート−ソース電圧
が異なり、その差はPN接合の直流電圧降下(Vbe)
に等しいようにされる。
【0010】電流比較器は、第1のトランジスタのドレ
インと第2のトランジスタのドレインに対して、互いに
対して一定の比で電流を与える電流源から給電すること
によって形成される。この比は、これらの電流源を構成
するトランジスタの幾何学的な相対的な比によって決定
される。本発明のその他の特徴及び利点は、添付図面を
参照して行なう下記の実施例の説明から明らかになろ
う。
インと第2のトランジスタのドレインに対して、互いに
対して一定の比で電流を与える電流源から給電すること
によって形成される。この比は、これらの電流源を構成
するトランジスタの幾何学的な相対的な比によって決定
される。本発明のその他の特徴及び利点は、添付図面を
参照して行なう下記の実施例の説明から明らかになろ
う。
【0011】
【実施例】図1の単純な検出器は、同じ種類、すなわ
ち、同じ導電型の2つの電界効果トランジスタQ1及び
Q2を有する。それらは、NMOS型またはPMOS型
のトランジスタである。記載した実施例では、それはP
MOS形トランジスタである。それがNMOSトランジ
スタであるならば、図面の全ての導電型と電位の方向を
逆にして、対称的な図面を得ることが必要である。好ま
しくは、使用する技術が、P形基板上に、Pチャネルト
ランジスタ用のN形ウェルを有するCMOS技術である
時、Pチャネルトランジスタが使用される。第1のトラ
ンジスタQ1のドレインは、好ましくは、そのゲートG
1に接続されている。そのソースS1はPNPバイポー
ラトランジスタT1のベースに接続されており、そのバ
イポーラトランジスタのエミッタは、固定の正の電位V
dd(例えば、3Vまたは5V)の電源端子Aに接続さ
れている。トランジスタT1のコレクタは、好ましく
は、アースGNDに接続されている。しかし、これは必
須ではない。実際、このトランジスタのコレクタ−ベー
ス接合は、P形基板にN形ウェルを形成するCMOS技
術におけるウェル−基板接合である。その時、基板はア
ース電位を決定する。これが、トランジスタのコレクタ
がアースに接続されているように図示されていることの
説明である。
ち、同じ導電型の2つの電界効果トランジスタQ1及び
Q2を有する。それらは、NMOS型またはPMOS型
のトランジスタである。記載した実施例では、それはP
MOS形トランジスタである。それがNMOSトランジ
スタであるならば、図面の全ての導電型と電位の方向を
逆にして、対称的な図面を得ることが必要である。好ま
しくは、使用する技術が、P形基板上に、Pチャネルト
ランジスタ用のN形ウェルを有するCMOS技術である
時、Pチャネルトランジスタが使用される。第1のトラ
ンジスタQ1のドレインは、好ましくは、そのゲートG
1に接続されている。そのソースS1はPNPバイポー
ラトランジスタT1のベースに接続されており、そのバ
イポーラトランジスタのエミッタは、固定の正の電位V
dd(例えば、3Vまたは5V)の電源端子Aに接続さ
れている。トランジスタT1のコレクタは、好ましく
は、アースGNDに接続されている。しかし、これは必
須ではない。実際、このトランジスタのコレクタ−ベー
ス接合は、P形基板にN形ウェルを形成するCMOS技
術におけるウェル−基板接合である。その時、基板はア
ース電位を決定する。これが、トランジスタのコレクタ
がアースに接続されているように図示されていることの
説明である。
【0012】トランジスタT1のエミッタ−ベース接合
は、順方向バイアスPN接合である。このトランジスタ
T1のベース電流は、PMOSトランジスタQ1を流れ
る。トランジスタQ1のドレインは、アースに接続され
た定電流源SC1に接続されている。この定電流源SC
1は、トランジスタQ1を流れ、更に、トランジスタT
1のベースを流れる電流I1を決定する。第2のPMO
SトランジスタQ2のゲートは、第1のPMOSトラン
ジスタQ1のゲートに接続されており、ソースは直接V
ddの電源端子Aに接続されている。
は、順方向バイアスPN接合である。このトランジスタ
T1のベース電流は、PMOSトランジスタQ1を流れ
る。トランジスタQ1のドレインは、アースに接続され
た定電流源SC1に接続されている。この定電流源SC
1は、トランジスタQ1を流れ、更に、トランジスタT
1のベースを流れる電流I1を決定する。第2のPMO
SトランジスタQ2のゲートは、第1のPMOSトラン
ジスタQ1のゲートに接続されており、ソースは直接V
ddの電源端子Aに接続されている。
【0013】MOSトランジスタを流れることができる
電流は、複数の要因によって決定されることが知られて
いる。その要因とは、すなわち、ゲート−ソース電圧の
絶対値Vgs、トランジスタの幅/長さ比(W/L)、
温度である。
電流は、複数の要因によって決定されることが知られて
いる。その要因とは、すなわち、ゲート−ソース電圧の
絶対値Vgs、トランジスタの幅/長さ比(W/L)、
温度である。
【0014】作用する他の物理的特性としては、トラン
ジスタの閾値電圧Vtがある。それは、2つのトランジ
スタQ1及びQ2において同じであると仮定する。閾値
電圧は、温度の関数として変化するが、両方のトランジ
スタについて同じである。トランジスタQ2のゲート−
ソース電圧の絶対値Vgs2は、トランジスタQ1のゲ
ート−ソース電圧のVgs1の絶対値より常に大きい。
その差は、実際には、バイポーラトランジスタT1のエ
ミッタ−ベース電圧降下の絶対値Vbeである。従っ
て、所定の温度で、トランジスタQ1とQ2が同じ寸法
であるならば、トランジスタQ2の電流はトランジスタ
Q1の電流より大きくなる傾向がある。
ジスタの閾値電圧Vtがある。それは、2つのトランジ
スタQ1及びQ2において同じであると仮定する。閾値
電圧は、温度の関数として変化するが、両方のトランジ
スタについて同じである。トランジスタQ2のゲート−
ソース電圧の絶対値Vgs2は、トランジスタQ1のゲ
ート−ソース電圧のVgs1の絶対値より常に大きい。
その差は、実際には、バイポーラトランジスタT1のエ
ミッタ−ベース電圧降下の絶対値Vbeである。従っ
て、所定の温度で、トランジスタQ1とQ2が同じ寸法
であるならば、トランジスタQ2の電流はトランジスタ
Q1の電流より大きくなる傾向がある。
【0015】トランジスタQ1内の電流は、電流源SC
1によって一定にされる。その時、この電流は、トラン
ジスタQ1及びT1が所定の大きさでの電圧Vgs1の
値と電圧Vbeの値を示す。従って、第2のトランジス
タQ2のゲート−ソース電圧Vgs2もまた、絶対値に
おいて、電圧Vgs1及びVbeの合計となるように決
定される。ゲート−ソース電圧Vgs2が印加されるの
で、トランジスタQ2はそのゲート幅/長さの比によっ
てのみ決定される電流I2を流そうとする。実際にトラ
ンジスタQ2に存在する電流は、Q2のバイアスから可
能ならば、I2に等しい。しかし、さらに異なる電流を
トランジスタQ2に与える傾向があると、その時、そこ
から生じる不調和が、Q2のドレインの電位を上昇また
は降下させる。次に、どのようにしてこれによって温度
閾値の交差の検出が可能になるかを説明する。
1によって一定にされる。その時、この電流は、トラン
ジスタQ1及びT1が所定の大きさでの電圧Vgs1の
値と電圧Vbeの値を示す。従って、第2のトランジス
タQ2のゲート−ソース電圧Vgs2もまた、絶対値に
おいて、電圧Vgs1及びVbeの合計となるように決
定される。ゲート−ソース電圧Vgs2が印加されるの
で、トランジスタQ2はそのゲート幅/長さの比によっ
てのみ決定される電流I2を流そうとする。実際にトラ
ンジスタQ2に存在する電流は、Q2のバイアスから可
能ならば、I2に等しい。しかし、さらに異なる電流を
トランジスタQ2に与える傾向があると、その時、そこ
から生じる不調和が、Q2のドレインの電位を上昇また
は降下させる。次に、どのようにしてこれによって温度
閾値の交差の検出が可能になるかを説明する。
【0016】温度Tpが高くなる時、電流I1は変動す
る(実際には小さくなる)。しかし、トランジスタQ1
は、ダイオード(ドレインにゲートが接続されている)
の形に接続されているので、そのゲート−ソース電圧が
その閾値電圧Vtpより僅かに大きい状態に止まる。ト
ランジスタQ2を流れようとする電流I2は、同じ方向
に変動する(実際には小さくなる)。しかし、T1のベ
ース−エミッタ電圧Vbeは、温度が上昇すると小さく
なる。従って、2つのトランジスタのゲート−ソース電
圧間の差は小さくなる。そのため、電流I2は、電流I
1と同じ割合ではなく、この電流I1よりより大きい割
合で小さくなる。
る(実際には小さくなる)。しかし、トランジスタQ1
は、ダイオード(ドレインにゲートが接続されている)
の形に接続されているので、そのゲート−ソース電圧が
その閾値電圧Vtpより僅かに大きい状態に止まる。ト
ランジスタQ2を流れようとする電流I2は、同じ方向
に変動する(実際には小さくなる)。しかし、T1のベ
ース−エミッタ電圧Vbeは、温度が上昇すると小さく
なる。従って、2つのトランジスタのゲート−ソース電
圧間の差は小さくなる。そのため、電流I2は、電流I
1と同じ割合ではなく、この電流I1よりより大きい割
合で小さくなる。
【0017】図2は、温度に対する電流I1の変動及び
温度に対する電流I2のより大きい変動を図示したもの
である。減少は比例してはいないので、曲線は平行では
ない。それらの曲線は、トランジスタQ2の相対的な寸
法がトランジスタQ1より小さいと、周囲温度Taより
高い所定の温度Tprで交差することができる。交点
は、周囲温度での電流I1とI2の比に関係する。ま
た、この比はトランジスタQ1及びQ2の相対的な大き
さにも関係する。
温度に対する電流I2のより大きい変動を図示したもの
である。減少は比例してはいないので、曲線は平行では
ない。それらの曲線は、トランジスタQ2の相対的な寸
法がトランジスタQ1より小さいと、周囲温度Taより
高い所定の温度Tprで交差することができる。交点
は、周囲温度での電流I1とI2の比に関係する。ま
た、この比はトランジスタQ1及びQ2の相対的な大き
さにも関係する。
【0018】図2は、I1の変動曲線とI2の2つの変
動曲線I2及びI’2を図示している。第1の曲線I2
は、トランジスタQ1及びQ2のサイズの第1の比kに
対応する。そのkは、下記のように表される。k=(W
2/L2)/(W1/L1)(但し、W2、L2は第2
のトランジスタの幅及び長さであり、W1及びL1は第
1のトランジスタの幅及び長さである)。破線で図示し
た第2の曲線I’2は、トランジスタQ1 及びQ2の寸
法の間の第2の比k’に対応する。曲線I1及びI2の
交点は、比kによって決定されることが明らかに分か
る。従って、kは、曲線が越えるべきではない臨界温度
である所望の温度で交差するように選択することができ
る。
動曲線I2及びI’2を図示している。第1の曲線I2
は、トランジスタQ1及びQ2のサイズの第1の比kに
対応する。そのkは、下記のように表される。k=(W
2/L2)/(W1/L1)(但し、W2、L2は第2
のトランジスタの幅及び長さであり、W1及びL1は第
1のトランジスタの幅及び長さである)。破線で図示し
た第2の曲線I’2は、トランジスタQ1 及びQ2の寸
法の間の第2の比k’に対応する。曲線I1及びI2の
交点は、比kによって決定されることが明らかに分か
る。従って、kは、曲線が越えるべきではない臨界温度
である所望の温度で交差するように選択することができ
る。
【0019】この臨界温度に達したことを確認するため
に、その時、トランジスタQ1を流れる電流I1と、そ
のゲート−ソース電圧Vgs2、大きさ及び温度によっ
てトランジスタQ2を流れようとする電流I2とが等し
いことを検出することが必要である。このため、最も単
純な方法は、図1に図示した装置を使用することであ
る。電流源SC1に接続された第2の電流源SC’1
が、電流源SC1の電流をコピーし、電流I1に等しい
電流I’1を生じさせようとする。そのコピーは、温度
に関係なく実施される。すなわち、I1が温度によって
変動するならば、I’1は同様に変動する。
に、その時、トランジスタQ1を流れる電流I1と、そ
のゲート−ソース電圧Vgs2、大きさ及び温度によっ
てトランジスタQ2を流れようとする電流I2とが等し
いことを検出することが必要である。このため、最も単
純な方法は、図1に図示した装置を使用することであ
る。電流源SC1に接続された第2の電流源SC’1
が、電流源SC1の電流をコピーし、電流I1に等しい
電流I’1を生じさせようとする。そのコピーは、温度
に関係なく実施される。すなわち、I1が温度によって
変動するならば、I’1は同様に変動する。
【0020】この電流源は、トランジスタQ2のドレイ
ンに接続されており、このトランジスタに電流I’1=
I1を流れさせる。さらに、装置は電流I2をトランジ
スタQ2に流れさせようとするので、I2=I’1であ
る臨界温度Tprを除いて均衡はない。I2がI’1よ
り大きい時(実際にはTpr以下の温度)、トランジス
タQ2は飽和しようとする。実際、トランジスタQ2に
は通常そのゲート−ソース電圧によって与えられる電流
より低い電流が流れる。Q2のドレイン−ソース電位
は、零に近いままである傾向がある。従って、Q2のド
レイン電位は、Vddに近いままである。
ンに接続されており、このトランジスタに電流I’1=
I1を流れさせる。さらに、装置は電流I2をトランジ
スタQ2に流れさせようとするので、I2=I’1であ
る臨界温度Tprを除いて均衡はない。I2がI’1よ
り大きい時(実際にはTpr以下の温度)、トランジス
タQ2は飽和しようとする。実際、トランジスタQ2に
は通常そのゲート−ソース電圧によって与えられる電流
より低い電流が流れる。Q2のドレイン−ソース電位
は、零に近いままである傾向がある。従って、Q2のド
レイン電位は、Vddに近いままである。
【0021】反対に、I2がI’1より小さくなろうと
する時、実際には臨界温度を越える時、妨害されるのは
この電流源SC’1であり、それが流すべき電流を全て
流すことができない。この電流源は、飽和される。Q2
のドレインの電位は、0に極めて近くまで降下する。従
って、Q2のドレイン電位は、臨界温度Tprを越えた
か越えないかの2進数表示である。Q2のドレインは、
好ましくはインバータINV1の入力に接続されてお
り、インバータINV1はその出力で臨界温度を越えた
ことまたは越えないことを示す制御信号を出力する。イ
ンバータINV1の出力Sは、例えば、集積回路全体ま
たはその一部分の禁止命令として使用される。
する時、実際には臨界温度を越える時、妨害されるのは
この電流源SC’1であり、それが流すべき電流を全て
流すことができない。この電流源は、飽和される。Q2
のドレインの電位は、0に極めて近くまで降下する。従
って、Q2のドレイン電位は、臨界温度Tprを越えた
か越えないかの2進数表示である。Q2のドレインは、
好ましくはインバータINV1の入力に接続されてお
り、インバータINV1はその出力で臨界温度を越えた
ことまたは越えないことを示す制御信号を出力する。イ
ンバータINV1の出力Sは、例えば、集積回路全体ま
たはその一部分の禁止命令として使用される。
【0022】図3を参照すると、電流I2と電流I’1
=I1とではなく、電流I2とI1に比例した電流I’
1とを比較することができることが注目される。しか
し、I’1/I1の比は、温度が変化しても、一定であ
ることが好ましい。実際、トランジスタQ1とQ2との
相対的な寸法が図3に図示したもののように電流曲線I
2及びI1を与えると仮定すると、I1に比例した電流
I’1を与える電流源SC’1を有することができ、比
例係数の変動は相似変換によって曲線I’1を移動させ
る。その時、曲線I’1及びI2の交点は、この比の適
切な選択によって調節される。
=I1とではなく、電流I2とI1に比例した電流I’
1とを比較することができることが注目される。しか
し、I’1/I1の比は、温度が変化しても、一定であ
ることが好ましい。実際、トランジスタQ1とQ2との
相対的な寸法が図3に図示したもののように電流曲線I
2及びI1を与えると仮定すると、I1に比例した電流
I’1を与える電流源SC’1を有することができ、比
例係数の変動は相似変換によって曲線I’1を移動させ
る。その時、曲線I’1及びI2の交点は、この比の適
切な選択によって調節される。
【0023】電流源SC1及びSC’1は、原則的には
トランジスタによって、例えば、カレントミラーとして
接続されたトランジスタによって形成され、これらのト
ランジスタの相対的な寸法の選択によって比を調節する
ことは容易である。従って、検出される温度閾値を、ト
ランジスタQ2及びQ1の相対的な寸法の選択によって
または電流源SC1及びSC’1の比の選択によってま
たはこれらの2つの可能性の組合せによって調節できる
ことが理解されよう。
トランジスタによって、例えば、カレントミラーとして
接続されたトランジスタによって形成され、これらのト
ランジスタの相対的な寸法の選択によって比を調節する
ことは容易である。従って、検出される温度閾値を、ト
ランジスタQ2及びQ1の相対的な寸法の選択によって
または電流源SC1及びSC’1の比の選択によってま
たはこれらの2つの可能性の組合せによって調節できる
ことが理解されよう。
【0024】図4は、単純な1実施例を図示したもので
ある。この実施例では、電流源SC1及びSC’1は2
つのNチャネルトランジスタN1及びN2によって形成
されており、それらトランジスタのゲートは、各々共通
電圧源Vrefに接続され、ソースはアースされ、ドレ
インの1つ(トランジスタN1)はQ1のドレインに、
もう1つ(トランジスタN2)はQ2のドレインに接続
されている。図5に図示した単純な実施例では、電圧V
refはトランジスタN1のドレインで単純に取り出さ
れる。すなわち、このトランジスタN1は、ダイオード
の形に接続されており、そのゲートはそのドレインに接
続されている。トランジスタN1及びN2は、同じ寸法
(図2を参照して説明した態様)かまたは異なる寸法
(図3を参照して説明した態様)を有する。後者の場
合、N1及びN2の幅/長さの幾何学寸法比によって、
回路によって検出される温度閾値を調節することが可能
である。
ある。この実施例では、電流源SC1及びSC’1は2
つのNチャネルトランジスタN1及びN2によって形成
されており、それらトランジスタのゲートは、各々共通
電圧源Vrefに接続され、ソースはアースされ、ドレ
インの1つ(トランジスタN1)はQ1のドレインに、
もう1つ(トランジスタN2)はQ2のドレインに接続
されている。図5に図示した単純な実施例では、電圧V
refはトランジスタN1のドレインで単純に取り出さ
れる。すなわち、このトランジスタN1は、ダイオード
の形に接続されており、そのゲートはそのドレインに接
続されている。トランジスタN1及びN2は、同じ寸法
(図2を参照して説明した態様)かまたは異なる寸法
(図3を参照して説明した態様)を有する。後者の場
合、N1及びN2の幅/長さの幾何学寸法比によって、
回路によって検出される温度閾値を調節することが可能
である。
【0025】図6は、P形基板(コレクタ)、基板に拡
散されたN形ウェル(ベース)及びウェルに拡散された
P+ 形領域(エミッタ)によって形成された寄生トラン
ジスタをPNPバイポーラトランジスタT1として使用
することによって実際に温度検出器を形成することがで
きる方法を図示した集積回路の断面図である。このP+
形領域は、電源電圧Vddに接続されている。基板は、
アースに接続されている。技術は、P形基板上のCMO
S技術である。N形基板上のCMOS技術であるなら
ば、検出器の電気回路図の全ての導電型と電位の方向を
反対にすることが必要である。
散されたN形ウェル(ベース)及びウェルに拡散された
P+ 形領域(エミッタ)によって形成された寄生トラン
ジスタをPNPバイポーラトランジスタT1として使用
することによって実際に温度検出器を形成することがで
きる方法を図示した集積回路の断面図である。このP+
形領域は、電源電圧Vddに接続されている。基板は、
アースに接続されている。技術は、P形基板上のCMO
S技術である。N形基板上のCMOS技術であるなら
ば、検出器の電気回路図の全ての導電型と電位の方向を
反対にすることが必要である。
【0026】トランジスタQ1は、第2のN形ウェル内
に形成されている。そのソースは、接続線を介して、N
形ウェルに接続されたオーミックコンタクト(N+ 形拡
散)に接続されている。このオーミックコンタクトは、
さらに接続線及び第1のウェル内に拡散された別のオー
ミックコンタクト(N+ 形拡散)を介して、バイポーラ
トランジスタT1のベースに接続されている。トランジ
スタQ1のドレインは、接続線によってそのゲートに接
続され、更に電流源SC1及びトランジスタQ2のゲー
トに接続されている。トランジスタQ2は、第3のN形
ウェル内に形成されている。そのソースは、接続線によ
ってVddの電源端子Aに接続されている。そのドレイ
ンは、電流源SC’1及びインバータINV1に接続さ
れている。第3のウェルは、好ましくは、N+ 形オーミ
ックコンタクトによって電圧Vddに接続されている。
に形成されている。そのソースは、接続線を介して、N
形ウェルに接続されたオーミックコンタクト(N+ 形拡
散)に接続されている。このオーミックコンタクトは、
さらに接続線及び第1のウェル内に拡散された別のオー
ミックコンタクト(N+ 形拡散)を介して、バイポーラ
トランジスタT1のベースに接続されている。トランジ
スタQ1のドレインは、接続線によってそのゲートに接
続され、更に電流源SC1及びトランジスタQ2のゲー
トに接続されている。トランジスタQ2は、第3のN形
ウェル内に形成されている。そのソースは、接続線によ
ってVddの電源端子Aに接続されている。そのドレイ
ンは、電流源SC’1及びインバータINV1に接続さ
れている。第3のウェルは、好ましくは、N+ 形オーミ
ックコンタクトによって電圧Vddに接続されている。
【0027】図5に戻ると(ダイオードの形に接続され
たトランジスタN1を有する)、電源電圧Vddの値が
T1、Q1、N1に電流が流れるために十分である、す
なわち、3つのトランジスタを導通にすることができる
ように十分であるならば、この図は良好に作動する。電
圧Vddが、NMOSトランジスタN1の閾値電圧Vt
n(約0.8 〜1V)と、PMOSトランジスタQ1のV
tp(約0.8 〜1V)と、バイポーラトランジスタT1
のエミッタ−ベース接合の直流電圧降下Vbe(約0.6
V)との合計に少なくとも等しい時のみこれは可能であ
る。従って、少なくとも2.4 Vの電圧を有することが必
要である。
たトランジスタN1を有する)、電源電圧Vddの値が
T1、Q1、N1に電流が流れるために十分である、す
なわち、3つのトランジスタを導通にすることができる
ように十分であるならば、この図は良好に作動する。電
圧Vddが、NMOSトランジスタN1の閾値電圧Vt
n(約0.8 〜1V)と、PMOSトランジスタQ1のV
tp(約0.8 〜1V)と、バイポーラトランジスタT1
のエミッタ−ベース接合の直流電圧降下Vbe(約0.6
V)との合計に少なくとも等しい時のみこれは可能であ
る。従って、少なくとも2.4 Vの電圧を有することが必
要である。
【0028】しかし、より大きい範囲の電源電圧で作動
することが可能であることが望ましい場合がある。通
常、回路は2〜7Vの範囲の電源電圧で作動することが
望ましい。この場合、このトランジスタの単純なダイオ
ード接続以外の手段によってトランジスタN1に約1V
のゲート−ソース電圧を印加することが好ましい。この
ため、基準電圧源が形成される。この基準電圧源は、電
源電圧Vddが約2Vに等しい時でさえトランジスタN
1のゲート上で制御電圧を保持することができる。
することが可能であることが望ましい場合がある。通
常、回路は2〜7Vの範囲の電源電圧で作動することが
望ましい。この場合、このトランジスタの単純なダイオ
ード接続以外の手段によってトランジスタN1に約1V
のゲート−ソース電圧を印加することが好ましい。この
ため、基準電圧源が形成される。この基準電圧源は、電
源電圧Vddが約2Vに等しい時でさえトランジスタN
1のゲート上で制御電圧を保持することができる。
【0029】図7の概略図によって、この目的を果たす
ことができる。図4と共通の要素には、同じ参照番号を
付した。N1及びN2のゲートを制御するために必要な
基準電圧Vrefは、低い電源電圧Vdd、すなわち、
2Vに等しいVddでさえ作動する基準電圧源によって
生成される。生成した基準電圧Vrefは、実際に2つ
の異なる出力Vref1(トランジスタN1のゲートを
制御するため)及びVref2(トランジスタN2のゲ
ートを制御するため)で得られる。これらの2つの電圧
は、実際に同じである。
ことができる。図4と共通の要素には、同じ参照番号を
付した。N1及びN2のゲートを制御するために必要な
基準電圧Vrefは、低い電源電圧Vdd、すなわち、
2Vに等しいVddでさえ作動する基準電圧源によって
生成される。生成した基準電圧Vrefは、実際に2つ
の異なる出力Vref1(トランジスタN1のゲートを
制御するため)及びVref2(トランジスタN2のゲ
ートを制御するため)で得られる。これらの2つの電圧
は、実際に同じである。
【0030】この基準電圧源は、下記のように配置され
た6つのトランジスタを有する。MOSトランジスタP
3のソースはVddに接続されており、ゲートはドレイ
ンに接続されており、ドレインは、ソースがアースされ
ているNチャネルMOSトランジスタN3のドレインに
接続されている。PチャネルMOSトランジスタP4の
ソースは抵抗R1を介してVddに接続されており、ゲ
ートはP3のゲートに接続されており、ドレインはNチ
ャネルトランジスタN4のゲート及びドレインに接続さ
れている。トランジスタN4のソースはアースされてい
る。NチャネルトランジスタN5のゲートは、ドレイン
に接続されており、さらにN3のゲートに接続されてお
り、ソースはアースされている。N5のゲートは、さら
にトランジスタN1のゲートに接続されており、基準電
圧Vref1が現れるのはこのゲートである。Vref
1は、NチャネルトランジスタN5の閾値電圧にほぼ等
しく、約1Vである。更に、PチャネルトランジスタP
5がトランジスタN5に十分な電流を与えるために使用
される。そのドレインは、N5のドレインに接続されて
おり、ソースはVddに接続されており、ゲートはトラ
ンジスタQ1及びQ2のゲートに接続されている。電圧
Vref2は、トランジスタN4のドレイン及びゲート
に現れ、従って、このドレイン及びこのゲートはN2の
ゲートに接続される。
た6つのトランジスタを有する。MOSトランジスタP
3のソースはVddに接続されており、ゲートはドレイ
ンに接続されており、ドレインは、ソースがアースされ
ているNチャネルMOSトランジスタN3のドレインに
接続されている。PチャネルMOSトランジスタP4の
ソースは抵抗R1を介してVddに接続されており、ゲ
ートはP3のゲートに接続されており、ドレインはNチ
ャネルトランジスタN4のゲート及びドレインに接続さ
れている。トランジスタN4のソースはアースされてい
る。NチャネルトランジスタN5のゲートは、ドレイン
に接続されており、さらにN3のゲートに接続されてお
り、ソースはアースされている。N5のゲートは、さら
にトランジスタN1のゲートに接続されており、基準電
圧Vref1が現れるのはこのゲートである。Vref
1は、NチャネルトランジスタN5の閾値電圧にほぼ等
しく、約1Vである。更に、PチャネルトランジスタP
5がトランジスタN5に十分な電流を与えるために使用
される。そのドレインは、N5のドレインに接続されて
おり、ソースはVddに接続されており、ゲートはトラ
ンジスタQ1及びQ2のゲートに接続されている。電圧
Vref2は、トランジスタN4のドレイン及びゲート
に現れ、従って、このドレイン及びこのゲートはN2の
ゲートに接続される。
【0031】その概略図は、別々の基準電圧Vref1
及びVref2がN1及びN2のゲートに印加されるこ
とを除いて、図4と同じであることが理解されよう。さ
らに、これらの基準電圧は、電源電圧VddがNMOS
トランジスタ及びPMOSトランジスタの閾値電圧の絶
対値の合計に極めて近い時でさえ作動するように設定さ
れる。他の型の基準電圧源を同じ目的のために使用でき
る。
及びVref2がN1及びN2のゲートに印加されるこ
とを除いて、図4と同じであることが理解されよう。さ
らに、これらの基準電圧は、電源電圧VddがNMOS
トランジスタ及びPMOSトランジスタの閾値電圧の絶
対値の合計に極めて近い時でさえ作動するように設定さ
れる。他の型の基準電圧源を同じ目的のために使用でき
る。
【0032】また、この温度検出器は、電力を常に消費
する。この消費をできる限り少なくすることが望まし
い。従って、好ましくは、制御信号STBYは様々な電
流消費アームを制御して、回路が電力消費の減少したス
タンバイモードである時この消費を停止するように設計
される。図8は、付加スイッチトランジスタを加えて、
電力消費の減少したスタンバイモードでの動作を可能に
する図7の変更を図示したものである。
する。この消費をできる限り少なくすることが望まし
い。従って、好ましくは、制御信号STBYは様々な電
流消費アームを制御して、回路が電力消費の減少したス
タンバイモードである時この消費を停止するように設計
される。図8は、付加スイッチトランジスタを加えて、
電力消費の減少したスタンバイモードでの動作を可能に
する図7の変更を図示したものである。
【0033】実際、信号STBY及びその論理反転信号
NSTBYは、回路の各アーム内で直列接続された各ト
ランジスタの制御ゲートに入力される。特に、スタンバ
イモードで、トランジスタN1、N2、N3、N4、N
5とアースとの間の接続を遮断するために、これらのト
ランジスタN1、N2、N3、N4、N5とアースとの
間に各々直列接続されたトランジスタN6、N7、N
8、N9、N10と、トランジスタのベースT1のエミッ
タ−ベース接合をオフにすることによってスタンバイモ
ードでこのベースをVddにするためにトランジスタT
1のベースとVddの間に接続されたトランジスタP6
とが備えられる。さらに、スタンバイモードでトランジ
スタQ1及びP3のゲート−ドレイン間接続を遮断する
ためにこれらのゲート−ドレイン間接続にはスイッチが
備えられる。これらのスイッチNP1及びNP3は、好
ましくは、信号STBY及びNSTBYによって各々制
御されるNチャネルトランジスタと並列接続されたPチ
ャネルMOSトランジスタによって各々形成されてい
る。また、信号STBYによって制御される2つのNチ
ャネルトランジスタN11及びN12によって、Q1のゲー
ト及びP3のゲートがそれらのドレインから各々接続が
切れた時、スタンバイモードでQ1のゲート及びP3の
ゲートをアースすることが可能になる。
NSTBYは、回路の各アーム内で直列接続された各ト
ランジスタの制御ゲートに入力される。特に、スタンバ
イモードで、トランジスタN1、N2、N3、N4、N
5とアースとの間の接続を遮断するために、これらのト
ランジスタN1、N2、N3、N4、N5とアースとの
間に各々直列接続されたトランジスタN6、N7、N
8、N9、N10と、トランジスタのベースT1のエミッ
タ−ベース接合をオフにすることによってスタンバイモ
ードでこのベースをVddにするためにトランジスタT
1のベースとVddの間に接続されたトランジスタP6
とが備えられる。さらに、スタンバイモードでトランジ
スタQ1及びP3のゲート−ドレイン間接続を遮断する
ためにこれらのゲート−ドレイン間接続にはスイッチが
備えられる。これらのスイッチNP1及びNP3は、好
ましくは、信号STBY及びNSTBYによって各々制
御されるNチャネルトランジスタと並列接続されたPチ
ャネルMOSトランジスタによって各々形成されてい
る。また、信号STBYによって制御される2つのNチ
ャネルトランジスタN11及びN12によって、Q1のゲー
ト及びP3のゲートがそれらのドレインから各々接続が
切れた時、スタンバイモードでQ1のゲート及びP3の
ゲートをアースすることが可能になる。
【図1】 本発明による温度検出器の単純な電気回路図
である。
である。
【図2】 図1の2つのMOSトランジスタを流れる電
流のグラフを図示したものである。
流のグラフを図示したものである。
【図3】 図1のトランジスタを流れる電流の別のグラ
フを図示したものである。
フを図示したものである。
【図4】 本発明の単純な実施例を図示したものであ
る。
る。
【図5】 本発明の単純な実施例を図示したものであ
る。
る。
【図6】 図1の検出器を内蔵する集積回路の断面図で
ある。
ある。
【図7】 特に低い電源電圧で作動できるように変更さ
れた検出器を図示したものである。
れた検出器を図示したものである。
【図8】 さらに電力消費が減少された動作のスタンバ
イモードを備えるように変更された検出器の概略図であ
る。
イモードを備えるように変更された検出器の概略図であ
る。
Q1、Q2 トランジスタ A 電源端子 GND アース SC1 一定電流源 T1 バイポーラトランジスタ I1、I2 電流 INV1 インバータ N1、N2 トランジスタ Vdd 電源電圧 Vref1、Vref2 基準電圧
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G01K 7/01 H01L 27/04 21/822 H01L 27/04 F
Claims (7)
- 【請求項1】 同じ導電型の第1及び第2のMOS型の
トランジスタと、第1のトランジスタのゲート−ソース
電圧より値Vbe高いゲート−ソース電圧を第2のトラ
ンジスタに印加する手段(Vbeは順方向バイアスPN
接合の端子間電圧降下である)と、第1及び第2のトラ
ンジスタを流れる電流を比較する比較手段とを備えるこ
とを特徴する集積回路。 - 【請求項2】 第2のトランジスタのソースは電源端子
に直接接続されており、第1のトランジスタのソースは
PN接合を介して上記電源端子に接続されていることを
特徴とする請求項1に記載の集積回路。 - 【請求項3】 上記比較手段は、第1及び第2のトラン
ジスタの一方を流れる電流をコピーする手段を備え、こ
のコピー手段は第2のトランジスタに直列接続されてい
ることを特徴とする請求項1または2に記載の集積回
路。 - 【請求項4】 第1のトランジスタに所定の電流を与え
るためにこのトランジスタに直列接続された第1の電流
源と、一定の比例定数によってその第1の電流源の電流
をコピーする第2の電流源を備えることを特徴とする請
求項3に記載の集積回路。 - 【請求項5】 第2の電流源は、第2のトランジスタの
ドレインに直列接続されていることを特徴とする請求項
4に記載の集積回路。 - 【請求項6】 第2の電流源は、第1及び第2のトラン
ジスタと反対の導電型の第3のトランジスタを備え、そ
の第3のトランジスタのドレインは第2のトランジスタ
のドレインに接続され、第3のトランジスタのソースは
アースに接続されており、検出器の出力は第2のトラン
ジスタのドレインと第3のトランジスタのドレインと接
合点から取り出されることを特徴とする請求項5に記載
の集積回路。 - 【請求項7】 基板の導電型と反対の導電型のウェル内
を有するCMOS技術で形成されており、PN接合は、
第1のトランジスタのソースに接続されたウェルと、当
該ウェル内に形成されて当該ウェルと反対の導電型の表
面拡散層とによって形成されており、この拡散層は、上
記電源端子に接続されていることを特徴とする請求項1
〜6のいずれか1項に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9410499A FR2724069B1 (fr) | 1994-08-31 | 1994-08-31 | Detecteur de temperature sur circuit integre |
FR9410499 | 1994-08-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0878494A true JPH0878494A (ja) | 1996-03-22 |
JP3131129B2 JP3131129B2 (ja) | 2001-01-31 |
Family
ID=9466615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07246623A Expired - Fee Related JP3131129B2 (ja) | 1994-08-31 | 1995-08-31 | 集積回路上の温度検出器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5686858A (ja) |
EP (1) | EP0700141B1 (ja) |
JP (1) | JP3131129B2 (ja) |
DE (1) | DE69501488T2 (ja) |
FR (1) | FR2724069B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09119870A (ja) * | 1995-10-26 | 1997-05-06 | Nec Corp | 温度検出方法、半導体装置及び温度検出回路 |
JP2006317217A (ja) * | 2005-05-11 | 2006-11-24 | Nec Electronics Corp | 過熱検出回路 |
CN115855289A (zh) * | 2023-02-14 | 2023-03-28 | 晶艺半导体有限公司 | 一种温度检测模块和过温保护电路 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2750514A1 (fr) * | 1996-06-26 | 1998-01-02 | Philips Electronics Nv | Dispositif de regulation de tension a faible dissipation interne d'energie |
WO1998037581A2 (en) * | 1997-02-19 | 1998-08-27 | Koninklijke Philips Electronics N.V. | Power semiconductor devices with a temperature sensor circuit |
US5875142A (en) * | 1997-06-17 | 1999-02-23 | Micron Technology, Inc. | Integrated circuit with temperature detector |
US6543279B1 (en) | 1998-04-14 | 2003-04-08 | The Goodyear Tire & Rubber Company | Pneumatic tire having transponder and method of measuring pressure within a pneumatic tire |
US6534711B1 (en) | 1998-04-14 | 2003-03-18 | The Goodyear Tire & Rubber Company | Encapsulation package and method of packaging an electronic circuit module |
US6412977B1 (en) | 1998-04-14 | 2002-07-02 | The Goodyear Tire & Rubber Company | Method for measuring temperature with an integrated circuit device |
SG86389A1 (en) * | 1999-04-21 | 2002-02-19 | Em Microelectronic Marin Sa | Temperature level detection circuit |
US6974252B2 (en) * | 2003-03-11 | 2005-12-13 | Intel Corporation | Failsafe mechanism for preventing an integrated circuit from overheating |
US7255476B2 (en) * | 2004-04-14 | 2007-08-14 | International Business Machines Corporation | On chip temperature measuring and monitoring circuit and method |
US20070237207A1 (en) | 2004-06-09 | 2007-10-11 | National Semiconductor Corporation | Beta variation cancellation in temperature sensors |
US7170334B2 (en) * | 2005-06-29 | 2007-01-30 | Analog Devices, Inc. | Switched current temperature sensing circuit and method to correct errors due to beta and series resistance |
US7230472B1 (en) * | 2005-10-11 | 2007-06-12 | National Semiconductor Corporation | Base current cancellation for bipolar junction transistor current summing bias voltage generator |
US7332952B2 (en) * | 2005-11-23 | 2008-02-19 | Standard Microsystems Corporation | Accurate temperature measurement method for low beta transistors |
US10833668B2 (en) | 2019-03-07 | 2020-11-10 | Analog Devices International Unlimited Company | Integrated and distributed over temperature protection for power management switches |
GB201912526D0 (en) * | 2019-08-30 | 2019-10-16 | Univ Surrey | Apparatus for producing an electrical signal that is indicative of temperature |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63245118A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体出力回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4645948A (en) * | 1984-10-01 | 1987-02-24 | At&T Bell Laboratories | Field effect transistor current source |
US4659944A (en) * | 1985-04-08 | 1987-04-21 | Motorola, Inc. | High voltage detection circuit |
FR2627027A1 (fr) * | 1988-02-04 | 1989-08-11 | Sgs Thomson Microelectronics | Detecteur de surcharge thermique dans un circuit integre |
GB2224846A (en) * | 1988-11-14 | 1990-05-16 | Philips Electronic Associated | Temperature sensing circuit |
FR2651881B1 (fr) * | 1989-09-12 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de detection de seuil de temperature. |
JPH0496267A (ja) * | 1990-08-03 | 1992-03-27 | Sharp Corp | 半導体集積回路 |
GB2248151A (en) * | 1990-09-24 | 1992-03-25 | Philips Electronic Associated | Temperature sensing and protection circuit. |
US5434534A (en) * | 1993-11-29 | 1995-07-18 | Intel Corporation | CMOS voltage reference circuit |
US5477176A (en) * | 1994-06-02 | 1995-12-19 | Motorola Inc. | Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory |
-
1994
- 1994-08-31 FR FR9410499A patent/FR2724069B1/fr not_active Expired - Fee Related
-
1995
- 1995-08-30 US US08/521,019 patent/US5686858A/en not_active Expired - Lifetime
- 1995-08-31 DE DE69501488T patent/DE69501488T2/de not_active Expired - Fee Related
- 1995-08-31 JP JP07246623A patent/JP3131129B2/ja not_active Expired - Fee Related
- 1995-08-31 EP EP95401982A patent/EP0700141B1/fr not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63245118A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体出力回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09119870A (ja) * | 1995-10-26 | 1997-05-06 | Nec Corp | 温度検出方法、半導体装置及び温度検出回路 |
JP2006317217A (ja) * | 2005-05-11 | 2006-11-24 | Nec Electronics Corp | 過熱検出回路 |
CN115855289A (zh) * | 2023-02-14 | 2023-03-28 | 晶艺半导体有限公司 | 一种温度检测模块和过温保护电路 |
Also Published As
Publication number | Publication date |
---|---|
JP3131129B2 (ja) | 2001-01-31 |
US5686858A (en) | 1997-11-11 |
EP0700141B1 (fr) | 1998-01-21 |
EP0700141A1 (fr) | 1996-03-06 |
DE69501488T2 (de) | 1998-04-30 |
DE69501488D1 (de) | 1998-02-26 |
FR2724069B1 (fr) | 1997-01-03 |
FR2724069A1 (fr) | 1996-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3131129B2 (ja) | 集積回路上の温度検出器 | |
JP2760594B2 (ja) | 温度閾値検知回路 | |
EP1629599B1 (en) | Brown-out detector | |
KR100560652B1 (ko) | 전원 전압과 온도 변화에 둔감한 온도 검출 회로 | |
US5373227A (en) | Control circuit responsive to its supply voltage level | |
US6794856B2 (en) | Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback | |
US6351360B1 (en) | Apparatus for selective shutdown of devices of an integrated circuit in response to thermal fault detection | |
US20100321845A1 (en) | Overheat protection circuit and power supply integrated circuit | |
US5304861A (en) | Circuit for the detection of temperature threshold, light and unduly low clock frequency | |
JPH02183126A (ja) | 温度閾値検知回路 | |
JP2000509906A (ja) | 温度センサ回路を有する出力半導体装置 | |
US6002244A (en) | Temperature monitoring circuit with thermal hysteresis | |
US4667265A (en) | Adaptive thermal shutdown circuit | |
JP2003309457A (ja) | 電界効果トランジスタ内の電流を並列検知する回路 | |
US5886543A (en) | Power semiconductor switch having a load open-circuit detection circuit | |
KR20070065847A (ko) | 입력 전압 감지 회로 | |
US7012794B2 (en) | CMOS analog switch with auto over-voltage turn-off | |
EP0480517B1 (en) | A temperature responsive circuit | |
USRE37876E1 (en) | Power supply switch reference circuitry | |
US9972614B2 (en) | Overheat detection circuit and power supply apparatus | |
US20060291123A1 (en) | Providing accurate detection of chip overheat and local overheat conditions in integrated circuits | |
US7251112B2 (en) | Battery protect circuit for switched circuit that switches between a supply and a battery | |
US6545511B2 (en) | Adjustable temperature-compensated threshold circuit with trip-points exceeding the given supplies | |
US8049549B2 (en) | Delta phi generator with start-up circuit | |
EP1351063A1 (en) | Temperature-compensated treshold circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980317 |
|
LAPS | Cancellation because of no payment of annual fees |