JPH0878403A - 半導体装置及び半導体装置における素子分離領域の形成方法 - Google Patents

Abstract

(57)【要約】 【目的】半導体装置における素子分離領域を形成するに
際し、容易に、かつ、確実にボイドの発生を防止し、も
って、素子特性の低下を回避する。 【構成】単結晶シリコン基板２に対しエッチング等を施
すことによりトレンチ溝３を形成する。そして、プラズ
マＣＶＤ装置を用いてアモルファスシリコン層８を形成
する。次に、アモルファスシリコン層８の形成されたシ
リコン基板２を熱酸化に供し、アモルファスシリコン層
８をシリコン酸化膜へと変質させる。その後、プラスマ
ＣＶＤ装置を用いて多結晶シリコン層を堆積させ、素子
分離領域を形成する。アモルファスシリコンは結晶性の
シリコンと異なり、一定の結晶方位を有さず、部位によ
りシリコン原子の密度に差異が生じない。そのため、ア
モルファスシリコン層８はいずれの部位においても平均
化された原子密度をもち、それが酸化されるときの速度
は一定となり、形成されるシリコン酸化膜の膜厚はほぼ
均一となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、素子分離領域を有して
なる半導体装置及び前記素子分離領域の形成方法に関す
るものである。

【０００２】

【従来の技術】従来、この種の素子分離領域の形成方法
としては、例えば次に挙げる方法が一般的に採用されて
いる。すなわち、図１２に示すように、まず単結晶シリ
コンよりなるシリコン基板５１の素子間に断面矩形状の
トレンチ溝５２をエッチングにより形成する。そして、
このトレンチ溝５２の底壁面及び側壁面を直接熱酸化す
ることによりシリコン酸化膜５３を形成する。次いで、
シリコン酸化膜５３上に多結晶シリコン層５４を堆積さ
せ、前記トレンチ溝５２内に素子分離領域を形成する。

【０００３】このように素子分離領域の形成されたシリ
コン基板５１は、以降の熱酸化、拡散領域形成等の幾多
の工程に供され、素子等が形成される。そして、最終的
には素子間が前記素子分離領域に絶縁されてなる半導体
装置が得られる。

【０００４】ところが、上記技術においては、単結晶シ
リコンよりなる底壁面及び側壁面を直接熱酸化すること
によりシリコン酸化膜５３を形成するようにしていた。
このため、シリコン酸化膜５３の膜厚が部位によって不
均一なものとなってしまうおそれがあった。すなわち、
底壁と側壁との境界部分（コーナー部分）におけるシリ
コン酸化膜５３が膜の成長途中に圧縮応力を受けるため
に、当該部分の酸化速度が他の部分よりも低下してしま
う。また、前記境界部分におけるシリコン酸化膜５３の
成長速度は、それ以外の部分に比べて遅い。そのため、
前記境界部分のシリコン酸化膜５３の膜厚が、それ以外
の部分の膜厚よりも薄いものとなってしまうおそれがあ
った。これに対し、その後に形成される多結晶シリコン
層５４の膜厚は、均一なものである。

【０００５】従って、上記のように、シリコン酸化膜５
３の膜厚が不均一となった場合には、後に多結晶シリコ
ン層５４が堆積された際に、膜の薄い部分に対応してボ
イド５５が形成されることがあった。その結果、かかる
ボイド５５に起因して、その後の熱処理工程においては
応力集中が起こるなどして結晶欠陥（歪み）が発生して
しまうおそれがあった。また、半導体装置の使用時に
は、上記結晶欠陥に起因して、電流リークが増大するな
ど、素子特性の低下を招くおそれがあった。

【０００６】これに対し、上記不具合を解消するための
技術として、特開平５−２９５４１号公報に開示された
ものが知られている。この技術では、まず、断面矩形状
のトレンチ溝を形成する。そして、熱酸化により酸化膜
を形成した後、酸化膜をエッチングにより全部除去す
る。すると、トレンチ溝の側壁や底壁の形状が若干湾曲
形状となる。その後、次なる熱酸化により酸化膜を再度
形成するのである。このとき、トレンチ溝内にはエッジ
状のコーナー部分がないため、酸化膜の膜厚が極端に薄
い部分は形成されにくい。従って、上述したようなボイ
ドが形成されにくいものとなる。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、一旦断面矩形状に形成したトレンチ溝を形
成し、酸化した後、それをエッチングにより除去する構
成としていた。このため、工程数が著しく増加すること
となり、作業性の悪化、コストの増大を招来していた。
また、上記技術を採用したとしても、かならずしも完全
な湾曲形状が得られるとは限らず、ボイドの発生を確実
に防止することは実質上困難であった。

【０００８】本発明は前述した事情に鑑みてなされたも
のであって、その目的は、半導体装置における素子分離
領域を形成するに際し、容易に、かつ、確実にボイドの
発生を防止することができ、もって、素子特性の低下を
回避することができる半導体装置及び半導体装置におけ
る素子分離領域の形成方法を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明においては、シリコン基板上
に形成された断面略矩形状のトレンチ溝に対し形成され
たアモルファスシリコン層の少なくとも一部が略均一に
酸化されてなるシリコン酸化膜上に、結晶性シリコン層
が堆積されることにより形成された素子分離領域と、前
記素子分離領域の両側に形成されてなる半導体素子とを
備えた半導体装置をその要旨としている。

【００１０】また、請求項２に記載の発明においては、
シリコン基板上に断面略矩形状のトレンチ溝を形成する
工程と、前記トレンチ溝内にアモルファスシリコン層を
形成する工程と、前記アモルファスシリコン層の少なく
とも一部を略均一に酸化してシリコン酸化膜を形成する
工程と、前記シリコン酸化膜に結晶性シリコン層を堆積
させ、前記トレンチ溝内に素子分離領域を形成する工程
とを備えた半導体装置における素子分離領域の形成方法
をその要旨としている。

【００１１】

【作用】上記の構成によれば、まず、シリコン基板上に
断面略矩形状のトレンチ溝が形成される。次に、トレン
チ溝内にアモルファスシリコン層が形成される。そし
て、このアモルファスシリコン層の少なくとも一部が酸
化され、シリコン酸化膜が形成される。

【００１２】ここで、アモルファスシリコンは、結晶性
のシリコンと異なり、一定の結晶方位を有していない。
すなわち、結晶性のシリコンがダイヤモンド構造をとる
のに対し、アモルファスシリコンは、その構造から任意
の位置に若干ずれうる構造をとるため、部位によりシリ
コン原子の密度に差異が生じることがない。そのため、
アモルファスシリコン層は、トレンチ溝の側壁と底壁と
の境界部分であろうが、それ以外の部分であろうが、平
均化された原子密度をもつ。このため、アモルファスシ
リコン層が酸化されたときには、その酸化速度は一定と
なり、形成されるシリコン酸化膜の膜厚はいずれにおい
てもほぼ均一となる。

【００１３】その後、シリコン酸化膜に結晶性シリコン
層が堆積されることにより、トレンチ溝内が結晶性シリ
コン層で埋められ、素子分離領域が形成される。このと
き、結晶性シリコン層は均一の膜厚で形成されてゆく。
従って、シリコン酸化膜の膜厚の均一に形成されている
ことから、最終的に形成された素子分離領域にはボイド
が形成されることはない。

【００１４】また、特に、請求項１に記載の半導体装置
によれば、ボイドが形成されることがないため、素子特
性が低下することがなくなる。さらに、アモルファスシ
リコン層が一部残存した場合には、使用時の自らの発熱
等による結晶性シリコン層の熱膨張があった場合でも、
そのときに発生する応力が、アモルファスシリコン層の
持つ緩衝機能により緩和されうる。

【００１５】

【実施例】

（第１実施例）以下、本発明における半導体装置におけ
る素子分離領域の形成方法を具体化した第１実施例を図
１〜図９に従って説明する。

【００１６】図２は、本実施例における半導体装置の素
子分離領域１を示す断面図である。同図において、素子
分離領域１の左右両側には、当該領域１形成後の工程を
経ることにより、例えば図示しないトランジスタ素子が
形成される。さて、単結晶シリコン基板２のうち、前記
素子間には、断面略矩形状のトレンチ溝３が形成されて
いる。前記シリコン基板２は、例えば＜１１１＞の結晶
方位を有している。また、トレンチ溝３の幅は例えば
「２μｍ」であり、深さは「１５μｍ」である。

【００１７】前記トレンチ溝３内には、シリコン酸化膜
４が形成されている。さらに、そのシリコン酸化膜４上
には、結晶性シリコン層としての多結晶シリコン層５が
形成され、前記トレンチ溝３内は、その多結晶シリコン
層５で埋められた格好となっている。そして、かかる多
結晶シリコン層５により、素子分離領域１が構成されて
いる。

【００１８】次に、本実施例における上記素子分離領域
１の形成方法について詳しく説明する。まず、図３に示
すように、シリコン基板２を酸素雰囲気下、１１００℃
の高温処理を施すことにより、シリコン基板２上に保護
用シリコン酸化膜６を形成する（膜厚「９５０ｎ
ｍ」）。次に、図４に示すように、フォトリソグラフィ
を用いて、トレンチ溝３に対応する箇所のみ開口した
（開口幅「２μｍ」）ノボラック系のレジストパターン
７を形成する。

【００１９】続いて、ＲＩＥ方式のプラズマエッチング
装置を用いて、前記保護用シリコン酸化膜６に開口部６
ａを形成する。その後、図５に示すように、過酸化水素
水及び硫酸溶液を用いて、前記レジストパターン７を除
去する。

【００２０】次に、磁気励起プラズマエッチング装置を
用いて、異方性エッチングを施し、図６に示すように、
トレンチ溝３を形成する。なお、このときの使用ガスは
例えばＳＦ₆ 、ＨＢｒ、Ｈｅ、Ｏ₂ であり、ＲＦ電力は
５００Ｗ、励起磁力は６５Ｇ、チャンバー圧力は１５Ｐ
ａである。かかる場合の単結晶シリコンのエッチング速
度は例えば６００ｎｍ／分である。その後、図７に示す
ように、フッ酸溶液等で保護用シリコン酸化膜６を除去
する。

【００２１】そして、プラズマＣＶＤ装置を用いて、図
１に示すように、アモルファスシリコン層８を、その膜
厚が１００ｎｍとなるよう堆積形成する。このときの処
理条件は、例えば基板温度３５０℃、ＳｉＨ₄ ガス又は
Ｓｉ₂ Ｈ₆ ガス流量で１００ｓｃｃｍ、処理圧力２０Ｐ
ａであり、ＲＦ電力を３００Ｗとする。この際、光ＣＶ
Ｄを用いても同様のアモルファスシリコン層８が得られ
る。

【００２２】次に、当該アモルファスシリコン層８を酸
化する工程に供する。すなわち、前記アモルファスシリ
コン層８の形成されたシリコン基板２を、酸素雰囲気下
で例えば８５０℃の高温処理を施す。この熱酸化より、
図８に示すように、アモルファスシリコン層８がシリコ
ン酸化膜４へと変質される。なお、上記温度は８５０℃
に限定されるものではなく、例えば約８００℃〜１１０
０℃くらいの範囲で上記と同等の作用が得られるもので
ある。

【００２３】その後、プラスマＣＶＤ装置又は減圧ＣＶ
Ｄ装置を用いて、結晶性シリコン層としての多結晶シリ
コン層５を堆積させる。このようにして、素子分離領域
１が形成される。

【００２４】以上のように、本実施例においては、アモ
ルファスシリコン層８が酸化されることにより、シリコ
ン酸化膜４が形成される。ここで、アモルファスシリコ
ンは、結晶性のシリコンと異なり、一定の結晶方位を有
していない。すなわち、図９に示すように、結晶性のシ
リコン原子がダイヤモンド構造をとるのに対し、アモル
ファスシリコンにおいては、シリコン原子Ｓｉそのダイ
ヤモンド構造から任意の位置に若干ずれうる構造をとる
ため、部位によりシリコン原子Ｓｉの密度に差異が生じ
ることがない。そのため、アモルファスシリコン層８
は、図１に示すように、トレンチ溝３の側壁と底壁との
境界部分であろうが、それ以外の部分であろうが、平均
化された原子密度をもつ。このため、アモルファスシリ
コン層８が酸化されたときには、その酸化速度は一定と
なり、形成されるシリコン酸化膜４の膜厚はいずれにお
いてもほぼ均一なものとなる。また、その後に形成され
る多結晶シリコン層５についても、均一の膜厚で形成さ
れてゆく。

【００２５】従って、図２に示すように、最終的に形成
された素子分離領域１にはボイドが形成されることがな
い。その結果、本実施例によれば、容易に、かつ、確実
にボイドの発生を防止することができ、もって、ボイド
の発生による素子特性の低下を確実に回避することがで
きる。

【００２６】（第２実施例）次に、本発明における素子
分離領域を備えた半導体装置を具体化した第２実施例を
図１０に従って説明する。

【００２７】図１０は、本実施例において半導体素子と
してバイポーラトランジスタを形成した半導体装置の具
体例を示した図である。同図において、第１実施例で説
明したのとほぼ同様な素子分離領域１１が複数箇所に形
成されている。但し、トレンチ溝３の下部には高密度の
Ｐ⁺ 領域１２が形成されている点で、第１実施例とは若
干その構成が異なっている。このＰ⁺ 領域１２は電流の
洩れを防止するためのものである。

【００２８】また、素子分離領域１１で規定された活性
領域には、素子としてのバイポーラトランジスタ１３，
１４が形成されている。すなわち、シリコン基板２に
は、下側から順に、Ｐ^- 領域１５、Ｎ⁺ 領域１６、Ｎ^-
領域１７、Ｐ⁺ 領域１８及びＮ ⁺ 領域１９が拡散形成さ
れている。さらにその上部には絶縁膜２０が形成されて
いるとともに、所定の箇所にベース電極２１、エミッタ
電極２２及びコレクタ電極２３がそれぞれ形成されてい
る。

【００２９】次に、上記の構成を有する半導体装置の製
造方法について説明する。まず、シリコン基板２のＰ^-
領域１５上にエピタキシャル成長させたＮ⁺ 領域１６を
予め形成しておく。次いで、第１実施例で説明したよう
な工程にて素子分離領域１１を形成する。但し、本実施
例では、上面の保護用シリコン酸化膜６（図１，６，７
参照）を少し残した状態でアモルファスシリコン層８を
形成し、当該アモルファスシリコン層８を酸化してシリ
コン酸化膜４とする。するとシリコン基板２の上面にお
いてはの上に保護用シリコン酸化膜６の上にシリコン酸
化膜４が形成され、上面の酸化膜４，６の膜厚が厚くな
る。そして、上記酸化の後、ドライエッチング（ＲＩ）
にて異方性エッチングを施す。すると、上面においては
シリコン酸化膜４がエッチングされて、保護用シリコン
酸化膜６が再度露出する。また、側壁部分はエッチング
されない。さらに、トレンチ溝３底部に形成されていた
シリコン酸化膜４がエッチングされ、シリコン基板１が
露出した状態となる。

【００３０】そして、ボロンを打ち込む（implantatio
n）とともに、熱拡散を施すことにより、Ｐ⁺ 領域１２
を形成する。その後、上記第１実施例と同様に多結晶シ
リコン層５を形成する。このような構成とすることによ
り、ボイドの発生のない素子分離領域１１が形成される
とともに、トレンチ溝３の下部にＰ⁺ 領域１２が形成さ
れる。

【００３１】そして、以降の工程において、Ｎ^- 領域１
７、Ｐ⁺ 領域１８及びＮ⁺ 領域１９を拡散形成する。そ
の後、絶縁膜２０を形成し、各電極２１〜２３をフォト
エッチングにより形成することにより、図１０に示すよ
うな半導体装置が製造される。

【００３２】以上のように、本実施例では、素子として
バイポーラトランジスタ１３，１４を形成した場合の半
導体装置の具体例を示した。本実施例においても、素子
分離領域１１を形成する際に、ボイドの形成を防止する
ことができる。従って、その後形成されるバイポーラト
ランジスタ１３，１４の特性の低下を損なうことがな
い。より詳しくは、洩れ電流の増加を抑制することがで
き、ひいては電流増幅率ｈ_FEの低下を抑制防止すること
ができる。

【００３３】また、本実施例では、トレンチ溝３の下部
にＰ⁺ 領域１２を形成するようにした。このため、電流
の洩れを確実にカットすることができ、さらなる素子特
性の低下を防止することができる。

【００３４】尚、本発明は上記各実施例に限定されず、
例えば次の如く構成してもよい。 （１）前記実施例では、アモルファスシリコン層８をほ
ぼ全て酸化して、シリコン酸化膜４とするようにした
が、図１１に示すように、アモルファスシリコン層８の
一部を酸化してシリコン酸化膜４とし、一部のアモルフ
ァスシリコン層８を残すような構成としても差し支えな
い。上記の構成は、温度と時間とを調整することでアモ
ルファスシリコン層８の表層面を酸化することにより得
られる。このように酸化されずに残ったアモルファスシ
リコン層８は、多結晶シリコン層５よりも熱膨張率が小
さい。このため、アモルファスシリコン層８により、ト
レンチ溝３内に埋め込まれる多結晶シリコン層５の熱膨
張（使用環境温度や使用に伴う自らの発熱による）によ
る応力を緩和することができる。

【００３５】（２）前記第２実施例では、素子としてバ
イポーラトランジスタ１３，１４を形成した場合の半導
体装置の具体例を示したが、素子としてＣＭＯＳトラン
ジスタを形成した場合の半導体装置に具体化してもよ
い。かかる場合、電子移動度の低下を抑制することがで
き、素子の動作速度の低下を防止することができる。

【００３６】また、その素子の細かな構成についても上
記第２実施例のものに何ら限定されるものではない。 （３）前記実施例では、結晶性シリコン層として多結晶
シリコン層５を形成するようにしたが、結晶性シリコン
層とは多結晶シリコン層及び単結晶シリコン層を含む趣
旨であり、実施可能であるならば単結晶シリコン層を形
成する場合に具体化してもよい。

【００３７】（４）前記実施例におけるトレンチ溝の
幅、深さ並びに各層、膜の厚さや特性値は上記の数値に
何らとらえわれるものではなく、その応用分野に応じて
適宜変更しうるものである。

【００３８】特許請求の範囲の請求項に記載されないも
のであって、上記実施例から把握できる技術的思想につ
いて以下にその効果とともに記載する。 （ａ）請求項２に記載の半導体装置において、前記トレ
ンチ溝の底部には、接合分離領域を設けたことを特徴と
する。かかる構成とすることにより、電流の洩れをカッ
トすることができ、素子特性の低下をさらに防止するこ
とができる。

【００３９】

【発明の効果】以上詳述したように、本発明によれば、
半導体装置における素子分離領域を形成するに際し、容
易に、かつ、確実にボイドの発生を防止することができ
るという優れた効果を奏する。

【００４０】また、本発明の半導体装置によれば、ボイ
ドの発生による素子特性の低下を回避することができる
という優れた効果を奏する。さらに、アモルファスシリ
コン層が一部残存した場合には、熱膨張による応力が、
アモルファスシリコン層の持つ緩衝機能により緩和さ
れ、素子特性の低下をり確実に防止することができると
いう優れた効果を奏する。

【図面の簡単な説明】

【図１】 本発明の第１実施例において半導体装置の素
子分離領域を形成するに際しての一工程を示す図であっ
て、トレンチ溝にアモルファスシリコン層を形成した状
態を示す部分断面図である。

【図２】 第１実施例において半導体装置の素子分離領
域を示す部分断面図である。

【図３】 第１実施例において、シリコン基板に保護用
シリコン酸化膜を形成した状態を示す部分断面図であ
る。

【図４】 第１実施例において、保護用シリコン酸化膜
上にレジストパターンを形成した状態を示す部分断面図
である。

【図５】 第１実施例において、レジストパターンを除
去し、保護用シリコン酸化膜に開口部を形成した状態を
示す部分断面図である。

【図６】 第１実施例において、トレンチ溝を形成した
状態を示す部分断面図である。

【図７】 第１実施例において、保護用シリコン酸化膜
を除去した状態を示す部分断面図である。

【図８】 第１実施例において、アモルファスシリコン
層を熱酸化によりシリコン酸化膜に変質させた状態を示
す部分断面図である。

【図９】 第１実施例において、アモルファスシリコン
原子の結合構造を模式的に示す斜視図である。

【図１０】 本発明を具体化した第２実施例における半
導体装置を概略的に示す部分断面図である。

【図１１】 本発明を具体化した別の実施例において、
半導体装置の素子分離領域を形成するに際しての一工程
を示す図であって、アモルファスシリコン層の一部を酸
化した状態を示す部分断面図である。

【図１２】 従来技術における半導体装置の素子分離領
域を示す拡大断面図である。

【符号の説明】

１，１１…素子分離領域、２…シリコン基板、３…トレ
ンチ溝、４…シリコン酸化膜、５…結晶性シリコン層と
しての多結晶シリコン層、８…アモルファスシリコン
層。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上に形成された断面略矩形
   状のトレンチ溝に対し形成されたアモルファスシリコン
   層の少なくとも一部が略均一に酸化されてなるシリコン
   酸化膜上に、結晶性シリコン層が堆積されることにより
   形成された素子分離領域と、 前記素子分離領域の両側に形成されてなる半導体素子と
   を備えたことを特徴とする半導体装置。
2. 【請求項２】 シリコン基板上に断面略矩形状のトレン
   チ溝を形成する工程と、 前記トレンチ溝内にアモルファスシリコン層を形成する
   工程と、 前記アモルファスシリコン層の少なくとも一部を略均一
   に酸化してシリコン酸化膜を形成する工程と、 前記シリコン酸化膜に結晶性シリコン層を堆積させ、前
   記トレンチ溝内に素子分離領域を形成する工程とを備え
   たことを特徴とする半導体装置における素子分離領域の
   形成方法。