JPH0877349A - カラー画像演算フィルタ用メモリの制御方法および制御装置ならびにカラー画像読取装置 - Google Patents
カラー画像演算フィルタ用メモリの制御方法および制御装置ならびにカラー画像読取装置Info
- Publication number
- JPH0877349A JPH0877349A JP6232200A JP23220094A JPH0877349A JP H0877349 A JPH0877349 A JP H0877349A JP 6232200 A JP6232200 A JP 6232200A JP 23220094 A JP23220094 A JP 23220094A JP H0877349 A JPH0877349 A JP H0877349A
- Authority
- JP
- Japan
- Prior art keywords
- color image
- image data
- memory
- scanning direction
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 メモリの数を減らし、しかもスタティックR
AMの使用を可能にして、コストを下げ、コンパクト化
を可能にすること。 【構成】 同期信号の入力部であるカラー画像同期信号
入力部11と、カラー画像データの同期信号に基づき前
記メモリの制御信号を出力するタイミング発生回路2
と、主走査方向の画像データのピクセルアドレスを与え
るピクセルアドレス発生回路3と、副走査方向の画像デ
ータのラインアドレスを与えるラインアドレス発生回路
4と、カラー画像データを入力する画像データ入力部1
2と、メモリ5のカラー画像データの入出力を行うメモ
リデータ入出力部13と、MTFフィルタ6へカラー画
像データを出力する画像データ出力部14と、線順次お
よび面順次の読み取りの動作切り換えを行うモードスイ
ッチ15とから成るコントローラ1によって構成される
カラー画像演算フィルタ用メモリの制御方法および制御
装置ならびにカラー画像読取装置。
AMの使用を可能にして、コストを下げ、コンパクト化
を可能にすること。 【構成】 同期信号の入力部であるカラー画像同期信号
入力部11と、カラー画像データの同期信号に基づき前
記メモリの制御信号を出力するタイミング発生回路2
と、主走査方向の画像データのピクセルアドレスを与え
るピクセルアドレス発生回路3と、副走査方向の画像デ
ータのラインアドレスを与えるラインアドレス発生回路
4と、カラー画像データを入力する画像データ入力部1
2と、メモリ5のカラー画像データの入出力を行うメモ
リデータ入出力部13と、MTFフィルタ6へカラー画
像データを出力する画像データ出力部14と、線順次お
よび面順次の読み取りの動作切り換えを行うモードスイ
ッチ15とから成るコントローラ1によって構成される
カラー画像演算フィルタ用メモリの制御方法および制御
装置ならびにカラー画像読取装置。
Description
【0001】
【産業上の利用分野】本発明は、カラー画像を演算する
カラー画像演算フィルタに対してメモリに保持された主
走査方向および副走査方向のカラー画像データの供給を
カラー画像データの同期信号に基づき制御するカラー画
像演算フィルタ用メモリの制御方法および制御装置、な
らびにそれらを備えたカラー画像読取装置に関する。
カラー画像演算フィルタに対してメモリに保持された主
走査方向および副走査方向のカラー画像データの供給を
カラー画像データの同期信号に基づき制御するカラー画
像演算フィルタ用メモリの制御方法および制御装置、な
らびにそれらを備えたカラー画像読取装置に関する。
【0002】
【従来の技術】従来のカラー画像演算フィルタ用メモリ
コントローラは、図8に示すようにカラー画像を2次元
(主走査方向および副走査方向)に処理するMTFフィ
ルタFに対しては、メモリを制御するアドレスの動作が
単一増加方向のみでスタティックRAMのメモリMを複
数個(5×5の場合は4個必要)使用してカラー画像デ
ータを保持するもので、メモリ毎にコントローラCを配
設したメモリ装置Dによって読み書き時のアドレスを個
々に独立に制御していた。すなわちデータをシリアルに
書き込み、その後データをシリアルに読み出していた。
コントローラは、図8に示すようにカラー画像を2次元
(主走査方向および副走査方向)に処理するMTFフィ
ルタFに対しては、メモリを制御するアドレスの動作が
単一増加方向のみでスタティックRAMのメモリMを複
数個(5×5の場合は4個必要)使用してカラー画像デ
ータを保持するもので、メモリ毎にコントローラCを配
設したメモリ装置Dによって読み書き時のアドレスを個
々に独立に制御していた。すなわちデータをシリアルに
書き込み、その後データをシリアルに読み出していた。
【0003】
【発明が解決しようとする課題】上記従来のメモリコン
トローラは、データの書き込みにおいては線順次のカラ
ー画像データに対しR(赤)、G(緑)、B(青)の3
ライン毎にメモリにセーブし12ライン分のデータを振
り分けてセーブする必要があり、そのために4個のメモ
リMおよびコントローラCが4個必要であり、したがっ
て4個のメモリ装置Dが必要であるため、コストが高く
なるとともに、回路基板上の面積も大きくなり、大型化
するという問題が有った。
トローラは、データの書き込みにおいては線順次のカラ
ー画像データに対しR(赤)、G(緑)、B(青)の3
ライン毎にメモリにセーブし12ライン分のデータを振
り分けてセーブする必要があり、そのために4個のメモ
リMおよびコントローラCが4個必要であり、したがっ
て4個のメモリ装置Dが必要であるため、コストが高く
なるとともに、回路基板上の面積も大きくなり、大型化
するという問題が有った。
【0004】また、データの前記メモリMからの読み出
しにおいては、各ラインアドレスに対する制御が出来な
いので、MTFフィルタFの直前でデータの選択(並べ
かえ)を行う必要があり、読み出しセレクタの制御が必
要になるとともに、書き込みセレクタおよび書き込みセ
レクタの制御も必要になり、いずれも外付けとなり、回
路の規模が大きくなり、コストがさらに高くなるという
問題が有った。
しにおいては、各ラインアドレスに対する制御が出来な
いので、MTFフィルタFの直前でデータの選択(並べ
かえ)を行う必要があり、読み出しセレクタの制御が必
要になるとともに、書き込みセレクタおよび書き込みセ
レクタの制御も必要になり、いずれも外付けとなり、回
路の規模が大きくなり、コストがさらに高くなるという
問題が有った。
【0005】そこで本発明者は、メモリのカラー画像デ
ータのカラー画像演算フィルタに対する供給を、カラー
画像データの同期信号に基づき制御するという本発明の
技術的思想に着眼して、さらに研究開発を重ねた結果、
メモリの数を減らし、しかもスタティックRAMの使用
を可能にして、コストを下げ、コンパクト化を可能にす
るという目的を達成する本発明に到達した。
ータのカラー画像演算フィルタに対する供給を、カラー
画像データの同期信号に基づき制御するという本発明の
技術的思想に着眼して、さらに研究開発を重ねた結果、
メモリの数を減らし、しかもスタティックRAMの使用
を可能にして、コストを下げ、コンパクト化を可能にす
るという目的を達成する本発明に到達した。
【0006】
【課題を解決するための手段】本発明(請求項1に記載
の第1発明)のカラー画像演算フィルタ用メモリの制御
方法は、カラー画像を演算するカラー画像演算フィルタ
に対して、メモリに保持された主走査方向および副走査
方向のカラー画像データの供給をカラー画像データの同
期信号に基づく制御信号により制御するものである。
の第1発明)のカラー画像演算フィルタ用メモリの制御
方法は、カラー画像を演算するカラー画像演算フィルタ
に対して、メモリに保持された主走査方向および副走査
方向のカラー画像データの供給をカラー画像データの同
期信号に基づく制御信号により制御するものである。
【0007】本発明(請求項2に記載の第2発明)のカ
ラー画像演算フィルタ用メモリの制御方法は、前記第1
発明において、前記制御信号として、前記メモリからの
カラー画像データの読み出し信号と前記メモリへのカラ
ー画像データの書き込み信号とが一対となって出力され
るものである。
ラー画像演算フィルタ用メモリの制御方法は、前記第1
発明において、前記制御信号として、前記メモリからの
カラー画像データの読み出し信号と前記メモリへのカラ
ー画像データの書き込み信号とが一対となって出力され
るものである。
【0008】本発明(請求項3に記載の第3発明)のカ
ラー画像演算フィルタ用メモリの制御装置は、カラー画
像を演算するカラー画像演算フィルタに対してメモリに
保持された主走査方向および副走査方向のカラー画像デ
ータの供給を制御するカラー画像演算フィルタ用メモリ
の制御装置において、カラー画像データの同期信号に基
づき前記メモリのカラー画像データの書き込みおよび読
み出しのための制御信号を出力するタイミング発生回路
を備えているものである。
ラー画像演算フィルタ用メモリの制御装置は、カラー画
像を演算するカラー画像演算フィルタに対してメモリに
保持された主走査方向および副走査方向のカラー画像デ
ータの供給を制御するカラー画像演算フィルタ用メモリ
の制御装置において、カラー画像データの同期信号に基
づき前記メモリのカラー画像データの書き込みおよび読
み出しのための制御信号を出力するタイミング発生回路
を備えているものである。
【0009】本発明(請求項4に記載の第4発明)のカ
ラー画像演算フィルタ用メモリの制御装置は、前記第3
発明において、主走査方向の画像データのピクセルアド
レスをあたえるピクセルアドレス発生回路と、および副
走査方向の画像データのラインアドレスをあたえるライ
ンアドレス発生回路と、を備えているものである。
ラー画像演算フィルタ用メモリの制御装置は、前記第3
発明において、主走査方向の画像データのピクセルアド
レスをあたえるピクセルアドレス発生回路と、および副
走査方向の画像データのラインアドレスをあたえるライ
ンアドレス発生回路と、を備えているものである。
【0010】本発明(請求項5に記載の第5発明)のカ
ラー画像読取装置は、カラー画像を演算するカラー画像
演算フィルタと、主走査方向および副走査方向のカラー
画像データを保持するメモリと、カラー画像データの同
期信号に基づき前記メモリのカラー画像データの書き込
みおよび読み出しのための制御信号を出力するタイミン
グ発生回路と、主走査方向の画像データのピクセルアド
レスをあたえるピクセルアドレス発生回路と、および副
走査方向の画像データのラインアドレスをあたえるライ
ンアドレス発生回路とから成り、前記カラー画像演算フ
ィルタに対して前記メモリのカラー画像データの供給を
制御するカラー画像演算フィルタ用メモリの制御装置と
を備えたものである。
ラー画像読取装置は、カラー画像を演算するカラー画像
演算フィルタと、主走査方向および副走査方向のカラー
画像データを保持するメモリと、カラー画像データの同
期信号に基づき前記メモリのカラー画像データの書き込
みおよび読み出しのための制御信号を出力するタイミン
グ発生回路と、主走査方向の画像データのピクセルアド
レスをあたえるピクセルアドレス発生回路と、および副
走査方向の画像データのラインアドレスをあたえるライ
ンアドレス発生回路とから成り、前記カラー画像演算フ
ィルタに対して前記メモリのカラー画像データの供給を
制御するカラー画像演算フィルタ用メモリの制御装置と
を備えたものである。
【0011】
【作用】上記構成より成る第1発明のカラー画像演算フ
ィルタ用メモリの制御方法は、カラー画像を演算するカ
ラー画像演算フィルタに対するメモリに保持された主走
査方向および副走査方向のカラー画像データの供給を、
カラー画像データの同期信号に基づく制御信号により制
御するものである。
ィルタ用メモリの制御方法は、カラー画像を演算するカ
ラー画像演算フィルタに対するメモリに保持された主走
査方向および副走査方向のカラー画像データの供給を、
カラー画像データの同期信号に基づく制御信号により制
御するものである。
【0012】上記構成より成る第2発明のカラー画像演
算フィルタ用メモリの制御方法は、前記第1発明におい
て、前記制御信号として、前記メモリからのカラー画像
データの読み出し信号と前記メモリへのカラー画像デー
タの書き込み信号とが一対として出力されるものであ
る。
算フィルタ用メモリの制御方法は、前記第1発明におい
て、前記制御信号として、前記メモリからのカラー画像
データの読み出し信号と前記メモリへのカラー画像デー
タの書き込み信号とが一対として出力されるものであ
る。
【0013】上記構成より成る第3発明のカラー画像演
算フィルタ用メモリの制御装置は、前記タイミング発生
回路が、カラー画像データの同期信号に基づき前記メモ
リのカラー画像データの書き込みおよび読み出しのため
の制御信号を出力することにより、カラー画像を演算す
るカラー画像演算フィルタに対してメモリに保持された
主走査方向および副走査方向のカラー画像データの供給
を制御するものである。
算フィルタ用メモリの制御装置は、前記タイミング発生
回路が、カラー画像データの同期信号に基づき前記メモ
リのカラー画像データの書き込みおよび読み出しのため
の制御信号を出力することにより、カラー画像を演算す
るカラー画像演算フィルタに対してメモリに保持された
主走査方向および副走査方向のカラー画像データの供給
を制御するものである。
【0014】上記構成より成る第4発明のカラー画像演
算フィルタ用メモリの制御装置は、前記第3発明におい
て、前記ピクセルアドレス発生回路が、主走査方向の画
像データのピクセルアドレスを与えるとともに、前記ラ
インアドレス発生回路が、副走査方向の画像データのラ
インアドレスを与えるものである。
算フィルタ用メモリの制御装置は、前記第3発明におい
て、前記ピクセルアドレス発生回路が、主走査方向の画
像データのピクセルアドレスを与えるとともに、前記ラ
インアドレス発生回路が、副走査方向の画像データのラ
インアドレスを与えるものである。
【0015】上記構成より成る第5発明のカラー画像読
取装置は、前記カラー画像演算フィルタ用メモリの制御
装置の前記タイミング発生回路が、カラー画像データの
同期信号に基づき前記メモリのカラー画像データの書き
込みおよび読み出しのための制御信号を出力するととも
に、ピクセルアドレス発生回路が、主走査方向の画像デ
ータのピクセルアドレスをあたえ、ラインアドレス発生
回路が、副走査方向の画像データのラインアドレスをあ
たえ、前記カラー画像演算フィルタに対する前記メモリ
のカラー画像データの供給を制御することにより、カラ
ー画像の読み取りを行うものである。
取装置は、前記カラー画像演算フィルタ用メモリの制御
装置の前記タイミング発生回路が、カラー画像データの
同期信号に基づき前記メモリのカラー画像データの書き
込みおよび読み出しのための制御信号を出力するととも
に、ピクセルアドレス発生回路が、主走査方向の画像デ
ータのピクセルアドレスをあたえ、ラインアドレス発生
回路が、副走査方向の画像データのラインアドレスをあ
たえ、前記カラー画像演算フィルタに対する前記メモリ
のカラー画像データの供給を制御することにより、カラ
ー画像の読み取りを行うものである。
【0016】
【発明の効果】上記作用を奏する第1発明のカラー画像
演算フィルタ用メモリの制御方法は、メモリに保持され
たカラー画像データの供給を、カラー画像データの同期
信号に基づく制御信号により制御することにより、メモ
リの数を減らし、しかもスタティックRAMの使用を可
能にして、コストを下げ、コンパクト化を可能にすると
いうという効果を奏する。
演算フィルタ用メモリの制御方法は、メモリに保持され
たカラー画像データの供給を、カラー画像データの同期
信号に基づく制御信号により制御することにより、メモ
リの数を減らし、しかもスタティックRAMの使用を可
能にして、コストを下げ、コンパクト化を可能にすると
いうという効果を奏する。
【0017】上記作用を奏する第2発明のカラー画像演
算フィルタ用メモリの制御方法は、前記第1発明の効果
に加え、前記メモリからのカラー画像データの読み出し
信号と前記メモリへのカラー画像データの書き込み信号
とが一対として出力されるので、リアルタイムでカラー
画像データの読み出しおよび書き込みを行うことが出来
るという効果を奏するとともに、メモリの容量および数
を減らすことが出来るという効果を奏する。
算フィルタ用メモリの制御方法は、前記第1発明の効果
に加え、前記メモリからのカラー画像データの読み出し
信号と前記メモリへのカラー画像データの書き込み信号
とが一対として出力されるので、リアルタイムでカラー
画像データの読み出しおよび書き込みを行うことが出来
るという効果を奏するとともに、メモリの容量および数
を減らすことが出来るという効果を奏する。
【0018】上記作用を奏する第3発明のカラー画像演
算フィルタ用メモリの制御装置は、前記タイミング発生
回路が、カラー画像データの同期信号に基づき前記メモ
リのカラー画像データの書き込みおよび読み出しのため
の制御信号を出力することにより、メモリの数を減ら
し、しかもスタティックRAMの使用を可能にして、コ
ストを下げ、コンパクト化を可能にするというという効
果を奏する。
算フィルタ用メモリの制御装置は、前記タイミング発生
回路が、カラー画像データの同期信号に基づき前記メモ
リのカラー画像データの書き込みおよび読み出しのため
の制御信号を出力することにより、メモリの数を減ら
し、しかもスタティックRAMの使用を可能にして、コ
ストを下げ、コンパクト化を可能にするというという効
果を奏する。
【0019】上記作用を奏する第4発明のカラー画像演
算フィルタ用メモリの制御装置は、主走査方向の画像デ
ータのピクセルアドレスおよび副走査方向の画像データ
のラインアドレスを与えて、メモリへのデータの書き込
みおよび読み出しを周期的に行うことが出来るという効
果を奏するとともに、メモリの容量および数を減らすこ
とが出来るという効果を奏する。
算フィルタ用メモリの制御装置は、主走査方向の画像デ
ータのピクセルアドレスおよび副走査方向の画像データ
のラインアドレスを与えて、メモリへのデータの書き込
みおよび読み出しを周期的に行うことが出来るという効
果を奏するとともに、メモリの容量および数を減らすこ
とが出来るという効果を奏する。
【0020】上記作用を奏する第5発明のカラー画像読
取装置は、前記カラー画像演算フィルタに対する前記メ
モリのカラー画像データの供給を制御することにより、
カラー画像の読み取りを行うので、コストを下げ、コン
パクト化を可能にするという効果を奏する。
取装置は、前記カラー画像演算フィルタに対する前記メ
モリのカラー画像データの供給を制御することにより、
カラー画像の読み取りを行うので、コストを下げ、コン
パクト化を可能にするという効果を奏する。
【0021】
【実施例】以下本発明の実施例につき、図面を用いて説
明する。
明する。
【0022】(第1実施例)本第1実施例のカラー画像
演算フィルタ用メモリの制御方法および装置は、図1に
示すように主走査および副走査の同期信号の入力部であ
るカラー画像同期信号入力部11と、カラー画像データ
の同期信号に基づき前記メモリの制御信号を出力するタ
イミング発生回路2と、主走査方向の画像データのピク
セルアドレスをあたえるピクセルアドレス発生回路3
と、副走査方向の画像データのラインアドレスをあたえ
るラインアドレス発生回路4と、カラー画像データを入
力する画像データ入力部12と、メモリ5のカラー画像
データの入出力を行うメモリデータ入出力部13と、M
TFフィルタ6へカラー画像データを出力する画像デー
タ出力部14と、線順次および面順次の読み取りの動作
切り換えを行うモードスイッチ15とから成るコントロ
ーラ1によって構成されるものである。
演算フィルタ用メモリの制御方法および装置は、図1に
示すように主走査および副走査の同期信号の入力部であ
るカラー画像同期信号入力部11と、カラー画像データ
の同期信号に基づき前記メモリの制御信号を出力するタ
イミング発生回路2と、主走査方向の画像データのピク
セルアドレスをあたえるピクセルアドレス発生回路3
と、副走査方向の画像データのラインアドレスをあたえ
るラインアドレス発生回路4と、カラー画像データを入
力する画像データ入力部12と、メモリ5のカラー画像
データの入出力を行うメモリデータ入出力部13と、M
TFフィルタ6へカラー画像データを出力する画像デー
タ出力部14と、線順次および面順次の読み取りの動作
切り換えを行うモードスイッチ15とから成るコントロ
ーラ1によって構成されるものである。
【0023】前記画像同期信号入力部11は、図1に示
すように1ラインの始まりを示す同期信号であるライン
(副走査方向)の同期信号ILSが入力される端子11
1と、システムのクロック信号IVCKが入力される端
子112と、信号IVDEONと組合せて本コントロー
ラ1の動作オン・オフ・ウエイトの切り換え信号IPS
YNCが入力される端子113と、信号IPSYNCと
組合せて本コントローラ1の動作オン・オフ・ウエイト
の切り換え信号IVDOENが入力される端子114と
から成る。
すように1ラインの始まりを示す同期信号であるライン
(副走査方向)の同期信号ILSが入力される端子11
1と、システムのクロック信号IVCKが入力される端
子112と、信号IVDEONと組合せて本コントロー
ラ1の動作オン・オフ・ウエイトの切り換え信号IPS
YNCが入力される端子113と、信号IPSYNCと
組合せて本コントローラ1の動作オン・オフ・ウエイト
の切り換え信号IVDOENが入力される端子114と
から成る。
【0024】前記タイミング発生回路2は、図1に示す
ように前記画像同期信号入力部11に接続され、カラー
スキャナーの読み取り動作に同期してメモリ制御の基本
信号である読み書き信号等を出力端子21および22よ
り出力する。
ように前記画像同期信号入力部11に接続され、カラー
スキャナーの読み取り動作に同期してメモリ制御の基本
信号である読み書き信号等を出力端子21および22よ
り出力する。
【0025】前記ピクセルアドレス発生回路3は、図1
に示すように前記タイミング発生回路2に接続され、M
TF(ディジタル)フィルタ処理用のメモリに対し主走
査方向の画像データのピクセルアドレスを出力端子31
および32より与える。
に示すように前記タイミング発生回路2に接続され、M
TF(ディジタル)フィルタ処理用のメモリに対し主走
査方向の画像データのピクセルアドレスを出力端子31
および32より与える。
【0026】前記ラインアドレス発生回路4は、図1に
示すように前記タイミング発生回路2に接続され、MT
F(ディジタル)フィルタ処理用のメモリに対し副走査
方向のカラーRGB画像データのラインアドレス(n−
2ないしn+1)を4ビット(0〜11)で出力端子4
1より分与する。
示すように前記タイミング発生回路2に接続され、MT
F(ディジタル)フィルタ処理用のメモリに対し副走査
方向のカラーRGB画像データのラインアドレス(n−
2ないしn+1)を4ビット(0〜11)で出力端子4
1より分与する。
【0027】前記画像データ入力部12は、図1に示す
ように線順次または面順次のカラー画像データ(8ビッ
ト)IVDIが入力される。
ように線順次または面順次のカラー画像データ(8ビッ
ト)IVDIが入力される。
【0028】前記メモリデータ入出力部13は、図1に
示すように前記メモリ5に接続され、メモリデータバス
とメモリに対するカラー画像データ(8ビット)バスと
から成る。
示すように前記メモリ5に接続され、メモリデータバス
とメモリに対するカラー画像データ(8ビット)バスと
から成る。
【0029】前記画像データ出力部14は、図1に示す
ようにMTFフィルタ6に接続され、本実施例では8ビ
ットで構成され、n+1のデータバスOBDOAと、n
のデータバスOBDOBと、n−1のデータバスOBD
OCと、n−2のデータバスOBDODとから成る。
ようにMTFフィルタ6に接続され、本実施例では8ビ
ットで構成され、n+1のデータバスOBDOAと、n
のデータバスOBDOBと、n−1のデータバスOBD
OCと、n−2のデータバスOBDODとから成る。
【0030】前記モードスイッチ15は、図1に示すよ
うにデータのモード信号IMODEが線順次と面順次に
切り換えられる。
うにデータのモード信号IMODEが線順次と面順次に
切り換えられる。
【0031】上述以外に、本コントローラ1は、書き込
み信号であるメモリライト信号NOBWEと、読み出し
信号であるメモリリード信号NOBREとが前記出力端
子21および22を介して前記メモリ5へ出力される。
み信号であるメモリライト信号NOBWEと、読み出し
信号であるメモリリード信号NOBREとが前記出力端
子21および22を介して前記メモリ5へ出力される。
【0032】上記構成より成る第1実施例のカラー画像
演算フィルタ用メモリの制御装置の動作に対応する本第
1実施例のカラー画像演算フィルタ用メモリの制御方法
は、以下に述べるものである。
演算フィルタ用メモリの制御装置の動作に対応する本第
1実施例のカラー画像演算フィルタ用メモリの制御方法
は、以下に述べるものである。
【0033】線順次(R.G.B.R.G.B.・・・
・)で読み取られ前記画像データ入力部12より入力さ
れたカラー画像データは、メモリデータバス131を介
して順次前記メモリ5に書き込まれる。
・)で読み取られ前記画像データ入力部12より入力さ
れたカラー画像データは、メモリデータバス131を介
して順次前記メモリ5に書き込まれる。
【0034】この時前記ラインアドレス発生回路4は、
前記同期信号ILSに同期して0〜11に変化する。ま
たピクセルアドレス発生回路3は、主走査方向に1ドッ
ト毎に前記同期信号IVCKから生成され、0ないし約
4000(1ライン分)に変化する。
前記同期信号ILSに同期して0〜11に変化する。ま
たピクセルアドレス発生回路3は、主走査方向に1ドッ
ト毎に前記同期信号IVCKから生成され、0ないし約
4000(1ライン分)に変化する。
【0035】また前記MTFフィルタ6に画像データを
5ライン分与えるためには、現在のデータ(n+2)と
合わせて過去4ライン(n−2〜n+1)のデータを前
記メモリ5から読み出す。
5ライン分与えるためには、現在のデータ(n+2)と
合わせて過去4ライン(n−2〜n+1)のデータを前
記メモリ5から読み出す。
【0036】この時前記ラインアドレス発生回路4は、
前記同期信号IVCKに同期して4ライン分変化(線順
次の場合4、7、11、1と変化)し、前記画像データ
出力部14であるI/F部にセットされ、前記MTFフ
ィルタ6に入力される。
前記同期信号IVCKに同期して4ライン分変化(線順
次の場合4、7、11、1と変化)し、前記画像データ
出力部14であるI/F部にセットされ、前記MTFフ
ィルタ6に入力される。
【0037】本第1実施例において、画像データをリア
ルタイムに処理するために、前記メモリへのデータの書
き込みと読み出しを対にして周期的に発生させている。
ルタイムに処理するために、前記メモリへのデータの書
き込みと読み出しを対にして周期的に発生させている。
【0038】この時の前記ピクセルアドレス発生回路
3、ラインアドレス発生回路4、画像データ入力部1
2、メモリデータ入出力部13、画像データ出力部14
の上記線順次における動作タイミングを図2に示す。こ
の動作をGおよびBプレーンと連続していく。
3、ラインアドレス発生回路4、画像データ入力部1
2、メモリデータ入出力部13、画像データ出力部14
の上記線順次における動作タイミングを図2に示す。こ
の動作をGおよびBプレーンと連続していく。
【0039】図2からも明らかなように、前記書き込み
信号であるメモリライト信号NOBWEと、読み出し信
号であるメモリリード信号NOBREが対に出力され、
それに伴い前記メモリ5に接続したメモリデータバス1
3の読み出しおよび書き込みが対に行われ、最終的に前
記MTFフィルタ6にn+1ないしn−2のデータであ
るOBDOAと、OBDOBと、OBDOCと、OBD
ODとが同期して出力されている。
信号であるメモリライト信号NOBWEと、読み出し信
号であるメモリリード信号NOBREが対に出力され、
それに伴い前記メモリ5に接続したメモリデータバス1
3の読み出しおよび書き込みが対に行われ、最終的に前
記MTFフィルタ6にn+1ないしn−2のデータであ
るOBDOAと、OBDOBと、OBDOCと、OBD
ODとが同期して出力されている。
【0040】本第1実施例は、前記モードスイッチ15
によって面順次に切り換えると、面順次読み取り動作
(RRR・・・GG・・・BB・・・)にも対応するこ
とが出来、この時の動作タイミングを同様に図3に示
す。
によって面順次に切り換えると、面順次読み取り動作
(RRR・・・GG・・・BB・・・)にも対応するこ
とが出来、この時の動作タイミングを同様に図3に示
す。
【0041】上記作用を奏する第1実施例のカラー画像
演算フィルタ用メモリの制御方法は、前記メモリ5に保
持されたカラー画像データの供給を、カラー画像データ
の前記同期信号に基づく制御信号により制御することに
より、一個のにメモリによって前記前記MTFフィルタ
6に供給する各データを保持させるとともに、コントロ
ールすることを可能にするという効果を奏する。
演算フィルタ用メモリの制御方法は、前記メモリ5に保
持されたカラー画像データの供給を、カラー画像データ
の前記同期信号に基づく制御信号により制御することに
より、一個のにメモリによって前記前記MTFフィルタ
6に供給する各データを保持させるとともに、コントロ
ールすることを可能にするという効果を奏する。
【0042】また前記第1実施例のカラー画像演算フィ
ルタ用メモリの制御方法は、前記メモリ5からのカラー
画像データの読み出し信号と前記メモリへのカラー画像
データの書き込み信号とを一対として周期的に出力され
るので、リアルタイムでカラー画像データの読み出しお
よび書き込みを行うことが出来るという効果を奏すると
ともに、メモリの容量を効率的に活用するのでメモリの
容量および数を減らすことが出来るという効果を奏す
る。
ルタ用メモリの制御方法は、前記メモリ5からのカラー
画像データの読み出し信号と前記メモリへのカラー画像
データの書き込み信号とを一対として周期的に出力され
るので、リアルタイムでカラー画像データの読み出しお
よび書き込みを行うことが出来るという効果を奏すると
ともに、メモリの容量を効率的に活用するのでメモリの
容量および数を減らすことが出来るという効果を奏す
る。
【0043】さらに第1実施例のカラー画像演算フィル
タ用メモリの制御装置は、前記タイミング発生回路3
が、カラー画像データの同期信号に基づき前記メモリ5
の制御信号NOBREおよびNOBWEを出力すること
により、前記メモリ5に接続したメモリデータバス13
の読み出しおよび書き込みが対に行われ、最終的に前記
MTFフィルタ6にn+1ないしn−2のデータである
OBDOAと、OBDOBと、OBDOCと、OBDO
Dとが同期して出力されるため、1個のメモリによって
必要なカラー画像データを保持することを可能にすると
ともに、しかもスタティックRAMの使用を可能にし
て、コストを下げ、コンパクト化を可能にするというと
いう効果を奏する。
タ用メモリの制御装置は、前記タイミング発生回路3
が、カラー画像データの同期信号に基づき前記メモリ5
の制御信号NOBREおよびNOBWEを出力すること
により、前記メモリ5に接続したメモリデータバス13
の読み出しおよび書き込みが対に行われ、最終的に前記
MTFフィルタ6にn+1ないしn−2のデータである
OBDOAと、OBDOBと、OBDOCと、OBDO
Dとが同期して出力されるため、1個のメモリによって
必要なカラー画像データを保持することを可能にすると
ともに、しかもスタティックRAMの使用を可能にし
て、コストを下げ、コンパクト化を可能にするというと
いう効果を奏する。
【0044】また第1実施例のカラー画像演算フィルタ
用メモリの制御装置は、前記ピクセルアドレス発生回路
3およびラインアドレス発生回路4によって、前記同期
信号に基づき主走査方向の画像データのピクセルアドレ
スおよび副走査方向の画像データのラインアドレスを与
えて、メモリへのデータの書き込みおよび読み出しを周
期的に行うことが出来るという効果を奏するとともに、
メモリの容量および数を減らすことが出来るという効果
を奏する。
用メモリの制御装置は、前記ピクセルアドレス発生回路
3およびラインアドレス発生回路4によって、前記同期
信号に基づき主走査方向の画像データのピクセルアドレ
スおよび副走査方向の画像データのラインアドレスを与
えて、メモリへのデータの書き込みおよび読み出しを周
期的に行うことが出来るという効果を奏するとともに、
メモリの容量および数を減らすことが出来るという効果
を奏する。
【0045】さらに第1実施例のカラー画像演算フィル
タ用メモリの制御装置は、メモリを1個にすることが出
来るので、プリント基板も小さくでき、それに伴うコン
トローラおよびソフトウエアをシンプルにすることが出
来るので、コンパクト化と高信頼性、保守、サービスの
容易化を実現するという効果を奏する。
タ用メモリの制御装置は、メモリを1個にすることが出
来るので、プリント基板も小さくでき、それに伴うコン
トローラおよびソフトウエアをシンプルにすることが出
来るので、コンパクト化と高信頼性、保守、サービスの
容易化を実現するという効果を奏する。
【0046】(第2実施例)第2実施例のカラー画像読
取装置は、図4ないし図7に示すように前記第1実施例
のコントローラ1を用いてメモリ5およびMTFフィル
タ6を制御するものである。
取装置は、図4ないし図7に示すように前記第1実施例
のコントローラ1を用いてメモリ5およびMTFフィル
タ6を制御するものである。
【0047】前記MTFフィルタ6は、図5に示すよう
に主走査方向5×副走査方向5のフィルタによって構成
され、5×5ピクセルの画像データを用いて、該当のピ
クセルの画像を演算する。この処理を線順次で入力され
るR、G、Bカラー画像データの各ピクセルに対して施
すためにメモリが必要であり、そのR、G、Bカラー画
像データの流れを示したものが図6である。
に主走査方向5×副走査方向5のフィルタによって構成
され、5×5ピクセルの画像データを用いて、該当のピ
クセルの画像を演算する。この処理を線順次で入力され
るR、G、Bカラー画像データの各ピクセルに対して施
すためにメモリが必要であり、そのR、G、Bカラー画
像データの流れを示したものが図6である。
【0048】すなわち副走査方向のアドレスR(n−
2)、G(n−2)、B(n−2)、R(n−1)、G
(n−1)、B(n−1)のように1ライン毎にRGB
の順で入力され、数1に示される演算を行うものであ
る。
2)、G(n−2)、B(n−2)、R(n−1)、G
(n−1)、B(n−1)のように1ライン毎にRGB
の順で入力され、数1に示される演算を行うものであ
る。
【数1】
【0049】またRの画像データに対してMTFフィル
タ処理を行う場合、Rのデータn+2まできたときにメ
モリにR(n−2)からR(n+1)ラインまでそろい
(n+2は現在のデータ)、該当する(Xの位置)ピク
セルにMTFフィルタ処理演算が施される。
タ処理を行う場合、Rのデータn+2まできたときにメ
モリにR(n−2)からR(n+1)ラインまでそろい
(n+2は現在のデータ)、該当する(Xの位置)ピク
セルにMTFフィルタ処理演算が施される。
【0050】線順次のカラー画像データ処理において
は、図6に示すように本第2実施例では、RのXの位置
に対して行う場合R、G、Bをふくめた13ライン分の
データがそろった時点で該当するピクセルのMTFフィ
ルタ処理演算が施される。各データは、1ライン毎にR
GBの順で入力される。
は、図6に示すように本第2実施例では、RのXの位置
に対して行う場合R、G、Bをふくめた13ライン分の
データがそろった時点で該当するピクセルのMTFフィ
ルタ処理演算が施される。各データは、1ライン毎にR
GBの順で入力される。
【0051】上記画像データの流れの処理をハードウェ
アで実現するには、基本的には図6のデータをそのまま
メモリのイメージに置き換えれば良い。しかし、メモリ
デバイスの汎用性、処理のリアルタイム性を考慮にい
れ、画像データの流れの制御を施す必要がある。ここ
で、該当のドットに対する演算結果の遅れは最小でも、
副走査方向に2ライン、主走査方向に2ピクセルであ
る。
アで実現するには、基本的には図6のデータをそのまま
メモリのイメージに置き換えれば良い。しかし、メモリ
デバイスの汎用性、処理のリアルタイム性を考慮にい
れ、画像データの流れの制御を施す必要がある。ここ
で、該当のドットに対する演算結果の遅れは最小でも、
副走査方向に2ライン、主走査方向に2ピクセルであ
る。
【0052】面順次のカラー画像データ処理において
は、図7に示すように本第2実施例では、RのXの位置
に対して行う場合R、G、Bをふくめた4ライン分のデ
ータがそろった時点で該当するピクセルのMTFフィル
タ処理演算が施される。各データは、1ライン毎にR、
G、Bの順で入力される。図7からも明らかなように面
順次では、線順次よりもメモリの規模が小さくてすむこ
とが分かる。
は、図7に示すように本第2実施例では、RのXの位置
に対して行う場合R、G、Bをふくめた4ライン分のデ
ータがそろった時点で該当するピクセルのMTFフィル
タ処理演算が施される。各データは、1ライン毎にR、
G、Bの順で入力される。図7からも明らかなように面
順次では、線順次よりもメモリの規模が小さくてすむこ
とが分かる。
【0053】上記構成および作用より成る第2実施例の
カラー画像読取装置は、前記コントローラ1、メモリ5
およびMTFフィルタ6を夫々1個で実現することが出
来るので、回路基板を小さくすることが出来るので、コ
ストを下げ、コンパクト化を実現するという効果を奏す
る。
カラー画像読取装置は、前記コントローラ1、メモリ5
およびMTFフィルタ6を夫々1個で実現することが出
来るので、回路基板を小さくすることが出来るので、コ
ストを下げ、コンパクト化を実現するという効果を奏す
る。
【0054】また本第2実施例のカラー画像読取装置
は、前記コントローラ1、メモリ5およびMTFフィル
タ6を夫々1個にすることが出来るので、ソフトウエア
もシンプルにすることが出来るので、高信頼性、保守、
およびサービスの容易化を実現するという効果を奏す
る。
は、前記コントローラ1、メモリ5およびMTFフィル
タ6を夫々1個にすることが出来るので、ソフトウエア
もシンプルにすることが出来るので、高信頼性、保守、
およびサービスの容易化を実現するという効果を奏す
る。
【0055】さらに本第2実施例のカラー画像読取装置
は、線順次および面順次のカラー画像に対しても、前記
モードスイッチ15の切り換えにより、規模を大きくす
ること無く、MTFフィルタ処理をハードウェアで実現
することが出来るという効果を奏する。
は、線順次および面順次のカラー画像に対しても、前記
モードスイッチ15の切り換えにより、規模を大きくす
ること無く、MTFフィルタ処理をハードウェアで実現
することが出来るという効果を奏する。
【0056】上述の実施例は、説明のために例示したも
ので、本発明としてはそれらに限定されるものでは無
く、特許請求の範囲、発明の詳細な説明および図面の記
載から当業者が認識することができる本発明の技術的思
想に反しない限り、変更および付加が可能である。
ので、本発明としてはそれらに限定されるものでは無
く、特許請求の範囲、発明の詳細な説明および図面の記
載から当業者が認識することができる本発明の技術的思
想に反しない限り、変更および付加が可能である。
【0057】なお本発明は、ラインアドレス発生回路の
生成するアドレスを拡張することで、7×7等の広範囲
のMTFフィルタ用のコントローラにも適用することが
できる。
生成するアドレスを拡張することで、7×7等の広範囲
のMTFフィルタ用のコントローラにも適用することが
できる。
【図1】本発明の第1実施例装置を示すブロック図であ
る。
る。
【図2】本第1実施例におけるメモリへの線順次の画像
データの入出力のタイミングを示すタイムチャート図で
ある。
データの入出力のタイミングを示すタイムチャート図で
ある。
【図3】本第1実施例におけるメモリへの面順次の画像
データの入出力のタイミングを示すタイムチャート図で
ある。
データの入出力のタイミングを示すタイムチャート図で
ある。
【図4】本発明の第2実施例装置の要部を示すブロック
図である。
図である。
【図5】本第2実施例装置のMTFフィルタを説明する
説明図である。
説明図である。
【図6】本第2実施例装置のMTFフィルタの線順次の
演算処理におけるデータの流れおよび受渡しを説明する
説明図である。
演算処理におけるデータの流れおよび受渡しを説明する
説明図である。
【図7】本第2実施例装置のMTFフィルタの面順次の
演算処理におけるデータの流れおよび受渡しを説明する
説明図である。
演算処理におけるデータの流れおよび受渡しを説明する
説明図である。
【図8】従来装置を示すブロック図である。
1 コントローラ 2 タイミング発生回路 3 ピクセルアドレス発生回路 4 ラインアドレス発生回路 5 メモリ 6 MTFフィルタ 11 カラー画像同期信号入力部 12 画像データ入力部 13 メモリデータ入出力部 14 画像データ出力部 15 モードスイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 1/60 1/46 H04N 1/40 D 1/46 Z
Claims (5)
- 【請求項1】 カラー画像を演算するカラー画像演算フ
ィルタに対して、 メモリに保持された主走査方向および副走査方向のカラ
ー画像データの供給をカラー画像データの同期信号に基
づく制御信号により制御することを特徴とするカラー画
像演算フィルタ用メモリの制御方法。 - 【請求項2】 請求項1において、 前記制御信号として、前記メモリからのカラー画像デー
タの読み出し信号と前記メモリへのカラー画像データの
書き込み信号とが一対となって出力されることを特徴と
するカラー画像演算フィルタ用メモリの制御方法。 - 【請求項3】 カラー画像を演算するカラー画像演算フ
ィルタに対してメモリに保持された主走査方向および副
走査方向のカラー画像データの供給を制御するカラー画
像演算フィルタ用メモリコントローラにおいて、 カラー画像データの同期信号に基づき前記メモリのカラ
ー画像データの書き込みおよび読み出しのための制御信
号を出力するタイミング発生回路を備えていることを特
徴とするカラー画像演算フィルタ用メモリの制御装置。 - 【請求項4】 請求項3において、 主走査方向の画像データのピクセルアドレスをあたえる
ピクセルアドレス発生回路と、および副走査方向の画像
データのラインアドレスをあたえるラインアドレス発生
回路と、を備えていることを特徴とするカラー画像演算
フィルタ用メモリの制御装置。 - 【請求項5】 カラー画像を演算するカラー画像演算フ
ィルタと、 主走査方向および副走査方向のカラー画像データを保持
するメモリと、 カラー画像データの同期信号に基づき前記メモリのカラ
ー画像データの書き込みおよび読み出しのための制御信
号を出力するタイミング発生回路と、主走査方向の画像
データのピクセルアドレスをあたえるピクセルアドレス
発生回路と、および副走査方向の画像データのラインア
ドレスをあたえるラインアドレス発生回路とから成り、
前記カラー画像演算フィルタに対して前記メモリのカラ
ー画像データの供給を制御するカラー画像演算フィルタ
用メモリの制御装置とを備えたことを特徴とするカラー
画像読取装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6232200A JPH0877349A (ja) | 1994-08-31 | 1994-08-31 | カラー画像演算フィルタ用メモリの制御方法および制御装置ならびにカラー画像読取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6232200A JPH0877349A (ja) | 1994-08-31 | 1994-08-31 | カラー画像演算フィルタ用メモリの制御方法および制御装置ならびにカラー画像読取装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0877349A true JPH0877349A (ja) | 1996-03-22 |
Family
ID=16935561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6232200A Pending JPH0877349A (ja) | 1994-08-31 | 1994-08-31 | カラー画像演算フィルタ用メモリの制御方法および制御装置ならびにカラー画像読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0877349A (ja) |
-
1994
- 1994-08-31 JP JP6232200A patent/JPH0877349A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02999A (ja) | 静止画編集装置 | |
CA2154949A1 (en) | Method of selecting input apparatus | |
JPH11259646A (ja) | 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体 | |
KR20030004143A (ko) | 전자 줌기능을 갖는 디지털 카메라 | |
US20070041662A1 (en) | Efficient scaling of image data | |
JP3022405B2 (ja) | 画像メモリ制御装置 | |
EP0577392A2 (en) | High definition image processing apparatus using standard signal processor | |
US5253062A (en) | Image displaying apparatus for reading and writing graphic data at substantially the same time | |
JPH0877349A (ja) | カラー画像演算フィルタ用メモリの制御方法および制御装置ならびにカラー画像読取装置 | |
JPH0614203A (ja) | マルチメディアに応用するためのビデオ制御回路 | |
KR20020004169A (ko) | 업/다운 스케일링 기능을 갖는 줌 버퍼 제어 회로 | |
JPH04326323A (ja) | 表示制御装置 | |
JPH01174186A (ja) | 液晶駆動回路 | |
JPH08129356A (ja) | 表示装置 | |
KR950012663B1 (ko) | 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법 | |
JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
KR100238209B1 (ko) | 라인메모리를 이용한 모자이크 처리장치 | |
JP2000020014A (ja) | 画像表示装置 | |
JPH09251545A (ja) | 画像処理装置 | |
JP3096563B2 (ja) | 立体画像再生装置 | |
JPH0468867A (ja) | 変倍回路 | |
JP3752874B2 (ja) | 画像縮小処理装置 | |
JPH09224212A (ja) | 垂直ズーム回路 | |
KR970006315Y1 (ko) | 영상 메모리 입.출력 장치 | |
JP2537851B2 (ja) | 画像変倍処理装置 |