JPH087711Y2 - プロトコルアナライザ - Google Patents
プロトコルアナライザInfo
- Publication number
- JPH087711Y2 JPH087711Y2 JP1990012120U JP1212090U JPH087711Y2 JP H087711 Y2 JPH087711 Y2 JP H087711Y2 JP 1990012120 U JP1990012120 U JP 1990012120U JP 1212090 U JP1212090 U JP 1212090U JP H087711 Y2 JPH087711 Y2 JP H087711Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- strobe
- frame
- bus
- buses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は受信したデジタル通信のデータが通信規約
に合っているか否かを判断するために必要なデータを、
受信データを処理して作るためのプロトコルアナライザ
に関する。
に合っているか否かを判断するために必要なデータを、
受信データを処理して作るためのプロトコルアナライザ
に関する。
「従来の技術」 第３図に従来のプロトコルアナライザを示す。入力端
子11から受信回路12に入力された直列データは、受信回
路12でフレームが検出され、その先頭から並列データに
変換され、その並列データはバス13を通じてメモリ14に
書込まれる。直列データの受信が終り、１連のデータの
メモリ14への書込みが終ると、受信回路12からCPU15に
通知される。受信回路12でのデータの取込みはCPU15の
指示で開始する。CPU15は受信回路12からメモリへの書
込が終了したことを示す通知を受けた後、CPU15はメモ
リ14を読出し、受信データを表示器16に表示したり、デ
ータの統計をとって表示器16に表示したり、パターンの
一部を検出したり、など受信データのプロトコル解析に
必要なデータに処理して表示し、操作員がこれらの表示
を見て受信データが通信規約に合っているか否かを判断
する。
子11から受信回路12に入力された直列データは、受信回
路12でフレームが検出され、その先頭から並列データに
変換され、その並列データはバス13を通じてメモリ14に
書込まれる。直列データの受信が終り、１連のデータの
メモリ14への書込みが終ると、受信回路12からCPU15に
通知される。受信回路12でのデータの取込みはCPU15の
指示で開始する。CPU15は受信回路12からメモリへの書
込が終了したことを示す通知を受けた後、CPU15はメモ
リ14を読出し、受信データを表示器16に表示したり、デ
ータの統計をとって表示器16に表示したり、パターンの
一部を検出したり、など受信データのプロトコル解析に
必要なデータに処理して表示し、操作員がこれらの表示
を見て受信データが通信規約に合っているか否かを判断
する。
「考案が解決しようとする課題」 このように従来においてはプロトコル解析に必要な各
種処理を、CPU15がメモリ14に書込まれたデータを読出
して行っていた。このため処理項目が増えると、１つの
受信データに対する処理時間が長くなり、複数のデータ
が次々と受信される高速なデータ通信の場合は処理が間
に合わなくなる。
種処理を、CPU15がメモリ14に書込まれたデータを読出
して行っていた。このため処理項目が増えると、１つの
受信データに対する処理時間が長くなり、複数のデータ
が次々と受信される高速なデータ通信の場合は処理が間
に合わなくなる。
「課題を解決するための手段」 この考案によれば受信部で受信された直列データは並
列データに変換され、その各並列データごとにデータス
トローブが作られ、かつ受信データのフレーム信号が作
られ、これら並列データと、データストローブと、フレ
ーム信号とがデータバス、ストローブバス、フレームバ
スへそれぞれ出力され、これらデータバス、ストローブ
バス及びフレームバスに複数のデータ処理モジュールが
接続され、これらデータ処理モジュールはこれらバスか
ら信号を受取り、受信データのプロトコル解析に必要な
各別の処理をそれぞれ行う。
列データに変換され、その各並列データごとにデータス
トローブが作られ、かつ受信データのフレーム信号が作
られ、これら並列データと、データストローブと、フレ
ーム信号とがデータバス、ストローブバス、フレームバ
スへそれぞれ出力され、これらデータバス、ストローブ
バス及びフレームバスに複数のデータ処理モジュールが
接続され、これらデータ処理モジュールはこれらバスか
ら信号を受取り、受信データのプロトコル解析に必要な
各別の処理をそれぞれ行う。
「実施例」 第１図にこの考案の実施例を示す。入力端子11に入力
された直列通信データは受信回路12に受信され、受信回
路12で受信直列データは、例えば８ビットの並列データ
（第２図Ａ）に変換され、その各並列データごとにデー
タストローブが第２図Ｂに示すように作られ、更に１フ
レーム（複数バイトで構成されている）ごとに挿入され
る誤り訂正、誤り検出ビットなどのフレーム情報（第２
図Ｃ）が取出され、またフレーム範囲を示すフレーム信
号（第２図Ｄ）が作られる。その並列データはデータバ
ス17へ出力され、データストローブはストローブバス18
へ出力され、フレーム情報はフレーム情報バス19へ出力
され、フレーム信号はフレームバス21に出力される。
された直列通信データは受信回路12に受信され、受信回
路12で受信直列データは、例えば８ビットの並列データ
（第２図Ａ）に変換され、その各並列データごとにデー
タストローブが第２図Ｂに示すように作られ、更に１フ
レーム（複数バイトで構成されている）ごとに挿入され
る誤り訂正、誤り検出ビットなどのフレーム情報（第２
図Ｃ）が取出され、またフレーム範囲を示すフレーム信
号（第２図Ｄ）が作られる。その並列データはデータバ
ス17へ出力され、データストローブはストローブバス18
へ出力され、フレーム情報はフレーム情報バス19へ出力
され、フレーム信号はフレームバス21に出力される。
これらバス17,18,19,21に複数のデータ処理モジュー
ル221〜22nが接続され、これらデータ処理モジュール22
1〜22nはそれぞれ独立に、バス上の信号について、受信
データのプロトコル解析に必要な各別の処理を行う。例
えばデータ処理モジュール22nはメモリ書込み用のもの
であって、CPU15から指示されて、フレーム信号の始め
から終りまで、データストローブごとにデータをデータ
バス17から取込み、メモリ14に格納し、あるいは、指示
されたデータ、例えばフレーム中の特定番目のデータだ
けをメモリ14に取込む。一方、データ処理モジュール22
1は統計処理用のものであって、例えば、各フレーム信
号ごとにその中のデータストローブ数を計数して、各フ
レームの構成バイト数の統計をとったり、フレーム情報
から誤り数を計数したりなどを行う。データ処理モジュ
ール222はフレーム中の特定パターンの検出を行い、つ
まりトリガ検出を行う。
ル221〜22nが接続され、これらデータ処理モジュール22
1〜22nはそれぞれ独立に、バス上の信号について、受信
データのプロトコル解析に必要な各別の処理を行う。例
えばデータ処理モジュール22nはメモリ書込み用のもの
であって、CPU15から指示されて、フレーム信号の始め
から終りまで、データストローブごとにデータをデータ
バス17から取込み、メモリ14に格納し、あるいは、指示
されたデータ、例えばフレーム中の特定番目のデータだ
けをメモリ14に取込む。一方、データ処理モジュール22
1は統計処理用のものであって、例えば、各フレーム信
号ごとにその中のデータストローブ数を計数して、各フ
レームの構成バイト数の統計をとったり、フレーム情報
から誤り数を計数したりなどを行う。データ処理モジュ
ール222はフレーム中の特定パターンの検出を行い、つ
まりトリガ検出を行う。
これらデータ処理モジュール221〜22nで処理された結
果はCPU15から表示器16に表示され、またメモリ14中の
データが表示器16に表示され、操作員がこれらの表示を
見て入力端子11に受信された通信データが通信規約に合
っているか否かの判断を行う。
果はCPU15から表示器16に表示され、またメモリ14中の
データが表示器16に表示され、操作員がこれらの表示を
見て入力端子11に受信された通信データが通信規約に合
っているか否かの判断を行う。
「考案の効果」 以上述べたようにこの考案によれば受信回路12は受信
データを並列データとし、かつデータストローブ、フレ
ーム信号などを作り、各別のバスへ出力し、これらバス
に複数のデータ処理モジュールを接続し、これらデータ
処理モジュールにより通信規約に合っているかを判断す
るに必要とする各種処理を各別に分担させているため、
これらの処理を従来、１個のCPUのみで行っていた場合
と比較して短時間で行うことができ、次々と高速なデー
タが受信される場合でも、これら各データをそれぞれ処
理することができる。
データを並列データとし、かつデータストローブ、フレ
ーム信号などを作り、各別のバスへ出力し、これらバス
に複数のデータ処理モジュールを接続し、これらデータ
処理モジュールにより通信規約に合っているかを判断す
るに必要とする各種処理を各別に分担させているため、
これらの処理を従来、１個のCPUのみで行っていた場合
と比較して短時間で行うことができ、次々と高速なデー
タが受信される場合でも、これら各データをそれぞれ処
理することができる。
第１図はこの考案の実施例を示すブロック図、第２図は
その受信回路12の出力を示す図、第３図は従来のプロト
コルアナライザを示すブロック図である。
その受信回路12の出力を示す図、第３図は従来のプロト
コルアナライザを示すブロック図である。
Claims (1)
- 【請求項１】受信した直列データを並列データに変換
し、その各並列データごとにデータストローブを作り、
かつフレーム信号を作成し、これら並列データ、データ
ストローブ、フレーム信号を各別に出力する受信部と、 この受信部より出力される上記並列データ、データスト
ローブ、フレーム信号がそれぞれ供給されるデータバ
ス、ストローブバス、フレームバスと、 これらデータバス、ストローブバス、フレームバスに接
続され、これらバス上の信号を受取り、受信データのプ
ロトコル解析に必要な各別の処理をそれぞれ行う複数の
データ処理モジュールと、 を具備するプロトコルアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990012120U JPH087711Y2 (ja) | 1990-02-09 | 1990-02-09 | プロトコルアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990012120U JPH087711Y2 (ja) | 1990-02-09 | 1990-02-09 | プロトコルアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103653U JPH03103653U (ja) | 1991-10-28 |
| JPH087711Y2 true JPH087711Y2 (ja) | 1996-03-04 |
Family
ID=31515611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990012120U Expired - Fee Related JPH087711Y2 (ja) | 1990-02-09 | 1990-02-09 | プロトコルアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087711Y2 (ja) |
-
1990
- 1990-02-09 JP JP1990012120U patent/JPH087711Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03103653U (ja) | 1991-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4003023A (en) | Post-recognition segmentation for pattern-recognition machines | |
| US4338677A (en) | Multi-clock data capture circuit | |
| JPH087711Y2 (ja) | プロトコルアナライザ | |
| US6473700B1 (en) | Apparatus for use in a logic analyzer for compressing digital data for waveform viewing | |
| US6751512B1 (en) | Data recorder and module | |
| JPH0651022A (ja) | 半導体装置のテスト方法 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JP3120594B2 (ja) | 同期信号検出装置 | |
| JPH0546498A (ja) | 伝送データ分析装置 | |
| JPH03240150A (ja) | データ受信装置 | |
| CN114040035A (zh) | Sent分析仪 | |
| JPH01251285A (ja) | イメージプロセッサ装置 | |
| JPH11352155A (ja) | デジタルオシロスコープ | |
| EP0540749A1 (en) | Method and apparatus for addition in preparation of histogram in an image processor | |
| JPH063284A (ja) | イメージ入力装置 | |
| JPH0612279A (ja) | 画像表示メモリ検査装置 | |
| JPH11163724A (ja) | 集積回路内蔵型ａ／ｄ・ｄ／ａ変換器の試験回路および試験方法 | |
| JPH0434182B2 (ja) | ||
| JPH03102944A (ja) | 通信データ内の特定キャラクタ検出方式 | |
| EP0300507A2 (en) | Generator for generating a bus cycle end signal for debugging operation | |
| JPS6133598A (ja) | 光フアイバアレイによる状態計測装置 | |
| JPS5818741A (ja) | 端末装置 | |
| JPH03226097A (ja) | 装置内警報収集方式 | |
| JPH02294718A (ja) | ディジタル信号入力回路 | |
| JPS62159265A (ja) | デ−タ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |