JPH0876086A - Liquid crystal display device - Google Patents

Abstract

PURPOSE: To provide a liquid crystal display device having a high numerical aperture and high display quality. CONSTITUTION: As for the waveforms of scanning voltages applied on a pair of scanning lines Yn and Yn+1 set to be adjacent to each other and on the scanning lines Yn+2 and Yn+3 of the next horizontal pixel line, the timing between the falling period of the former scanning voltage and the rising period of the latter scanning voltage is made to have an interval of Δt1 similarly to the first field. Thus, the image signal voltage is accurately applied in the pixel of each horizontal pixel line and held without distortion, etc., of voltage waveforms without being affected by the charge of an auxiliary capacitance Cs commonly connected between two sets of horizontal pixel lines adjacent to each other to perform excellent image display.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device.

【０００２】[0002]

【従来の技術】液晶表示装置は、軽量・低消費電力の達
成するフラットパネルディスプレイ装置として注目され
ている。なかでも、各表示画素ごとに薄膜トランジスタ
（以下、ＴＦＴと略称）のようなスイッチ素子が設けら
れたアクティブマトリックス型の液晶表示装置は、クロ
ストークのない多画素で高精細な表示画像を実現可能な
ことから、ＴＶ画面やＯＡ用のディスプレイディバイス
として多用されている。また近年、小型の表示装置で大
画面の表示を行なうために、液晶表示装置を投射型のデ
ィスプレイ装置に組み込んで用いるという試みがなされ
ている。2. Description of the Related Art A liquid crystal display device has been attracting attention as a flat panel display device which achieves light weight and low power consumption. Above all, an active matrix type liquid crystal display device in which a switching element such as a thin film transistor (hereinafter abbreviated as TFT) is provided for each display pixel can realize a high-definition display image with multiple pixels without crosstalk. Therefore, it is widely used as a display device for TV screens and OA. Further, in recent years, in order to display a large screen on a small display device, an attempt has been made to incorporate the liquid crystal display device into a projection type display device for use.

【０００３】このようなアクティブマトリックス型の液
晶表示装置を、投射型の表示装置として用いる場合、前
述のように装置の小型化や低価格化、低消費電力化を達
成する上で、液晶表示パネルを含めた光学系の小型化が
必須であり、これに伴い液晶駆動回路系を液晶表示パネ
ルに組み込み全体を３インチ程度以内に小型化して作り
込むという技術が必要とされている。これを実現するた
めには、次のような技術的な課題を解決する必要があ
る。When such an active matrix type liquid crystal display device is used as a projection type display device, a liquid crystal display panel is provided in order to achieve miniaturization, cost reduction and low power consumption of the device as described above. It is essential to reduce the size of the optical system including the above, and accordingly, there is a need for a technique of incorporating the liquid crystal drive circuit system into the liquid crystal display panel and reducing the size of the entire device to within about 3 inches. In order to realize this, it is necessary to solve the following technical problems.

【０００４】第１に、表示装置自体をさらに小型化する
場合、その解像度を維持するためには従来に比べて表示
画素のピッチをさらに微細化する必要がある。First, when the display device itself is further miniaturized, in order to maintain the resolution, it is necessary to further reduce the pitch of display pixels as compared with the conventional one.

【０００５】第２に、液晶表示装置全体を小型化する場
合に、スイッチ素子特性を維持しつつ光利用効率の低下
を防ぐためには、スイッチ素子の小型化には限度がある
のでその素子寸法の変更はすることなく、開口率を従来
よりも高める必要がある。Secondly, in the case of miniaturizing the entire liquid crystal display device, there is a limit to the miniaturization of the switching element in order to prevent the deterioration of the light utilization efficiency while maintaining the characteristics of the switching element. It is necessary to increase the aperture ratio more than before without changing it.

【０００６】このような、画素の微細ピッチ化と開口率
の向上の両方を達成する技術として、例えばSID 90 DIG
EST P.315-P.318;New Technologies for Compact TFT L
CDswith High-Aperture Ratioに開示されている。As a technique for achieving both the fine pitch of pixels and the improvement of the aperture ratio, for example, SID 90 DIG
EST P.315-P.318; New Technologies for Compact TFT L
It is disclosed in CDs with High-Aperture Ratio.

【０００７】この技術に係る液晶表示装置は、図１３に
示すように、絶縁基板上に形成された複数本の走査線１
００１ａ、１００１ｂと、これにほぼ交差して配置され
た複数本の信号線１００２とが形成するマトリックス
（格子）それぞれの格子内ごとに、画素電極１００３
ａ、１００３ｂが形成されている。これら画素電極１０
０３ａ、１００３ｂそれぞれに対して、各々駆動電圧の
印加を制御するスイッチ素子としてＴＦＴ１００４ａ、
１００４ｂが交互に接続されている。前述の走査線１０
０１ａ、１００１ｂは１組として近隣して配置されてい
る。そして隣り合う２つの画素電極１００３ａ、１００
３ｂ同士ごとに共通な補助容量線１００５が配設されて
いる。A liquid crystal display device according to this technique, as shown in FIG. 13, has a plurality of scanning lines 1 formed on an insulating substrate.
The pixel electrode 1003 is provided in each of the lattices of the matrix (lattice) formed by 001a and 1001b and the plurality of signal lines 1002 arranged so as to intersect therewith.
a and 1003b are formed. These pixel electrodes 10
03a and 1003b, TFTs 1004a and
1004b are alternately connected. Scan line 10
01a and 1001b are adjacently arranged as one set. The two adjacent pixel electrodes 1003a, 1003
A common auxiliary capacitance line 1005 is provided for each 3b.

【０００８】従って、このような構造の液晶表示装置に
おいては、画素電極１００３ａ、１００３ｂが、液晶層
（図示省略）を介して対向電極（図示省略）と対向する
部分ごとに各表示画素が形成される。こうして各走査線
１００１ａ、１００１ｂに沿って各行ごとの画素が形成
されている。Therefore, in the liquid crystal display device having such a structure, each display pixel is formed in each portion where the pixel electrodes 1003a and 1003b face the counter electrode (not shown) through the liquid crystal layer (not shown). It In this way, pixels for each row are formed along the scanning lines 1001a and 1001b.

【０００９】このような構造を採用することにより、補
助容量線１００５の本数を従来の約半数に低減すること
ができる。また近隣して配置された１組の走査線１００
１ａ、１００１ｂにそれぞれ接続されるＴＦＴ１００４
ａ、１００４ｂと信号線１００２との接続をとるコンタ
クトホール１００６の数も従来の約半数に低減すること
ができることから、このような補助容量線による遮光部
分の面積を従来の約半分程度まで減少しその分画素開口
率を向上して各画素の画素ピッチを微細化しつつその開
口率を向上することが達成できるというものである。By adopting such a structure, the number of auxiliary capacitance lines 1005 can be reduced to about half that of the conventional one. Also, a set of scan lines 100 arranged in the vicinity
TFT 1004 connected to 1a and 1001b, respectively
Since the number of contact holes 1006 for connecting the a and 1004b to the signal line 1002 can also be reduced to about half of the conventional one, the area of the light shielding portion by such an auxiliary capacitance line can be reduced to about half of the conventional one. It is possible to improve the aperture ratio while improving the pixel aperture ratio and making the pixel pitch of each pixel finer.

【００１０】[0010]

【発明が解決しようとする課題】ところで、テレビジョ
ン放送やハイビジョン放送のようなテレビ映像の映像信
号は、コンピュータなどの情報処理装置の画像信号とは
異なり、図１４に示すように１フレームが２つのフィー
ルドで構成され、第１フィールドでは奇数番目の走査
線、第２フィールドでは偶数番目の走査線がそれぞれ走
査選択される。この２つのフィールドで１フレームを構
成して表示画像を形成するいわゆるインターレース信号
を用いることが一般的である。By the way, unlike a video signal of an information processing device such as a computer, a video signal of a television image such as a television broadcast or a high-definition broadcast is different from an image signal of an information processing device such as a computer, as shown in FIG. It is composed of two fields, and odd-numbered scan lines are selected in the first field and even-numbered scan lines are selected in the second field. It is common to use a so-called interlaced signal that forms a display image by forming one frame with these two fields.

【００１１】このようなＴＶに用いられる映像信号を液
晶表示装置で表示する場合、第１フィールドにおいても
第２フィールドにおいてもすべての水平画素ラインに映
像を表示させる方が、よりフリッカのない良好な表示画
像を実現できることが知られている。このようなＴＶ映
像信号に基づく表示を、上述のような構造の、共通化さ
れた補助容量線を備えた液晶表示装置において行なう場
合にも、各フィールドごとに隣り合う 2つの走査ライン
ごとに同時に同一の画像信号を書き込むことで、よりフ
リッカのない良好な表示画像が得られるはずである。ま
た、コンピュータの映像信号（Ｓｍ）は図１５に示すよ
うに各フィールド共に全走査線に対応する映像信号を含
み、 1フィールドで 1フレームを構成して表示画像を成
す信号伝送方式が一般的である。When displaying a video signal used in such a TV on a liquid crystal display device, displaying a video on all horizontal pixel lines in both the first field and the second field is better without flicker. It is known that a display image can be realized. Even when such a display based on the TV video signal is performed in the liquid crystal display device having the common auxiliary capacitance line having the above-described structure, two adjacent scanning lines for each field are simultaneously displayed. By writing the same image signal, a good display image with less flicker should be obtained. In addition, as shown in FIG. 15, the video signal (Sm) of the computer generally includes a video signal corresponding to all the scanning lines in each field, and one field generally constitutes one frame to form a display image. is there.

【００１２】しかしながら、上述のような隣り合う１組
の走査ラインに共通の補助容量線を備えた液晶表示装置
においては、その補助容量線の形成する補助容量に起因
して１つの走査線（例えば図１３における走査線１００
１ａ）に接続されたＴＦＴ１００４ａのオン期間と次の
走査線（１００１ｂ）に接続されたＴＦＴ１００４ｂの
オン期間とが重複することがあり、先に選択される走査
線が、後に選択される走査線の影響を受けて表示画像が
劣化するという問題があることを、本発明者は見出し
た。このように、従来の隣り合う１組の走査線（走査ラ
イン）ごとに共通の補助容量線を備えた液晶表示装置に
おいては、画素開口率の向上ができる反面、上述のよう
に表示品位が劣化するという問題があった。However, in the liquid crystal display device having a common auxiliary capacitance line for a pair of adjacent scanning lines as described above, one scanning line (for example, due to the auxiliary capacitance formed by the auxiliary capacitance line) is used. Scan line 100 in FIG.
The ON period of the TFT 1004a connected to 1a) and the ON period of the TFT 1004b connected to the next scanning line (1001b) may overlap, and the scanning line selected first may be the scanning line selected later. The present inventor has found that there is a problem that a display image is deteriorated due to the influence. As described above, in the conventional liquid crystal display device having the common auxiliary capacitance line for each pair of adjacent scanning lines (scanning lines), the pixel aperture ratio can be improved, but the display quality is deteriorated as described above. There was a problem of doing.

【００１３】本発明はこのような問題を解決するために
成されたもので、その目的は、開口率が高くかつ表示品
位の高い液晶表示装置を提供することにある。The present invention has been made to solve such a problem, and an object thereof is to provide a liquid crystal display device having a high aperture ratio and a high display quality.

【００１４】[0014]

【課題を解決するための手段】本発明の液晶表示装置
は、第１の基板上にマトリックス状に配列された複数の
走査線および複数の信号線と、該マトリックスの各格子
ごとに配設された画素電極と、該画素電極に接続され、
走査線から印加された走査電圧により制御されて信号線
から供給される画像信号電圧の全画素電極への印加を制
御するスイッチング素子とが形成されたアレイ基板と、
前記画素電極に対向してほぼ平行に間隙を有して対向配
置される対向電極が第２の基板上に形成された対向基板
と、前記アレイ基板と前記対向基板との間隙に周囲を封
止して注入・挟持された液晶層と、隣り合う２つの行の
画素電極ごとに共通に接続され該２つの画素電極の電位
の保持を補助する補助容量と、前記走査線に走査電圧を
印加する走査ドライバ回路と前記信号線に画像信号電圧
を印加する信号ドライバ回路とを有する液晶駆動回路
と、を備えたアクティブマトリックス型の液晶表示装置
において、１つの行の水平画素ラインの画素電極に接続
されたスイッチ素子の駆動電圧の立下がり時のオン期間
と、次の行の水平画素ラインの画素電極に接続されたス
イッチング素子の駆動電圧の立上がり時のオン期間とが
重複することなく、 1つの行のＯＦＦするタイミングと
次の行のＯＮするタイミングとが前記 1つの行と前記次
の行に対応した画像信号の間に設けられたブランキング
期間内にあるように、前記走査線に走査電圧を印加し前
記画素電極に画像信号電圧を印加する液晶駆動回路を具
備することを特徴としている。A liquid crystal display device of the present invention is provided with a plurality of scanning lines and a plurality of signal lines arranged in a matrix on a first substrate and arranged for each grid of the matrix. A pixel electrode and connected to the pixel electrode,
An array substrate formed with a switching element that is controlled by a scanning voltage applied from a scanning line and controls application of an image signal voltage supplied from a signal line to all pixel electrodes,
A counter electrode is formed on a second substrate so as to be opposed to the pixel electrode and has a gap substantially in parallel with the counter substrate. The periphery is sealed in a gap between the array substrate and the counter substrate. And a scanning voltage is applied to the scanning line, and a liquid crystal layer injected and sandwiched between the scanning lines and an auxiliary capacitance that is commonly connected to the pixel electrodes of two adjacent rows and that assists in holding the potential of the two pixel electrodes. In an active matrix type liquid crystal display device including a liquid crystal drive circuit having a scan driver circuit and a signal driver circuit for applying an image signal voltage to the signal line, the liquid crystal display device is connected to pixel electrodes of horizontal pixel lines in one row. The ON period when the drive voltage of the switching element falls and the ON period when the drive voltage of the switching element connected to the pixel electrode of the horizontal pixel line of the next row rises do not overlap, The scanning line is set so that the timing of turning off one row and the timing of turning on the next row are within the blanking period provided between the image signals corresponding to the one row and the next row. A liquid crystal drive circuit for applying a scanning voltage and applying an image signal voltage to the pixel electrode is provided.

【００１５】また、上記の液晶表示装置において、前記
スイッチ素子がｎチャネルＴＦＴで、前記１つの行の画
素電極に接続されたＴＦＴのゲート電圧からしきい値電
圧を引いた値が該ＴＦＴに接続された信号線の電圧より
も低くなった後に、前記次の行の画素電極に接続された
ＴＦＴのゲート電圧からしきい値電圧を引いた値が該Ｔ
ＦＴに接続された信号線の電圧及び画素電極の電圧のう
ちいずれか低い方の電圧よりも高くなる波形の走査電圧
を前記走査線に印加する液晶駆動回路を具備することを
特徴としている。In the above liquid crystal display device, the switch element is an n-channel TFT, and a value obtained by subtracting a threshold voltage from a gate voltage of the TFT connected to the pixel electrode of the one row is connected to the TFT. After the voltage becomes lower than the voltage of the signal line, the threshold voltage is subtracted from the gate voltage of the TFT connected to the pixel electrode of the next row.
It is characterized by comprising a liquid crystal drive circuit for applying a scanning voltage having a waveform higher than the lower one of the voltage of the signal line connected to the FT and the voltage of the pixel electrode to the scanning line.

【００１６】また、上記の液晶表示装置において、前記
液晶駆動回路は、前記画素電極に対向電極電位よりも低
い電位側の画像信号電圧の書き込みを行なう場合には、
前記前の行の画素電極に接続されたＴＦＴのゲート電圧
からしきい値電圧を引いた値が前記信号線の電圧よりも
低くなった後に、次の行のゲート電圧からしきい値電圧
を引いた値が信号線の電圧よりも高くなり、前記画素電
極に前記対向電極電位よりも高電位側の画像信号電圧の
書き込みを行なう場合には、前記前の行の画素電極に接
続されたゲート電圧からしきい値電圧を引いた値が信号
線の電圧よりも低くなった後に、前記次の行のゲート電
圧からしきい値電圧を引いた値が画素電極の電圧よりも
高くなる走査電圧を前記走査線に印加する液晶駆動回路
を具備することを特徴としている。Further, in the above liquid crystal display device, when the liquid crystal drive circuit writes an image signal voltage on the potential side lower than the potential of the counter electrode to the pixel electrode,
After the value obtained by subtracting the threshold voltage from the gate voltage of the TFT connected to the pixel electrode of the previous row becomes lower than the voltage of the signal line, the threshold voltage is subtracted from the gate voltage of the next row. Value becomes higher than the voltage of the signal line, and when writing the image signal voltage on the higher potential side than the counter electrode potential to the pixel electrode, the gate voltage connected to the pixel electrode of the previous row. After the value obtained by subtracting the threshold voltage from the voltage of the signal line becomes lower than the voltage of the signal line, the value obtained by subtracting the threshold voltage from the gate voltage of the next row becomes higher than the voltage of the pixel electrode. It is characterized in that a liquid crystal driving circuit for applying to a scanning line is provided.

【００１７】また、上記の液晶表示装置において、前記
スイッチ素子がｐチャンネルＴＦＴで、前記液晶駆動回
路は、前記画素電極に対向電極電位よりも低い電位側の
画像信号電圧の書き込みを行なう場合には、前記前の行
の画素電極に接続されたＴＦＴのゲート電圧からしきい
値電圧を引いた値が信号線の電圧よりも高くなった後
に、次の行のゲート電圧からしきい値電圧を引いた値が
画素電極の電圧よりも低くなり、前記画素電極に前記対
向電極電位よりも高電位側の画像信号電圧の書き込みを
行う場合には、前記前の行の画素電極に接続されたゲー
ト電圧からしきい値電圧を引いた値が信号線の電圧より
も高くなった後に、前記次の行のゲート電圧からしきい
値電圧を引いた値が信号線の電圧よりも低くなる走査電
圧を前記走査線に印加する液晶駆動回路を具備すること
を特徴としている。In the above liquid crystal display device, when the switch element is a p-channel TFT and the liquid crystal drive circuit writes an image signal voltage on the potential side lower than the counter electrode potential to the pixel electrode. , After the threshold voltage is subtracted from the gate voltage of the TFT connected to the pixel electrode of the previous row becomes higher than the voltage of the signal line, the threshold voltage is subtracted from the gate voltage of the next row. Value becomes lower than the voltage of the pixel electrode, and when writing the image signal voltage on the higher potential side than the counter electrode potential to the pixel electrode, the gate voltage connected to the pixel electrode of the previous row After the value obtained by subtracting the threshold voltage from the voltage becomes higher than the voltage of the signal line, the scanning voltage at which the value obtained by subtracting the threshold voltage from the gate voltage of the next row becomes lower than the voltage of the signal line is Mark on scan line It is characterized by including the liquid crystal driving circuit.

【００１８】[0018]

【作用】上述のスイッチ素子のオン及びオフは、ゲート
・ドレイン間またはゲート・ソース間のＴＦＴの電位差
との相対関係によって決定される。従って、ゲート電圧
波形が走査線等の配線容量や配線抵抗等に起因して鈍る
と、スイッチ素子のオンからオフになるタイミングが遅
延することになる。本発明者らの研究結果によれば、隣
り合う 1組の水平画素ライン（ 1本の走査線に沿って列
設されその走査線に接続されて共通の走査電圧が印加さ
れる１行）の画素電極同士に共通の（共有される）補助
容量線で形成される補助容量が、スイッチ素子の立ち上
がり及び立ち下がり時の波形鈍りに起因したスイッチ素
子の動作遅延とあいまって、先に選択される走査線に接
続された画素電極の画像表示状態がその次に選択される
走査線に接続された画素電極に書き込まれる画像信号に
影響を及ぼされて、正しい画像信号電圧に対応した画像
表示が得られなくなり、表示画像が劣化してしまうとい
う現象が生じることが見出された。The on / off of the above-mentioned switch element is determined by the relative relationship with the potential difference of the TFT between the gate and the drain or between the gate and the source. Therefore, when the gate voltage waveform becomes dull due to the wiring capacitance of the scanning line or the like, the wiring resistance, etc., the timing at which the switch element is turned on is delayed. According to the research results of the present inventors, a pair of adjacent horizontal pixel lines (one row which is arranged along one scanning line and is connected to the scanning line and to which a common scanning voltage is applied) is The auxiliary capacitance formed by the common (shared) auxiliary capacitance line between the pixel electrodes is selected first together with the operation delay of the switch element caused by the waveform blunting at the rise and fall of the switch element. The image display state of the pixel electrode connected to the scanning line is affected by the image signal written to the pixel electrode connected to the next selected scanning line to obtain an image display corresponding to the correct image signal voltage. It has been found that the phenomenon that the display image is deteriorated is caused.

【００１９】そこで、本発明者らは、１組の走査ライン
ごとに共通の補助容量線を備えたアクティブマトリック
ス型の液晶表示装置において、上述のように、１つの走
査ラインにおけるＴＦＴの立ち下がり時のオン状態の期
間と次の走査ラインにおけるＴＦＴの立ち上がり時のオ
ン状態の期間とが重複することなく、かつ 1つの行のＯ
ＦＦするタイミングと次の行のＯＮするタイミングがブ
ランキング期間内に納まるように、走査電圧波形を形成
しこれを走査線に印加することによって、上述のような
スイッチ素子の立上がり立下がり時のオン〜オフ間の波
形遅延に起因した隣り合う走査ラインの１組の内の 1行
で生じる表示画像の劣化を防ぐことを可能とした。Therefore, in the active matrix type liquid crystal display device provided with a common auxiliary capacitance line for each set of scanning lines, the present inventors, as described above, when the TFT falls on one scanning line. The on-state period of one row does not overlap with the on-state period at the time of rising of the TFT in the next scan line, and the O of one row does not overlap.
By forming a scanning voltage waveform and applying it to the scanning line so that the timing of FF and the timing of turning ON of the next row fall within the blanking period, the switching element is turned on at the rising and falling edges as described above. It is possible to prevent the deterioration of the display image that occurs in one row of one set of adjacent scanning lines due to the waveform delay between OFF and OFF.

【００２０】なお、２つのフィールドで１フレームを構
成するような、駆動方式のテレビジョン放送やハイビジ
ョン放送のようなテレビ映像のいわゆるインターレース
信号に基づいた画像の表示を行なう場合には、全走査ラ
インを走査するごとに選択する１組の２本の走査ライン
の組み合わせを、１走査画素ラインずつずらすことによ
り、より忠実な画像を表示することが可能となることは
いうまでもない。In the case of displaying an image based on a so-called interlaced signal of a television image such as a drive type television broadcast or high definition broadcast in which one frame is composed of two fields, all scanning lines are displayed. It is needless to say that a more faithful image can be displayed by shifting the combination of one set of two scanning lines that is selected each time the scanning is performed by one scanning pixel line.

【００２１】[0021]

【実施例】以下、本発明に係る液晶表示装置の実施例を
図面に基づいて詳細に説明する。 （実施例１）第１の実施例の液晶表示装置は、図１〜３
に示すように、透明な石英基板１０１上に、マトリック
ス状に画素が配列された表示領域１０２と、その周辺の
縦の１辺部分に形成された走査ドライバ回路１０３と、
横の１辺に形成された信号ドライバ回路１０４とを備え
たＴＦＴアレイ基板を具備している。走査ドライバ回路
１０３および信号ドライバ回路１０４は、本実施例では
別体に設けられているが、一括して液晶駆動回路１０５
として考えてもよいことは言うまでもない。表示領域１
０２内には、前記の信号ドライバ回路１０４に接続され
て、信号電圧が印加される、互いにほぼ平行に所定の間
隔で配列されたｍ本の信号線Ｘｉ（ｉ＝１，２，…，
ｍ）１０６、走査ドライバ１０３に接続されて、隣り合
う２本を１組として互いに近隣配置され、走査電圧が印
加される、ｎ本の走査線Ｙｊ（ｊ＝１，２，…，ｎ）１
０７ａ、１０７ｂが配設されている。Embodiments of the liquid crystal display device according to the present invention will be described in detail below with reference to the drawings. (Embodiment 1) The liquid crystal display device of the first embodiment is shown in FIGS.
As shown in FIG. 2, a display area 102 in which pixels are arranged in a matrix on a transparent quartz substrate 101, and a scan driver circuit 103 formed in one vertical side portion around the display area 102,
The TFT array substrate includes a signal driver circuit 104 formed on one side. Although the scan driver circuit 103 and the signal driver circuit 104 are separately provided in this embodiment, they are collectively provided in the liquid crystal drive circuit 105.
It goes without saying that you can think of it as. Display area 1
02, m signal lines Xi (i = 1, 2, ...) Connected to the signal driver circuit 104 and applied with a signal voltage and arranged substantially parallel to each other at a predetermined interval.
m) 106, n scan lines Yj (j = 1, 2, ..., N) 1 connected to the scan driver 103 and arranged adjacent to each other with two adjacent lines as one set and to which a scan voltage is applied.
07a and 107b are provided.

【００２２】一方の走査線１０７ａと信号線１０６との
各交差部分にはそれぞれｎチャネル型のＴＦＴ１０８ａ
が配置されこのＴＦＴ１０８ａを介してＩＴＯ（酸化イ
ンジウム錫）膜を用いてなる第１の画素電極１０９ａと
ｐ−Ｓｉを用いてなる第１の補助容量電極１１５ａとが
配置されいる。また走査線１０７ａに近隣配置された走
査線１０７ｂと前記の信号線１０６との各交差部分にも
ｎチャネルのＴＦＴ１０８ｂが配置され、このＴＦＴ１
０８ｂを介して第１の画素電極と同様のＩＴＯからなる
第２の画素電極１０９ｂとｐ−Ｓｉを用いてなる第２の
補助容量電極１１５ｂとが配置されている。そして隣り
合う１組のＴＦＴ１０８ａ、１０８ｂは図２に示すよう
に互いに共用するように形成されたこコンタクトホール
１１０を介して前記の信号線１０６に接続されている。An n-channel type TFT 108a is provided at each intersection of one scanning line 107a and one signal line 106.
The first pixel electrode 109a made of an ITO (indium tin oxide) film and the first auxiliary capacitance electrode 115a made of p-Si are arranged through the TFT 108a. Further, an n-channel TFT 108b is also arranged at each intersection of the signal line 106 and the scanning line 107b arranged in the vicinity of the scanning line 107a.
A second pixel electrode 109b made of ITO, which is similar to the first pixel electrode, and a second auxiliary capacitance electrode 115b made of p-Si are arranged via a layer 08b. The pair of TFTs 108a and 108b adjacent to each other is connected to the signal line 106 through the contact hole 110 formed so as to be shared with each other as shown in FIG.

【００２３】また、前記の１組の走査線１０７ａ、１０
７ｂの１つ前の水平画素ラインにある走査線１０７ｂ´
に接続された補助容量電極１１５ｂ´と前記の補助容量
電極１１５ａとの間には両者に共通に対向配置された補
助容量線１１１が形成されている。Further, the set of scanning lines 107a, 10a
Scan line 107b 'in the horizontal pixel line immediately preceding 7b
An auxiliary capacitance line 111 is formed between the auxiliary capacitance electrode 115b 'and the auxiliary capacitance electrode 115a connected to each other so as to face each other in common.

【００２４】一方、対向基板は、図３に示すように、透
明な石英基板３０１上にＩＴＯを用いて形成されて対向
電極駆動回路３０２に接続された対向電極３０３と、こ
の上に配置される配向膜３０４とを備えている。また、
図面の簡潔化のために図示は省略したが、各ＴＦＴ１０
８ａ、１０８ｂ及び隣り合う画素電極１０９ａ、１０９
ｂ同士の間隙部分を覆うように遮光性の高いクロム（Ｃ
ｒ）のような金属膜から形成された遮光層が配置されて
いる。On the other hand, the counter substrate, as shown in FIG. 3, is formed on a transparent quartz substrate 301 using ITO and a counter electrode 303 connected to a counter electrode drive circuit 302 and arranged thereon. And an alignment film 304. Also,
Although not shown for simplification of the drawing, each TFT 10
8a, 108b and adjacent pixel electrodes 109a, 109
Highly light-blocking chrome (C
A light-shielding layer formed of a metal film such as r) is arranged.

【００２５】図２及び図３に示すように、透明な石英基
板１０１上に、第１の多結晶シリコン層が配置され、走
査線１０７ａ、１０７ｂとがオーバーハングしている部
分がチャネル領域として機能する。この第１の多結晶シ
リコン層は、チャネル領域から画素電極１０９ａ、１０
９ｂと接続するコンタクトホール１１２ａ、１１２ｂに
導かれ、ソース領域（図示省略）を形成している一方、
不純物イオン等が打ち込まれて低抵抗化された延長領域
３０５ａ、ｂが形成されている。As shown in FIGS. 2 and 3, the first polycrystalline silicon layer is disposed on the transparent quartz substrate 101, and the portions where the scanning lines 107a and 107b are overhang function as a channel region. To do. This first polycrystalline silicon layer is formed from the channel region to the pixel electrodes 109a, 10a and 10b.
While being guided to the contact holes 112a and 112b connected to 9b to form a source region (not shown),
The extension regions 305a and 305b are formed in which impurity ions or the like are implanted to reduce the resistance.

【００２６】この第１の多結晶シリコン層及びその延長
領域３０５ａ、ｂ上にはゲート絶縁膜及び補助容量（Ｃ
ｓ）の誘電体として用いられる第１の絶縁膜３０６が形
成されている。そしてこの第１の絶縁膜３０６上には、
ＴＦＴ１０８ａ、１０８ｂのゲート電極を兼ねた走査線
１０７ａ、１０７ｂ及び補助容量線１１１とが、不純物
をドープされて低抵抗化された第２の多結晶シリコン層
と金属シリサイド層との２層構造で形成されている。本
実施例では、主に第１の多結晶シリコン層の延長領域３
０５と補助容量線１１１との間で第１の絶縁膜３０６を
挟んで補助容量Ｃｓの主要部が形成されており、また補
助的に画素電極１０９ａ、１０９ｂと補助容量線１１１
との間でも補助容量Ｃｓの一部が形成されている。A gate insulating film and a storage capacitor (C) are formed on the first polycrystalline silicon layer and its extension regions 305a and 305b.
A first insulating film 306 used as a dielectric in (s) is formed. Then, on the first insulating film 306,
The scanning lines 107a and 107b also serving as the gate electrodes of the TFTs 108a and 108b and the auxiliary capacitance line 111 are formed in a two-layer structure of a second polycrystalline silicon layer doped with impurities to have a low resistance and a metal silicide layer. Has been done. In this embodiment, the extension region 3 of the first polycrystalline silicon layer is mainly used.
05 and the auxiliary capacitance line 111, the main portion of the auxiliary capacitance Cs is formed sandwiching the first insulating film 306, and auxiliary pixel electrodes 109a and 109b and the auxiliary capacitance line 111.
A part of the auxiliary capacitance Cs is also formed between and.

【００２７】そしてこれらの上を覆うように第２の絶縁
膜１１３を介して第１の多結晶シリコン層により形成さ
れたチャネル領域に隣設するドレイン領域（図示省略）
に接続される信号線１０６が形成されている。この上
に、第３の絶縁膜１１４を介して画素電極１０９ａ、１
０９ｂが形成され、さらにこの上に配向膜３０７が形成
されている。Then, a drain region (not shown) adjacent to the channel region formed of the first polycrystalline silicon layer with the second insulating film 113 interposed therebetween so as to cover them.
A signal line 106 connected to is formed. The pixel electrodes 109a, 1
09b is formed, and an alignment film 307 is further formed thereon.

【００２８】ｎチャネルのＴＦＴを介して配置される画
素電極１０９ａ、１０９ｂと、画素電極１０９ａ、１０
９ｂに対向する対向電極３０３と、によって各表示画素
が形成されている。これらの表示画素の配列は、水平画
素ライン（走査ライン）をｎ本形成している。Pixel electrodes 109a and 109b arranged via n-channel TFTs and pixel electrodes 109a and 10b.
Each display pixel is formed by the counter electrode 303 facing 9b. The array of these display pixels forms n horizontal pixel lines (scanning lines).

【００２９】そして、例えば走査線Ｙ2 によって制御さ
れる画素電極１０９ｂ´群からなる水平画素ラインＬ2
と、走査線Ｙ3 によって制御される画素電極１０９ａ群
からなる水平画素ラインＬ3 には、各画素電極１０９ｂ
´、１０９ａに共通の補助容量線１１１によって形成さ
れた補助容量Ｃｓが接続されている。また、走査線Ｙ4
によって制御される画素電極１０９ｂ群からなる水平画
素ラインＬ4 と次の走査ラインの走査線Ｙ5 によって制
御される画素電極１０９ａ群からなる水平画素ラインＬ
5 には、各画素電極１０９ｂ、１０９ａに共通な補助容
量線１１１により形成された補助容量Ｃｓが接続されて
いる。また左記と同様に、走査線（Ｙn-2 ）によって制
御される画素電極群からなる水平画素ライン（Ｌn-2 ）
と走査線（Ｙn-1 ）によって制御される画素電極の水平
画素ライン（Ｌn-1 ）には、各画素電極１０９ｂ、１０
９ａ''に共通な補助容量線１１１により形成された補助
容量Ｃｓが接続されている。Then, for example, a horizontal pixel line L2 composed of a group of pixel electrodes 109b 'controlled by the scanning line Y2
And a horizontal pixel line L3 consisting of a group of pixel electrodes 109a controlled by the scanning line Y3, each pixel electrode 109b
A storage capacitor Cs formed by a common storage capacitor line 111 is connected to the storage capacitors 109a and 109a. Also, scan line Y4
The horizontal pixel line L4 including the group of pixel electrodes 109b controlled by and the horizontal pixel line L including the group of pixel electrodes 109a controlled by the scanning line Y5 of the next scanning line.
An auxiliary capacitance Cs formed by an auxiliary capacitance line 111 common to the pixel electrodes 109b and 109a is connected to 5. Further, as in the left, a horizontal pixel line (Ln-2) consisting of a pixel electrode group controlled by a scanning line (Yn-2)
And the horizontal pixel line (Ln-1) of the pixel electrode controlled by the scanning line (Yn-1) and each pixel electrode 109b, 10b.
The auxiliary capacitance Cs formed by the auxiliary capacitance line 111 common to 9a '' is connected.

【００３０】次に本発明の液晶表示装置にハイビジョン
放送の映像信号に基づく画像表示を表示させる場合の動
作を説明する。Next, the operation of displaying an image display based on a video signal of high-definition broadcasting on the liquid crystal display device of the present invention will be described.

【００３１】信号ドライバ回路１０４は、入力されるハ
イビジョン放送の映像信号（Ｓｍ）を、図４に示すよう
に、隣り合う信号線１０６同士の間で対向電極３０３の
電位（Ｖｃ）に対して低電位の映像信号（Ｖｓ１）また
は高電位の映像信号（Ｖｓ２）のうちいずれかの共通し
た極性の電圧が印加されるように出力する。そして第１
フィールドと第２フィールドで各信号線１０６に印加さ
れる映像信号（Ｓｍ）の対向電極３０３に対する極性が
反転するように出力する。The signal driver circuit 104 lowers the input high-definition broadcast video signal (Sm) between the adjacent signal lines 106 with respect to the potential (Vc) of the counter electrode 303, as shown in FIG. Output is performed so that a voltage having a common polarity of either the potential video signal (Vs1) or the high potential video signal (Vs2) is applied. And the first
In the field and the second field, the video signal (Sm) applied to each signal line 106 is output so that the polarity with respect to the counter electrode 303 is inverted.

【００３２】また、走査ドライバ回路１０３はハイビジ
ョン放送の映像信号（Ｓｍ）に基づいて画像表示を行な
う場合、図４に示すように、選択する走査線を、第１フ
ィールドではＹ1 、次にＹ2 及びＹ3 、次にＹ4 及びＹ
5 ……、Ｙn-2 及びＹn-1 、Ｙn の順に順次ゲートＯＮ
電圧（Ｖｇ）を出力する。そして第２フィールドでは、
Ｙ1 及びＹ2 、次にＹ3 及びＹ4 、……Ｙn-1 及びＹn
、の順に順次ゲートＯＮ電圧（Ｖｇ）を出力する。Further, when the scanning driver circuit 103 displays an image based on the video signal (Sm) of the high-definition broadcast, as shown in FIG. 4, the scanning lines to be selected are Y1 in the first field, then Y2 and Y3, then Y4 and Y
5 ……, Yn-2, Yn-1, and Yn are turned on in this order.
Output voltage (Vg). And in the second field,
Y1 and Y2, then Y3 and Y4, ... Yn-1 and Yn
, And the gate ON voltage (Vg) is sequentially output.

【００３３】このようなゲートＯＮ電圧（Ｖｇ）を受け
て、各ＴＦＴ１０８ａ、１０８ｂのソース・ドレイン間
が導通し、これにより信号線１０６から供給される信号
電圧がこのＴＦＴ１０８ａ、１０８ｂを通って各画素電
極１０９ａ、１０９ｂに導かれる。そして、対向電極３
０３と画素電極１０９ａ、１０９ｂとの間の電位差が液
晶層３０８に印加され、この電位差が液晶印加電圧とし
て各液晶層に作用して表示がなされる。このとき、画素
電極１０９ａ、１０９ｂと同電位となる延長領域３０５
ａ、３０５ｂ及び補助容量線１１１との間にも電荷が保
持され、表示画素の液晶層３０８に保持される電荷の変
動（減衰）を補って各フィールド期間内に前記の電位差
つまり液晶印加電圧を保持して、良好な表示画像を維持
する。Upon receiving such a gate ON voltage (Vg), the source and drain of the TFTs 108a and 108b become conductive, whereby the signal voltage supplied from the signal line 106 passes through the TFTs 108a and 108b and is transmitted to each pixel. It is guided to the electrodes 109a and 109b. And the counter electrode 3
03 and the pixel electrodes 109a and 109b are applied to the liquid crystal layer 308, and this potential difference acts as a liquid crystal applied voltage on each liquid crystal layer to perform display. At this time, the extension region 305 having the same potential as the pixel electrodes 109a and 109b.
The electric charges are also held between a and 305b and the auxiliary capacitance line 111, and the fluctuation (attenuation) of the electric charges held in the liquid crystal layer 308 of the display pixel is compensated for, and the potential difference, that is, the liquid crystal applied voltage is set within each field period. Hold and maintain a good display image.

【００３４】次に、ハイビジョン放送の映像信号に基づ
いて画像表示を行なう場合の、同一の信号線１０６に沿
って隣り合って配置された各表示画素の画素電極の電位
について、その駆動波形と動作を詳述する。Next, when an image is displayed based on a video signal of high-definition broadcasting, the drive waveform and the operation of the potential of the pixel electrode of each display pixel arranged adjacently along the same signal line 106. Will be described in detail.

【００３５】図５、図６において、（ａ）は走査線Ｙ1
によって制御される１つの表示画素の画素電極電位を、
また（ｂ）は走査線Ｙ2 によって制御される１つの表示
画素の画素電極電位を、また（ｃ）は走査線Ｙ3 によっ
て制御される１表示画素の画素電極電位を、（ｄ）は走
査線Ｙ4 によって制御される１表示画素の画素電極電位
を、（ｅ）はＹ5 によって制御される１表示画素の画素
電極電位を、それぞれ示している。なお、ここではＴＦ
Ｔ１０８ａ、１０８ｂ等のしきい値電圧（Ｖth）は0 Ｖ
としている。またここで、図５、６に示した各電極電位
は、第１フィールドで対向電極３０３に対して負極性の
映像信号（Ｖｓ１）を、第２フィールドでは対向電極３
０３に対して正極性の映像信号（Ｖｓ2 ）をそれぞれ書
き込む。In FIGS. 5 and 6, (a) shows the scanning line Y1.
The pixel electrode potential of one display pixel controlled by
Further, (b) shows the pixel electrode potential of one display pixel controlled by the scanning line Y2, (c) shows the pixel electrode potential of one display pixel controlled by the scanning line Y3, and (d) shows the scanning line Y4. Shows the pixel electrode potential of one display pixel controlled by (5), and (e) shows the pixel electrode potential of one display pixel controlled by Y5. In addition, here TF
The threshold voltage (Vth) of T108a, 108b, etc. is 0 V
I am trying. 5 and 6, the electrode potentials shown in FIGS. 5 and 6 are negative video signals (Vs1) with respect to the counter electrode 303 in the first field, and the counter electrode 3 in the second field.
A video signal (Vs2) having a positive polarity is written in each of 03.

【００３６】まず、図５中のａ、ｂに示すように、走査
線Ｙ1 とＹ2 とに同時にゲート電圧（Ｖｇ）が印加され
るに伴ない、図中タイミングｔ１でＴＦＴ１０８ａがＯ
Ｎとなり図中タイミングｔ２でＯＦＦとなるまでのＴＦ
Ｔ１０８ａのＯＮ期間の間に、画素電極１０９ａに対し
て画像信号電圧（Ｖｓ１）の書き込みが行なわれる。First, as shown by a and b in FIG. 5, as the gate voltage (Vg) is applied to the scanning lines Y1 and Y2 at the same time, the TFT 108a is turned on at the timing t1.
TF until N becomes OFF at timing t2 in the figure
The image signal voltage (Vs1) is written to the pixel electrode 109a during the ON period of T108a.

【００３７】次の走査選択期間は、図５中（ｃ）及び
（ｄ）に示すように、走査線Ｙ3 とＹ4 に同時にゲート
電圧（Ｖｇ）が印加されることにより、タイミングｔ３
でＴＦＴ１０８ｂ、１０８ａがＯＮとなり図中のタイミ
ングｔ４でＯＦＦとなるまでのＴＦＴ１０８ｂ、１０８
ａのＯＮ期間の間に、画素電極１０９ｂ、１０９ａに信
号電圧（Ｖｓ１）の書き込みが行なわれる。In the next scan selection period, as shown in (c) and (d) of FIG. 5, the gate voltage (Vg) is simultaneously applied to the scan lines Y3 and Y4, so that the timing t3 is reached.
Thus, the TFTs 108b and 108a are turned on and the TFTs 108b and 108 are turned off at timing t4 in the figure.
The signal voltage (Vs1) is written to the pixel electrodes 109b and 109a during the ON period of a.

【００３８】なお、図１および図５を参照しつつ述べる
と、走査線Ｙ2 によって制御される１表示画素と走査線
Ｙ3 によって制御される１表示画素とは共通の補助容量
線１１１によって形成された補助容量（Ｃｓ）に接続さ
れているが、走査線Ｙ2 に接続されているＴＦＴ１０８
ｂのＯＮ期間と走査線Ｙ3 に接続されているＴＦＴ１０
８ａのＯＮ期間とは、走査線Ｙ1 、Ｙ2 それぞれに印加
するゲート電圧の立ち下がるタイミングと走査線Ｙ3 、
Ｙ4 に印加するゲート電圧の立ち上がるタイミングとの
間に一定の間隔Δｔ１が設けてあるために、両水平画素
ライン間で各画素電極ごとに接続されたＴＦＴごとのＯ
Ｎ期間が重複することがない。このΔｔ１は、詳細は後
述するが用いたＴＦＴのスイッチ特性を考慮して、同じ
一つの補助容量線を共有して隣り合った両水平画素ライ
ンの各画素電極ごとに接続されたＴＦＴ同士が同時にオ
ン状態にならないように設定する。こうして、走査線Ｙ
2によって制御される１表示画素の画素電極１０９ｂ´
の電位（Ｖpixel ）と走査線Ｙ3 によって制御される１
表示画素の画素電極１０９ａの電位とは、互いに補助容
量Ｃｓ１１１による充電の影響を受けることなく、印加
された画像信号電圧Ｖｓ1 の電位を正確に保持できる。Incidentally, referring to FIGS. 1 and 5, one display pixel controlled by the scanning line Y2 and one display pixel controlled by the scanning line Y3 are formed by the common auxiliary capacitance line 111. The TFT 108 connected to the auxiliary capacitance (Cs) but connected to the scanning line Y2
TFT10 connected to the ON period of b and the scanning line Y3
The ON period of 8a means the timing when the gate voltage applied to each of the scanning lines Y1 and Y2 falls and the scanning line Y3,
Since a constant interval Δt1 is provided between the rising timing of the gate voltage applied to Y4 and O of each TFT connected to each pixel electrode between both horizontal pixel lines.
N periods do not overlap. Although this Δt1 will be described in detail later, in consideration of the switching characteristics of the used TFT, TFTs connected to each pixel electrode of both horizontal pixel lines adjacent to each other sharing the same one auxiliary capacitance line at the same time. Set so that it does not turn on. Thus, scan line Y
The pixel electrode 109b 'of one display pixel controlled by 2
1 controlled by the potential (Vpixel) and scanning line Y3
The potential of the applied image signal voltage Vs1 can be held accurately without being affected by the potential of the pixel electrode 109a of the display pixel by the charging by the auxiliary capacitance Cs111.

【００３９】次の走査選択期間でも同様に、図５中
（ｅ）に示すように、前記の走査線Ｙ4の次の走査線Ｙ5
との間で前述と同様にΔｔ１の間隔を設けた走査電圧
（パルス）が印加されて、前述と同様に走査線Ｙ3 、Ｙ
4 に印加されるゲート電圧の立ち下がるタイミングにお
けるＴＦＴのオン状態の期間と走査線Ｙ5 に印加される
ゲート電圧の立ち上がるタイミングにおけるＴＦＴのオ
ン状態の期間とが重複することがなくなり、その結果、
走査線Ｙ4 によって制御されている１表示画素の画素電
極１０９ｂの電位（Ｖpixel ）がその次の走査線Ｙ5
（図１中では省略）によって制御される１表示画素の補
助容量Ｃｓの充電の影響を受けることなく所定の画像を
形成するための正確な電圧の信号電圧（Ｖｓ1 ）として
保持できる。Similarly, in the next scan selection period, as shown in FIG. 5E, the scan line Y5 next to the scan line Y4 is also used.
A scanning voltage (pulse) provided with a space of Δt1 is applied between the scanning lines Y3 and Y3 as described above.
The on-state period of the TFT at the falling timing of the gate voltage applied to 4 and the on-state period of the TFT at the rising timing of the gate voltage applied to the scanning line Y5 do not overlap, and as a result,
The potential (Vpixel) of the pixel electrode 109b of one display pixel controlled by the scanning line Y4 is the next scanning line Y5.
It can be held as a signal voltage (Vs1) of an accurate voltage for forming a predetermined image without being affected by the charging of the auxiliary capacitance Cs of one display pixel controlled by (not shown in FIG. 1).

【００４０】このようにして、各走査線Ｙ1 からＹn ま
で順次に走査され、水平画素ラインごとに補助容量（Ｃ
ｓ）の充電に起因した表示の劣化が生じることなく次々
に信号電圧（Ｖｓ１）が各画素電極１０９ａ、１０９ｂ
等に書き込まれていき、良好な表示の画像が形成でき
る。走査線Ｙ1 、Ｙ2 およびＹ3 、Ｙ4 およびＹ5 が順
次走査される。前者の走査電圧の立下がり期間と後者の
走査電圧の立上がり時間とのタイミングにおいて、図５
に示した第１フィールド同様にΔｔ１の間隔を設ける。
補助容量線を共用した 2行に対して同時に書き込みが行
なわれるため、画像には本発明が問題としている不良は
現れない。In this way, the scanning lines Y1 to Yn are sequentially scanned, and the auxiliary capacitance (C
s), the signal voltage (Vs1) is successively applied to the pixel electrodes 109a and 109b without deterioration of display caused by charging.
Etc., and a good display image can be formed. Scan lines Y1, Y2 and Y3, Y4 and Y5 are sequentially scanned. At the timing of the former scan voltage falling period and the latter scan voltage rising time, FIG.
An interval of Δt1 is provided as in the first field shown in FIG.
Since writing is simultaneously performed on two lines sharing the auxiliary capacitance line, the defect which the present invention is concerned with does not appear in the image.

【００４１】（実施例２）次に、本発明の液晶表示装置
にコンピュータのような情報処理装置の画像信号に基づ
いた表示画像を表示させる場合について説明する。(Embodiment 2) Next, a case where a liquid crystal display device of the present invention displays a display image based on an image signal of an information processing device such as a computer will be described.

【００４２】信号ドライバ回路１０４は、入力されるコ
ンピュータからの画像信号を図８に示すような隣り合う
信号線１０６同士の間で対向電極３０３の電位Ｖｃに対
して低電位の信号電圧Ｖｓ1 あるいは高電位の信号電圧
Ｖｓ2 のうちいずれかの、共通した極性の電圧が印加さ
れるように出力する。そして第１フィールドと第２フィ
ールドとで各信号線１０６に印加される信号電圧の対向
電極３０３の電位Ｖｃに対する極性が反転するように出
力する。The signal driver circuit 104 inputs the image signal from the computer between the signal lines 106 adjacent to each other as shown in FIG. One of the potential signal voltages Vs2 is output so that a voltage having a common polarity is applied. Then, in the first field and the second field, the signal voltage applied to each signal line 106 is output so that the polarity with respect to the potential Vc of the counter electrode 303 is inverted.

【００４３】走査ドライバ回路１０３は、１フィールド
ごとに走査線Ｙ1 からＹn まですべての走査線に１本ず
つ順次ゲートＯＮ電圧（Ｖｇ）を出力する。このとき、
同一の信号線１０６に沿って隣り合って配置されている
表示画素の各電極電位を図９、図１０に示す。The scan driver circuit 103 sequentially outputs the gate ON voltage (Vg) to each of the scan lines Y1 to Yn for each field, one line at a time. At this time,
The electrode potentials of the display pixels arranged adjacent to each other along the same signal line 106 are shown in FIGS. 9 and 10.

【００４４】なお、この第２の実施例においても、液晶
表示装置の走査線Ｙ1 〜Ｙn と各画素電極との接続関係
をはじめとして液晶表示装置としての構造は第１の実施
例と同じであり、それに用いる駆動波形が異なってい
る。即ち図９、１０中、（ａ）は走査線Ｙ1 により制御
される一表示画素の各電極電圧の波形を、（ｂ）は走査
線Ｙ2 により制御される一表示画素の各電極電圧の波形
を…という対応関係でそれぞれ示している。なお、走査
線Ｙ1 によって制御される一表示画素は補助容量（画素
電位保持容量）Ｃｓを有し、走査線Ｙ2 によって制御さ
れる一表示画素と走査線Ｙ3 によって制御される一表示
画素とは共通な補助容量線に基づく補助容量Ｃｓをそれ
ぞれ有し、また同様に走査線Ｙ4 によって制御される一
表示画素と走査線Ｙ5 によって制御される一表示画素と
は共通な補助容量線に基づく補助容量Ｃｓをそれぞれ有
し…といった構造に形成されている。なお、ここでは各
ＴＦＴのしきい値電圧（Ｖth）は 0Ｖとしている。そし
て、図９、１０で示す各電極電位には第１フィールドで
対向電極電位に対して負極性の映像信号（Ｖｓ１）を、
第２フィールドでは対向電極電位に対して正極性の映像
信号（Ｖｓ２）が書き込まれるものとする。Also in the second embodiment, the structure of the liquid crystal display device is the same as that of the first embodiment, including the connection relationship between the scanning lines Y1 to Yn of the liquid crystal display device and each pixel electrode. , The drive waveforms used for them are different. That is, in FIGS. 9 and 10, (a) shows the waveform of each electrode voltage of one display pixel controlled by the scanning line Y1, and (b) shows the waveform of each electrode voltage of one display pixel controlled by the scanning line Y2. They are indicated by the correspondence relationship. Note that one display pixel controlled by the scanning line Y1 has an auxiliary capacitance (pixel potential holding capacitance) Cs, and one display pixel controlled by the scanning line Y2 and one display pixel controlled by the scanning line Y3 are common. Storage capacitors Cs based on different storage capacitor lines, and similarly, one display pixel controlled by the scanning line Y4 and one display pixel controlled by the scanning line Y5 are common storage capacitors Cs based on the storage capacitor line. Each of them has a structure such as ... Here, the threshold voltage (Vth) of each TFT is 0V. Then, a video signal (Vs1) having a negative polarity with respect to the counter electrode potential in the first field is applied to each electrode potential shown in FIGS.
In the second field, a video signal (Vs2) having a positive polarity with respect to the potential of the counter electrode is written.

【００４５】第１フィールドにおいては、図９中（ａ）
に示すように走査線Ｙ1 にゲート電圧（Ｖｇ）が印加さ
れると、図中タイミングｔ１で走査線Ｙ1 に接続された
ＴＦＴがＯＮとなり、図中タイミングｔ２でそれがＯＦ
ＦとなるまでのＴＦＴＯＮ期間の間に、それに接続され
た画素電極１０９ａに画素電圧Ｖｓ1 の書き込みが行な
われる。In the first field, (a) in FIG. 9 is used.
When the gate voltage (Vg) is applied to the scanning line Y1 as shown in, the TFT connected to the scanning line Y1 is turned on at the timing t1 in the figure, and the TFT is turned off at the timing t2 in the figure.
During the TFT ON period until it becomes F, the pixel voltage Vs1 is written to the pixel electrode 109a connected thereto.

【００４６】同様に、次の走査選択期間から、同図に示
したように、走査線Ｙ2 から走査線Ｙ5 まで順次ゲート
電圧（Ｖｇ）が印加されることにより、図中タイミング
ｔ３からｔ４、ｔ５からｔ６、ｔ７からｔ８、ｔ９から
ｔ１０、のそれぞれのＴＦＴＯＮ期間中に、各画素電極
に信号電圧Ｖｓ1 の書き込みが行なわれる。ここで、も
し各ＴＦＴのゲート電圧の立ち下がり波形に鈍りが生
じ、各ＴＦＴのＯＦＦとなるタイミングに遅延が生じて
も、先に出力されるゲート電圧（走査電圧）の立ち下が
るタイミングと、次に出力されるゲート電圧の立ち上が
るタイミングとの間に一定の間隔Δｔ２が設けられてい
るため、隣り合う水平画素ラインごとに接続されている
ＴＦＴ同士の実質的なＯＮ期間が重複することがなくな
る。これにより、補助容量線を共用している隣り合った
2組の走査線のうち、先に走査選択される走査線によっ
てＴＦＴが制御されて液晶駆動電圧が印加される画素電
極の電位（Ｖpixel ）が、その次に走査選択される走査
線によって制御され液晶駆動電圧が印加される画素電極
の補助容量Ｃｓの充電に起因した影響を受けることな
く、良好な表示状態を実現することができる。Similarly, from the next scan selection period, as shown in the figure, by sequentially applying the gate voltage (Vg) from the scanning line Y2 to the scanning line Y5, timings t3 to t4, t5 in the figure. From t6 to t6, t7 to t8, and t9 to t10, the signal voltage Vs1 is written to each pixel electrode. Here, even if the falling waveform of the gate voltage of each TFT becomes dull and a delay occurs in the timing of turning off each TFT, the timing of the falling edge of the gate voltage (scanning voltage) output first and Since a constant interval Δt2 is provided between the rising timing of the gate voltage output to the first and second TFTs, the substantial ON periods of the TFTs connected for each adjacent horizontal pixel line do not overlap. This allows adjacent storage lines that share the auxiliary capacitance line.
The potential of the pixel electrode (Vpixel) to which the liquid crystal driving voltage is applied is controlled by the scanning line selected next after the TFT is controlled by the scanning line selected first by scanning among the two sets of scanning lines. A good display state can be realized without being affected by the charging of the auxiliary capacitance Cs of the pixel electrode to which the liquid crystal drive voltage is applied.

【００４７】続いて、第２フィールドにおいても、第１
フィールドと同様に、先に出力されるゲート電圧の立ち
下がるときのＴＦＴのオン状態の期間のタイミングと次
に出力されるゲート電圧の立ち上がるときの次水平画素
ラインのＴＦＴのオン状態のタイミングとの間に一定の
間隔Δｔ２が設けられているため、その隣り合うそれぞ
れの走査線に接続された2 つのＴＦＴの実質的なＯＮ期
間が重複することがない。従って、第２のフィールドに
おいても、第１のフィールドと同様に良好な表示品位を
実現することができる。Then, in the second field, the first field
Similar to the field, the timing of the on-state period of the TFT when the gate voltage output first falls and the timing of the on-state of the TFT of the next horizontal pixel line when the gate voltage output next rises Since the constant interval Δt2 is provided therebetween, the substantial ON periods of the two TFTs connected to the adjacent scanning lines do not overlap. Therefore, also in the second field, good display quality can be realized as in the first field.

【００４８】このようにして、本発明の液晶表示装置に
コンピュータのような情報処理装置の画像を表示させる
場合にも、隣り合う水平画素ラインごとの画素電極どう
しが互いに共用している補助容量線に起因した表示画像
の低下を引き起こすことなく、良好な表示を実現するこ
とができる。In this way, even when an image of an information processing device such as a computer is displayed on the liquid crystal display device of the present invention, the auxiliary capacitance line in which the pixel electrodes of adjacent horizontal pixel lines share each other. A good display can be realized without causing a reduction in the display image due to.

【００４９】なお、上述の２つの実施例においては、第
１フィールドで画素電極に対向電極３０３の電位Ｖｃよ
りも低電位側の信号電圧Ｖｓ1 に基づく書き込みを行な
い、第２フィールドでは画素電極に対向電極３０３の電
位Ｖｃよりも高電位側の信号電圧Ｖｓ2 に基づく書き込
みを行なったが、図１２に示すように、第１フィールド
で画素電極に対向電極３０３の電位Ｖｃよりも高電位側
の信号電圧Ｖｓ2 を用いた書き込みを行ない、第２フィ
ールドで画素電極に対向電極３０３の電位Ｖｃよりも低
電位側の信号電圧Ｖｓ1 を用いた書き込みを行なった場
合でも、本発明は有効であることは言うまでもない。In the above-described two embodiments, writing is performed on the pixel electrode in the first field based on the signal voltage Vs1 on the lower potential side than the potential Vc of the counter electrode 303, and in the second field, the pixel electrode is opposed to the pixel electrode. Writing was performed based on the signal voltage Vs2 on the higher potential side than the potential Vc of the electrode 303, but as shown in FIG. 12, the signal voltage on the higher potential side than the potential Vc of the counter electrode 303 was applied to the pixel electrode in the first field. Needless to say, the present invention is effective even when the writing is performed using Vs2 and the writing is performed using the signal voltage Vs1 on the lower potential side than the potential Vc of the counter electrode 303 in the pixel electrode in the second field. .

【００５０】また、上述の２つの実施例においては、ス
イッチ素子としてｎチャネルのＴＦＴを用いた液晶表示
装置の場合について説明したが、このスイッチ素子とし
てのＴＦＴをｐチャネルで構成した場合にも、本発明の
技術は適用可能であることは言うまでもない、。この場
合にはゲート電圧の極性が前述の各実施例と反転したも
のとなる。その場合には、Ｖth＝0 Ｖならば、ＴＦＴの
ＯＮ／ＯＦＦは次の条件で決まる。即ち、ゲート電圧が
信号線電圧（信号ドライバ回路から印加される画像信号
電圧）あるいは画素電極電圧のうちいずれかの高電圧の
方の電圧よりも下がったときにＴＦＴはＯＮとなり、上
がったときにＯＦＦとなる。これをまとめて式で書く
と、ＯＮする条件は、 Ｖｓ≦Ｖpixel のとき、（負極性書き込み時） Ｖｇ−Ｖth≦Ｖpixel Ｖｓ≧Ｖpixel のとき、（正極性書き込み時） Ｖｇ−Ｖth≦Ｖs ＯＦＦするときは、Ｖpixel ＝Ｖｓだから、その条件
は、 Ｖｇ−Ｖth＞Ｖpixel （＝Ｖｓ） となる。Further, in the above-mentioned two embodiments, the case of the liquid crystal display device using the n-channel TFT as the switch element has been described, but when the TFT as the switch element is constituted by the p-channel, It goes without saying that the technique of the present invention is applicable. In this case, the polarity of the gate voltage is the reverse of that of each of the above-described embodiments. In that case, if Vth = 0 V, ON / OFF of the TFT is determined by the following conditions. That is, the TFT is turned on when the gate voltage is lower than the higher one of the signal line voltage (the image signal voltage applied from the signal driver circuit) or the pixel electrode voltage, and when the gate voltage is raised, the TFT is turned on. Turns off. If this is written together as a formula, the condition for turning on is: when Vs ≦ Vpixel (when writing negative polarity) Vg−Vth ≦ Vpixel When Vs ≧ Vpixel (when writing positive polarity) Vg−Vth ≦ Vs OFF At this time, since Vpixel = Vs, the condition is Vg−Vth> Vpixel (= Vs).

【００５１】さらに、上述の２つの実施例においては、
図１４、１５に示したような映像信号に基づく画像表示
を行なう場合について示したが、この他にもＮＴＳＣや
ＰＡＬ等のテレビジョン放送の映像信号に基づいた画像
表示を行う場合にも本発明は適用可能である。また、例
えば有効走査線数の少ない画像の表示を行なう場合に
は、例えば１走査選択期間ごとに２本の水平画素ライン
を同時に選択することにより、実質的な有効走査線数を
表示すべき画像の走査ライン数に適合させて２倍にして
表示することができる。Further, in the above two embodiments,
Although the case where the image display based on the video signal as shown in FIGS. 14 and 15 is shown, the present invention is also applied to the case where the image display based on the video signal of the television broadcasting such as NTSC or PAL is performed. Is applicable. Further, for example, when displaying an image with a small number of effective scanning lines, for example, by selecting two horizontal pixel lines at the same time in each scanning selection period, an image in which the effective number of effective scanning lines is to be displayed is displayed. The number of scanning lines can be doubled and displayed.

【００５２】ｐチャネルＴＦＴのＯＮ、ＯＦＦは上記の
条件で決まる。実施例はスイッチ素子がｎチャネルのＴ
ＦＴで、しきい値電圧は 0Ｖであるから、前記の実施例
において、もしもしきい値電圧が 0Ｖよりも高ければ、
前の行のＯＦＦと次の行のＯＮとの間の時間間隔は、図
で示したものよりも長くなり（リセット時間は短くて良
い）、しきい値電圧が 0Ｖよりも低ければ図より間隔は
短くなる（リセット時間が長く必要）。ON / OFF of the p-channel TFT is determined by the above conditions. In the embodiment, the switching element is an n-channel T
In FT, the threshold voltage is 0V, so in the above embodiment, if the threshold voltage is higher than 0V,
The time interval between the OFF of the previous row and the ON of the next row is longer than that shown in the figure (reset time may be short), and if the threshold voltage is lower than 0V, the interval is longer than the figure. Becomes shorter (reset time is longer).

【００５３】（比較例）上述の２つの実施例の液晶表示
装置の比較例として、図７、１１に示すような従来の液
晶駆動電圧波形を用いた液晶表示装置について考える。(Comparative Example) As a comparative example of the liquid crystal display devices of the above two embodiments, consider a liquid crystal display device using the conventional liquid crystal drive voltage waveform as shown in FIGS.

【００５４】従来の液晶表示装置では、例えば一つの走
査線によって制御される１表示画素の電圧は、同じ補助
容量（Ｃｓ）を共用している次の走査線によって制御さ
れる１表示画素の電圧によって補助容量（Ｃｓ）が充電
されることにより生じた異常な電位によって悪影響を受
ける。これによって、表示不良が発生する。本比較例で
言えば、図７、図１１における（ｂ）、（ｄ）に示すよ
うに走査線Ｙ2 とＹ4とにより制御される画素電極の電
圧（Ｖpixel ）は対向電極電位Ｖｃ側にそれぞれΔＶｐ
１、Ｖｐ２変異（レベルシフト）した電圧として保持さ
れる。In the conventional liquid crystal display device, for example, the voltage of one display pixel controlled by one scanning line is the voltage of one display pixel controlled by the next scanning line sharing the same auxiliary capacitance (Cs). Is adversely affected by the abnormal potential generated by charging the auxiliary capacitance (Cs). This causes display failure. In this comparative example, as shown in (b) and (d) of FIGS. 7 and 11, the pixel electrode voltage (Vpixel) controlled by the scanning lines Y2 and Y4 is ΔVp on the counter electrode potential Vc side.
1, Vp2 is held as a voltage (level-shifted).

【００５５】この比較例のように、従来の駆動法の液晶
表示装置においては、補助容量線を共用している水平画
素ライン同士の間で、各々のＴＦＴが１つの走査選択期
間で選択された後、それが立ち下がってＯＦＦになる前
の未だＯＮ状態が続いている期間の途中で実質的に次の
水平画素ラインのＴＦＴがＯＮ状態に立ち上がることに
なり、このため２組の隣り合う水平画素ライン同士が実
質的に補助容量線、補助容量（Ｃｓ）を介して後の行が
前の行に電圧の悪影響を与えて所定の保持電圧から外れ
た異常な液晶駆動電圧を保持してしまうことになってい
たのである。また、図１１に示すような走査電圧波形を
用いる場合にも、上記とほぼ同様に、補助容量Ｃｓを共
用する水平画素ライン同士の間で、各々のＴＦＴが１つ
の走査選択期間で選択された後、それが立ち下がってＯ
ＦＦになる前の未だＯＮ状態が続いている期間の途中で
実質的に次の水平画素ラインのＴＦＴがＯＮ状態に立ち
上がることになり、このため隣り合う水平画素ライン同
士が実質的に補助容量線、補助容量Ｃｓを介して電圧の
影響を与え合って所定の保持電圧から外れた異常な液晶
駆動電圧を保持してしまう。As in this comparative example, in the conventional liquid crystal display device of the driving method, each TFT is selected in one scanning selection period between the horizontal pixel lines sharing the auxiliary capacitance line. After that, the TFT of the next horizontal pixel line substantially rises to the ON state in the middle of the period in which the ON state is still present before it falls and is turned OFF. Therefore, two pairs of adjacent horizontal pixel lines are turned on. Subsequent rows exert an adverse effect of the voltage on the previous row via the auxiliary capacitance line and the auxiliary capacitance (Cs) between pixel lines, and hold an abnormal liquid crystal drive voltage deviating from a predetermined holding voltage. It was supposed to be. Also, when the scanning voltage waveform as shown in FIG. 11 is used, each TFT is selected in one scanning selection period between the horizontal pixel lines sharing the auxiliary capacitance Cs, almost similarly to the above. Later, it fell and O
The TFT of the next horizontal pixel line substantially rises to the ON state in the middle of the period in which it is still in the ON state before becoming the FF, and therefore, the horizontal pixel lines adjacent to each other are substantially made into the auxiliary capacitance line. , And the abnormal liquid crystal driving voltage deviating from the predetermined holding voltage is held due to the influence of the voltages via the auxiliary capacitance Cs.

【００５６】しかして本発明によれば、上述の各実施例
で示したように、隣り合う水平画素ラインごとの画素電
圧同士の電圧の悪影響を解消して、良好な表示品位の画
像を形成することが可能である。According to the present invention, however, as shown in each of the above-described embodiments, the adverse effect of the voltage between the pixel voltages of adjacent horizontal pixel lines is eliminated, and an image of good display quality is formed. It is possible.

【００５７】[0057]

【発明の効果】以上，詳細な説明で明示したように、本
発明によれば、表示画像の劣化がなく、高品位な表示画
像を実現できる。As described above in detail, according to the present invention, it is possible to realize a high-quality display image without deterioration of the display image.

【図面の簡単な説明】[Brief description of drawings]

【図１】第１の実施例の液晶表示装置の概要構造を示す
図である。FIG. 1 is a diagram showing a schematic structure of a liquid crystal display device of a first embodiment.

【図２】第１の実施例の液晶表示装置の画素部分を拡大
して示す図である。FIG. 2 is an enlarged view showing a pixel portion of the liquid crystal display device of the first embodiment.

【図３】第１の実施例の液晶表示装置の補助容量Ｃｓ部
分を拡大して示す断面図である。FIG. 3 is an enlarged cross-sectional view showing an auxiliary capacitance Cs portion of the liquid crystal display device of the first embodiment.

【図４】第１の実施例の液晶表示装置の液晶駆動電圧波
形を示す図である。FIG. 4 is a diagram showing a liquid crystal drive voltage waveform of the liquid crystal display device of the first embodiment.

【図５】第１の実施例の液晶表示装置の第１フィールド
の走査電圧波形を示す図である。FIG. 5 is a diagram showing a scanning voltage waveform in a first field of the liquid crystal display device of the first embodiment.

【図６】第１の実施例の液晶表示装置の第２フィールド
の走査電圧波形を示す図である。FIG. 6 is a diagram showing a scanning voltage waveform of a second field of the liquid crystal display device of the first embodiment.

【図７】図５、６に示した実施例に対する比較例とし
て、従来の駆動法の駆動電圧波形を示す図である。FIG. 7 is a diagram showing a drive voltage waveform of a conventional drive method as a comparative example with respect to the examples shown in FIGS.

【図８】第２の実施例の駆動電圧波形を示す図である。FIG. 8 is a diagram showing drive voltage waveforms according to the second embodiment.

【図９】第２の実施例における、第１フィールドで対向
電極電位に対して負極性の映像信号の書き込みを行なう
垂直画素ラインの各表示画素の電極電位の変化を示す図
である。FIG. 9 is a diagram showing changes in the electrode potential of each display pixel in a vertical pixel line in which a negative video signal is written with respect to the counter electrode potential in the first field in the second embodiment.

【図１０】第２の実施例における、第２フィールドで対
向電極電位に対して正極性の映像信号の書き込みを行な
う垂直画素ラインの各表示画素の電極電位の変化を示す
図である。FIG. 10 is a diagram showing a change in electrode potential of each display pixel of a vertical pixel line in which a positive polarity video signal is written with respect to a counter electrode potential in a second field in the second embodiment.

【図１１】図９、１０に示した実施例に対する比較例と
して、従来の駆動法の駆動電圧波形を示す図である。FIG. 11 is a diagram showing drive voltage waveforms of a conventional drive method as a comparative example with respect to the examples shown in FIGS.

【図１２】第２の実施例の液晶表示装置における、第１
フィールドで画素電極に対向電極電位Ｖｃよりも高電位
側の信号電圧Ｖｓ2 を用いた書き込みを行ない、第２フ
ィールドで画素電極に対向電極電位Ｖｃよりも低電位側
の信号電圧Ｖｓ1 を用いた書き込みを行なった場合の走
査電圧波形を示す図である。FIG. 12 shows a first example of the liquid crystal display device according to the second embodiment.
In the field, writing is performed using the signal voltage Vs2 on the pixel electrode higher than the counter electrode potential Vc, and in the second field, writing is performed on the pixel electrode using the signal voltage Vs1 lower than the counter electrode potential Vc. It is a figure which shows the scanning voltage waveform at the time of performing.

【図１３】従来の補助容量（Ｃｓ）を共用する液晶表示
装置の画素部分の構造を示す図である。FIG. 13 is a diagram showing a structure of a pixel portion of a liquid crystal display device sharing a conventional auxiliary capacitance (Cs).

【図１４】ハイビジョン放映の映像信号電圧波形を示す
図である。FIG. 14 is a diagram showing a video signal voltage waveform for high definition broadcasting.

【図１５】コンピュータの画像表示用の映像信号電圧波
形を示す図である。FIG. 15 is a diagram showing a video signal voltage waveform for image display of a computer.

【符号の説明】[Explanation of symbols]

１０１………石英基板 １０２………表示領域 １０３………走査ドライバ回路 １０４………信号ドライバ回路 １０５………液晶駆動回路 １０６………信号線 １０７ａ、ｂ、 ａ´、ｂ´…走査線 １０８ａ、ｂ、 ａ´、ｂ´…ＴＦＴ １０９ａ、ｂ、 ａ´、ｂ´…画素電極 101 ... Quartz substrate 102 ... Display area 103 ... Scan driver circuit 104 ... Signal driver circuit 105 ... Liquid crystal drive circuit 106 ... Signal lines 107a, b, a ', b' ... Scan Lines 108a, b, a ', b' ... TFTs 109a, b, a ', b' ... Pixel electrodes

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 第１の基板上にマトリックス状に配列さ
れた複数の走査線および複数の信号線と、該マトリック
スの各格子ごとに配設された画素電極と、該画素電極に
接続され、走査線から印加された走査電圧により制御さ
れて信号線から供給される画像信号電圧の全画素電極へ
の印加を制御するスイッチング素子とが形成されたアレ
イ基板と、前記画素電極に対向してほぼ平行に間隙を有
して対向配置される対向電極が第２の基板上に形成され
た対向基板と、前記アレイ基板と前記対向基板との間隙
に周囲を封止して注入・挟持された液晶層と、隣り合う
２つの行の画素電極ごとに共通に接続され該２つの画素
電極の電位の保持を補助する補助容量と、前記走査線に
走査電圧を印加する走査ドライバ回路と前記信号線に画
像信号電圧を印加する信号ドライバ回路とを有する液晶
駆動回路と、を備えたアクティブマトリックス型の液晶
表示装置において、 １つの行の水平画素ラインの画素電極に接続されたスイ
ッチ素子の駆動電圧の立下がり時のオン期間と、次の行
の水平画素ラインの画素電極に接続されたスイッチング
素子の駆動電圧の立上がり時のオン期間とが重複するこ
となく、 1つの行のＯＦＦするタイミングと次の行のＯ
Ｎするタイミングとが前記 1つの行と前記次の行に対応
した画像信号の間に設けられたブランキング期間内にあ
るように、前記走査線に走査電圧を印加し前記画素電極
に画像信号電圧を印加する液晶駆動回路を具備すること
を特徴とする液晶表示装置。1. A plurality of scanning lines and a plurality of signal lines arranged in a matrix on a first substrate, a pixel electrode provided for each grid of the matrix, and connected to the pixel electrode, An array substrate formed with a switching element that is controlled by a scanning voltage applied from a scanning line and controls application of an image signal voltage supplied from a signal line to all pixel electrodes; A counter substrate having counter electrodes arranged in parallel and facing each other with a gap therebetween, and a liquid crystal injected and sandwiched by sealing the periphery in the gap between the array substrate and the counter substrate. A layer, an auxiliary capacitance that is commonly connected to the pixel electrodes of two adjacent rows and that assists in holding the potential of the two pixel electrodes, a scan driver circuit that applies a scan voltage to the scan line, and the signal line. Apply image signal voltage An active matrix type liquid crystal display device including a liquid crystal drive circuit having a signal driver circuit for controlling a switching element connected to a pixel electrode of a horizontal pixel line of one row, and an ON period at a fall of a drive voltage of the switch element. And the ON period when the drive voltage of the switching element connected to the pixel electrode of the horizontal pixel line of the next row rises do not overlap with each other, the timing of turning OFF one row and the O timing of the next row.
The scanning voltage is applied to the scanning lines and the image signal voltage is applied to the pixel electrodes so that the timing of N is within the blanking period provided between the image signals corresponding to the one row and the next row. A liquid crystal display device comprising a liquid crystal drive circuit for applying a voltage. 【請求項２】 請求項１記載の液晶表示装置において、 前記スイッチ素子がｎチャネルＴＦＴで、 前記１つの行の画素電極に接続されたＴＦＴのゲート電
圧からしきい値電圧を引いた値が該ＴＦＴに接続された
信号線の電圧よりも低くなった後に、前記次の行の画素
電極に接続されたＴＦＴのゲート電圧からしきい値電圧
を引いた値が該ＴＦＴに接続された信号線の電圧及び画
素電極の電圧のうちいずれか低い方の電圧よりも高くな
る波形の走査電圧を前記走査線に印加する液晶駆動回路
を具備することを特徴とする液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the switch element is an n-channel TFT, and a value obtained by subtracting a threshold voltage from a gate voltage of the TFT connected to the pixel electrode of the one row is After the voltage becomes lower than the voltage of the signal line connected to the TFT, the value obtained by subtracting the threshold voltage from the gate voltage of the TFT connected to the pixel electrode of the next row is the value of the signal line connected to the TFT. A liquid crystal display device comprising a liquid crystal driving circuit for applying a scanning voltage having a waveform higher than the lower one of the voltage and the voltage of the pixel electrode to the scanning line. 【請求項３】 請求項２に記載の液晶表示装置におい
て、 前記液晶駆動回路は、前記画素電極に対向電極電位より
も低い電位側の画像信号電圧の書き込みを行なう場合に
は、前記前の行の画素電極に接続されたＴＦＴのゲート
電圧が前記信号線の電圧よりも低くなった後に、次の行
のゲート電圧が信号線の電圧よりも高くなり、 前記画素電極に前記対向電極電位よりも高電位側の画像
信号電圧の書き込みを行なう場合には、前記前の行の画
素電極に接続されたゲート電圧が信号線の電圧よりも低
くなった後に、前記次の行のゲート電圧が画素電極の電
圧よりも高くなる走査電圧を前記走査線に印加する液晶
駆動回路を具備することを特徴とする液晶表示装置。3. The liquid crystal display device according to claim 2, wherein when the liquid crystal drive circuit writes an image signal voltage on a potential side lower than a counter electrode potential to the pixel electrode, the previous row is used. After the gate voltage of the TFT connected to the pixel electrode becomes lower than the voltage of the signal line, the gate voltage of the next row becomes higher than the voltage of the signal line, and the pixel electrode becomes higher than the counter electrode potential in the pixel electrode. When writing the image signal voltage on the high potential side, after the gate voltage connected to the pixel electrode of the previous row becomes lower than the voltage of the signal line, the gate voltage of the next row is changed to the pixel electrode. A liquid crystal display device comprising a liquid crystal driving circuit for applying a scanning voltage higher than the voltage of 1 to the scanning line. 【請求項４】 請求項１記載の液晶表示装置において、 前記スイッチ素子がｐチャンネルＴＦＴで、 前記液晶駆動回路は、前記画素電極に対向電極電位より
も低い電位側の画像信号電圧の書き込みを行なう場合に
は、前記前の行の画素電極に接続されたＴＦＴのゲート
電圧からしきい値電圧を引いた値が信号線の電圧よりも
高くなった後に、次の行のゲート電圧からしきい値電圧
を引いた値が画素電極の電圧よりも低くなり、 前記画素電極に前記対向電極電位よりも高電位側の画像
信号電圧の書き込みを行う場合には、前記前の行の画素
電極に接続されたゲート電圧からしきい値電圧を引いた
値が信号線の電圧よりも高くなった後に、前記次の行の
ゲート電圧からしきい値電圧を引いた値が信号線の電圧
よりも低くなる走査電圧を前記走査線に印加する液晶駆
動回路を具備することを特徴とする液晶表示装置。4. The liquid crystal display device according to claim 1, wherein the switch element is a p-channel TFT, and the liquid crystal driving circuit writes an image signal voltage on a potential side lower than a counter electrode potential to the pixel electrode. In this case, after the value obtained by subtracting the threshold voltage from the gate voltage of the TFT connected to the pixel electrode of the previous row becomes higher than the voltage of the signal line, the threshold voltage is changed from the gate voltage of the next row. The value obtained by subtracting the voltage becomes lower than the voltage of the pixel electrode, and when writing the image signal voltage on the higher potential side than the counter electrode potential to the pixel electrode, it is connected to the pixel electrode of the previous row. Scanning in which the value obtained by subtracting the threshold voltage from the gate voltage of the next row becomes lower than the voltage of the signal line after the value obtained by subtracting the threshold voltage from the gate voltage becomes higher than the voltage of the signal line. Voltage the scan line A liquid crystal display device comprising a liquid crystal drive circuit for applying to the liquid crystal display device.