JPH0870572A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JPH0870572A JPH0870572A JP6203166A JP20316694A JPH0870572A JP H0870572 A JPH0870572 A JP H0870572A JP 6203166 A JP6203166 A JP 6203166A JP 20316694 A JP20316694 A JP 20316694A JP H0870572 A JPH0870572 A JP H0870572A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- switching
- switching transistor
- voltage
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 本発明は、発生ノイズ、耐圧共に適切な値以
下に抑えながら、軽負荷時でもスイッチング損失が少な
い高効率のスイッチング電源回路を提供することを目的
とする。 【構成】 メインスイッチングトランジスタ13はスイ
ッチング制御回路14の出力パルスによりスイッチング
される。メインスイッチングトランジスタ13のベース
・コレクタ間にはミラー積分用コンデンサ21に直列に
ツェナーダイオード22が接続されている。メインスイ
ッチングトランジスタ13がオフした時からコレクタ・
エミッタ間電圧VCEが所定電圧VZ に達するまでは、ツ
ェナーダイオード22がオフでコンデンサ21を非作動
状態とし、VZ に達した後は、ツェナーダイオード22
のオンによりコンデンサ21が働き出す。これにより、
VCEの立ち上がり速度が従来よりも速くなる。
下に抑えながら、軽負荷時でもスイッチング損失が少な
い高効率のスイッチング電源回路を提供することを目的
とする。 【構成】 メインスイッチングトランジスタ13はスイ
ッチング制御回路14の出力パルスによりスイッチング
される。メインスイッチングトランジスタ13のベース
・コレクタ間にはミラー積分用コンデンサ21に直列に
ツェナーダイオード22が接続されている。メインスイ
ッチングトランジスタ13がオフした時からコレクタ・
エミッタ間電圧VCEが所定電圧VZ に達するまでは、ツ
ェナーダイオード22がオフでコンデンサ21を非作動
状態とし、VZ に達した後は、ツェナーダイオード22
のオンによりコンデンサ21が働き出す。これにより、
VCEの立ち上がり速度が従来よりも速くなる。
Description
【0001】
【産業上の利用分野】本発明はスイッチング電源回路に
係り、特に直流信号を交流信号に変換し、スイッチング
トランスにより変圧した後、直流電圧に再び変換して電
源電圧として出力するスイッチング電源回路に関する。
係り、特に直流信号を交流信号に変換し、スイッチング
トランスにより変圧した後、直流電圧に再び変換して電
源電圧として出力するスイッチング電源回路に関する。
【0002】
【従来の技術】従来より、直流信号を交流信号に変換
し、スイッチングトランスにより変圧した後、直流電圧
に再び変換して電源電圧として出力するスイッチング電
源回路は種々の構成のものが知られている。図5はその
従来のスイッチング電源回路のうち実開昭63−687
号公報記載の回路図を示す。
し、スイッチングトランスにより変圧した後、直流電圧
に再び変換して電源電圧として出力するスイッチング電
源回路は種々の構成のものが知られている。図5はその
従来のスイッチング電源回路のうち実開昭63−687
号公報記載の回路図を示す。
【0003】この従来のスイッチング電源回路は、図5
に示すように、直流電圧を次段に与える平滑用電解コン
デンサ11と、このコンデンサ11の一端が一次巻線に
接続されているスイッチングトランス12と、コレクタ
がスイッチングトランス12の一次巻線の他端に接続さ
れているメインスイッチングトランジスタ13と、この
トランジスタ13をスイッチング制御するスイッチング
制御回路14と、抵抗15及びコンデンサ16の直列回
路と、ツェナーダイオード17と、スイッチングトラン
ス12の二次巻線出力側に設けられた整流器18及び電
解コンデンサ19より構成されている。
に示すように、直流電圧を次段に与える平滑用電解コン
デンサ11と、このコンデンサ11の一端が一次巻線に
接続されているスイッチングトランス12と、コレクタ
がスイッチングトランス12の一次巻線の他端に接続さ
れているメインスイッチングトランジスタ13と、この
トランジスタ13をスイッチング制御するスイッチング
制御回路14と、抵抗15及びコンデンサ16の直列回
路と、ツェナーダイオード17と、スイッチングトラン
ス12の二次巻線出力側に設けられた整流器18及び電
解コンデンサ19より構成されている。
【0004】メインスイッチングトランジスタ13のコ
レクタ・エミッタ間に接続された抵抗15及びコンデン
サ16の直列回路はスナバー回路を構成している。ま
た、このスナバー回路に並列にツェナーダイオード17
が接続されている。
レクタ・エミッタ間に接続された抵抗15及びコンデン
サ16の直列回路はスナバー回路を構成している。ま
た、このスナバー回路に並列にツェナーダイオード17
が接続されている。
【0005】次に、この従来のスイッチング電源回路の
動作について説明する。メインスイッチングトランジス
タ13はスイッチング制御回路14の出力パルスがハイ
レベルのときオン、ローレベルのときオフにスイッチン
グされる。メインスイッチングトランジスタ13がオン
のときには、電解コンデンサ11の両端の直流電圧がス
イッチングトランス12の一次巻線に印加されると共
に、メインスイッチングトランジスタ13のコレクタ・
エミッタ間電圧VCEが0Vとなり、また、そのコレクタ
電流ICがオン直後から直線的に増加する。
動作について説明する。メインスイッチングトランジス
タ13はスイッチング制御回路14の出力パルスがハイ
レベルのときオン、ローレベルのときオフにスイッチン
グされる。メインスイッチングトランジスタ13がオン
のときには、電解コンデンサ11の両端の直流電圧がス
イッチングトランス12の一次巻線に印加されると共
に、メインスイッチングトランジスタ13のコレクタ・
エミッタ間電圧VCEが0Vとなり、また、そのコレクタ
電流ICがオン直後から直線的に増加する。
【0006】メインスイッチングトランジスタ13がオ
ンからオフに切り換わると、メインスイッチングトラン
ジスタ13がオフする直前に、スイッチングトランス1
2の一次巻線に蓄積されているエネルギーにより、メイ
ンスイッチングトランジスタ13のコレクタ・エミッタ
間に急峻なスパイク電圧が発生する。
ンからオフに切り換わると、メインスイッチングトラン
ジスタ13がオフする直前に、スイッチングトランス1
2の一次巻線に蓄積されているエネルギーにより、メイ
ンスイッチングトランジスタ13のコレクタ・エミッタ
間に急峻なスパイク電圧が発生する。
【0007】この急峻なスパイク電圧は、発生ノイズの
増大、メインスイッチングトランジスタ13の耐圧オー
バーにつながるため、抵抗15及びコンデンサ16から
なるスナバー回路により、スパイク電圧の立ち上がり速
度を遅らせると共に、ツェナーダイオード17がスパイ
ク電圧のピーク値を抑える。
増大、メインスイッチングトランジスタ13の耐圧オー
バーにつながるため、抵抗15及びコンデンサ16から
なるスナバー回路により、スパイク電圧の立ち上がり速
度を遅らせると共に、ツェナーダイオード17がスパイ
ク電圧のピーク値を抑える。
【0008】これにより、重負荷時には、メインスイッ
チングトランジスタ13のコレクタ・エミッタ間電圧V
CEは、図6(A1)に示す如くスパイク電圧のピーク
値が抑えられたものになり、また、コレクタ電流ICは
同図(B1)に示す如くになる。しかし、コレクタ・エ
ミッタ間電圧VCEとコレクタ電流ICとの積で表され
るスイッチング損失は、図6(C1)に示すように、ス
イッチングトランジスタ13がオンからオフへ切り換わ
った時に大なるスイッチング損失が生じる。
チングトランジスタ13のコレクタ・エミッタ間電圧V
CEは、図6(A1)に示す如くスパイク電圧のピーク
値が抑えられたものになり、また、コレクタ電流ICは
同図(B1)に示す如くになる。しかし、コレクタ・エ
ミッタ間電圧VCEとコレクタ電流ICとの積で表され
るスイッチング損失は、図6(C1)に示すように、ス
イッチングトランジスタ13がオンからオフへ切り換わ
った時に大なるスイッチング損失が生じる。
【0009】一方、軽負荷時には、メインスイッチング
トランジスタ13のオン期間が短く、コレクタ・エミッ
タ間電圧VCEは図6(A2)に示す如くスパイク電圧
のピーク値が抑えられたものになり、また、コレクタ電
流ICは同図(B2)に示す如くピーク値が低くなる。
従って、軽負荷時のスイッチング損失は、図6(C2)
に示される。
トランジスタ13のオン期間が短く、コレクタ・エミッ
タ間電圧VCEは図6(A2)に示す如くスパイク電圧
のピーク値が抑えられたものになり、また、コレクタ電
流ICは同図(B2)に示す如くピーク値が低くなる。
従って、軽負荷時のスイッチング損失は、図6(C2)
に示される。
【0010】
【発明が解決しようとする課題】このように、従来のス
イッチング電源回路では、重負荷時のように上記コレク
タ・エミッタ間電圧VCEのスパイク電圧のピーク値が
高い時に、発生ノイズの増大を所定値以下に抑え、か
つ、メインスイッチングトランジスタ13の耐圧をオー
バーしないように、スパイク電圧の立ち上がり速度をス
ナバー回路により遅らせているが、スパイク電圧のピー
ク値に関係なく立ち上がり速度を遅らせているため、軽
負荷時のように上記コレクタ・エミッタ間電圧VCEの
スパイク電圧のピーク値が低い時には、スイッチング損
失を小さくするために立ち上がり速度を速くしても発生
ノイズ、耐圧共に問題ないにもかかわらず、立ち上がり
速度を遅らせてしまい、その結果、余計なスイッチング
損失が生じるという問題がある。
イッチング電源回路では、重負荷時のように上記コレク
タ・エミッタ間電圧VCEのスパイク電圧のピーク値が
高い時に、発生ノイズの増大を所定値以下に抑え、か
つ、メインスイッチングトランジスタ13の耐圧をオー
バーしないように、スパイク電圧の立ち上がり速度をス
ナバー回路により遅らせているが、スパイク電圧のピー
ク値に関係なく立ち上がり速度を遅らせているため、軽
負荷時のように上記コレクタ・エミッタ間電圧VCEの
スパイク電圧のピーク値が低い時には、スイッチング損
失を小さくするために立ち上がり速度を速くしても発生
ノイズ、耐圧共に問題ないにもかかわらず、立ち上がり
速度を遅らせてしまい、その結果、余計なスイッチング
損失が生じるという問題がある。
【0011】本発明は上記の点に鑑みなされたもので、
軽負荷時でもスイッチング損失が少ない高効率のスイッ
チング電源回路を提供することを目的とする。
軽負荷時でもスイッチング損失が少ない高効率のスイッ
チング電源回路を提供することを目的とする。
【0012】また、本発明の他の目的は、発生ノイズ、
耐圧共に適切な値以下に抑えながら、スイッチングトラ
ンジスタのコレクタ・エミッタ間電圧の立ち上がり速度
を極力速くし得るスイッチング電源回路を提供すること
にある。
耐圧共に適切な値以下に抑えながら、スイッチングトラ
ンジスタのコレクタ・エミッタ間電圧の立ち上がり速度
を極力速くし得るスイッチング電源回路を提供すること
にある。
【0013】
【課題を解決するための手段】本発明は上記の目的を達
成するため、直流電源に一次巻線が接続されたスイッチ
ングトランスと、スイッチングトランスの一次巻線の一
端にコレクタが接続されたメインスイッチングトランジ
スタと、メインスイッチングトランジスタのベースにス
イッチングパルスを印加するスイッチング制御回路と、
スイッチングトランスの二次巻線に接続された整流回路
とを有し、更にメインスイッチングトランジスタのベー
ス・コレクタ間に接続されたミラー積分コンデンサとツ
ェナーダイオードからなる直列回路、若しくはメインス
イッチングトランジスタのコレクタ・エミッタ間に接続
されたスナバー回路及びツェナーダイオードからなる直
列回路、又はスイッチングトランスの一次巻線に並列に
接続された抵抗及びダイオードからなる第1の直列回路
と、抵抗に並列に接続されたコンデンサ及びツェナーダ
イオードからなる第2の直列回路とからなる構成とした
ものである。
成するため、直流電源に一次巻線が接続されたスイッチ
ングトランスと、スイッチングトランスの一次巻線の一
端にコレクタが接続されたメインスイッチングトランジ
スタと、メインスイッチングトランジスタのベースにス
イッチングパルスを印加するスイッチング制御回路と、
スイッチングトランスの二次巻線に接続された整流回路
とを有し、更にメインスイッチングトランジスタのベー
ス・コレクタ間に接続されたミラー積分コンデンサとツ
ェナーダイオードからなる直列回路、若しくはメインス
イッチングトランジスタのコレクタ・エミッタ間に接続
されたスナバー回路及びツェナーダイオードからなる直
列回路、又はスイッチングトランスの一次巻線に並列に
接続された抵抗及びダイオードからなる第1の直列回路
と、抵抗に並列に接続されたコンデンサ及びツェナーダ
イオードからなる第2の直列回路とからなる構成とした
ものである。
【0014】
【作用】本発明では、メインスイッチングトランジスタ
のコレクタ・エミッタ間の電圧が所定値以上の時に、前
記直列回路を構成するツェナーダイオードあるいは前記
第2の直列回路を構成するツェナーダイオードをオンと
するようにしたため、メインスイッチングトランジスタ
がオンからオフへ切り換わった時からメインスイッチン
グトランジスタのコレクタ・エミッタ間の電圧がツェナ
ーダイオードをオンとする所定値以上に達するまでは、
ツェナーダイオードに直列に接続されているミラー積分
コンデンサ若しくはスナバー回路又は第2の直列回路の
コンデンサがツェナーダイオードがオフであるため動作
しない。
のコレクタ・エミッタ間の電圧が所定値以上の時に、前
記直列回路を構成するツェナーダイオードあるいは前記
第2の直列回路を構成するツェナーダイオードをオンと
するようにしたため、メインスイッチングトランジスタ
がオンからオフへ切り換わった時からメインスイッチン
グトランジスタのコレクタ・エミッタ間の電圧がツェナ
ーダイオードをオンとする所定値以上に達するまでは、
ツェナーダイオードに直列に接続されているミラー積分
コンデンサ若しくはスナバー回路又は第2の直列回路の
コンデンサがツェナーダイオードがオフであるため動作
しない。
【0015】そして、メインスイッチングトランジスタ
のコレクタ・エミッタ間の電圧が上記所定値に達してか
らツェナーダイオードがオンとされるため、ツェナーダ
イオードに直列に接続されているミラー積分コンデンサ
若しくはスナバー回路又は第2の直列回路のコンデンサ
を動作させることができる。
のコレクタ・エミッタ間の電圧が上記所定値に達してか
らツェナーダイオードがオンとされるため、ツェナーダ
イオードに直列に接続されているミラー積分コンデンサ
若しくはスナバー回路又は第2の直列回路のコンデンサ
を動作させることができる。
【0016】
【実施例】次に、本発明の各実施例について説明する。
図1は本発明の第1実施例の回路図を示す。同図中、図
5と同一構成部分には同一符号を付してある。図1に示
すように、本実施例は、電解コンデンサ11、スイッチ
ングトランス12、NPN型のメインスイッチングトラ
ンジスタ13、スイッチング制御回路14、整流器18
及び電解コンデンサ19は従来と同様の構成であり、従
来のスナバー回路に代えてメインスイッチングトランジ
スタ13のコレクタ・ベース間に直列にコンデンサ21
及びツェナーダイオード22を接続した構成である。整
流器18及び電解コンデンサ19は整流回路を構成して
いる。また、電解コンデンサ11は直流電源に接続され
ている。
図1は本発明の第1実施例の回路図を示す。同図中、図
5と同一構成部分には同一符号を付してある。図1に示
すように、本実施例は、電解コンデンサ11、スイッチ
ングトランス12、NPN型のメインスイッチングトラ
ンジスタ13、スイッチング制御回路14、整流器18
及び電解コンデンサ19は従来と同様の構成であり、従
来のスナバー回路に代えてメインスイッチングトランジ
スタ13のコレクタ・ベース間に直列にコンデンサ21
及びツェナーダイオード22を接続した構成である。整
流器18及び電解コンデンサ19は整流回路を構成して
いる。また、電解コンデンサ11は直流電源に接続され
ている。
【0017】上記のツェナーダイオード22のアノード
は、メインスイッチングトランジスタ13のベースとス
イッチング制御回路14の出力端との接続点に接続さ
れ、またツェナーダイオード22のカソードは、コンデ
ンサ21を介してメインスイッチングトランジスタ13
のコレクタとスイッチングトランス12の一次巻線の他
端との接続点に接続されている。
は、メインスイッチングトランジスタ13のベースとス
イッチング制御回路14の出力端との接続点に接続さ
れ、またツェナーダイオード22のカソードは、コンデ
ンサ21を介してメインスイッチングトランジスタ13
のコレクタとスイッチングトランス12の一次巻線の他
端との接続点に接続されている。
【0018】スイッチング制御回路14はメインスイッ
チングトランジスタ13の駆動パルス幅あるいはスイッ
チング周波数を制御する。コンデンサ21はミラー積分
用コンデンサであり、メインスイッチングトランジスタ
13のコレクタ・エミッタ間電圧VCEの立ち上がり、
立ち下がり速度を遅くさせる。
チングトランジスタ13の駆動パルス幅あるいはスイッ
チング周波数を制御する。コンデンサ21はミラー積分
用コンデンサであり、メインスイッチングトランジスタ
13のコレクタ・エミッタ間電圧VCEの立ち上がり、
立ち下がり速度を遅くさせる。
【0019】次に、本実施例の動作について説明する。
メインスイッチングトランジスタ13は、スイッチング
制御回路14よりベースに入力されるスイッチングパル
スによりスイッチング制御される。これにより、電解コ
ンデンサ11の両端の直流電圧はメインスイッチングト
ランジスタ13のスイッチングにより高周波交流電圧化
されて、スイッチングトランス12の一次巻線に印加さ
れる。
メインスイッチングトランジスタ13は、スイッチング
制御回路14よりベースに入力されるスイッチングパル
スによりスイッチング制御される。これにより、電解コ
ンデンサ11の両端の直流電圧はメインスイッチングト
ランジスタ13のスイッチングにより高周波交流電圧化
されて、スイッチングトランス12の一次巻線に印加さ
れる。
【0020】メインスイッチングトランジスタ13がオ
ンにされると、そのコレクタ・エミッタ間電圧VCEが
0Vになり、コレクタ電流ICが0Aより所定値に向か
って直線的に増加していく。続いて、メインスイッチン
グトランジスタ13がオフにされると、オフの直前にス
イッチングトランス12の一次巻線に蓄積されているエ
ネルギーにより、メインスイッチングトランジスタ13
のコレクタ・エミッタ間電圧VCEが急激に増加すると
共に、コレクタ電流ICが急減する。
ンにされると、そのコレクタ・エミッタ間電圧VCEが
0Vになり、コレクタ電流ICが0Aより所定値に向か
って直線的に増加していく。続いて、メインスイッチン
グトランジスタ13がオフにされると、オフの直前にス
イッチングトランス12の一次巻線に蓄積されているエ
ネルギーにより、メインスイッチングトランジスタ13
のコレクタ・エミッタ間電圧VCEが急激に増加すると
共に、コレクタ電流ICが急減する。
【0021】ここで、本実施例の電解コンデンサ19の
両端の直流電源電圧が印加される負荷が重い場合は、メ
インスイッチングトランジスタ13がオフした時からメ
インスイッチングトランジスタ13のコレクタ・エミッ
タ間電圧VCEが急激に増加して図2(A1)にVZで
示す所定電圧に達し、この時にツェナーダイオード22
がオフからオンとなる。
両端の直流電源電圧が印加される負荷が重い場合は、メ
インスイッチングトランジスタ13がオフした時からメ
インスイッチングトランジスタ13のコレクタ・エミッ
タ間電圧VCEが急激に増加して図2(A1)にVZで
示す所定電圧に達し、この時にツェナーダイオード22
がオフからオンとなる。
【0022】その結果、コンデンサ21に充電電流が流
れ始めてコレクタ・エミッタ間電圧VCEの立ち上がり
速度が遅くなる。また、この重負荷時のコレクタ電流I
Cは図2(B1)に示すように、コレクタ・エミッタ間
電圧VCEが所定電圧VZに達した時点から、その立ち
下がり速度が遅くなる。
れ始めてコレクタ・エミッタ間電圧VCEの立ち上がり
速度が遅くなる。また、この重負荷時のコレクタ電流I
Cは図2(B1)に示すように、コレクタ・エミッタ間
電圧VCEが所定電圧VZに達した時点から、その立ち
下がり速度が遅くなる。
【0023】このように、本実施例では、メインスイッ
チングトランジスタ13がオフした時からコレクタ・エ
ミッタ間電圧VCEが所定電圧VZに達するまでは、ツ
ェナーダイオード22がオフでコンデンサ21を非作動
状態としているため、従来に比べてコレクタ・エミッタ
間電圧VCEの立ち上がり速度が速く急激に増加する。
チングトランジスタ13がオフした時からコレクタ・エ
ミッタ間電圧VCEが所定電圧VZに達するまでは、ツ
ェナーダイオード22がオフでコンデンサ21を非作動
状態としているため、従来に比べてコレクタ・エミッタ
間電圧VCEの立ち上がり速度が速く急激に増加する。
【0024】一方、コレクタ・エミッタ間電圧VCEが
所定電圧VZに達した後は、ツェナーダイオード22の
オンによりコンデンサ21が働き出すため、コレクタ・
エミッタ間電圧VCEの立ち上がり速度を遅くすること
ができ、これにより発生ノイズをあるレベル以下に抑え
ることができると共に、コレクタ・エミッタ間電圧V
CEがスイッチングトランジスタ13の耐圧をオーバー
することを防止することができる。
所定電圧VZに達した後は、ツェナーダイオード22の
オンによりコンデンサ21が働き出すため、コレクタ・
エミッタ間電圧VCEの立ち上がり速度を遅くすること
ができ、これにより発生ノイズをあるレベル以下に抑え
ることができると共に、コレクタ・エミッタ間電圧V
CEがスイッチングトランジスタ13の耐圧をオーバー
することを防止することができる。
【0025】従って、本実施例ではコレクタ・エミッタ
間電圧VCEとコレクタ電流ICとの積で表されるスイ
ッチング損失は、図2(C1)に示すように、スイッチ
ングトランジスタ13がオンからオフへ切り換わった時
でも小に抑えることができる。
間電圧VCEとコレクタ電流ICとの積で表されるスイ
ッチング損失は、図2(C1)に示すように、スイッチ
ングトランジスタ13がオンからオフへ切り換わった時
でも小に抑えることができる。
【0026】また、本実施例回路に接続される負荷が軽
いときには、メインスイッチングトランジスタ13のオ
ン期間が短く、コレクタ・エミッタ間電圧VCEは図2
(A2)に示す如くスパイク電圧のピーク値が抑えられ
たものになり、また、コレクタ電流ICは同図(B2)
に示す如くピーク値が低くなる。
いときには、メインスイッチングトランジスタ13のオ
ン期間が短く、コレクタ・エミッタ間電圧VCEは図2
(A2)に示す如くスパイク電圧のピーク値が抑えられ
たものになり、また、コレクタ電流ICは同図(B2)
に示す如くピーク値が低くなる。
【0027】従って、軽負荷時のスイッチング損失は、
図2(C2)に示す如く、重負荷時及び従来の軽負荷時
よりも小さいことは勿論のこと、本実施例ではメインス
イッチングトランジスタ13がオンからオフへ切り換わ
った時の方が、むしろオフからオンへ切り換わった時よ
りも小さくされる。
図2(C2)に示す如く、重負荷時及び従来の軽負荷時
よりも小さいことは勿論のこと、本実施例ではメインス
イッチングトランジスタ13がオンからオフへ切り換わ
った時の方が、むしろオフからオンへ切り換わった時よ
りも小さくされる。
【0028】すなわち、軽負荷時もメインスイッチング
トランジスタ13がオフした時からコレクタ・エミッタ
間電圧VCEが所定電圧VZに達するまでは、ツェナー
ダイオード22がオフでコンデンサ21を非作動状態と
しているため、従来に比べてコレクタ・エミッタ間電圧
VCEの立ち上がり速度を速くできる。
トランジスタ13がオフした時からコレクタ・エミッタ
間電圧VCEが所定電圧VZに達するまでは、ツェナー
ダイオード22がオフでコンデンサ21を非作動状態と
しているため、従来に比べてコレクタ・エミッタ間電圧
VCEの立ち上がり速度を速くできる。
【0029】一方、コレクタ・エミッタ間電圧VCEが
所定電圧VZに達した後は、ツェナーダイオード22の
オンによりコンデンサ21が働き出すため、元々軽負荷
時はコレクタ・エミッタ間電圧VCEのピーク値が低い
が、更にピーク値が低く抑えられることから、発生ノイ
ズやスイッチングトランジスタ13の耐圧オーバーは問
題とならない。
所定電圧VZに達した後は、ツェナーダイオード22の
オンによりコンデンサ21が働き出すため、元々軽負荷
時はコレクタ・エミッタ間電圧VCEのピーク値が低い
が、更にピーク値が低く抑えられることから、発生ノイ
ズやスイッチングトランジスタ13の耐圧オーバーは問
題とならない。
【0030】なお、本実施例回路に接続される負荷が上
記よりも更に軽いときには、上記コレクタ・エミッタ間
電圧VCEは図2(A2)に示す波形よりも更にピーク
値が低く所定電圧VZに達しないため、ツェナーダイオ
ード22がオンせず、上記コレクタ・エミッタ間電圧V
CEは急峻に立ち上がる。しかし、上記ピーク値が図2
(A2)に示すピーク値よりも更に低いため、発生ノイ
ズ及び耐圧はともに問題とはならない。
記よりも更に軽いときには、上記コレクタ・エミッタ間
電圧VCEは図2(A2)に示す波形よりも更にピーク
値が低く所定電圧VZに達しないため、ツェナーダイオ
ード22がオンせず、上記コレクタ・エミッタ間電圧V
CEは急峻に立ち上がる。しかし、上記ピーク値が図2
(A2)に示すピーク値よりも更に低いため、発生ノイ
ズ及び耐圧はともに問題とはならない。
【0031】次に、本発明の第2実施例について説明す
る。図3は本発明の第2実施例の回路図を示す。同図
中、図1と同一構成部分には同一符号を付し、その説明
を省略する。図3に示すように、本実施例は図1のミラ
ー積分用コンデンサ21の代わりに、メインスイッチン
グトランジスタ13のコレクタ・エミッタ間に、抵抗3
1、コンデンサ32及びツェナーダイオード33よりな
る直列回路を接続した点に特徴がある。
る。図3は本発明の第2実施例の回路図を示す。同図
中、図1と同一構成部分には同一符号を付し、その説明
を省略する。図3に示すように、本実施例は図1のミラ
ー積分用コンデンサ21の代わりに、メインスイッチン
グトランジスタ13のコレクタ・エミッタ間に、抵抗3
1、コンデンサ32及びツェナーダイオード33よりな
る直列回路を接続した点に特徴がある。
【0032】すなわち、本実施例は、抵抗31及びコン
デンサ32よりなるスナバー回路に、ツェナーダイオー
ド33を直列接続した構成である。ツェナーダイオード
33はカソードがコンデンサ32の一端に接続され、ア
ノードがメインスイッチングトランジスタ13のエミッ
タなどと共にグランド端子に接続されている。
デンサ32よりなるスナバー回路に、ツェナーダイオー
ド33を直列接続した構成である。ツェナーダイオード
33はカソードがコンデンサ32の一端に接続され、ア
ノードがメインスイッチングトランジスタ13のエミッ
タなどと共にグランド端子に接続されている。
【0033】本実施例も第1実施例と同様に、メインス
イッチングトランジスタ13がオフした時からコレクタ
・エミッタ間電圧VCEが所定電圧VZに達するまで
は、ツェナーダイオード33がオフで抵抗31及びコン
デンサ32よりなるスナバー回路を非作動状態としてい
るため、従来に比べてコレクタ・エミッタ間電圧VCE
の立ち上がり速度が速く、図2(A1)、(A2)に示
すように急激に増加する。
イッチングトランジスタ13がオフした時からコレクタ
・エミッタ間電圧VCEが所定電圧VZに達するまで
は、ツェナーダイオード33がオフで抵抗31及びコン
デンサ32よりなるスナバー回路を非作動状態としてい
るため、従来に比べてコレクタ・エミッタ間電圧VCE
の立ち上がり速度が速く、図2(A1)、(A2)に示
すように急激に増加する。
【0034】一方、コレクタ・エミッタ間電圧VCEが
所定電圧VZに達した後は、ツェナーダイオード33の
オンにより上記のスナバー回路が働き出すため、図2
(A1)、(A2)に示す用にコレクタ・エミッタ間電
圧VCEの立ち上がり速度を遅くすることができ、これ
により発生ノイズをあるレベル以下に抑えることができ
ると共に、コレクタ・エミッタ間電圧VCEがスイッチ
ングトランジスタ13の耐圧をオーバーすることを防止
することができる。
所定電圧VZに達した後は、ツェナーダイオード33の
オンにより上記のスナバー回路が働き出すため、図2
(A1)、(A2)に示す用にコレクタ・エミッタ間電
圧VCEの立ち上がり速度を遅くすることができ、これ
により発生ノイズをあるレベル以下に抑えることができ
ると共に、コレクタ・エミッタ間電圧VCEがスイッチ
ングトランジスタ13の耐圧をオーバーすることを防止
することができる。
【0035】このように、本実施例によれば、負荷が重
くとも軽くとも、スイッチング損失は第1実施例と同様
に、図2(C1)、(C2)に示す如く小さく抑えら
れ、発生ノイズ、耐圧ともに適切に抑えられる。なお、
本実施例は、コンデンサ32の容量値の方が図1のコン
デンサ21のそれよりも大きいので、第1実施例に比べ
ると、メインスイッチングトランジスタ13の損失は大
きい。
くとも軽くとも、スイッチング損失は第1実施例と同様
に、図2(C1)、(C2)に示す如く小さく抑えら
れ、発生ノイズ、耐圧ともに適切に抑えられる。なお、
本実施例は、コンデンサ32の容量値の方が図1のコン
デンサ21のそれよりも大きいので、第1実施例に比べ
ると、メインスイッチングトランジスタ13の損失は大
きい。
【0036】次に、本発明の第3実施例について説明す
る。図4は本発明の第3実施例の回路図を示す。同図
中、図1と同一構成部分には同一符号を付し、その説明
を省略する。図4に示すように、本実施例は図1のミラ
ー積分用コンデンサ21の代わりに、スイッチングトラ
ンス12の一次巻線の両端間に、抵抗41、コンデンサ
42、ダイオード43及びツェナーダイオード44より
なる回路を接続した点に特徴がある。
る。図4は本発明の第3実施例の回路図を示す。同図
中、図1と同一構成部分には同一符号を付し、その説明
を省略する。図4に示すように、本実施例は図1のミラ
ー積分用コンデンサ21の代わりに、スイッチングトラ
ンス12の一次巻線の両端間に、抵抗41、コンデンサ
42、ダイオード43及びツェナーダイオード44より
なる回路を接続した点に特徴がある。
【0037】すなわち、本実施例は、メインスイッチン
グトランジスタ13のコレクタとスイッチングトランス
12の一次巻線との接続点にダイオード43のアノード
を接続し、この電解コンデンサ11とスイッチングトラ
ンス12の一次巻線との接続点とダイオード43のカソ
ードとの間に、抵抗41を接続すると共にこの抵抗41
に並列にコンデンサ42及びツェナーダイオード44よ
りなる直列回路を接続したものである。
グトランジスタ13のコレクタとスイッチングトランス
12の一次巻線との接続点にダイオード43のアノード
を接続し、この電解コンデンサ11とスイッチングトラ
ンス12の一次巻線との接続点とダイオード43のカソ
ードとの間に、抵抗41を接続すると共にこの抵抗41
に並列にコンデンサ42及びツェナーダイオード44よ
りなる直列回路を接続したものである。
【0038】抵抗41、コンデンサ42及びダイオード
43はスナバー回路を構成しており、ツェナーダイオー
ド44はアノードがコンデンサ42の一端に接続され、
カソードがダイオード43のカソードに接続されてい
る。
43はスナバー回路を構成しており、ツェナーダイオー
ド44はアノードがコンデンサ42の一端に接続され、
カソードがダイオード43のカソードに接続されてい
る。
【0039】次に、本実施例の動作について説明する。
メインスイッチングトランジスタ13がスイッチング制
御回路14よりのスイッチングパルスによりオンとされ
ると、電解コンデンサ11の両端の直流電圧がスイッチ
ングトランス12の一次巻線に印加され、二次巻線に巻
数比に応じた電圧が発生する。このときはメインスイッ
チングトランジスタ13のコレクタ・エミッタ間電圧は
0Vで、コレクタ電流が直線的に増加する。
メインスイッチングトランジスタ13がスイッチング制
御回路14よりのスイッチングパルスによりオンとされ
ると、電解コンデンサ11の両端の直流電圧がスイッチ
ングトランス12の一次巻線に印加され、二次巻線に巻
数比に応じた電圧が発生する。このときはメインスイッ
チングトランジスタ13のコレクタ・エミッタ間電圧は
0Vで、コレクタ電流が直線的に増加する。
【0040】続いて、メインスイッチングトランジスタ
13がスイッチングパルスによりオフとされると、スイ
ッチングトランス12の一次巻線に蓄えられているエネ
ルギーによりダイオード43がオンとされ、一次巻線の
電圧がコンデンサ41の端子電圧と等しくなる。この
時、二次巻線に接続されている整流器18は逆方向の電
圧が印加され、負荷には電圧が出力されない。
13がスイッチングパルスによりオフとされると、スイ
ッチングトランス12の一次巻線に蓄えられているエネ
ルギーによりダイオード43がオンとされ、一次巻線の
電圧がコンデンサ41の端子電圧と等しくなる。この
時、二次巻線に接続されている整流器18は逆方向の電
圧が印加され、負荷には電圧が出力されない。
【0041】また、メインスイッチングトランジスタ1
3がオフした時からコレクタ・エミッタ間電圧VCEが
所定電圧VZに達するまでは、ツェナーダイオード44
がオフでコンデンサ42を非作動状態としているため、
従来に比べてコレクタ・エミッタ間電圧VCEの立ち上
がり速度が速く、図2(A1)、(A2)に示すように
急激に増加する。
3がオフした時からコレクタ・エミッタ間電圧VCEが
所定電圧VZに達するまでは、ツェナーダイオード44
がオフでコンデンサ42を非作動状態としているため、
従来に比べてコレクタ・エミッタ間電圧VCEの立ち上
がり速度が速く、図2(A1)、(A2)に示すように
急激に増加する。
【0042】一方、コレクタ・エミッタ間電圧VCEが
所定電圧VZに達した後は、ツェナーダイオード44の
オンによりコンデンサ42が働き出すため、図2(A
1)、(A2)に示す用にコレクタ・エミッタ間電圧V
CEの立ち上がり速度を遅くすることができ、これによ
り発生ノイズをあるレベル以下に抑えることができると
共に、コレクタ・エミッタ間電圧VCEがスイッチング
トランジスタ13の耐圧をオーバーすることを防止する
ことができる。
所定電圧VZに達した後は、ツェナーダイオード44の
オンによりコンデンサ42が働き出すため、図2(A
1)、(A2)に示す用にコレクタ・エミッタ間電圧V
CEの立ち上がり速度を遅くすることができ、これによ
り発生ノイズをあるレベル以下に抑えることができると
共に、コレクタ・エミッタ間電圧VCEがスイッチング
トランジスタ13の耐圧をオーバーすることを防止する
ことができる。
【0043】このように、本実施例によれば、負荷が重
くとも軽くとも、スイッチング損失は第1及び第2実施
例と同様に、図2(C1)、(C2)に示す如く小さく
抑えられ、発生ノイズ、耐圧ともに適切に抑えられる。
くとも軽くとも、スイッチング損失は第1及び第2実施
例と同様に、図2(C1)、(C2)に示す如く小さく
抑えられ、発生ノイズ、耐圧ともに適切に抑えられる。
【0044】
【発明の効果】以上説明したように、本発明によれば、
メインスイッチングトランジスタがオンからオフへ切り
換わった時からメインスイッチングトランジスタのコレ
クタ・エミッタ間の電圧がツェナーダイオードをオンと
する所定値以上に達するまでは、ツェナーダイオードに
直列に接続されているコンデンサが動作しないようにし
たため、上記コレクタ・エミッタ間の電圧の立ち上がり
速度を従来に比べて速くすることができ、これにより軽
負荷時にはスイッチング損失が少ない高効率の動作を実
現できる。
メインスイッチングトランジスタがオンからオフへ切り
換わった時からメインスイッチングトランジスタのコレ
クタ・エミッタ間の電圧がツェナーダイオードをオンと
する所定値以上に達するまでは、ツェナーダイオードに
直列に接続されているコンデンサが動作しないようにし
たため、上記コレクタ・エミッタ間の電圧の立ち上がり
速度を従来に比べて速くすることができ、これにより軽
負荷時にはスイッチング損失が少ない高効率の動作を実
現できる。
【0045】また、本発明によれば、メインスイッチン
グトランジスタのコレクタ・エミッタ間の電圧が上記所
定値に達してから、ツェナーダイオードに直列に接続さ
れているミラー積分コンデンサ若しくはスナバー回路又
は第2の直列回路のコンデンサを動作させるようにした
ため、メインスイッチングトランジスタのコレクタ・エ
ミッタ間の電圧が上記所定値以上に達するような重負荷
のときには、発生ノイズや耐圧を適切な値以下に抑える
ことができる。
グトランジスタのコレクタ・エミッタ間の電圧が上記所
定値に達してから、ツェナーダイオードに直列に接続さ
れているミラー積分コンデンサ若しくはスナバー回路又
は第2の直列回路のコンデンサを動作させるようにした
ため、メインスイッチングトランジスタのコレクタ・エ
ミッタ間の電圧が上記所定値以上に達するような重負荷
のときには、発生ノイズや耐圧を適切な値以下に抑える
ことができる。
【図1】本発明の第1実施例の回路図である。
【図2】本発明の実施例の動作説明用信号波形図であ
る。
る。
【図3】本発明の第2実施例の回路図である。
【図4】本発明の第3実施例の回路図である。
【図5】従来回路の一例の回路図である。
【図6】図5の動作説明用信号波形図である。
11、19 電解コンデンサ 12 スイッチングトランス 13 メインスイッチングトランジスタ 14 スイッチング制御回路 18 整流器 21 ミラー積分用コンデンサ 22、33、44 ツェナーダイオード 31、41 抵抗 32、42 コンデンサ 43 ダイオード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03K 17/64 9184−5K
Claims (3)
- 【請求項1】 直流電源に一次巻線が接続されたスイッ
チングトランスと、 該スイッチングトランスの一次巻線の一端にコレクタが
接続されたメインスイッチングトランジスタと、 該メインスイッチングトランジスタのベースにスイッチ
ングパルスを印加するスイッチング制御回路と、 該スイッチングトランスの二次巻線に接続された整流回
路と、 前記メインスイッチングトランジスタのベース・コレク
タ間に接続されたミラー積分コンデンサとツェナーダイ
オードからなる直列回路とを有し、前記メインスイッチ
ングトランジスタのコレクタ・エミッタ間の電圧が所定
値以上の時に前記ツェナーダイオードをオンとするよう
構成したことを特徴とするスイッチング電源回路。 - 【請求項2】 直流電源に一次巻線が接続されたスイッ
チングトランスと、 該スイッチングトランスの一次巻線の一端にコレクタが
接続されたメインスイッチングトランジスタと、 該メインスイッチングトランジスタのベースにスイッチ
ングパルスを印加するスイッチング制御回路と、 該スイッチングトランスの二次巻線に接続された整流回
路と、 前記メインスイッチングトランジスタのコレクタ・エミ
ッタ間に接続されたスナバー回路及びツェナーダイオー
ドからなる直列回路とを有し、前記メインスイッチング
トランジスタのコレクタ・エミッタ間の電圧が所定値以
上の時に前記ツェナーダイオードをオンとするよう構成
したことを特徴とするスイッチング電源回路。 - 【請求項3】 直流電源に一次巻線が接続されたスイッ
チングトランスと、 該スイッチングトランスの一次巻線の一端にコレクタが
接続されたメインスイッチングトランジスタと、 該メインスイッチングトランジスタのベースにスイッチ
ングパルスを印加するスイッチング制御回路と、 該スイッチングトランスの二次巻線に接続された整流回
路と、 前記スイッチングトランスの一次巻線に並列に接続され
た抵抗及びダイオードからなる第1の直列回路と、 該抵抗に並列に接続されたコンデンサ及びツェナーダイ
オードからなる第2の直列回路とを有し、前記メインス
イッチングトランジスタのコレクタ・エミッタ間の電圧
が所定値以上の時に前記ツェナーダイオードをオンとす
るよう構成したことを特徴とするスイッチング電源回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6203166A JPH0870572A (ja) | 1994-08-29 | 1994-08-29 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6203166A JPH0870572A (ja) | 1994-08-29 | 1994-08-29 | スイッチング電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0870572A true JPH0870572A (ja) | 1996-03-12 |
Family
ID=16469546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6203166A Pending JPH0870572A (ja) | 1994-08-29 | 1994-08-29 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0870572A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007288774A (ja) * | 2006-03-22 | 2007-11-01 | Toyota Central Res & Dev Lab Inc | 低スイッチング損失、低ノイズを両立するパワーmos回路 |
JP2007295543A (ja) * | 2006-03-27 | 2007-11-08 | Toyota Central Res & Dev Lab Inc | スイッチング回路 |
JP2008060468A (ja) * | 2006-09-01 | 2008-03-13 | Denso Corp | 半導体装置 |
US7671636B2 (en) | 2006-03-22 | 2010-03-02 | Denso Corporation | Switching circuit and driving circuit for transistor |
JP2016174471A (ja) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | スナバ回路 |
CN110572086A (zh) * | 2019-08-28 | 2019-12-13 | 珠海凯邦电机制造有限公司 | 电机驱动电路、电机和电器设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0225107A (ja) * | 1988-07-13 | 1990-01-26 | Fuji Electric Co Ltd | 半導体スイッチ素子の過電圧抑制回路 |
JPH03118763A (ja) * | 1989-09-29 | 1991-05-21 | Toshiba Lighting & Technol Corp | スイッチング電源回路 |
JPH03198168A (ja) * | 1989-12-27 | 1991-08-29 | Ricoh Co Ltd | シンボル認識方法 |
-
1994
- 1994-08-29 JP JP6203166A patent/JPH0870572A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0225107A (ja) * | 1988-07-13 | 1990-01-26 | Fuji Electric Co Ltd | 半導体スイッチ素子の過電圧抑制回路 |
JPH03118763A (ja) * | 1989-09-29 | 1991-05-21 | Toshiba Lighting & Technol Corp | スイッチング電源回路 |
JPH03198168A (ja) * | 1989-12-27 | 1991-08-29 | Ricoh Co Ltd | シンボル認識方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007288774A (ja) * | 2006-03-22 | 2007-11-01 | Toyota Central Res & Dev Lab Inc | 低スイッチング損失、低ノイズを両立するパワーmos回路 |
US7671636B2 (en) | 2006-03-22 | 2010-03-02 | Denso Corporation | Switching circuit and driving circuit for transistor |
US7982508B2 (en) | 2006-03-22 | 2011-07-19 | Denso Corporation | Switching circuit and driving circuit for transistor |
US8179169B2 (en) | 2006-03-22 | 2012-05-15 | Denso Corporation | Driving circuit with variable resistor for transistor |
DE102007063687B4 (de) * | 2006-03-22 | 2013-03-14 | Denso Corporation | Schaltkreis mit einem Transistor |
US8519748B2 (en) | 2006-03-22 | 2013-08-27 | Denso Corporation | Driving circuit for driving transistor based on control current |
DE102007013824B4 (de) * | 2006-03-22 | 2013-10-24 | Denso Corporation | Schaltkreis mit einem Transistor |
JP2007295543A (ja) * | 2006-03-27 | 2007-11-08 | Toyota Central Res & Dev Lab Inc | スイッチング回路 |
JP2008060468A (ja) * | 2006-09-01 | 2008-03-13 | Denso Corp | 半導体装置 |
JP2016174471A (ja) * | 2015-03-17 | 2016-09-29 | サンケン電気株式会社 | スナバ回路 |
CN110572086A (zh) * | 2019-08-28 | 2019-12-13 | 珠海凯邦电机制造有限公司 | 电机驱动电路、电机和电器设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5734563A (en) | Synchronous rectification type converter | |
US5543704A (en) | Pulse width modulated DC-to-DC boost converter | |
US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
EP0389154A2 (en) | Self-oscillating converter with light load stabilizer | |
GB2383203A (en) | Switching power supply unit | |
JP3028044B2 (ja) | スイッチング電源装置 | |
EP0683936A1 (en) | Control circuit for a switching dc-dc power converter including a controlled magnetic core flux resetting technique for output regulation | |
JP3221185B2 (ja) | スイッチング電源装置 | |
US4514679A (en) | Secondary switch controller circuit for power supply | |
JPH0870572A (ja) | スイッチング電源回路 | |
US6101107A (en) | Snubber circuit, voltage converter circuit and method in such a snubber circuit | |
US5691632A (en) | Switching power supply | |
US5774345A (en) | Switching power supply with surge current and surge voltage prevention | |
JPH08289543A (ja) | スイッチング電源装置 | |
JP4304751B2 (ja) | ターンオンロスを改善したリンギングチョークコンバータ | |
JP2001169544A (ja) | スイッチング電源装置 | |
JP2835297B2 (ja) | スイッチング電源装置 | |
JP3129037B2 (ja) | スイッチング電源装置 | |
JP3429420B2 (ja) | スイッチング電源 | |
JP2903939B2 (ja) | スイッチング電源装置 | |
JPH09308231A (ja) | スイッチング電源 | |
KR0180480B1 (ko) | 스위칭 방식 전원 공급장치(smps)의 라인 필터회로 | |
JP3456839B2 (ja) | スイッチング電源 | |
KR0136504Y1 (ko) | 과전류 방지회로 |