JPH0866037A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0866037A JPH0866037A JP29610194A JP29610194A JPH0866037A JP H0866037 A JPH0866037 A JP H0866037A JP 29610194 A JP29610194 A JP 29610194A JP 29610194 A JP29610194 A JP 29610194A JP H0866037 A JPH0866037 A JP H0866037A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- supply device
- voltage
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】低消費電力でかつ小形化が可能であると共に、
サージ耐量が向上され，整流出力電圧の脈動が低減され
た電源装置を提供する。 【構成】この発明による電源装置は、従来例に対して、
制御用トランジスタとしてのトランジスタ１３、およ
び、そのベースに電流を供給するための、互いに直列に
接続された，定電圧素子としてのツェナーダイオード１
５，抵抗器１６等の直列接続回路が用いられている。こ
の直列接続回路は、トランジスタ６Ａのコレクタと入力
抵抗器４との接続点と、他方の交流入力端子１Ｂとの間
に接続されている。トランジスタ１３は、一方の交流入
力端子１Ａと逆流防止用のダイオード７との間に介挿さ
れたスイッチング素子としてのトランジスタ６Ａのオン
・オフを制御する。
サージ耐量が向上され，整流出力電圧の脈動が低減され
た電源装置を提供する。 【構成】この発明による電源装置は、従来例に対して、
制御用トランジスタとしてのトランジスタ１３、およ
び、そのベースに電流を供給するための、互いに直列に
接続された，定電圧素子としてのツェナーダイオード１
５，抵抗器１６等の直列接続回路が用いられている。こ
の直列接続回路は、トランジスタ６Ａのコレクタと入力
抵抗器４との接続点と、他方の交流入力端子１Ｂとの間
に接続されている。トランジスタ１３は、一方の交流入
力端子１Ａと逆流防止用のダイオード７との間に介挿さ
れたスイッチング素子としてのトランジスタ６Ａのオン
・オフを制御する。
Description
【０００１】
【産業上の利用分野】この発明は、各種制御機器等の各
種の電子装置に対する直流電源として用いられる電源装
置に関する。
種の電子装置に対する直流電源として用いられる電源装
置に関する。
【０００２】
【従来の技術】この種の電源装置について図１４を用い
て説明する。ここで図１４は、従来例の電源装置を示す
その回路図である。図１４において、１Ａ，１Ｂは一対
の交流入力端子、６Ａは交流入力端子の一方の交流入力
端子１Ａと整流素子であるダイオード３逆流防止用素子
であるダイオード７との間に介挿されたスイッチング素
子としてのトランジスタ（バイポーラトランジスタであ
る。）であり、そのコレクタと交流入力端子１Ａとの間
には整流素子であるダイオード３を介して入力抵抗器４
が介挿されている。５は抵抗器であり、その一端はダイ
オード３を介して一方の交流入力端子１Ａに接続され、
その他端はトランジスタ６Ａのベースに接続されてい
る。サイリスタ１０は、トランジスタ６Ａのベースと他
方の交流入力端子１Ｂとの間に接続されており、トラン
ジスタ６Ａのオン・オフを制御する制御用半導体素子で
ある。ダイオード７の出力端子と交流入力端子１Ｂとの
間には、ツェナーダイオード１１および抵抗器１２から
なる直列回路が接続されており、ツェナーダイオード１
１と抵抗器１２との接続点にサイリスタ１０のゲートが
接続されている。この抵抗器１２に並列にコンデンサ１
２Ａが接続されている。ダイオード７の出力端子と交流
入力端子１Ｂの間には、平滑用のコンデンサ８が接続さ
れ、このコンデンサ８の両端子間に負荷回路９が接続さ
れることになる。なお、２は異常入力電圧保護用のバリ
スタである。
て説明する。ここで図１４は、従来例の電源装置を示す
その回路図である。図１４において、１Ａ，１Ｂは一対
の交流入力端子、６Ａは交流入力端子の一方の交流入力
端子１Ａと整流素子であるダイオード３逆流防止用素子
であるダイオード７との間に介挿されたスイッチング素
子としてのトランジスタ（バイポーラトランジスタであ
る。）であり、そのコレクタと交流入力端子１Ａとの間
には整流素子であるダイオード３を介して入力抵抗器４
が介挿されている。５は抵抗器であり、その一端はダイ
オード３を介して一方の交流入力端子１Ａに接続され、
その他端はトランジスタ６Ａのベースに接続されてい
る。サイリスタ１０は、トランジスタ６Ａのベースと他
方の交流入力端子１Ｂとの間に接続されており、トラン
ジスタ６Ａのオン・オフを制御する制御用半導体素子で
ある。ダイオード７の出力端子と交流入力端子１Ｂとの
間には、ツェナーダイオード１１および抵抗器１２から
なる直列回路が接続されており、ツェナーダイオード１
１と抵抗器１２との接続点にサイリスタ１０のゲートが
接続されている。この抵抗器１２に並列にコンデンサ１
２Ａが接続されている。ダイオード７の出力端子と交流
入力端子１Ｂの間には、平滑用のコンデンサ８が接続さ
れ、このコンデンサ８の両端子間に負荷回路９が接続さ
れることになる。なお、２は異常入力電圧保護用のバリ
スタである。
【０００３】この従来例の電源装置の動作を、図１５に
示した波形図も参照して説明する。ここで図１５は、図
１４に示した電源装置の動作を説明する電源装置の主要
部の波形図である。一対の交流入力端子１Ａ，１Ｂ間に
交流入力電圧Ｖi が入力されると、その正の半サイクル
において、ツェナーダイオード１１のツェナー電圧Ｖ z
に到達するまでは、トランジスタ６Ａがオンしており、
交流出力電圧Ｖi はダイオード７を介してコンデンサ８
に印加される。交流入力電圧Ｖi の上昇とともにコンデ
ンサ８の電圧、すなわち整流出力電圧Ｖs は上昇して、
ツェナーダイオード１１のツェナー電圧Ｖz を越える
と、ツェナーダイオード１１に電流が流れるようになる
ことでサイリスタ１０がオンする。サイリスタ１０がオ
ンすると、トランジスタ６Ａのベースにベース電流が供
給されなくなり、トランジスタ６Ａはオフする。この時
点から整流出力電圧Ｖs は、コンデンサ８の放電ととも
にＶ s1として示すように次第に低下する。サイリスタ１
０は、交流入力電圧Ｖi が負に転じた時点でオフする。
次のサイクルで交流入力電圧Ｖi が正に転じ，その値が
上昇すると、前述したところと同様にして、交流入力電
圧Ｖi はダイオード７を介してコンデンサ８に印加さ
れ、コンデンサ８が持っている電圧を越えると、整流出
力電圧Ｖs はＶs2として示すように上昇を開始する。そ
うして、整流出力電圧Ｖs がツェナー電圧Ｖz を越える
と、再び前述の動作を繰り返す。このようにして負荷回
路９には平滑化された直流電圧が供給されるのである。
示した波形図も参照して説明する。ここで図１５は、図
１４に示した電源装置の動作を説明する電源装置の主要
部の波形図である。一対の交流入力端子１Ａ，１Ｂ間に
交流入力電圧Ｖi が入力されると、その正の半サイクル
において、ツェナーダイオード１１のツェナー電圧Ｖ z
に到達するまでは、トランジスタ６Ａがオンしており、
交流出力電圧Ｖi はダイオード７を介してコンデンサ８
に印加される。交流入力電圧Ｖi の上昇とともにコンデ
ンサ８の電圧、すなわち整流出力電圧Ｖs は上昇して、
ツェナーダイオード１１のツェナー電圧Ｖz を越える
と、ツェナーダイオード１１に電流が流れるようになる
ことでサイリスタ１０がオンする。サイリスタ１０がオ
ンすると、トランジスタ６Ａのベースにベース電流が供
給されなくなり、トランジスタ６Ａはオフする。この時
点から整流出力電圧Ｖs は、コンデンサ８の放電ととも
にＶ s1として示すように次第に低下する。サイリスタ１
０は、交流入力電圧Ｖi が負に転じた時点でオフする。
次のサイクルで交流入力電圧Ｖi が正に転じ，その値が
上昇すると、前述したところと同様にして、交流入力電
圧Ｖi はダイオード７を介してコンデンサ８に印加さ
れ、コンデンサ８が持っている電圧を越えると、整流出
力電圧Ｖs はＶs2として示すように上昇を開始する。そ
うして、整流出力電圧Ｖs がツェナー電圧Ｖz を越える
と、再び前述の動作を繰り返す。このようにして負荷回
路９には平滑化された直流電圧が供給されるのである。
【０００４】
【発明が解決しようとする課題】前述した従来技術によ
る電源装置は、図１４，図１５を用いて説明したよう
に、整流出力電圧Ｖs がツェナー電圧Ｖz を越えると、
サイリスタ１０をオンしてトランジスタ６Ａをオフさ
せ、平滑用のコンデンサ８への充電を停止し、整流出力
電圧Ｖs が放電によって低下すると、次のサイクルでこ
のトランジスタ６Ａを再オンしてコンデンサ８を再度充
電するようにして、平滑化された整流出力電圧Ｖs を得
るようにしているが、一般に平滑用のコンデンサの放電
期間は、この平滑用のコンデンサの充電時間に対して長
いものである。サイリスタ１０は、この長い放電期間の
内，交流入力電圧Ｖi が負に転じるまでの間は、連続し
てオン状態に保持しておく必要があるので、この長いオ
ン保持期間の間、サイリスタ１０には、オン状態に保持
できる値の保持電流を連続して、抵抗器５を介して供給
し続けることが必要とされる。サイリスタのこの保持電
流は、比較的大きな値を持つものなので、このために電
源装置の消費電流が大きくなり、装置が大形化するとい
う問題が有る。
る電源装置は、図１４，図１５を用いて説明したよう
に、整流出力電圧Ｖs がツェナー電圧Ｖz を越えると、
サイリスタ１０をオンしてトランジスタ６Ａをオフさ
せ、平滑用のコンデンサ８への充電を停止し、整流出力
電圧Ｖs が放電によって低下すると、次のサイクルでこ
のトランジスタ６Ａを再オンしてコンデンサ８を再度充
電するようにして、平滑化された整流出力電圧Ｖs を得
るようにしているが、一般に平滑用のコンデンサの放電
期間は、この平滑用のコンデンサの充電時間に対して長
いものである。サイリスタ１０は、この長い放電期間の
内，交流入力電圧Ｖi が負に転じるまでの間は、連続し
てオン状態に保持しておく必要があるので、この長いオ
ン保持期間の間、サイリスタ１０には、オン状態に保持
できる値の保持電流を連続して、抵抗器５を介して供給
し続けることが必要とされる。サイリスタのこの保持電
流は、比較的大きな値を持つものなので、このために電
源装置の消費電流が大きくなり、装置が大形化するとい
う問題が有る。
【０００５】この発明は、前述の従来技術の問題点に鑑
みなされたものであり、その目的は、低消費電力でかつ
小形化が可能な電源装置を提供することにある。さら
に、この発明の目的は、サージ耐量が向上され、整流出
力電圧の脈動が低減された電源装置を提供することにあ
る。
みなされたものであり、その目的は、低消費電力でかつ
小形化が可能な電源装置を提供することにある。さら
に、この発明の目的は、サージ耐量が向上され、整流出
力電圧の脈動が低減された電源装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】この発明では前述の目的
は、 １）一対の交流入力端子と、これ等交流入力端子から入
力された交流入力電圧を整流して直流電圧に変換すると
共に，少なくとも一対の直流出力端子を有する整流回路
装置と、この整流回路装置が有する一方の直流出力端子
に入力抵抗器を介して接続されたスイッチング素子と、
一方の直流出力端子とスイッチング素子が有する制御端
子との間に接続された抵抗器と、整流回路装置が有する
他方の直流出力端子とスイッチング素子が有する制御端
子との間に接続された制御用トランジスタと、入力抵抗
器とスイッチング素子との接続点と制御用トランジスタ
が有する制御端子との間に接続され，印加される電圧の
値が一定値を越えると導通状態になる定電圧素子とを備
え、定電圧素子が導通状態になると制御用トランジスタ
がオンされることでスイッチング素子がオフされる構成
とすること、または、 ２）前記１項に記載の手段において、スイッチング素子
が有する制御端子と制御用トランジスタとの間に接続さ
れた抵抗器を備える構成とすること、または、 ３）前記１項または２項に記載の手段において、スイッ
チング素子の出力端子と他方の直流出力端子との間に接
続された抵抗器を備える構成とすること、または、 ４）前記１項または２項に記載の手段において、スイッ
チング素子の出力端子と制御用トランジスタが有する制
御端子との間に接続され，印加される電圧の値が一定値
を越えると導通状態になる定電圧素子を備え、定電圧素
子が導通状態になると，スイッチング素子の出力電圧値
が定電圧素子の有する一定値に保持されるように制御用
トランジスタがオンされる構成とすること、さらにまた
は、 ５）前記１項から４項までのいずれかに記載の手段にお
いて、スイッチング素子は、トランジスタ，ＦＥＴ，ダ
ーリントン接続されたトランジスタもしくはＩＧＢＴか
らなる構成とすること、により達成される。
は、 １）一対の交流入力端子と、これ等交流入力端子から入
力された交流入力電圧を整流して直流電圧に変換すると
共に，少なくとも一対の直流出力端子を有する整流回路
装置と、この整流回路装置が有する一方の直流出力端子
に入力抵抗器を介して接続されたスイッチング素子と、
一方の直流出力端子とスイッチング素子が有する制御端
子との間に接続された抵抗器と、整流回路装置が有する
他方の直流出力端子とスイッチング素子が有する制御端
子との間に接続された制御用トランジスタと、入力抵抗
器とスイッチング素子との接続点と制御用トランジスタ
が有する制御端子との間に接続され，印加される電圧の
値が一定値を越えると導通状態になる定電圧素子とを備
え、定電圧素子が導通状態になると制御用トランジスタ
がオンされることでスイッチング素子がオフされる構成
とすること、または、 ２）前記１項に記載の手段において、スイッチング素子
が有する制御端子と制御用トランジスタとの間に接続さ
れた抵抗器を備える構成とすること、または、 ３）前記１項または２項に記載の手段において、スイッ
チング素子の出力端子と他方の直流出力端子との間に接
続された抵抗器を備える構成とすること、または、 ４）前記１項または２項に記載の手段において、スイッ
チング素子の出力端子と制御用トランジスタが有する制
御端子との間に接続され，印加される電圧の値が一定値
を越えると導通状態になる定電圧素子を備え、定電圧素
子が導通状態になると，スイッチング素子の出力電圧値
が定電圧素子の有する一定値に保持されるように制御用
トランジスタがオンされる構成とすること、さらにまた
は、 ５）前記１項から４項までのいずれかに記載の手段にお
いて、スイッチング素子は、トランジスタ，ＦＥＴ，ダ
ーリントン接続されたトランジスタもしくはＩＧＢＴか
らなる構成とすること、により達成される。
【０００７】
【作用】この発明の電源装置においては、 （１）スイッチング素子のオン・オフ等を制御する制御
用半導体素子として，従来技術におけるサイリスタに変
えてトランジスタを使用する共に、入力抵抗器とスイッ
チング素子との接続点と制御用トランジスタが有する制
御端子との間に定電圧素子を接続する構成とすることに
より、スイッチング素子をオフして後，整流回路装置か
ら出力される電圧値が定電圧素子の持つ一定値を下回っ
てから、次のサイクルにおいてスイッチング素子が再び
オンするまでの間の、コンデンサの放電時間の内のかな
りの割合を占める長い期間において、制御用トランジス
タをオフ状態にすることができる。これにより、スイッ
チング素子の制御用半導体素子としてサイリスタを用い
た従来技術の電源装置と比較して、制御用半導体素子の
オン時間を短縮できる。このことにより消費電力が低減
されることになる。
用半導体素子として，従来技術におけるサイリスタに変
えてトランジスタを使用する共に、入力抵抗器とスイッ
チング素子との接続点と制御用トランジスタが有する制
御端子との間に定電圧素子を接続する構成とすることに
より、スイッチング素子をオフして後，整流回路装置か
ら出力される電圧値が定電圧素子の持つ一定値を下回っ
てから、次のサイクルにおいてスイッチング素子が再び
オンするまでの間の、コンデンサの放電時間の内のかな
りの割合を占める長い期間において、制御用トランジス
タをオフ状態にすることができる。これにより、スイッ
チング素子の制御用半導体素子としてサイリスタを用い
た従来技術の電源装置と比較して、制御用半導体素子の
オン時間を短縮できる。このことにより消費電力が低減
されることになる。
【０００８】また、スイッチング素子のオン・オフ等を
制御する制御用半導体素子として，従来技術におけるサ
イリスタに替えてトランジスタを使用する構成とするこ
とにより、制御用半導体素子のオン状態を継続するのに
必要な電流の値を低減することが可能となる。このこと
によっても消費電力が低減されることになる。また、 （２）前記（１）項において、スイッチング素子が有す
る制御端子と、制御用トランジスタとの間に抵抗器を接
続した構成とすることにより、交流入力端子・整流回路
装置を介してスイッチング素子にサージ電圧が印加され
た場合に、この抵抗器が備えられていることによって制
御端子の電圧が上昇する。これによって、スイッチング
素子がオンするので、スイッチング素子はサージ電圧か
ら保護されることになる。また、 （３）前記（１）項，（２）項において、スイッチング
素子の出力端子と、他方の直流出力端子との間に接続さ
れた抵抗器を備える構成とすることにより、スイッチン
グ素子の出力端子は、他方の直流出力端子の電圧によっ
てバイアスされる。これにより、スイッチング素子の制
御端子にオン信号が加えられた際に、スイッチング素子
は確実にオンされることになるので、整流出力電圧の脈
動が低減される。さらにまた、 （４）前記（１）項，（２）項において、スイッチング
素子の出力端子と制御用トランジスタが有する制御端子
との間に接続され，印加される電圧の値が一定値を越え
ると導通状態になる定電圧素子を備え、定電圧素子が導
通状態になると，スイッチング素子の出力電圧値が前記
定電圧素子の有する一定値に保持されるように制御用ト
ランジスタがオンされる構成とすることにより、スイッ
チング素子の出力端子側に接続された定電圧素子が導通
状態となってから，スイッチング素子がオフされるまで
の間の、スイッチング素子の出力電圧値は、スイッチン
グ素子の出力端子側に接続された前記の定電圧素子が持
つ一定値にほぼ維持されることになる。これにより、ス
イッチング素子の出力電圧値が整流回路装置の出力電圧
値に対してかなり低い電源装置の場合であっても、整流
出力電圧の脈動が低減されると共に、電源装置の消費電
力が低減されることになる。
制御する制御用半導体素子として，従来技術におけるサ
イリスタに替えてトランジスタを使用する構成とするこ
とにより、制御用半導体素子のオン状態を継続するのに
必要な電流の値を低減することが可能となる。このこと
によっても消費電力が低減されることになる。また、 （２）前記（１）項において、スイッチング素子が有す
る制御端子と、制御用トランジスタとの間に抵抗器を接
続した構成とすることにより、交流入力端子・整流回路
装置を介してスイッチング素子にサージ電圧が印加され
た場合に、この抵抗器が備えられていることによって制
御端子の電圧が上昇する。これによって、スイッチング
素子がオンするので、スイッチング素子はサージ電圧か
ら保護されることになる。また、 （３）前記（１）項，（２）項において、スイッチング
素子の出力端子と、他方の直流出力端子との間に接続さ
れた抵抗器を備える構成とすることにより、スイッチン
グ素子の出力端子は、他方の直流出力端子の電圧によっ
てバイアスされる。これにより、スイッチング素子の制
御端子にオン信号が加えられた際に、スイッチング素子
は確実にオンされることになるので、整流出力電圧の脈
動が低減される。さらにまた、 （４）前記（１）項，（２）項において、スイッチング
素子の出力端子と制御用トランジスタが有する制御端子
との間に接続され，印加される電圧の値が一定値を越え
ると導通状態になる定電圧素子を備え、定電圧素子が導
通状態になると，スイッチング素子の出力電圧値が前記
定電圧素子の有する一定値に保持されるように制御用ト
ランジスタがオンされる構成とすることにより、スイッ
チング素子の出力端子側に接続された定電圧素子が導通
状態となってから，スイッチング素子がオフされるまで
の間の、スイッチング素子の出力電圧値は、スイッチン
グ素子の出力端子側に接続された前記の定電圧素子が持
つ一定値にほぼ維持されることになる。これにより、ス
イッチング素子の出力電圧値が整流回路装置の出力電圧
値に対してかなり低い電源装置の場合であっても、整流
出力電圧の脈動が低減されると共に、電源装置の消費電
力が低減されることになる。
【０００９】（５）前記（１）項〜（４）項において、
スイッチング素子として、トランジスタ，ＦＥＴ，ダー
リントン接続されたトランジスタ，もしくはＩＧＢＴを
用いる構成とすることにより、特に、ＦＥＴ，ダーリン
トン接続されたトランジスタ，ＩＧＢＴなどのゲインの
高いスイッチング素子を用いると、スイッチング素子を
制御するために要する消費電力が低減されることで、電
源装置の消費電力を一層低減することが可能となる。
スイッチング素子として、トランジスタ，ＦＥＴ，ダー
リントン接続されたトランジスタ，もしくはＩＧＢＴを
用いる構成とすることにより、特に、ＦＥＴ，ダーリン
トン接続されたトランジスタ，ＩＧＢＴなどのゲインの
高いスイッチング素子を用いると、スイッチング素子を
制御するために要する消費電力が低減されることで、電
源装置の消費電力を一層低減することが可能となる。
【００１０】
【実施例】以下この発明の実施例を図面を参照して詳細
に説明する。 実施例１；図１は、請求項１，５に対応するこの発明の
一実施例による電源装置を示すその回路図である。図１
において、図１４に示した従来例による電源装置と同一
部分には同じ符号を付し、その説明を省略する。図１に
よる電源装置は、図１４に示した従来例による電源装置
に対して、サイリスタ１０，ツェナーダイオード１１，
抵抗器１２，コンデンサ１２Ａに替えて、制御用トラン
ジスタとしてのトランジスタ１３、および、このトラン
ジスタ１３が有するベースにベース電流を供給するため
の、抵抗器１４，定電圧素子としてのツェナーダイオー
ド１５，抵抗器１６を用いるようにした点が相異してい
る。抵抗器１４，ツェナーダイオード１５および抵抗器
１６は、互いに直列に接続されており、この直列接続回
路は、その一端が、トランジスタ６Ａの入力端子である
コレクタと，入力抵抗器４との接続点に接続され、その
他端が、他方の交流入力端子１Ｂに接続されている。
に説明する。 実施例１；図１は、請求項１，５に対応するこの発明の
一実施例による電源装置を示すその回路図である。図１
において、図１４に示した従来例による電源装置と同一
部分には同じ符号を付し、その説明を省略する。図１に
よる電源装置は、図１４に示した従来例による電源装置
に対して、サイリスタ１０，ツェナーダイオード１１，
抵抗器１２，コンデンサ１２Ａに替えて、制御用トラン
ジスタとしてのトランジスタ１３、および、このトラン
ジスタ１３が有するベースにベース電流を供給するため
の、抵抗器１４，定電圧素子としてのツェナーダイオー
ド１５，抵抗器１６を用いるようにした点が相異してい
る。抵抗器１４，ツェナーダイオード１５および抵抗器
１６は、互いに直列に接続されており、この直列接続回
路は、その一端が、トランジスタ６Ａの入力端子である
コレクタと，入力抵抗器４との接続点に接続され、その
他端が、他方の交流入力端子１Ｂに接続されている。
【００１１】図１に示す実施例の動作を、図１０に示し
た波形図も参照して説明する。ここで図１０は、図１に
示した電源装置の動作を説明する主要部の波形図であ
る。一対の交流入力端子１Ａ，１Ｂ間に交流入力電圧Ｖ
i が入力されると、その正の半サイクルでツェナーダイ
オード１５のツェナー電圧Ｖz に到達するまでは、トラ
ンジスタ６Ａがオンしており、交流入力電圧Ｖi はダイ
オード７を介して平滑用のコンデンサ８に印加される。
交流入力電圧Ｖi が上昇するのに従って、コンデンサ８
の電圧，すなわち整流出力電圧Ｖs は上昇するが、交流
入力電圧Ｖi の値がツェナーダイオード１５のツェナー
電圧Ｖz を越えると、ツェナーダイオード１５に電流が
流れるようになることでトランジスタ１３がオンする。
トランジスタ１３がオンすると、トランジスタ６Ａが有
するベースへのベース電流の供給が絶たれることによ
り、トランジスタ６Ａはオフされる。トランジスタ６Ａ
がオフすると、トランジスタ６Ａのコレクタ側の電圧値
はほぼ交流入力電圧Ｖi 値にまで上昇するので、トラン
ジスタ１３が有するベースに供給されるベース電流値が
増加する。これによって、トランジスタ１３のオン状
態、従って、トランジスタ６Ａのオフ状態は確実に保持
される。
た波形図も参照して説明する。ここで図１０は、図１に
示した電源装置の動作を説明する主要部の波形図であ
る。一対の交流入力端子１Ａ，１Ｂ間に交流入力電圧Ｖ
i が入力されると、その正の半サイクルでツェナーダイ
オード１５のツェナー電圧Ｖz に到達するまでは、トラ
ンジスタ６Ａがオンしており、交流入力電圧Ｖi はダイ
オード７を介して平滑用のコンデンサ８に印加される。
交流入力電圧Ｖi が上昇するのに従って、コンデンサ８
の電圧，すなわち整流出力電圧Ｖs は上昇するが、交流
入力電圧Ｖi の値がツェナーダイオード１５のツェナー
電圧Ｖz を越えると、ツェナーダイオード１５に電流が
流れるようになることでトランジスタ１３がオンする。
トランジスタ１３がオンすると、トランジスタ６Ａが有
するベースへのベース電流の供給が絶たれることによ
り、トランジスタ６Ａはオフされる。トランジスタ６Ａ
がオフすると、トランジスタ６Ａのコレクタ側の電圧値
はほぼ交流入力電圧Ｖi 値にまで上昇するので、トラン
ジスタ１３が有するベースに供給されるベース電流値が
増加する。これによって、トランジスタ１３のオン状
態、従って、トランジスタ６Ａのオフ状態は確実に保持
される。
【００１２】このトランジスタ６Ａがオフされた時点か
ら、整流出力電圧Ｖs は、コンデンサ８の放電によって
図１０中にＶs1として示すように低下を開始する。そう
して、交流入力電圧Ｖi がその波高値を過ぎてツェナー
ダイオード１５のツェナー電圧Ｖz 以下に低下すると、
ツェナーダイオード１５はオフ状態となり、ツェナーダ
イオード１５を通流してトランジスタ１３が有するベー
スに供給されていたベース電流は零となり、トランジス
タ１３はオフされる。トランジスタ１３がオフされる
と、トランジスタ６Ａがオンされることになるが、この
時点では交流入力電圧Ｖi の値が低いので、コンデンサ
８への充電はほとんど行われない。コンデンサ８への再
充電は、次のサイクルで交流入力電圧Ｖi が正となりそ
の値が再上昇してコンデンサ８が持っている電圧を越え
た時点で再開され、整流出力電圧Ｖ s は図１０中にＶs2
として示すように上昇する。そうして、交流入力電圧Ｖ
i の値がツェナーダイオード１５のツェナー電圧Ｖz を
越えると、再び前述の動作を繰り返す。このようにして
負荷回路９には平滑化された直流電圧が供給されること
になる。
ら、整流出力電圧Ｖs は、コンデンサ８の放電によって
図１０中にＶs1として示すように低下を開始する。そう
して、交流入力電圧Ｖi がその波高値を過ぎてツェナー
ダイオード１５のツェナー電圧Ｖz 以下に低下すると、
ツェナーダイオード１５はオフ状態となり、ツェナーダ
イオード１５を通流してトランジスタ１３が有するベー
スに供給されていたベース電流は零となり、トランジス
タ１３はオフされる。トランジスタ１３がオフされる
と、トランジスタ６Ａがオンされることになるが、この
時点では交流入力電圧Ｖi の値が低いので、コンデンサ
８への充電はほとんど行われない。コンデンサ８への再
充電は、次のサイクルで交流入力電圧Ｖi が正となりそ
の値が再上昇してコンデンサ８が持っている電圧を越え
た時点で再開され、整流出力電圧Ｖ s は図１０中にＶs2
として示すように上昇する。そうして、交流入力電圧Ｖ
i の値がツェナーダイオード１５のツェナー電圧Ｖz を
越えると、再び前述の動作を繰り返す。このようにして
負荷回路９には平滑化された直流電圧が供給されること
になる。
【００１３】この電源装置では、トランジスタ６Ａのオ
ン・オフを制御するトランジスタ１３のオン時のコレク
タ電流は、図１４中に示した従来例の電源装置が備える
サイリスタ１０の保持電流と比較して小さいので、電源
装置の消費電力が小さくなり、かつ、装置が小形化され
る。また、トランジスタ１３のオン期間は、ツェナーダ
イオード１５に電流が流れている期間のみであり、従来
例の電源装置におけるサイリスタ１０のオン期間よりも
短縮されるので、このことによっても電源装置の消費電
力が小さくなり、かつ、装置が小形化されるのである。
ン・オフを制御するトランジスタ１３のオン時のコレク
タ電流は、図１４中に示した従来例の電源装置が備える
サイリスタ１０の保持電流と比較して小さいので、電源
装置の消費電力が小さくなり、かつ、装置が小形化され
る。また、トランジスタ１３のオン期間は、ツェナーダ
イオード１５に電流が流れている期間のみであり、従来
例の電源装置におけるサイリスタ１０のオン期間よりも
短縮されるので、このことによっても電源装置の消費電
力が小さくなり、かつ、装置が小形化されるのである。
【００１４】実施例２；図２は、請求項１，２，５に対
応するこの発明の一実施例による電源装置を示すその回
路図である。図２において、図１に示した請求項１，５
に対応するこの発明の一実施例による電源装置、およ
び、図１４に示した従来例による電源装置と同一部分に
は同じ符号を付し、その説明を省略する。図２による電
源装置は、図１に示したこの発明による電源装置に対し
て、トランジスタ６Ａが有するベースと、トランジスタ
１３のコレクタとの間に抵抗器１７が介挿されている点
が相異している。抵抗器１７の抵抗値は、交流入力電圧
Ｖi が波高値に到達した時点で、抵抗器５と抵抗器１７
との接続点の電圧、すなわちトランジスタ６Ａが有する
ベースの電圧の値が、整流出力電圧Ｖs の最小値よりも
僅かに低い値となるように設定されることが好ましい。
応するこの発明の一実施例による電源装置を示すその回
路図である。図２において、図１に示した請求項１，５
に対応するこの発明の一実施例による電源装置、およ
び、図１４に示した従来例による電源装置と同一部分に
は同じ符号を付し、その説明を省略する。図２による電
源装置は、図１に示したこの発明による電源装置に対し
て、トランジスタ６Ａが有するベースと、トランジスタ
１３のコレクタとの間に抵抗器１７が介挿されている点
が相異している。抵抗器１７の抵抗値は、交流入力電圧
Ｖi が波高値に到達した時点で、抵抗器５と抵抗器１７
との接続点の電圧、すなわちトランジスタ６Ａが有する
ベースの電圧の値が、整流出力電圧Ｖs の最小値よりも
僅かに低い値となるように設定されることが好ましい。
【００１５】この電源装置は、通常の場合には図１に示
した電源装置と全く同様の動作を行うと共に、交流入力
端子１Ａ，１Ｂ間にサージ電圧が印加された場合には次
のように動作する。すなわちこの場合には、トランジス
タ６Ａがオフ状態であっても、抵抗器５と抵抗器１７と
の接続点の電圧であるトランジスタ６Ａが有するベース
に印加される電圧が上昇するので、トランジスタ６Ａが
オンし、サージ電圧は平滑用のコンデンサ８で吸収され
る。これにより、トランジスタ６Ａをサージ電圧から確
実に保護することが可能となる。（トランジスタ６Ａが
オン状態においてサージ電圧が印加された場合には、サ
ージ電圧はコンデンサ８で吸収されるので、トランジス
タ６Ａに対するサージ電圧保護の問題は生じない。）通
常、電源装置には、サージ電圧保護用として異常入力電
圧保護用のバリスタ２が接続されているが、サージ電圧
から完全に保護するためには大容量のバリスタが必要で
ある。しかしながら、小容量の電源装置に大容量のバリ
スタを装着することは、電源装置の小形化に対する制約
条件となっている。この実施例２による電源装置は、実
施例１による電源装置が持つ小消費電力等に加えて、小
容量のバリスタを装着するのみで十分なサージ電圧保護
を行えることから、装置の一層の小形化を可能にするの
である。
した電源装置と全く同様の動作を行うと共に、交流入力
端子１Ａ，１Ｂ間にサージ電圧が印加された場合には次
のように動作する。すなわちこの場合には、トランジス
タ６Ａがオフ状態であっても、抵抗器５と抵抗器１７と
の接続点の電圧であるトランジスタ６Ａが有するベース
に印加される電圧が上昇するので、トランジスタ６Ａが
オンし、サージ電圧は平滑用のコンデンサ８で吸収され
る。これにより、トランジスタ６Ａをサージ電圧から確
実に保護することが可能となる。（トランジスタ６Ａが
オン状態においてサージ電圧が印加された場合には、サ
ージ電圧はコンデンサ８で吸収されるので、トランジス
タ６Ａに対するサージ電圧保護の問題は生じない。）通
常、電源装置には、サージ電圧保護用として異常入力電
圧保護用のバリスタ２が接続されているが、サージ電圧
から完全に保護するためには大容量のバリスタが必要で
ある。しかしながら、小容量の電源装置に大容量のバリ
スタを装着することは、電源装置の小形化に対する制約
条件となっている。この実施例２による電源装置は、実
施例１による電源装置が持つ小消費電力等に加えて、小
容量のバリスタを装着するのみで十分なサージ電圧保護
を行えることから、装置の一層の小形化を可能にするの
である。
【００１６】実施例３；図３は、請求項１，３，５に対
応するこの発明の一実施例による電源装置を示すその回
路図である。図３において、図１に示した請求項１，５
に対応するこの発明の一実施例による電源装置、およ
び、図１４に示した従来例による電源装置と同一部分に
は同じ符号を付し、その説明を省略する。図３による電
源装置は、図１に示したこの発明による電源装置に対し
て、トランジスタ６Ａの出力端子であるエミッタと他方
の交流入力端子１Ｂとの間に、抵抗器１８が接続されて
いる点が相異している。
応するこの発明の一実施例による電源装置を示すその回
路図である。図３において、図１に示した請求項１，５
に対応するこの発明の一実施例による電源装置、およ
び、図１４に示した従来例による電源装置と同一部分に
は同じ符号を付し、その説明を省略する。図３による電
源装置は、図１に示したこの発明による電源装置に対し
て、トランジスタ６Ａの出力端子であるエミッタと他方
の交流入力端子１Ｂとの間に、抵抗器１８が接続されて
いる点が相異している。
【００１７】実施例３による電源装置は、実施例１によ
る電源装置が持つ整流出力電圧Ｖs値の脈動率に対し
て、より低減された脈動率を得ることを狙いとしたもの
である。すなわち、実施例１による電源装置は、前述し
たところにより、整流出力電圧Ｖs の値がツェナーダイ
オード１５のツェナー電圧Ｖz に到達することでスイッ
チング素子（例えば、トランジスタ６Ａである。）がオ
フしてから、次のサイクルで、スイッチング素子が再度
オンするためには、スイッチング素子の主電極（スイッ
チング素子がトランジスタである場合には、コレクタと
エミッタである。）間には、スイッチング素子によって
規定されている規定値以上の電圧が印加される必要があ
るものである。（スイッチング素子がトランジスタであ
る場合には、この規定値は２〔Ｖ〕程度である。）この
ために、負荷回路９で消費される電流が少ない場合に
は、整流出力電圧Ｖs の値がツェナー電圧Ｖz に到達し
た以降の整流出力電圧Ｖs の低下値が小さく、前記規定
値未満であるような場合には、スイッチング素子が再オ
ンされないという現象が起こり得る。
る電源装置が持つ整流出力電圧Ｖs値の脈動率に対し
て、より低減された脈動率を得ることを狙いとしたもの
である。すなわち、実施例１による電源装置は、前述し
たところにより、整流出力電圧Ｖs の値がツェナーダイ
オード１５のツェナー電圧Ｖz に到達することでスイッ
チング素子（例えば、トランジスタ６Ａである。）がオ
フしてから、次のサイクルで、スイッチング素子が再度
オンするためには、スイッチング素子の主電極（スイッ
チング素子がトランジスタである場合には、コレクタと
エミッタである。）間には、スイッチング素子によって
規定されている規定値以上の電圧が印加される必要があ
るものである。（スイッチング素子がトランジスタであ
る場合には、この規定値は２〔Ｖ〕程度である。）この
ために、負荷回路９で消費される電流が少ない場合に
は、整流出力電圧Ｖs の値がツェナー電圧Ｖz に到達し
た以降の整流出力電圧Ｖs の低下値が小さく、前記規定
値未満であるような場合には、スイッチング素子が再オ
ンされないという現象が起こり得る。
【００１８】ここで、実施例３による電源装置の場合に
は、スイッチング素子であるトランジスタ６Ａのコンデ
ンサ８側の主電極であるエミッタには、抵抗器１８を介
して他方の交流入力端子１Ｂの電位が印加されるので、
整流出力電圧Ｖs の値に関係無しにトランジスタ６Ａを
再オンすることが可能となる。従って、実施例３による
電源装置の場合には、整流出力電圧Ｖs の脈動率値は、
実施例１による電源装置の場合よりも低減されるのであ
る。なお、この抵抗器１８は、その設置目的が、トラン
ジスタ６Ａのエミッタの電位を、コレクタ・エミッタ間
電圧が前記規定値以上にすることにあるのであるから、
小容量のものであってよく、このために、抵抗器１８が
消費する電力は極めて少なくて済むものである。
は、スイッチング素子であるトランジスタ６Ａのコンデ
ンサ８側の主電極であるエミッタには、抵抗器１８を介
して他方の交流入力端子１Ｂの電位が印加されるので、
整流出力電圧Ｖs の値に関係無しにトランジスタ６Ａを
再オンすることが可能となる。従って、実施例３による
電源装置の場合には、整流出力電圧Ｖs の脈動率値は、
実施例１による電源装置の場合よりも低減されるのであ
る。なお、この抵抗器１８は、その設置目的が、トラン
ジスタ６Ａのエミッタの電位を、コレクタ・エミッタ間
電圧が前記規定値以上にすることにあるのであるから、
小容量のものであってよく、このために、抵抗器１８が
消費する電力は極めて少なくて済むものである。
【００１９】実施例４；図４は、請求項１，５に対応す
るこの発明の異なる実施例による電源装置を示すその回
路図である。図４において、図１に示した請求項１，５
に対応するこの発明の一実施例による電源装置、およ
び、図１４に示した従来例による電源装置と同一部分に
は同じ符号を付し、その説明を省略する。図４による電
源装置は、図１に示したこの発明による電源装置に対し
て、トランジスタ６Ａに替えてスイッチング素子である
ＦＥＴ６Ｂを用いると共に、ＦＥＴ６Ｂの制御極である
ゲートと、ＦＥＴ６Ｂのコンデンサ８側の主電極である
ソースとの間に、公知のＦＥＴ６Ｂの保護用素子として
のツェナーダイオード１９が接続されている点が相異し
ている。
るこの発明の異なる実施例による電源装置を示すその回
路図である。図４において、図１に示した請求項１，５
に対応するこの発明の一実施例による電源装置、およ
び、図１４に示した従来例による電源装置と同一部分に
は同じ符号を付し、その説明を省略する。図４による電
源装置は、図１に示したこの発明による電源装置に対し
て、トランジスタ６Ａに替えてスイッチング素子である
ＦＥＴ６Ｂを用いると共に、ＦＥＴ６Ｂの制御極である
ゲートと、ＦＥＴ６Ｂのコンデンサ８側の主電極である
ソースとの間に、公知のＦＥＴ６Ｂの保護用素子として
のツェナーダイオード１９が接続されている点が相異し
ている。
【００２０】実施例４による図４に示した電源装置の場
合には、スイッチング素子として、トランジスタ６Ａと
比較してゲインの高いＦＥＴ６Ｂが使用されているの
で、スイッチング素子をオンするための電流を、実施例
１による電源装置の場合と比較して小さくできるので
（抵抗器５の抵抗値を大きくできるということであ
る。）電源装置の消費電力をさらに小さくすることが可
能となる。実施例１による電源装置の場合には、スイッ
チング素子をオン・オフ制御する制御用トランジスタ
を、サイリスタ１０からトランジスタ６Ａに置き換える
ことで、サイリスタ１０に基づく消費電力の低減を図れ
ているが、実施例４による電源装置では、スイッチング
素子をゲインの高いＦＥＴ６Ｂに置き換えることで、電
源装置の消費電力の一層の低減と、装置の一層の小形化
が図れるのである。
合には、スイッチング素子として、トランジスタ６Ａと
比較してゲインの高いＦＥＴ６Ｂが使用されているの
で、スイッチング素子をオンするための電流を、実施例
１による電源装置の場合と比較して小さくできるので
（抵抗器５の抵抗値を大きくできるということであ
る。）電源装置の消費電力をさらに小さくすることが可
能となる。実施例１による電源装置の場合には、スイッ
チング素子をオン・オフ制御する制御用トランジスタ
を、サイリスタ１０からトランジスタ６Ａに置き換える
ことで、サイリスタ１０に基づく消費電力の低減を図れ
ているが、実施例４による電源装置では、スイッチング
素子をゲインの高いＦＥＴ６Ｂに置き換えることで、電
源装置の消費電力の一層の低減と、装置の一層の小形化
が図れるのである。
【００２１】なお、図５，図６は、前記の実施例２，３
に対応させて、図４に示した電源装置の場合と同様に、
スイッチング素子をＦＥＴ６Ｂに置き換えた、この発明
の異なる実施例による電源装置を示す回路図である。従
って、図５，図６によるこの発明の電源装置は、前記の
実施例２，実施例３による電源装置の持つそれぞれの作
用・効果に加えて、図４に示した電源装置の持つ作用・
効果を合わせて備えているものである。しかし、説明が
重複することになるので、これ以上の説明は省略する。
に対応させて、図４に示した電源装置の場合と同様に、
スイッチング素子をＦＥＴ６Ｂに置き換えた、この発明
の異なる実施例による電源装置を示す回路図である。従
って、図５，図６によるこの発明の電源装置は、前記の
実施例２，実施例３による電源装置の持つそれぞれの作
用・効果に加えて、図４に示した電源装置の持つ作用・
効果を合わせて備えているものである。しかし、説明が
重複することになるので、これ以上の説明は省略する。
【００２２】実施例５；図７は、請求項１，５に対応す
るこの発明のさらに異なる実施例による電源装置を示す
その回路図である。図７において、図１に示した請求項
１，５に対応するこの発明の一実施例による電源装置、
および、図１４に示した従来例による電源装置と同一部
分には同じ符号を付し、その説明を省略する。図７によ
る電源装置は、図１に示したこの発明による電源装置に
対して、トランジスタ６Ａに替えてスイッチング素子で
あるダーリントン接続されたトランジスタ（バイポーラ
トランズスタである。）６Ｃを用いた点が相異してい
る。
るこの発明のさらに異なる実施例による電源装置を示す
その回路図である。図７において、図１に示した請求項
１，５に対応するこの発明の一実施例による電源装置、
および、図１４に示した従来例による電源装置と同一部
分には同じ符号を付し、その説明を省略する。図７によ
る電源装置は、図１に示したこの発明による電源装置に
対して、トランジスタ６Ａに替えてスイッチング素子で
あるダーリントン接続されたトランジスタ（バイポーラ
トランズスタである。）６Ｃを用いた点が相異してい
る。
【００２３】実施例５による図７に示した電源装置の場
合には、スイッチング素子として、トランジスタ６Ａと
比較してゲインの高いダーリントン接続されたトランジ
スタ６Ｃが使用されているので、スイッチング素子をオ
ンするための電流を、実施例１による電源装置の場合と
比較して小さくできるので（抵抗器５の抵抗値を大きく
できるということである。）電源装置の消費電力を、実
施例４による図４に示した電源装置の場合と同様に、実
施例１による電源装置の場合よりもさらに小さくするこ
とが可能である。これにより、電源装置の消費電力の一
層の低減と、装置の一層の小形化が図れるのである。
合には、スイッチング素子として、トランジスタ６Ａと
比較してゲインの高いダーリントン接続されたトランジ
スタ６Ｃが使用されているので、スイッチング素子をオ
ンするための電流を、実施例１による電源装置の場合と
比較して小さくできるので（抵抗器５の抵抗値を大きく
できるということである。）電源装置の消費電力を、実
施例４による図４に示した電源装置の場合と同様に、実
施例１による電源装置の場合よりもさらに小さくするこ
とが可能である。これにより、電源装置の消費電力の一
層の低減と、装置の一層の小形化が図れるのである。
【００２４】なお、図８，図９は、実施例４の項で図
５，図６について述べたことと同様に、前記の実施例
２，３に対応させて、図７に示した電源装置の場合と同
様に、スイッチング素子をトランジスタ６Ｃに置き換え
た、この発明のさらに異なる実施例による電源装置を示
す回路図である。従って、図８，図９によるこの発明の
電源装置は、前記の実施例２，実施例３による電源装置
の持つそれぞれの作用・効果に加えて、図７に示した電
源装置の持つ作用・効果を合わせて備えているものであ
る。しかし、説明が重複することになるので、これ以上
の説明は省略する。
５，図６について述べたことと同様に、前記の実施例
２，３に対応させて、図７に示した電源装置の場合と同
様に、スイッチング素子をトランジスタ６Ｃに置き換え
た、この発明のさらに異なる実施例による電源装置を示
す回路図である。従って、図８，図９によるこの発明の
電源装置は、前記の実施例２，実施例３による電源装置
の持つそれぞれの作用・効果に加えて、図７に示した電
源装置の持つ作用・効果を合わせて備えているものであ
る。しかし、説明が重複することになるので、これ以上
の説明は省略する。
【００２５】実施例１〜４における今までの説明では、
一対の交流入力端子１Ａ，１Ｂから入力された交流入力
電圧Ｖi は、整流素子であるダイオード３を介してスイ
ッチング素子（トランジスタ６Ａ等である。）等の電源
装置の主要部に印加されるとして説明してきた。しか
し、ダイオード３は、実施例１〜４による電源装置が備
える半波整流方式の整流回路装置が持つ整流素子である
と理解してもよいものである。そうして、ダイオード３
によって構成された整流回路装置が持つ直流出力端子
は、プラス側の直流出力端子がダイオード３のカソード
であり、マイナス側の直流出力端子は、交流入力端子１
Ｂと共用されているとして理解してもよいものである。
一対の交流入力端子１Ａ，１Ｂから入力された交流入力
電圧Ｖi は、整流素子であるダイオード３を介してスイ
ッチング素子（トランジスタ６Ａ等である。）等の電源
装置の主要部に印加されるとして説明してきた。しか
し、ダイオード３は、実施例１〜４による電源装置が備
える半波整流方式の整流回路装置が持つ整流素子である
と理解してもよいものである。そうして、ダイオード３
によって構成された整流回路装置が持つ直流出力端子
は、プラス側の直流出力端子がダイオード３のカソード
であり、マイナス側の直流出力端子は、交流入力端子１
Ｂと共用されているとして理解してもよいものである。
【００２６】実施例６；図１１は、請求項１，２，４，
５に対応するこの発明の一実施例による電源装置を示す
その回路図である。図１１において、図５に示した請求
項１，２，５に対応するこの発明の異なる実施例による
電源装置、および、図１４に示した従来例による電源装
置と同一部分には同じ符号を付し、その説明を省略す
る。図１１による電源装置は、図５に示したこの発明に
よる電源装置に対して、ツェナーダイオード１５に替え
て定電圧素子としてのツェナーダイオード１５Ａを用い
ると共に、ＦＥＴ６Ｂの出力端子とダイオード７との接
続点と，トランジスタ１３が有するベースとの間に、抵
抗器２０と定電圧素子としてのツェナーダイオード２１
との直列接続回路が接続されている点が相異している。
ツェナーダイオード２１のツェナー電圧Ｖz1値は、例え
ば、図５におけるツェナーダイオード１５が持つツェナ
ー電圧Ｖz と同等値に設定される。また、ツェナーダイ
オード１５Ａが持つツェナー電圧Ｖz2値は、例えば、ツ
ェナー電圧Ｖz1値とＦＥＴ６Ｂをオンするのに必要な制
御極（スイッチング素子がＦＥＴ６Ｂである場合にはゲ
ートである。）と出力端子（スイッチング素子がＦＥＴ
６Ｂである場合にはソースである。）との間の電圧の和
となる値に設定されている。
５に対応するこの発明の一実施例による電源装置を示す
その回路図である。図１１において、図５に示した請求
項１，２，５に対応するこの発明の異なる実施例による
電源装置、および、図１４に示した従来例による電源装
置と同一部分には同じ符号を付し、その説明を省略す
る。図１１による電源装置は、図５に示したこの発明に
よる電源装置に対して、ツェナーダイオード１５に替え
て定電圧素子としてのツェナーダイオード１５Ａを用い
ると共に、ＦＥＴ６Ｂの出力端子とダイオード７との接
続点と，トランジスタ１３が有するベースとの間に、抵
抗器２０と定電圧素子としてのツェナーダイオード２１
との直列接続回路が接続されている点が相異している。
ツェナーダイオード２１のツェナー電圧Ｖz1値は、例え
ば、図５におけるツェナーダイオード１５が持つツェナ
ー電圧Ｖz と同等値に設定される。また、ツェナーダイ
オード１５Ａが持つツェナー電圧Ｖz2値は、例えば、ツ
ェナー電圧Ｖz1値とＦＥＴ６Ｂをオンするのに必要な制
御極（スイッチング素子がＦＥＴ６Ｂである場合にはゲ
ートである。）と出力端子（スイッチング素子がＦＥＴ
６Ｂである場合にはソースである。）との間の電圧の和
となる値に設定されている。
【００２７】なお、図１１においては、実施例４に対す
る説明の末尾で触れたことに合わせて、ダイオード３
を、半波整流方式の整流回路装置３０が持つ整流素子と
して示している。そうして、整流回路装置３０のプラス
側の直流出力端子３０ｃは、ダイオード３のカソードに
接続されており、整流回路装置３０のマイナス側の直流
出力端子３０ｄは、交流入力端子１Ｂと共用されてい
る。
る説明の末尾で触れたことに合わせて、ダイオード３
を、半波整流方式の整流回路装置３０が持つ整流素子と
して示している。そうして、整流回路装置３０のプラス
側の直流出力端子３０ｃは、ダイオード３のカソードに
接続されており、整流回路装置３０のマイナス側の直流
出力端子３０ｄは、交流入力端子１Ｂと共用されてい
る。
【００２８】実施例６による電源装置は、低減された脈
動率が得られる実施例３による電源装置が持つ消費電力
値に対して、より低減された消費電力値を得ることを狙
いとしたものである。図１１に示した実施例６による電
源装置の動作を、図１２に示した波形図も参照して説明
する。ここで図１２は、図１１に示した電源装置の動作
を説明する主要部の波形図である。一対の交流入力端子
１Ａ，１Ｂ間に交流入力電圧Ｖi が入力されると、その
正の半サイクルでツェナーダイオード２１のツェナー電
圧Ｖz1に到達するまでは、ＦＥＴ６Ｂは飽和状態の低い
ドレイン・ソース間電圧値でオンする。ＦＥＴ６Ｂを経
た交流入力電圧Ｖi は、ダイオード７を介して平滑用の
コンデンサ８に印加される。交流入力電圧Ｖi が上昇す
るのに従って、コンデンサ８の電圧，すなわち整流出力
電圧Ｖs は上昇するが、交流入力電圧Ｖi の値がツェナ
ーダイオード２１のツェナー電圧Ｖz1を越えると、ツェ
ナーダイオード２１に電流が流れるようになることでト
ランジスタ１３がオンされる。これによりＦＥＴ６Ｂ
は、そのゲート電圧が低下し、交流入力電圧Ｖi が引き
続き上昇しているのにもかかわらず、ツェナーダイオー
ド２１が図示のごとくに接続されていることによって、
図１２中にＶs3として示したように、出力側の主電極で
あるソースの電圧がほぼツェナー電圧Ｖz1値に保持され
るように制御される。
動率が得られる実施例３による電源装置が持つ消費電力
値に対して、より低減された消費電力値を得ることを狙
いとしたものである。図１１に示した実施例６による電
源装置の動作を、図１２に示した波形図も参照して説明
する。ここで図１２は、図１１に示した電源装置の動作
を説明する主要部の波形図である。一対の交流入力端子
１Ａ，１Ｂ間に交流入力電圧Ｖi が入力されると、その
正の半サイクルでツェナーダイオード２１のツェナー電
圧Ｖz1に到達するまでは、ＦＥＴ６Ｂは飽和状態の低い
ドレイン・ソース間電圧値でオンする。ＦＥＴ６Ｂを経
た交流入力電圧Ｖi は、ダイオード７を介して平滑用の
コンデンサ８に印加される。交流入力電圧Ｖi が上昇す
るのに従って、コンデンサ８の電圧，すなわち整流出力
電圧Ｖs は上昇するが、交流入力電圧Ｖi の値がツェナ
ーダイオード２１のツェナー電圧Ｖz1を越えると、ツェ
ナーダイオード２１に電流が流れるようになることでト
ランジスタ１３がオンされる。これによりＦＥＴ６Ｂ
は、そのゲート電圧が低下し、交流入力電圧Ｖi が引き
続き上昇しているのにもかかわらず、ツェナーダイオー
ド２１が図示のごとくに接続されていることによって、
図１２中にＶs3として示したように、出力側の主電極で
あるソースの電圧がほぼツェナー電圧Ｖz1値に保持され
るように制御される。
【００２９】この状態で交流入力電圧Ｖi がさらに上昇
し、時間ΔＴC2を経過後に、ツェナーダイオード１５Ａ
に加わる電圧値がツェナー電圧Ｖz2を越えると、ツェナ
ーダイオード１５Ａに電流が流れるようになる。これに
よって、トランジスタ１３のベースに供給されるベース
電流が増大するのでトランジスタ１３が完全にオンされ
る。トランジスタ１３が完全にオンされると、ＦＥＴ６
Ｂのゲート電圧が激減されることでＦＥＴ６Ｂはオフさ
れる。ＦＥＴ６Ｂがオフすると、ＦＥＴ６Ｂのドレイン
側の電圧値はほぼ交流入力電圧Ｖi 値にまで上昇するの
で、トランジスタ１３が有するベースに供給されるベー
ス電流値が増加する。これによって、トランジスタ１３
のオン状態、従って、ＦＥＴ６Ｂのオフ状態は確実に保
持されることになる。
し、時間ΔＴC2を経過後に、ツェナーダイオード１５Ａ
に加わる電圧値がツェナー電圧Ｖz2を越えると、ツェナ
ーダイオード１５Ａに電流が流れるようになる。これに
よって、トランジスタ１３のベースに供給されるベース
電流が増大するのでトランジスタ１３が完全にオンされ
る。トランジスタ１３が完全にオンされると、ＦＥＴ６
Ｂのゲート電圧が激減されることでＦＥＴ６Ｂはオフさ
れる。ＦＥＴ６Ｂがオフすると、ＦＥＴ６Ｂのドレイン
側の電圧値はほぼ交流入力電圧Ｖi 値にまで上昇するの
で、トランジスタ１３が有するベースに供給されるベー
ス電流値が増加する。これによって、トランジスタ１３
のオン状態、従って、ＦＥＴ６Ｂのオフ状態は確実に保
持されることになる。
【００３０】このＦＥＴ６Ｂがオフされた時点から、整
流出力電圧Ｖs は、コンデンサ８の放電によって図１２
中のＶs1として示すように低下を開始する。そうして、
交流入力電圧Ｖi がその波高値を過ぎてツェナーダイオ
ード１５Ａのツェナー電圧Ｖ z2以下に低下すると、ツェ
ナーダイオード１５Ａはオフ状態となり、ツェナーダイ
オード１５Ａを通流してトランジスタ１３が有するベー
スに供給されていたベース電流は零となり、トランジス
タ１３はオフされる。トランジスタ１３がオフされる
と、ＦＥＴ６Ｂがオンされることになるが、この時点で
は交流入力電圧Ｖ i の値が低いので、コンデンサ８への
充電はほとんど行われない。コンデンサ８への再充電
は、次のサイクルで交流入力電圧Ｖi が正となりその値
が再上昇してコンデンサ８が持っている電圧を越えた時
点で再開され、整流出力電圧Ｖs は図１２中にＶs2とし
て示すように上昇する。そうして、交流入力電圧Ｖi の
値がツェナーダイオード２１のツェナー電圧Ｖz2を越え
ると、再び前述の動作を繰り返す。このようにして負荷
回路９には平滑化された直流電圧が供給されることにな
る。
流出力電圧Ｖs は、コンデンサ８の放電によって図１２
中のＶs1として示すように低下を開始する。そうして、
交流入力電圧Ｖi がその波高値を過ぎてツェナーダイオ
ード１５Ａのツェナー電圧Ｖ z2以下に低下すると、ツェ
ナーダイオード１５Ａはオフ状態となり、ツェナーダイ
オード１５Ａを通流してトランジスタ１３が有するベー
スに供給されていたベース電流は零となり、トランジス
タ１３はオフされる。トランジスタ１３がオフされる
と、ＦＥＴ６Ｂがオンされることになるが、この時点で
は交流入力電圧Ｖ i の値が低いので、コンデンサ８への
充電はほとんど行われない。コンデンサ８への再充電
は、次のサイクルで交流入力電圧Ｖi が正となりその値
が再上昇してコンデンサ８が持っている電圧を越えた時
点で再開され、整流出力電圧Ｖs は図１２中にＶs2とし
て示すように上昇する。そうして、交流入力電圧Ｖi の
値がツェナーダイオード２１のツェナー電圧Ｖz2を越え
ると、再び前述の動作を繰り返す。このようにして負荷
回路９には平滑化された直流電圧が供給されることにな
る。
【００３１】すなわち、実施例６による電源装置は、整
流出力電圧Ｖs の最大値付近に図１２中にＶs3として示
した一定値を持続する期間を生成するようにすること
で、例えば、実施例１による電源装置の場合よりも低減
された脈動率が得られるのである。しかも、この低減さ
れた脈動率が得るための回路構成として、実施例３によ
る抵抗器１８のごとき、整流出力電圧Ｖs による電流の
供給を常時受ける必要の有る回路素子を持たないことか
ら、その消費電力値を一層低減することが可能となるの
である。また、この実施例６による電源装置は、前記し
たとおりツェナーダイオード１５Ａが持つツェナー電圧
Ｖz2値を、実施例３によるツェナーダイオード１５の場
合と異なり、整流出力電圧Ｖs の最高値よりも高い値に
設定しているので、負荷回路９の消費電力が少ない場合
であっても、ＦＥＴ６Ｂが必ずオンされてコンデンサ８
への充電が毎サイクル行われる。このことも、この電源
装置の整流出力電圧Ｖs の脈動率を低減するうえで有効
なことである。
流出力電圧Ｖs の最大値付近に図１２中にＶs3として示
した一定値を持続する期間を生成するようにすること
で、例えば、実施例１による電源装置の場合よりも低減
された脈動率が得られるのである。しかも、この低減さ
れた脈動率が得るための回路構成として、実施例３によ
る抵抗器１８のごとき、整流出力電圧Ｖs による電流の
供給を常時受ける必要の有る回路素子を持たないことか
ら、その消費電力値を一層低減することが可能となるの
である。また、この実施例６による電源装置は、前記し
たとおりツェナーダイオード１５Ａが持つツェナー電圧
Ｖz2値を、実施例３によるツェナーダイオード１５の場
合と異なり、整流出力電圧Ｖs の最高値よりも高い値に
設定しているので、負荷回路９の消費電力が少ない場合
であっても、ＦＥＴ６Ｂが必ずオンされてコンデンサ８
への充電が毎サイクル行われる。このことも、この電源
装置の整流出力電圧Ｖs の脈動率を低減するうえで有効
なことである。
【００３２】実施例７；図１３は、請求項１，２，４，
５に対応するこの発明の異なる実施例による電源装置を
示すその回路図である。図１３において、図１１に示し
た請求項１，２，４，５に対応するこの発明の一実施例
による電源装置、図５に示した請求項１，２，５に対応
するこの発明の異なる実施例による電源装置、および、
図１４に示した従来例による電源装置と同一部分には同
じ符号を付し、その説明を省略する。図１３に示した電
源装置は、図１１に示したこの発明による電源装置に対
して、整流回路装置３０に替えて整流回路装置３０Ａを
用いる点が相異している。整流回路装置３０Ａは、４個
のダイオード３をブリッジ回路状に接続した全波整流方
式の整流回路装置である。整流回路装置３０Ａには、交
流入力端子３０ａ，３０ｂから交流入力電圧Ｖi が入力
され、そうして、ブリッジ回路接続されたダイオード３
によって全波整流され、プラス側の直流出力端子３０ｃ
とマイナス側の直流出力端子３０ｄから出力されてい
る。
５に対応するこの発明の異なる実施例による電源装置を
示すその回路図である。図１３において、図１１に示し
た請求項１，２，４，５に対応するこの発明の一実施例
による電源装置、図５に示した請求項１，２，５に対応
するこの発明の異なる実施例による電源装置、および、
図１４に示した従来例による電源装置と同一部分には同
じ符号を付し、その説明を省略する。図１３に示した電
源装置は、図１１に示したこの発明による電源装置に対
して、整流回路装置３０に替えて整流回路装置３０Ａを
用いる点が相異している。整流回路装置３０Ａは、４個
のダイオード３をブリッジ回路状に接続した全波整流方
式の整流回路装置である。整流回路装置３０Ａには、交
流入力端子３０ａ，３０ｂから交流入力電圧Ｖi が入力
され、そうして、ブリッジ回路接続されたダイオード３
によって全波整流され、プラス側の直流出力端子３０ｃ
とマイナス側の直流出力端子３０ｄから出力されてい
る。
【００３３】実施例７による図１３に示した電源装置の
場合には、交流入力電圧Ｖi は、整流回路装置３０Ａに
よって全波整流されることで、ＦＥＴ６Ｂ等の電源装置
の主要部には、半サイクル毎に正の半波が印加されるこ
とになる。これにより、図１２等中に示したコンデンサ
８からの放電時間が大幅に短縮されることから、実施例
６による電源装置と比較して、整流出力電圧Ｖs の持つ
脈動率を低減することが可能となるのである。
場合には、交流入力電圧Ｖi は、整流回路装置３０Ａに
よって全波整流されることで、ＦＥＴ６Ｂ等の電源装置
の主要部には、半サイクル毎に正の半波が印加されるこ
とになる。これにより、図１２等中に示したコンデンサ
８からの放電時間が大幅に短縮されることから、実施例
６による電源装置と比較して、整流出力電圧Ｖs の持つ
脈動率を低減することが可能となるのである。
【００３４】実施例６，７における今までの説明では、
電源装置が備えるスイッチング素子はＦＥＴであるとし
てきたが、これに限定されるものではなく、例えば、ト
ランジスタ，もしくは，ダーリントン接続されたトラン
ジスタであってもよいものである。また、実施例１〜７
における今までの説明では、電源装置が備えるスイッチ
ング素子は、トランジスタ，ＦＥＴ，もしくはダーリン
トン接続されたトランジスタであるとしてきたが、これ
に限定されるものではなく、例えば、ＩＧＢＴであって
もよいものである。
電源装置が備えるスイッチング素子はＦＥＴであるとし
てきたが、これに限定されるものではなく、例えば、ト
ランジスタ，もしくは，ダーリントン接続されたトラン
ジスタであってもよいものである。また、実施例１〜７
における今までの説明では、電源装置が備えるスイッチ
ング素子は、トランジスタ，ＦＥＴ，もしくはダーリン
トン接続されたトランジスタであるとしてきたが、これ
に限定されるものではなく、例えば、ＩＧＢＴであって
もよいものである。
【００３５】また、実施例１〜５における今までの説明
では、電源装置が備える整流回路装置は、いずれの場合
も１個のダイオード素子による半波整流方式であるとし
てきたが、これに限定されるものではなく、例えば、電
源装置が備える整流回路装置は、実施例７と同様に、ブ
リッジ接続された全波整流方式のものであってもよいも
のである。
では、電源装置が備える整流回路装置は、いずれの場合
も１個のダイオード素子による半波整流方式であるとし
てきたが、これに限定されるものではなく、例えば、電
源装置が備える整流回路装置は、実施例７と同様に、ブ
リッジ接続された全波整流方式のものであってもよいも
のである。
【００３６】さらにまた、実施例１〜７における今まで
の説明では、電源装置が備える整流回路装置は、半波整
流方式またはブリッジ接続された全波整流方式のである
としてきたが、これに限定されるものではなく、単相交
流電圧を整流する適宜の整流方式の整流回路装置であっ
てもよいものである。
の説明では、電源装置が備える整流回路装置は、半波整
流方式またはブリッジ接続された全波整流方式のである
としてきたが、これに限定されるものではなく、単相交
流電圧を整流する適宜の整流方式の整流回路装置であっ
てもよいものである。
【００３７】
【発明の効果】この発明の電源装置は、前述の構成とす
ることで、消費電力値が低減され、装置が小形化される
と共に、装置のサージ耐量が向上し、整流出力電圧の脈
動率が低減されるとの効果を奏する。
ることで、消費電力値が低減され、装置が小形化される
と共に、装置のサージ耐量が向上し、整流出力電圧の脈
動率が低減されるとの効果を奏する。
【図１】請求項１，５に対応するこの発明の一実施例に
よる電源装置を示すその回路図
よる電源装置を示すその回路図
【図２】請求項１，２，５に対応するこの発明の一実施
例による電源装置を示すその回路図
例による電源装置を示すその回路図
【図３】請求項１，３，５に対応するこの発明の一実施
例による電源装置を示すその回路図
例による電源装置を示すその回路図
【図４】請求項１，５に対応するこの発明の異なる実施
例による電源装置を示すその回路図
例による電源装置を示すその回路図
【図５】請求項１，５に対応するこの発明の異なる実施
例による電源装置を示すその回路図
例による電源装置を示すその回路図
【図６】請求項１，５に対応するこの発明の異なる実施
例による電源装置を示すその回路図
例による電源装置を示すその回路図
【図７】請求項１，５に対応するこの発明のさらに異な
る実施例による電源装置を示すその回路図
る実施例による電源装置を示すその回路図
【図８】請求項１，５に対応するこの発明のさらに異な
る実施例による電源装置を示すその回路図
る実施例による電源装置を示すその回路図
【図９】請求項１，５に対応するこの発明のさらに異な
る実施例による電源装置を示すその回路図
る実施例による電源装置を示すその回路図
【図１０】図１に示した電源装置の動作を説明する主要
部の波形図
部の波形図
【図１１】請求項１，２，４，５に対応するこの発明の
一実施例による電源装置を示すその回路図
一実施例による電源装置を示すその回路図
【図１２】図１１に示した電源装置の動作を説明する主
要部の波形図
要部の波形図
【図１３】請求項１，２，４，５に対応するこの発明の
異なる実施例による電源装置を示すその回路図
異なる実施例による電源装置を示すその回路図
【図１４】従来例の電源装置を示すその回路図
【図１５】図１４に示した電源装置の動作を説明する電
源装置の主要部の波形図
源装置の主要部の波形図
１Ａ 一方の交流入力端子 １Ｂ 他方の交流入力端子 ４ 入力抵抗器 ６Ａ トランジスタ（スイッチング素子） ６Ｂ ＦＥＴ（スイッチング素子） ６Ｃ ダーリントン接続トランジスタ（スイッチング素
子） ７ ダイオード １３ トランジスタ１３ １５ ツェナーダイオード１５ １７ 抵抗器 １８ 抵抗器
子） ７ ダイオード １３ トランジスタ１３ １５ ツェナーダイオード１５ １７ 抵抗器 １８ 抵抗器
Claims (5)
- 【請求項１】一対の交流入力端子と、これ等交流入力端
子から入力された交流入力電圧を整流して直流電圧に変
換すると共に，少なくとも一対の直流出力端子を有する
整流回路装置と、この整流回路装置が有する一方の直流
出力端子に入力抵抗器を介して接続されたスイッチング
素子と、一方の直流出力端子とスイッチング素子が有す
る制御端子との間に接続された抵抗器と、整流回路装置
が有する他方の直流出力端子とスイッチング素子が有す
る制御端子との間に接続された制御用トランジスタと、
入力抵抗器とスイッチング素子との接続点と制御用トラ
ンジスタが有する制御端子との間に接続され，印加され
る電圧の値が一定値を越えると導通状態になる定電圧素
子とを備え、定電圧素子が導通状態になると制御用トラ
ンジスタがオンされることでスイッチング素子がオフさ
れることを特徴とする電源装置。 - 【請求項２】請求項１に記載の電源装置において、 スイッチング素子が有する制御端子と制御用トランジス
タとの間に接続された抵抗器を備えることを特徴とする
電源装置。 - 【請求項３】請求項１または２に記載の電源装置におい
て、 スイッチング素子の出力端子と他方の直流出力端子との
間に接続された抵抗器を備えることを特徴とする電源装
置。 - 【請求項４】請求項１または２に記載の電源装置におい
て、 スイッチング素子の出力端子と制御用トランジスタが有
する制御端子との間に接続され，印加される電圧の値が
一定値を越えると導通状態になる定電圧素子を備え、定
電圧素子が導通状態になると，スイッチング素子の出力
電圧値が定電圧素子の有する一定値に保持されるように
制御用トランジスタがオンされることを特徴とする電源
装置。 - 【請求項５】請求項１から４までのいずれかに記載の電
源装置において、 スイッチング素子は、トランジスタ，ＦＥＴ，ダーリン
トン接続されたトランジスタもしくはＩＧＢＴからなる
ことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29610194A JPH0866037A (ja) | 1994-06-09 | 1994-11-30 | 電源装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12720794 | 1994-06-09 | ||
| JP6-127207 | 1994-06-09 | ||
| JP29610194A JPH0866037A (ja) | 1994-06-09 | 1994-11-30 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0866037A true JPH0866037A (ja) | 1996-03-08 |
Family
ID=26463219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29610194A Pending JPH0866037A (ja) | 1994-06-09 | 1994-11-30 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0866037A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT503477B1 (de) * | 2006-04-06 | 2009-01-15 | Becom Electronics Gmbh | Schaltwandler, insbesondere abwärtswandler |
| CN102386756A (zh) * | 2011-11-20 | 2012-03-21 | 任永斌 | 一种工频开关电源 |
| WO2013120096A1 (en) * | 2012-02-10 | 2013-08-15 | Transtector Systems, Inc. | Transient control technology circuit |
| US8976500B2 (en) | 2010-05-26 | 2015-03-10 | Transtector Systems, Inc. | DC block RF coaxial devices |
| US9048662B2 (en) | 2012-03-19 | 2015-06-02 | Transtector Systems, Inc. | DC power surge protector |
| US9054514B2 (en) | 2012-02-10 | 2015-06-09 | Transtector Systems, Inc. | Reduced let through voltage transient protection or suppression circuit |
| US9124093B2 (en) | 2012-09-21 | 2015-09-01 | Transtector Systems, Inc. | Rail surge voltage protector with fail disconnect |
| US9190837B2 (en) | 2012-05-03 | 2015-11-17 | Transtector Systems, Inc. | Rigid flex electromagnetic pulse protection device |
| US9924609B2 (en) | 2015-07-24 | 2018-03-20 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
| US9991697B1 (en) | 2016-12-06 | 2018-06-05 | Transtector Systems, Inc. | Fail open or fail short surge protector |
| US10129993B2 (en) | 2015-06-09 | 2018-11-13 | Transtector Systems, Inc. | Sealed enclosure for protecting electronics |
| US10193335B2 (en) | 2015-10-27 | 2019-01-29 | Transtector Systems, Inc. | Radio frequency surge protector with matched piston-cylinder cavity shape |
| US10356928B2 (en) | 2015-07-24 | 2019-07-16 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
| US10588236B2 (en) | 2015-07-24 | 2020-03-10 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
-
1994
- 1994-11-30 JP JP29610194A patent/JPH0866037A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT503477B1 (de) * | 2006-04-06 | 2009-01-15 | Becom Electronics Gmbh | Schaltwandler, insbesondere abwärtswandler |
| US8976500B2 (en) | 2010-05-26 | 2015-03-10 | Transtector Systems, Inc. | DC block RF coaxial devices |
| CN102386756A (zh) * | 2011-11-20 | 2012-03-21 | 任永斌 | 一种工频开关电源 |
| US9054514B2 (en) | 2012-02-10 | 2015-06-09 | Transtector Systems, Inc. | Reduced let through voltage transient protection or suppression circuit |
| CN104254956A (zh) * | 2012-02-10 | 2014-12-31 | 特兰斯泰克塔***公司 | 瞬态控制技术电路 |
| WO2013120096A1 (en) * | 2012-02-10 | 2013-08-15 | Transtector Systems, Inc. | Transient control technology circuit |
| US9048662B2 (en) | 2012-03-19 | 2015-06-02 | Transtector Systems, Inc. | DC power surge protector |
| US9190837B2 (en) | 2012-05-03 | 2015-11-17 | Transtector Systems, Inc. | Rigid flex electromagnetic pulse protection device |
| US9124093B2 (en) | 2012-09-21 | 2015-09-01 | Transtector Systems, Inc. | Rail surge voltage protector with fail disconnect |
| US10129993B2 (en) | 2015-06-09 | 2018-11-13 | Transtector Systems, Inc. | Sealed enclosure for protecting electronics |
| US9924609B2 (en) | 2015-07-24 | 2018-03-20 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
| US10356928B2 (en) | 2015-07-24 | 2019-07-16 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
| US10588236B2 (en) | 2015-07-24 | 2020-03-10 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
| US10193335B2 (en) | 2015-10-27 | 2019-01-29 | Transtector Systems, Inc. | Radio frequency surge protector with matched piston-cylinder cavity shape |
| US9991697B1 (en) | 2016-12-06 | 2018-06-05 | Transtector Systems, Inc. | Fail open or fail short surge protector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745300A (en) | Two-wire switch | |
| US11557981B2 (en) | Self-biasing ideal diode circuit | |
| US20060013024A1 (en) | Rectifier circuit having a power factor correction | |
| JPH0866037A (ja) | 電源装置 | |
| EP1706941B1 (en) | Dv/dt-detecting overcurrent protection circuit for power supply | |
| JP2005143287A (ja) | 集積同期整流器パッケージ | |
| JPH0318276A (ja) | 交流対直流変換器 | |
| US4118768A (en) | Demand controlled preregulating rectifier circuit for power supplies | |
| US7362082B2 (en) | Switch mode power supply with output voltage equalizer | |
| US4675798A (en) | Direct coupled switching power supply with GTO SCR switching element | |
| JP2003108243A (ja) | 電圧制御用回路装置 | |
| US5687065A (en) | Pre-regulator with light switch to limit voltage ringing on turn-off | |
| CN111953332A (zh) | 用共源共栅氮化镓进行高效功率开关的装置及方法 | |
| JP4154658B2 (ja) | 同期整流用ｍｏｓｆｅｔの制御回路 | |
| US9077256B2 (en) | Method of forming a low power dissipation regulator and structure therefor | |
| JPH05344724A (ja) | 直流−直流変換器 | |
| KR910002063Y1 (ko) | 3단자 가제어전기변의 구동제어용 전원장치 | |
| JPH10201234A (ja) | 整流平滑回路 | |
| JP3090299B2 (ja) | 電源回路 | |
| JPH0258860B2 (ja) | ||
| JP3409286B2 (ja) | 自励式スイッチング電源回路 | |
| JPS619715A (ja) | 整流装置 | |
| KR810000790Y1 (ko) | 110v, 220v 겸용 자동 전환 전원회로 | |
| JPH03218217A (ja) | 突入電流防止回路付電源回路 | |
| JPH043617B2 (ja) |