JP3090299B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3090299B2 JP3090299B2 JP05132701A JP13270193A JP3090299B2 JP 3090299 B2 JP3090299 B2 JP 3090299B2 JP 05132701 A JP05132701 A JP 05132701A JP 13270193 A JP13270193 A JP 13270193A JP 3090299 B2 JP3090299 B2 JP 3090299B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control
- control transistor
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、制御トランジスタに
最大コレクタ電流規格値の小さなものを使用できるリニ
ア・レギュレータ方式の電源回路に関する。
最大コレクタ電流規格値の小さなものを使用できるリニ
ア・レギュレータ方式の電源回路に関する。
【０００２】
【従来の技術】図２は、ツェナーダイオードを基準電圧
とするいわゆるリニア・レギュレータ方式の従来の電源
回路の構成を示す回路図である。図において、１は交流
電源接続端子、２はスイッチ、３は交流電源接続端子１
から供給される交流電圧を整流するダイオードブリッジ
回路、４はダイオードブリッジ回路３で整流された電圧
を平滑化する平滑用コンデンサ、５は制御トランジスタ
Ｑ１のコレクタ側とエミッタ端子との間に接続された抵
抗、６は制御トランジスタＱ１を介して流れる充電電流
を制限するための電流制限用抵抗、７は制御トランジス
タＱ１のコレクタ側とベース端子間に接続された抵抗、
８は制御トランジスタＱ１のベース端子とトランジスタ
Ｑ３のコレクタ端子に接続された抵抗である。
とするいわゆるリニア・レギュレータ方式の従来の電源
回路の構成を示す回路図である。図において、１は交流
電源接続端子、２はスイッチ、３は交流電源接続端子１
から供給される交流電圧を整流するダイオードブリッジ
回路、４はダイオードブリッジ回路３で整流された電圧
を平滑化する平滑用コンデンサ、５は制御トランジスタ
Ｑ１のコレクタ側とエミッタ端子との間に接続された抵
抗、６は制御トランジスタＱ１を介して流れる充電電流
を制限するための電流制限用抵抗、７は制御トランジス
タＱ１のコレクタ側とベース端子間に接続された抵抗、
８は制御トランジスタＱ１のベース端子とトランジスタ
Ｑ３のコレクタ端子に接続された抵抗である。
【０００３】９はトランジスタＱ３のエミッタ端子とグ
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、１０と１１は出力電圧調整用抵抗であり、
出力電圧調整用抵抗１１はその抵抗値を可変することが
できる。１２は出力電圧に含まれるリップルを除去する
ためのコンデンサ、１３はツェナーダイオード９のカソ
ード端子と出力側との間に接続された抵抗、１４は＋Ｂ
電源供給回路である。
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、１０と１１は出力電圧調整用抵抗であり、
出力電圧調整用抵抗１１はその抵抗値を可変することが
できる。１２は出力電圧に含まれるリップルを除去する
ためのコンデンサ、１３はツェナーダイオード９のカソ
ード端子と出力側との間に接続された抵抗、１４は＋Ｂ
電源供給回路である。
【０００４】次に動作について説明する。この電源回路
では、スイッチ２を閉成し電源を投入すると、抵抗７を
介してバイアス電流が流れ制御トランジスタＱ１がオン
となり、また電源投入時にはコンデンサ１２の端子電圧
が零であるため、入力側のダイオードブリッジ回路３を
通りコンデンサ１２へ突入電流が流れ込む。この突入電
流の値は、電流制限用抵抗６と制御トランジスタＱ１を
介して流れ込む電流Ｉ２と抵抗５を介して流れ込む電流
Ｉ１の和、すなわち、（Ｉ１＋Ｉ２）である。通常、抵
抗５の抵抗値は電流制限用抵抗６の抵抗値より大きく設
定されており、例えば、抵抗５の抵抗値を１５０Ω程度
に設定するのに対し、電流制限用抵抗６の抵抗値は減電
圧動作を保証するために２．２Ω〜４．７Ω程度に設定
されるため、電流Ｉ２は電流Ｉ１に比べ大きな値とな
る。
では、スイッチ２を閉成し電源を投入すると、抵抗７を
介してバイアス電流が流れ制御トランジスタＱ１がオン
となり、また電源投入時にはコンデンサ１２の端子電圧
が零であるため、入力側のダイオードブリッジ回路３を
通りコンデンサ１２へ突入電流が流れ込む。この突入電
流の値は、電流制限用抵抗６と制御トランジスタＱ１を
介して流れ込む電流Ｉ２と抵抗５を介して流れ込む電流
Ｉ１の和、すなわち、（Ｉ１＋Ｉ２）である。通常、抵
抗５の抵抗値は電流制限用抵抗６の抵抗値より大きく設
定されており、例えば、抵抗５の抵抗値を１５０Ω程度
に設定するのに対し、電流制限用抵抗６の抵抗値は減電
圧動作を保証するために２．２Ω〜４．７Ω程度に設定
されるため、電流Ｉ２は電流Ｉ１に比べ大きな値とな
る。
【０００５】
【発明が解決しようとする課題】上述した従来の電源回
路は以上のように構成されていたので、電源投入時に流
れ込む突入電流に耐える大きさの最大コレクタ電流規格
値を有する制御トランジスタを用いなければならず、コ
スト的にも不利となる問題点があった。この発明は上記
した課題を除去するためになされたものであり、この発
明の目的は最大コレクタ電流規格値の比較的小さな制御
トランジスタを使用することのできる電源回路を提供す
ることにある。
路は以上のように構成されていたので、電源投入時に流
れ込む突入電流に耐える大きさの最大コレクタ電流規格
値を有する制御トランジスタを用いなければならず、コ
スト的にも不利となる問題点があった。この発明は上記
した課題を除去するためになされたものであり、この発
明の目的は最大コレクタ電流規格値の比較的小さな制御
トランジスタを使用することのできる電源回路を提供す
ることにある。
【０００６】
【課題を解決するための手段】この発明に係る電源回路
は、整流回路と、この整流回路の平滑用のコンデンサ
と、前記整流回路とコンデンサとの間に設けられた制御
トランジスタと、前記制御トランジスタと並列に設けら
れた抵抗とを備え、前記制御トランジスタの制御側の電
極の電圧を制御することにより、前記制御トランジスタ
から出力される電圧を安定化する電源回路において、前
記制御トランジスタの制御側の電極の電圧を降下せしめ
この制御トランジスタを不動作状態にする補助トランジ
スタを備え、前記コンデンサの電圧が所定の値以下の
時、前記補助トランジスタをオン状態として前記制御ト
ランジスタを不動作状態にし、前記コンデンサの電圧が
所定の値以上になった時、前記補助トランジスタをオフ
状態として前記制御トランジスタを動作状態にせしめる
ように構成したものである。
は、整流回路と、この整流回路の平滑用のコンデンサ
と、前記整流回路とコンデンサとの間に設けられた制御
トランジスタと、前記制御トランジスタと並列に設けら
れた抵抗とを備え、前記制御トランジスタの制御側の電
極の電圧を制御することにより、前記制御トランジスタ
から出力される電圧を安定化する電源回路において、前
記制御トランジスタの制御側の電極の電圧を降下せしめ
この制御トランジスタを不動作状態にする補助トランジ
スタを備え、前記コンデンサの電圧が所定の値以下の
時、前記補助トランジスタをオン状態として前記制御ト
ランジスタを不動作状態にし、前記コンデンサの電圧が
所定の値以上になった時、前記補助トランジスタをオフ
状態として前記制御トランジスタを動作状態にせしめる
ように構成したものである。
【０００７】
【作用】この発明の電源回路では、スイッチが閉成され
電源が投入されると出力電圧値は零から立上がるため、
この出力電圧値が所定の値になるまでの間、制御トラン
ジスタのバイアス電流（制御側の電極の電流）をオフさ
せることで制御トランジスタを非導通の状態にするよう
にし、突入電流から制御トランジスタを保護すること
で、最大コレクタ電流規格値の小さな制御トランジスタ
の使用を可能にする。
電源が投入されると出力電圧値は零から立上がるため、
この出力電圧値が所定の値になるまでの間、制御トラン
ジスタのバイアス電流（制御側の電極の電流）をオフさ
せることで制御トランジスタを非導通の状態にするよう
にし、突入電流から制御トランジスタを保護すること
で、最大コレクタ電流規格値の小さな制御トランジスタ
の使用を可能にする。
【０００８】
【実施例】以下、この発明の一実施例を図面を参照して
説明する。図１は本実施例における電源回路の構成を示
す図である。図において、１は交流電源接続端子、２は
スイッチ、３は交流電源接続端子１から供給される交流
を整流するダイオードブリッジ回路、５は制御トランジ
スタＱ１のコレクタ側とエミッタ端子との間に接続され
た抵抗、６は制御トランジスタＱ１を介して流れる充電
電流を制限するための電流制限用抵抗、７ａと７ｂは制
御トランジスタＱ１のコレクタ側とベース端子（制御側
の電極）間に接続されたベースバイアス抵抗、８は制御
トランジスタＱ１のベース端子とトランジスタＱ３のコ
レクタ端子に接続された抵抗である。
説明する。図１は本実施例における電源回路の構成を示
す図である。図において、１は交流電源接続端子、２は
スイッチ、３は交流電源接続端子１から供給される交流
を整流するダイオードブリッジ回路、５は制御トランジ
スタＱ１のコレクタ側とエミッタ端子との間に接続され
た抵抗、６は制御トランジスタＱ１を介して流れる充電
電流を制限するための電流制限用抵抗、７ａと７ｂは制
御トランジスタＱ１のコレクタ側とベース端子（制御側
の電極）間に接続されたベースバイアス抵抗、８は制御
トランジスタＱ１のベース端子とトランジスタＱ３のコ
レクタ端子に接続された抵抗である。
【０００９】９はトランジスタＱ３のエミッタ端子とグ
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、１０と１１と１１ａは出力電圧調整用抵抗
であり、出力電圧調整用抵抗１１はその抵抗値を可変す
ることができる。１３はツェナーダイオード９のカソー
ド端子と制御トランジスタＱ１のエミッタ端子との間に
接続された抵抗、１４は＋Ｂ電源供給回路である。
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、１０と１１と１１ａは出力電圧調整用抵抗
であり、出力電圧調整用抵抗１１はその抵抗値を可変す
ることができる。１３はツェナーダイオード９のカソー
ド端子と制御トランジスタＱ１のエミッタ端子との間に
接続された抵抗、１４は＋Ｂ電源供給回路である。
【００１０】２１はトランジスタを使用したリップルフ
ィルタであり、トランジスタＱ２とコンデンサＣ１，Ｃ
２，Ｃ３と、トランジスタＱ２のコレクタ端子とベース
端子間に接続された抵抗１５などを備え、制御トランジ
スタＱ１の出力のリップル成分をコンデンサＣ１により
抑制すると共に、抵抗１５とコンデンサＣ２によりトラ
ンジスタＱ２のベースバイアス電流に含まれるリップル
成分を減少させるフィルタ機能を有している。
ィルタであり、トランジスタＱ２とコンデンサＣ１，Ｃ
２，Ｃ３と、トランジスタＱ２のコレクタ端子とベース
端子間に接続された抵抗１５などを備え、制御トランジ
スタＱ１の出力のリップル成分をコンデンサＣ１により
抑制すると共に、抵抗１５とコンデンサＣ２によりトラ
ンジスタＱ２のベースバイアス電流に含まれるリップル
成分を減少させるフィルタ機能を有している。
【００１１】３１はバイアス電流制御回路であり、リッ
プルフィルタ２１の最終段のコンデンサＣ３の端子電圧
を抵抗３２と抵抗３３により分圧して検出するトランジ
スタＱ４と、制御トランジスタＱ１のベースバイアス電
流をオン／オフする補助トランジスタＱ５（以下では、
単に、トランジスタＱ５と称する）と、ダイオードブリ
ッジ回路３に入力される交流電力を半波整流するダイオ
ード３４、コンデンサ３５、平滑用コンデンサ３６、抵
抗３７、抵抗３８などから構成されている。
プルフィルタ２１の最終段のコンデンサＣ３の端子電圧
を抵抗３２と抵抗３３により分圧して検出するトランジ
スタＱ４と、制御トランジスタＱ１のベースバイアス電
流をオン／オフする補助トランジスタＱ５（以下では、
単に、トランジスタＱ５と称する）と、ダイオードブリ
ッジ回路３に入力される交流電力を半波整流するダイオ
ード３４、コンデンサ３５、平滑用コンデンサ３６、抵
抗３７、抵抗３８などから構成されている。
【００１２】次に動作について説明する。交流電源接続
端子１は交流電源に接続されている。スイッチ２を閉成
すると、交流電源から供給されている交流電力がダイオ
ードブリッジ回路３により全波整流されて出力される。
電源投入時にはまた、リップルフィルタ２１のコンデン
サＣ１，Ｃ２，Ｃ３の端子電圧はほとんどグランドレベ
ルとなっているため、トランジスタＱ４はオフの状態に
ある。一方、ダイオードブリッジ回路３に供給される交
流電力は、ダイオード３４により半波整流され、さらに
コンデンサ３５と平滑用コンデンサ３６によりノイズが
除去されると共に平滑化され直流に変換され、コンデン
サＱ５のベース端子に加えられ、トランジスタＱ５をオ
ン状態にする。
端子１は交流電源に接続されている。スイッチ２を閉成
すると、交流電源から供給されている交流電力がダイオ
ードブリッジ回路３により全波整流されて出力される。
電源投入時にはまた、リップルフィルタ２１のコンデン
サＣ１，Ｃ２，Ｃ３の端子電圧はほとんどグランドレベ
ルとなっているため、トランジスタＱ４はオフの状態に
ある。一方、ダイオードブリッジ回路３に供給される交
流電力は、ダイオード３４により半波整流され、さらに
コンデンサ３５と平滑用コンデンサ３６によりノイズが
除去されると共に平滑化され直流に変換され、コンデン
サＱ５のベース端子に加えられ、トランジスタＱ５をオ
ン状態にする。
【００１３】従って、電源投入時にはトランジスタＱ４
はオフ、トランジスタＱ５はオンになっており、さらに
トランジスタＱ５がオンになっていることから電源投入
時の制御トランジスタＱ１のベースバイアス電流は、ト
ランジスタＱ５を介してグランド側に流れ込み制御トラ
ンジスタＱ１はオフのままである。このため、電源投入
時に入力側からリップルフィルタ２１のグランドレベル
になっているコンデンサＣ１，Ｃ２，Ｃ３などに流れ込
む突入電流は、制御トランジスタＱ１を流れることなく
抵抗５を流れることになる。抵抗５は通常１５０Ω程度
の抵抗値に設定されているため電源投入時の突入電流は
この抵抗５により抑制されることになる。
はオフ、トランジスタＱ５はオンになっており、さらに
トランジスタＱ５がオンになっていることから電源投入
時の制御トランジスタＱ１のベースバイアス電流は、ト
ランジスタＱ５を介してグランド側に流れ込み制御トラ
ンジスタＱ１はオフのままである。このため、電源投入
時に入力側からリップルフィルタ２１のグランドレベル
になっているコンデンサＣ１，Ｃ２，Ｃ３などに流れ込
む突入電流は、制御トランジスタＱ１を流れることなく
抵抗５を流れることになる。抵抗５は通常１５０Ω程度
の抵抗値に設定されているため電源投入時の突入電流は
この抵抗５により抑制されることになる。
【００１４】そして、リップルフィルタ２１のコンデン
サＣ３の端子電圧は、コンデンサＣ３の容量と抵抗５の
抵抗値などにより規定される時定数により上昇する。コ
ンデンサＣ３の端子電圧は、抵抗３２と抵抗３３により
分圧され、トランジスタＱ４のベースに加えられ、コン
デンサＣ３の端子電圧の上昇に従ってトランジスタＱ４
がオン状態となるからトランジスタＱ５がオフになる。
サＣ３の端子電圧は、コンデンサＣ３の容量と抵抗５の
抵抗値などにより規定される時定数により上昇する。コ
ンデンサＣ３の端子電圧は、抵抗３２と抵抗３３により
分圧され、トランジスタＱ４のベースに加えられ、コン
デンサＣ３の端子電圧の上昇に従ってトランジスタＱ４
がオン状態となるからトランジスタＱ５がオフになる。
【００１５】トランジスタＱ５がオフになると、それま
でトランジスタＱ５を介してグランドに流れていた制御
トランジスタＱ１のベースバイアス電流は、抵抗７ｂを
介して制御トランジスタＱ１のベースに流れ込み制御ト
ランジスタＱ１をオンにして出力電圧の安定化動作に移
行する。
でトランジスタＱ５を介してグランドに流れていた制御
トランジスタＱ１のベースバイアス電流は、抵抗７ｂを
介して制御トランジスタＱ１のベースに流れ込み制御ト
ランジスタＱ１をオンにして出力電圧の安定化動作に移
行する。
【００１６】従ってこの実施例では、電源投入時の突入
電流は制御トランジスタＱ１を流れることがないので制
御トランジスタＱ１の最大コレクタ電流規格値は小さく
てよいことになる。
電流は制御トランジスタＱ１を流れることがないので制
御トランジスタＱ１の最大コレクタ電流規格値は小さく
てよいことになる。
【００１７】
【発明の効果】以上説明してきたようにこの発明によれ
ば、電源投入時に出力電圧値が所定の値に立上がるま
で、制御トランジスタのバイアス電流をオフするように
構成したので、電圧の安定化を行う制御トランジスタに
最大コレクタ電流規格値の小さなものを使用でき、コス
ト的にも有利な電源回路が得られる効果がある。
ば、電源投入時に出力電圧値が所定の値に立上がるま
で、制御トランジスタのバイアス電流をオフするように
構成したので、電圧の安定化を行う制御トランジスタに
最大コレクタ電流規格値の小さなものを使用でき、コス
ト的にも有利な電源回路が得られる効果がある。
【図１】この発明に係る電源回路の構成を示す電気回路
図である。
図である。
【図２】従来の電源回路の構成を示す電気回路図であ
る。
る。
Ｑ１ 制御トランジスタ ３１ バイアス電流制御回路
Claims (1)
- 【請求項１】 整流回路と、この整流回路の平滑用のコ
ンデンサと、前記整流回路とコンデンサとの間に設けら
れた制御トランジスタと、前記制御トランジスタと並列
に設けられた抵抗とを備え、前記制御トランジスタの制
御側の電極の電圧を制御することにより、前記制御トラ
ンジスタから出力される電圧を安定化する電源回路にお
いて、 前記制御 トランジスタの制御側の電極の電圧を降下せし
めこの制御トランジスタを不動作状態にする補助トラン
ジスタを備え、前記コンデンサの電圧が所定の値以下の
時、前記補助トランジスタをオン状態として前記制御ト
ランジスタを不動作状態にし、前記コンデンサの電圧が
所定の値以上になった時、前記補助トランジスタをオフ
状態として前記制御トランジスタを動作状態にせしめる
ことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05132701A JP3090299B2 (ja) | 1993-05-10 | 1993-05-10 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05132701A JP3090299B2 (ja) | 1993-05-10 | 1993-05-10 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06327148A JPH06327148A (ja) | 1994-11-25 |
| JP3090299B2 true JP3090299B2 (ja) | 2000-09-18 |
Family
ID=15087540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05132701A Expired - Fee Related JP3090299B2 (ja) | 1993-05-10 | 1993-05-10 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3090299B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5352372B2 (ja) * | 2009-08-03 | 2013-11-27 | サクサ株式会社 | Ａｃ／ｄｃ電源装置 |
-
1993
- 1993-05-10 JP JP05132701A patent/JP3090299B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06327148A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3710200B2 (ja) | 電源回路 | |
| US6445165B1 (en) | Circuit for limiting inrush current to a power source | |
| JPS607907B2 (ja) | スイツチングレギユレータ | |
| CN110719041B (zh) | 具有浪涌电流限制电阻器旁路的功率转换电路 | |
| JP3090299B2 (ja) | 電源回路 | |
| JP4362166B2 (ja) | 電源装置 | |
| JP2002136114A (ja) | 突入電流防止回路 | |
| JP3287062B2 (ja) | 電源回路 | |
| JP2712369B2 (ja) | 直流電源装置 | |
| JPH0898393A (ja) | 直流電源装置 | |
| JPH08115134A (ja) | 電源回路 | |
| JP3454308B2 (ja) | 定電圧電源装置 | |
| JPH1056738A (ja) | 力率改善整流回路 | |
| JP3240773B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0258860B2 (ja) | ||
| JPH0314952Y2 (ja) | ||
| KR970002295Y1 (ko) | 배선용 차단기 전자회로의 전원장치 | |
| JP3509782B2 (ja) | 整流回路 | |
| JPS5914818Y2 (ja) | 直流電圧安定化回路 | |
| JPS60194753A (ja) | 電源装置 | |
| KR930007542Y1 (ko) | 자동 전압 절환 장치 | |
| JPH0215129Y2 (ja) | ||
| JP2004208462A (ja) | 電源装置 | |
| JPH0898517A (ja) | トランスレス直流電源回路 | |
| JPH07255173A (ja) | 力率改善整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |